JP2002261018A - エピタキシャルSiの高速成膜方法 - Google Patents

エピタキシャルSiの高速成膜方法

Info

Publication number
JP2002261018A
JP2002261018A JP2001060996A JP2001060996A JP2002261018A JP 2002261018 A JP2002261018 A JP 2002261018A JP 2001060996 A JP2001060996 A JP 2001060996A JP 2001060996 A JP2001060996 A JP 2001060996A JP 2002261018 A JP2002261018 A JP 2002261018A
Authority
JP
Japan
Prior art keywords
epitaxial
film
gas
substrate
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001060996A
Other languages
English (en)
Other versions
JP3480448B2 (ja
Inventor
Yuzo Mori
勇藏 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2001060996A priority Critical patent/JP3480448B2/ja
Publication of JP2002261018A publication Critical patent/JP2002261018A/ja
Application granted granted Critical
Publication of JP3480448B2 publication Critical patent/JP3480448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 回転電極を用いる利点を最大限に生かし、従
来の熱CVD法よりも低温で、しかも成膜速度が速いSiエ
ピタキシャル成長を行える成膜条件を見出し、LSIデバ
イスや太陽電池等の電子デバイスの製造に供することが
可能なエピタキシャルSi膜の高速成膜方法を提供する。 【解決手段】 サセプタ上に保持した基板との間に所定
のギャップを設けて回転体を配し、雰囲気ガスとして大
気圧の不活性ガスにH2を0~5%とSiH4を0.05~5%混合した
ものを用い、前記サセプタ温度を1000℃以下に設定する
とともに、前記回転体を高速回転させて前記ギャップを
横切るガス流を形成しながらエピタキシャルSiの薄膜を
成長させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSIデバイスや太
陽電池等の電子デバイスを製造するためのエピタキシャ
ルSiの高速成膜方法に関するものである。
【0002】
【従来の技術】次世代のLSIデバイス用基板の製造技術
として、Siエピタキシャル成長技術が極めて重要になっ
ている。この理由には、(1)高濃度ドープSi基板上に
Siエピタキシャル層を成長して、p/p+あるいはn/n+
造とすることにより、CMOSデバイスのラッチアップと呼
ばれる誤動作やソフトエラーに対する耐性が向上し、信
頼性の高いLSIが作製できること、(2)現在のLSI用基
板であるCZ(Czochralski)Si結晶には、結晶成長時に導
入される結晶欠陥が存在し、次世代デバイスの微細化及
び極薄ゲート酸化膜の信頼性に悪影響を与えるのに対
し、Siエピタキシャル層にはそのような欠陥が存在しな
いこと、(3)LSIデバイスの高性能化のためには、新
構造デバイスの開発が必須となるが、その実現には、デ
バイス製造工程中に組み入れられる低温(<850℃)で
の選択エピタキシャル成長技術が必要であること、など
が挙げられる。
【0003】現在のエピタキシャルSiウエハは、1000℃
以上の高温での熱CVD(Chemical Vapor DepoSition)法に
より作製されている。そのため、熱消費が大きくエピタ
キシャルSiウエハの価格が高いこと、ドーパントの再分
布やオートドーピングが生じること、デバイス製造工程
の中に組み入れるには温度が高すぎること、などが問題
になっている。これらの課題を解決するためには、低温
エピタキシャル成長技術の開発が必要であり、熱CVDそ
のものの低温化、プラズマやイオンなど、熱以外のエネ
ルギー供給源を用いた方法の研究、などが行われてい
る。特に、プラズマCVD法によるSiエピタキシャル成長
の試みは、多くのグループでなされており、500℃以下
でのエピタキシャル成長の報告もある。しかし、いずれ
もエピタキシャルSiの成膜速度が0.1nm/s(6nm/min)以
下で、通常の熱CVDの成膜速度0.2~0.3μm/minと比べて
も極端に遅いこと、デバイス作製が可能な電気特性が得
られてないことから、実用技術として用いることは程遠
いのが現状である。
【0004】本発明者による回転電極を用いた大気圧プ
ラズマCVD法は、高密度ラジカルを利用した高速成膜法
であり、a-Si成膜においては、従来のプラズマCVD法と
比較して100倍以上の成膜速度が得られている。また、
大気圧プロセスであるためイオン照射損傷が小さいこと
も特徴である。従来のプラズマCVD法により作製されたa
-Si薄膜では、成膜速度の上昇と共に電気的、結晶学的
特性が低下するのに対し、大気圧プラズマCVD法では、1
00倍以上の速度で成膜した膜でも、従来のプラズマCVD
法による薄膜と同等の電気特性が得られている。
【0005】
【発明が解決しようとする課題】回転電極を用いた大気
圧プラズマCVD法によるa-Si薄膜の成膜研究の成果に基
づくと、この方法を応用することにより、Siの高速エピ
タキシャル成長を実現することが可能になると考えられ
る。回転電極を用いた大気圧プラズマCVD法は、回転電
極の高速回転によって基板との間のギャップを横切るガ
スの流れが誘起され、それにより成膜領域へ反応ガスを
効率良く供給できるとともに、成膜反応に供しなかった
ガスや、反応ガスの解離、重合によって発生したSiのパ
ーティクル(粉状物)の速やかな除去がなされ、更に回
転電極表面のプラズマ発生領域が連続的に移動して冷却
されるので、より大きな電力を投入できるといった他に
類を見ない特徴がある。しかし、これまでは、回転電極
を用いた大気圧プラズマCVD法でも、電気的、結晶学的
に優れたSi膜の高速エピタキシャル成長が可能な成膜条
件は見つかっていなかった。
【0006】そこで、本発明が前述の状況に鑑み、解決
しようとするところは、回転電極を用いる利点を最大限
に生かし、従来の熱CVD法よりも低温で、しかも成膜速
度が速いSiエピタキシャル成長を行える成膜条件を見出
し、LSIデバイスや太陽電池等の電子デバイスの製造に
供することが可能なエピタキシャルSi膜の高速成膜方法
を提供する点にある。特に、回転電極を用いた大気圧プ
ラズマCVD法を用いて低温且つ高速のSiエピタキシャル
成長の実現することを目的としている。
【0007】
【課題を解決するための手段】本発明は、前述の課題解
決のために、サセプタ上に保持した基板との間に所定の
ギャップを設けて回転体を配し、雰囲気ガスとして大気
圧の不活性ガスにH2を0~5%とSiH4を0.05~5%混合したも
のを用い、前記サセプタ温度を1000℃以下に設定すると
ともに、前記回転体を高速回転させて前記ギャップを横
切るガス流を形成しながらエピタキシャルSiの薄膜を成
長させることを特徴とするエピタキシャルSiの高速成膜
方法を確立した。
【0008】ここで、前記回転体に高周波電力を投入す
るとともに、基板と回転体とをギャップを維持しながら
相対的に走査して基板全面にエピタキシャルSiの薄膜を
形成してなることがより好ましい。この場合の成膜プロ
セスは、回転電極によるプラズマとガス流を利用した大
気圧プラズマCVD法となる。また、この場合は、前記サ
セプタ温度を700〜900℃に設定してなることがより好ま
しい。
【0009】一方、前記サセプタ温度を900〜1000℃に
設定し、前記回転体に電力を投入せずに成膜してなるこ
とも可能である。この場合の成膜プロセスは、回転体の
ガス流を利用した大気圧熱CVD法となる。
【0010】また、何れの方法においても、前記不活性
ガスがHeであるとより好ましい。更に、雰囲気ガスとし
て大気圧のHeに、1%を中心として±10%以内の誤差に
調製したH2と、0.1%を中心として±10%以内の誤差に調
製したSiH4とを混合したものを用いてなることがより好
ましい。
【0011】
【発明の実施の形態】本発明のエピタキシャルSiの高速
成膜方法を実現する成膜装置を図1〜図3に基づき説明
する。先ず、大気圧プラズマCVD法による実施形態を説
明する。図中符号1は成膜チャンバー、2は回転電極、
3は基板加熱ステージをそれぞれ示している。
【0012】150MHz高周波電源4から供給される電力
は、同軸ケーブルにより、半同軸空洞共振器5で昇圧且
つインピーダンスマッチングされる。得られた高電圧
は、回転電極支持部6に直接給電され、電極表面に導か
れる。一方、チャンバー1全体はアースになっており高
周波電力が投入される回転電極2とはアルミナ碍子及び
マグネットカップリング部7のテフロン(登録商標)で
絶縁されている。基板はアースである基板加熱ステージ
3上に設置され、基板8と回転電極2との間の空間でプ
ラズマを発生させる。
【0013】成膜ギャップの間隔はZステージ9で制御
する。また、回転電極2を用いてプラズマを発生させる
とライン状のプラズマとなり、得られる膜もライン状と
なる。そこで基板加熱ステージ3をチャンバー1外部に
設置したX軸駆動用モータ10とマグネットカップリン
グ11で接続し、回転電極2の回転方向(ガスの流れ方
向)に基板8をスキャンすることを可能としている。こ
れによって、スキャン距離に応じたSi薄膜の成膜が行え
る。
【0014】回転電極駆動用モータ12はチャンバー1
外にあり、モータの回転はマグネットカップリング部7
を介して回転電極2に伝えられる。成膜ギャップに均一
にプラズマを発生させるためには均一な電極間隔が必要
であるが、そのためには回転電極2表面と基板加熱ステ
ージ3上面の平行度が重要である。図1に示すように、
先ずチャンバー1の外部に平面度の保証された基準板1
3を設置した。そして、その基準板13上に上下運動ガ
イド用の4本のボールスプライン14,…を垂直に取り
付け、チャンバー1内部のZステージ9と溶接ベローズ
15で接合することによって、Z方向の平行運動を保証
している。また、回転電極2も基準板13に平行度良く
設置した。このことにより均一な成膜ギャップが得られ
ている。
【0015】Xステージ16は、図2に示すように、X
軸駆動用モータ10をチャンバー1の外に設置し、マグ
ネットカップリング11を用いた直線導入機構17によ
りチャンバー1内のステージを移動させる構造である。
このことにより、駆動系やガイド等からの有機不純物の
混入を防止している。
【0016】Zステージ9は、図3に示してある。Zス
テージ9によって基板8と回転電極2との間の成膜ギャ
ップ(700μm)を制御するため、Zステージ9の位置決
め精度は非常に重要である。そのため、Zステージ9の
上下方向への移動はボールねじ18で行う。このボール
ねじ18の駆動用のモータ19を真空チャンバー1内に
設置すると、摺動部の潤滑剤などが雰囲気の汚染の原因
になってしまう。従って、図示したように、上下に伸縮
できる溶接ベローズ15を用いて真空チャンバー1内と
モータ19及びボールねじ18を分離した。Zステージ
9のストロークは、試料のセッティングを行うのに必要
なスペースを回転電極2との間にとることができるこ
と、Zステージ9全体の大きさをできるだけ小さくする
こと、といった条件を満足する量として30mmとした。
【0017】また、本成膜装置では、基板8のセッティ
ング、交換をチャンバー1を開放せずに行えるように、
ロードロックチャンバー(導入室)20(図4参照)を
設けている。基板8の搬送は、トランスファーロッドの
先に取り付けたコ字型のセラミック製吸引アームで基板
表面を真空チャックにより吸着させて行った。
【0018】次に、基板加熱ステージ3を説明する。本
実施形態では、基板8(Siウエハ)をサセプタ上に固定
するために、真空チャックを用いた。また、基板温度が
高いために、熱膨張や破損、基板を汚染しない材質のサ
セプタが必要となる。そこで、サセプタには高純度グラ
ファイトをSiCコートしてものを採用し、ヒーター部に
は、カーボン製ヒーターを採用した。また、ヒーターは
かなりの高温(サセプタが900℃時には、1500℃程度)
になることが予想され、熱による基板加熱ステージ側板
(SUS)の破損や、装置内の機構の破損を防ぐために、
水冷ラインを設けている。また、基板加熱ステージ内部
にSiH4ガスが拡散することが考えられるので、ヒーター
やリフレクターにSiが堆積するのを防ぐためにHeパージ
ラインを設けている。
【0019】成膜によって回転電極2の表面上にSiが厚
く堆積すると、基板8上に形成されるSi薄膜の膜厚ムラ
や、パーティクルによる結晶欠陥の発生原因となる。そ
こで、本装置では、電極表面のSiは、NF3プラズマによ
りエッチングして除去する。このことにより、電極表面
のクリーニング時にチャンバーを開放する必要がない。
【0020】図4に示したガス供給・排気系システムを
簡単に説明する。本システムは、気相中で発生したパー
ティクルを回転電極が作る成膜ギャップを横切るガス流
によって速やかにプラズマ領域外へと排出し、循環ポン
プによりプロセスガスを循環させてフィルター(PTFE,P
FA製)によりこのパーティクルを回収している。また、
ガスを循環し再利用することによって、ガスの高効率利
用が可能となっている。ガス供給系は、高純度の各種ガ
ス(He、H2、Ar、O2、N2、SiH4、B2H6、PH3、NF3)の供
給ボンベ21を備え、He、H2はガス精製装置22を通
し、また液体N2は気化器、減圧架台を通し、その他のガ
スも集積化高純度ガスシステム23で流量をコントロー
ルして前記チャンバー1とロードロックチャンバー20
に供給できるようにしている。
【0021】また、ガス排気系は、各排気系統毎に独立
した排気ラインを備えており、つまりプロセスガス用排
気ライン24、クリ−ニングガス(NF3)用排気ライン2
5、ロードロックチャンバー用排気ライン26からな
る。尚、プロセスガス用排気ライン24,25,26
は、回転電極2の軸受及び循環ポンプの局所排気ライン
も兼ねている。
【0022】本実施形態では、原料ガスとしてSiH4ガス
を用いているが、このSiH4ガスは有害であるとともに、
空気中で自然発火する危険性があるため、排気ラインの
途中で除害装置27(パイオクリンP)を通過させて大
気中に放出する。また、回転電極表面上に厚く堆積した
Siを除去するためにNF3ガスを使用している。NF3ガスも
有害であるため、排気ラインの途中で除害装置27によ
り、無害化処理を行い大気中に放出する。また、本実施
形態では、図2に示すように、回転電極2の下流側にガ
ス排気・循環用ダクト28を設置している。
【0023】図5は、回転電極5の軸方向から見たプラ
ズマ発生部及びSiの膜厚分布の基板8を走査しない場合
の概念図である。成膜部の構造上、プラズマはガス流方
向に図5に示すような広がり(プラズマ長さ)を持って
いる。このプラズマ長さは、反応ガス濃度や投入電力に
よって変化する。ここで形成されるSi薄膜の膜厚は、投
入電力やサセプタ温度によって多少違いがあるものの、
中央の最小ギャップ部付近でもっとも厚く、流れの上流
側及び下流側に向かってなだらかに変化する。成膜速度
は、この最小ギャップ部付近の最大膜厚部の成膜速度と
して定義する。また、前記回転電極2の直径は300mm、
軸方向長さは200mmのものを用い、最大回転速度は5000r
pmである。この最大回転速度の場合に、周速度は約75m
/secとなる。
【0024】基板を走査すると、図5の膜厚分布が積分
されて基板全体に一定の膜厚のSi薄膜が形成される。こ
の場合、基板走査距離が長くなるほど成膜に要する時間
も長くなることから、基板(Siウエハ)の大きさによっ
て1枚の基板全体で平均した成膜速度(平均成膜速度)
が異なることになる。従って、基板全面にわたって一様
に成膜が進行する一般的な熱CVD法と成膜の物理現象そ
のもの比較する場合には成膜速度を、また1枚の基板を
処理する速度(基板全面での平均的な成膜速度)を比較
する場合は平均成膜速度を用いる必要がある。
【0025】基板には、Bドープp型で抵抗率10~20Ωcm
の(001)CZ-Siウエハを用いた。基板の洗浄には表1に示
すオゾン洗浄を用いた。表1に示した処理順で洗浄を行
った後、Siウエハ表面が完全に疎水性になっていること
を観察することにより、表面が水素終端化されているこ
とを確認した。
【0026】
【表1】
【0027】成膜条件は、200℃でのa-Si成膜におい
て、もっとも電気的・光学的特性の良い薄膜が得られる
条件を基準とし、H2濃度、投入電力W、成膜ギャップ、
サセプタ(基板加熱ステージ)温度等の成膜パラータを
変化させた。この成膜条件を表2に示す。回転電極の回
転速度については、高速回転時にはサセプタ温度の上昇
が困難になるので、ここでは2000ppmとした。
【0028】
【表2】
【0029】表2の成膜条件で形成したSi薄膜の結晶性
は、RHEED(反射高速電子線回折)により評価した。ま
た、膜厚の測定は、基板を走査しない場合はSEM観察及
び触針式表面形状測定器により、また基板走査により基
板全体に膜形成した場合は成膜前後の質量変化の測定よ
り平均膜厚を算出した。
【0030】先ず、大気圧プラズマCVD法によりエピタ
キシャルSiの形成するための成膜条件の検討を行った。
基板の走査は行わずにSiの成膜を行い、図5における最
小ギャップ部付近のSi薄膜をRHEEDにより観察して成膜
条件と結晶性の比較を行った。Si薄膜のRHEEDパターン
は直接表示しないが、サセプタ温度900℃、800℃、700
℃に対して、それぞれ投入電力を変化させて形成したSi
薄膜の結晶性の結果をまとめたものを図6に示してい
る。
【0031】サセプタ温度900℃においては、投入300W
の場合のみ多結晶Siが成長しているが、500W以上では全
てエピタキシャルSiの成長が確認できた。また、800℃
では1500W以上で、700℃では2000W投入して初めてエピ
タキシャルSiの成長が見られた。これらの結果から、サ
セプタ温度を低くしても、その分より多くの電力を投入
すればエピタキシャルSiの形成が可能であるといえる。
この結果は、Siのエピタキシャル成長が、プラズマ中で
のSiH4の分解の度合いと、膜成長表面での結合水素の脱
離速度によって大きく影響されることを示している。膜
成長表面を覆っている結合水素は、エピタキシャルSiの
成長に対する障害となる。サセプタ温度が低下すると結
合水素の表面から脱離速度が減少するため、投入電力を
大きくして気相中でSiH4の分解を促進するとともに、投
入電力増加に伴うプラスマのガス温度の上昇を利用して
サセプタ温度の不足分を補う必要があると考えられる。
【0032】次に、成膜速度及び平均成膜速度について
のサセプタ温度と投入電力依存性を説明する。図7及び
図8は、それぞれ各サセプタ温度における成膜速度及び
平均成膜速度の投入電力依存性を示している。投入電力
を大きくするにしたがって速度は小さくなる傾向があ
る。これは、投入電力を大きくするとプラズマのガス温
度が上昇するため、ギャップ部の圧力が増加し、反応ガ
スの供給量が減少することが一因である。また、プラズ
マ長さ(図5参照)が電力増加によって大きくなること
で、SiH4の分解生成物同士が気相中で重合してSiのパー
ティクル(粉)が発生し、成膜に寄与するSiH4の量が減
少してしまうことも影響している。
【0033】図9及び図10は、投入電力を1500Wで一
定とした場合の、それぞれ成膜速度及び平均成膜速度の
サセプタ温度依存性を示している。成膜速度は、サセプ
タ温度800℃の場合に最大となっているが、平均成膜速
度は、サセプタ温度とともに急激に増加する傾向が見ら
れる。成膜速度と平均成膜速度の傾向が異なっている原
因は、サセプタ温度によって、基板を走査しない場合の
膜厚分布(図5参照)が異なっていることである。即
ち、サセプタ温度が高くなると、SiH4の熱分解や膜成長
表面からの水素の脱離が促進される結果、最小ギャップ
部の上流側及び下流側(電力密度の低い部分)における
膜堆積量が増加するため、平均成膜速度が速くなるわけ
である。
【0034】一般的な熱CVD法では、H2とSiH4を用いる
場合、基板温度(サセプタ温度)が1000~1100℃におい
て成膜速度は0.2~0.3μm/min程度である。本発明に係
る回転電極を用いた大気圧プラズマCVD法ではサセプタ
温度900℃において成膜速度は0.7μm/min以上の平均成
膜速度が得られており、成長温度の低温化と高速化を両
方とも達成できている。
【0035】尚、電極回転速度や成膜ギャップ、反応ガ
ス濃度についても、パラメータとして変化させて成膜速
度や結晶性の変化を調べている。先ず、電極回転速度に
ついては、速い方がプラズマ部への反応ガス供給量が増
加し、同時に基板表面が冷却されるが、その分大きな電
力を投入することによって、成膜速度・平均成膜速度の
高速化とエピタキシャルSiの成長の両方が実現できるこ
とが分かっている。また、成膜ギャップについては、小
さすぎるとプラズマ部への反応ガス供給量が減少して成
膜速度・平均成膜速度が遅くなり、大きすぎると大気圧
プラズマの安定な維持が困難になるためエピタキシャル
Siを形成できない。更に、反応ガス濃度については、Si
H4濃度を高くすると、その分投入電力を増加すること
で、結晶性を維持しながら成膜速度・平均成膜速度を高
速化できる。SiH4に対するH2の割合は、前述したように
H2は膜成長表面でのエピタキシャルSi成長反応に大きな
影響を及ぼすため、成膜速度・平均成膜速度と結晶性の
両方に対して最適なH2量が存在することが分かってい
る。
【0036】本発明における成膜方法において最も特徴
的なものは、その第1が、回転電極(電力を投入しない
場合には単に回転体)を高速に回転させて、成膜ギャッ
プを横切るガス流を発生させることであり、その第2が
反応ガスを含めた雰囲気ガスの組成である。第2の特徴
について一般的な熱CVD法と比較して説明する。一般的
な熱CVD法は、雰囲気ガスとして、大気圧のH2中にSiH4
が20~30%と非常に高濃度なものを用いているのに対し、
本発明では大気圧のキャリアガス(He)中にH2を1%、Si
H4を0.1%混合した非常に低濃度のものを用いているので
ある。本発明は、Heで希釈化した反応ガスを用いている
にも係わらず、従来のプラズマCVD法はもとより熱CVD法
よりも速い成膜速度を得ている。ここで、本発明の成膜
方法では、H2濃度は0~5%の範囲、SiH4濃度は0.05~5%の
範囲で成膜は可能である。
【0037】次に、前述の大気圧プラズマCVD法と同じ
ガス条件において、プラズマを発生させずに(電力を投
入せずに)成膜した場合に得られたSi薄膜の結晶性及び
成膜速度について説明する。本発明の熱CVD法による成
膜条件を次の表3に示している。
【0038】
【表3】
【0039】本発明に係る熱CVD法によるエピタキシャ
ルSiの高速成膜方法は、ガス条件は表2に示したものと
同じであるが、基板は走査しなくても基板全体になるべ
く均一に反応ガスを供給できるように、成膜ギャップは
30mmまで拡大した。また、電極回転速度は1000ppmとし
た。ここで、本実施形態では、回転電極に電力を供給し
ないので、正解には電極ではなく単に「回転体」であ
る。この場合、基板を走査しなくても基板全体にほぼ均
一なSi薄膜成長が確認された。
【0040】サセプタ温度が700~1000℃の場合に形成さ
れたSi薄膜の結晶性をRHEEDによって観察した結果に基
づき、平均成膜速度のサセプタ温度依存性を図11に示
した。サセプタ温度が700℃ではアモルファスSi、800℃
では多結晶Si、900℃以上においてエピタキシャルSiが
成長していることが分かる。また、図11には、比較の
ため図10の結果も示している。サセプタ温度が700℃
では平均成膜速度は非常に遅く、殆ど膜成長が確認でき
なかったが、800℃以上において急激に平均成膜速度が
増加する傾向が見られた。
【0041】熱CVD法では、基板表面に到達したSiH4
子が表面から熱エネルギーを受けて分解し、膜成長が生
じるのである。800℃以上のサセプタ温度において結晶
性及び平均成膜速度が急激に変化したのは、800℃以上
になると、基板表面におけるSiH4の熱分解や結合水素の
脱離反応が急速に活性化されたためである。
【0042】尚、大気圧プラズマCVD法の結果において
述べたが、一般的な熱CVD法では、H2とSiH4を用いる場
合は、基板温度(サセプタ温度)が1000~1100℃におい
て成膜速度(平均成膜速度)は0.2~0.3μm/min程度で
ある。しかし、本発明の熱CVD法では、大気圧プラズマ
を用いなくても、サセプタ温度1000℃では約0.7μm/mi
nもの平均成膜速度が得られている。H2とSiH4を用いた
一般的な熱CVD法では、大気圧のH2中にSiH4が20~30%と
非常に高濃度な条件で成膜されているのに対し、本発明
の熱CVD法では表3に示すように、大気圧のHe中に1%のH
2と0.1%のSiH4という、非常に希薄な反応ガス雰囲気で
の成膜である。このように、SiH4の濃度が2桁以上も低
いにも係わらず、逆に2倍以上の平均成膜速度が得られ
ていることは、非常に大きな成果である。詳細な成膜メ
カニズムは不明であるが、キャリアガスとして用いてい
るHeは、SiH4の分解や表面での結合水素脱離・結晶成長
の反応プロセスに何らかの効果を与えているものと考え
られる。また、忘れてはならないのは、回転電極を1000
ppmとは言え、高速に回転させて基板表面に沿って流れ
るガス流を形成している点であり、この点も平均成膜速
度の向上に寄与しているものと思われる。
【0043】一方、図11において、プラズマCVD法と
熱CVD法とを比較すると、プラズマCVD法は同じサセプタ
温度に対して成膜速度が大幅に向上しているとともに、
より低いサセプタ温度でエピタキシャルSiが得られてい
ることが良く分かる。このことから、大気圧プラズマ
は、反応ガスの分解・活性化とともに、膜成長表面にお
ける結合水素の脱離反応や結晶成長反応に対して大きな
効果を持っているものと結論できる。このような効果
は、一般的な低圧プラズマCVD法では実現不可能であ
り、大気圧プラズマ固有の特性といえる。また、本発明
の熱CVD法によるエピタキシャルSiの成膜方法において
も、一般的な熱CVD法よりも反応ガス濃度が極端に低い
にも係わらず成膜速度を高めることができた。
【0044】
【発明の効果】本願請求項1に係る発明のエピタキシャ
ルSiの高速成膜方法によれば、1000℃以下のサセプタ温
度で平均成膜速度が約0.7μm/minの速さでエピタキシ
ャルSiを成長させることができ、低温且つ高速のSiエピ
タキシャル成長を実現することができる。特に強調すべ
き点は、一般的なプラズマCVD法及び熱CVD法に比べてSi
H4の濃度が低いにも係わらず、逆に2倍以上の平均成膜
速度が得られていることである。請求項2及び3によれ
ば、回転電極による大気圧プラズマとギャップを横切る
ガス流を利用した大気圧プラズマCVD法により、サセプ
タ温度が700〜900℃と低温であるにも係らす、平均成膜
速度が約0.7μm/minの速さでエピタキシャルSiを成長
させることができる。請求項4によれば、高周波電力を
投入しなくても回転体によるギャップを横切るガス流を
利用した熱CVD法により、従来よりも低温の1000℃以下
のサセプタ温度で平均成膜速度が約0.7μm/minの速さ
でエピタキシャルSiを成長させることができる。この場
合も、一般的な熱CVD法に比べてSiH4の濃度が2桁以上
も低いにも係わらず、逆に2倍以上の平均成膜速度が得
られている。請求項5及び6によれば、一般的なプラズ
マCVD法及び熱CVD法に比べてSiH4の濃度が2桁以上も低
いにも係わらず、逆に2倍以上の平均成膜速度を達成す
ることができる。
【図面の簡単な説明】
【図1】本発明に係るエピタキシャルSiの高速成膜方法
を実施するための大気圧プラズマCVD法による成膜装置
の概念図である。
【図2】Xステージの構造を示す部分側面図である。
【図3】Zステージの構造を示す部分断面図である。
【図4】ガス供給・排気系システムを示す簡略ブロック
図である。
【図5】プラズマ長さと膜厚分布の概念図である。
【図6】Si薄膜の結晶性に対するサセプタ温度と投入電
力依存性を示したグラフである。
【図7】成膜速度の投入電圧依存性を示すグラフであ
る。
【図8】平均成膜速度の投入電圧依存性を示すグラフで
ある。
【図9】投入電力一定での成膜速度のサセプタ温度依存
性を示すグラフである。
【図10】投入電力一定での平均成膜速度のサセプタ温
度依存性を示すグラフである。
【図11】熱CVD法によって作製したSi薄膜の平均成膜
速度のサセプタ温度依存性を示すグラフである。
【符号の説明】 1 チャンバー 2 回転電極 3 基板加熱ステージ 4 高周波電源 5 半同軸空洞共振器 6 回転電極支持部 7 マグネットカップリング部 8 基板 9 Zステージ 10 X軸駆動用モータ 11 マグネットカップリング 12 回転電極駆動用モータ 13 基準板 14 ボールスプライン 15 溶接ベローズ 16 Xステージ 17 直線導入機構 18 ボールねじ 19 Z軸駆動用モータ 20 ロードロックチャンバー 21 供給ボンベ 22 ガス精製装置 23 集積化高純度ガスシステム 24 プロセスガス用排気ライン 25 クリーニングガス用排気ライン 26 ロードロックチャンバー用排気ライン 27 除害装置 28 ガス排気・循環用ダクト

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 サセプタ上に保持した基板との間に所定
    のギャップを設けて回転体を配し、雰囲気ガスとして大
    気圧の不活性ガスにH2を0~5%とSiH4を0.05~5%混合した
    ものを用い、前記サセプタ温度を1000℃以下に設定する
    とともに、前記回転体を高速回転させて前記ギャップを
    横切るガス流を形成しながらエピタキシャルSiの薄膜を
    成長させることを特徴とするエピタキシャルSiの高速成
    膜方法。
  2. 【請求項2】 前記回転体に高周波電力を投入するとと
    もに、基板と回転体とをギャップを維持しながら相対的
    に走査して基板全面にエピタキシャルSiの薄膜を形成し
    てなる請求項1記載のエピタキシャルSiの高速成膜方
    法。
  3. 【請求項3】 前記サセプタ温度を700〜900℃に設定し
    てなる請求項2記載のエピタキシャルSiの高速成膜方
    法。
  4. 【請求項4】 前記サセプタ温度を900〜1000℃に設定
    し、前記回転体に電力を投入せずに成膜してなる請求項
    1記載のエピタキシャルSiの高速成膜方法。
  5. 【請求項5】 前記不活性ガスがHeである請求項1〜4
    何れかに記載のエピタキシャルSiの高速成膜方法。
  6. 【請求項6】 雰囲気ガスとして大気圧のHeに、1%を
    中心として±10%以内の誤差に調製したH2と、0.1%を中
    心として±10%以内の誤差に調製したSiH4とを混合した
    ものを用いてなる請求項1〜5何れかに記載のエピタキ
    シャルSiの高速成膜方法。
JP2001060996A 2001-03-05 2001-03-05 エピタキシャルSiの高速成膜方法 Expired - Fee Related JP3480448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001060996A JP3480448B2 (ja) 2001-03-05 2001-03-05 エピタキシャルSiの高速成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001060996A JP3480448B2 (ja) 2001-03-05 2001-03-05 エピタキシャルSiの高速成膜方法

Publications (2)

Publication Number Publication Date
JP2002261018A true JP2002261018A (ja) 2002-09-13
JP3480448B2 JP3480448B2 (ja) 2003-12-22

Family

ID=18920356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001060996A Expired - Fee Related JP3480448B2 (ja) 2001-03-05 2001-03-05 エピタキシャルSiの高速成膜方法

Country Status (1)

Country Link
JP (1) JP3480448B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007120982A (ja) * 2005-10-25 2007-05-17 Shimadzu Corp Tftアレイ検査装置
WO2008129613A1 (ja) * 2007-04-09 2008-10-30 Shimadzu Corporation Tftアレイ検査装置
US8008169B2 (en) 2007-12-28 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539985B2 (ja) * 2005-11-02 2010-09-08 国立大学法人大阪大学 エピタキシャルSi膜の製造方法およびプラズマ処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09104985A (ja) * 1995-08-08 1997-04-22 Sanyo Electric Co Ltd 回転電極を用いた高速成膜方法及びその装置
JP2000355773A (ja) * 1999-06-11 2000-12-26 Kobe Steel Ltd 薄膜形成装置
JP2002030438A (ja) * 2000-07-17 2002-01-31 Kobe Steel Ltd 微結晶シリコン薄膜の形成方法
JP2002217117A (ja) * 2001-01-18 2002-08-02 Sharp Corp 薄膜形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09104985A (ja) * 1995-08-08 1997-04-22 Sanyo Electric Co Ltd 回転電極を用いた高速成膜方法及びその装置
JP2000355773A (ja) * 1999-06-11 2000-12-26 Kobe Steel Ltd 薄膜形成装置
JP2002030438A (ja) * 2000-07-17 2002-01-31 Kobe Steel Ltd 微結晶シリコン薄膜の形成方法
JP2002217117A (ja) * 2001-01-18 2002-08-02 Sharp Corp 薄膜形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007120982A (ja) * 2005-10-25 2007-05-17 Shimadzu Corp Tftアレイ検査装置
JP4513978B2 (ja) * 2005-10-25 2010-07-28 株式会社島津製作所 Tftアレイ検査装置
WO2008129613A1 (ja) * 2007-04-09 2008-10-30 Shimadzu Corporation Tftアレイ検査装置
US8008169B2 (en) 2007-12-28 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device

Also Published As

Publication number Publication date
JP3480448B2 (ja) 2003-12-22

Similar Documents

Publication Publication Date Title
JP3292101B2 (ja) 珪素単結晶基板表面の平滑化方法
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
KR101412227B1 (ko) 탄화규소 에피택셜 웨이퍼 및 그 제조 방법, 에피택셜 성장용 탄화규소 벌크 기판 및 그 제조 방법 및 열처리 장치
EP0478984A1 (en) Plasma enhanced chemical vapor processing system using hollow cathode effect
JP2002047568A (ja) アモルファスシリコンの化学蒸着法及び得られる薄膜
US7063742B1 (en) N-type semiconductor diamond and its fabrication method
US5471947A (en) Preparation of diamond films on silicon substrates
Liu et al. Periodical ripening for MOCVD growth of large 2D transition metal dichalcogenide domains
US7255744B2 (en) Low-resistivity n-type semiconductor diamond and method of its manufacture
Mori et al. High-rate growth of epitaxial silicon at low temperatures (530–690° C) by atmospheric pressure plasma chemical vapor deposition
JP3480448B2 (ja) エピタキシャルSiの高速成膜方法
JP2681098B2 (ja) シリコン含有層の形成方法
EP0601513B1 (en) Method for forming deposited epitaxial Si film by sputtering
JP6927429B2 (ja) SiCエピタキシャル基板の製造方法
JP3124422B2 (ja) 高配向性ダイヤモンド薄膜の形成方法
US6500256B2 (en) Single crystal silicon layer, its epitaxial growth method and semiconductor device
Sharafutdinov et al. Epitaxial silicon films deposited at high rates by gas-jet electron beam plasma CVD
He et al. Structural and Electrical Properties of n-Type Poly-Si Films Prepared by Layer-by-Layer Technique
GB2270326A (en) Growth of diamond films on silicon substrates with application of bias to substrate; tessellated patterns
JP3240305B2 (ja) 固体の選択成長方法
Monna et al. Silicon thin films obtained by rapid thermal atmospheric pressure chemical vapour deposition
Kakiuchi et al. High-rate and low-temperature film growth technology using stable glow plasma at atmospheric pressure
CN117070917A (zh) 一种掺杂金刚石制备方法
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
Terai et al. High-speed rotating-disk chemical vapor deposition process for in-situ arsenic-doped polycrystalline silicon films

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees