JP2002252125A - 磁気素子およびそれを用いたスナバー回路 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング電源におけるスイッチング動作
を安定して行わせ、かつその無負荷状態における待機電
力を低減させることのできる磁気素子の提供。 【解決手段】 長さ１０ｍｍあたりの巻数（Ｎ）が２０
以上５００以下で、その両端部が開放されたコイルと、
厚さ４μｍ以上５０μｍ以下かつ幅１ｍｍ以上４０ｍｍ
以下の単層または複数層の磁性薄帯からなる閉磁路構造
を有し、その少なくとも一部が前記コイル内に配置され
たコアとを具備する磁気素子において、前記コイルの巻
数（Ｎ）と前記磁性薄帯の層数（ｎ）との比（Ｎ／ｎ）
を２０以上５００以下とし、かつ直流電流を印加しない
ときの５０ｋＨｚにおけるインダクタンスＬ_０に対する
直流電流４０ｍＡを印加したときの５０ｋＨｚにおける
インダクタンスＬ_４０の比（Ｌ_４０／Ｌ_０）を１５％以
下とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
のスナバー回路や遅延素子などに用いられる磁気素子お
よびそれを用いたスナバー回路に関する。

【０００２】

【従来の技術】磁気素子は各種の電気回路に用いられて
いる。例えば、ＲＣＣ方式などのスイッチング電源にお
いては、スイッチング素子であるＭＯＳ−ＦＥＴのゲー
ト信号を遅らせる電流遅延素子として用いられている。
この電流遅延素子は、スナバーコンデンサを共振コンデ
ンサとして機能させ、ＭＯＳ−ＦＥＴをゼロボルトスイ
ッチングさせるものである。

【０００３】従来の磁気素子としては、例えば軟磁性合
金薄帯を巻回または積層して形成したトロイダルコアを
有するものが主として用いられている。このような磁気
素子を上記したような電流遅延素子に適用する場合に
は、閉磁路構造のトロイダルコアに、被覆されたワイヤ
ーを複数回巻くことによって、所定の特性を得ている。

【０００４】トロイダルコアを有する磁気素子は、その
閉磁路構造に基づいて磁気を得る上では有利である。し
かしながら、軟磁性合金薄帯により構成されたトロイダ
ルコアでは、フェライト焼結体からなる焼結コアのよう
に、予め絶縁ボビンにワイヤーを巻いておき、これに分
割した焼結コアをつき合せて閉磁路を形成するという構
成を、容易に適用することができない。

【０００５】このようなことから、従来の軟磁性合金薄
帯により構成されたトロイダルコアを用いる場合には、
トロイダルコアに直接巻線を施して磁気素子を構成する
ことが一般的である。しかしながら、このような構造で
はトロイダルコアへの巻線の作業効率が低く、さらに巻
線工程を自動化することに難がある。これらによって、
インダクタンクス素子の製造コストの増大を招いてい
る。

【０００６】このような課題に対して、近年では、巻線
の作業効率の向上、巻線の自動化を図るため、ボビンに
巻線を施した後、このボビン内に軟磁性薄帯等を配置す
る構造の磁気素子が提案されている。

【０００７】

【発明が解決しようとする課題】近年、エネルギー問題
等から機器の消費電力を抑制することが望まれている。
スイッチング電源においてもこのような消費電力の問題
については例外ではなく、待機電力等を抑制するにより
消費電力を抑制することが求められている。また、消費
電力の抑制だけでなく、安定してスイッチング動作を行
わせることも求められている。しかしながら、スイッチ
ング電源等に用いられる従来の磁気素子においては、動
作の安定や消費電力の抑制といった点において満足でき
る特性を得られていない。

【０００８】本発明は上記したような問題を解決するた
めになされたものであって、スイッチング動作を安定さ
せ、かつ待機電力を抑制できる磁気素子を提供すること
を目的としている。また、本発明は上記したような磁気
素子を用いることにより、消費電力が抑制され、かつ安
定して動作するスナバー回路を提供することを目的とし
ている。

【０００９】

【課題を解決するための手段】本発明の磁気素子は、長
さ１０ｍｍあたりの巻数（Ｎ）が２０以上５００以下
で、その両端部が開放されたコイルと、厚さ４μｍ以上
５０μｍ以下かつ幅１ｍｍ以上４０ｍｍ以下の単層また
は複数層の磁性薄帯からなる閉磁路構造を有し、その少
なくとも一部が前記コイル内に配置されたコアとを具備
する磁気素子であって、前記コイルの巻数（Ｎ）と前記
磁性薄帯の層数（ｎ）との比（Ｎ／ｎ）が２０以上５０
０以下であり、かつ直流電流を印加しないときの５０ｋ
ＨｚにおけるインダクタンスＬ_０に対する直流電流４０
ｍＡを印加したときの５０ｋＨｚにおけるインダクタン
スＬ_４０の比（Ｌ_４０／Ｌ_０）が１５％以下であること
を特徴とするものである。

【００１０】本発明の磁気素子は、直流電流を印加しな
いときのインダクタンスＬ_０に対する直流電流４０ｍＡ
を印加したときのインダクタンスＬ_４０の比（Ｌ_４０／
Ｌ_０）を１５％以下とすることによって、例えばスイッ
チング電源等に用いた場合に待機電力を抑制することが
可能となる。

【００１１】本発明においては、前記インダクタンスＬ
_４０を１５μＨ以下とすることによって、待機電力を抑
制するとともに、スイッチング動作を安定して行わせる
ことが可能となる。

【００１２】本発明においては、巻線を絶縁体ボビンの
外周に形成することが好ましい。また、前記磁性薄帯の
両端部はこの絶縁体ボビン外部において同一面で接合さ
れ、その接合部分の長さが前記絶縁体ボビンの長さの１
／４以上１／１以下であることが好ましい。磁性薄帯を
同一面で接合することで、接合部分を絶縁体ボビンの外
周に折り曲げて固定することができるようになる。ま
た、この接合部分の長さを絶縁体ボビンの長さの１／４
以上１／１以下とすることにより、磁性薄帯の固定を確
実にするとともに、磁性薄帯が絶縁体ボビンよりもはみ
出すことを防ぐことができる。

【００１３】また、前記絶縁体ボビンの幅（Ｗｂ）に対
する前記磁性薄帯の幅（Ｗ）の比（Ｗ／Ｗｂ）を３／
４．５以上１／１未満とすることにより、残留インダク
タンスを低減することができ、スイッチング動作を安定
させることができる。さらに、前記コアの平均磁路長の
３０％以上の部分を前記巻線により覆うことで、十分な
インダクタンス特性を得ることができる。

【００１４】前記磁性薄帯は、その両端部を絶縁テープ
により固定することで、容易に環状構造を形成すること
が可能となる。上記した磁性薄帯は環状にして使用され
るため、折り曲げ等による破損が発生しにくい熱処理を
施していないアモルファス合金を用いることが好まし
い。

【００１５】本発明のスナバー回路は上記したような磁
気素子を具備するものである。スナバー回路に上記磁気
素子を用いることにより、待機電力を抑制することが可
能となる。前記スナバー回路は特にスイッチング素子で
あるＦＥＴのドライブ回路に接続して用いることで、待
機電力を抑制するとともに、ＦＥＴを安定して動作させ
ることが可能となる。

【００１６】

【発明の実施の形態】以下、本発明を実施するための形
態について説明する。図１は本発明の磁気素子１を示し
た外観図である。また、図２は本発明の磁気素子１の概
略を示した断面図である。図１および図２に示すよう
に、ボビン２は両端が開放された中空部を有している。
そして、このボビン２の外周部には巻線３が施されコイ
ルを形成している。さらに、ボビン２にはリード端子４
が設けられており、巻線３の各端部はリード端子４と電
気的に接続されている。

【００１７】また、磁性薄帯５はボビン２の中空部を貫
通して配置されており、さらに磁性薄帯５の両端部はボ
ビン２の外側で同一面が磁気的に接続されて閉磁路構造
を形成している。この磁気的に接続された部分を接合部
分６とする。接合部分６は、例えばボビン２の側面部へ
折り返され、さらにこの上に絶縁テープ７を巻くことに
より固定される。磁性薄帯の固定は、テープによる固定
の他、かしめ止め、溶接止め等のさまざまな方法で接合
することが可能である。

【００１８】巻線３には例えば絶縁被覆導線が用いられ
る。このような巻線３は、コイルの長さ１０ｍｍあたり
の巻数（Ｎ）が２０以上５００以下となるように、ボビ
ン２の外周面に巻かれている。

【００１９】このようなコイルにおいて、長さ１０ｍｍ
あたりの巻数（Ｎ）が２０未満であると、コアを構成す
る断面積が非常に小さい磁性薄帯をコアとして用いた場
合に、十分な磁気特性を得ることができない。一方、長
さ１０ｍｍあたりの巻数（Ｎ）が５００を超えると、巻
線３の密度が大きくなりすぎて、巻線３間の浮遊容量が
増大して磁気素子としての機能が飽和状態となり、効率
などの改善が見られなくなる。また、コイルの巻数が多
いことからコイルを巻いた部分の厚みが大きくなり素子
の小型化が困難となる。

【００２０】また、磁性薄帯５は厚さ４μｍ以上５０μ
ｍ以下でかつ幅１ｍｍ以上４０ｍｍ以下の形状を有す
る。磁性薄帯５の厚さが５０μｍを超えると渦電流損な
どが増大して、特に高周波域での損失が増大する。一
方、磁性薄帯５の厚さを４μｍ未満とすると製造性が低
下し、表面の平滑性が劣化したり、またピンホールなど
が増えるおそれがある。磁性薄帯５の厚さは１０μｍ以
上３０μｍ以下とすることがより好ましい。

【００２１】さらに、磁性薄帯５の幅を上記した範囲内
とすることで、例えばボビン挿入時の折れ曲がりなどの
不具合が少なくなり、取扱い性に優れると共に製造効率
が向上し、さらに高周波損失の少ない磁気素子を得るこ
とができる。

【００２２】本発明によれば、磁性薄帯５は単層でも十
分に効果を発揮するものであるが、複数層の磁性薄帯５
を積層して用いることも可能である。複数層の磁性薄帯
５を用いる場合、個々の磁性薄帯５の形状は上記した数
値の範囲内とする。

【００２３】そして、本発明の磁気素子においては、コ
イルの長さ１０ｍｍあたりの巻数（Ｎ）と磁性薄帯５の
積層数（ｎ）との比（Ｎ／ｎ）を２０以上５００以下と
する。コイルの巻数（Ｎ）と磁性薄帯５の積層数（ｎ）
との関係を、上記したＮ／ｎ比の範囲内に設定すること
によって、厚さ４μｍ以上５０μｍ以下というような磁
性薄帯５を例えば単層で用いた場合においても、十分な
磁気特性を得ることが可能となる。

【００２４】すなわち、Ｎ／ｎ比が２０未満であると、
断面積が小さい磁性薄帯５をコアとする本発明の磁気素
子では、十分な磁気特性を確保することができない。一
方、Ｎ／ｎ比が５００を超えると、巻線３の密度が大き
くなって重ね巻きが必要となり、巻線３間の浮遊容量が
増して素子の機能が飽和状態になる。

【００２５】磁性薄帯５の積層数（ｎ）は、上記したＮ
／ｎ比の範囲を満足するものであれば特に限定されるも
のではないが、磁気素子の小型化などを図る上で、３層
以下とすることが好ましい。なお、磁性薄帯５が単層の
場合には、積層数（ｎ）は当然ながら１である。なお、
磁性薄帯の積層数（ｎ）とは、ボビン内における磁性薄
帯の数を示すものであり、具体的にはボビンに巻かれた
コイルの長さ方向の中心点からボビンの厚さ方向（奥
行）に直線を引き、その直線に接触する磁性薄帯の数を
ｎとする。例えば、ボビン内に単層の磁性薄帯のみを挿
入した場合はｎ＝１となり、２層の磁性薄帯を挿入した
場合はｎ＝２となる。

【００２６】さらに、本発明の磁気素子では直流電流を
印加しないときの５０ｋＨｚにおけるインダクタンスＬ
_０に対する直流電流４０ｍＡを印加したときの５０ｋＨ
ｚにおけるインダクタンスＬ_４０の比（Ｌ_４０／Ｌ_０）
を１５％以下とする。

【００２７】本発明の磁気素子の特性は例えば図３に示
されるようになる。図３において、横軸は印可した直流
電流を示し、縦軸はインダクタンスを示したものであ
る。本発明の磁気素子はＩ＝０ｍＡのときのインダクタ
ンスＬ_０と、Ｉ＝４０ｍＡのときのインダクタンスＬ
_４０の比（Ｌ_４０／Ｌ_０）を１５％以下とすることで、
スイッチング電源等に用いた場合に待機電力を低減させ
ることができる。

【００２８】前記インダクタンスの比（Ｌ_４０／Ｌ_０）
が１５％を超える場合には、効率的なスイッチング動作
を行わせることができなくなり、待機電力等を抑制する
ことが難しくなる。前記インダクタンスの比（Ｌ_４０／
Ｌ_０）は小さいほど待機電力等を抑制する効果が大きく
なり、好ましくは１０％以下とすることにより、さらに
効率的に待機電力を抑制することが可能となる。なお、
本発明においてインダクタンスの測定に４０ｍＡを採用
したのは、ＲＣＣスイッチング電源に用いられるＦＥＴ
のゲート電流が約４０ｍＡでＯＮするためである。

【００２９】本発明においては、さらにインダクタンス
Ｌ_４０を１５μＨ以下とすることが好ましい。４０ｍＡ
におけるインダクタンスＬ_４０を１５μＨ以下とするこ
とにより、スイッチング動作を安定させることができ
る。インダクタンスＬ_４０が１５μＨを超える場合、こ
のインダクタンスによりゲート電流の立ち上がりが遅く
なり、特に軽負荷時に異常発振等が発生しスイッチング
動作を安定させることができなくなる。

【００３０】本発明の磁気素子１においては、図２に示
すように接合部分６の長さ（Ｌ）は絶縁体ボビンの長さ
（Ｌｂ）の１／４〜１／１とすることが好ましい。接合
部分６の長さ（Ｌ）がこのような範囲内にある場合、図
４に示すように、接合部分６を折り返して絶縁テープ７
で止めることが可能になり、生産効率を向上させること
が可能となる。

【００３１】接合部分の長さ（Ｌ）が絶縁体ボビンの長
さ（Ｌｂ）の１／４未満の場合には、折り返し部分が元
に戻ろうとする力が強くなり絶縁テープで止めた部分が
はずれやすくなる。また、接合部分の長さ（Ｌ）が絶縁
体ボビンの長さ（Ｌｂ）の１／１を超える場合には、絶
縁ボビンから接合部分がはみ出してしまうため好ましく
ない。よって、１／４〜１／１の範囲内にすることが好
ましい。絶縁テープ７は図４に示すように折り返し部分
の先端のみを固定してもよいし、絶縁ボビン２および巻
線３を含めた全体を１周するように固定してもよい。

【００３２】また、図５は本発明の磁気素子１を絶縁ボ
ビンの長さ方向から見た断面図であるが、このような場
合において、磁性薄帯５の幅（Ｗ）と絶縁ボビン２の幅
（Ｗｂ）の比（Ｗ／Ｗｂ）を３／４．５以上１／１未満
とすることが好ましい。

【００３３】絶縁ボビン２の幅（Ｗｂ）に対して磁性薄
帯５の幅（Ｗ）が小さすぎる場合には、絶縁ボビンに形
成される巻線との間隔が離れてしまうため、インダクタ
ンス特性が低下してしまう。また、磁性薄帯の幅（Ｗ）
と絶縁ボビンの幅（Ｗｂ）が同じになってしまうと、磁
性薄帯を挿入しにくくなる等の問題が発生する。

【００３４】さらに、コアの平均磁路長の３０％以上の
部分を巻線により覆うことが好ましい。なお、ここでい
う磁路長とは、例えば図２に示されるような場合におい
て、接合部分６の長さ（Ｌ）を除いた略環状部分の磁性
薄帯の長さを表す。また、平均磁路長とは、例えば磁性
薄帯を何層か積層させた場合に、各層の磁路長を平均し
たものを表す。コアの平均磁路長の少なくとも３０％が
巻線により覆われていることで、必要なインダクタンス
特性を得ることが可能となる。

【００３５】本発明では、必ずしも図１に示されるよう
な磁性薄帯の同一面が接合された閉磁路構造を有するも
のに限られず、例えば図６に示されるような磁性薄帯の
異なる面が接合された閉磁路構造を有するものであって
も構わない。

【００３６】また、本発明では上記したような内部構造
を有する磁気素子を絶縁体で覆っても構わない。絶縁体
で覆う方法としては、例えば図７に示すように箱型の絶
縁性ケース８に収納する方法が挙げられる。この場合、
磁気素子の冷却のためケースの上部に通気口８ａを設け
ることが好ましい。このように磁気素子を絶縁ケース等
で覆うことにより、他部品との接触を防ぐ効果や、磁性
薄帯の接合部分がはずれることを防ぐ効果が得られる。

【００３７】このような絶縁ケース８により磁気素子を
覆う場合には、必ずしも図４に示されるように絶縁テー
プ７により磁性薄帯５を固定する必要はない。絶縁ケー
ス８の内部と磁気素子１とが大きさがほぼ同じであれ
ば、折り返し部分である接合部分が絶縁ケース８により
固定されるため、折り返し部分が元に戻ることがなくな
るからである。

【００３８】磁気素子を覆う他の例としては、エポキシ
樹脂などにより樹脂コーティングする方法や、樹脂フィ
ルムや樹脂チューブを用いて覆う方法が挙げられる。こ
のような被覆に用いる材料は絶縁性を有するものであれ
ば限定されないが、好ましい材料としてはフェノール樹
脂、ＰＥＴ、ＰＢＴ等が挙げられる。

【００３９】本発明に用いられる磁性薄帯５の構成材料
としては、結晶質軟磁性合金、非晶質軟磁性合金、微結
晶構造を有する軟磁性合金（以下、微結晶軟磁性合金と
記す）などの種々の軟磁性材料を適用することができ
る。これらのうち、本発明においては特に非晶質軟磁性
合金や微結晶軟磁性合金を用いることが好ましい。結晶
質軟磁性合金としては、例えばパーマロイ合金が挙げら
れる。具体的には、Ｎｉを５５〜８５質量％、Ｍｏを７
質量％以下、Ｃｕを２〜２７質量％含み、残部が実質的
にＦｅからなるパーマロイ合金を用いることが好まし
い。パーマロイ合金からなる磁性薄帯５は、例えば溶解
法により合金薄板を形成し、これに熱間圧延および冷間
圧延を施して、所定の厚さ（４〜５０μｍ）の薄帯とす
ることにより得られる。得られた薄帯は磁界中熱処理に
より磁気特性が調整される。

【００４０】磁性薄帯５を非晶質軟磁性合金で構成する
場合には、Ｃｏ基非晶質合金、Ｆｅ基非晶質合金、Ｆｅ
−Ｎｉ基非晶質合金などを用いることが好ましい。Ｃｏ
基およびＦｅ基の非晶質合金としては、

【００４１】一般式：（Ｍ_1-aＭ′_a）_100-xＸ_x （式中、ＭはＦｅおよびＣｏから選ばれる少なくとも1
種の元素を、Ｍ′はＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃ
ｕ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔａ、Ｗなどから選ばれる少な
くとも1種の元素を、ＸはＢ、Ｓｉ、Ｃ、Ｐなどから選
ばれる少なくとも1種の元素を示し、aおよびxはそれぞ
れ０≦a≦０．５、１０≦x≦３５原子％を満足する数で
ある）で組成が実質的に表される合金が例示される。

【００４２】Ｍ元素としてのＦｅとＣｏは、磁束密度、
鉄損、微小電流に対する感度などの要求される磁気特性
に応じて組成比率を調整するものとする。Ｍ′元素は熱
安定性、耐食性、結晶化温度の制御などのために添加さ
れる元素であり、特にＣｒ、Ｍｎ、Ｚｒ、Ｎｂ、Ｍｏな
どを用いることが好ましい。Ｘ元素は非晶質合金を得る
のに必須の元素である。Ｂは合金の非晶質化に有効な元
素であり、Ｓｉは非晶質相の形成を助成したり、また結
晶化温度の上昇に有効な元素である。

【００４３】また、Ｆｅ−Ｎｉ基非晶質合金としては、 一般式：（Ｎｉ_1-bＦｅ_b）_100-y-z-wＭ″_yＳｉ_zＢ_w （式中、Ｍ″はＶ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｂ、Ｍｏ、Ｔ
ａ、Ｗ、Ｚｒなどから選ばれる少なくとも1種の元素を
示し、ｂ、ｙ、ｚおよびｗはそれぞれ０．２≦b≦0.
５、００５≦y≦１０原子％、４≦z≦１２原子％、５≦
w≦２０原子％、１５≦z＋w≦３０原子％を満足する数
である）で組成が実質的に表される合金が例示される。

【００４４】Ｆｅ−Ｎｉ基非晶質合金は、Ｎｉリッチな
Ｆｅ−Ｎｉをベースとすることによって、良好な磁気特
性を得た上で、上記したＣｏ基非晶質合金より安価に製
造することを可能にしたものである。Ｍ″元素は熱安定
性、耐食性、結晶化温度の制御のために添加される元素
であり、特にＣｒ、Ｍｎ、Ｃｏ、Ｎｂなどを用いること
が好ましい。

【００４５】非晶質軟磁性合金からなる磁性薄帯５は、
例えば液体急冷法により作製される。具体的には、所定
の組成比に調整した合金素材を溶融状態から10⁵℃／秒
以上の冷却速度で急冷することにより得られる。このよ
うな液体急冷法によって、厚さが4〜５０μｍの範囲の
非晶質合金薄帯を得ることができる。

【００４６】磁性薄帯５に適用する微結晶軟磁性合金と
しては、 一般式：Ｆｅ_100-c-d-e-fＣｕ_cＡ_dＳｉ_eＢ_f （式中、ＡはＴｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃ
ｒ、Ｍｏ、Ｗ、Ｍｎ、Ｎｉ、ＣｏおよびＡｌから選ばれ
る少なくとも1種の元素を示し、c、d、eおよびfはそれ
ぞれ０．０１≦c≦４原子％、０．０１≦d≦１０原子
％、１０≦e≦２５原子％、３≦f≦１２原子％、１７≦
e＋f≦３０原子％を満足する数である）で組成が実質的
に表されるＦｅ基合金からなり、かつ平均粒径が例えば
５０ｎｍ以下の微細結晶粒を有するものが挙げられる。

【００４７】ここで、Ｃｕは耐食性を高め、結晶粒の粗
大化を防ぐと共に、鉄損や透磁率などの軟磁気特性の改
善に有効な元素である。Ａ元素は結晶粒径の均一化、磁
歪や磁気異方性の低減、温度変化に対する磁気特性の改
善などに有効な元素である。微結晶構造は、特に粒径が
５〜３０nmの結晶粒を合金中に面槓比で５０〜９０％の
範囲で存在させた形態とすることが好ましい。

【００４８】Ｆｅ基微結晶軟磁性合金からなる磁性薄帯
５は、例えば液体急冷法により非晶質合金薄帯を作製し
た後、その結晶化温度に対して−５０〜＋1２０℃の範
囲の温度で１分〜５時間の熱処埋を行い、微細結晶を析
出させる方法、あるいは液体急冷法の急冷速度を制御し
て、微細結晶を直接析出させる方法などにより得ること
ができる。このような微結晶軟磁性合金薄帯の幅方向に
磁場をかけながら熱処理することにより、所定の直流角
形比が得られる。

【００４９】磁性薄帯５の構成材料は、磁気素子の使用
用途に応じて適宜に選択して用いられるものである。例
えば、透磁率の高い可飽和インダクタを得るためには、
Ｃｏ基非晶質軟磁性合金を使用することが好ましい。小
型の平滑チョークコイルであれば、Ｆｅ基微結晶軟磁性
合金やＦｅ基非晶質軟磁性合金などを用いることが好ま
しい。また、磁性薄帯５を熱処理しないで用いること
で、磁性薄帯５の脆化を防ぐことが可能である。磁性薄
帯５の脆化を防ぐことによって、磁性薄帯５の折り返し
部分等の破損を抑制することができる。

【００５０】次に、本発明のスナバー回路の実施形態に
ついて説明する。本発明のスナバー回路は、前述した本
発明の磁気素子１を具備するものであり、この磁気素子
１はスイッチング素子のドライブ回路に接続して使用さ
れる。図８に本発明のスナバー回路を使用した自励フラ
イバック方式のスイッチング電源の一構成例を表す回路
図を示す。

【００５１】図８において、入力端子９、１０間には、
トランス１１の１次巻線１２とスイッチング素子として
のＦＥＴ１３とが直列に接続されている。トランス１１
には、ＦＥＴ１３のドライブ回路として、ＦＥＴ１３の
ゲート回路ドライブ用の巻線１４が設けられている。す
なわち、巻線１４はＦＥＴ１３を自励発振させるために
巻かれたトランス１１の正帰還巻線である。ＦＥＴ１３
のゲート回路とＦＥＴドライブ用巻線１４との間には、
本発明の磁気素子１、抵抗１５、コンデンサ１６が直列
に接続されており、これらはスナバー回路１７を構成し
ている。

【００５２】抵抗１５はＦＥＴ１３に適切なドライブ電
流を与えるものであり、またコンデンサ１６はＦＥＴ１
３のドライブ特性の向上を図るために任意に接続される
ものである。これらはそれぞれ本発明の磁気素子１と直
列に接続して用いることが好ましい。

【００５３】トランス１１の１次巻線１２と入力端子１
０との間には、トランス１１の１次巻線１２に発生する
サージ電圧を吸収するスナバーコンデンサ１８が直列に
接続されている。さらに、スナバーコンデンサ１８と直
列にスナバー抵抗１９が接続されており、充電電流ｉの
変化の速度ｄｉ／ｄｔを下げている。なお、トランス１
１の２次巻線２０側は、従来のスイッチング電源と同様
であり、整流素子２１およびコンデンサ２２が出力平滑
回路として接続されている。

【００５４】上述したようなスイッチング電源において
は、本発明の磁気素子１が、ＦＥＴ１３のゲート信号を
遅らせる電流遅延素子として有効に機能しＦＥＴ１３を
良好にゼロボルトスイッチングさせることができる。本
発明の磁気素子を用いることにより、スイッチング素子
としてのＦＥＴ１３のサージ電流の低減、電源効率の向
上だけでなく待機電力の低減も可能となる。

【００５５】

【実施例】次に本発明の実施の形態について、実施例を
参照して説明する。 実施例１〜７ 液晶樹脂からなる絶縁ボビンに、直径０．１ｍｍのウレ
タン被覆導線を巻きコイルを形成した。このコイルの中
空部にＣｏ系アモルファス合金からなる磁性薄帯を貫通
させ、図６に示されるような磁性薄帯の両端部の異なる
面が接触するように接合された磁気素子を作製した（実
施例１）。また、実施例１と同様の方法によりコイルの
中空部に磁性薄帯を貫通させたものを、磁性薄帯の両端
部の同一面を接触させた後、この部分を折り返して接合
し、図４に示されるような磁気素子を作製した（実施例
２〜７）。

【００５６】本発明の実施例においては、直流電流を印
加しないときの５０ｋＨｚにおけるインダクタンスＬ_０
に対する直流電流４０ｍＡを印加したときの５０ｋＨｚ
におけるインダクタンスＬ_４０の比（Ｌ_４０／Ｌ_０）が
いずれも１５％以下となるようにした。

【００５７】なお、本発明の各実施例における磁性薄帯
の板厚および幅、コイルの巻数、絶縁ボビンの幅、磁性
薄帯の接合部分の接合方法、ボビンに対する接合部分の
長さ、平均磁路長に対する巻線に覆われている部分の比
率、Ｌ_０、Ｌ_４０およびＬ_{４ ０}／Ｌ_０は表１に示される
ようにした。

【００５８】比較例１〜５ 液晶樹脂からなる絶縁ボビンに、直径０．１ｍｍのウレ
タン被覆導線を巻きコイルを形成した。このコイルの中
空部にＣｏ系アモルファス合金からなる磁性薄帯を貫通
させ、この磁性薄帯の両端部の同一面を接触させた後、
この部分を折り返して接合し、図４に示されるような磁
気素子を作製した。

【００５９】比較例においては、直流電流を印加しない
ときの５０ｋＨｚにおけるインダクタンスＬ_０に対する
直流電流４０ｍＡを印加したときの５０ｋＨｚにおける
インダクタンスＬ_４０の比（Ｌ_４０／Ｌ_０）が１５％を
超えるように作製した。

【００６０】なお、比較例における磁性薄帯の板厚およ
び幅、コイルの巻数、絶縁ボビンの幅、磁性薄帯の接合
部分の接合方法、ボビンに対する接合部分の長さ、平均
磁路長に対する巻線に覆われている部分の比率、Ｌ_０、
Ｌ_４０およびＬ_４０／Ｌ_０は表１に示されるようにし
た。

【表１】

【００６１】次に、本発明の実施例および比較例の磁気
素子をＲＣＣ自励式フライバック電源のＦＥＴゲート遅
延素子として挿入した場合の動作状態、待機電力を測定
した。測定は、入力 ＡＣ１００Ｖ、出力 ２４Ｖ、２
Ａの回路を使用した。

【００６２】なお、表２の「加工性」において、「◎」
は磁気素子を作製したときの歩留まりが９５％以上、
「○」は８０％以上９５％未満、「×」は８０％未満で
あったことを示す。「動作状態」において、「○」はＦ
ＥＴが安定して動作したことを示し、「×」はＦＥＴが
安定して動作しなかったものを示す。また、「待機電
力」において、「−」はＦＥＴが安定して動作せず測定
ができなかったものを示す。

【表２】

【００６３】表２に示されることからわかるように、本
発明の実施例においてはいずれもＦＥＴの動作が安定し
ており、待機電力も低く抑制されていることが認められ
た。特に、Ｌ_４０／Ｌ_０の値が小さいものは待機電力が
一層低く抑制されることが認められた。また、Ｌ_４０の
値が１５μＨ以下であるものはＦＥＴの動作状態が安定
することが確認された。

【００６４】これに対して比較例１はコイルの巻数が少
ないため、初期インダクタンスが小さい。このため表２
に見られるように待機電力が大きい。また、コイル巻数
が多い比較例２は初期インダクタンスが大きく、またＬ
_４０／Ｌ_０も小さいが、Ｌ_{４ ０}が１５μＨを超えるため
ＦＥＴの動作が安定しない。Ｗ／Ｗｂが範囲外である比
較例３はＬ_４０が１５μＨを超えるため無負荷でのＦＥ
Ｔスイッチング動作が安定しない。特に動作周波数が変
化するＲＣＣ方式においては、軽負荷になるにつれ高周
波動作となり残留インダクタンスＬ_４０が大きいとＦＥ
Ｔのスイッチング動作が安定しなくなる。これは、Ｌ
_４０が大きくなるにつれ、安定しなくなる開始負荷電流
値が大きくなるためである。薄帯接合部の長さを１／８
と本発明の好ましい範囲より短くした比較例４は、Ｌ
_４０／Ｌ_０比、Ｌ_４０の値が本発明の範囲内であるが、
接合部が短いため磁性薄帯のスプリングバック応力が非
常に強くなり加工性に優れず、固定テープ剥がれなどの
問題が起きやすく必ずしも好ましい形状であるとは言え
ない。平均磁路長に対する巻線比率が１０％と小さい比
較例５は、巻線重なり部が多く（巻線部の厚みが厚くな
る）なりＬ_４０が１５μＨを超えてしまいＦＥＴの動作
が安定しない。また、Ｌ_４０が本発明の好ましい範囲外
であるが、値は本発明の好ましい範囲に近いため無負荷
では安定しないが、ある程度の負荷０．２ＡをとるとＦ
ＥＴの動作が安定することが確認された。言い換えれ
ば、Ｌ_４０が１５μＨ以下でないと無負荷状態でのＦＥ
Ｔの動作を安定させることができないと言える。

【００６５】

【発明の効果】本発明の磁気素子は、直流電流を印加し
ないときの５０ｋＨｚにおけるインダクタンスＬ_０に対
する直流電流４０ｍＡを印加したときの５０ｋＨｚにお
けるインダクタンスＬ_４０の比（Ｌ_４０／Ｌ_０）を１５
％以下とすることにより、例えばこれを用いたスイッチ
ング電源において、安定したスイッチング動作を行わ
せ、かつ無負荷状態における待機電力を低減させること
ができる。

【図面の簡単な説明】

【図１】本発明の磁気素子を示した外観図。

【図２】本発明の磁気素子を示した断面図。

【図３】本発明の磁気素子のインダクタンス特性を示し
た図。

【図４】図２に示される磁気素子において、接合部分を
折り返した場合の状態を示した断面図。

【図５】本発明の磁気素子を絶縁ボビンの長さ方向から
見た場合の断面図。

【図６】本発明の他の磁気素子を示した断面図。

【図７】本発明の磁気素子を絶縁ケースで覆った場合の
状態を示した断面図。

【図８】本発明の磁気素子を用いたスイッチング電源を
示した回路図。

【符号の説明】

１…磁気素子 ２…絶縁ボビン ３…巻線 ５…磁性薄帯 ６…接合部分 ７…絶縁テープ １７…スナバ回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０２Ｍ 3/28 Ｈ０２Ｍ 3/338 Ａ 3/338 Ｈ０１Ｆ 27/24 Ｃ Ｅ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 長さ１０ｍｍあたりの巻数（Ｎ）が２０
   以上５００以下で、その両端部が開放されたコイルと、
   厚さ４μｍ以上５０μｍ以下かつ幅１ｍｍ以上４０ｍｍ
   以下の単層または複数層の磁性薄帯からなる閉磁路構造
   を有し、その少なくとも一部が前記コイル内に配置され
   たコアとを具備する磁気素子であって、 前記コイルの巻数（Ｎ）と前記磁性薄帯の層数（ｎ）と
   の比（Ｎ／ｎ）が２０以上５００以下であり、かつ直流
   電流を印加しないときの５０ｋＨｚにおけるインダクタ
   ンスＬ_０に対する直流電流４０ｍＡを印加したときの５
   ０ｋＨｚにおけるインダクタンスＬ_４０の比（Ｌ_４０／
   Ｌ_０）が１５％以下であることを特徴とする磁気素子。
2. 【請求項２】 前記インダクタンスＬ_４０は１５μＨ以
   下であることを特徴とする請求項１記載の磁気素子。
3. 【請求項３】 前記巻線は絶縁体ボビンの外周に形成さ
   れていることを特徴とする請求項１または２記載の磁気
   素子。
4. 【請求項４】 前記磁性薄帯の両端部は前記絶縁体ボビ
   ン外部において同一面で接合され、その接合部分の長さ
   が前記絶縁体ボビンの長さの１／４以上１／１以下であ
   ることを特徴とする請求項３記載の磁気素子。
5. 【請求項５】 前記絶縁体ボビンの幅（Ｗｂ）に対する
   前記磁性薄帯の幅（Ｗ）の比（Ｗ／Ｗｂ）が、３／４．
   ５以上１／１未満であることを特徴とする請求項３また
   は４記載の磁気素子。
6. 【請求項６】 前記コアの平均磁路長の３０％以上の部
   分が前記巻線に覆われていることを特徴とする請求項１
   乃至５のいずれか１項記載の磁気素子。
7. 【請求項７】 前記磁性薄帯の両端部は、絶縁テープに
   より固定されていることを特徴とする請求項１乃至６の
   いずれか１項記載の磁気素子。
8. 【請求項８】 前記磁性薄帯は熱処理を施していないア
   モルファス合金であることを特徴とする請求項１乃至７
   のいずれか１項記載の磁気素子。
9. 【請求項９】 請求項１乃至８のいずれか１項記載の磁
   気素子を具備することを特徴とするスナバー回路。
10. 【請求項１０】 スイッチチング素子であるＦＥＴのド
    ライブ回路に接続される特徴とする請求項９記載のスナ
    バー回路。