JP2851268B2 - ノイズ低減方法 - Google Patents

ノイズ低減方法

Info

Publication number
JP2851268B2
JP2851268B2 JP8277778A JP27777896A JP2851268B2 JP 2851268 B2 JP2851268 B2 JP 2851268B2 JP 8277778 A JP8277778 A JP 8277778A JP 27777896 A JP27777896 A JP 27777896A JP 2851268 B2 JP2851268 B2 JP 2851268B2
Authority
JP
Japan
Prior art keywords
diode
noise reduction
noise
lead
reduction method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8277778A
Other languages
English (en)
Other versions
JPH09121016A (ja
Inventor
孝雄 沢
正己 岡村
大樹 山田
隆夫 日下
佐々木  寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8277778A priority Critical patent/JP2851268B2/ja
Publication of JPH09121016A publication Critical patent/JPH09121016A/ja
Application granted granted Critical
Publication of JP2851268B2 publication Critical patent/JP2851268B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明はノイズ低減方法に関
し、更に詳しくは、非晶質磁性合金薄帯を巻回若しくは
積層して成るノイズ低減素子を、ダイオードのリード部
に挿通してプリント回路基板に組み込み、ダイオードの
急激な電流変化によるノイズを抑制するノイズ低減方法
に関する。 【0002】 【従来の技術】従来から、高周波領域で大電流の制御を
行なう例えばスイッチング電源回路のような半導体回路
においては、用いる半導体自身の性質や他の回路的な要
因により電流スパイクやリンギングが発生し易いという
問題がある。これら上記の現象は正常な回路動作を妨
げ、最後には半導体それ自身を破壊してしまう。 【0003】更には、上記した回路におけるスイッチン
グ動作等に基づく急激な電流変化は伝導ノイズおよび放
射ノイズを発生せしめ、回路を組込んだ機器のノイズ障
害を招く。 【0004】近年、このようなノイズ障害への国際的な
対策強化の要請に基づき、半導体回路を組込んだ各種機
器の発生ノイズを防止する努力が強力に進められてい
る。 【0005】このような対策の1つとして、例えば半導
体回路に組込まれるべき整流素子のリード部にフェライ
トビーズと呼ばれる小型のインダクターを外嵌せしめる
ことが行なわれている。ここで用いられるフェライトビ
ーズとは、フェライト粉をトロイダル形状に成形したの
ちこれを焼結し、更に所定ターンの巻線を施したもので
ある。 【0006】しかしながら、このノイズ低減素子は、そ
れを構成するフェライトの角形比(Br/B1)および飽
和磁束密度が小さいため、ノイズ抑制効果が小さい。そ
れゆえ、有効使用のためにはその形状を大たらしめるこ
とが必要になる。また、この素子の場合、作動時におけ
るフェライトの自己損失によって、例えば整流素子のリ
ード部が貫挿されている空心部の内径側は急に発熱して
昇温し外径側との間に大きな温度差が生ずる。そしてフ
ェライトは熱伝導性が悪いため、この温度差に起因して
フェライトビーズに熱応力が発生し、この応力により脆
弱な焼結体であるフェライトビーズが割損するという事
態が多発する。すなわち、長期使用に耐え得ないのであ
る。 【0007】更に、このフェライトビーズを整流素子の
インダクターまたはコンデンサとインダクターとを組合
わせて用いた場合、フェライトは電気抵抗が高く、磁気
シールド効果が小さいため、伝導ノイズおよび放射ノイ
ズを抑制するという点で充分な性能を有するとはいえ
ず、実用上、信頼性の点で必ずしも満足し得るものでは
ない。 【0008】このようなことから、最近では、非晶質磁
性合金の薄帯を用いたノイズ低減素子が開発されてい
る。 【0009】この素子は、所定の帯幅を有する非晶質磁
性合金薄帯を巻回して所定内径の空心部を備えたトロイ
ダル形状とし、その薄帯巻回部に所定ターンの巻線を施
し、全体をエポキシ樹脂のような樹脂でコーティングし
たものであり、例えば「スパイクキラー」の商品名
((株)東芝製)で市販されているものをあげることが
できる。 【0010】 【発明が解決しようとする課題】上記した非晶質磁性合
金薄帯を用いたノイズ低減素子は、使用時における割損
事故も少なくそれゆえ長期使用が可能でノイズ低減能も
優れているが、しかし、実際の使用に際しては次のよう
な問題があり、その解決が求められている。 【0011】まず、半導体回路そのものに直列に組込ん
で配設することができず、また、一旦回路形成して作成
したプリント回路基板に対しては、その回路に直接組込
むことができず、用途によっては問題を生ずるというこ
とである。更には、形状寸法は比較的大型であるため省
スペースの点で難点があり、またその製造時には薄帯か
ら成形したトロイダル形状のコア体の薄帯巻回部に所定
ターンの巻線を施すため工程がやや煩雑になる。 【0012】本発明は、割損事故を起さずノイズ低減効
果も良好であることはもち論のこと、上記したような問
題点を解消した簡便な構造の素子をダイオードのリード
部に挿通するノイズ低減方法の提供を目的とする。 【0013】 【課題を解決するための手段】本発明のノイズ低減方法
は、非晶質磁性合金薄帯を巻回若しくは積層して成るノ
イズ低減素子を、ダイオードのリード部に挿通してプリ
ント回路基板に組み込み、ダイオードの急激な電流変化
によるノイズを抑制することを課題解決手段とする。 【0014】まず、ノイズ低減素子の製造時に用いる薄
帯を構成する非晶質磁性合金としては、次式: (M1-aM′a)100-bb…(I) (但し、式中、MはFe、Coの群から選ばれる少なく
とも1種を表わし;M′はTi、V、Cr、Mn、N
i、Cu、Zr、Nb、Mo、Ta、Wの群から選ばれ
る少なくとも1種を表わし;YはB、Si、C、Pの群
から選ばれる少なくとも1種を表わし;a、bはそれぞ
れ、0≦a≦0.15、10≦b≦35を満足する数を
表わす)で示される組成のものをあげることができる。 【0015】しかし、これら合金のうち、Coを基とし
磁歪が絶対値で3×10-6以下、より望ましくは1×1
-6以下であるCo基非晶質磁性合金が好ましく、次
式: (Co1-x-yFexy)100-bb…(II) (但し、式中、MはV、Cr、Mn、Ni、Cu、N
b、Moの群から選ばれる少なくとも1種を表わし、Y
はB、Si、C、Pの群から選ばれる少なくとも1種を
表わし、x、y、bはそれぞれ、0.01≦x≦0.
1、0<y≦0.10、10≦b≦32の関係を満足す
る数を表わす)で示される合金が良好である(請求項
1)。 【0016】更に好ましい合金としては、次式: (Co1-c-dFecd)100-f(Si1-ee)f…(III) (但し、式中、MはV、Cr、Mn、Ni、Cu、N
b、Moの群から選ばれる少なくとも1種を表わし;
c、d、e、fはそれぞれ、0.01≦c≦0.08、
0<d≦0.10、0.2≦e≦0.5、20≦f≦3
0の関係を満足する数を表わす)で示される合金をあげ
ることができる(請求項2)。 【0017】これらの合金において、M、M′はいずれ
も磁気特性の改善および合金の熱安定性の改善に有効な
元素であり、M′が15原子%を超えて含有されている
場合は合金のキューリ温度および飽和磁束密度が低下す
る。また、Yは合金の非晶質化に必須な元素であるが、
その含有量が、10原子%未満の場合または35原子%
を超えている場合は合金を非晶質化することが困難にな
る。Yのうち、式(III)のようなSiとBとの組合わせ
が熱安定性の点から好ましく、その場合、SiがBより
も多く含有されていることが合金の熱安定性と保磁力の
点から一層好ましい。 【0018】これら合金の薄帯は、溶湯急冷法として常
用されている方法により任意の組成と薄帯形状のものを
容易に調製することができる。またこれらは、通常、結
晶化温度以下の温度で適宜な熱処理を施すことにより、
各種の特性を改善することができる。 【0019】本発明の方法を実施するための素子は、上
記した薄帯を巻回若しくは積層して製造される。まず、
巻回の場合は、所定の幅,厚みを有する薄帯を、所定直
径のボビンを芯体にして巻回する。薄帯巻回部の肉厚が
所定の値になった時点で薄帯の巻回操作を停止し、巻き
戻りが起らないような処置を施したのちボビンを除去す
る。かくして、中心にはボビンの直径と同径の空心部を
有し、薄帯の幅がそれ自体の高さであるトロイダル形状
のコア体が得られる。そしてこのコア体を例えば静電塗
装によりコアの外周をコーティングすれば本発明の方法
を実施するための素子が得られる。 【0020】また積層の場合は、薄帯から所定寸法の回
廊状片を打抜き成形し、この回廊状片を適当枚数だけ積
層し、得られた積層体に樹脂コーティング処理を施せば
よい。このとき、回廊状片の中心部が空心部となってい
る。これらの素子はいずれの場合であっても巻線は施さ
れない。 【0021】本発明の方法を実施するための素子は次の
ようにして使用される。すなわち、半導体回路のダイオ
ードから導出されているリード部を、本発明の方法を実
施するための素子の空心部に挿通して用いる。換言すれ
ば、上記ラインやリード部に素子の空心部を外嵌せしめ
て使用するのである。 【0022】またその使用態様において、例えば整流素
子,コンデンサ素子のリード部に適用する場合、このリ
ード部に素子空心部を単に外嵌せしめるだけではなく、
電気絶縁性の合成樹脂を用いて両者をモールドして一体
化してもよい。すなわち、リード部に本発明の素子が外
嵌された各種素子を例えば所定の金型やケースの中に置
き、ここにエポキシ樹脂やシリコーン樹脂のような樹脂
を注型して素子の外嵌個所をモールドするのである。 【0023】このように本発明の方法を実施するための
素子とダイオードのリード部を一体化しておくと、これ
ら各種素子の取扱い時に本発明の素子がリード部から抜
脱することを防止でき、また半導体回路基板へのダイオ
ードの組込み時にあっても、その組込み操作を機械化す
ることができる。 【0024】 【実施例】厚み15μm 、幅4mmで、組成が(Co0.94
Fe0.05Nb0.01)72 Si1513であるCo基非晶質磁
性合金薄帯を巻回し、外径4mm内径(空心部の径)2mm
高さ4mmの本発明素子を製造した。この素子の外表面に
はエポキシ樹脂がコーティングされている。2個のダイ
オードを1つのパッケージに一体化した第1図(a)及
び(b)に示すダイオード1の3本のリード2のうち2
本のリード部2,2に上記した本発明の素子3,3を嵌
着してインダクタ付ダイオードを製作した。また他の実
施例として第2図(a)および(b)に示したように、
ダイオード1のリード部2,2に本発明の素子を嵌着し
たのち、その部分をエポキシ樹脂4でモールドし両者を
一体化した。一方、比較のために同様のダイオードに同
一寸法のMn−Znからなるフェライトビーズを嵌着し
て上記実施例と同一形状のインダクター付ダイオードを
製作した。上記実施例と比較例の2種類のダイオードを
200KHz のフォワード方式を用いたスイッチング電源
の2次側に設置した。そして、インダクターの割損原因
となるインダクターの外周部とリード部に嵌着された内
周部の温度差ΔT(℃)を、使用開始に伴う電圧立上り
時に測定した。その結果を表1に示した。なお、参考と
して定常状態の温度を同様に表1に示した。 【0025】 【表1】 【0026】また、上記2種類のダイオードをこのスイ
ッチング電源の2次側に設置したものを夫々100個用
意し、1ヵ月間に亘って同一条件での断続使用に伴う耐
久試験を行なった。その結果、本発明に係るダイオード
ではインダクターの割損が見られなかったのに対し、フ
ェライトビーズを嵌着したダイオードでは8ヶのダイオ
ードにインダクターの割損が見られた。次に第3図に示
した伝導ノイズ評価回路において、ダイオードD1 とし
て本発明を実施するための素子をそのリード部とライン
に嵌着せしめ、入力電圧Ein:AC100V、出力電圧
E:DC5V、出力電流I:8A,動作周波数f:2
00KHz 、L:CYチョーク40μF−10Aの試験条
件下で回路からの出力ノイズを測定した。値はいずれの
場合も0.08Vであった。なお、D1 として従来のフ
ェライトビーズをリード部に嵌着したダイオードを用い
たときの出力ノイズは0.15Vであった。更に、これ
ら両ダイオードによって発生する放射ノイズを、120
MHz と30MHz の2種類の周波数で測定した(単位:d
B)。この結果を表2に示した。 【0027】 【表2】 【0028】 【発明の効果】以上の説明で明らかなように、本発明の
方法を実施するための素子は構成材料が合金であるため
使用時の割損事故は略皆無となって長期使用が可能であ
り、また回路の伝導ノイズ,放射ノイズの抑制効果も優
れている。しかも本発明の方法は、前記素子をダイオー
ドのリード部に外嵌せしめるだけで機能を発揮するの
で、簡便なノイズ低減方法としてその工業的価値は大で
ある。
【図面の簡単な説明】 【図1】ノイズ低減素子を整流素子のリード部に外嵌す
ることにより本発明の方法を実施した状態を示す図で、
(a)は正面図、(b)は側面図である。 【図2】ノイズ低減素子と整流素子のリード部とをモー
ルド一体化した状態を示す図で、(a)は正面図、
(b)は側面図を表わす。 【図3】伝導ノイズ評価回路図の1例である。 【符号の説明】 1−ダイオード 2−リード部 3−ノイズ低減素子 4−エポキシ樹脂
フロントページの続き (72)発明者 岡村 正己 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝 横浜事業所内 (72)発明者 山田 大樹 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝 横浜事業所内 (72)発明者 日下 隆夫 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝 横浜事業所内 (72)発明者 佐々木 寛 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝 横浜事業所内 (56)参考文献 特開 昭64−71164(JP,A) 特開 昭62−7660(JP,A) 実開 昭56−61043(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 25/00 H01F 17/06

Claims (1)

  1. (57)【特許請求の範囲】 1.下記式で表わされる非晶質磁性合金薄帯を巻回若し
    くは積層して成り、その中心部に空心部が形成されてい
    るノイズ低減素子を、ダイオードのリード部に挿通し、
    プリント回路基板に組み込みダイオードの急激な電流変
    化によるノイズを抑制することを特徴とするノイズ低減
    方法。 式:(CO1-x-yFexy100-bb (但し、式中、MはV、Cr、Mn、Ni、Cu、N
    b、Moの群から選ばれる少なくとも1種を表わし、Y
    はB、Si、C、Pの群から選ばれる少なくとも1種を
    表わし、x、y、bはそれぞれ、0.01≦x≦0.
    1、0<y≦0.10、10≦b≦32の関係を満足す
    る数を表わす) 2.下記式で表わされる非晶質磁性合金薄帯を巻回若し
    くは積層して成り、その中心部に空心部が形成されてい
    るノイズ低減素子を、ダイオードのリード部に挿通し、
    プリント回路基板に組み込みダイオードの急激な電流変
    化によるノイズを抑制することを特徴とするノイズ低減
    方法。 式:(CO1-c-dFecd100-f(Si1-ee)f (但し、式中、MはV、Cr、Mn、Ni、Cu、N
    b、Moの群から選ばれる少なくとも1種を表わし、
    c、d、e、fはそれぞれ、0.01≦c≦0.08、
    0<d≦0.10、0.2≦e≦0.5、20≦f≦3
    0の関係を満足する数を表わす) 3.該空心部には、ダイオードのリード部が一体的にモ
    ールドされている請求項1ないし2のいずれかに記載の
    ノイズ低減方法。
JP8277778A 1987-06-10 1996-10-21 ノイズ低減方法 Expired - Lifetime JP2851268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8277778A JP2851268B2 (ja) 1987-06-10 1996-10-21 ノイズ低減方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-143280 1987-06-10
JP14328087 1987-06-10
JP8277778A JP2851268B2 (ja) 1987-06-10 1996-10-21 ノイズ低減方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62220341A Division JP2804029B2 (ja) 1987-06-10 1987-09-04 ノイズ低減素子

Publications (2)

Publication Number Publication Date
JPH09121016A JPH09121016A (ja) 1997-05-06
JP2851268B2 true JP2851268B2 (ja) 1999-01-27

Family

ID=26475054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8277778A Expired - Lifetime JP2851268B2 (ja) 1987-06-10 1996-10-21 ノイズ低減方法

Country Status (1)

Country Link
JP (1) JP2851268B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009225570A (ja) * 2008-03-17 2009-10-01 Fuji Electric Holdings Co Ltd 電力変換装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4495792B2 (ja) * 1998-03-30 2010-07-07 株式会社東芝 ノイズ低減素子およびそれを用いた半導体回路素子
JP2010147481A (ja) * 1998-03-30 2010-07-01 Toshiba Corp ノイズ低減素子およびそれを用いた半導体回路素子
JP4423462B2 (ja) 2003-12-22 2010-03-03 富士電機システムズ株式会社 半導体パワーモジュール
JP4492454B2 (ja) 2005-06-20 2010-06-30 富士電機システムズ株式会社 パワー半導体モジュール
US20150214179A1 (en) * 2014-01-28 2015-07-30 Infineon Technologies Ag Semiconductor device including flexible leads

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661043U (ja) * 1979-10-16 1981-05-23
JPS6276604A (ja) * 1985-09-30 1987-04-08 Toshiba Corp ノイズフイルタ−
JP2804029B2 (ja) * 1987-06-10 1998-09-24 株式会社東芝 ノイズ低減素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009225570A (ja) * 2008-03-17 2009-10-01 Fuji Electric Holdings Co Ltd 電力変換装置

Also Published As

Publication number Publication date
JPH09121016A (ja) 1997-05-06

Similar Documents

Publication Publication Date Title
KR0161557B1 (ko) 인덕턴스소자
JP5175844B2 (ja) インダクタンス素子とその製造方法、およびそれを用いたスイッチング電源
US5725686A (en) Magnetic core for pulse transformer and pulse transformer made thereof
JPWO2008132810A1 (ja) インダクタンス素子とその製造方法、およびそれを用いたスイッチング電源
US4958134A (en) Noise suppression device comprising a toroid winding
JP2851268B2 (ja) ノイズ低減方法
JP2804029B2 (ja) ノイズ低減素子
JPH03150815A (ja) インダクタ
JP2602843B2 (ja) ノイズ低減素子
JP2807225B2 (ja) ノイズ低減素子
JP2637114B2 (ja) インダクタンス素子
JPH0746660B2 (ja) 薄形トランス
JP2602204Y2 (ja) 電磁装置
JPH11176653A (ja) 磁心とそれを用いた磁性部品
JP2844202B2 (ja) ノイズフィルター用コア
US4745536A (en) Reactor for circuit containing semiconductor device
JPH0831665A (ja) 磁気シールド形チップインダクタ
JP2001076934A (ja) インダクタンス素子とその製造方法、およびそれを用いたスナバー回路
JPH0834160B2 (ja) スイングチョークコイル
JP2561573B2 (ja) 非晶質薄帯可飽和磁心
JP3121641B2 (ja) スイッチング電源
JPH02303008A (ja) ノイズ低減素子
JP4728472B2 (ja) 磁性部品およびその製造方法
JP2002093642A (ja) インダクタンス素子、その製造方法、およびインダクタンス素子を用いたスナバー回路
JP2002252125A (ja) 磁気素子およびそれを用いたスナバー回路

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071113

Year of fee payment: 9