JP2804029B2 - ノイズ低減素子 - Google Patents
ノイズ低減素子Info
- Publication number
- JP2804029B2 JP2804029B2 JP62220341A JP22034187A JP2804029B2 JP 2804029 B2 JP2804029 B2 JP 2804029B2 JP 62220341 A JP62220341 A JP 62220341A JP 22034187 A JP22034187 A JP 22034187A JP 2804029 B2 JP2804029 B2 JP 2804029B2
- Authority
- JP
- Japan
- Prior art keywords
- noise reduction
- noise
- reduction element
- air core
- ribbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はノイズ低減素子に関し、更に詳しくは、スイ
ッチング電源回路のような半導体回路におけるラインま
たは整流素子やコンデンサ素子のような各種素子のリー
ド部に外嵌せしめることにより、回路からのノイズ発生
を低減することができるノイズ低減素子に関する。 （従来の技術） 従来から、高周波領域で大電流の制御を行なう例えば
スイッチング電源回路のような半導体回路においては、
用いる半導体自身の性質や他の回路的な要因により電流
スパイクやリンギングが発生し易いという問題がある。
これら上記の現象は正常な回路動作を妨げ、最後には半
導体それ自身を破壊してしまう。 更には、上記した回路におけるスイッチング動作等に
基づく急激な電流変化は伝導ノイズおよび放射ノイズを
発生せしめ、回路を組込んだ機器のノイズ障害を招く。 近年、このようなノイズ障害への国際的な対策強化の
要請に基づき、半導体回路を組込んだ各種機器の発生ノ
イズを防止する努力が強力に進められている。 このような対策の１つとして、例えば半導体回路に組
込まれるべき整流素子のリード部にフェライトビーズと
呼ばれる小型のインダクターを外嵌せしめることが行な
われている。ここで用いられるフェライトビーズとは、
フェライト粉をトロイダル形状に成形したのちこれを焼
結し、更に所定ターンの巻線を施したものである。 しかしながら、このノイズ低減素子は、それを構成す
るフェライトの角形比（Br/B1）および飽和磁束密度が
小さいため、ノイズ抑制効果が小さい。それゆえ、有効
使用のためにはその形状を大たらしめることが必要にな
る。また、この素子の場合、作動時におけるフェライト
の自己損失によって、例えば整流素子のリード部が貫挿
されている空心部の内径側は急に発熱して昇温し外径側
との間に大きな温度差が生ずる。そしてフェライトは熱
伝導性が悪いため、この温度差に起因してフェライトビ
ーズに熱応力が発生し、この応力により脆弱な焼結体で
あるフェライトビーズが割損するという事態が多発す
る。すなわち、長期使用に耐え得ないのである。 更に、このフェライトビーズを整流素子のインダクタ
ーまたはコンデンサとインダクターとを組合わせて用い
た場合、フェライトは電気抵抗が高く、磁気シールド効
果が小さいため、伝導ノイズおよび放射ノイズを抑制す
るという点で充分な性能を有するとはいえず、実用上、
信頼性の点で必ずしも満足し得るものではない。 このようなことから、最近では、非晶質磁性合金の薄
帯を用いたノイズ低減素子が開発されている。 この素子は、所定の帯幅を有する非晶質磁性合金薄帯
を巻回して所定内径の空心部を備えたトロイダル形状と
し、その薄帯巻回部に所定ターンの巻線を施し、全体を
エポキシ樹脂のような樹脂でコーティングしたものであ
り、例えば「スパイクキラー」の商品名（（株）東芝
製）で市販されているものをあげることができる。 （発明が解決しようとする問題点） 上記した非晶質磁性合金薄帯を用いたノイズ低減素子
は、使用時における割損事故も少なくそれゆえ長期使用
が可能でノイズ低減能も優れているが、しかし、実際の
使用に際しては次のような問題があり、その解決が求め
られている。 まず、半導体回路そのものに直列に組込んで配設する
ことができず、また、一旦回路形成して作成したプリン
ト回路基板に対しては、その回路に直接組込むことがで
きず、用途によっては問題を生ずるということである。
更には、形状寸法は比較的大型であるため省スペースの
点で難点があり、またその製造時には薄帯から成形した
トロイダル形状のコア体の薄帯巻回部に所定ターンの巻
線を施すため工程がやや煩雑になる。 本発明は、割損事故を起さずノイズ低減効果も良好で
あることはもち論のこと、上記したような問題点を解消
した簡便な構造のノイズ低減素子の提供を目的とする。 ［発明の構成］ （問題点を解決するための手段） 本発明のノイズ低減素子は、非晶質磁性合金薄帯を巻
回若しくは積層して成り、その中心部には、半導体回路
のライン若しくは各種素子のリード部を挿通するための
空心部が形成されていることを特徴とする。 ただし、薄帯を構成する非晶質磁性合金としては、次
式： （M1-aM′ａ）100-bYb…（Ｉ）（ただし、式中、Ｍは
Fe,Coの群から選ばれる少なくとも１種を表わし;M′はT
i,V,Cr,Mn,Ni,Cu,Zr,Nb,Mo,Ta,Wの群から選ばれる少な
くとも１種を表わし;YはB,Si,C,Pの群から選ばれる少な
くとも１種を表わし;a,bがそれぞれ、０≦ａ≦0.15,10
≦ｂ≦35を満足する数を表わす）で示される組成のもの
が考えられた。 これら合金のうち、Coを基とし磁歪が絶対値で３×10
-6以下、より望ましくは１×10-6以下であるCo基非晶質
磁性合金が好ましく、次式： （Co1-x-yFexM′ｙ）100-zYz …（II）（ただし、式
中、Ｍ′,Yはいずれも式（Ｉ）の場合と同じ意味を有
し、x,y,zはそれぞれ、0.01≦ｘ≦0.1,0≦ｙ≦0.1,10≦
ｚ≦32の関係を満足する数を表わす）で示される合金が
考えられた。 しかし、本発明素子の製造時に用いる薄帯を構成する
非晶質磁性合金としては、上記のものをベースとして更
に特定された次式： （Co1-c-dFecM″ｄ）100-f（Si1-eBe）ｆ…（III） （ただし式中、Ｍ″は、V,Cr,Mn,Ni,Cu,Nb,Moの群から
選ばれる少なくとも１種を表わし、c,d,e,fはそれぞ
れ、0.01≦ｃ≦0.08,0＜ｄ≦0.10,0.2≦ｅ≦0.5,20≦ｆ
≦30の関係を満足する数を表わす）で示される合金をあ
げることができる。 これらの合金において、M,M′,M″はいずれも磁気特
性の改善および合金の熱安定性の改善に有効な元素であ
り、Ｍ′が15原子％を超えて含有されている場合は合金
のキューリ温度および飽和磁束密度が低下するという効
果が得られる。例えば、後述の『（発明の実施例）』の
項に記載したとおり、Nbをｄ＝0.01含有させたものは、
比較例のフェライトと比較して電圧立上り時の温度差Δ
Ｔ（℃）が大幅に改善されることが分かる（表１）。ま
たノイズ低減効果は（表２）に示すとおりである。 また、Ｙは合金の非晶質化に必須な元素であるが、そ
の含有量が、10原子％未満の場合または35原子％を超え
ている場合は合金を非晶質化することが困難になる。Ｙ
のうち、式（III）のようなSiとＢとの組合わせが熱安
定性の点から好ましく、その場合、SiがＢよりも多く含
有されていることが合金の熱安定性と保磁力の点から一
層好ましい。 これら合金の薄帯は、溶湯急冷法として常用されてい
る方法により任意の組成と薄帯形状のものを容易に調製
することができる。またこれらは、通常、結晶化温度以
下の温度で適宜な熱処理を施すことにより、各種の特性
を改善することができる。 本発明の素子は、上記した薄帯を巻回若しくは積層し
て製造される。まず、巻回の場合は、所定の幅，厚みを
有する薄帯を、所定直径のボビンを芯体にして巻回す
る。薄帯巻回部の肉厚が所定の値になった時点で薄帯の
巻回操作を停止し、巻き戻りが起らないような処置を施
したのちボビンを除去する。かくして、中心にはボビン
の直径と同径の空心部を有し、薄帯の幅がそれ自体の高
さであるトロイダル形状のコア体が得られる。そしてこ
のコア体を例えば静電塗装によりコアの外周をコーティ
ングすれば本発明の素子が得られる。 また積層の場合は、薄帯から所定寸法の回廊状片を打
抜き成形し、この回廊状片を適当枚数だけ積層し、得ら
れた積層体に樹脂コーティング処理を施せばよい。この
とき、回廊状片の中心部が空心部となっている。これら
の素子はいずれの場合であっても巻線は施されない。 本発明の素子は次のようにして使用される。すなわ
ち、半導体回路のラインや整流素子，コンデンサ素子の
ような各種素子から導出されているリード部を、本発明
の素子の空心部に挿通して用いる。換言すれば、上記ラ
インやリード部に素子の空心部を外嵌せしめて使用する
のである。 またその使用態様において、例えば整流素子，コンデ
ンサ素子のリード部に適用する場合、このリード部に素
子空心部を単に外嵌せしめるだけではなく、電気絶縁性
の合成樹脂を用いて両者をモールドして一体化してもよ
い。すなわち、リード部に本発明の素子が外嵌された各
種素子を例えば所定の金型やケースの中に置き、ここに
エポキシ樹脂やシリコーン樹脂のような樹脂を注型して
素子の外嵌個所をモールドするのである。 このように本発明の素子と各種素子とのリード部を一
体化しておくと、これら各種素子の取扱い時に本発明の
素子がリード部から抜脱することを防止でき、また半導
体回路基板への各種素子の組込み時にあっても、その組
込み操作を機械化することができる。 （発明の実施例） 厚み15μm,幅4mmで、組成が（Co0.94Fe0.05Nb0.01）
72Si15B13であるCo基非晶質磁性合金薄帯を巻回し、外
径4mm内径（空心部の径）2mm高さ4mmの本発明素子を製
造した。この素子の外表面にはエポキシ樹脂がコーティ
ングされている。 ２個のダイオードを１つのパッケージに一体化した第
１図（ａ）及び（ｂ）に示すダイオード１の３本のリー
ド２のうち２本のリード部2,2に上記した本発明の素子
3,3を嵌着してインダクタ付ダイオードを製作した。ま
た他の実施例として第２図（ａ）および（ｂ）に示した
ように、ダイオード１のリード部2,2に本発明の素子を
嵌着したのち、その部分をエポキシ樹脂４でモールドし
両者を一体化した。 一方、比較のために同様のダイオードに同一寸法のMn
−Znからなるフェライトビーズを嵌着して上記実施例と
同一形状のインダクター付ダイオードを製作した。 上記実施例と比較例の２種類のダイオードを200KHzの
フォワード方式を用いたスイッチング電源の２次側に設
置した。そして、インダクターの割損原因となるインダ
クターの外周部とリード部に嵌着された内周部の温度差
ΔＴ（℃）を、使用開始に伴う電圧立上り時に測定し
た。その結果を表１に示した。なお、参考として定常状
態の温度を同様に表１に示した。 また、上記２種類のダイオードをこのスイッチング電
源の２次側に設置したものを夫々100個用意し、１ヵ月
間に亘って同一条件での断続使用に伴う耐久試験を行な
った。その結果、本発明に係るダイオードではインダク
ターの割損が見られなかったのに対し、フェライトビー
ズを嵌着したダイオードでは８ヶのダイオードにインダ
クターの割損が見られた。 次に第３図に示した伝導ノイズ評価回路において、ダ
イオードD1として本発明素子をそのリード部とラインに
嵌着せしめたものを用い、入力電圧Ein:AC100V,出力電
圧E:DC5V, 動作周波数f:200KHz,L:CYチョーク40μＦ−10Aの試験条
件下で回路からの出力ノイズを測定した。値はいずれの
場合も0.08Vであった。 なお、 として従来のフェライトビーズをリード部に嵌着したダ
イオードを用いたときの出力ノイズは0.15Vであった。 更に、これら両ダイオードによって発生する放射ノイ
ズを、120MHzと30MHzの２種類の周波数で測定した（単
位:dB）。この結果を表２に示した。［発明の効果］ 以上の説明で明らかなように、本発明の素子は構成材
料が合金であるため使用時の割損事故は略皆無となって
長期使用が可能であり、また回路の伝導ノイズ，放射ノ
イズの抑制効果も優れている。しかも各種素子のリード
部に外嵌せしめるだけで機能を発揮するので、簡便なノ
イズ低減素子としてその工業的価値は大である。
ッチング電源回路のような半導体回路におけるラインま
たは整流素子やコンデンサ素子のような各種素子のリー
ド部に外嵌せしめることにより、回路からのノイズ発生
を低減することができるノイズ低減素子に関する。 （従来の技術） 従来から、高周波領域で大電流の制御を行なう例えば
スイッチング電源回路のような半導体回路においては、
用いる半導体自身の性質や他の回路的な要因により電流
スパイクやリンギングが発生し易いという問題がある。
これら上記の現象は正常な回路動作を妨げ、最後には半
導体それ自身を破壊してしまう。 更には、上記した回路におけるスイッチング動作等に
基づく急激な電流変化は伝導ノイズおよび放射ノイズを
発生せしめ、回路を組込んだ機器のノイズ障害を招く。 近年、このようなノイズ障害への国際的な対策強化の
要請に基づき、半導体回路を組込んだ各種機器の発生ノ
イズを防止する努力が強力に進められている。 このような対策の１つとして、例えば半導体回路に組
込まれるべき整流素子のリード部にフェライトビーズと
呼ばれる小型のインダクターを外嵌せしめることが行な
われている。ここで用いられるフェライトビーズとは、
フェライト粉をトロイダル形状に成形したのちこれを焼
結し、更に所定ターンの巻線を施したものである。 しかしながら、このノイズ低減素子は、それを構成す
るフェライトの角形比（Br/B1）および飽和磁束密度が
小さいため、ノイズ抑制効果が小さい。それゆえ、有効
使用のためにはその形状を大たらしめることが必要にな
る。また、この素子の場合、作動時におけるフェライト
の自己損失によって、例えば整流素子のリード部が貫挿
されている空心部の内径側は急に発熱して昇温し外径側
との間に大きな温度差が生ずる。そしてフェライトは熱
伝導性が悪いため、この温度差に起因してフェライトビ
ーズに熱応力が発生し、この応力により脆弱な焼結体で
あるフェライトビーズが割損するという事態が多発す
る。すなわち、長期使用に耐え得ないのである。 更に、このフェライトビーズを整流素子のインダクタ
ーまたはコンデンサとインダクターとを組合わせて用い
た場合、フェライトは電気抵抗が高く、磁気シールド効
果が小さいため、伝導ノイズおよび放射ノイズを抑制す
るという点で充分な性能を有するとはいえず、実用上、
信頼性の点で必ずしも満足し得るものではない。 このようなことから、最近では、非晶質磁性合金の薄
帯を用いたノイズ低減素子が開発されている。 この素子は、所定の帯幅を有する非晶質磁性合金薄帯
を巻回して所定内径の空心部を備えたトロイダル形状と
し、その薄帯巻回部に所定ターンの巻線を施し、全体を
エポキシ樹脂のような樹脂でコーティングしたものであ
り、例えば「スパイクキラー」の商品名（（株）東芝
製）で市販されているものをあげることができる。 （発明が解決しようとする問題点） 上記した非晶質磁性合金薄帯を用いたノイズ低減素子
は、使用時における割損事故も少なくそれゆえ長期使用
が可能でノイズ低減能も優れているが、しかし、実際の
使用に際しては次のような問題があり、その解決が求め
られている。 まず、半導体回路そのものに直列に組込んで配設する
ことができず、また、一旦回路形成して作成したプリン
ト回路基板に対しては、その回路に直接組込むことがで
きず、用途によっては問題を生ずるということである。
更には、形状寸法は比較的大型であるため省スペースの
点で難点があり、またその製造時には薄帯から成形した
トロイダル形状のコア体の薄帯巻回部に所定ターンの巻
線を施すため工程がやや煩雑になる。 本発明は、割損事故を起さずノイズ低減効果も良好で
あることはもち論のこと、上記したような問題点を解消
した簡便な構造のノイズ低減素子の提供を目的とする。 ［発明の構成］ （問題点を解決するための手段） 本発明のノイズ低減素子は、非晶質磁性合金薄帯を巻
回若しくは積層して成り、その中心部には、半導体回路
のライン若しくは各種素子のリード部を挿通するための
空心部が形成されていることを特徴とする。 ただし、薄帯を構成する非晶質磁性合金としては、次
式： （M1-aM′ａ）100-bYb…（Ｉ）（ただし、式中、Ｍは
Fe,Coの群から選ばれる少なくとも１種を表わし;M′はT
i,V,Cr,Mn,Ni,Cu,Zr,Nb,Mo,Ta,Wの群から選ばれる少な
くとも１種を表わし;YはB,Si,C,Pの群から選ばれる少な
くとも１種を表わし;a,bがそれぞれ、０≦ａ≦0.15,10
≦ｂ≦35を満足する数を表わす）で示される組成のもの
が考えられた。 これら合金のうち、Coを基とし磁歪が絶対値で３×10
-6以下、より望ましくは１×10-6以下であるCo基非晶質
磁性合金が好ましく、次式： （Co1-x-yFexM′ｙ）100-zYz …（II）（ただし、式
中、Ｍ′,Yはいずれも式（Ｉ）の場合と同じ意味を有
し、x,y,zはそれぞれ、0.01≦ｘ≦0.1,0≦ｙ≦0.1,10≦
ｚ≦32の関係を満足する数を表わす）で示される合金が
考えられた。 しかし、本発明素子の製造時に用いる薄帯を構成する
非晶質磁性合金としては、上記のものをベースとして更
に特定された次式： （Co1-c-dFecM″ｄ）100-f（Si1-eBe）ｆ…（III） （ただし式中、Ｍ″は、V,Cr,Mn,Ni,Cu,Nb,Moの群から
選ばれる少なくとも１種を表わし、c,d,e,fはそれぞ
れ、0.01≦ｃ≦0.08,0＜ｄ≦0.10,0.2≦ｅ≦0.5,20≦ｆ
≦30の関係を満足する数を表わす）で示される合金をあ
げることができる。 これらの合金において、M,M′,M″はいずれも磁気特
性の改善および合金の熱安定性の改善に有効な元素であ
り、Ｍ′が15原子％を超えて含有されている場合は合金
のキューリ温度および飽和磁束密度が低下するという効
果が得られる。例えば、後述の『（発明の実施例）』の
項に記載したとおり、Nbをｄ＝0.01含有させたものは、
比較例のフェライトと比較して電圧立上り時の温度差Δ
Ｔ（℃）が大幅に改善されることが分かる（表１）。ま
たノイズ低減効果は（表２）に示すとおりである。 また、Ｙは合金の非晶質化に必須な元素であるが、そ
の含有量が、10原子％未満の場合または35原子％を超え
ている場合は合金を非晶質化することが困難になる。Ｙ
のうち、式（III）のようなSiとＢとの組合わせが熱安
定性の点から好ましく、その場合、SiがＢよりも多く含
有されていることが合金の熱安定性と保磁力の点から一
層好ましい。 これら合金の薄帯は、溶湯急冷法として常用されてい
る方法により任意の組成と薄帯形状のものを容易に調製
することができる。またこれらは、通常、結晶化温度以
下の温度で適宜な熱処理を施すことにより、各種の特性
を改善することができる。 本発明の素子は、上記した薄帯を巻回若しくは積層し
て製造される。まず、巻回の場合は、所定の幅，厚みを
有する薄帯を、所定直径のボビンを芯体にして巻回す
る。薄帯巻回部の肉厚が所定の値になった時点で薄帯の
巻回操作を停止し、巻き戻りが起らないような処置を施
したのちボビンを除去する。かくして、中心にはボビン
の直径と同径の空心部を有し、薄帯の幅がそれ自体の高
さであるトロイダル形状のコア体が得られる。そしてこ
のコア体を例えば静電塗装によりコアの外周をコーティ
ングすれば本発明の素子が得られる。 また積層の場合は、薄帯から所定寸法の回廊状片を打
抜き成形し、この回廊状片を適当枚数だけ積層し、得ら
れた積層体に樹脂コーティング処理を施せばよい。この
とき、回廊状片の中心部が空心部となっている。これら
の素子はいずれの場合であっても巻線は施されない。 本発明の素子は次のようにして使用される。すなわ
ち、半導体回路のラインや整流素子，コンデンサ素子の
ような各種素子から導出されているリード部を、本発明
の素子の空心部に挿通して用いる。換言すれば、上記ラ
インやリード部に素子の空心部を外嵌せしめて使用する
のである。 またその使用態様において、例えば整流素子，コンデ
ンサ素子のリード部に適用する場合、このリード部に素
子空心部を単に外嵌せしめるだけではなく、電気絶縁性
の合成樹脂を用いて両者をモールドして一体化してもよ
い。すなわち、リード部に本発明の素子が外嵌された各
種素子を例えば所定の金型やケースの中に置き、ここに
エポキシ樹脂やシリコーン樹脂のような樹脂を注型して
素子の外嵌個所をモールドするのである。 このように本発明の素子と各種素子とのリード部を一
体化しておくと、これら各種素子の取扱い時に本発明の
素子がリード部から抜脱することを防止でき、また半導
体回路基板への各種素子の組込み時にあっても、その組
込み操作を機械化することができる。 （発明の実施例） 厚み15μm,幅4mmで、組成が（Co0.94Fe0.05Nb0.01）
72Si15B13であるCo基非晶質磁性合金薄帯を巻回し、外
径4mm内径（空心部の径）2mm高さ4mmの本発明素子を製
造した。この素子の外表面にはエポキシ樹脂がコーティ
ングされている。 ２個のダイオードを１つのパッケージに一体化した第
１図（ａ）及び（ｂ）に示すダイオード１の３本のリー
ド２のうち２本のリード部2,2に上記した本発明の素子
3,3を嵌着してインダクタ付ダイオードを製作した。ま
た他の実施例として第２図（ａ）および（ｂ）に示した
ように、ダイオード１のリード部2,2に本発明の素子を
嵌着したのち、その部分をエポキシ樹脂４でモールドし
両者を一体化した。 一方、比較のために同様のダイオードに同一寸法のMn
−Znからなるフェライトビーズを嵌着して上記実施例と
同一形状のインダクター付ダイオードを製作した。 上記実施例と比較例の２種類のダイオードを200KHzの
フォワード方式を用いたスイッチング電源の２次側に設
置した。そして、インダクターの割損原因となるインダ
クターの外周部とリード部に嵌着された内周部の温度差
ΔＴ（℃）を、使用開始に伴う電圧立上り時に測定し
た。その結果を表１に示した。なお、参考として定常状
態の温度を同様に表１に示した。 また、上記２種類のダイオードをこのスイッチング電
源の２次側に設置したものを夫々100個用意し、１ヵ月
間に亘って同一条件での断続使用に伴う耐久試験を行な
った。その結果、本発明に係るダイオードではインダク
ターの割損が見られなかったのに対し、フェライトビー
ズを嵌着したダイオードでは８ヶのダイオードにインダ
クターの割損が見られた。 次に第３図に示した伝導ノイズ評価回路において、ダ
イオードD1として本発明素子をそのリード部とラインに
嵌着せしめたものを用い、入力電圧Ein:AC100V,出力電
圧E:DC5V, 動作周波数f:200KHz,L:CYチョーク40μＦ−10Aの試験条
件下で回路からの出力ノイズを測定した。値はいずれの
場合も0.08Vであった。 なお、 として従来のフェライトビーズをリード部に嵌着したダ
イオードを用いたときの出力ノイズは0.15Vであった。 更に、これら両ダイオードによって発生する放射ノイ
ズを、120MHzと30MHzの２種類の周波数で測定した（単
位:dB）。この結果を表２に示した。［発明の効果］ 以上の説明で明らかなように、本発明の素子は構成材
料が合金であるため使用時の割損事故は略皆無となって
長期使用が可能であり、また回路の伝導ノイズ，放射ノ
イズの抑制効果も優れている。しかも各種素子のリード
部に外嵌せしめるだけで機能を発揮するので、簡便なノ
イズ低減素子としてその工業的価値は大である。
【図面の簡単な説明】
第１図は本発明素子をリード部に外嵌せしめた整流素子
を示す図で、第１図（ａ）は正面図，第１図（ｂ）は側
面図である。第２図は本発明素子と整流素子のリード部
とをモールド一体化した状態を示す図で、第２図（ａ）
は正面図，第２図（ｂ）は側面図を表わす。第３図は伝
導ノイズ評価回路図の１例である。 １……ダイオード、２……リード部 ３……ノイズ低減素子、４……エポキシ樹脂
を示す図で、第１図（ａ）は正面図，第１図（ｂ）は側
面図である。第２図は本発明素子と整流素子のリード部
とをモールド一体化した状態を示す図で、第２図（ａ）
は正面図，第２図（ｂ）は側面図を表わす。第３図は伝
導ノイズ評価回路図の１例である。 １……ダイオード、２……リード部 ３……ノイズ低減素子、４……エポキシ樹脂
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 岡村 正己
神奈川県横浜市磯子区新杉田町８番地
株式会社東芝横浜事業所内
(72)発明者 山田 大樹
神奈川県横浜市磯子区新杉田町８番地
株式会社東芝横浜事業所内
(72)発明者 日下 隆夫
神奈川県横浜市磯子区新杉田町８番地
株式会社東芝横浜事業所内
(72)発明者 佐々木 寛
神奈川県横浜市磯子区新杉田町８番地
株式会社東芝横浜事業所内
(56)参考文献 特開 昭62−76604（ＪＰ，Ａ)
実開 昭56−61043（ＪＰ，Ｕ)
Claims (1)
- (57)【特許請求の範囲】 １．下記式で表わされる非晶質磁性合金薄帯を巻回若し
くは積層して成り、その中心部には、半導体回路のライ
ン若しくは各種素子のリード部を挿通するための空心部
が形成されていることを特徴とするノイズ低減素子。 （Co1-c-dFecMd）100-f（Si1-eBe）ｆ （式中、Ｍは、V,Cr,Mn,Ni,Cu,Nb,Moの群から選ばれる
少なくとも１種を表わし、c,d,e,fはそれぞれ、0.01≦
ｃ≦0.08,0＜ｄ≦0.10,0.2≦ｅ≦0.5,20≦ｆ≦30の関係
を満足する数を表わす） ２．該各種素子が、整流素子またはコンデンサ素子であ
る特許請求の範囲第１項記載のノイズ低減素子。 ３．該空心部には該各種素子のリード部が一体的にモー
ルドされている特許請求の範囲第１項または第２項記載
のノイズ低減素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62220341A JP2804029B2 (ja) | 1987-06-10 | 1987-09-04 | ノイズ低減素子 |
| US07/238,721 US4958134A (en) | 1987-09-04 | 1988-08-31 | Noise suppression device comprising a toroid winding |
| EP88114353A EP0306041B1 (en) | 1987-09-04 | 1988-09-02 | Noise suppression assembly |
| DE3853111T DE3853111T2 (de) | 1987-09-04 | 1988-09-02 | Störschutzanordnung. |
| KR1019880011541A KR910009449B1 (ko) | 1987-09-04 | 1988-09-05 | 노이즈 저감소자 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14328087 | 1987-06-10 | ||
| JP62-143280 | 1987-06-10 | ||
| JP62220341A JP2804029B2 (ja) | 1987-06-10 | 1987-09-04 | ノイズ低減素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8277778A Division JP2851268B2 (ja) | 1987-06-10 | 1996-10-21 | ノイズ低減方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6471164A JPS6471164A (en) | 1989-03-16 |
| JP2804029B2 true JP2804029B2 (ja) | 1998-09-24 |
Family
ID=26475053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62220341A Expired - Lifetime JP2804029B2 (ja) | 1987-06-10 | 1987-09-04 | ノイズ低減素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2804029B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2851268B2 (ja) * | 1987-06-10 | 1999-01-27 | 株式会社東芝 | ノイズ低減方法 |
| JPH02303008A (ja) * | 1989-05-17 | 1990-12-17 | Toshiba Corp | ノイズ低減素子 |
| US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55181395U (ja) * | 1979-06-15 | 1980-12-26 | ||
| JPS5661043U (ja) * | 1979-10-16 | 1981-05-23 | ||
| JPS5712764U (ja) * | 1980-06-24 | 1982-01-22 | ||
| JPS6276604A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | ノイズフイルタ− |
-
1987
- 1987-09-04 JP JP62220341A patent/JP2804029B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6471164A (en) | 1989-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161557B1 (ko) | 인덕턴스소자 | |
| US4451876A (en) | Switching regulator | |
| JP5175844B2 (ja) | インダクタンス素子とその製造方法、およびそれを用いたスイッチング電源 | |
| US4958134A (en) | Noise suppression device comprising a toroid winding | |
| JP2851268B2 (ja) | ノイズ低減方法 | |
| JP2804029B2 (ja) | ノイズ低減素子 | |
| JP3009686B2 (ja) | インダクタ | |
| JP2602843B2 (ja) | ノイズ低減素子 | |
| JP2807225B2 (ja) | ノイズ低減素子 | |
| JP2637114B2 (ja) | インダクタンス素子 | |
| JPH0746660B2 (ja) | 薄形トランス | |
| JP2602204Y2 (ja) | 電磁装置 | |
| US4745536A (en) | Reactor for circuit containing semiconductor device | |
| JPH0834160B2 (ja) | スイングチョークコイル | |
| JPH0831665A (ja) | 磁気シールド形チップインダクタ | |
| JP2001076934A (ja) | インダクタンス素子とその製造方法、およびそれを用いたスナバー回路 | |
| JP2561573B2 (ja) | 非晶質薄帯可飽和磁心 | |
| JPH02303008A (ja) | ノイズ低減素子 | |
| JPS60132309A (ja) | トランス | |
| JP3121641B2 (ja) | スイッチング電源 | |
| JP4728472B2 (ja) | 磁性部品およびその製造方法 | |
| JP2002093642A (ja) | インダクタンス素子、その製造方法、およびインダクタンス素子を用いたスナバー回路 | |
| JPH03208406A (ja) | ノイズフィルタ素子 | |
| JP2002252125A (ja) | 磁気素子およびそれを用いたスナバー回路 | |
| JPS5928314A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |