JP2002250664A - 圧力測定装置 - Google Patents

Abstract

(57)【要約】 【課題】 圧力センサの静電容量を利用して被測定圧力
を求める圧力測定装置において、外来ノイズ等の影響を
受けることなく、高精度の測定結果を得ることができる
ようにすること。 【解決手段】 圧力センサにおける静電容量Ｃｓを用い
て、オペアンプＯＰ11により積分回路３１が形成され
る。前記積分回路３１に供給される充電電流によって生
成される電圧値を、第１と第２の異なるレベルの基準電
圧値Ｖref1およびＶref2と比較する比較回路が、オペア
ンプＯＰ12，ＯＰ13およびコンパレータＯＰ14，ＯＰ15
によって形成される。そして、前記比較回路において、
第１の基準電圧値との比較によって生成される第１比較
出力の発生タイミングから、第２の基準電圧値との比較
によって生成される第２比較出力の発生タイミングに至
る経過時間に基づいて、被測定圧力を求める演算がなさ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、圧力に応じて静
電容量が変化する圧力センサ、例えばダイヤフラムを用
いたセンサにおける静電容量を利用して、真空装置内等
の被測定圧力を求める圧力測定装置に関する。

【０００２】

【従来の技術】例えば半導体あるいは液晶表示ディバイ
ス等の製造設備においては、真空装置内の圧力を測定す
るために、ダイヤフラム型真空計が利用されている。こ
のダイヤフラム型の真空センサ１は、図１に模式的に示
したように、気密容器１１の中央部に金属薄膜等の可動
ダイヤフラム電極１２が配置されている。また、気密容
器１１の中央部に中央固定電極１３が、さらに、気密容
器１１の外周部に外周固定電極１４が、それぞれ可動ダ
イヤフラム電極１２に対向接近した状態で配置されてい
る。

【０００３】そして、真空装置内部の圧力を測定するに
際しては、気密容器１１内の気密空間Ｓが真空導入部１
５を介して真空装置内に連通される。この状態におい
て、真空装置内の圧力は、真空導入部１５を経てダイヤ
フラム型真空計の気密空間Ｓに伝達され、その圧力に応
じて可動ダイヤフラム電極１２が変位する。この可動ダ
イヤフラム電極１２の変位作用により、前記中央固定電
極１３と可動ダイヤフラム電極１２との間に形成される
静電容量Ｃｓ（以下、センサキャパシタともいう）、お
よび外周固定電極１４と可動ダイヤフラム電極１２との
間に形成される静電容量Ｃｒ（以下、リファレンスキャ
パシタともいう）を利用して、真空装置内の圧力が求め
られる。

【０００４】図３は、前記したダイヤフラム型真空計に
よって得られるセンサキャパシタＣｓおよびリファレン
スキャパシタＣｒを利用して、真空装置内の圧力を求め
る従来の圧力測定装置の回路構成を示したものである。
前記センサキャパシタＣｓおよびリファレンスキャパシ
タＣｒは、ダイオードＤ1 〜Ｄ4 により構成されるブリ
ッジ回路２１の対向する接続交点に対してコンデンサＣ
1 およびＣ2 を介して接続される。このブリッジ回路２
１の他の一対の接続交点には、コンデンサＣ3およびＣ4
を介して、クロック発振回路２２より数十ＫＨｚのク
ロック信号が供給されるように構成されている。

【０００５】前記発振回路２２の出力端子にはダイオー
ドＤ5 が接続されており、このダイオードＤ5 により得
られる半波整流出力は、抵抗Ｒ1 およびコンデンサＣ5
によって平滑され、レベルコントロール回路２３に供給
されるように構成されている。そして、レベルコントロ
ール回路２３より発振回路２２にレベル制御信号が供給
され、この閉ループにより、発振回路２２の出力レベル
（ピークレベル）が調整されるように作用する。これに
より、前記したダイオードブリッジ回路２１に印加され
るクロック信号のレベルが、各ダイオードＤ1 〜Ｄ4 の
順方向電圧に満たない程度に調整され、ダイオードブリ
ッジ２１回路において、直流閉回路が形成されるのを阻
止するようなされる。そして、高周波信号においての
み、ダイオードの一方向性伝達機能を利用するようにし
ている。

【０００６】ここで、前記した真空計においては、被測
定雰囲気の真空度が上昇した場合（圧力が低下した場
合）においては、図１に示す中央固定電極１３と可動ダ
イヤフラム電極１２との間のギャップが開き、両者の間
に形成される前記センサキャパシタＣｓは小さくなる。
また、被測定雰囲気の真空度が低下した場合（圧力が上
昇した場合）においては、中央固定電極１３と可動ダイ
ヤフラム電極１２との間のギャップが狭まり、両者の間
に形成される前記センサキャパシタＣｓは大きくなる。
一方、外周固定電極１４と可動ダイヤフラム電極１２と
の間に形成されるリファレンスキャパシタＣｒは、被測
定雰囲気の真空度にはほとんど左右されない。

【０００７】また、前記ブリッジ回路２１における発振
回路２２からのクロック信号の供給点の一方、すなわち
ダイオードＤ２，Ｄ３の接続点は、抵抗Ｒ2 およびコン
デンサＣ6 を介して基準電位点に接続されており、これ
により交流的にアース接続されている。また、前記抵抗
Ｒ2 とコンデンサＣ6 との接続点には、可変抵抗Ｒ3を
介して直流のバランス調整電位が印加されており、これ
により直流動作点が基準電位に定められている。

【０００８】そこで、真空計における前記センサキャパ
シタＣｓおよびリファレンスキャパシタＣｒの容量値が
同一であるならば、ダイオードＤ1 〜Ｄ4 により構成さ
れる交流ブリッジ回路２１は、バランス状態が保たれ、
ブリッジ回路２１における基準電位に対向する出力点２
４、すなわちダイオードＤ1 とＤ4 の接続点は基準電位
となる。しかしながら、真空計に作用する圧力の変化に
より、センサキャパシタＣｓおよびリファレンスキャパ
シタＣｒの容量値のバランスが崩れた場合（差が発生し
た場合）には、前記出力点２４に直流電圧が発生する。

【０００９】この直流電圧は、高周波等の外来ノイズを
除去する抵抗Ｒ4 およびコンデンサＣ7 によるフィルタ
回路を介して、直流増幅器を構成するオペアンプＯＰ1
の非反転入力端子に供給され、ここで所定のレベルに増
幅される。そして、前記オペアンプＯＰ1 で増幅された
直流出力は、ゲイン調整機能を有するオペアンプＯＰ2
を介して出力される。この時の出力レベルは０〜１０
（Ｖ）程度のアナログ出力となる。このアナログ出力は
図示せぬコントローラ側に伝達され、測定結果が表示さ
れるようになされる。

【００１０】一方、図３に示すように正負の動作電源間
には、２つのダイオードＤ6 ，Ｄ7および抵抗Ｒ5 の直
列回路が形成されており、ダイオードＤ7 と抵抗Ｒ5 と
の接続点の電位が、オペアンプＯＰ3 に印加されるよう
に構成されている。この構成は温度補償を司るものであ
り、ダイオードＤ6 ，Ｄ7 の順方向電圧の温度依存性を
利用して温度情報を取得するように作用する。そして、
オペアンプＯＰ3 の出力、すなわち温度補償情報は、オ
ペアンプＯＰ1 の出力に重畳され、結果としてゲイン調
整機能を有するオペアンプＯＰ2 からのアナログ出力の
温度補償がなされる。

【００１１】

【発明が解決しようとする課題】ところで、前記した従
来の構成による圧力測定装置において用いられる前記真
空計においては、被測定圧力の変化によって得られる前
記センサキャパシタＣｓの可変範囲は、１０〜２０ｐＦ
程度の範囲である。したがって前記したセンサキャパシ
タの可変範囲に基づいて、０〜１０Ｖ程度のアナログ出
力に変換する関係で、以下に示すような種々の問題点を
抱えている。

【００１２】その第１は、真空計によって得られる前記
したセンサキャパシタＣｓとリファレンスキャパシタＣ
ｒの差に基づいて、アナログ信号を出力するプロセスを
実行し、当該アナログ信号をコントローラ側に伝達して
測定値を求める構成になされるため、外来ノイズの影響
を受けやすいという問題が発生する。特にこの種の圧力
測定装置は、前記したように半導体等の製造設備におい
て好適に利用されており、当該製造設備における例えば
プラズマ処理装置等より発生する高周波（マイクロ波）
の影響を受けやすく、正確な圧力の計測が困難になるケ
ースも発生し得る。

【００１３】また第２の問題点は、測定精度を向上させ
ることが困難である。すなわち、前記した真空計により
得られるセンサキャパシタＣｓの値は、被測定圧力には
比例せず、ノンリニアな関係となる。これは、ダイヤフ
ラム電極が圧力を受けてたわむことで、前記センサキャ
パシタＣｓが変化する現象を利用していることに起因す
る。このために、測定圧力がミニマムの状態とフルスケ
ールの状態の２点を採り、両者の間で補正を加える等の
対処が必要になるものの、前記２点を結ぶ全てのポイン
トにおいて、前記したノンリニアな特性を補正する回路
を形成することは、アナログ回路であるが故に極めて困
難である。

【００１４】第３の問題点は、測定結果の応答速度が遅
い点にある。すなわち、前記したようにアナログ信号で
処理する回路構成を採用するために、ノイズ対策が必要
となり、交流ブリッジ回路によって生成した直流伝送系
に、前記したように抵抗Ｒ4およびコンデンサＣ7 より
なるフィルタ回路（積分回路）を挿入する等の対処が必
要となる。このために、測定結果の応答速度は１０〜１
００ｍｓｅｃ程度となる。特に昨今における半導体製造
設備等においては、プロセス時間を短縮させるために、
瞬時に圧力を切り換えたいという要請が高まっており、
これに伴い圧力測定結果の応答速度をより短縮させるこ
とは重要な課題となる。

【００１５】さらに第４の問題点は、交流ブリッジ回路
によって直流出力を生成するプロセス、および直流伝送
系を採用するために、多くの回路部品が必要になり、回
路構成の小型化および単純化が困難であり、また製造コ
ストの低減も不可能な状態に行き着いている。さらにま
た第５の問題点は、前記した真空計において２つのキャ
パシタＣｓ，Ｃｒの値を生成する必要があるために、セ
ンサチップを簡素化することが困難である。すなわち、
センサチップにおける構成の単純化、および小型化を図
る意味での障害となっている。

【００１６】この本発明は、前記したような問題点に着
目してなされたものであり、外来ノイズの影響を受ける
度合いを低減させると共に、測定精度の向上および応答
速度の改善等の技術的な課題を解決し得る圧力測定装置
を提供することを目的とするものである。

【００１７】

【課題を解決するための手段】前記した目的を達成する
ためになされたこの発明にかかる圧力測定装置は、被測
定圧力に応じて静電容量が変化する圧力センサの前記静
電容量を利用し、被測定圧力値を求める圧力測定装置で
あって、前記圧力センサにおける静電容量を用いて構成
する積分回路と、前記積分回路に供給される充電電流に
よって生成される電圧値を、第１と第２の異なるレベル
の基準電圧値と比較する比較回路とが具備され、前記比
較回路において、第１の基準電圧値との比較によって生
成される第１比較出力の発生タイミングから、第２の基
準電圧値との比較によって生成される第２比較出力の発
生タイミングに至る経過時間に基づいて、被測定圧力を
求めるように構成される。

【００１８】この場合、好ましくは前記第１比較出力の
発生タイミングから、第２比較出力の発生タイミングに
至る経過時間に基づいて被測定圧力を求める演算手段が
具備され、前記演算手段には、前記第１比較出力の発生
タイミングと第２比較出力の発生タイミングとの間にお
いて、基準クロック発生手段からもたらされる基準クロ
ック信号を通過させるゲート手段と、前記ゲート手段を
介してもたらされるクロック数をカウントアップするク
ロックカウンタが具備され、前記クロックカウンタによ
るカウントアップ値に基づいて、被測定圧力を演算する
ように構成される。

【００１９】また、好ましくは前記比較回路よりもたら
される第２比較出力の発生後において、前記積分回路を
構成する圧力センサの静電容量における電荷を、初期状
態に設定する初期状態設定手段がさらに具備され、前記
圧力センサの静電容量における電荷が初期状態に設定さ
れた場合において、再び前記積分回路に充電電流を供給
して被測定圧力を求める動作が繰り返されるように構成
される。この場合、前記初期状態設定手段は、好ましく
は前記第２比較回路によって生成される比較出力を利用
し、当該比較出力の発生後において駆動されるように構
成される。

【００２０】一方、好ましい実施の形態においては、前
記積分回路が、オペレーショナルアンプの反転入力端子
と出力端子との間に前記圧力センサにおける静電容量が
介在されると共に、オペレーショナルアンプの前記反転
入力端子に接続された抵抗を介して電圧源からの電流が
前記圧力センサにおける静電容量を充電する構成とされ
る。

【００２１】また、好ましい実施の形態においては、前
記比較回路が、第１の基準電圧値との電圧比較を実行す
る第１のオペレーショナルアンプと、第２の基準電圧値
との電圧比較を実行する第２のオペレーショナルアンプ
とにより構成され、前記第１のオペレーショナルアンプ
の出力発生タイミングから、第２のオペレーショナルア
ンプの出力発生タイミングに至る間において、前記ゲー
ト手段をオープン状態に制御するように構成される。

【００２２】この場合、好ましくは前記第１のオペレー
ショナルアンプの出力と第２のオペレーショナルアンプ
の出力を利用してオンオフ制御されるスイッチング素子
を含み、前記スイッチング素子の第１の動作状態におい
て積分回路を構成する前記静電容量への充電動作を実行
し、前記スイッチング素子の第２の動作状態において、
積分回路を構成する前記静電容量に対して逆極性に充電
する充電作用を実行するように構成される。

【００２３】さらにこの場合、好ましくは前記第１のオ
ペレーショナルアンプの出力と第２のオペレーショナル
アンプの出力が、それぞれ時定数回路を介して前記スイ
ッチング素子のオンオフ制御を実行するように構成され
る。

【００２４】一方、好ましくは前記比較回路の出力が、
前記ゲート手段に対してフォトカプラを介して伝達され
るように構成される。

【００２５】さらに、好ましい実施の形態においては、
前記クロックカウンタが、第１と第２のカウンタにより
構成されると共に、前記ゲート手段のオープン動作時
に、第１と第２のカウンタに対して、前記基準クロック
発生手段からもたらされるクロック信号と、当該クロッ
ク信号をほぼ１８０度遅延させたクロック信号が、それ
ぞれ供給されるように構成し、前記第１と第２のカウン
タによるカウントアップ値に基づいて、被測定圧力を演
算するように構成される。

【００２６】また、前記圧力センサの静電容量値と被測
定圧力との間のノンリニアな関係を補正するために、ク
ロックカウンタによるカウントアップ値に対応した補正
値を記述したテーブルが具備されることが望ましい。

【００２７】また、少なくとも前記積分回路における温
度情報を取得する温度情報取得手段が具備され、前記ク
ロックカウンタによるカウントアップ値に対応する値を
前記温度情報により補正し、被測定圧力を演算するよう
に構成することも有効である。

【００２８】さらに、前記比較回路において発生する第
１の基準電圧値との比較によって生成される第１比較出
力の発生タイミングから、前記クロックカウンタによる
クロックのカウントアップ開始に至る第１時間を取得す
ると共に、第２の基準電圧値との比較によって生成され
る第２比較出力の発生タイミングから、前記クロックカ
ウンタによるクロックのカウントアップ終了に至る第２
時間を取得する取得手段が具備され、前記クロックカウ
ンタによるカウントアップ値に対応する値を前記第１時
間と第２時間の差分により補正し、被測定圧力を演算す
るように構成することも有効である。

【００２９】この場合、好ましい実施の形態において
は、前記第１時間および第２時間を、コンデンサへの充
電電圧に基づいて取得するように構成され、前記充電電
圧に基づくデジタル変換出力を利用して、前記第１時間
と第２時間の差分を求めるように構成される。

【００３０】以上の構成によると、圧力センサにおける
静電容量が積分回路を構成し、当該積分回路に充電され
る充電電流によって生成される電圧値が、比較回路によ
って比較される。この場合、充電電流によって生成され
る電圧値をリニアに変化させることができ、この電圧値
は、比較回路において第１と第２の異なるレベルの基準
電圧値と比較される。そして、第１の基準電圧値との比
較によって生成される第１比較出力の発生タイミングか
ら、第２の基準電圧値との比較によって生成される第２
比較出力の発生タイミングに至る経過時間は、前記積分
回路を構成する静電容量の容量値の情報として引き出す
ことができる。

【００３１】したがって、前記した第１比較出力の発生
タイミングと第２比較出力の発生タイミングとの間でオ
ープン制御されるゲート手段にクロック信号を与え、ゲ
ートオープン状態において出力されるクロック数をカウ
ントアップすることで、前記圧力センサにおける静電容
量値を把握することができる。

【００３２】前記した作用を実現する後述する回路構成
は、その主要部のほとんどをデジタル処理によって実現
することができる。したがって、外来ノイズの影響を極
端に低減させることができ、また、真空計により得られ
る静電容量と被測定圧力のノンリニアな関係を容易に補
正することも可能となる。さらに測定結果の応答レスポ
ンスも向上させることができると共に、汎用のデジタル
ＩＣ等の組み合わせにより構成することができるので、
部品点数の低減および装置の小型化を図ることも可能と
なる。

【００３３】

【発明の実施の形態】以下、この発明にかかる圧力測定
装置の好ましい幾つかの例を、図に基づいて説明する。
まず図２は、この発明にかかる圧力測定装置において好
適に利用される真空センサの基本構成を示したものであ
る。この図２に示した真空センサ２は、図１に示した構
成と基本的には同一であり、図１に示した構成に比較す
ると、外周固定電極１４が取り除かれている。したがっ
て、図２においては図１の構成に対応する部分を同一符
号で示しており、その詳細な説明は省略する。

【００３４】図４は、図２に示した真空センサ２におけ
る中央固定電極１３と、可動ダイヤフラム電極１２との
間において得られるセンサキャパシタＣｓを利用して、
センサキャパシタＣｓに対応するパルス波形信号を生成
するセンサ回路の第１の実施の形態を示したものであ
る。図４に示すように、真空センサ２において得られる
センサキャパシタＣｓは、オペレーショナルアンプ（以
下、これをオペアンプと称する）ＯＰ11の反転入力端子
と、出力端子との間に介在されている。

【００３５】このオペアンプＯＰ11の反転入力端子に
は、抵抗Ｒ11の一端が接続されており、また、オペアン
プＯＰ11の非反転入力端子は基準電位点（アース）に接
続されている。この構成によって、前記抵抗Ｒ11の他
端、すなわちＢ点からオペアンプＯＰ11側を見た場合、
抵抗Ｒ11とセンサキャパシタＣｓとによる積分回路３１
が形成されている。

【００３６】前記積分回路３１の入力端子であるＢ点
は、抵抗Ｒ12を介して第１の基準電位点Ｖref1（＋１０
Ｖ）に接続されており、またＢ点は、ｎｐｎ型トランジ
スタＱ11のコレクタ・エミッタ間を介して、動作電源Ｖ
ss（−１５Ｖ）に接続されている。前記トランジスタＱ
11のベース電極は、抵抗を介して動作電源Ｖssに接続さ
れると共に、抵抗およびコンデンサの並列回路を介して
ｐｎｐ型トランジスタＱ12のコレクタに接続されてい
る。前記トランジスタＱ12のエミッタは、前記基準電位
点Ｖref1に接続されており、また同トランジスタＱ12の
ベースは、後述する第１および第２の比較回路からの制
御電圧を受けてスイッチング動作が行われるように構成
されている。

【００３７】なお、これらトランジスタＱ11およびＱ12
は、第１および第２の比較回路からの制御信号を受け
て、前記センサキャパシタＣｓを含む積分回路３１に対
して電荷を充電する動作と、センサキャパシタＣｓに充
電された電荷を放電し、さらに逆極性に充電して初期状
態に設定する初期状態設定手段を構成している。

【００３８】前記オペアンプＯＰ11の出力端子、すなわ
ちＡ点は、第１の比較回路を構成するオペアンプＯＰ12
の反転入力端子に接続されると共に、第２の比較回路を
構成するオペアンプＯＰ13の非反転入力端子に接続され
ている。前記オペアンプＯＰ12の非反転入力端子には、
前記した第１の基準電位点Ｖref1より基準電圧が供給さ
れており、またオペアンプＯＰ13の反転入力端子には、
第２の基準電位点Ｖref2（−１０Ｖ）より基準電圧が供
給されている。

【００３９】さらに、オペアンプＯＰ12の出力は、互い
にダイオードを逆極性に接続した電圧リミッタを介し
て、同じく第１の比較回路を構成するコンパレータＯＰ
14の反転入力端子に供給されるように構成されている。
また、同様にオペアンプＯＰ13の出力は、互いにダイオ
ードを逆極性に接続した電圧リミッタを介して、同じく
第２の比較回路を構成するコンパレータＯＰ15の非反転
入力端子に供給されるように構成されている。そして、
前記コンパレータＯＰ14の非反転入力端子、およびコン
パレータＯＰ15の反転入力端子は、アース接続されてい
る。さらに前記各コンパレータＯＰ14，ＯＰ15の出力
は、オープンコレクタとなっている。

【００４０】なお、この実施の形態にかかる第１および
第２の比較回路においては、それぞれ前段出力と後段入
力との間に、抵抗と小容量のコンデンサとのフィルタ回
路が挿入されており、これにより、比較回路が受けるノ
イズ等の影響が低減できるようになされている。

【００４１】前記第１の比較回路を構成するコンパレー
タＯＰ14のグランド端子には、フォトカプラを構成する
発光ダイオード（ＬＥＤ）Ｄ11が接続されており、ま
た、第２の比較回路を構成するコンパレータＯＰ15のグ
ランド端子にも、フォトカプラを構成する発光ダイオー
ドＤ12が接続されており、これら各発光ダイオードＤ1
1，Ｄ12による光出力（パルス信号）は、後述するコン
トローラ回路に伝達される。

【００４２】また、前記コンパレータＯＰ14の出力端子
Ｏ1 は、プルアップ抵抗Ｒ13を介して動作電源Ｖcc（＋
１５Ｖ）が印加されると共に、抵抗Ｒ14およびダイオー
ドＤ13、並びに抵抗Ｒ15を介して前記トランジスタＱ12
のベースに接続されている。なお、ここで前記ダイオー
ドＤ13と抵抗Ｒ15との接続点とアース間にはコンデンサ
Ｃ11が接続されており、抵抗Ｒ14とコンデンサＣ11とに
より時定数回路を構成している。

【００４３】また同様に、前記コンパレータＯＰ15の出
力端子Ｏ2 は、プルアップ抵抗Ｒ16を介して動作電源Ｖ
cc（＋１５Ｖ）が印加されると共に、抵抗Ｒ17およびダ
イオードＤ14、並びに抵抗Ｒ15を介して前記トランジス
タＱ12のベースに接続されている。そして同様に、抵抗
Ｒ17とコンデンサＣ11とにより時定数回路を構成してい
る。

【００４４】前記した回路構成において、前記トランジ
スタＱ12がオフ状態とされた場合には、トランジスタＱ
11もオフ状態とされる。したがって、前記したＢ点は前
記抵抗Ｒ12を介して第１の基準電位点Ｖref1側にプルア
ップされる。図５に示した特性Ｂの立上がり点、すなわ
ち符号ａで示した立上がり点は、その状態を示すもので
ある。したがって、センサキャパシタＣｓには抵抗Ｒ11
を介して充電電流が流れ、この結果、オペアンプＯＰ11
の出力端子の電位は、図５にＡとして示すように＋１０
Ｖを超える状態から、−１０Ｖの電位に向かってリニア
に降下するように作用する。この時の図５に示すＡの傾
斜は、積分回路を構成する前記センサキャパシタＣｓ
と、抵抗Ｒ11の積によって決定される。

【００４５】ここで、Ａ点の電位が＋１０Ｖを超える状
態（図５のｇ点からｂ点）においては、図４に示すオペ
アンプＯＰ12の出力は負（−）出力となり、したがっ
て、これを受けるコンパレータＯＰ14の出力端子とグラ
ンド端子間は開放状態となり、フォトカプラを構成する
発光ダイオードＤ11は、消灯状態になされる。この時、
コンパレータＯＰ14の出力端子は、抵抗Ｒ13により動作
電源Ｖcc側にプルアップされる。したがって、このプル
アップされた電位はダイオードＤ13を介してトランジス
タＱ12のベースに印加され、これによりトランジスタＱ
12はオフ状態を継続し、これに基づいて、トランジスタ
Ｑ11もオフ状態を継続する。

【００４６】一方、前記Ａ点の電位が＋１０Ｖを超える
状態においては、オペアンプＯＰ13の出力は正（＋）出
力となり、したがって、これを受けるコンパレータＯＰ
15の出力端子とグランド端子間は開放状態となり、フォ
トカプラを構成する発光ダイオードＤ12は、消灯状態に
なされる。この時、コンパレータＯＰ15の出力端子は抵
抗Ｒ16により、動作電源Ｖcc側にプルアップされてお
り、これによりダイオードＤ14は逆バイアス状態とな
り、トランジスタＱ12のスイッチング動作には影響を与
えない。

【００４７】続いて、Ａ点の電位が降下して＋１０Ｖを
クロスした状態、すなわち図５に示すｂ点を経過した場
合においては、オペアンプＯＰ12の出力は正（＋）出力
となり、したがって、これを受けるコンパレータＯＰ14
の出力端子とグランド端子間は短絡状態となる。したが
って、フォトカプラを構成する発光ダイオードＤ11は、
この瞬間において点灯状態になされる。この時、コンパ
レータＯＰ14の出力は立下がるが、ダイオードＤ13は逆
バイアス状態となり、トランジスタＱ12のスイッチング
動作には影響を与えない。

【００４８】一方、この時、オペアンプＯＰ13の出力は
正（＋）出力を継続し、したがって、これを受けるコン
パレータＯＰ15の出力端子とグランド端子間は開放され
たままであり、フォトカプラを構成する発光ダイオード
Ｄ12は、消灯状態を継続する。この時、コンパレータＯ
Ｐ15の出力は動作電源Ｖcc側にプルアップされたままで
あり、これにより、ダイオードＤ14は逆バイアス状態を
継続し、トランジスタＱ12のスイッチング動作には影響
を与えない。

【００４９】さらに、Ａ点の電位が降下して−１０Ｖを
クロスした状態、すなわち図５に示すｃ点を経過した場
合においては、オペアンプＯＰ12の出力は正（＋）出力
を継続し、したがって、これを受けるコンパレータＯＰ
14の出力端子とグランド端子間は開放状態を継続する。
したがって、図５に示すようにコンパレータＯＰ14の出
力端子Ｏ1 の電位は立下がった状態を継続し、フォトカ
プラを構成する発光ダイオードＤ11は、点灯状態を継続
する。この時、ダイオードＤ13は逆バイアス状態を継続
し、トランジスタＱ12のスイッチング動作には影響を与
えない。

【００５０】この時、オペアンプＯＰ13の出力は負
（−）出力となり、したがって、これを受けるコンパレ
ータＯＰ15の出力端子とグランド端子間は短絡状態とな
り、フォトカプラを構成する発光ダイオードＤ12は、点
灯状態になされる。この時、コンパレータＯＰ15の出力
端子Ｏ2 の電位は立下がる。したがって、ダイオードＤ
14を介してトランジスタＱ12のベースは負方向にバイア
スされる。

【００５１】この場合、トランジスタＱ12は抵抗Ｒ17と
コンデンサＣ11による時定数をもってオン状態になされ
る。すなわち、前記時定数の作用により、図５に示すｄ
点からｅ点までは、トランジスタＱ12はオフ状態を継続
し、ｄ点においてオン状態になされる。これに伴い、ト
ランジスタＱ11もオン動作され、図５に示すように、前
記Ｂ点の電位は動作電源Ｖssに立下がる。この時、前記
時定数の作用による時間経過により、Ａ点の電位は−１
０Ｖ以下に降下する。

【００５２】前記トランジスタＱ11のオン動作により、
前記Ｂ点にはほぼＶss（−１５Ｖ）が印加される。これ
により、積分回路３１を構成する前記センサキャパシタ
Ｃｓは、電荷を放電すると共に、逆方向への充電作用が
なされる。すなわち、トランジスタＱ11のオン動作によ
り、センサキャパシタＣｓの電荷は抵抗Ｒ11を介して放
電される。これにより、Ａ点の電位は＋１０Ｖ方向にリ
ニアに上昇するように転ずる。

【００５３】そして、Ａ点の電位が−１０Ｖをクロスし
た瞬間、すなわち図５に示すｅ点において、オペアンプ
ＯＰ13の出力は正（＋）出力となり、したがって、これ
を受けるコンパレータＯＰ15の出力端子とグランド端子
間は開放状態となり、フォトカプラを構成する発光ダイ
オードＤ12は、消灯状態になされる。この時、コンパレ
ータＯＰ15の出力は、Ｖcc側にプルアップされるが、ダ
イオードＤ14は逆バイアス状態となり、トランジスタＱ
12のスイッチング動作には影響を与えない。一方、オペ
アンプＯＰ12の出力は負（−）出力を保ったままとな
り、状態は変化しない。

【００５４】そして、積分回路３１を構成する前記セン
サキャパシタＣｓが逆極性に充電されて、Ａ点の電位が
上昇し、＋１０Ｖを超える図５に示すｆ点に至った場合
においては、オペアンプＯＰ12の出力は負（−）出力と
なり、したがって、これを受けるコンパレータＯＰ14の
出力端子とグランド端子間は開放状態となり、フォトカ
プラを構成する発光ダイオードＤ11は、この瞬間におい
て消灯状態になされる。

【００５５】この時、コンパレータＯＰ14の出力は、動
作電源Ｖcc側にプルアップされ、これによりダイオード
Ｄ13を介してトランジスタＱ12のベースは正方向にバイ
アスされる。この場合、抵抗Ｒ14を介してコンデンサＣ
11を充電する時定数回路が働き、この時定数の遅れをも
ってａ点においてトランジスタＱ12がオフされ、これに
伴いトランジスタＱ11もオフ状態になされる。この時、
前記時定数による時間経過により、Ａ点の電位は＋１０
Ｖ以上に上昇する。これにより、積分回路３１を構成す
る前記センサキャパシタＣｓへの逆極性の充電が完了
し、初期状態になされる。以下は、前記した説明のとお
り、Ａ点の電位はリニアに降下する動作がなされ、これ
が継続して反復繰り返される。

【００５６】前記した説明から明らかなとおり、積分回
路３１を構成するセンサキャパシタＣｓには、第１の基
準電位Ｖref1（＋１０Ｖ）を若干超える範囲から第２の
基準電位Ｖref2（−１０Ｖ）を若干下回る範囲におい
て、反復して逆極性に至る充放電が繰り返される。この
場合、積分回路３１における前記Ａ点の電位が、第１の
基準電位Ｖref1（＋１０Ｖ）をクロスする第１タイミン
グから、Ａ点の電位が第２の基準電位Ｖref2（−１０
Ｖ）をクロスする第２タイミングに至る時間は、積分回
路を構成するセンサキャパシタＣｓの容量値と、抵抗Ｒ
11の積に比例することになる。しかも、前記センサキャ
パシタＣｓは、初期状態の充電状態から放電され、さら
に逆極性に充電されるように作用する。

【００５７】これにより、抵抗Ｒ11の抵抗値を“Ｒ”と
し、センサキャパシタＣｓの容量値を“Ｃｓ”とした場
合、図５に示すＯ1 の立下がりからＯ2 の立下がりに至
る時間は、“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”のパ
ラメータとして示すことができる。ここで、前記“Ｒ”
は、一定であり、したがってＯ1 の立下がりからＯ2の
立下がりに至る時間を計測することにより、センサキャ
パシタの容量値“Ｃｓ”に対応する値を求めることがで
きる。

【００５８】なお、前記したセンサ回路では、抵抗Ｒ15
とコンデンサＣ11が構成する時定数の働きにより、Ｂ点
の電位が立下がった後、一定時間の経過後にＢ点の電位
が完全に安定してから前記した第１タイミングが訪れ
る。したがって、第１タイミングから第２タイミングに
至る期間では、積分回路３１に常に安定した電流が流れ
る。すなわち、比較回路とスイッチング素子との間に時
定数回路を設けることにより、より高精度な計測が可能
になっている。

【００５９】図６はフォトカプラを介して伝達される前
記Ｏ1 の立下がりと、Ｏ2 の立下がりの情報を受けて、
センサキャパシタの容量値“Ｃｓ”を演算するコントロ
ーラ回路の第１の実施の形態を示したものである。この
図６に示した実施の形態においては、フォトカプラにお
ける一対のフォトトランジスタＰＴ1 ，ＰＴ2 から得ら
れる前記Ｏ1 およびＯ2 に対応する各出力が、ＲＳフリ
ップフロップ３５によって受けるように構成されてい
る。すなわちＲＳフリップフロップ３５のセット端子Ｓ
に対して、前記Ｏ1 に対応する出力が印加され、また、
ＲＳフリップフロップ３５のリセット端子Ｒに対して、
前記Ｏ2 に対応する出力が印加されるように構成されて
いる。

【００６０】このＲＳフリップフロップ３５は、前記信
号Ｏ1 の立下がりによってセットされ、信号Ｏ2 の立下
がりによってリセットされる動作がなされる。これによ
り、フリップフロップ３５のＱ出力端子からは、図５に
示した“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”に対応す
る時間において、“Ｈｉ”が出力される。前記フリップ
フロップ３５におけるＱ出力は、さらに第１と第２のＪ
Ｋフリップフロップ３６，３７におけるＪ端子およびＫ
端子に供給される。

【００６１】また、前記第１のＪＫフリップフロップ３
６のクロック入力端子ＣＫには、クロック発生手段とし
ての水晶発振器３８より１００ＭＨｚのクロック信号が
供給されるように構成されている。また、水晶発振器３
８からのクロック信号は、２つのインバータにより構成
された位相遅延手段３９を介して、第２のＪＫフリップ
フロップ３７のクロック入力端子ＣＫに供給されるよう
に構成されている。

【００６２】なお、前記位相遅延手段３９を構成する２
つのインバータは、水晶発振器３８からの１００ＭＨｚ
のクロック信号の位相を、ほぼ１８０度遅延させるため
に利用されている。この構成により、後述するクロック
カウンタの機能を、実質的に２００ＭＨｚのクロック信
号でカウントアップできるように機能させており、これ
により分解能をより向上させることができる。

【００６３】前記第１と第２のＪＫフリップフロップ３
６，３７は、Ｊ端子とＫ端子に同一信号が入力されるた
め、それぞれＴ型フリップフロップとして機能してお
り、前記フリップフロップ３５のＱ出力が“Ｈｉ”の場
合において、それぞれＱ端子より発振器３８からのクロ
ック信号を２分周した状態で出力する。そして、それぞ
れのフリップフロップ３６，３７のＱ端子から出力され
るパルス信号は、第１および第２のカウンタ４０，４１
に供給される。

【００６４】すなわち、前記フリップフロップ３６，３
７は前記“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”に対応
する時間において、クロック発振器３８からのクロック
信号を第１および第２のカウンタ４０，４１に与えるゲ
ート制御手段として利用されている。そして、第１およ
び第２のカウンタ４０，４１におけるカウント値は、１
チップマイコン４２におけるＩ／Ｏポート４３に入力さ
れ、マイコン４２内において入力数が判定される。この
マイコン４２内には複数のカウンタが内蔵されており、
カウント値の下位ビットはカウンタ４０，４１により、
上位ビットは内蔵のカウンタによりカウントする構成に
なっている。

【００６５】一方、前記第１および第２のカウンタ４
０，４１は、図５に示したＯ1 の立上がりのタイミング
によりクリアされ、再度図５に示したＯ1 の立下がりか
らＯ2の立下がりの期間において出力される前記第１お
よび第２のＪＫフリップフロップ３６，３７からのパル
ス数をカウントアップするように動作する。

【００６６】なお、図４に示したセンサキャパシタＣｓ
に対応する時間間隔パルスを生成するセンサ側回路にお
いては、特にセンサキャパシタＣｓおよびこのキャパシ
タＣｓと積分回路を構成する抵抗Ｒ11の温度依存性が問
題となる。そこで、これらの温度補償を行うために温度
センサの機能を備えたＩＣが備えられている。この温度
補償用のＩＣは、図６に符号４４として示されている
が、これは前記図４に示したセンサ回路側に配置されて
いる。

【００６７】前記温度補償用のＩＣ４４は、温度に対し
ほぼリニアに変化するアナログ出力を発生するものであ
り、このアナログ出力は、前記マイコン４２に搭載され
ているＡ／Ｄコンバータ４５に入力されるように構成さ
れている。そして、Ａ／Ｄコンバータ４５においてデジ
タル変換され、前記カウンタ値をマイコン内４２内のＣ
ＰＵ４６においてソフトウエアで処理することにより、
温度補償するように機能する。

【００６８】さらに、図２に示した真空センサ２におい
ては、ダイヤフラム電極が圧力を受けてたわむことで、
前記センサキャパシタＣｓが変化し、このキャパシタＣ
ｓに基づいて圧力を求める関係で、センサキャパシタＣ
ｓの容量値は被測定圧力には比例せず、ノンリニアな関
係となる。そこで、マイコン内のＥＰＲＯＭ４７には、
前記したノンリニアな関係を是正するためのテーブルが
構築されている。

【００６９】すなわち、測定圧力がミニマムの状態から
フルスケールに至る範囲を数十分割し、測定値に対応し
てＥＰＲＯＭ４７に構築されたテーブルを参照し、各ポ
イントにおいてテーブルに記述された補正値を利用して
補正することにより、ノンリニアな関係を是正するよう
になされている。このような操作は、この実施の形態の
ようなデジタル信号による処理構成においては、極めて
容易に成し得るものである。

【００７０】以上のようにして、温度補償並びにノンリ
ニアな関係が是正された測定値は、マイコン４２に接続
された例えば液晶ディスプレイ４８によって圧力値とし
て表示することができる。また、符号４９として示すよ
うにＤ／Ａコンバータを用いてアナログ信号を出力する
こともできる。

【００７１】以上の説明は、センサキャパシタＣｓに対
応する時間間隔パルスを生成するセンサ側回路（図４）
および前記時間間隔パルスを受けて被測定圧力を演算す
るコントローラ側の回路（図６）の好ましい組み合わせ
に基づいて、その作用を説明したが、続いてセンサ側回
路およびコントローラ側回路の他の好ましい例について
説明する。

【００７２】図７はセンサ側回路の他の好ましい例を示
したものである。この回路は図４に示した回路の基本型
であるということができる。そして、図４の各部に相当
する各部は同一符号で示しており、したがって、その詳
細な説明は適宜省略する。この図７に示した回路構成に
おいては、第１の比較回路を、コンパレータＯＰ14のみ
で構成しており、また第２の比較回路を、コンパレータ
ＯＰ15のみで構成している。

【００７３】また、第１の比較回路を構成するコンパレ
ータＯＰ14の反転入力端子が第１の基準電位点Ｖref1
（＋１０Ｖ）に接続されており、このコンパレータＯＰ
14の反転入力端子と非反転入力端子との間には、電圧リ
ミッタとして機能するダイオードが順方向に接続されて
いる。一方、第２の比較回路を構成するコンパレータＯ
Ｐ15の反転入力端子が第２の基準電位点Ｖref2（−１０
Ｖ）に接続されており、このコンパレータＯＰ15の反転
入力端子と非反転入力端子との間には、同様に電圧リミ
ッタとして機能するダイオードが順方向に接続されてい
る。そして、積分回路を構成するオペアンプＯＰ11の出
力端子、すなわちＡ点はそれぞれ抵抗を介して、各コン
パレータＯＰ14，ＯＰ15の非反転入力端子に接続されて
いる。

【００７４】この構成によると、図４に示した構成に比
較して第１と第２の比較回路の構成を簡素化することが
でき、この図７に示す構成においても実用上において十
分に利用することができる。換言すれば、図４に示した
構成においては、第１と第２の比較回路をそれぞれ２段
のコンパレータで構成しており、これによると、より安
定したコンパレータの機能を発揮することができる。

【００７５】一方、図７に示した構成においては、初期
状態設定手段を構成するｐｎｐ型トランジスタＱ12に代
えて、ＰチャンネルＦＥＴＱ12が用いられている。そし
て、このＦＥＴＱ12のゲートに接続されたコンデンサＣ
11は、抵抗Ｒ14またはＲ17と共に時定数回路を構成する
と共に、ＦＥＴＱ12のゲート電圧を保持する役割も果た
している。

【００７６】次に図８は、センサ側回路のさらに他の好
ましい例を示したものである。なお、図８においては図
４に示した回路構成における各部に相当する部分を同一
符号で示しており、したがって、その詳細な説明は適宜
省略する。この図８に示した回路構成においては、第１
の比較回路を、コンパレータＯＰ12と、ｐｎｐ型トラン
ジスタをダーリントン接続したスイッチ回路５１の２段
で構成している。また、第２の比較回路においても同様
に、コンパレータＯＰ13と、ｐｎｐ型トランジスタをダ
ーリントン接続したスイッチ回路５２の２段で構成して
いる。

【００７７】さらに、フォトカプラを構成する各発光ダ
イオードＤ11，Ｄ12のアノードは、スイッチ回路５１，
５２を構成する各トランジスタの共通接続コレクタに、
抵抗Ｒ14およびＲ17を介してそれぞれ接続されている。
また、各発光ダイオードＤ11，Ｄ12のカソードは、それ
ぞれ動作電源Ｖssに接続されている。

【００７８】また、初期状態設定手段を構成するスイッ
チング素子Ｑ12として、ＮチャンネルＦＥＴが用いられ
ている。そして、この実施の形態においてはＮチャンネ
ルＦＥＴＱ12のゲートと直列にコンデンサＣ15が接続さ
れており、このコンデンサＣ15は抵抗Ｒ14またはＲ17と
共に時定数回路を構成している。そして、前記コンデン
サＣ15に電荷がチャージされることにより、電池として
の役割を果たし、ＦＥＴＱ12のゲート電圧を保持するよ
うに作用する。

【００７９】前記した図７および図８に示すセンサ側回
路の構成を利用した場合においても、すでに説明した図
５に示したタイミングチャートと同様の作用を得ること
ができる。したがって、コントローラ側においては、図
６に示した回路構成をそのまま利用することができる。

【００８０】ところで、以上説明した図４、図７および
図８に示すセンサ側の回路構成は、共にフォトカプラを
構成する一対の発光ダイオードＤ11，Ｄ12に対して、独
立して点灯制御信号（図５に示す出力Ｏ1 ，Ｏ2 に相
当）を送出するように作用するが、この場合においては
センサ側回路とコントローラ側とを結ぶ発光ダイオード
Ｄ11，Ｄ12への信号供給線が少なくとも４本必要にな
る。また、必然的に２つのフォトカプラを利用すること
になる。

【００８１】そこで、図９は１つのフォトカプラを用い
て、フォトカプラに対する信号供給線の数を少なくする
ことがきるセンサ側の回路構成を示している。なお、図
９においては図８に示した回路構成における各部に相当
する部分を同一符号で示しており、したがって、その詳
細な説明は適宜省略する。この図９に示した回路構成に
おいては、第１の比較回路を構成するコンパレータＯＰ
12の出力が、ＲＳフリップフロップ５５の反転セット端
子に供給されるように構成されている。また、第２の比
較回路を構成するコンパレータＯＰ13の出力は、前記Ｒ
Ｓフリップフロップ５５の反転リセット端子に供給され
るように構成されている。そして、フリップフロップ５
５のＱ端子にフォトカプラを構成する１つの発光ダイオ
ードＤ21が接続されている。

【００８２】この図９に示した構成によると、図５に示
す出力Ｏ1 の立下がりのタイミングによって、発光ダイ
オードＤ21が消灯され、また、出力Ｏ2 の立下がりのタ
イミングによって、発光ダイオードＤ21が点灯される。
すなわち、前記した“ＲＣｓ（Ｖref1−Ｖref2）／Ｖre
f1”に相当する期間において、発光ダイオードＤ21が消
灯される。

【００８３】一方、図９において、コンパレータＯＰ12
の出力端子より、その比較出力が抵抗Ｒ21を介してイン
バータ５４の入力に供給されるように構成されている。
前記インバータ５４の入力端子とアース間にはコンデン
サＣ11が挿入されており、したがってインバータ５４
は、抵抗Ｒ21とコンデンサＣ11とによる時定数回路を介
してスイッチ動作がなされる。前記インバータ５４の出
力端は、ＲＳフリップフロップ５６の反転セット端子に
接続されている。また、ＲＳフリップフロップ５６の反
転リセット端子には、コンパレータＯＰ13の比較出力が
抵抗を介して供給されるように構成されている。

【００８４】前記ＲＳフリップフロップ５６は、コンパ
レータＯＰ12の比較出力に基づいてセット状態とされ、
また、コンパレータＯＰ13の比較出力に基づいてリセッ
ト状態とされる。フリップフロップ５６の反転Ｑ端子よ
り得られるセット・リセット出力は、コンデンサＣ15を
介してＮチャンネルＦＥＴＱ12のゲートに供給されるよ
うに構成されており、これによりＦＥＴＱ12はオンまた
はオフ動作され、積分回路３１を構成するセンサキャパ
シタＣｓへの充電動作および初期設定動作がなされるよ
うに作用する。

【００８５】図９に示した構成によると、前記したよう
に１つの発光ダイオードＤ21により前記“ＲＣｓ（Ｖre
f1−Ｖref2）／Ｖref1”の情報をコントローラ側に伝達
することができる。したがって、これを受けるコントロ
ーラ側においては、図６に示すＲＳフリップフロップ３
５を省略することができ、前記した第１および第２のフ
リップフロップ３６，３７に対して１つのフォトカプラ
を経由した伝達信号を供給することができる。

【００８６】次に説明する図１０は、コントローラ側回
路の他の好ましい例を示している。この構成において
は、図６に基づいて説明したコントローラ回路をより単
純化したものである。なお、図１０においては図６に示
した回路構成における各部に相当する部分を同一符号で
示しており、したがって、その詳細な説明は適宜省略す
る。

【００８７】この図１０に示すコントローラ側回路にお
いては、水晶発振器３８より供給される２００ＭＨｚの
クロック信号は、１つのＪＫフリップフロップ３６にお
けるＪ端子およびＫ端子に供給される。このＪＫフリッ
プフロップ３６はＴ型フリップフロップとして機能して
おり、フリップフロップ３５からの立上がり信号を受け
た場合において、フリップフロップ３６のＱ端子より、
発振器３８からのクロック信号が２分周した状態で出力
される。

【００８８】そして、フリップフロップ３６のＱ端子か
ら出力されるパルス信号はカウンタ４０に供給され、当
該カウンタ４０におけるカウント値は、１チップマイコ
ン４２におけるＩ／Ｏポート４３に入力され、マイコン
４２内において入力数が判定される。このマイコン４２
内には１６ｂｉｔのカウンタが内蔵されており、カウン
ト値の下位ビットはカウンタ４０により、上位ビットは
内蔵のカウンタによりカウントする構成になっている。

【００８９】前記した図１０に示す回路構成によると、
図６に示した回路構成に比較して簡素化することができ
る。なお、この構成によると、同じ測定分解能を得よう
とすると、図６に示した回路構成に比較して２倍の周波
数のクロック信号が必要になり、より高速な素子を用い
る必要があるが、実用上においては図１０に示す回路構
成においても十分に機能させることができる。

【００９０】ところで、図６および図１０に示したコン
トロール回路では、Ｔ型フリップフロップとして機能す
るＪＫフリップフロップ３６においては、前記Ｏ1 の立
下がりのタイミングから、前記Ｏ2 の立下がりに至る期
間において、水晶発振器３８からもたらされるクロック
信号を、クロックカウンタ４０に送り出すように作用す
るが、前記Ｏ1 の立下がりのタイミングと、水晶発振器
３８からもたらされるクロック信号の立下がりタイミン
グとは、必ずしも同期はとれていない。

【００９１】したがって、実際には図１１に示したよう
に、前記Ｏ1 の立下がりのタイミングｔ１以降におい
て、水晶発振器３８からもたらされるクロック信号が初
めて立下がった時点ｔ２より、クロックカウンタ４０は
カウントアップを開始することになる。したがって、そ
のｔ１からｔ２の間はクロックカウンタ４０は実質的に
機能せず、分解能を低下させる要因になる。同様にクロ
ック信号が立下がった時点ｔ３から前記Ｏ2 の立下がり
のタイミングｔ４の間は、クロックカウンタ４０は実質
的に機能せず、分解能を低下させる要因になる。

【００９２】図６および図１０に示したコントロール回
路において、この要因によって決まる誤差δは、以下の
数式１によって表される。

【００９３】

【数１】

【００９４】ここで、ｆは等価クロックアップ周波数で
あり、図６の例においても図１０の例においても２００
ＭＨｚである。前記数式１に、ｆ＝２００ＭＨｚ、Ｒ＝
３０ＭΩ、Ｃｓ＝１０ｐＦ、Ｖref1＝＋１０Ｖ、Ｖref2
＝−１０Ｖを代入すると、δ＝１／６００００となり、
高い測定精度が得られることが判る。したがって、図６
および図１０に示したコントロール回路は、実用上にお
いて十分に利用することができるが、測定精度を向上さ
せようとすると必然的に高いクロック周波数が必要にな
る。高いクロック周波数を得ることができる水晶発振器
は一般に温度安定性が悪く、消費電力が大きく、高価で
ある。

【００９５】図１２は、コントロール回路のさらに他の
好ましい例を示している。この構成によると、図６およ
び図１０に示したコントロール回路よりも、低いクロッ
ク周波数で高い測定精度を得ることが期待できる。な
お、図１２においては、図６に示した回路構成におけ
る。各部に相当する部分を同一符号で示している。図１
２に示す構成では、図１３に示すように、前記Ｏ1 の立
下がりのタイミングｔ１′から前記クロック信号の立下
がりのタイミングｔ２′までの第１時間Ｔ１′および前
記前記Ｏ2 の立下がりのタイミングｔ３′から前記クロ
ック信号の立下がりのタイミングｔ４′までの第２時間
Ｔ２′を、それぞれアナログ的に計測してクロックカウ
ンタにより得られるカウントアップ値を補正する機能を
備えている。

【００９６】図１２に示す構成においては、フォトカプ
ラにおける一対のフォトトランジスタＰＴ1 ，ＰＴ2 か
ら得られる前記Ｏ1 およびＯ2 に対応する各出力が、そ
れぞれ立下がりエッジ検出回路６２および６３を介して
ＲＳフリップフロップ６０および６１のセット端子Ｓに
入力されるように構成されている。また水晶発振器２８
より、１２．８ＭＨｚのクロック信号が立下がりエッジ
検出回路６４を介してＲＳフリップフロップ６０および
６１のリセット端子Ｒに入力されるように構成されてい
る。

【００９７】立下がりエッジ検出回路６２，６３および
６４は、入力信号の立下がりエッジを検出し、エッジ検
出回路を構成する抵抗とコンデンサの時定数によって決
まる短パルス幅（この例では６ｎｓｅｃ）の“Ｌｏｗ”
パルスを発生させるように機能する。すなわち、ＲＳフ
リップフロップ６０は、前記第１時間Ｔ１′においての
みＱ出力端子から“Ｈｉ”が出力され、同様にＲＳフリ
ップフロップ６１は、前記第２時間Ｔ２′においてのみ
Ｑ出力端子から“Ｈｉ”が出力されるように動作する。

【００９８】そして、第１のフリップフロップ６０にお
けるＱ端子は、インバータ６５を介してＮＡＮＤゲート
６７の一方の入力端子に接続され、また、第２のフリッ
プフロップ６１におけるＱ端子は、同じくインバータ６
６を介してＮＡＮＤゲート６７の他方の入力端子に接続
されている。したがって、ＮＡＮＤゲート６７の出力
（図１２のＤ点）の電位は、図１３に示すように、前記
第１時間Ｔ１′および前記第２時間Ｔ２′においてのみ
“Ｈｉ”となる。

【００９９】さらに、ＮＡＮＤゲート６７とアース間に
は抵抗Ｒ25、ダイオードＤ25、およびコンデンサＣ25が
直列接続接続されており、前記ダイオードＤ25およびコ
ンデンサＣ25の接続点は、オペアンプＯＰ21の非反転入
力端子に接続されている。したがって前記ゲート６７が
開いた場合においては、抵抗Ｒ25を介してコンデンサＣ
25に対する充電動作がなされる。この時の時定数は抵抗
Ｒ25とコンデンサＣ25との値によって決定される。

【０１００】一方、前記オペアンプＯＰ21は、電圧フォ
ロアを構成しておりインピーダンス変換器として機能す
る。すなわち、前記コンデンサＣ25に充電された電圧値
は、オペアンプＯＰ21の出力端に移され、この電圧値は
マイコン４２内に搭載されたＡ／Ｄコンバータ４５によ
ってデジタル変換される。また、前記した第１および第
２のフリップフロップ６０，６１のＱ出力端子より得ら
れる制御パルスは、前記マイコン４２におけるＩ／Ｏポ
ートによって取り込まれ、さらにＩ／ＯポートからはＦ
ＥＴ６８を介して、前記ダイオードＤ25とコンデンサＣ
25の接続点に、リセット信号が加えられるように構成さ
れている。

【０１０１】さらに、ＲＳフリップフロップ６０，６１
のＱ出力端子は、それぞれ立下がりエッジ検出回路６９
および７０を介してＲＳフリップフロップ３５のセット
端子Ｓおよびリセット端子Ｒに接続されている。立下が
りエッジ検出回路６９および７０は、エッジ検出回路６
２，６３および６４と同様に、入力信号の立下がりエッ
ジを検出し、エッジ検出回路を構成する抵抗とコンデン
サの時定数によって決まるパルス幅（この例では２０ｎ
ｓｅｃ）の“Ｌｏｗ”パルスを発生させるように機能す
る。立下がりエッジ検出回路６９および７０にはダイオ
ードが付加されているため、エッジ検出回路の入力の
“Ｈｉ”時間が極めて短くても立下がりエッジを検出す
ることができる。

【０１０２】フリップフロップ３５のＱ出力端子から
は、カウントアップ動作を行う時間のみ“Ｈｉ”となる
ゲート制御信号が出力される。このゲート制御信号は、
ＮＡＮＤゲート７１の一方入力端子に入力される。ま
た、他方の入力端子には、前述した立下がりエッジ検出
回路６４を介して水晶発振器３８が出力したクロック信
号が入力されるように構成されている。さらにＮＡＮＤ
ゲート７１の出力は、マインコ４２に内蔵されたクロッ
クカウンタ４０に入力され、ゲートが開いた状態では、
クロック数をカウントアップするよう動作する構成にな
っている。

【０１０３】前記した構成において、図１３に示すよう
に第１のフリップフロップ６０は、Ｏ1 の立下がりｔ
１′によってセットされ、また発振器３８からのクロッ
クの立下がりｔ２′によってリセットされる。したがっ
て、このｔ１′からｔ２′に至る第１時間Ｔ１′におい
て、前記コンデンサＣ25は抵抗Ｒ25を介して充電され
る。この時に充電された電圧値はオペアンプＯＰ21によ
ってＡ／Ｄコンバータ４５に供給され、デジタル変換さ
れる。

【０１０４】これにより、前記Ｔ１′に対応する値がマ
イコン４２に取り込まれる。さらにＥＰＲＯＭ４７に記
憶されたテーブルに基づき、補間法を用いてＣＰＵ４６
で演算を行うことにより、Ｔ１′が求められる。そし
て、この後にＦＥＴ６８を介してコンデンサＣ25に充電
された電荷はリセットされる。

【０１０５】また、第２のフリップフロップ６１は、図
１３に示すように、Ｏ2 の立下がりｔ３′によってセッ
トされ、また発振器３８からのクロックの立下がりｔ
４′によってリセットされる。したがって、このｔ３′
からｔ４′に至る時間Ｔ２′において、前記コンデンサ
Ｃ25は抵抗Ｒ25を介して再び充電される。この時に充電
された電圧値はオペアンプＯＰ21によってＡ／Ｄコンバ
ータ４５に供給され、デジタル変換される。これによ
り、前記Ｔ２′に対応する値がマイコン４２に取り込ま
れる。さらにＥＰＲＯＭ４７に記憶されたテーブルに基
づき、補間法を用いてＣＰＵ４６で演算を行うことによ
り、Ｔ２′が求められる。

【０１０６】前記マイコン４２内においては、すでに取
得したＴ１′に対応する値からＴ２′に対応する値を減
算する操作が実行される。そして、“Ｔ１′−Ｔ２′”
に対応する値（負である場合もある）を、クロックカウ
ンタ４０によってカウントアップされた値に加えること
により、図１３に示す“ＲＣｓ（Ｖref1−Ｖref2）／Ｖ
ref1”に対応する値を演算することができる。

【０１０７】以上の説明で明らかなように、この図１２
に示した回路構成によると、前記した第１時間Ｔ１′お
よび第２時間Ｔ２′をアナログデータで取得し、クロッ
クカウンタによってカウントアップされた値に補正を加
える演算処理がなされるため、クロックの周波数が低く
ても、きわめて高い精度で測定値を求めることが可能に
なる。

【０１０８】以上は、真空計として図２に示したように
中央固定電極１３のみが具備され、この中央固定電極１
３と可動ダイヤフラム電極１２との間に形成される静電
容量（センサキャパシタ）Ｃｓを利用して圧力を測定す
る測定装置について説明したが、図１に示したように中
央固定電極１３に加えて外周固定電極１４も備え、この
外周固定電極１４と可動ダイヤフラム電極１２との間に
形成される静電容量（リファレンスキャパシタ）Ｃｒも
利用して、前記したようなデジタル処理により圧力を求
めるように構成することもできる。

【０１０９】このように、センサキャパシタＣｓとリフ
ァレンスキャパシタＣｒを併用することにより、真空計
におけるセンサキャパシタＣｓの温度依存性を、リファ
レンスキャパシタＣｒの温度依存性を利用して相殺また
は低減させることができ、より好ましい測定結果を期待
することができる。

【０１１０】図１４は、センサキャパシタＣｓとリファ
レンスキャパシタＣｒとを独立に測定することができる
センサ回路の一例を示している。なお、図１４に示した
回路構成の主要部、すなわちセンサキャパシタＣｓに基
づいて、前記した“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref
1”に対応した時間情報を抽出する点においては、図４
に示した回路構成と同一であり、したがって対応する部
分を同一符号で示し、その説明は適宜省略する。

【０１１１】この図１４に示す回路構成においては、積
分回路３１の入力点であるＢ点は、ＰチャンネルＦＥＴ
Ｑ12のオン動作によって第１の基準電圧Ｖref1（＋１０
Ｖ）にプルアップされ、オフ動作によって抵抗Ｒ30を介
して第２の基準電圧Ｖref2（−１０Ｖ）にプルダウンさ
れるように作用する。

【０１１２】また、リファレンスキャパシタＣｒの一端
は、センサキャパシタＣｓの一端、すなわちオペアンプ
ＯＰ11の反転入力端子において接続されており、リファ
レンスキャパシタＣｒの他端、すなわちＣ点にはＰチャ
ンネルＦＥＴＱ25を介して、第１の基準電位点Ｖref1に
接続され、第１の基準電圧が印加できるように構成され
ている。また、前記Ｃ点は抵抗Ｒ31を介して第２の基準
電位点Ｖref2に接続され第２の基準電圧が印加できるよ
うに構成されている。したがって、前記Ｃ点は、ＦＥＴ
Ｑ25のオン動作によって第１の基準電圧（＋１０Ｖ）に
プルアップされ、オフ動作によって抵抗Ｒ31を介して第
２の基準電圧（−１０Ｖ）にプルダウンされるように作
用する。

【０１１３】そして、前記ＦＥＴＱ25はＲＳフリップフ
ロップ８１によってオン・オフ駆動され、また、ＦＥＴ
Ｑ12はＲＳフリップフロップ８２によってオン・オフ駆
動されるように構成されている。前者のフリップフロッ
プ８１の反転セット端子には、第２比較回路を構成する
コンパレータＯＰ15におけるプルアップ抵抗Ｒ16からの
信号が、インバータ８３を介して供給されるように構成
されており、また、後者のフリップフロップ８２の反転
セット端子には、同じくコンパレータＯＰ15におけるプ
ルアップ抵抗Ｒ16からの信号が、抵抗Ｒ32およびコンデ
ンサＣ30よりなる時定数回路（遅延回路）を介して供給
されるように構成されている。

【０１１４】さらに、前者のフリップフロップ８１の反
転リセット端子には、第１比較回路を構成するオペアン
プＯＰ12の出力信号が供給されるように構成されてお
り、また、後者のフリップフロップ８２の反転リセット
端子には、同じくオペアンプＯＰ12における出力信号
が、抵抗Ｒ33およびコンデンサＣ31よりなる時定数回路
（遅延回路）を介して供給されるように構成されてい
る。

【０１１５】図１５は前記した構成のセンサ側回路が駆
動された場合の各部の信号波形を示している。ここで、
積分回路を構成するセンサキャパシタＣｓへの充電動作
により、前記した“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref
1”に対応する時間情報を得ることは、図５に示した場
合と同一である。すなわち、ＦＥＴＱ12のオン動作によ
ってＢ点は、ａに示すタイミングにおいて立上がり、こ
れにより、Ａ点はリニアに−１０Ｖに向かって降下す
る。この時、ＦＥＴＱ25はオンになされており、したが
ってＣ点にはＶref1（＋１０Ｖ）が印加されている。し
たがって、この時、リファレンスキャパシタＣｒには、
Ｃ点が正（＋）となるように電荷が充電されている。

【０１１６】そして、図１５に示すｄ点に至った場合に
おいてＦＥＴＱ12はオフ制御され、これにより、Ｂ点は
第２の基準電圧Ｖref2にプルダウンされる。これによ
り、センサキャパシタＣｓは放電を開始するが、前記Ａ
点が第２の基準電圧Ｖref2（−１０Ｖ）をクロスした時
点ｅから、わずかに遅れたｊ点において、ＦＥＴＱ25が
オフ制御される。したがってＣ点には第２の基準電圧Ｖ
ref2（−１０Ｖ）が印加される。

【０１１７】前記ＦＥＴＱ12はオフ制御される直前にお
いては、前記リファレンスキャパシタＣｒには、すでに
Ｃ点が正（＋）となるように第１の基準電圧Ｖref1によ
って充電されており、その充電電圧は＋１０Ｖとなって
いる。一方、前記したようにＦＥＴＱ12がオフ制御され
た場合においては、Ｃ点に第２の基準電圧Ｖref2（−１
０Ｖ）が印加されるため、リファレンスキャパシタＣｒ
には瞬間的に逆極性の電荷が充電される。このためにＡ
点とＣ点間におけるセンサキャパシタＣｓとリファレン
スキャパシタＣｒとの直列回路において電荷が瞬時に移
動し、これに基づく電流がＣ点を介して瞬間的にＶref2
（−１０Ｖ）に向かって流れる。

【０１１８】要するに、リファレンスキャパシタＣｒが
逆極性に充電されるに必要な電荷量が、センサキャパシ
タＣｓに充電されている電荷量からが引き抜かれること
になり、Ａ点の電位は図１４のｊ点に示すように、瞬時
にして＋１０Ｖ側にシフトされる。続いて、Ｂ点はＶre
f2（−１０Ｖ）にプルダウンされているため、センサキ
ャパシタＣｓは抵抗Ｒ11を介して−１０Ｖ方向に充電さ
れる。これによりＡ点はリニアに＋１０Ｖに向かって上
昇する。

【０１１９】そして、Ａ点の電位が＋１０Ｖをクロスす
る瞬間ｋにおいて、第１の比較回路を構成するオペアン
プＯＰ12およびコンパレータＯＰ14が反転し、前記Ｏ1
が“Ｈｉ”出力となる。ここで、前記したｅからｋに至
る時間は、センサキャパシタＣｓとリファレンスキャパ
シタＣｒとの差に対応したものとなり、これは“Ｒ（Ｃ
ｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”として表す
ことができる。

【０１２０】一方、Ａ点の電位が＋１０Ｖをクロスして
から、わずかに遅れた時点であるｍ点において、ＦＥＴ
Ｑ12がオン動作される。これにより、リファレンスキャ
パシタＣｒには、第１の基準電圧Ｖref1（＋１０Ｖ）が
印加され、Ｃ点が正（＋）となる充電動作が瞬時に行わ
れる。したがって、図１５に示すようにＡ点は瞬時に−
１０Ｖ方向にシフトされる。このために、第１の比較回
路を構成するオペアンプＯＰ12およびコンパレータＯＰ
14が再び反転し、前記Ｏ1 が“Ｌｏｗ”となる。

【０１２１】前記センサキャパシタＣｓは、抵抗Ｒ11を
介して、引き続き第２の基準電圧Ｖref2（−１０Ｖ）に
充電されるため、Ａ点はリニアに＋１０Ｖ方向に上昇す
る。これにより、センサキャパシタＣｓは初期状態にな
され、再び前記した動作が繰り返される。

【０１２２】図１６は、図１４に示したセンサ側回路に
よってもたらされる信号Ｏ1 およびＯ2 を受けて、前記
“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”および“Ｒ（Ｃ
ｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”の情報か
ら、圧力を求めるコニトローラ側の回路構成を示してい
る。なお、図１６に示した回路構成の主要部は、基本的
には図６に示した回路構成と同じであり、したがって対
応する部分を同一符号で示しており、その説明は適宜省
略する。

【０１２３】この図１６に示す回路構成においては、フ
ォトカプラにおけるフォトトランジスタＰＴ1 の出力
は、インバータ９０を介してＲＳフリップフロップとし
て機能するＪＫフリップフロップ９２の反転クリア端子
に供給される。また、フォトカプラにおけるフォトトラ
ンジスタＰＴ2 の出力は、インバータ９１を介して前記
フリップフロップ９２のクロック入力端子に供給され
る。すなわち、このフリップフロップ９２は、図１５に
示す信号Ｏ2 の立上がりによってセットされ、信号Ｏ1
の立上がりによってリセットされるように作用する。

【０１２４】したがって、フリップフロップ９２におい
ては、前記した“Ｒ（Ｃｓ−Ｃｒ）×（Ｖref1−Ｖref
2）／Ｖref1”に対応した時間情報を生成することがで
きる。一方、フリップフロップ３５は図６に基づいて説
明したように、前記信号Ｏ1 の立下がりによってセット
され、信号Ｏ2 の立下がりによってリセットされる動作
がなされ、これにより、“ＲＣｓ（Ｖref1−Ｖref2）／
Ｖref1”に対応する時間情報を生成している。

【０１２５】一方、図１６に示す実施の形態において
は、フリップフロップ３５の反転Ｑ端子の出力と、フリ
ップフロップ９２の反転Ｑ端子の出力が、ＮＡＮＤゲー
ト９３に供給されるように構成されている。ここで、前
記２つのフリップフロップ３５，９２の出力は反転出力
となっており、かつこれらが互いにＮＡＮＤゲート９３
に加わるので、ＮＡＮＤゲート９３は実質的にＯＲゲー
トとして機能する。

【０１２６】そして、ゲート９３からもたらされる前記
時間情報“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”および
“Ｒ（Ｃｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”
は、フリップフロップ３６，３７に供給され、図６に基
づいて説明したように、クロック発振器３８からのクロ
ック信号を第１および第２のカウンタ４０，４１に与え
るゲート制御手段として利用される。

【０１２７】ここで、図１６に示すように前記フリップ
フロップ３５のＱ端子の出力と、フリップフロップ９２
のＱ端子の出力がマイコン４２内に取り込まれており、
これによりマイコン４２内においては、前記時間情報
“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”および“Ｒ（Ｃ
ｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”の到来タイ
ミングを把握するようになされている。

【０１２８】したがって、前記時間情報“ＲＣｓ（Ｖre
f1−Ｖref2）／Ｖref1”に対応したカウントアップ値を
マイコン４２におけるＩ／Ｏポート４３に入力し、マイ
コン４２内において入力数を判定した後、カウンタ４
０，４１はクリアされる。続いて、前記時間情報“Ｒ
（Ｃｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”に対応
したカウントアップ値をマイコン４２におけるＩ／Ｏポ
ート４３に入力し、マイコン４２内において入力数を判
定した後、カウンタ４０，４１はクリアされる。

【０１２９】一方、前記マイコン４２においては、前記
“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”および“Ｒ（Ｃ
ｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”に対応する
それぞれのカウントアップ値を利用して被測定圧力を演
算する。この場合、被測定圧力は“Ｃｓ”と“Ｃｒ”の
比として求めることができる。そして、真空センサにお
いて取得される“Ｃｓ”と“Ｃｒ”は、ほぼ同一の温度
依存性を有しており、したがって、前記した２つの値の
比（割り算）を求めることで、前記した温度依存性を相
殺または低減させた状態の測定結果を得ることができ
る。

【０１３０】

【発明の効果】以上の説明で明らかなように、本発明に
かかる圧力測定装置によると、圧力センサにおける静電
容量を時間情報に置き換える手段、並びに前記時間情報
に基づいて被測定圧力を演算する手段において、その主
要な操作をすべてデジタル処理によって実行することが
できるので、従来の圧力測定装置に比較すると、外来ノ
イズ等の影響を極端に低減させることができ、測定精度
を遥かに向上させることが可能となる。

【０１３１】加えて、真空計により得られる静電容量と
被測定圧力のノンリニアな関係を、テーブル形式に構築
された補正値を利用して精度よく補正することが可能で
あり、相乗的に測定精度を向上させることに寄与でき
る。さらに、圧力センサにおける静電容量を時間情報に
置き換える手段、並びに前記時間情報に基づいて被測定
圧力を演算する手段は高速度で反復繰り返して駆動する
ことができるので、測定結果の応答レスポンスも向上さ
せることができると共に、これらの回路構成は１チップ
マイコンを含む汎用の集積回路により構成することがで
きるので、部品点数の低減および装置の小型化を図るこ
とも可能となる。

【図面の簡単な説明】

【図１】従来において主に使用されている真空計の構成
を示した模式図である。

【図２】本発明において好適に使用し得る真空計の構成
を示した模式図である。

【図３】従来の圧力測定装置の回路構成の一例を示した
結線図である。

【図４】本発明にかかる圧力測定装置におけるセンサ回
路の第１の例を示した結線図である。

【図５】図４に示す回路構成によってなされる駆動動作
を説明するタイミングチャートである。

【図６】図４に示すセンサ回路からの信号を受けて、被
測定圧力を演算するコントローラ側回路の第１の例を示
した結線図である。

【図７】センサ回路の第２の例を示した結線図である。

【図８】同じく第３の例を示した結線図である。

【図９】同じく第４の例を示した結線図である。

【図１０】コントローラ側回路の第２の例を示した結線
図である。

【図１１】図６および図１０に示す回路構成によってな
される駆動動作を説明するタイミングチャートである。

【図１２】コントローラ側回路の第３の例を示した結線
図である。

【図１３】図１３に示すコントローラ側回路における作
用を説明するタイミングチャートである。

【図１４】図１に示す真空計を利用した場合の本発明に
かかる圧力測定装置におけるセンサ回路の例を示した結
線図である。

【図１５】図１３に示す回路構成によってなされる駆動
動作を説明するタイミングチャートである。

【図１６】図１４に示すセンサ回路からの信号を受け
て、被測定圧力を演算するコントローラ側回路の例を示
した結線図である。

【符号の説明】

１，２ 真空センサ １１ 気密容器 １２ 可動ダイヤフラム電極 １３ 中央固定電極 １４ 外周固定電極 ３１ 積分回路 ３６，３７ フリップフロップ（ゲート手段） ３８ 水晶発振器（基準クロック発生手
段） ４０，４１ クロックカウンタ ４２ マイコン ４３ Ｉ／Ｏポート ４４ 温度補償用ＩＣ ４５ Ａ／Ｄコンバータ ４６ ＣＰＵ ４７ ＥＰＲＯＭ ４８ 液晶ディスプレイ Ｃｓ センサキャパシタ Ｃｒ リファレンスキャパシタ Ｄ11，Ｄ12，Ｄ21 発光ダイオード（フォトカプラ） ＯＰ11 オペアンプ ＯＰ12，ＯＰ13 オペアンプ ＯＰ14，ＯＰ15 コンパレータ ＰＴ1 ，ＰＴ2 フォトトランジスタ（フォトカプ
ラ） Ｑ11，Ｑ12 トランジスタ（初期状態設定手段） Ｒ11 積分用抵抗 Ｓ 気密空間

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F055 AA11 BB08 CC02 DD01 EE25 FF12 FF17 GG37

Claims (14)

【特許請求の範囲】
1. 【請求項１】 被測定圧力に応じて静電容量が変化する
   圧力センサの前記静電容量を利用し、被測定圧力値を求
   める圧力測定装置であって、 前記圧力センサにおける静電容量を用いて構成する積分
   回路と、前記積分回路に供給される充電電流によって生
   成される電圧値を、第１と第２の異なるレベルの基準電
   圧値と比較する比較回路とが具備され、前記比較回路に
   おいて、第１の基準電圧値との比較によって生成される
   第１比較出力の発生タイミングから、第２の基準電圧値
   との比較によって生成される第２比較出力の発生タイミ
   ングに至る経過時間に基づいて、被測定圧力を求めるよ
   うに構成した圧力測定装置。
2. 【請求項２】 前記第１比較出力の発生タイミングか
   ら、第２比較出力の発生タイミングに至る経過時間に基
   づいて被測定圧力を求める演算手段が具備され、前記演
   算手段には、前記第１比較出力の発生タイミングと第２
   比較出力の発生タイミングとの間において、基準クロッ
   ク発生手段からもたらされる基準クロック信号を通過さ
   せるゲート手段と、前記ゲート手段を介してもたらされ
   るクロック数をカウントアップするクロックカウンタが
   具備され、前記クロックカウンタによるカウントアップ
   値に基づいて、被測定圧力を演算するように構成した請
   求項１に記載の圧力測定装置。
3. 【請求項３】 前記比較回路よりもたらされる第２比較
   出力の発生後において、前記積分回路を構成する圧力セ
   ンサの静電容量における電荷を、初期状態に設定する初
   期状態設定手段がさらに具備され、前記圧力センサの静
   電容量における電荷が初期状態に設定された場合におい
   て、再び前記積分回路に充電電流を供給して被測定圧力
   を求める動作が繰り返されるように構成した請求項１ま
   たは請求項２に記載の圧力測定装置。
4. 【請求項４】 前記初期状態設定手段は、前記第２比較
   回路によって生成される比較出力を利用し、当該比較出
   力の発生後において駆動されるように構成した請求項３
   に記載の圧力測定装置。
5. 【請求項５】 前記積分回路が、オペレーショナルアン
   プの反転入力端子と出力端子との間に前記圧力センサに
   おける静電容量が介在されると共に、オペレーショナル
   アンプの前記反転入力端子に接続された抵抗を介して電
   圧源からの電流が前記圧力センサにおける静電容量を充
   電する構成とされた請求項１に記載の圧力測定装置。
6. 【請求項６】 前記比較回路が、第１の基準電圧値との
   電圧比較を実行する第１のオペレーショナルアンプと、
   第２の基準電圧値との電圧比較を実行する第２のオペレ
   ーショナルアンプとにより構成され、前記第１のオペレ
   ーショナルアンプの出力発生タイミングから、第２のオ
   ペレーショナルアンプの出力発生タイミングに至る間に
   おいて、前記ゲート手段をオープン状態に制御するよう
   に構成した請求項２に記載の圧力測定装置。
7. 【請求項７】 前記第１のオペレーショナルアンプの出
   力と第２のオペレーショナルアンプの出力を利用してオ
   ンオフ制御されるスイッチング素子を含み、前記スイッ
   チング素子の第１の動作状態において積分回路を構成す
   る前記静電容量への充電動作を実行し、前記スイッチン
   グ素子の第２の動作状態において、積分回路を構成する
   前記静電容量に対して逆極性に充電する充電作用を実行
   するように構成した請求項６に記載の圧力測定装置。
8. 【請求項８】 前記第１のオペレーショナルアンプの出
   力と第２のオペレーショナルアンプの出力が、それぞれ
   時定数回路を介して前記スイッチング素子のオンオフ制
   御を実行するように構成した請求項７に記載の圧力測定
   装置。
9. 【請求項９】 前記比較回路の出力が、前記ゲート手段
   に対してフォトカプラを介して伝達されるように構成し
   た請求項２または請求項６に記載の圧力測定装置。
10. 【請求項１０】 前記クロックカウンタが、第１と第２
    のカウンタにより構成されると共に、前記ゲート手段の
    オープン動作時に、第１と第２のカウンタに対して、前
    記基準クロック発生手段からもたらされるクロック信号
    と、当該クロック信号をほぼ１８０度遅延させたクロッ
    ク信号が、それぞれ供給されるように構成し、前記第１
    と第２のカウンタによるカウントアップ値に基づいて、
    被測定圧力を演算するように構成した請求項２に記載の
    圧力測定装置。
11. 【請求項１１】 前記圧力センサの静電容量値と被測定
    圧力との間のノンリニアな関係を補正するために、クロ
    ックカウンタによるカウントアップ値に対応した補正値
    を記述したテーブルが具備された請求項２または請求項
    １０に記載の圧力測定装置。
12. 【請求項１２】 少なくとも前記積分回路における温度
    情報を取得する温度情報取得手段が具備され、前記クロ
    ックカウンタによるカウントアップ値に対応する値を前
    記温度情報により補正し、被測定圧力を演算するように
    構成した請求項２または請求項１０に記載の圧力測定装
    置。
13. 【請求項１３】 前記比較回路において発生する第１の
    基準電圧値との比較によって生成される第１比較出力の
    発生タイミングから、前記クロックカウンタによるクロ
    ックのカウントアップ開始に至る第１時間を取得すると
    共に、第２の基準電圧値との比較によって生成される第
    ２比較出力の発生タイミングから、前記クロックカウン
    タによるクロックのカウントアップ終了に至る第２時間
    を取得する取得手段が具備され、前記クロックカウンタ
    によるカウントアップ値に対応する値を前記第１時間と
    第２時間の差分により補正し、被測定圧力を演算するよ
    うに構成した請求項２または請求項１０に記載の圧力測
    定装置。
14. 【請求項１４】 前記第１時間および第２時間を、コン
    デンサへの充電電圧に基づいて取得するように構成さ
    れ、前記充電電圧に基づくデジタル変換出力を利用し
    て、前記第１時間と第２時間の差分を求めるように構成
    した請求項１３に記載の圧力測定装置。