JP2002231934A - チップ型半導体素子及びその製造方法及び接着治具組立構造 - Google Patents
チップ型半導体素子及びその製造方法及び接着治具組立構造Info
- Publication number
- JP2002231934A JP2002231934A JP2001030579A JP2001030579A JP2002231934A JP 2002231934 A JP2002231934 A JP 2002231934A JP 2001030579 A JP2001030579 A JP 2001030579A JP 2001030579 A JP2001030579 A JP 2001030579A JP 2002231934 A JP2002231934 A JP 2002231934A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- jig
- buffer plate
- semiconductor element
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の主電極１２、１３と、熱応力緩
衝の為取付ける緩衝板３０、３１との接着を容易に行え
るチップ型半導体素子の構造とその製造方法。 【解決手段】 半導体素子１０の片面の主電極１２及び
ゲート電極１１と反対面の主電極１３を、Ａｌ−Ｓｉ合
金をスパッタリングして形成し、一方Ｍｏからなる熱応
力緩衝板３０、３１の片面にスパッタリングでＡｌ−Ｓ
ｉ合金膜５０、５１を形成し、このＡｌ−Ｓｉ合金膜５
０、５１を介して主電極１２、１３と緩衝板３０、３１
を接着してなるチップ型半導体素子であって、この製造
過程の組立工程では、ケース治具６１に一方の緩衝板３
０を、次に半導体素子１０を入れ、次にケース治具６１
にガイド治具６２を重ね、ガイド治具６２の穴からも一
方の緩衝板３１を挿入して、最後にウエイト治具６３を
載せた組立構造の接着治具を、温度５８０℃〜６３０℃
の不活性または還元性雰囲気で通炉して接着する。
衝の為取付ける緩衝板３０、３１との接着を容易に行え
るチップ型半導体素子の構造とその製造方法。 【解決手段】 半導体素子１０の片面の主電極１２及び
ゲート電極１１と反対面の主電極１３を、Ａｌ−Ｓｉ合
金をスパッタリングして形成し、一方Ｍｏからなる熱応
力緩衝板３０、３１の片面にスパッタリングでＡｌ−Ｓ
ｉ合金膜５０、５１を形成し、このＡｌ−Ｓｉ合金膜５
０、５１を介して主電極１２、１３と緩衝板３０、３１
を接着してなるチップ型半導体素子であって、この製造
過程の組立工程では、ケース治具６１に一方の緩衝板３
０を、次に半導体素子１０を入れ、次にケース治具６１
にガイド治具６２を重ね、ガイド治具６２の穴からも一
方の緩衝板３１を挿入して、最後にウエイト治具６３を
載せた組立構造の接着治具を、温度５８０℃〜６３０℃
の不活性または還元性雰囲気で通炉して接着する。
Description
【０００１】
【発明の属する技術分野】本発明は、チップ型半導体素
子、及びその製造方法、及び接着組立治具構造に関する
ものである。
子、及びその製造方法、及び接着組立治具構造に関する
ものである。
【０００２】
【従来の技術】先に本発明者は、「チップ型半導体素子
の製造方法（特願２０００−３９７６９９号）」で、
「複数のＮ層とＰ層で構成され、その角部がパッシベー
ション膜で被覆されてなる半導体素子本体の、先ず片面
にＡｌを蒸着して主電極及びゲート電極を形成し、次に
もう一方の面にＡｌを蒸着して主電極を形成した後、両
方の主電極に、それぞれＡｌ−Ｓｉからなる合金板を介
し、かつそれぞれＭｏからなる熱応力緩衝板のそれぞれ
の片面にＡｌを蒸着して形成したＡｌ層面を当てて、５
８０℃ないし６３０℃の温度範囲の不活性または還元性
雰囲気中で、接着するチップ型半導体素子の製造方法」
を提案した。
の製造方法（特願２０００−３９７６９９号）」で、
「複数のＮ層とＰ層で構成され、その角部がパッシベー
ション膜で被覆されてなる半導体素子本体の、先ず片面
にＡｌを蒸着して主電極及びゲート電極を形成し、次に
もう一方の面にＡｌを蒸着して主電極を形成した後、両
方の主電極に、それぞれＡｌ−Ｓｉからなる合金板を介
し、かつそれぞれＭｏからなる熱応力緩衝板のそれぞれ
の片面にＡｌを蒸着して形成したＡｌ層面を当てて、５
８０℃ないし６３０℃の温度範囲の不活性または還元性
雰囲気中で、接着するチップ型半導体素子の製造方法」
を提案した。
【０００３】すなわち、上記提案をトライアックのチッ
プ型半導体素子及びその製造方法について図６ないし図
９に基づいて説明する。
プ型半導体素子及びその製造方法について図６ないし図
９に基づいて説明する。
【０００４】図６（ａ）は、従来実施のチップ型半導体
素子の製造方法に基づいて製造されたチップ型半導体素
子に係るトライアックの構造例を示す断面図で、図６
（ｂ）は、その主要部の分解断面図である。
素子の製造方法に基づいて製造されたチップ型半導体素
子に係るトライアックの構造例を示す断面図で、図６
（ｂ）は、その主要部の分解断面図である。
【０００５】図６（ａ）（ｂ）において、１、２はＡｌ
−Ｓｉからなる合金板、３、４はＮｉ膜、１０はＳｉ半
導体素子本体、２１はゲート電極、２２、２３は一対の
主電極、１５はパッシベーション膜、３０、３１は緩衝
板、４０、４１はＡｌ膜であって、前記Ｓｉ半導体素子
本体１０は、複数のＮ層とＰ層で構成され、その角部が
ガラスによるパッシベーション膜１５で被覆されてい
て、この素子本体１０の片面には、Ａｌからなる主電極
２２及びゲート電極２１が設けられていて、そのうちの
主電極２２に対して、Ａｌ−Ｓｉとからなる合金板１を
介して、Ｍｏからなる熱応力緩衝板３０が蒸着して形成
したＡｌ膜面を当てて取付けられ、同様に、前記素子本
体１０の反対面に設けられた前記主電極２３に、Ａｌ−
Ｓｉからなる合金板２を介してＭｏからなる緩衝板３１
が蒸着形成Ａｌ膜面を当てて取付けられた構造になって
いる。
−Ｓｉからなる合金板、３、４はＮｉ膜、１０はＳｉ半
導体素子本体、２１はゲート電極、２２、２３は一対の
主電極、１５はパッシベーション膜、３０、３１は緩衝
板、４０、４１はＡｌ膜であって、前記Ｓｉ半導体素子
本体１０は、複数のＮ層とＰ層で構成され、その角部が
ガラスによるパッシベーション膜１５で被覆されてい
て、この素子本体１０の片面には、Ａｌからなる主電極
２２及びゲート電極２１が設けられていて、そのうちの
主電極２２に対して、Ａｌ−Ｓｉとからなる合金板１を
介して、Ｍｏからなる熱応力緩衝板３０が蒸着して形成
したＡｌ膜面を当てて取付けられ、同様に、前記素子本
体１０の反対面に設けられた前記主電極２３に、Ａｌ−
Ｓｉからなる合金板２を介してＭｏからなる緩衝板３１
が蒸着形成Ａｌ膜面を当てて取付けられた構造になって
いる。
【０００６】次に、図７に基づいて、上記のような構造
のチップ型半導体素子の製造方法について説明する。
のチップ型半導体素子の製造方法について説明する。
【０００７】図７において、（１）まず、Ｍｏ緩衝板３
０、３１の片面にＮｉを蒸着してＮｉ膜３、４を形成
し、（２）次に、前記緩衝板３０、３１の反対面にＡｌ
を蒸着してＡｌ膜４０、４１を形成し、（３）次に、複
数のＮ層とＰ層で構成され、その角部がガラスによるパ
ッシベーション膜で被覆されてなるＳｉ半導体素子本体
１０の片面に、Ａｌを蒸着してゲート電極２１及び主電
極２２を形成し、（４）次に、前記素子本体１０の反対
面に、Ａｌを蒸着して主電極２３を形成し、（５）次
に、接着治具に組み立てて、（６）次に、Ａｌ膜４０、
４１を介し、５８０℃ないし６３０℃の温度範囲の不活
性または還元性雰囲気中で、緩衝板３０、３１をＡｌ−
Ｓｉ合金板１、２に、かつ同時に合金板１、２を電極２
２、２３に接着した後、（７）ユーザへ納品するという
工程からなるものである。
０、３１の片面にＮｉを蒸着してＮｉ膜３、４を形成
し、（２）次に、前記緩衝板３０、３１の反対面にＡｌ
を蒸着してＡｌ膜４０、４１を形成し、（３）次に、複
数のＮ層とＰ層で構成され、その角部がガラスによるパ
ッシベーション膜で被覆されてなるＳｉ半導体素子本体
１０の片面に、Ａｌを蒸着してゲート電極２１及び主電
極２２を形成し、（４）次に、前記素子本体１０の反対
面に、Ａｌを蒸着して主電極２３を形成し、（５）次
に、接着治具に組み立てて、（６）次に、Ａｌ膜４０、
４１を介し、５８０℃ないし６３０℃の温度範囲の不活
性または還元性雰囲気中で、緩衝板３０、３１をＡｌ−
Ｓｉ合金板１、２に、かつ同時に合金板１、２を電極２
２、２３に接着した後、（７）ユーザへ納品するという
工程からなるものである。
【０００８】そして、さらに上記（５）の接着治具組立
工程における、接着治具組立構造について図８、図９に
基づいて説明する。
工程における、接着治具組立構造について図８、図９に
基づいて説明する。
【０００９】図８は組立後の構成断面図、図９は組立の
手順図である。
手順図である。
【００１０】図８において、６５は耐熱性のあるカーボ
ン製のホルダー治具、６６は同ケース治具、６７は同ガ
イド治具、６８は同ウエイト治具、３０、３１は緩衝
板、１、２はＡｌ−Ｓｉ合金板、１０は半導体素子本体
であって、これらが図のように組み合わされて接着治具
組立構造をなす。
ン製のホルダー治具、６６は同ケース治具、６７は同ガ
イド治具、６８は同ウエイト治具、３０、３１は緩衝
板、１、２はＡｌ−Ｓｉ合金板、１０は半導体素子本体
であって、これらが図のように組み合わされて接着治具
組立構造をなす。
【００１１】そして、図９において、 （１）ケース治具６６の中に緩衝板３１を挿入する。 （２）緩衝板３１の上にＡｌ−Ｓｉ合金板２を載置す
る。 （３）Ａｌ−Ｓｉ合金板２の上に素子本体１０を載置す
る。 （４）ケース治具６６にホルダー治具６５をセットしケ
ース治具６６内の緩衝板３１を突き上げる。このように
して、ケース治具６６の穴径とホルダー治具の突き上げ
でＡｌ−Ｓｉ合金板の位置規制をしている。 （５）ケース治具６６に重ねてガイド治具６７を載置す
る。 （６）ガイド治具６７の穴を通し、Ａｌ−Ｓｉ合金板１
を挿入する。 （７）Ａｌ−Ｓｉ合金板１の上に緩衝板３０を載置す
る。 （８）緩衝板３０の上にウエイト治具６８を載置する。 という組立手順で接着治具が組み立てられる。
る。 （３）Ａｌ−Ｓｉ合金板２の上に素子本体１０を載置す
る。 （４）ケース治具６６にホルダー治具６５をセットしケ
ース治具６６内の緩衝板３１を突き上げる。このように
して、ケース治具６６の穴径とホルダー治具の突き上げ
でＡｌ−Ｓｉ合金板の位置規制をしている。 （５）ケース治具６６に重ねてガイド治具６７を載置す
る。 （６）ガイド治具６７の穴を通し、Ａｌ−Ｓｉ合金板１
を挿入する。 （７）Ａｌ−Ｓｉ合金板１の上に緩衝板３０を載置す
る。 （８）緩衝板３０の上にウエイト治具６８を載置する。 という組立手順で接着治具が組み立てられる。
【００１２】そしてこの後、治具全体が接着工程の炉に
入れられる。
入れられる。
【００１３】
【発明が解決しようとする課題】ところで、このような
先に本発明者が提案したチップ型半導体素子及びその製
造方法では、（１）製造方法での接着治具組立工程でＡ
ｌ−Ｓｉ合金板１、２の位置規制が必要で、（２）位置
規制のため接着治具組立構造が複雑になり、（３）組立
作業手順も多くそれだけ手間がかかり、作業能率が悪
い。といった改善すべき点が少なからず見つかった。
先に本発明者が提案したチップ型半導体素子及びその製
造方法では、（１）製造方法での接着治具組立工程でＡ
ｌ−Ｓｉ合金板１、２の位置規制が必要で、（２）位置
規制のため接着治具組立構造が複雑になり、（３）組立
作業手順も多くそれだけ手間がかかり、作業能率が悪
い。といった改善すべき点が少なからず見つかった。
【００１４】そこで、本発明が解決しようとする課題
は、（１）接着治具組立構造をシンプルにし、（２）組
立作業での手間を少なく、作業能率を良くすることので
きるチップ型半導体素子及びその製造方法及び接着治具
組立構造を提案することにある。
は、（１）接着治具組立構造をシンプルにし、（２）組
立作業での手間を少なく、作業能率を良くすることので
きるチップ型半導体素子及びその製造方法及び接着治具
組立構造を提案することにある。
【００１５】
【課題を解決するための手段】この課題を解決するため
に本発明は、複数のＮ層とＰ層で構成され、その角部が
パッシベーション膜で被覆されてなる半導体素子本体の
片面にＡｌ−Ｓｉ合金からなる主電極およびゲート電極
が、反対面にＡｌ−Ｓｉ合金からなる主電極が形成され
ていて、前記両主電極に緩衝板が、その緩衝板の片面に
形成されたＡｌ−Ｓｉ膜を介して、接着されてなるチッ
プ型半導体素子であって、また複数のＮ層とＰ層で構成
され、その角部がパッシベーション膜で被覆されてなる
半導体素子本体の、片面にＡｌ−Ｓｉ合金をスパッタリ
ングしてＡｌ−Ｓｉ合金からなる主電極およびゲート電
極を形成し、かつ反対面にＡｌ−Ｓｉ合金をスパッタリ
ングしてＡｌ−Ｓｉ合金からなる主電極を形成した後、
前記両Ａｌ−Ｓｉ合金主電極と緩衝板が、その緩衝板の
片面にＡｌ−Ｓｉ合金をスパッタリングして形成された
Ａｌ−Ｓｉ合金膜面を当てて、５８０℃ないし６３０℃
の温度範囲の不活性または還元性雰囲気中で接着される
チップ型半導体素子の製造方法であって、さらに、耐熱
性のあるカーボン製のケース治具、ガイド治具及びウエ
イト治具の３点からなり、まず前記ケース治具の中にＡ
ｌ−Ｓｉ合金膜のある側を上にして緩衝板が挿入され、
次に前記Ａｌ−Ｓｉ合金膜面上にＡｌ−Ｓｉ合金主電極
が合わさるようにして半導体素子本体が載置され、次に
ケース治具に重ねてガイド治具が載置され、次にガイド
治具に設けた穴を通してもう一方の緩衝板が、Ａｌ−Ｓ
ｉ合金膜側を下にして、かつ穴下の半導体素子のＡｌ−
Ｓｉ合金主電極に合わさるようにして挿入載置され、最
後に緩衝板上にウエイト治具が載置されて組合わされて
なるチップ型半導体素子の接着治具組立構造とするもの
である。
に本発明は、複数のＮ層とＰ層で構成され、その角部が
パッシベーション膜で被覆されてなる半導体素子本体の
片面にＡｌ−Ｓｉ合金からなる主電極およびゲート電極
が、反対面にＡｌ−Ｓｉ合金からなる主電極が形成され
ていて、前記両主電極に緩衝板が、その緩衝板の片面に
形成されたＡｌ−Ｓｉ膜を介して、接着されてなるチッ
プ型半導体素子であって、また複数のＮ層とＰ層で構成
され、その角部がパッシベーション膜で被覆されてなる
半導体素子本体の、片面にＡｌ−Ｓｉ合金をスパッタリ
ングしてＡｌ−Ｓｉ合金からなる主電極およびゲート電
極を形成し、かつ反対面にＡｌ−Ｓｉ合金をスパッタリ
ングしてＡｌ−Ｓｉ合金からなる主電極を形成した後、
前記両Ａｌ−Ｓｉ合金主電極と緩衝板が、その緩衝板の
片面にＡｌ−Ｓｉ合金をスパッタリングして形成された
Ａｌ−Ｓｉ合金膜面を当てて、５８０℃ないし６３０℃
の温度範囲の不活性または還元性雰囲気中で接着される
チップ型半導体素子の製造方法であって、さらに、耐熱
性のあるカーボン製のケース治具、ガイド治具及びウエ
イト治具の３点からなり、まず前記ケース治具の中にＡ
ｌ−Ｓｉ合金膜のある側を上にして緩衝板が挿入され、
次に前記Ａｌ−Ｓｉ合金膜面上にＡｌ−Ｓｉ合金主電極
が合わさるようにして半導体素子本体が載置され、次に
ケース治具に重ねてガイド治具が載置され、次にガイド
治具に設けた穴を通してもう一方の緩衝板が、Ａｌ−Ｓ
ｉ合金膜側を下にして、かつ穴下の半導体素子のＡｌ−
Ｓｉ合金主電極に合わさるようにして挿入載置され、最
後に緩衝板上にウエイト治具が載置されて組合わされて
なるチップ型半導体素子の接着治具組立構造とするもの
である。
【００１６】
【発明の実施の形態】請求項１記載の発明は、半導体素
子本体の片面にＡｌ−Ｓｉ合金からなる主電極およびゲ
ート電極が、反対面にＡｌ−Ｓｉ合金からなる主電極が
形成されていて、前記両主電極に緩衝板が、その緩衝板
の片面に形成されたＡｌ−Ｓｉ合金膜を介して、接着さ
れてなるチップ型半導体素子とすることにより、従来よ
り部品点数が減り、より一層シンプルな構造のチップ型
半導体素子となる。
子本体の片面にＡｌ−Ｓｉ合金からなる主電極およびゲ
ート電極が、反対面にＡｌ−Ｓｉ合金からなる主電極が
形成されていて、前記両主電極に緩衝板が、その緩衝板
の片面に形成されたＡｌ−Ｓｉ合金膜を介して、接着さ
れてなるチップ型半導体素子とすることにより、従来よ
り部品点数が減り、より一層シンプルな構造のチップ型
半導体素子となる。
【００１７】請求項２記載の発明は、半導体素子本体
の、片面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−
Ｓｉ合金からなる主電極およびゲート電極を形成し、か
つ反対面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−
Ｓｉ合金からなる主電極を形成した後、前記両Ａｌ−Ｓ
ｉ合金主電極と緩衝板が、その緩衝板の片面にＡｌ−Ｓ
ｉ合金をスパッタリングして形成されたＡｌ−Ｓｉ合金
膜を介して、５８０℃ないし６３０℃の温度範囲の不活
性または還元性雰囲気中で接着されるチップ型半導体素
子の製造方法とすることにより、従来より工程数が減
り、より一層シンプルな加工工程となる。
の、片面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−
Ｓｉ合金からなる主電極およびゲート電極を形成し、か
つ反対面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−
Ｓｉ合金からなる主電極を形成した後、前記両Ａｌ−Ｓ
ｉ合金主電極と緩衝板が、その緩衝板の片面にＡｌ−Ｓ
ｉ合金をスパッタリングして形成されたＡｌ−Ｓｉ合金
膜を介して、５８０℃ないし６３０℃の温度範囲の不活
性または還元性雰囲気中で接着されるチップ型半導体素
子の製造方法とすることにより、従来より工程数が減
り、より一層シンプルな加工工程となる。
【００１８】請求項３記載の発明は、耐熱性のあるカー
ボン製のケース治具、ガイド治具及びウエイト治具の３
点からなり、まず前記ケース治具の中にＡｌ−Ｓｉ膜の
ある側を上にして緩衝板が挿入され、次に前記Ａｌ−Ｓ
ｉ膜面上にＡｌ−Ｓｉ合金主電極が合わさるようにして
半導体素子本体が載置され、次にケース治具に重ねてガ
イド治具が載置され、次にガイド治具に設けた穴を通し
てもう一方の緩衝板が、Ａｌ−Ｓｉ合金膜側を下にし
て、かつ穴下の半導体素子のＡｌ−Ｓｉ合金主電極に合
わさるようにして挿入載置され、最後に緩衝板上にウエ
イト治具が載置されて組合わされてなるチップ型半導体
素子の接着治具組立構造とすることにより、従来より治
具点数が減り、より一層シンプルな構造の接着組立治具
とすることができる。
ボン製のケース治具、ガイド治具及びウエイト治具の３
点からなり、まず前記ケース治具の中にＡｌ−Ｓｉ膜の
ある側を上にして緩衝板が挿入され、次に前記Ａｌ−Ｓ
ｉ膜面上にＡｌ−Ｓｉ合金主電極が合わさるようにして
半導体素子本体が載置され、次にケース治具に重ねてガ
イド治具が載置され、次にガイド治具に設けた穴を通し
てもう一方の緩衝板が、Ａｌ−Ｓｉ合金膜側を下にし
て、かつ穴下の半導体素子のＡｌ−Ｓｉ合金主電極に合
わさるようにして挿入載置され、最後に緩衝板上にウエ
イト治具が載置されて組合わされてなるチップ型半導体
素子の接着治具組立構造とすることにより、従来より治
具点数が減り、より一層シンプルな構造の接着組立治具
とすることができる。
【００１９】以下に、一実施の形態について、図１〜図
４を用いて詳しく説明する。
４を用いて詳しく説明する。
【００２０】（実施の形態１）図１は、本発明の実施の
形態におけるチップ型半導体素子に係るトライアック
（３端子双方向性サイリスタ）で、（ａ）は構造断面
図、（ｂ）は分解断面図である。
形態におけるチップ型半導体素子に係るトライアック
（３端子双方向性サイリスタ）で、（ａ）は構造断面
図、（ｂ）は分解断面図である。
【００２１】図１（ａ）（ｂ）において、１０は複数の
Ｎ層とＰ層で構成され、その角部がパッシベーション膜
１５で被覆されてなる半導体素子本体、１１はＡｌ−Ｓ
ｉ合金からなるゲート電極、１２はＡｌ−Ｓｉ合金から
なる主電極、１３は反対面のＡｌ−Ｓｉ合金からなる主
電極、３０、３１はＭｏからなる緩衝板、５０、５１は
その緩衝板３０、３１の片面に形成されたＡｌ−Ｓｉ合
金膜である。
Ｎ層とＰ層で構成され、その角部がパッシベーション膜
１５で被覆されてなる半導体素子本体、１１はＡｌ−Ｓ
ｉ合金からなるゲート電極、１２はＡｌ−Ｓｉ合金から
なる主電極、１３は反対面のＡｌ−Ｓｉ合金からなる主
電極、３０、３１はＭｏからなる緩衝板、５０、５１は
その緩衝板３０、３１の片面に形成されたＡｌ−Ｓｉ合
金膜である。
【００２２】図２は、本発明の実施の形態におけるチッ
プ型半導体素子の製造方法の工程図である。
プ型半導体素子の製造方法の工程図である。
【００２３】図２において、製造過程を説明すると
（１）まず、Ｍｏ緩衝板３０、３１の片面にＮｉを蒸着
してＮｉ膜３、４を形成し、（２）次に、前記緩衝板３
０、３１の反対面にＡｌ−Ｓｉ合金をスパッタリングし
てＡｌ−Ｓｉ合金膜５０、５１を形成し、（３）次に、
複数のＮ層とＰ層で構成され、その角部がパッシベーシ
ョン膜１５で被覆されてなる半導体素子本体１０の、片
面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合
金からなる主電極１２およびゲート電極１１を形成し、
（４）かつ反対面にＡｌ−Ｓｉ合金をスパッタリングし
てＡｌ−Ｓｉ合金からなる主電極１３を形成した後、
（５）耐熱性カーボン治具を用いて組立て、（６）前記
両Ａｌ−Ｓｉ合金主電極１２、１３と緩衝板３０、３１
を、その緩衝板３０、３１の片面にＡｌ−Ｓｉ合金をス
パッタリングして形成されたＡｌ−Ｓｉ合金膜５０、５
１を介して、５８０℃ないし６３０℃の温度範囲の不活
性雰囲気中で接着して、（７）ユーザへ納品する。とい
う工程からなる。
（１）まず、Ｍｏ緩衝板３０、３１の片面にＮｉを蒸着
してＮｉ膜３、４を形成し、（２）次に、前記緩衝板３
０、３１の反対面にＡｌ−Ｓｉ合金をスパッタリングし
てＡｌ−Ｓｉ合金膜５０、５１を形成し、（３）次に、
複数のＮ層とＰ層で構成され、その角部がパッシベーシ
ョン膜１５で被覆されてなる半導体素子本体１０の、片
面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合
金からなる主電極１２およびゲート電極１１を形成し、
（４）かつ反対面にＡｌ−Ｓｉ合金をスパッタリングし
てＡｌ−Ｓｉ合金からなる主電極１３を形成した後、
（５）耐熱性カーボン治具を用いて組立て、（６）前記
両Ａｌ−Ｓｉ合金主電極１２、１３と緩衝板３０、３１
を、その緩衝板３０、３１の片面にＡｌ−Ｓｉ合金をス
パッタリングして形成されたＡｌ−Ｓｉ合金膜５０、５
１を介して、５８０℃ないし６３０℃の温度範囲の不活
性雰囲気中で接着して、（７）ユーザへ納品する。とい
う工程からなる。
【００２４】さて図３、図４は、同製造工程における接
着治具組立工程の説明図で、図３は組立後の構成断面
図、図４は組立の手順図である。
着治具組立工程の説明図で、図３は組立後の構成断面
図、図４は組立の手順図である。
【００２５】図３において、６１は耐熱性のあるカーボ
ン製のケース治具、６２は同ガイド治具、６３は同ウエ
イト治具であり、組立は次のように行う。
ン製のケース治具、６２は同ガイド治具、６３は同ウエ
イト治具であり、組立は次のように行う。
【００２６】図４において、（１）まず前記ケース治具
６１の中にＡｌ−Ｓｉ合金膜のある側を上にして緩衝板
３０を挿入し、（２）次に前記Ａｌ−Ｓｉ合金膜面上に
Ａｌ−Ｓｉ合金主電極１２が合わさるようにして半導体
素子本体１０を載置し、（３）次にケース治具６１に重
ねてガイド治具６２を載置し、（４）次にガイド治具６
２に設けた穴を通してもう一方の緩衝板３１を、Ａｌ−
Ｓｉ膜側を下にして、かつ穴下の半導体素子本体１０の
Ａｌ−Ｓｉ合金主電極１３に合わさるようにして挿入載
置し、（５）最後に緩衝板３１上にウエイト治具６３を
載置し、接着治具組立が完了する。
６１の中にＡｌ−Ｓｉ合金膜のある側を上にして緩衝板
３０を挿入し、（２）次に前記Ａｌ−Ｓｉ合金膜面上に
Ａｌ−Ｓｉ合金主電極１２が合わさるようにして半導体
素子本体１０を載置し、（３）次にケース治具６１に重
ねてガイド治具６２を載置し、（４）次にガイド治具６
２に設けた穴を通してもう一方の緩衝板３１を、Ａｌ−
Ｓｉ膜側を下にして、かつ穴下の半導体素子本体１０の
Ａｌ−Ｓｉ合金主電極１３に合わさるようにして挿入載
置し、（５）最後に緩衝板３１上にウエイト治具６３を
載置し、接着治具組立が完了する。
【００２７】本実施の形態では、Ｓｉ半導体素子本体１
０のサイズが９．２ｍｍ角で厚さ３６０μｍ、Ａｌ−Ｓ
ｉ合金電極１２、１３の厚みは５μｍ〜２０μｍであ
る。
０のサイズが９．２ｍｍ角で厚さ３６０μｍ、Ａｌ−Ｓ
ｉ合金電極１２、１３の厚みは５μｍ〜２０μｍであ
る。
【００２８】この電極は、組成比率は８８％Ａｌ／１２
％ＳｉのＡｌ−Ｓｉ合金をスパッタリングすることによ
り形成する。
％ＳｉのＡｌ−Ｓｉ合金をスパッタリングすることによ
り形成する。
【００２９】ここで、厚みが５μｍ以下では、電極の絶
対量としては不足で、金属食われ現象などで組成が変化
するともろくなり接着力が低くなることがある。
対量としては不足で、金属食われ現象などで組成が変化
するともろくなり接着力が低くなることがある。
【００３０】また、厚みが２０μｍ以上では、半導体基
板側にそりが発生し好ましくない。
板側にそりが発生し好ましくない。
【００３１】一方、Ｍｏからなる熱応力緩衝板３０、３
１の厚みは０．２〜０．５ｍｍ、片面のＡｌ−Ｓｉ合金
膜５０、５１の厚みは２〜１０μｍである。
１の厚みは０．２〜０．５ｍｍ、片面のＡｌ−Ｓｉ合金
膜５０、５１の厚みは２〜１０μｍである。
【００３２】以上、本実施の形態のトライアックで構成
したチップ型半導体素子及びその製造方法及び接着治具
組立構造では、先に本発明者が提案した発明に比べて （１）Ａｌ−Ｓｉ合金板の必要がなくなり、部品点数が
減る。 （２）従って、Ａｌ−Ｓｉ合金板の位置規制の必要が無
くなる。 （３）接着組立治具の構造が簡単になる。 （４）治具組立工程も簡素化される。 などの効果が出る。
したチップ型半導体素子及びその製造方法及び接着治具
組立構造では、先に本発明者が提案した発明に比べて （１）Ａｌ−Ｓｉ合金板の必要がなくなり、部品点数が
減る。 （２）従って、Ａｌ−Ｓｉ合金板の位置規制の必要が無
くなる。 （３）接着組立治具の構造が簡単になる。 （４）治具組立工程も簡素化される。 などの効果が出る。
【００３３】なお図２に示した製造工程で工程（１）
（２）より（３）（４）を先にやって順序を変えても良
い。
（２）より（３）（４）を先にやって順序を変えても良
い。
【００３４】なおまた、以上の実施の形態では、チップ
型半導体素子本体にトライアック（３端子双方向性サイ
リスタ）で構成したものを説明したが、図５に示したよ
うなサイリスタ（３端子一方向性サイリスタ）について
も同様に実施可能である。
型半導体素子本体にトライアック（３端子双方向性サイ
リスタ）で構成したものを説明したが、図５に示したよ
うなサイリスタ（３端子一方向性サイリスタ）について
も同様に実施可能である。
【００３５】
【発明の効果】以上のように本発明のチップ型半導体素
子は、半導体素子片面にＡｌ−Ｓｉ合金の主電極および
ゲート電極、反対面にＡｌ−Ｓｉ合金の主電極が形成さ
れ、前記両主電極に緩衝板が、その緩衝板の片面に形成
されたＡｌ−Ｓｉ合金膜を介して、接着されてなるか
ら、従来より部品点数が減り、より一層シンプルな構造
のチップ型半導体素子となる。
子は、半導体素子片面にＡｌ−Ｓｉ合金の主電極および
ゲート電極、反対面にＡｌ−Ｓｉ合金の主電極が形成さ
れ、前記両主電極に緩衝板が、その緩衝板の片面に形成
されたＡｌ−Ｓｉ合金膜を介して、接着されてなるか
ら、従来より部品点数が減り、より一層シンプルな構造
のチップ型半導体素子となる。
【００３６】また本発明のチップ型半導体素子の製造方
法は、半導体素子本体の、片面にＡｌ−Ｓｉ合金をスパ
ッタリングしてＡｌ−Ｓｉ合金からなる主電極を形成し
た後、前記両Ａｌ−Ｓｉ合金主電極と緩衝板が、その緩
衝板の片面にＡｌ−Ｓｉをスパッタリングして形成され
たＡｌ−Ｓｉ合金膜を介して、５８０℃ないし６３０℃
の温度範囲の不活性または還元性雰囲気中で接着される
チップ型半導体素子の製造方法であるから、従来より接
着治具組立工程数が減り、より一層シンプルになる。
法は、半導体素子本体の、片面にＡｌ−Ｓｉ合金をスパ
ッタリングしてＡｌ−Ｓｉ合金からなる主電極を形成し
た後、前記両Ａｌ−Ｓｉ合金主電極と緩衝板が、その緩
衝板の片面にＡｌ−Ｓｉをスパッタリングして形成され
たＡｌ−Ｓｉ合金膜を介して、５８０℃ないし６３０℃
の温度範囲の不活性または還元性雰囲気中で接着される
チップ型半導体素子の製造方法であるから、従来より接
着治具組立工程数が減り、より一層シンプルになる。
【００３７】さらにまた本発明のチップ型半導体素子の
接着組立構造は、耐熱性のあるカーボン製のケース治
具、ガイド治具及びウエイト治具の３点からなり、まず
前記ケース治具の中にＡｌ−Ｓｉ合金膜のある側を上に
して緩衝板が挿入され、次に前記Ａｌ−Ｓｉ膜面上にＡ
ｌ−Ｓｉ合金主電極が合わさるようにして半導体素子本
体が載置され、次にケース治具に重ねてガイド治具が載
置され、次にガイド治具に設けた穴を通してもう一方の
緩衝板が、Ａｌ−Ｓｉ膜側を下にして、かつ穴下の半導
体素子のＡｌ−Ｓｉ合金主電極に合わさるようにして挿
入載置され、最後に緩衝板上にウエイト治具が載置され
てなる接着治具組立構造であるから、従来より治具点数
が減り、より一層シンプルな構造の接着組立治具とする
ことができる、など本発明は、製造上において非常に有
益な効果をもたらすものである。
接着組立構造は、耐熱性のあるカーボン製のケース治
具、ガイド治具及びウエイト治具の３点からなり、まず
前記ケース治具の中にＡｌ−Ｓｉ合金膜のある側を上に
して緩衝板が挿入され、次に前記Ａｌ−Ｓｉ膜面上にＡ
ｌ−Ｓｉ合金主電極が合わさるようにして半導体素子本
体が載置され、次にケース治具に重ねてガイド治具が載
置され、次にガイド治具に設けた穴を通してもう一方の
緩衝板が、Ａｌ−Ｓｉ膜側を下にして、かつ穴下の半導
体素子のＡｌ−Ｓｉ合金主電極に合わさるようにして挿
入載置され、最後に緩衝板上にウエイト治具が載置され
てなる接着治具組立構造であるから、従来より治具点数
が減り、より一層シンプルな構造の接着組立治具とする
ことができる、など本発明は、製造上において非常に有
益な効果をもたらすものである。
【図１】本発明の実施の形態におけるチップ型半導体素
子に係るトライアック（３端子双方向性サイリスタ）で （ａ）は構造断面図 （ｂ）は分解断面図
子に係るトライアック（３端子双方向性サイリスタ）で （ａ）は構造断面図 （ｂ）は分解断面図
【図２】同チップ型半導体素子の製造方法の工程図
【図３】同製造方法における組立後の構成断面図
【図４】同製造方法における組立の手順図
【図５】本発明の他の実施の形態におけるチップ型半導
体素子に係わるサイリスタ（３端子一方向性サイリス
タ）の構造断面図
体素子に係わるサイリスタ（３端子一方向性サイリス
タ）の構造断面図
【図６】既に提案されたチップ型半導体素子に係わるト
ライアックで （ａ）は構造断面図 （ｂ）は分解断面図
ライアックで （ａ）は構造断面図 （ｂ）は分解断面図
【図７】同チップ型半導体素子の製造方法の工程図
【図８】同製造方法における組立後の構成断面図
【図９】同製造方法における組立の手順図
３、４ Ｎｉ膜 １０ 半導体素子本体 １１、１２、１３ Ａｌ−Ｓｉ合金電極 １５ パッシベーション膜 ３０、３１ 緩衝板 ５０、５１ Ａｌ−Ｓｉ合金膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB03 CC01 CC05 DD37 FF02 FF03 GG07 5F005 AD02 AE02 CA03 EA02 GA01 GA04
Claims (3)
- 【請求項１】 複数のＮ層とＰ層で構成され、その角部
がパッシベーション膜で被覆されてなる半導体素子本体
の片面にＡｌ−Ｓｉ合金からなる主電極およびゲート電
極が、反対面にＡｌ−Ｓｉ合金からなる主電極が形成さ
れていて、前記両主電極に緩衝板が、その緩衝板の片面
に形成されたＡｌ−Ｓｉ合金膜を介して、接着されてな
ることを特徴とするチップ型半導体素子。 - 【請求項２】 複数のＮ層とＰ層で構成され、その角部
がパッシベーション膜で被覆されてなる半導体素子本体
の、片面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−
Ｓｉ合金からなる主電極およびゲート電極を形成し、か
つ反対面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−
Ｓｉ合金からなる主電極を形成した後、前記両Ａｌ−Ｓ
ｉ合金主電極と緩衝板が、その緩衝板の片面にＡｌ−Ｓ
ｉをスパッタリングして形成されたＡｌ−Ｓｉ合金膜を
介して、５８０℃ないし６３０℃の温度範囲の不活性ま
たは還元性雰囲気中で接着されることを特徴とするチッ
プ型半導体素子の製造方法。 - 【請求項３】 耐熱性のあるカーボン製のケース治具、
ガイド治具及びウエイト治具の３点からなり、まず前記
ケース治具の中にＡｌ−Ｓｉ合金膜のある側を上にして
緩衝板が挿入され、次に前記Ａｌ−Ｓｉ合金膜面上にＡ
ｌ−Ｓｉ合金主電極が合わさるようにして半導体素子本
体が載置され、次にケース治具に重ねてガイド治具が載
置され、次にガイド治具に設けた穴を通してもう一方の
緩衝板が、Ａｌ−Ｓｉ合金膜側を下にして、かつ穴下の
半導体素子のＡｌ−Ｓｉ合金主電極に合わさるようにし
て挿入載置され、最後に緩衝板上にウエイト治具が載置
されて組合わされてなることを特徴とするチップ型半導
体素子の接着治具組立構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001030579A JP4085579B2 (ja) | 2001-02-07 | 2001-02-07 | チップ型半導体素子及びその製造方法及び接着治具組立構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001030579A JP4085579B2 (ja) | 2001-02-07 | 2001-02-07 | チップ型半導体素子及びその製造方法及び接着治具組立構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231934A true JP2002231934A (ja) | 2002-08-16 |
| JP4085579B2 JP4085579B2 (ja) | 2008-05-14 |
Family
ID=18894779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001030579A Expired - Lifetime JP4085579B2 (ja) | 2001-02-07 | 2001-02-07 | チップ型半導体素子及びその製造方法及び接着治具組立構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4085579B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107489A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 半導体装置 |
-
2001
- 2001-02-07 JP JP2001030579A patent/JP4085579B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107489A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4085579B2 (ja) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| US6309965B1 (en) | Method of producing a semiconductor body with metallization on the back side that includes a titanium nitride layer to reduce warping | |
| JPH0945757A (ja) | 静電チャック | |
| JPH04333266A (ja) | 被覆または積層ダイヤモンド基板及びその仕上方法 | |
| JP2002231934A (ja) | チップ型半導体素子及びその製造方法及び接着治具組立構造 | |
| JP4000877B2 (ja) | チップ型半導体素子とその製造方法 | |
| JP4055399B2 (ja) | チップ型半導体素子及びその製造方法 | |
| JP3937860B2 (ja) | チップ型半導体素子およびその製造方法 | |
| JP3733708B2 (ja) | アルミニウムを用いるシリコンウェハーの接合方法 | |
| JPS59148352A (ja) | 半導体装置の電極形成方法 | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JPS62122157A (ja) | 光半導体用ヒ−トシンクの電極構造 | |
| JP2004221416A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JP2002198515A (ja) | チップ型半導体素子の製造方法 | |
| JP2005243819A (ja) | ヒートシンク材およびヒートシンク材の製造方法、ならびにヒートシンク付きセラミックパッケージ | |
| JP2017518186A (ja) | 過渡液相相互拡散により２つの部材を永久接合するためのプロセス | |
| JPS61105849A (ja) | 半導体装置の製造方法 | |
| JPH0198238A (ja) | 半導体装置の実装方法 | |
| JPH01223737A (ja) | 半導体基板 | |
| JPH03262102A (ja) | 白金温度センサ | |
| JPS62286236A (ja) | シリコン半導体装置の製造方法 | |
| JPS63161631A (ja) | シリコン半導体素子 | |
| JP2002016097A (ja) | バンプ電極の形成方法及び半導体装置の実装方法 | |
| JPH0140514B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |