JP2002218762A

JP2002218762A - インバータ制御装置

Info

Publication number: JP2002218762A
Application number: JP2001010626A
Authority: JP
Inventors: Sei Miyazaki; 聖宮崎; Kazuto Kawakami; 和人川上
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-01-18
Filing date: 2001-01-18
Publication date: 2002-08-02
Anticipated expiration: 2021-01-18
Also published as: JP3766277B2

Abstract

(57)【要約】【課題】２レベルインバータ／３レベルインバータの
主回路構成を２レベルインバータの主回路構成で共通化
する。【解決手段】本発明のインバータ制御装置では、ハー
ドウェアで構成される２レベルインバータ用のゲートパ
ルス発生回路１，１２と２レベル／３レベルゲート切替
回路８，９，１３とを組み合わせることによって２レベ
ルインバータ用の主回路構成と共用できる３レベルイン
バータ用のゲートパルス発生回路を構築し、単一の回路
構成で２レベルインバータと３レベルインバータの一方
を選択して制御できるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は単一の回路構成で２
レベルインバータ／３レベルインバータのいずれか一方
を選択して制御するインバータ制御装置に関する。

【０００２】

【従来の技術】従来、図５に示すように、２レベルイン
バータ用主制御回路Ｍ１は、三角波キャリアＳ１を出力
するキャリア発生回路１、電圧基準信号Ｓ２を出力する
電圧基準演算部２、これらの三角波Ｓ１と電圧基準信号
Ｓ２とを比較するコンパレータ４と、このコンパレータ
４から出力されるパルス信号Ｓ３を入力してパルス信号
Ｓ３＋を出力するデッドタイム回路（１ａ）６とパルス
信号Ｓ３の反転信号を入力してパルス信号Ｓ３−を出力
するデッドタイム回路（１Ｂ）６から構成されている。
そしてゲートアンプ回路Ｇ１は、インタフェース１４に
よって主制御回路Ｍ１と接続され、これらのデッドタイ
ム回路６からのパルス信号Ｓ３＋，Ｓ３−を入力し、２
レベルインバータゲート信号を出力する２レベルインバ
ータゲート回路１０から構成されている。

【０００３】他方、図６に示すように、３レベルインバ
ータ用主制御回路Ｍ２は、２台のキャリア発生回路１、
電圧基準演算部２、２台のキャリア発生回路１各々から
のキャリアＳ１と電圧基準演算部２からの電圧基準信号
Ｓ２とを比較してパルス信号Ｓ４を出力する２台のコン
パレータ４から構成されている。そして、ゲートアンプ
回路Ｇ２は、インタフェース１４によって主制御回路Ｍ
２と接続され、これらコンパレータ４各々のパルス信号
Ｓ４を、その一方は反転してＳ４−として、他方はその
ままＳ４＋として入力する３レベルインバータゲート回
路１１から構成されている。ただし、図６は、３レベル
インバータゲート回路１１にデッドタイム回路（２Ａ）
〜（２Ｄ）を備えた例を示してある。

【０００４】したがって、従来の２レベルインバータ用
主制御回路Ｍ１では、１相あたり１個のキャリア発生回
路１と１個のコンパレータ４から構成されるハードウェ
ア部品が必要であり、３レベルインバータ用主制御回路
Ｍ２では１相あたり２個のキャリア発生回路２と２個の
コンパレータ４から構成されるハードウェア部品が必要
であった。

【０００５】また、ゲートアンプ回路Ｇ１，Ｇ２各々に
対するゲート信号のインタフェース１４には、２レベル
インバータでは１相あたり２本のケーブルが必要であ
り、３レベルインバータでは１相あたり４本のケーブル
が必要であった。ただし、図６に示したように、３レベ
ルインバータのインバータゲート回路１１内にデッドタ
イム回路（２Ａ）〜（２Ｄ）を持たせるようにすれば、
ゲート信号のインタフェース１４用に、３レベルインバ
ータの場合もケーブルを２本に削減することは可能であ
る。

【０００６】

【発明が解決しようとする課題】しかしながら従来のイ
ンバータ制御装置では、基本的には、主制御回路Ｍ１，
Ｍ２上のハードウェア部品の個数が３レベルインバータ
では２レベルインバータの約２倍必要であり、３レベル
インバータ用のインバータ制御装置の場合、２レベルイ
ンバータ用のインバータ制御装置と比べて部品点数が多
くなることに伴い信頼性が低下し、サイズが大型化し、
コストが増大する問題点があった。

【０００７】本発明は、このような従来の問題点に鑑み
てなされたもので、２レベルインバータとほぼ同一のハ
ードウェア部品で３レベルインバータのゲート信号を発
生することができるようにして、インバータタイプが異
なっていても単一の回路構成で２レベルインバータと３
レベルインバータの一方を選択して制御することがで
き、製造において２レベルインバータ用、３レベルイン
バータ用を区別することなく共通に使用できるインバー
タ制御装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】請求項１の発明のインバ
ータ制御装置は、インバータの電圧基準を設定する電圧
基準演算回路と、２レベルインバータと３レベルインバ
ータとのインバータタイプ選択信号と前記電圧基準演算
回路から出力される電圧基準とから、インバータタイプ
に対応したパルス発生データを作成するパルス発生デー
タ作成部と、前記パルス発生データ作成部から出力され
るパルス発生データをもとに第１のインバータゲートパ
ルスを発生するパルス発生回路と、３レベルインバータ
が選択されているときには、固定データを第２のインバ
ータゲートパルスとして出力するとともに前記電圧基準
演算回路から出力される電圧基準の極性に応じたゲート
切替信号を出力し、２レベルインバータが選択されてい
るときには、常に前記第１のインバータゲートパルスが
使用されるようにゲート切替信号を出力するＰＷＭ／固
定パルス判別回路と、前記パルス発生回路から出力され
る第１のインバータゲートパルスと前記ＰＷＭ／固定パ
ルス判別回路から出力される第２のインバータゲートパ
ルスとを、前記ＰＷＭ／固定パルス判別回路から出力さ
れるゲート切替信号に応じて切り替えて外部接続される
ゲートアンプ回路へ出力する２レベル／３レベルゲート
切替回路とを備えたものである。

【０００９】請求項１の発明のインバータ制御装置で
は、ハードウェアで構成される２レベルインバータ用の
ゲートパルス発生回路と２レベル／３レベルゲート切替
回路とを組み合わせることによって３レベルインバータ
用のゲートパルス発生回路を構築することができ、単一
の回路構成で２レベルインバータと３レベルインバータ
の一方を選択して制御することができる。

【００１０】請求項２の発明は、請求項１に記載のイン
バータ制御装置において、前記第２のインバータゲート
パルスを前記ゲートアンプ回路に出力する際に１相あた
り４本のゲート信号のうち２本あるいは３本だけを出力
する方式とし、外部の２レベルインバータ用のゲートア
ンプ回路にはそのまま接続し、３レベルインバータ用の
ゲートアンプ回路にはそのゲートアンプ回路内で残りの
信号を再生させるものである。

【００１１】請求項２の発明のインバータ制御装置で
は、ハードウェアで構成される２レベルインバータ用の
ゲートパルス発生回路と２レベル／３レベルゲート切替
回路とを組み合わせ、さらに３レベルインバータ用のゲ
ート信号インタフェース部の信号本数を２レベルインバ
ータと同数にすることにより、ゲート信号インタフェー
ス部を含めて３レベルインバータ用のゲートパルス発生
回路を構築することができ、単一の回路構成で２レベル
インバータと３レベルインバータの一方を選択して制御
することができる。

【００１２】請求項３の発明は、請求項１に記載のイン
バータ制御装置において、前記第２のインバータゲート
パルスを前記ゲートアンプ回路に出力する際に１相あた
り４本のゲート信号のうち４本全てを出力する方式と
し、２レベルインバータ用のゲートアンプ回路上では不
要なゲート信号は不使用にするものである。

【００１３】請求項３の発明のインバータ制御装置で
は、ハードウェアで構成される２レベルインバータ用の
ゲートパルス発生回路と２レベル／３レベルゲート切替
回路とを組み合わせ、さらに２レベルインバータのゲー
ト信号インタフェース部の信号本数を３レベルインバー
タと同数にすることにより、ゲート信号インタフェース
部を含めて３レベルインバータ用のゲートパルス発生回
路を構築することができ、単一の回路構成で２レベルイ
ンバータと３レベルインバータの一方を選択して制御す
ることができる。

【００１４】請求項４の発明は、請求項１に記載のイン
バータ制御装置において、２レベルインバータ用の、か
つデッドタイムの設定変更が可能なデッドタイム回路を
主制御回路上に持ち、３レベルインバータ使用時は前記
主制御回路上のデッドタイム回路の設定を零に設定して
使用するものである。

【００１５】請求項４の発明のインバータ制御装置で
は、デッドタイム回路を持つことにより、２レベルイン
バータ用ゲートアンプ回路上のデッドタイム回路が不要
で、ハードウェアで構成される２レベルインバータ用の
ゲートパルス発生回路とデッドタイム設定が可変である
デッドタイム回路と２レベル／３レベルゲート切替回路
とを組み合わせることによって、３レベルインバータ用
のゲートパルス発生回路を構築することができ、単一の
回路構成で２レベルインバータと３レベルインバータの
一方を選択して制御することができる。

【００１６】請求項５の発明は、請求項１に記載のイン
バータ制御装置において、前記パルス発生回路は、パル
ス発生データである電圧基準をもとに、所定周期間の出
力電圧平均値が該電圧基準と一致するようなパルスを出
力するキャリア比較型ＰＷＭ構成であり、前記パルス発
生データ作成部は、３レベルインバータが選択されてい
る場合に電圧基準を正極性と負極性とに分離する回路
と、電圧基準が正極性の場合には「電圧基準出力＝電圧
基準入力−キャリア振幅」で変換し、またはこれと等価
となるようにキャリアの値自体を変換し、電圧基準が負
極性の場合には「電圧基準出力＝電圧基準入力＋キャリ
ア振幅」で変換し、またはこれと等価となるようにキャ
リアの値自体を変換する３レベルインバータ電圧基準変
換回路またはキャリア変換回路と、３レベルインバータ
が選択されている場合に前記３レベルインバータ電圧基
準変換回路の出力を前記パルス発生回路へ出力し、２レ
ベルインバータが選択されている場合は電圧基準入力を
前記パルス発生回路へ出力する２レベル／３レベル電圧
基準切替回路とを有するものである。

【００１７】請求項５の発明のインバータ制御装置で
は、ハードウェアで構成される２レベルインバータ用の
ゲートパルス発生回路を２レベルインバータ用のキャリ
ア発生回路とコンパレータから成る構成とし、２レベル
／３レベルゲート切替回路とを組み合わせることによ
り、３レベルインバータ用のゲートパルス発生回路を構
築することができ、単一の回路構成で２レベルインバー
タと３レベルインバータの一方を選択して制御すること
ができる。

【００１８】請求項６の発明は、請求項１に記載のイン
バータ制御装置において、前記パルス発生回路は、オン
・オフ指令信号に応じてパルスを出力する構成であり、
前記パルス発生データ作成部は、２レベルインバータの
場合に８個の電圧ベクトル、

【数３】（Ｕ，Ｖ，Ｗ）＝（Ｐ，Ｐ，Ｐ），（Ｎ，Ｎ，
Ｎ），（Ｐ，Ｐ，Ｎ），（Ｐ，Ｎ，Ｐ），（Ｐ，Ｎ，
Ｎ），（Ｎ，Ｐ，Ｐ），（Ｎ，Ｐ，Ｎ），（Ｎ，Ｎ，
Ｐ））から電圧基準入力に応じて１個のベクトルを選択し、
“Ｐ”の場合はオン指令、“Ｎ”の場合はオフ指令とし
て出力する２レベル用電圧ベクトル発生器と、３レベル
インバータの場合に２７個の電圧ベクトル、

【数４】（Ｕ，Ｖ，Ｗ）＝（Ｐ，Ｐ，Ｐ），（０，０，
０），（Ｎ，Ｎ，Ｎ），（Ｐ，Ｐ，０），（Ｐ，０，
Ｎ），（Ｐ，Ｐ，Ｎ），（０，Ｐ，Ｎ），（Ｎ，Ｐ．
Ｎ），（Ｎ，Ｐ，０），（Ｎ，Ｐ，Ｐ），（Ｎ，０，
Ｐ），（Ｎ，Ｎ，Ｐ），（０，Ｎ，Ｐ），（Ｐ，Ｎ，
Ｐ），（Ｐ，Ｎ，０），（Ｐ，０，０），（Ｐ，Ｐ，
０），（０，Ｐ，０），（０，Ｐ，Ｐ），（０，０，
Ｐ），（Ｐ，０，Ｐ），（０，Ｎ，Ｎ），（０，０，
Ｎ），（Ｎ，０，Ｎ），（Ｎ，０，０），（Ｎ，Ｎ，
０），（０，Ｎ，０））から電圧基準入力に応じて１個のベクトルを選択して出
力し、出力される電圧ベクトルを電圧基準入力が正極性
のときには“Ｐ”でオン指令、“０”でオフ指令として
出力し、電圧基準入力が負極性のときには“０”でオン
指令、“Ｎ”でオフ指令として出力するオン・オフ指令
信号を発生する３レベル用電圧ベクトル発生器と、これ
ら２レベル用電圧ベクトル発生器と３レベル用電圧ベク
トル発生器との各々の出力を選択されているインバータ
タイプに応じて切り替える２レベル／３レベルオン・オ
フ指令切替回路とから構成されるものである。

【００１９】請求項６の発明のインバータ制御装置で
は、ハードウェアで構成される２レベルインバータ用の
ゲートパルス発生回路を電圧ベクトル発生回路から出力
されるオン・オフ指令信号で制御される構成とし、２レ
ベル／３レベルゲート切替回路とを組み合わせることに
より、３レベルインバータ用のゲートパルス発生回路を
構築することができ、単一の回路構成で２レベルインバ
ータと３レベルインバータの一方を選択して制御するこ
とができる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて詳説する。

【００２１】＜第１の実施の形態＞本発明の第１の実施
の形態を図１を用いて説明する。電圧基準演算部２は、
交流電動機に供給する電圧、周波数の電圧基準Ｓ２を出
力する。電圧基準Ｓ２はＰＷＭ／固定パルス判別回路９
とパルス発生データ作成部１３に入力される。

【００２２】ＰＷＭ／固定パルス判別回路９は、（ｉ）
３レベルインバータ選択時には、正弦波電圧基準Ｓ２の
極性が正の場合は、ゲート切替信号（１）ＳＧ１，
（２）ＳＧ２を共に“１”とし、その極性が負の場合に
はそれらを共に“０”として出力し、（ｉｉ）２レベル
インバータ選択時は、ゲート切替信号１を“０”、ゲー
ト切替信号２を“１”の固定信号として出力し、さら
に、第２のインバータゲートパルス信号として固定パル
スデータ“１”を出力する。

【００２３】パルス発生データ作成部１３は、３レベル
インバータ／２レベルインバータの選択状況に応じて、
電圧基準Ｓ２をパルス発生データＳ２０に変換する。こ
こでの変換方法は、一般的に広く知られているように、
キャリア比較型ＰＷＭ方式、空間ベクトルＰＷＭ方式、
同期ＰＷＭ方式など様々な方式がある。さらに、キャリ
ア比較型ＰＷＭにも、図２に示したようにキャリア発生
回路１とコンパレータ４を使用したタイプのものや、図
示しないアップダウンカウンタを使用したタイプのもの
など様々な種類がある。そして、これらのどの方式を選
択しても同じ結果となるため、ここではキャリア発生回
路１とコンパレータ４から成るキャリア比較型ＰＷＭ方
式の場合について説明する。

【００２４】図２に示すようにキャリア比較型ＰＷＭ方
式の場合には、２レベルインバータの選択時には、入力
される電圧基準Ｓ２をそのまま電圧基準信号Ｓ２１とし
て出力する。ここでデッドタイムの影響を低減するため
に図示したデッドタイム回路（１Ａ），（１Ｂ）６を用
いてデッドタイム補償を行い、また出力電圧を増やすた
めの処理を施してもよい。

【００２５】３レベルインバータの選択時には、電圧基
準入力Ｓ２を正極性と負極性に分離した後、以下に示す
式によって電圧基準入力Ｓ２を電圧基準出力に変換す
る。ここでキャリア振幅とは図２の＋ＭＡＸと−ＭＡＸ
を指す。

【００２６】正極性：電圧基準出力＝電圧基準入力Ｓ２−キャリア振幅…（１）負極性：電圧基準出力＝電圧基準入力Ｓ２＋キャリア振幅…（２）ここでも、デッドタイムの影響を低減するためにデッド
タイム回路（１Ａ），（１Ｂ）６によりデッドタイム補
償を行い、また出力電圧を増やすための処理を施しても
よい。

【００２７】なお、上述の変換式（１），（２）は、ア
ップダウンカウンタ式のキャリア比較型ＰＷＭ方式のよ
うに方式が異なる場合には、採用する方式に応じて変更
される。変更の方式は一般的に知られている内容なの
で、ここでは詳細説明は省略する。さらに、ここで紹介
している方式は、キャリア波形Ｓ１を基準として電圧基
準Ｓ２を変換するものだが、これらは相対関係にあるた
め、電圧基準Ｓ２を基準としてキャリア波形Ｓ１を変換
する方式でも構わない。

【００２８】２レベル／３レベル電圧基準切替部５は、
２レベルインバータの選択時には電圧基準Ｓ２をそのま
ま電圧基準信号Ｓ２１として出力し、３レベルインバー
タの選択時には上式（１），（２）で変換された電圧基
準出力が電圧基準信号Ｓ２１として出力される。

【００２９】パルス発生回路１において、キャリア発生
回路１は設定されたキャリア周波数の三角波（キャリ
ア）Ｓ１を発生し、このキャリアＳ１と電圧基準信号Ｓ
２１とがコンパレータ４に入力され、大小比較の結果、
電圧基準信号Ｓ２１の方が大きい場合は“１”、小さい
場合は“０”となる第１のインバータゲートパルスＳ３
が出力される。

【００３０】このパルスＳ３はデッドタイム回路（１
Ａ）６に入力される。デッドタイム回路（１Ａ）６は、
２レベルインバータの選択時にはデッドタイム相当のオ
ンディレイ処理を施した後に第１のインバータゲートパ
ルスＳ３＋として出力する。３レベルインバータの選択
時には、ここでのデッドタイム設定を零として使用する
ので入力パルスＳ３がそのまま第２のインバータゲート
パルス信号Ｓ４＋として出力される。

【００３１】一方、デッドタイム回路（１Ｂ）６にはパ
ルスＳ３の反転信号が入力される。デッドタイム回路
（１Ｂ）６は、２レベルインバータの選択時にはデッド
タイム相当のオンディレイ処理を施した後に第１のイン
バータゲートパルス信号Ｓ３−として出力する。３レベ
ルインバータの選択時には、ここでのデッドタイム設定
を零として使用するので反転された入力パルスＳ３がそ
のまま第２のインバータゲートパルスＳ４−として出力
される。なお、このデッドタイム回路（１Ａ），（１
Ｂ）６は２レベルインバータ用の回路であり、２レベル
インバータゲート回路１０上に移動した構成でもかまわ
ない。

【００３２】２レベル／３レベルゲート切替回路８に
は、第１のインバータゲートパルスＳ３＋，Ｓ３−と第
２のインバータゲートパルスＳ４＋，Ｓ４−、及びＰＷ
Ｍ／固定パルス判別回路９からのゲート切替信号（１）
ＳＧ１、ゲート切替信号（２）ＳＧ２が入力される。

【００３３】２レベル／３レベルゲート切替回路８は、
ゲート切替信号（１）ＳＧ１が“０”の場合にはデッド
タイム回路（１Ａ）から伝達される第１のインバータゲ
ートパルスＳ３＋を出力し、ゲート切替信号（１）ＳＧ
１が“１”の場合には第２のインバータゲートパルスＳ
４＋を出力する。この出力パルスは、２レベルインバー
タの選択時にはスイッチング素子を上から順に１番目、
２番目として１番目の素子のゲート信号となり、３レベ
ルインバータの選択時にはスイッチング素子を上から順
に１番目、２番目、３番目、４番目として２番目の素子
のゲート信号となる。

【００３４】２レベル／３レベルゲート切替回路８は、
さらにゲート切替信号（２）ＳＧ２が“１”の場合はデ
ッドタイム回路（１Ｂ）６から伝達される第１のインバ
ータゲートパルスＳ３−を出力し、ゲート切替信号
（２）ＳＧ２が“０”の場合は第２のインバータゲート
パルスＳ４−を出力する。この出力パルスＳ３−，Ｓ４
−は、２レベルインバータの選択時には、スイッチング
素子を上から順に１番目、２番目として２番目の素子の
ゲート信号となり、３レベルインバータの選択時には、
スイッチング素子を上から順に１番目、２番目、３番
目、４番目として３番目の素子のゲート信号となる。

【００３５】これらの信号Ｓ３＋，Ｓ３−，Ｓ４＋，Ｓ
４−は、２レベル／３レベルインバータ共通のインタフ
ェース用コネクタ１４を介して、２レベルインバータの
場合には、２レベルインバータゲート回路１０に渡され
て、ゲートアンプ１２を通った後にスイッチング素子へ
と出力される。３レベルインバータの場合には、３レベ
ルインバータゲート回路１１に入力された２番目ゲート
信号Ｓ４＋を反転処理した信号を４番目ゲート信号と
し、入力された３番目ゲート信号Ｓ４−を反転処理した
信号を１番目ゲート信号とし、１番目から４番目ゲート
信号をデッドタイム回路（２Ａ），（２Ｂ），（２
Ｃ），（２Ｄ）各々に入力した後に、ゲートアンプ２１
を介してスイッチング素子へと出力される。

【００３６】第１の実施の形態のインバータ制御装置で
は、以上のような構成の主制御回路Ｍ及びゲートアンプ
回路Ｇを用いることにより、ゲート信号インタフェース
１４を含めて２レベルインバータ用と同一の回路構成で
３レベルインバータ用のゲートパルス発生回路を構築す
ることができ、単一の回路構成で２レベルインバータと
３レベルインバータの一方を選択して制御することがで
きる。

【００３７】なお、本実施の形態の場合、図３に示す構
成にすることもできる。すなわち、２レベル／３レベル
ゲート切替回路８では３レベルインバータ用のゲート信
号を４本（つまり、Ｓ３＋，Ｓ４＋を２本、Ｓ３−，Ｓ
４−を２本の合計４本）出力できる構成とし、２レベル
インバータ選択時には２番目及び３番目のゲート信号だ
けを使用する。この場合、ゲート信号インタフェース用
コネクタ１４はゲート信号４本をインタフェースできる
構成とし、２レベルインバータゲート回路１０では１番
目及び４番目のゲート信号を不使用とする。このような
構成の主制御回路Ｍ及びゲートアンプ回路Ｇを用いるこ
とでも、上記のインバータ制御装置と同様の効果が得ら
れる。

【００３８】＜第２の実施の形態＞図４を用いて、本発
明の第２の実施の形態について説明する。第２の実施の
形態のインバータ制御装置は、ＰＷＭ方式を空間ベクト
ル方式としたものである。パルス発生データ作成部１３
におけるパルス発生ロジック回路１５は、電圧基準Ｓ２
を入力し、３レベルインバータの選択時には図４の上側
のベクトル図にしたがって電圧ベクトルを選択し、２レ
ベルインバータの選択時には下側の電圧ベクトル図にし
たがって電圧ベクトルを選択する。

【００３９】２レベルインバータ選択時の電圧ベクトル
は“Ｐ”または“Ｎ”で与えられ、下記８個（＝２3
個）のベクトルから１個のベクトルを選択することにな
る。

【００４０】

【数５】（Ｕ，Ｖ，Ｗ）＝（Ｐ，Ｐ，Ｐ），（Ｎ，Ｎ，
Ｎ），（Ｐ，Ｐ，Ｎ），（Ｐ，Ｎ，Ｐ），（Ｐ，Ｎ，
Ｎ），（Ｎ，Ｐ，Ｐ），（Ｎ，Ｐ，Ｎ），（Ｎ，Ｎ，
Ｐ））ここで、“Ｐ”の場合はオン指令、“Ｎ”の場合はオフ
指令として扱われる。

【００４１】３レベルインバータ選択時の電圧ベクトル
は“Ｐ”，“０”，“Ｎ”で与えられ、下記２７個（＝
３3 個）のベクトルから１個のベクトルを選択する。

【００４２】

【数６】（Ｕ，Ｖ，Ｗ）＝（Ｐ，Ｐ，Ｐ），（０，０，
０），（Ｎ，Ｎ，Ｎ），（Ｐ，Ｐ，０），（Ｐ，０，
Ｎ），（Ｐ，Ｐ，Ｎ），（０，Ｐ，Ｎ），（Ｎ，Ｐ．
Ｎ），（Ｎ，Ｐ，０），（Ｎ，Ｐ，Ｐ），（Ｎ，０，
Ｐ），（Ｎ，Ｎ，Ｐ），（０，Ｎ，Ｐ），（Ｐ，Ｎ，
Ｐ），（Ｐ，Ｎ，０），（Ｐ，０，０），（Ｐ，Ｐ，
０），（０，Ｐ，０），（０，Ｐ，Ｐ），（０，０，
Ｐ），（Ｐ，０，Ｐ），（０，Ｎ，Ｎ），（０，０，
Ｎ），（Ｎ，０，Ｎ），（Ｎ，０，０），（Ｎ，Ｎ，
０），（０，Ｎ，０））これを後段の３レベル用電圧ベクトル変換部１６で、正
弦波電圧基準Ｓ２の極性が正の場合と負の場合とで、下
記のような変換を行う。

【００４３】

【数７】正極性時：Ｐ→オン信号、０→オフ信号負極性時：０→オン信号、Ｎ→オフ信号上記の変換を行い、オン・オフ指令信号Ｓ２２としてパ
ルス発生回路１２に渡す。パルス発生回路１２は、オン
・オフ指令信号Ｓ２２に応じたパルスＳ３を発生する。

【００４４】なお、図４に示す第２の実施の形態におい
て、その他の構成は図１及び図２に示した第１の実施の
形態と共通である。

【００４５】第２の実施の形態のインバータ制御装置に
よれば、以上の構成の主制御回路Ｍ及びゲートアンプ回
路Ｇを用いることにより、ゲート信号インタフェース１
４を含めて２レベルインバータ用及び３レベルインバー
タ用のゲートパルス発生回路を構築することができ、単
一の回路構成で２レベルインバータと３レベルインバー
タの一方を選択して制御することができる。

【００４６】

【発明の効果】以上のように本発明によれば、インバー
タタイプが異なっていても単一の回路構成で２レベルイ
ンバータと３レベルインバータの一方を選択して制御す
ることができ、製造において２レベルインバータ用、３
レベルインバータ用を区別することなく共通に製造する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の回路構成図。

【図２】図１のインバータ制御装置におけるパルス発生
データ作成部を詳しく示した回路構成図。

【図３】上記の第１に実施の形態の変形例の回路構成
図。

【図４】本発明の第２の実施の形態の回路構成図。

【図５】従来の２レベルインバータ制御装置の回路構成
図。

【図６】従来の３レベルインバータ制御装置の回路構成
図。

【符号の説明】

１…キャリア発生回路２…電圧基準演算部３…３レベルインバータ電圧基準変換部４…コンパレータ回路５…２レベル／３レベル電圧基準切替部６…デッドタイム回路７…２レベル／３レベルオン・オフ指令切替部８…２レベル／３レベルゲート切替回路９…ＰＷＭ／固定パルス判別回路１０…２レベルインバータゲート回路１１…３レベルインバータゲート回路１２…パルス発生回路１３…パルス発生データ作成部１４…インタフェース１５…パルス発生ロジック部１６…３レベル用電圧ベクトル変換部Ｍ主回路Ｇゲートアンプ回路

Claims

【特許請求の範囲】

【請求項１】インバータの電圧基準を設定する電圧基
準演算回路と、２レベルインバータと３レベルインバータとのインバー
タタイプ選択信号と前記電圧基準演算回路から出力され
る電圧基準とから、インバータタイプに対応したパルス
発生データを作成するパルス発生データ作成部と、前記パルス発生データ作成部から出力されるパルス発生
データをもとに第１のインバータゲートパルスを発生す
るパルス発生回路と、３レベルインバータが選択されているときには、固定デ
ータを第２のインバータゲートパルスとして出力すると
ともに前記電圧基準演算回路から出力される電圧基準の
極性に応じたゲート切替信号を出力し、２レベルインバ
ータが選択されているときには、常に前記第１のインバ
ータゲートパルスが使用されるようにゲート切替信号を
出力するＰＷＭ／固定パルス判別回路と、前記パルス発生回路から出力される第１のインバータゲ
ートパルスと前記ＰＷＭ／固定パルス判別回路から出力
される第２のインバータゲートパルスとを、前記ＰＷＭ
／固定パルス判別回路から出力されるゲート切替信号に
応じて切り替えて外部接続されるゲートアンプ回路に出
力する２レベル／３レベルゲート切替回路とを備えて成
るインバータ制御装置。
【請求項２】請求項１に記載のインバータ制御装置に
おいて、前記第２のインバータゲートパルスを前記ゲー
トアンプ回路に出力する際に１相あたり４本のゲート信
号のうち２本あるいは３本だけを出力する方式とし、外
部の２レベルインバータ用のゲートアンプ回路にはその
まま接続し、３レベルインバータ用のゲートアンプ回路
にはそのゲートアンプ回路内で残りの信号を再生させる
ことを特徴とするインバータ制御装置。
【請求項３】請求項１に記載のインバータ制御装置に
おいて、前記第２のインバータゲートパルスを前記ゲー
トアンプ回路に出力する際に１相あたり４本のゲート信
号のうち４本全てを出力する方式とし、２レベルインバ
ータ用のゲートアンプ回路上では不要なゲート信号は不
使用にすることを特徴とするインバータ制御装置。
【請求項４】請求項１に記載のインバータ制御装置に
おいて、２レベルインバータ用の、かつデッドタイムの
設定変更が可能なデッドタイム回路を主制御回路上に持
ち、３レベルインバータ使用時は前記主制御回路上のデ
ッドタイム回路の設定を零に設定して使用することを特
徴とするインバータ制御装置。
【請求項５】請求項１に記載のインバータ制御装置に
おいて、前記パルス発生回路は、パルス発生データであ
る電圧基準をもとに、所定周期間の出力電圧平均値が該
電圧基準と一致するようなパルスを出力するキャリア比
較型ＰＷＭ構成をであり、前記パルス発生データ作成部
は、３レベルインバータが選択されている場合に電圧基
準を正極性と負極性とに分離する回路と、電圧基準が正
極性の場合には「電圧基準出力＝電圧基準入力−キャリ
ア振幅」で変換し、またはこれと等価となるようにキャ
リアの値自体を変換し、電圧基準が負極性の場合には
「電圧基準出力＝電圧基準入力＋キャリア振幅」で変換
し、またはこれと等価となるようにキャリアの値自体を
変換する３レベルインバータ電圧基準変換回路またはキ
ャリア変換回路と、３レベルインバータが選択されてい
る場合に前記３レベルインバータ電圧基準変換回路の出
力を前記パルス発生回路へ出力し、２レベルインバータ
が選択されている場合は電圧基準入力を前記パルス発生
回路へ出力する２レベル／３レベル電圧基準切替回路と
を有することを特徴とするインバータ制御装置。
【請求項６】請求項１に記載のインバータ制御装置に
おいて、前記パルス発生回路は、オン・オフ指令信号に
応じてパルスを出力する構成であり、前記パルス発生デ
ータ作成部は、２レベルインバータの場合に８個の電圧
ベクトル、【数１】（Ｕ，Ｖ，Ｗ）＝（Ｐ，Ｐ，Ｐ），（Ｎ，Ｎ，
Ｎ），（Ｐ，Ｐ，Ｎ），（Ｐ，Ｎ，Ｐ），（Ｐ，Ｎ，
Ｎ），（Ｎ，Ｐ，Ｐ），（Ｎ，Ｐ，Ｎ），（Ｎ，Ｎ，
Ｐ））から電圧基準入力に応じて１個のベクトルを選択し、
“Ｐ”の場合はオン指令、“Ｎ”の場合はオフ指令とし
て出力する２レベル用電圧ベクトル発生器と、３レベル
インバータの場合に２７個の電圧ベクトル、【数２】（Ｕ，Ｖ，Ｗ）＝（Ｐ，Ｐ，Ｐ），（０，０，
０），（Ｎ，Ｎ，Ｎ），（Ｐ，Ｐ，０），（Ｐ，０，
Ｎ），（Ｐ，Ｐ，Ｎ），（０，Ｐ，Ｎ），（Ｎ，Ｐ．
Ｎ），（Ｎ，Ｐ，０），（Ｎ，Ｐ，Ｐ），（Ｎ，０，
Ｐ），（Ｎ，Ｎ，Ｐ），（０，Ｎ，Ｐ），（Ｐ，Ｎ，
Ｐ），（Ｐ，Ｎ，０），（Ｐ，０，０），（Ｐ，Ｐ，
０），（０，Ｐ，０），（０，Ｐ，Ｐ），（０，０，
Ｐ），（Ｐ，０，Ｐ），（０，Ｎ，Ｎ），（０，０，
Ｎ），（Ｎ，０，Ｎ），（Ｎ，０，０），（Ｎ，Ｎ，
０），（０，Ｎ，０））から電圧基準入力に応じて１個のベクトルを選択して出
力し、出力される電圧ベクトルを電圧基準入力が正極性
のときには“Ｐ”でオン指令、“０”でオフ指令として
出力し、電圧基準入力が負極性のときには“０”でオン
指令、“Ｎ”でオフ指令として出力するオン・オフ指令
信号を発生する３レベル用電圧ベクトル発生器と、これ
ら２レベル用電圧ベクトル発生器と３レベル用電圧ベク
トル発生器との各々の出力を選択されているインバータ
タイプに応じて切り替える２レベル／３レベルオン・オ
フ指令切替回路とから構成されることを特徴とするイン
バータ制御装置。