JP2002216474A

JP2002216474A - コンピュータシステムとそのメモリリフレッシュ方法

Info

Publication number: JP2002216474A
Application number: JP2001012394A
Authority: JP
Inventors: Takehito Ariizumi; 武仁有泉
Original assignee: NEC Computertechno Ltd
Current assignee: NEC Computertechno Ltd
Priority date: 2001-01-19
Filing date: 2001-01-19
Publication date: 2002-08-02

Abstract

(57)【要約】【課題】共有メモリシステムを構成する複数の各記憶
装置のリフレッシュ起動の、効率よく同時に実行し、１
要求あたりのスループットを高める。【解決手段】複数の記憶装置を備えるコンピュータシ
ステム１００において、各記憶装置に対しメモリをリフ
レッシュする動作タイミングを指示する外部接続装置３
０を備え、記憶装置は、各記憶装置に共通のクロックに
基づきカウントアップするカウンタ２５０を備え、外部
接続装置３０から各記憶装置のそれぞれに対して同時に
発行されるリフレッシュ開始要求に応じて、リフレッシ
ュ開始要求の受信時点から予め設定された一定周期毎に
当該記憶装置内のメモリをリフレッシュし、これによ
り、複数の各記憶装置におけるリフレッシュの動作を同
一タイミングにより起動することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、共有メモリシステ
ムに関し、特に、システムを構成する複数の各メモリを
効果的にリフレッシュするコンピュータシステムとその
メモリリフレッシュ方法に関する。

【０００２】

【従来の技術】従来の、複数の記憶装置を備えるシステ
ムの各メモリのリフレッシュ方式においては、例えば特
開昭６２−２５６２９９号公報に開示された従来技術に
示されるように、記憶装置毎にリフレッシュ動作タイミ
ングをずらす方式のものがある。この従来技術では、リ
フレッシュ動作タイミングをずらすことにより、リフレ
ッシュ起動時に発生する電流を分散させ、誤動作又は電
流雑音を抑えることを目的としている。

【０００３】図６は、この従来のリフレッシュ方式の一
実施例を示すブロック図である。

【０００４】この従来の共有メモリシステムでは、ＤＲ
ＡＭ（Dynamic RAM）を使用した記憶装置６２−１、・
・・、６２−ｎと、それぞれの記憶装置に物理的な位置
情報を外部から供給する物理情報線６３−１、・・・、
６３−ｎと、全ての記憶装置に情報を供給し、記憶装置
からの情報をとこれを外部装置に送る情報線６１を備え
ている。

【０００５】第１から第ｎまでの各記憶装置６２−１、
・・・、６２−ｎは、情報処理装置が動作を開始する時
にリフレッシュの開始を指示する信号を受け取り、当該
記憶装置に接続する第１から第ｎまでの各物理情報線６
３−１、・・・、６３−ｎから得た情報を基にリフレッ
シュの開始タイミングを決定する。

【０００６】図７は、上記リフレッシュ開始タイミング
の決定を説明するための図である。

【０００７】図７を参照するとこの従来のシステムで
は、カウンタ制御回路６４は、制御信号線６０上のリフ
レッシュ開始信号を受けると、物理情報線６３からの物
理情報を適宜変換し、リフレッシュ周期を決定している
カウンタ６５の初期値として供給しセットする。

【０００８】カウンタ６５は、前記初期値からカウント
を開始し、リフレッシュ周期に示すある値に達するとリ
フレッシュ要求信号線６７にリフレッシュ要求信号を当
該記憶装置に含まれる記憶装置制御回路（図示せず）に
出力し、記憶装置制御回路はリフレッシュ動作を開始す
る。また、このリフレッシュ要求は、カウンタ制御回路
６４にも供給され、カウンタ制御回路６４はカウンタ６
５を全て“０”にリセットする。このためカウンタ６５
は、以後ＤＲＡＭによって規定された一定のリフレッシ
ュ周期でリフレッシュ動作を行なう。

【０００９】このように、各々の記憶装置で物理情報線
からの情報を適宜変更したカウンタ６５の初期値とする
ことで、各記憶装置におけるリフレッシュタイミングが
相互に重複しないように設定することができる、図８
は、上記リフレッシュ方式のタイムチャートの一例を示
す図である。

【００１０】各記憶装置にセットされる初期値が異なる
ため、第１から第ｎの各記憶装置６２−１、・・・、６
２−ｎがそれぞれのタイミングにおいて順次リフレッシ
ュ動作が繰り返されて、記憶装置内のＤＲＡＭに格納さ
れている情報が保持される。またこの従来のシステムで
は、情報処理装置内の各記憶装置のリフレッシュ動作を
それぞれにずらして実行し、リフレッシュ時に一時的に
大量の電流が流入することを防止し、装置の誤動作や雑
音の原因を軽減するのである。

【００１１】じかし、現在のシステムでは、リフレッシ
ュを実行する各装置の性能が向上し、例え全ての記憶装
置のリフレッシュ動作が同時に実行された場合において
も、従来の問題点であった、リフレッシュ時に一時的に
大量の電流が流入することや装置の誤動作や雑音の発生
等の問題が解消されている。このため、現在のシステム
においては、リフレッシュの動作を各記憶装置毎にずら
して実行する必要はない。

【００１２】

【発明が解決しようとする課題】上述したように従来の
システムでは、以下に述べるような問題点があった。

【００１３】第１に、従来のリフレッシュの方式を実現
するためには、大規模なシステムが必要となるという問
題点があった。

【００１４】これは、従来の方式は、各記憶装置におい
て個別に物理情報を入手する方式であり、各装置におい
て物理情報を装置内に供給するためのケーブルが必要に
なる等の問題があった。また、物理情報を適宜に変換す
るためハードウエアが必要になり、これもシステムを大
規模にする要因の一つとなっていた。

【００１５】第２に、１回の要求あたりのスループット
が増大し、システムの性能が悪化するという問題点があ
った。

【００１６】これは、通常の共有メモリシステムにおけ
るメモリのアドレス付与の方式においては、例えば第１
から第４までの４台の記憶装置を備える場合において
は、第１の記憶装置に対して“０”、“４”、“８”、
…、第２の記憶装置に対して、“１”、“５”、
“９”、…、第３の記憶装置に対して、“２”、
“６”、“１０”、…、第４の記憶装置に対して、
“３”、“７”、“１１”、…、という構成がとられて
いる。このため、プロセッサから発行された連続したア
ドレスにアクセスするメモリアクセス要求が、これらの
全ての記憶装置に対して発行されるため、相互に重複し
ないように並んでいるビジー期間に遭遇し、メモリアク
セス要求が待たされる確率が高くなり、１メモリアクセ
ス要求を処理する時間が延びるのであった。また、この
理由により、システムの性能が低下してしまうのであっ
た。

【００１７】以上のように、リフレッシュを必要とする
記憶装置を持つシステムにおいては、従来では、記憶装
置のリフレッシュ起動中に消費される電流の影響が大き
く、装置毎にリフレッシュを分散して起動を行ってい
た。しかし現在では、装置の性能の向上により、装置毎
にリフレッシュを分散して起動する必要がなくなった。
更に、近年のシステムの大型化や高速化に伴い、リフレ
ッシュによるビジー期間が占めるシステム性能の割合が
高くなっている。このため、システムの性能のアップを
計るために、リフレッシュを効率よく重複して起動する
方式が求められることになった。

【００１８】本発明の第１の目的は、上記従来技術の欠
点を解決し、共有メモリシステムを構成する複数の各記
憶装置（例えば、主記憶装置）のリフレッシュ起動を、
効率よく同時に実行することにより、演算装置から見え
る記憶装置のビジー期間を短くし、１要求あたりのスル
ープットを高め、システムとしての高い性能を実現する
コンピュータシステムとそのメモリリフレッシュ方法を
提供することである。

【００１９】本発明の第２の目的は、上記従来技術の欠
点を解決し、効率的なリフレッシュ処理を、より少ない
ハードウエア構成により実現するコンピュータシステム
とそのメモリリフレッシュ方法を提供することにある。

【００２０】

【課題を解決するための手段】上記目的を達成するため
本発明のコンピュータシステムでは、複数の記憶装置を
備えるコンピュータシステムにおいて、前記記憶装置
は、各前記記憶装置のそれぞれに対して同時に発行され
る、各前記記憶装置内のメモリをリフレッシュする動作
タイミングを指示するリフレッシュ開始要求を受信し、
受信時点から予め設定された一定周期毎に、当該記憶装
置内のメモリをリフレッシュし、複数の各前記記憶装置
におけるリフレッシュの動作を、同一タイミングにより
起動することを特徴とする。

【００２１】このため、本発明のコンピュータシステム
では、初期設定時にリフレッシュ開始信号を送出するだ
けで、共有メモリシステムを構成する主記憶装置全ての
リフレッシュ起動が常に一定周期で同時に実行する機能
を具備するのである。

【００２２】請求項２の本発明のコンピュータシステム
は、前記記憶装置は、各前記記憶装置に共通のクロック
に基づきカウントアップするカウンタと、各前記記憶装
置に共通の、リフレッシュを起動する一定周期を示すカ
ウンタ値である周期設定値を記録する周期設定部と、当
該記憶装置内の前記カウンタの値が前記周期設定値に達
した時点で、当該記憶装置におけるメモリのリフレッシ
ュの起動を指示するリフレッシュ起動生成部と、前記リ
フレッシュ開始要求が受信された時点、及び前記リフレ
ッシュ起動生成部からリフレッシュの起動が指示された
時点において、前記カウンタの値をリセットするゲート
回路を備えることを特徴とする。

【００２３】請求項３の本発明のコンピュータシステム
は、前記記憶装置は、当該記憶装置内のメモリを制御
し、前記リフレッシュ起動生成部の指示に応じて前記メ
モリのリフレッシュの処理を実行する要求制御部を備え
ることを特徴とする。

【００２４】請求項４の本発明のコンピュータシステム
は、各前記記憶装置に共通の前記クロックがシステムク
ロックであり、各前記記憶装置内の前記カウンタは、前
記クロックの１ターン毎にクロックアップし、各前記記
憶装置は、前記リフレッシュ開始要求を前記クロックの
同一のターンにおいて受け付けることを特徴とする。

【００２５】請求項５の本発明のコンピュータシステム
は、複数の演算部を備え、各前記演算部が各前記記憶装
置を共有することを特徴とする。

【００２６】請求項６の本発明のコンピュータシステム
は、各前記記憶部に対し、メモリをリフレッシュする動
作タイミングを指示するリフレッシュ指示部を備え、前
記リフレッシュ指示部が、各前記演算部及び各前記記憶
装置のそれぞれと互いに接続するためのインタフェース
を備えることを特徴とする。

【００２７】請求項７の本発明のコンピュータシステム
は、前記記憶装置が、主記憶装置であることを特徴とす
る。

【００２８】請求項８の本発明の記憶装置は、メモリを
リフレッシュする動作タイミングを指定するリフレッシ
ュ開始要求を、外部の装置から受け付ける要求制御部を
備え、前記リフレッシュ開始要求に応じて、前記リフレ
ッシュ開始要求の受信時点から予め設定された一定周期
毎に、前記メモリをリフレッシュすることを特徴とす
る。

【００２９】請求項９の本発明の記憶装置は、外部から
通知されるクロックに基づいてカウントアップするカウ
ンタと、リフレッシュを起動する一定周期を示すカウン
タ値である周期設定値を記録する周期設定部と、前記カ
ウンタの値が前記周期設定値に達した時点で、前記メモ
リのリフレッシュの起動を指示するリフレッシュ起動生
成部と、前記リフレッシュ開始要求が受信された時点、
及び前記リフレッシュ起動生成部からリフレッシュの起
動が指示された時点において、前記カウンタの値をリセ
ットするオアゲートを備えることを特徴とする。

【００３０】請求項１０の本発明の記憶装置は、前記メ
モリを制御し、前記リフレッシュ起動生成部の指示に応
じて前記メモリのリフレッシュの処理を実行する要求制
御部を備えることを特徴とする。

【００３１】請求項１１の本発明の記憶装置は、複数の
演算部のそれぞれと互いに接続するための、複数のイン
タフェースを備えることを特徴とする。

【００３２】請求項１２の本発明のメモリリフレッシュ
方法は、複数の記憶装置を備えるコンピュータシステム
の、各前記記憶装置のメモリのリフレッシュを制御する
メモリリフレッシュ方法において、各前記記憶装置のそ
れぞれに対して同時に、メモリをリフレッシュする動作
タイミングを指示するリフレッシュ開始要求を発行する
リフレッシュ指示ステップと、各前記記憶装置におい
て、当該記憶装置に備えるカウンタを各前記記憶装置に
共通のクロックに基づきカウントアップするステップ
と、前記リフレッシュ開始要求に応じて、前記リフレッ
シュ開始要求の受信時点から予め設定された一定周期毎
に当該記憶装置内のメモリをリフレッシュするステップ
を備え、これにより、複数の各前記記憶装置におけるリ
フレッシュの動作を、同一タイミングにより起動するこ
とを特徴とする。

【００３３】請求項１３の本発明のメモリリフレッシュ
方法は、各前記記憶装置において、前記リフレッシュ開
始要求が受信された時点において、前記カウンタの値を
リセットするステップと、各前記記憶装置に共通のリフ
レッシュを起動する一定周期を示すカウンタ値である周
期設定値の設定に基づき、当該記憶装置の前記カウンタ
の値が前記周期設定値に達した時点で、当該カウンタの
値をリセットし、かつ当該記憶装置のメモリをリフレッ
シュするステップを備えることを特徴とする。

【００３４】請求項１４の本発明のメモリリフレッシュ
方法は、複数の演算部を備え、各前記演算部が各前記記
憶装置を共有することを特徴とする。

【００３５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００３６】図１は、本発明の第１の実施の形態によ
る、複数のメモリを共有するコンピュータシステムの構
成を示すブロック図である。

【００３７】図１を参照すると、本実施の形態のコンピ
ュータシステムは、第１から第ｍまでのｍ個の演算装置
１１、１２、・・・、１ｍと、第１から第ｎまでのｎ個
の記憶装置２１、２２、・・・、２ｎを備え、このそれ
ぞれに外部接続装置３０（リフレッシュ指示部）を接続
している。また、ここで各記憶装置２１、・・・、２ｎ
は、各演算装置１１、・・・、１ｍにより共有されて制
御される。

【００３８】各演算装置１１、・・・、１ｍは、演算装
置インタフェース１１２１、・・・、１ｍ２ｎを介して
各記憶装置２１、・・・、２ｎと接続され、各記憶装置
２１、・・・、２ｎに対して要求（リクエスト）の送出
や応答（リプライ）の監視を行なう。各演算装置１１、
・・・、１ｍは、外部接続装置インタフェース１１３
０、・・・、１ｍ３０も備えていて、外部接続装置３０
と接続し、外部接続装置３０に対して要求／応答のコマ
ンドを入出力している。

【００３９】各記憶装置２１、・・・、２ｎは、演算装
置インタフェース１１２１、・・・、１ｍ２ｎを介し
て、各演算装置１１、・・・、１ｍからの要求を受け付
けてメモリアクセスを実行し、完了後に同パスを使用し
て応答を返却する。各記憶装置２１、・・・、２ｎは、
外部接続装置インタフェース２１３０、・・・、２ｎ３
０も備えていて、外部接続装置３０と接続し、外部接続
装置３０に対して要求／応答のコマンドを入出力してい
る。

【００４０】また、この各記憶装置２１、・・・、２ｎ
には、例えば、本コンピュータシステムの主記憶装置を
用いることができる。

【００４１】図２は、図１の例に示されるｎ個の各記憶
装置２１、・・・、２ｎに対するアドレスの割当ての一
例を示す図である。図２の例では、第１の記憶装置２１
のアドレスは、“０”、“ｎ”、“２ｎ”、…、第２の
記憶装置２２のアドレスは、“１”、“ｎ＋１”、“２
ｎ＋１”、…、以下同様にして、第ｎの記憶装置２ｎの
アドレスは、“ｎ−１”、“２ｎ−１”、“３ｎ−
１”、…と振られている。

【００４２】外部接続装置３０（リフレッシュ指示部）
は、各演算装置１１、・・・、１ｍと各記憶装置２１、
・・・、２ｎとのそれぞれに、外部接続装置インタフェ
ース１１３０、・・・、１ｍ３０と、外部接続装置イン
タフェース２１３０、・・・、２ｎ３０のそれぞれによ
り接続され、要求や応答のコマンドを入出力している。
ここで外部接続装置３０は、各記憶装置２１、・・・、
２ｎの初期化の段階において、一斉にリフレッシュ開始
要求を生成する機能を備える装置である。

【００４３】図３は、本発明の第１の実施の形態の第１
の記憶装置２１の構成を示すブロック図である。また、
本実施の形態の（第１から第ｎまでのｎ個の）各記憶装
置２１、・・・、２ｎは、全て同様の構成である。

【００４４】図３に示されるように、本実施の形態の記
憶装置２１は、外部接続装置３０からの要求を受け付け
る外部接続装置要求制御部２１０、その要求に基づいて
リフレッシュの起動を制御するリフレッシュ制御部２２
０、リフレッシュ制御部２２０の指示に従いメモリのリ
フレッシュ処理を実行する要求制御部２３０を備える。

【００４５】外部接続装置要求制御部２１０は、外部接
続装置３０から、外部接続装置インタフェース２１３０
を介してリフレッシュ開始要求の入力を受け付け、この
リフレッシュ開始要求に応じて、リフレッシュ制御部２
２０に対しリフレッシュ開始信号４１を出力する制御を
行なう。

【００４６】リフレッシュ制御部２２０は、外部接続装
置要求制御部２１０からのリフレッシュ開始信号４１の
入力に応じて、カウンタ２５０を全て“０”にリセット
する。また、このカウンタ２５０のカウンタ値４３がカ
ウンタ初期設定値４４と一致した場合には、リフレッシ
ュ起動信号４５を要求制御部２３０に送出する制御を行
なう。

【００４７】要求制御部２３０は、リフレッシュ制御部
２２０からのリフレッシュ起動信号４５の入力に応じ
て、リフレッシュ動作をバンク制御部２９０に送出する
制御を行なう。

【００４８】なお、図３に示されているこの要求制御部
２３０や、バンク制御部２９０、記憶素子２８０（メモ
リ）については、当業者によく知られており、また本発
明とは直接関係しないのでその詳細な構成は省略する。

【００４９】図３を参照すると、リフレッシュ制御部２
２０は、メモリのリフレッシュ起動の一定周期をカウン
トするためのカウンタ２５０、リフレッシュを起動する
一定周期を示すカウンタ値である周期設定値を記録する
カウンタ初期設定部２６０（周期設定部）、カウンタの
値が周期設定値に達した時点で要求制御部２３０に対し
メモリのリフレッシュの起動を指示するリフレッシュ起
動生成部２７０、カウンタ２５０の値のリセットを実行
するオアゲート２４０を備える。

【００５０】オアゲート２４０は、外部接続装置要求制
御部２１０からのリフレッシュ開始信号４１が入力され
た場合、又はリフレッシュ起動生成部２７０からのリフ
レッシュ起動信号４５が入力された場合に、カウンタリ
セット信号４２をカウンタ２５０に送出し、カウンタ２
５０をリセットする。つまり、オアゲート２４０は、外
部接続装置要求制御部２１０からのリフレッシュ開始信
号４１の入力時、及びカウンタ値４３がカウンタ初期設
定値４４と一致した場合にカウンタ２５０をリセットす
るのである。

【００５１】カウンタ２５０は、システムクロックに基
づいて、内部に備えるカウンタ値４３に“１”を加えて
カウントアップする。このようにして、各記憶装置２
１、・・・、２ｎに共通のクロックに基づいてカウント
アップするのである。また、オアゲート２４０からのカ
ウンタリセット信号４２が入力に応じて、カウンタを全
て“０”にリセットする。

【００５２】カウンタ初期設定部２６０は、カウンタ初
期設定以前の段階で、リフレッシュ周期（周期設定値）
を設定する。そして、そのリフレッシュ周期を常時保持
し、カウンタ初期設定値４４としてリフレッシュ起動生
成部２７０に供給する。

【００５３】リフレッシュ起動生成部２７０は、カウン
タ２５０からのカウンタ値４３の入力と、カウンタ初期
設定部２６０からのカウンタ初期設定値４４の入力を受
る。そして、カウンタ値４３がカウンタ初期設定値４４
に至った場合に、リフレッシュ起動信号４５を要求制御
部２３０とオアゲート２４０とに出力する。

【００５４】本実施の形態においては、以上の構成を備
えることにより、リフレッシュの初期設定段階で一度カ
ウンタをリセットし、共有メモリシステムを構成する複
数の記憶装置間で、リフレッシュ動作を一定周期のもと
同時に実行することができる。

【００５５】次に、本実施の形態のリフレッシュ処理の
動作を説明する。図４は、本実施の形態のリフレッシュ
処理部２２０によるメモリリフレッシュの動作を説明す
るためのフローチャートである。

【００５６】図４を参照すると、本実施の形態のリフレ
ッシュ処理部２２０は、まず外部接続装置要求制御部２
１０から、リフレッシュ開始信号の入力を受け付けると
（ステップ４０１）、カウンタ２５０をリセットし（ス
テップ４０２）、システムクロックに従いカウンタ２５
０のカウントアップを実行する（ステップ４０３）。こ
こで、カウンタ２５０の値がカウンタ初期設定値に達し
た場合には（ステップ４０４）、要求制御部に対してリ
フレッシュ起動信号を出力する（ステップ４０５）。以
後、再びステップ４０２に戻りカウンタ２５０をリセッ
トし、カウンタ初期設定値に示される一定周期毎にリフ
レッシュを起動する。

【００５７】次に、本実施の形態の一実施例の動作を説
明する。図５は、本実施の形態の一実施例の動作を示す
タイムチャートである。

【００５８】図５の例においては、各記憶装置２１、２
２、・・・の初期設定段階において、それぞれのカウン
タ初期設定部２６０にリフレッシュ周期にあたる共通の
値“ｍ”が設定されており、以降カウンタ初期設定部２
６０は、このデータを保持しカウンタ初期設定値４４と
して常にリフレッシュ起動生成部２７０に供給する。

【００５９】このカウンタ初期設定部２６０のリフレッ
シュ周期の設定後、外部接続装置３０は外部接続装置イ
ンタフェース２１３０、・・・、２ｎ３０を通して、全
ての記憶装置２１、２２、・・・に対し同時にリフレッ
シュ開始要求を送出する。

【００６０】外部接続装置要求制御部２１０は、外部接
続装置インタフェース２１３０を介してリフレッシュ開
始要求を受け取ると、リフレッシュ開始信号４１を
“１”（つまり“ＯＮ”）に設定し、これをオアゲート
２４０に送出する。

【００６１】オアゲート２４０は、リフレッシュ開始信
号４１が“１”の場合、リフレッシュ起動信号４５の値
に関わらず、カウンタリセット信号４２に“１”（つま
り“ＯＮ”）を送出する。

【００６２】カウンタ２５０は、カウンタリセット信号
４２の“１”を受け取り、カウンタ２５０の値を全て
“０”にリセットする。ここで、このリフレッシュ開始
信号４１によるリセットが行なわれるまでは、各記憶装
置２１、２２、・・・のカウンタ値は、それぞれが別々
に起動されることにより別個の値を成しており、第１の
記憶装置２１で“ｘ”の時点で第２の記憶装置２２は
“ｙ”となっている。ここで、各記憶装置２１、２２、
・・・において、同時に外部接続装置３０からリフレッ
シュ開始信号４１を受けて、カウンタ２５０を同時にリ
セットすることにより、各記憶装置２１、２２、・・・
のカウンタ２５０の値が揃えられるのである。そして、
各記憶装置２１、２２、・・・のカウンタ２５０は、以
下に説明するように、共通のリフレッシュ周期“ｍ”ま
でのカウントアップを、等しく繰り返すのである。

【００６３】つまりその後、カウンタ２５０は、各記憶
装置２１、２２、・・・のクロック（記憶装置は、全て
同じクロックサイクルで動作）が進む毎に“１”ずつカ
ウンタ２５０のカウントアップを行なう。そして、カウ
ンタリセット信号４２が入力されるまでは、カウントア
ップを続ける。

【００６４】リフレッシュ起動生成部２７０には、カウ
ンタ値４３とカウンタ初期設定値４４“ｍ”が入力さ
れ、カウンタ値４３がカウンタ初期設定値４４“ｍ”と
等しくなった場合には、リフレッシュ起動信号４５を
“１”（つまり“ＯＮ”）に設定して要求制御部２３０
に送出し、メモリのリフレッシュ動作を起動する。

【００６５】また、オアゲート２４０は、リフレッシュ
起動信号４５が“１”である場合には、リフレッシュ開
始信号４１の値に関わらず、カウンタリセット信号４２
に“１”を送出し、カウンタ２５０は“０”にリセット
される。

【００６６】これらの動作を繰り返すことにより、共有
メモリシステムに接続される全ての記憶装置２１、２
２、・・・、２ｎのリフレッシュ動作を、同時に一定周
期で起動することが実現される。

【００６７】以上好ましい実施の形態及び実施例をあげ
て本発明を説明したが、本発明は必ずしも上記実施の形
態及び実施例に限定されるものではなく、その技術的思
想の範囲内において様々に変形して実施することができ
る。

【００６８】

【発明の効果】以上説明したように本発明のコンピュー
タシステムとメモリリフレッシュ方法によれば、共有メ
モリシステムに接続される複数の記憶装置（又、主記憶
装置）間で初期設定段階にカウンタを同時にリセット
し、リフレッシュ起動を一定周期に同時に発行すること
で、システムとしてリフレッシュによるビジー期間を短
くし、システムの性能の向上並びに必要とするハードウ
エアの軽減を実現することができる。

【００６９】以下の例において、４台の演算装置、４台
の主記憶装置、１台の外部接続装置で構成される共有メ
モリシステムにおいて、フレッシュを同時に一定周期で
起動した場合と、リフレッシュ周期は一定でお互いに重
複しないでリフレッシュを起動した場合とでシステム性
能に占めるビジー期間を求める。また、ここでは、ｔ：システムクロックＴ＝１０２４ｔ：リフレッシュが起動される周期Ｔｂ＝１６ｔ：最短のビジー期間を用いる。

【００７０】また、ここでは、次の前提条件下でのビジ
ー時間がシステムに及ぼす影響を求める。前提条件１：リフレッシュ起動は、１０２４ｔに１回の
割合で起動する主記憶装置。前提条件２：ビジー期間は、最短１６ｔとする。

【００７１】まず、上記条件下でビジー時間がシステム
に及ぼす影響を式で表すと以下のように記述することが
できる。（１）システムにおいてリフレッシュ起動を同時にした
場合に、システム性能におけるビジーが占める割合＝Ｔｂ／Ｔ＝１６ｔ／１０２４ｔ＝１．５６２５％（２）システムにおいて重複しないようにリフレッシュ
起動をずらした場合に、システム性能におけるビジーが
占める割合＝（４＊Ｔｂ）／Ｔ＝６４ｔ／１０２４ｔ＝６．２５％

【００７２】上記の例に示されるように、リフレッシュ
期間が重複しないように分散して設定したシステムの方
では、ビジーが占める割合が４倍になり、システムを構
成する各主記憶装置において、一斉にリフレッシュを行
った方がシステムの性能が向上することが示された。

【００７３】また、現在のシステムでは、１６台の演算
装置と３２台の主記憶装置の構成をとるものも多く、主
記憶装置が大規模になるに伴って、本発明の効果も大き
なものになる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態によるコンピュー
タシステムの構成を示すブロック図である。

【図２】各記憶装置に対するアドレスの割当ての一例
を示す図である。

【図３】本発明の第１の実施の形態の記憶装置の構成
を示すブロック図である。

【図４】本発明の第１の実施の形態のリフレッシュ処
理部によるメモリリフレッシュの動作を説明するための
フローチャートである。

【図５】本発明の第１の実施の形態の一実施例の動作
を示すタイムチャートである。

【図６】従来のリフレッシュ起動システムのブロック
図である。

【図７】従来のリフレッシュ起動システムのリフレッ
シュ開始タイミングの決定を説明するための図である。

【図８】従来のリフレッシュ起動システムのタイムチ
ャートである。

【符号の説明】

１００コンピュータシステム１１、１２、・・・、１ｍ演算装置２１、２２、・・・、２ｎ記憶装置２１０外部接続装置要求制御部２２０リフレッシュ制御部２３０要求制御部２４０オアゲート２５０カウンタ２６０カウンタ初期設定部２７０リフレッシュ起動生成部２８０記憶素子（メモリ）２９０バンク制御部３０外部接続装置

Claims

【特許請求の範囲】

【請求項１】複数の記憶装置を備えるコンピュータシ
ステムにおいて、前記記憶装置は、各前記記憶装置のそれぞれに対して同時に発行される、
各前記記憶装置内のメモリをリフレッシュする動作タイ
ミングを指示するリフレッシュ開始要求を受信し、受信
時点から予め設定された一定周期毎に、当該記憶装置内
のメモリをリフレッシュし、複数の各前記記憶装置におけるリフレッシュの動作を、
同一タイミングにより起動することを特徴とするコンピ
ュータシステム。
【請求項２】前記記憶装置は、各前記記憶装置に共通のクロックに基づきカウントアッ
プするカウンタと、各前記記憶装置に共通の、リフレッシュを起動する一定
周期を示すカウンタ値である周期設定値を記録する周期
設定部と、当該記憶装置内の前記カウンタの値が前記周期設定値に
達した時点で、当該記憶装置におけるメモリのリフレッ
シュの起動を指示するリフレッシュ起動生成部と、前記リフレッシュ開始要求が受信された時点、及び前記
リフレッシュ起動生成部からリフレッシュの起動が指示
された時点において、前記カウンタの値をリセットする
ゲート回路を備えることを特徴とする請求項１に記載の
コンピュータシステム。
【請求項３】前記記憶装置は、当該記憶装置内のメモリを制御し、前記リフレッシュ起
動生成部の指示に応じて前記メモリのリフレッシュの処
理を実行する要求制御部を備えることを特徴とする請求
項２に記載のコンピュータシステム。
【請求項４】各前記記憶装置に共通の前記クロックが
システムクロックであり、各前記記憶装置内の前記カウ
ンタは、前記クロックの１ターン毎にクロックアップ
し、各前記記憶装置は、前記リフレッシュ開始要求を前記ク
ロックの同一のターンにおいて受け付けることを特徴と
する請求項２又は請求項３に記載のコンピュータシステ
ム。
【請求項５】複数の演算部を備え、各前記演算部が各
前記記憶装置を共有することを特徴とする請求項１から
請求項４のいずれか一つに記載のコンピュータシステ
ム。
【請求項６】各前記記憶部に対し、メモリをリフレッ
シュする動作タイミングを指示するリフレッシュ指示部
を備え、前記リフレッシュ指示部が、各前記演算部及び各前記記
憶装置のそれぞれと互いに接続するためのインタフェー
スを備えることを特徴とする請求項５に記載のコンピュ
ータシステム。
【請求項７】前記記憶装置が、主記憶装置であること
を特徴とする請求項１から請求項６のいずれか一つに記
載のコンピュータシステム。
【請求項８】メモリをリフレッシュする動作タイミン
グを指定するリフレッシュ開始要求を、外部の装置から
受け付ける要求制御部を備え、前記リフレッシュ開始要求に応じて、前記リフレッシュ
開始要求の受信時点から予め設定された一定周期毎に、
前記メモリをリフレッシュすることを特徴とする記憶装
置。
【請求項９】外部から通知されるクロックに基づいて
カウントアップするカウンタと、リフレッシュを起動する一定周期を示すカウンタ値であ
る周期設定値を記録する周期設定部と、前記カウンタの値が前記周期設定値に達した時点で、前
記メモリのリフレッシュの起動を指示するリフレッシュ
起動生成部と、前記リフレッシュ開始要求が受信された時点、及び前記
リフレッシュ起動生成部からリフレッシュの起動が指示
された時点において、前記カウンタの値をリセットする
オアゲートを備えることを特徴とする請求項８に記載の
記憶装置。
【請求項１０】前記メモリを制御し、前記リフレッシ
ュ起動生成部の指示に応じて前記メモリのリフレッシュ
の処理を実行する要求制御部を備えることを特徴とする
請求項９に記載の記憶装置。
【請求項１１】複数の演算部のそれぞれと互いに接続
するための、複数のインタフェースを備えることを特徴
とする請求項８から請求項１０のいずれか一つに記載の
記憶装置。
【請求項１２】複数の記憶装置を備えるコンピュータ
システムの、各前記記憶装置のメモリのリフレッシュを
制御するメモリリフレッシュ方法において、各前記記憶装置のそれぞれに対して同時に、メモリをリ
フレッシュする動作タイミングを指示するリフレッシュ
開始要求を発行するリフレッシュ指示ステップと、各前記記憶装置において、当該記憶装置に備えるカウン
タを各前記記憶装置に共通のクロックに基づきカウント
アップするステップと、前記リフレッシュ開始要求に応
じて、前記リフレッシュ開始要求の受信時点から予め設
定された一定周期毎に当該記憶装置内のメモリをリフレ
ッシュするステップを備え、これにより、複数の各前記記憶装置におけるリフレッシ
ュの動作を、同一タイミングにより起動することを特徴
とするメモリリフレッシュ方法。
【請求項１３】各前記記憶装置において、前記リフレッシュ開始要求が受信された時点において、
前記カウンタの値をリセットするステップと、各前記記憶装置に共通のリフレッシュを起動する一定周
期を示すカウンタ値である周期設定値の設定に基づき、
当該記憶装置の前記カウンタの値が前記周期設定値に達
した時点で、当該カウンタの値をリセットし、かつ当該
記憶装置のメモリをリフレッシュするステップを備える
ことを特徴とする請求項１２に記載のメモリリフレッシ
ュ方法。
【請求項１４】複数の演算部を備え、各前記演算部が
各前記記憶装置を共有することを特徴とする請求項１２
又は請求項１３に記載のメモリリフレッシュ方法。
【請求項１５】前記記憶装置が、主記憶装置であるこ
とを特徴とする請求項１２から請求項１４のいずれか一
つに記載のメモリリフレッシュ方法。