KR100754360B1 - 공유 저장영역의 안정적인 리프레쉬를 수행하는 다중 포트메모리 장치 및 그 리프레쉬 방법 - Google Patents
공유 저장영역의 안정적인 리프레쉬를 수행하는 다중 포트메모리 장치 및 그 리프레쉬 방법 Download PDFInfo
- Publication number
- KR100754360B1 KR100754360B1 KR1020060046852A KR20060046852A KR100754360B1 KR 100754360 B1 KR100754360 B1 KR 100754360B1 KR 1020060046852 A KR1020060046852 A KR 1020060046852A KR 20060046852 A KR20060046852 A KR 20060046852A KR 100754360 B1 KR100754360 B1 KR 100754360B1
- Authority
- KR
- South Korea
- Prior art keywords
- command
- storage area
- port
- shared storage
- access
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Abstract
Description
Claims (16)
- 둘 이상의 포트를 구비하는 다중 포트 메모리 장치에 있어서,상기 각 포트를 통해 복수의 프로세서가 액세스 가능한 하나 이상의 공유 저장영역; 및상기 프로세서가 상기 각 포트를 통해 상기 공유 저장영역에 액세스할 수 있는 접근 권한을 제어하는 접근 권한 레지스터 로직을 포함하되,상기 접근 권한 레지스터 로직은 임의의 프로세서로 상기 공유 저장영역에 대한 접근 권한을 부여하면, 상기 공유 저장영역을 리프레쉬(refresh)시키는 것을 특징으로 하는 다중 포트 메모리 장치.
- 제 1항에 있어서,특정 포트를 통해서만 액세스가 가능한 하나 이상의 전용 저장영역을 더 포함하는 다중 포트 메모리 장치.
- 둘 이상의 포트를 구비하는 다중 포트 메모리 장치에 있어서,특정 포트를 통해서만 액세스가 가능한 하나 이상의 전용 저장영역;상기 각 포트를 통해 복수의 프로세서가 액세스 가능한 하나 이상의 공유 저장영역;상기 프로세서로부터 커맨드를 수신하고 커맨드에 포함된 주소에 상응하는 저장영역에 커맨드를 전달하는 컨트롤 로직;상기 컨트롤 로직으로부터 수신되는 신호에 상응하여 상기 공유 저장영역의 접근 권한에 대한 정보를 저장하는 하나 이상의 레지스터를 제어하는 플래그 로직; 및상기 공유 저장영역에 대한 접근 권한을 부여한 상기 플래그 로직으로부터 수신된 신호에 상응하여 상기 공유 저장영역을 리프레쉬시키는 리프레쉬 로직을 포함하는 것을 특징으로 하는 다중 포트 메모리 장치.
- 제 3항에 있어서,상기 컨트롤 로직은 상기 포트 수만큼 구비되는 것을 특징으로 하는 다중 포트 메모리 장치.
- 제 1항 또는 제 3항에 있어서,상기 공유 저장영역은 저장영역을 미리 설정된 단위로 분할한 하나 이상의 블록을 포함하고, 상기 프로세서는 상기 접근 권한 레지스터 로직에 의해 부여된 접근 권한에 따라 상기 블록 중 하나의 블록에 독립적으로 액세스하는 것을 특징으 로 하는 다중 포트 메모리 장치.
- 제 5항에 있어서,상기 프로세서에서 상기 공유 저장영역의 특정 블록을 액세스하여 사용하기 위한 커맨드는 미리 설정된 메모리 커맨드의 어드레스 파트를 변형한 커맨드인 것을 특징으로 하는 다중 포트 메모리 장치.
- 제 6항에 있어서,상기 변형된 어드레스 파트는 공유 저장영역 블록의 주소 정보 및 공유 저장영역 사용과 관련한 커맨드 정보를 포함하는 것을 특징으로 하는 다중 포트 메모리 장치.
- 제 7항에 있어서,상기 공유 저장영역 사용과 관련한 커맨드는 상기 공유 저장영역의 특정 블록에 대한 접근 권한을 요청하는 세트(SET) 커맨드, 상기 공유 저장영역의 특정 블록에 대한 접근 권한이 부여됐는지의 확인을 위한 리드(READ) 커맨드 및 상기 공유 저장영역의 특정 블록에 대한 접근 권한 해제를 요청하는 리세트(RESET) 커맨드를 포함하는 것을 특징으로 하는 다중 포트 메모리 장치.
- 제 8항에 있어서,상기 접근 권한 레지스터 로직은 접근 권한을 부여한 임의의 프로세서로부터 상기 리드(READ)에 따른 커맨드가 들어온 이후 상기 공유 저장영역을 리프레쉬시키는 것을 특징으로 하는 다중 포트 메모리 장치.
- 제 1항 내지 제 9항 중 어느 한 항에 있어서,상기 공유 저장영역 또는 상기 전용 저장영역은 뱅크(bank)인 것을 특징으로 하는 다중 포트 메모리 장치.
- 다중 포트를 통해 복수의 프로세서가 접근 가능한 공유 저장영역을 포함하는 다중 포트 메모리 장치에서의 상기 공유 저장영역의 리프레쉬 방법에 있어서,(a) 상응하는 포트를 통해 임의의 프로세서로부터 제공된 메모리 커맨드가 상기 공유 저장영역에 대한 액세스 요청 인지를 판단하는 단계;(b) 상기 제공된 메모리 커맨드가 상기 공유 저장영역에 대한 액세스 요청인 경우, 상기 임의의 프로세서로 상기 공유 저장영역에 대한 접근 권한의 부여 가 능 여부를 판단하는 단계; 및(c) 상기 접근 권한의 부여가 가능한 경우, 상기 임의의 프로세서로 접근 권한을 부여하고 상기 공유 저장영역을 리프레쉬시키는 단계를 포함하는 공유 저장영역의 리프레쉬 방법.
- 제 11항에 있어서,상기 공유 저장영역은 저장영역을 미리 설정된 단위로 분할한 하나 이상의 블록을 포함하고, 상기 프로세서는 부여된 접근 권한에 따라 상기 블록 중 하나의 블록에 독립적으로 액세스하는 것을 특징으로 하는 공유 저장영역의 리프레쉬 방법.
- 제 12항에 있어서,상기 프로세서에서 상기 공유 저장영역의 특정 블록을 액세스하여 사용하기 위한 커맨드는 미리 설정된 메모리 커맨드의 어드레스 파트를 변형한 커맨드인 것을 특징으로 하는 공유 저장영역의 리프레쉬 방법.
- 제 13항에 있어서,상기 변형된 어드레스 파트는 공유 저장영역 블록의 주소 정보 및 공유 저장영역 사용과 관련한 커맨드 정보를 포함하는 것을 특징으로 하는 공유 저장영역의 리프레쉬 방법.
- 제 14항에 있어서,상기 공유 저장영역 사용과 관련한 커맨드는 상기 공유 저장영역의 특정 블록에 대한 접근 권한을 요청하는 세트(SET) 커맨드, 상기 공유 저장영역의 특정 블록에 대한 접근 권한이 부여됐는지의 확인을 위한 리드(READ) 커맨드 및 상기 공유 저장영역의 특정 블록에 대한 접근 권한 해제를 요청하는 리세트(RESET) 커맨드를 포함하는 것을 특징으로 하는 공유 저장영역의 리프레쉬 방법.
- 제 15항에 있어서,상기 단계 (c)는 접근 권한을 부여한 임의의 프로세서로부터 상기 리드(READ)에 따른 커맨드가 들어온 이후 상기 공유 저장영역을 리프레쉬시키는 것을 특징으로 하는 공유 저장영역의 리프레쉬 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060046852A KR100754360B1 (ko) | 2006-05-25 | 2006-05-25 | 공유 저장영역의 안정적인 리프레쉬를 수행하는 다중 포트메모리 장치 및 그 리프레쉬 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060046852A KR100754360B1 (ko) | 2006-05-25 | 2006-05-25 | 공유 저장영역의 안정적인 리프레쉬를 수행하는 다중 포트메모리 장치 및 그 리프레쉬 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100754360B1 true KR100754360B1 (ko) | 2007-09-03 |
Family
ID=38736177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060046852A KR100754360B1 (ko) | 2006-05-25 | 2006-05-25 | 공유 저장영역의 안정적인 리프레쉬를 수행하는 다중 포트메모리 장치 및 그 리프레쉬 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100754360B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08329675A (ja) * | 1995-05-30 | 1996-12-13 | Canon Inc | Dramリフレッシユ制御装置 |
KR19980055984A (ko) * | 1996-12-28 | 1998-09-25 | 이우복 | 다중 마스타 시스템에서의 디램(dram) 리프레시 장치 |
JP2002216474A (ja) * | 2001-01-19 | 2002-08-02 | Nec Kofu Ltd | コンピュータシステムとそのメモリリフレッシュ方法 |
KR20040063404A (ko) * | 2003-01-07 | 2004-07-14 | 엘지전자 주식회사 | 데이터 처리 시스템의 리프레시 동작 제어장치 및 그 방법 |
KR100689863B1 (ko) * | 2005-12-22 | 2007-03-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 그에 따른 방법 |
-
2006
- 2006-05-25 KR KR1020060046852A patent/KR100754360B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08329675A (ja) * | 1995-05-30 | 1996-12-13 | Canon Inc | Dramリフレッシユ制御装置 |
KR19980055984A (ko) * | 1996-12-28 | 1998-09-25 | 이우복 | 다중 마스타 시스템에서의 디램(dram) 리프레시 장치 |
JP2002216474A (ja) * | 2001-01-19 | 2002-08-02 | Nec Kofu Ltd | コンピュータシステムとそのメモリリフレッシュ方法 |
KR20040063404A (ko) * | 2003-01-07 | 2004-07-14 | 엘지전자 주식회사 | 데이터 처리 시스템의 리프레시 동작 제어장치 및 그 방법 |
KR100689863B1 (ko) * | 2005-12-22 | 2007-03-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 그에 따른 방법 |
Non-Patent Citations (3)
Title |
---|
10-0689863 |
10-1998-0055984 |
10-2004-0063404 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5063041B2 (ja) | 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ | |
US8122186B2 (en) | Memory device, memory system and dual port memory device with self-copy function | |
JP5079279B2 (ja) | マルチポートdramでのリフレッシュ制御方法及び該方法を利用するマルチポートメモリシステム | |
US7675800B2 (en) | Semiconductor memory, memory controller, system, and operating method of semiconductor memory | |
US10762008B2 (en) | Delay circuit and write and read latency control circuit of memory, and signal delay method thereof | |
US8914589B2 (en) | Multi-port DRAM architecture for accessing different memory partitions | |
US8495310B2 (en) | Method and system including plural memory controllers and a memory access control bus for accessing a memory device | |
US20090083479A1 (en) | Multiport semiconductor memory device and associated refresh method | |
US20080106967A1 (en) | Method and apparatus for communicating command and address signals | |
US7047371B2 (en) | Integrated memory having a memory cell array containing a plurality of memory banks, and circuit configuration having an integrated memory | |
JP2007095054A (ja) | 命令によるメモリ装置の調停 | |
TW201619832A (zh) | 半導體裝置及包含該半導體裝置的記憶體系統 | |
US7350018B2 (en) | Method and system for using dynamic random access memory as cache memory | |
JP4229958B2 (ja) | メモリ制御システムおよびメモリ制御回路 | |
US6026466A (en) | Multiple row address strobe DRAM architecture to improve bandwidth | |
US20060044912A1 (en) | Method and apparatus for refreshing memory device | |
KR100781129B1 (ko) | 다중 포트 메모리 장치 및 그 데이터의 출력 방법 | |
KR100834373B1 (ko) | 다중 포트 메모리 장치 및 그 접근 권한의 제어 방법 | |
KR100754358B1 (ko) | 공유 저장영역의 리프레쉬 방법 및 그 방법을 수행하는다중 포트 메모리 장치 | |
KR100843580B1 (ko) | 접근 권한 레지스터 로직을 갖는 다중 포트 메모리 장치 및그 제어 방법 | |
KR100754360B1 (ko) | 공유 저장영역의 안정적인 리프레쉬를 수행하는 다중 포트메모리 장치 및 그 리프레쉬 방법 | |
KR100754359B1 (ko) | 복수의 공유 블록을 포함하는 다중 포트 메모리 장치 | |
JP5045337B2 (ja) | 半導体メモリ、半導体メモリの動作方法およびシステム | |
KR100715525B1 (ko) | 독립적인 입출력 파워와 클럭을 가지는 다중 포트 메모리장치 | |
US20190065115A1 (en) | Memory system, operation method of the memory system, and memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120710 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140728 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150729 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190725 Year of fee payment: 13 |