JP2002209383A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2002209383A JP2002209383A JP2001340553A JP2001340553A JP2002209383A JP 2002209383 A JP2002209383 A JP 2002209383A JP 2001340553 A JP2001340553 A JP 2001340553A JP 2001340553 A JP2001340553 A JP 2001340553A JP 2002209383 A JP2002209383 A JP 2002209383A
- Authority
- JP
- Japan
- Prior art keywords
- side switch
- switch unit
- low
- period
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y02B70/1491—
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 ソフトスイッチングによりスイッチング損失
を低減し、かつ、循環電流損失を低減できるスイッチン
グ電源装置を提供する。 【解決手段】 スイッチング電源装置10はトランス3の
二次側に、整流素子4b及び4cと並列にスナバ8Cb及び8Cc
を含む。スイッチング制御回路7は四つのスイッチ部1
H、1L、2H、及び2Lのスイッチングを制御する。特に、
平滑インダクタ5を流れる二次電流が減少する間、一次
電流Itを遮断する。更に、トランス3の一次電流Itを遮
断する時、オンしているハイサイドスイッチ部1H又は2H
と、ローサイドスイッチ部2L又は1Lと、のいずれか一方
を他方より遅れ時間だけ遅れてオフする。それにより、
スナバ8Cb及び8Ccの等価容量と、一次巻線3aの短絡時で
のトランス3の二次側の漏れインダクタンスとを共振さ
せる。
を低減し、かつ、循環電流損失を低減できるスイッチン
グ電源装置を提供する。 【解決手段】 スイッチング電源装置10はトランス3の
二次側に、整流素子4b及び4cと並列にスナバ8Cb及び8Cc
を含む。スイッチング制御回路7は四つのスイッチ部1
H、1L、2H、及び2Lのスイッチングを制御する。特に、
平滑インダクタ5を流れる二次電流が減少する間、一次
電流Itを遮断する。更に、トランス3の一次電流Itを遮
断する時、オンしているハイサイドスイッチ部1H又は2H
と、ローサイドスイッチ部2L又は1Lと、のいずれか一方
を他方より遅れ時間だけ遅れてオフする。それにより、
スナバ8Cb及び8Ccの等価容量と、一次巻線3aの短絡時で
のトランス3の二次側の漏れインダクタンスとを共振さ
せる。
Description
【０００１】
【発明の属する技術分野】本発明は、産業用又は民生用
の電子機器へ直流安定化電圧を供給するためのスイッチ
ング電源装置に関する。
の電子機器へ直流安定化電圧を供給するためのスイッチ
ング電源装置に関する。
【０００２】
【従来の技術】テレビ、ＶＴＲ、パーソナルコンピュー
タ等の電子機器での電源は、一定の直流電圧を安定に供
給しなければならない。そのような電源としてスイッチ
ング電源装置が好ましい。スイッチング電源装置は、Ｍ
ＯＳＦＥＴ、ＩＧＢＴ、サイリスタ等の半導体素子をス
イッチとして用い、それらのスイッチのオン／オフによ
り入力直流電圧を一旦交流電圧に変換する。変換された
交流電圧はトランス、整流回路、及び平滑回路を順に通
して安定な直流電圧に変換され、出力される。スイッチ
ング電源装置では、入力電圧に対する出力電圧の比(電
圧変換率)がスイッチのオン／オフの時比率で実質的に
決定される。従って、スイッチング電源装置はスイッチ
の制御によりそのオン／オフの時比率を制御し、それに
より、出力直流電圧を安定化できる。
タ等の電子機器での電源は、一定の直流電圧を安定に供
給しなければならない。そのような電源としてスイッチ
ング電源装置が好ましい。スイッチング電源装置は、Ｍ
ＯＳＦＥＴ、ＩＧＢＴ、サイリスタ等の半導体素子をス
イッチとして用い、それらのスイッチのオン／オフによ
り入力直流電圧を一旦交流電圧に変換する。変換された
交流電圧はトランス、整流回路、及び平滑回路を順に通
して安定な直流電圧に変換され、出力される。スイッチ
ング電源装置では、入力電圧に対する出力電圧の比(電
圧変換率)がスイッチのオン／オフの時比率で実質的に
決定される。従って、スイッチング電源装置はスイッチ
の制御によりそのオン／オフの時比率を制御し、それに
より、出力直流電圧を安定化できる。
【０００３】スイッチの切換による電力損失(スイッチ
ング損失)は一般に小さいので、スイッチング電源装置
は高効率で電力を供給できる。従って、スイッチング電
源装置は省エネルギーの面で優れている。スイッチング
電源装置の電圧変換率はスイッチのオン／オフの時比率
だけに実質的に依存し、オン／オフの切換頻度(スイッ
チング周波数)には実質的には依存しない。一方、スイ
ッチング電源装置では、スイッチング周波数が高い程、
トランス、インダクタ、及びコンデンサ等のリアクタン
ス素子を、それぞれの性能を維持して小型化できる。そ
れ故、スイッチング電源装置は一定の出力電圧を維持し
つつ、比較的容易に小型化／軽量化できる。
ング損失)は一般に小さいので、スイッチング電源装置
は高効率で電力を供給できる。従って、スイッチング電
源装置は省エネルギーの面で優れている。スイッチング
電源装置の電圧変換率はスイッチのオン／オフの時比率
だけに実質的に依存し、オン／オフの切換頻度(スイッ
チング周波数)には実質的には依存しない。一方、スイ
ッチング電源装置では、スイッチング周波数が高い程、
トランス、インダクタ、及びコンデンサ等のリアクタン
ス素子を、それぞれの性能を維持して小型化できる。そ
れ故、スイッチング電源装置は一定の出力電圧を維持し
つつ、比較的容易に小型化／軽量化できる。
【０００４】従来のスイッチング電源装置の一例として
ハードスイッチングを行うものを次に示す。図6は従来
のスイッチング電源装置100の回路図である。スイッチ
ング電源装置100では、トランス3の一次側で四つのスイ
ッチ部101H、101L、102H、及び102Lがフルブリッジを構
成する。フルブリッジの高電位側入力端子1aに接続され
たスイッチ部101Hと102Hとをハイサイドスイッチ部とい
い、低電位側入力端子1bに接続されたスイッチ部101Lと
102Lとをローサイドスイッチ部という。スイッチ部はそ
れぞれスイッチ素子1HS、2HS、3HS、及び4HSを含む。そ
れらのスイッチ素子は半導体素子であり、例えばＩＧＢ
Ｔである。それぞれのスイッチ部は寄生コンデンサ1H
C、2HC、3HC、及び4HCを、スイッチ素子と並列に含む。
それぞれのスイッチ部はスイッチング制御回路70により
オン／オフを制御される。
ハードスイッチングを行うものを次に示す。図6は従来
のスイッチング電源装置100の回路図である。スイッチ
ング電源装置100では、トランス3の一次側で四つのスイ
ッチ部101H、101L、102H、及び102Lがフルブリッジを構
成する。フルブリッジの高電位側入力端子1aに接続され
たスイッチ部101Hと102Hとをハイサイドスイッチ部とい
い、低電位側入力端子1bに接続されたスイッチ部101Lと
102Lとをローサイドスイッチ部という。スイッチ部はそ
れぞれスイッチ素子1HS、2HS、3HS、及び4HSを含む。そ
れらのスイッチ素子は半導体素子であり、例えばＩＧＢ
Ｔである。それぞれのスイッチ部は寄生コンデンサ1H
C、2HC、3HC、及び4HCを、スイッチ素子と並列に含む。
それぞれのスイッチ部はスイッチング制御回路70により
オン／オフを制御される。
【０００５】図7は、スイッチング制御回路70によるハ
ードスイッチングにより、図6に示されている回路の各
部分で生じる電流及び電圧の波形図である。ここで、各
回路部分の電流及び電圧は図6に示されている矢印の向
きを正とする。スイッチング制御回路70は、スイッチ素
子1HS、1LS、2HS、及び2LSへスイッチング信号G1、G2、
G3、及びG4をそれぞれ出力する。スイッチング信号G1、
G2、G3、及びG4はそれぞれ矩形波である。スイッチング
信号が高電位(H)を示す間スイッチ素子はオンし、スイ
ッチング信号が低電位(L)を示す間スイッチ素子はオフ
する。
ードスイッチングにより、図6に示されている回路の各
部分で生じる電流及び電圧の波形図である。ここで、各
回路部分の電流及び電圧は図6に示されている矢印の向
きを正とする。スイッチング制御回路70は、スイッチ素
子1HS、1LS、2HS、及び2LSへスイッチング信号G1、G2、
G3、及びG4をそれぞれ出力する。スイッチング信号G1、
G2、G3、及びG4はそれぞれ矩形波である。スイッチング
信号が高電位(H)を示す間スイッチ素子はオンし、スイ
ッチング信号が低電位(L)を示す間スイッチ素子はオフ
する。
【０００６】スイッチング制御回路70は四つのスイッチ
部のオン／オフに対してハードスイッチングを行う。こ
こで、ハードスイッチングとは、ハイサイドスイッチ部
とローサイドスイッチ部とを同時にオン／オフするスイ
ッチングをいう。スイッチング制御回路70によるハード
スイッチングは次の三つの期間を、所定の時間かつ所定
の周期で交互に実現する： (1) 第一の期間は図7では期間T0〜T1に相当する。第一
の期間では、第一のハイサイドスイッチ部101Hと第二の
ローサイドスイッチ部102Lとをオンし、第二のハイサイ
ドスイッチ部102Hと第一のローサイドスイッチ部101Lと
をオフする。 (2) 第二の期間は図7では期間T2〜T3に相当する。第二
の期間では、第一のハイサイドスイッチ部101Hと第二の
ローサイドスイッチ部102Lとをオフし、第二のハイサイ
ドスイッチ部102Hと第一のローサイドスイッチ部101Lと
をオンする。 (3) 第三の期間は図7では期間T1〜T2及び期間T3〜T4の
間に相当し、第一の期間と第二の期間との間で実現され
る。第三の期間では、四つのスイッチ部を全てオフす
る。
部のオン／オフに対してハードスイッチングを行う。こ
こで、ハードスイッチングとは、ハイサイドスイッチ部
とローサイドスイッチ部とを同時にオン／オフするスイ
ッチングをいう。スイッチング制御回路70によるハード
スイッチングは次の三つの期間を、所定の時間かつ所定
の周期で交互に実現する： (1) 第一の期間は図7では期間T0〜T1に相当する。第一
の期間では、第一のハイサイドスイッチ部101Hと第二の
ローサイドスイッチ部102Lとをオンし、第二のハイサイ
ドスイッチ部102Hと第一のローサイドスイッチ部101Lと
をオフする。 (2) 第二の期間は図7では期間T2〜T3に相当する。第二
の期間では、第一のハイサイドスイッチ部101Hと第二の
ローサイドスイッチ部102Lとをオフし、第二のハイサイ
ドスイッチ部102Hと第一のローサイドスイッチ部101Lと
をオンする。 (3) 第三の期間は図7では期間T1〜T2及び期間T3〜T4の
間に相当し、第一の期間と第二の期間との間で実現され
る。第三の期間では、四つのスイッチ部を全てオフす
る。
【０００７】以下、スイッチング制御回路70によるハー
ドスイッチングについて、図7で示されている時刻T0か
らT4までの時間順に説明する： ＜期間T0〜T1＞時刻T0にスイッチング制御回路70が第一
のスイッチング信号G1及び第四のスイッチング信号G4を
同時にLからHへと変化させ、第一のハイサイドスイッチ
部101Hと第二のローサイドスイッチ部102Lとを同時にオ
ンする。一方、第一のローサイドスイッチ部101L及び第
二のハイサイドスイッチ部102Hはいずれもオフしてい
る。
ドスイッチングについて、図7で示されている時刻T0か
らT4までの時間順に説明する： ＜期間T0〜T1＞時刻T0にスイッチング制御回路70が第一
のスイッチング信号G1及び第四のスイッチング信号G4を
同時にLからHへと変化させ、第一のハイサイドスイッチ
部101Hと第二のローサイドスイッチ部102Lとを同時にオ
ンする。一方、第一のローサイドスイッチ部101L及び第
二のハイサイドスイッチ部102Hはいずれもオフしてい
る。
【０００８】期間T0〜T1では第一のハイサイドスイッチ
部101Hと第二のローサイドスイッチ部102Lとを通して、
トランス3の一次巻線3aには実質的に一定でかつ正の入
力電圧Vinが印加される。従って、一次巻線3aの両端間
電圧すなわち一次電圧Vtが入力電圧Vinに実質的に等し
い。更に、トランス3の一次電流Itが一次巻線3aを第一
の接続点Pから第二の接続点Qへ、すなわち、図7に示さ
れている矢印の向きに流れる。その時、トランス3の二
次巻線3b及び3cにはそれぞれ正の電圧Vin／nが誘導され
る。ここで、トランス3の一次巻線3a、第一の二次巻線3
b及び第二の二次巻線3cの巻数比をn：1：1(nは正の実
数)とする。第一の整流ダイオード4bがオンしているの
で、平滑インダクタ5の両端間電圧V5はVin／n−Voutに
実質的に等しい。ここで、平滑コンデンサ6の両端間電
圧すなわち出力電圧Voutを正とする。平滑コンデンサ6
は十分に大きい容量を持つので、出力電圧Voutは実質上
一定であるとして良い。従って、平滑インダクタ5を流
れる電流I5は期間T0〜T1で、図6に示されている矢印の
向きに直線的に増大する。但し、平滑インダクタ5のイ
ンダクタンスは十分に大きいので、電流I5の増大は緩や
かである。第二の整流ダイオード4cの両端間電圧Vcは、
図7に示されている矢印の向きすなわち逆バイアスの向
きを正とする時、実質的に＋2Vin／nに等しい。従っ
て、第二の整流ダイオード4cはオフしている。それ故、
平滑インダクタ5の電流I5は第一の整流ダイオード4bを
流れる電流Ibに実質的に等しい。その結果、期間T0〜T1
ではトランス3の二次電流が第一の二次巻線3bのみを通
して流れ、直線的に増大する。
部101Hと第二のローサイドスイッチ部102Lとを通して、
トランス3の一次巻線3aには実質的に一定でかつ正の入
力電圧Vinが印加される。従って、一次巻線3aの両端間
電圧すなわち一次電圧Vtが入力電圧Vinに実質的に等し
い。更に、トランス3の一次電流Itが一次巻線3aを第一
の接続点Pから第二の接続点Qへ、すなわち、図7に示さ
れている矢印の向きに流れる。その時、トランス3の二
次巻線3b及び3cにはそれぞれ正の電圧Vin／nが誘導され
る。ここで、トランス3の一次巻線3a、第一の二次巻線3
b及び第二の二次巻線3cの巻数比をn：1：1(nは正の実
数)とする。第一の整流ダイオード4bがオンしているの
で、平滑インダクタ5の両端間電圧V5はVin／n−Voutに
実質的に等しい。ここで、平滑コンデンサ6の両端間電
圧すなわち出力電圧Voutを正とする。平滑コンデンサ6
は十分に大きい容量を持つので、出力電圧Voutは実質上
一定であるとして良い。従って、平滑インダクタ5を流
れる電流I5は期間T0〜T1で、図6に示されている矢印の
向きに直線的に増大する。但し、平滑インダクタ5のイ
ンダクタンスは十分に大きいので、電流I5の増大は緩や
かである。第二の整流ダイオード4cの両端間電圧Vcは、
図7に示されている矢印の向きすなわち逆バイアスの向
きを正とする時、実質的に＋2Vin／nに等しい。従っ
て、第二の整流ダイオード4cはオフしている。それ故、
平滑インダクタ5の電流I5は第一の整流ダイオード4bを
流れる電流Ibに実質的に等しい。その結果、期間T0〜T1
ではトランス3の二次電流が第一の二次巻線3bのみを通
して流れ、直線的に増大する。
【０００９】トランス3の一次電流Itは、トランス3に対
する励磁電流と、トランス3の二次電流で決まる一次側
換算電流と、の和に等しい。図7に示されているよう
に、期間T0〜T1では一次電圧Vtが実質的に一定な値Vin
を維持する。それ故、一次電流Itに含まれる励磁電流は
実質上直線的に増大する。一方、既に述べた通りトラン
ス3の二次電流は直線的に増大するので、一次側換算電
流は直線的に増大する。従って、一次電流Itは実質上直
線的に増大する。
する励磁電流と、トランス3の二次電流で決まる一次側
換算電流と、の和に等しい。図7に示されているよう
に、期間T0〜T1では一次電圧Vtが実質的に一定な値Vin
を維持する。それ故、一次電流Itに含まれる励磁電流は
実質上直線的に増大する。一方、既に述べた通りトラン
ス3の二次電流は直線的に増大するので、一次側換算電
流は直線的に増大する。従って、一次電流Itは実質上直
線的に増大する。
【００１０】＜期間T1〜T2＞時刻T1にスイッチング制御
回路70が第一のスイッチング信号G1及び第四のスイッチ
ング信号G4を同時にHからLへと変化させ、第一のハイサ
イドスイッチ部101H及び第二のローサイドスイッチ部10
2Lを同時にオフする。それにより四つ全てのスイッチ部
がオフするので、トランス3の一次巻線3aには入力電圧V
inが印加されない。すなわち、トランス3の一次電圧Vt
が入力電圧Vinから0まで急激に降下する。それ故、トラ
ンス3の二次巻線3b及び3cのそれぞれの誘導電圧が急激
に0へ変化する。その時、第一の整流ダイオード4bは既
にオンしているので、第二の整流ダイオード4cの両端間
電圧Vcが0へ急激に変化する。それにより、第二の整流
ダイオード4cが急激にオンする。その結果、トランス3
の二次電流が第一の二次巻線3bと第二の二次巻線3cとの
両方を通して流れ始める。こうして、時刻T1ではトラン
ス3の二次側で転流が生じる。
回路70が第一のスイッチング信号G1及び第四のスイッチ
ング信号G4を同時にHからLへと変化させ、第一のハイサ
イドスイッチ部101H及び第二のローサイドスイッチ部10
2Lを同時にオフする。それにより四つ全てのスイッチ部
がオフするので、トランス3の一次巻線3aには入力電圧V
inが印加されない。すなわち、トランス3の一次電圧Vt
が入力電圧Vinから0まで急激に降下する。それ故、トラ
ンス3の二次巻線3b及び3cのそれぞれの誘導電圧が急激
に0へ変化する。その時、第一の整流ダイオード4bは既
にオンしているので、第二の整流ダイオード4cの両端間
電圧Vcが0へ急激に変化する。それにより、第二の整流
ダイオード4cが急激にオンする。その結果、トランス3
の二次電流が第一の二次巻線3bと第二の二次巻線3cとの
両方を通して流れ始める。こうして、時刻T1ではトラン
ス3の二次側で転流が生じる。
【００１１】期間T1〜T2ではトランス3の一次巻線3aへ
は電圧が印加されず、一次電圧Vtが0である。従って、
トランス3の二次巻線3b及び3cには電圧が誘導されない
ので、平滑インダクタ5の両端間電圧V5は負の定電圧−V
outに実質的に等しい。その結果、平滑インダクタ5の電
流I5が緩やかな傾きで直線的に減少する。時刻T1で四つ
のスイッチ部は全てオフするので、トランス3の一次電
流Itは急激に0まで減少する。従って、期間T1〜T2では
一次側換算電流が0であるように、トランス3の二次電流
が二つの二次巻線3b及び3cのそれぞれを、互いに逆向き
にかつ実質的に等量ずつ流れる。
は電圧が印加されず、一次電圧Vtが0である。従って、
トランス3の二次巻線3b及び3cには電圧が誘導されない
ので、平滑インダクタ5の両端間電圧V5は負の定電圧−V
outに実質的に等しい。その結果、平滑インダクタ5の電
流I5が緩やかな傾きで直線的に減少する。時刻T1で四つ
のスイッチ部は全てオフするので、トランス3の一次電
流Itは急激に0まで減少する。従って、期間T1〜T2では
一次側換算電流が0であるように、トランス3の二次電流
が二つの二次巻線3b及び3cのそれぞれを、互いに逆向き
にかつ実質的に等量ずつ流れる。
【００１２】＜期間T2〜T3＞時刻T2にスイッチング制御
回路70が、第二のスイッチング信号G2及び第三のスイッ
チング信号G3を同時にLからHへと変化させ、第一のロー
サイドスイッチ部101Lと第二のハイサイドスイッチ部10
2Hとを同時にオンする。一方、第一のハイサイドスイッ
チ部101Hと第二のローサイドスイッチ部102Lとはいずれ
もオフしている。第一のローサイドスイッチ部101L及び
第二のハイサイドスイッチ部102Hがオンする時、トラン
ス3の一次巻線3aには入力電圧Vinが期間T0〜T1での逆向
きに印加される。すなわち、トランス3の一次電圧Vtが0
から−Vinまで急激に降下する。それ故、トランス3の二
次巻線3b及び3cのそれぞれの誘導電圧が0から−Vin／n
まで急激に降下する。その時第二の整流ダイオード4cは
既にオンしている。従って、第一の整流ダイオード4bの
両端間電圧Vbは、図7に示されている矢印の向きすなわ
ち逆バイアスの向きを正とする時、＋2Vin／nへ急激に
上昇する。それにより、第一の整流ダイオード4bが急激
にオフする。その結果、トランス3の二次電流が第二の
二次巻線3cのみを通して流れ始める。こうして、時刻T2
ではトランス3の二次側で転流が生じる。
回路70が、第二のスイッチング信号G2及び第三のスイッ
チング信号G3を同時にLからHへと変化させ、第一のロー
サイドスイッチ部101Lと第二のハイサイドスイッチ部10
2Hとを同時にオンする。一方、第一のハイサイドスイッ
チ部101Hと第二のローサイドスイッチ部102Lとはいずれ
もオフしている。第一のローサイドスイッチ部101L及び
第二のハイサイドスイッチ部102Hがオンする時、トラン
ス3の一次巻線3aには入力電圧Vinが期間T0〜T1での逆向
きに印加される。すなわち、トランス3の一次電圧Vtが0
から−Vinまで急激に降下する。それ故、トランス3の二
次巻線3b及び3cのそれぞれの誘導電圧が0から−Vin／n
まで急激に降下する。その時第二の整流ダイオード4cは
既にオンしている。従って、第一の整流ダイオード4bの
両端間電圧Vbは、図7に示されている矢印の向きすなわ
ち逆バイアスの向きを正とする時、＋2Vin／nへ急激に
上昇する。それにより、第一の整流ダイオード4bが急激
にオフする。その結果、トランス3の二次電流が第二の
二次巻線3cのみを通して流れ始める。こうして、時刻T2
ではトランス3の二次側で転流が生じる。
【００１３】期間T2〜T3では第一のローサイドスイッチ
部101L及び第二のハイサイドスイッチ部102Hがオンして
いる。それにより、一次電圧Vtが−Vinに実質的に等し
い。更に、トランス3の一次電流Itが一次巻線3aを第二
の接続点Qから第一の接続点Pへ、期間T0〜T1とは逆向き
に流れる。その時、第一の二次巻線3b及び第二の二次巻
線3cのそれぞれの両端間電圧はいずれも−Vin／nに実質
的に等しい。第一の整流ダイオード4bがオフし、第二の
整流ダイオード4cがオンしているので、平滑インダクタ
5の両端間電圧V5は、Vc−Vout＝Vin／n−Voutに実質的
に等しい。従って、平滑インダクタ5を流れる電流I5は
期間T0〜T1と同様に、図6に示されている矢印の向きに
直線的に増大する。第一の整流ダイオード4bはオフして
いるので、平滑インダクタ5の電流I5は第二の整流ダイ
オード4cを流れる電流Icに実質的に等しい。すなわち、
期間T2〜T3では、トランス3の二次電流が第二の二次巻
線3cのみを通して流れ、直線的に増大する。
部101L及び第二のハイサイドスイッチ部102Hがオンして
いる。それにより、一次電圧Vtが−Vinに実質的に等し
い。更に、トランス3の一次電流Itが一次巻線3aを第二
の接続点Qから第一の接続点Pへ、期間T0〜T1とは逆向き
に流れる。その時、第一の二次巻線3b及び第二の二次巻
線3cのそれぞれの両端間電圧はいずれも−Vin／nに実質
的に等しい。第一の整流ダイオード4bがオフし、第二の
整流ダイオード4cがオンしているので、平滑インダクタ
5の両端間電圧V5は、Vc−Vout＝Vin／n−Voutに実質的
に等しい。従って、平滑インダクタ5を流れる電流I5は
期間T0〜T1と同様に、図6に示されている矢印の向きに
直線的に増大する。第一の整流ダイオード4bはオフして
いるので、平滑インダクタ5の電流I5は第二の整流ダイ
オード4cを流れる電流Icに実質的に等しい。すなわち、
期間T2〜T3では、トランス3の二次電流が第二の二次巻
線3cのみを通して流れ、直線的に増大する。
【００１４】図7に示されているように、期間T2〜T3で
は期間T0〜T1と同様に一次電圧Vtが実質的に一定な値−
Vinを維持する。それ故、一次電流Itに含まれる励磁電
流は実質上直線的に増大する。但し、一次電流Itの向き
は期間T0〜T1とは逆である。一方、既に述べた通りトラ
ンス3の二次電流は直線的に増大するので、一次側換算
電流は直線的に増大する。従って、一次電流Itは実質上
直線的に増大する。
は期間T0〜T1と同様に一次電圧Vtが実質的に一定な値−
Vinを維持する。それ故、一次電流Itに含まれる励磁電
流は実質上直線的に増大する。但し、一次電流Itの向き
は期間T0〜T1とは逆である。一方、既に述べた通りトラ
ンス3の二次電流は直線的に増大するので、一次側換算
電流は直線的に増大する。従って、一次電流Itは実質上
直線的に増大する。
【００１５】＜期間T3〜T4＞時刻T3にスイッチング制御
回路70が第二のスイッチング信号G2及び第三のスイッチ
ング信号G3を同時にHからLへと変化させ、第一のローサ
イドスイッチ部101L及び第二のハイサイドスイッチ部10
2Hを同時にオフする。それにより四つ全てのスイッチ部
がオフするので、トランス3の一次巻線3aには入力電圧V
inが印加されない。すなわち、トランス3の一次電圧Vt
が入力電圧−Vinから0まで急激に上昇する。それ故、ト
ランス3の二次巻線3b及び3cのそれぞれの誘導電圧が急
激に0へ変化する。その時、第二の整流ダイオード4cは
既にオンしているので、第一の整流ダイオード4bの両端
間電圧Vbが0へ急激に変化する。それにより、第一の整
流ダイオード4bが急激にオンする。その結果、トランス
3の二次電流が時刻T1と同様に、第一の二次巻線3bと第
二の二次巻線3cとの両方を通して流れ始める。こうし
て、時刻T3ではトランス3の二次側で転流が生じる。
回路70が第二のスイッチング信号G2及び第三のスイッチ
ング信号G3を同時にHからLへと変化させ、第一のローサ
イドスイッチ部101L及び第二のハイサイドスイッチ部10
2Hを同時にオフする。それにより四つ全てのスイッチ部
がオフするので、トランス3の一次巻線3aには入力電圧V
inが印加されない。すなわち、トランス3の一次電圧Vt
が入力電圧−Vinから0まで急激に上昇する。それ故、ト
ランス3の二次巻線3b及び3cのそれぞれの誘導電圧が急
激に0へ変化する。その時、第二の整流ダイオード4cは
既にオンしているので、第一の整流ダイオード4bの両端
間電圧Vbが0へ急激に変化する。それにより、第一の整
流ダイオード4bが急激にオンする。その結果、トランス
3の二次電流が時刻T1と同様に、第一の二次巻線3bと第
二の二次巻線3cとの両方を通して流れ始める。こうし
て、時刻T3ではトランス3の二次側で転流が生じる。
【００１６】期間T3〜T4ではトランス3の一次巻線3aへ
は電圧が印加されず、一次電圧Vtが0である。従って、
平滑インダクタ5の両端間電圧V5は負の定電圧−Voutに
実質的に等しい。その結果、平滑インダクタ5の電流I5
が緩やかな傾きで直線的に減少する。時刻T3で四つのス
イッチ部は全てオフするので、トランス3の一次電流It
は急激に0まで減少する。従って、期間T3〜T4では期間T
1〜T2同様、一次側換算電流が0であるように、トランス
3の二次電流が二つの二次巻線3b及び3cのそれぞれを互
いに逆向きにかつ実質的に等量ずつ流れる。こうして、
期間T3〜T4では時刻T0の直前の状態が再現される。以
後、以上述べた期間T0〜T4での動作が繰り返される。
は電圧が印加されず、一次電圧Vtが0である。従って、
平滑インダクタ5の両端間電圧V5は負の定電圧−Voutに
実質的に等しい。その結果、平滑インダクタ5の電流I5
が緩やかな傾きで直線的に減少する。時刻T3で四つのス
イッチ部は全てオフするので、トランス3の一次電流It
は急激に0まで減少する。従って、期間T3〜T4では期間T
1〜T2同様、一次側換算電流が0であるように、トランス
3の二次電流が二つの二次巻線3b及び3cのそれぞれを互
いに逆向きにかつ実質的に等量ずつ流れる。こうして、
期間T3〜T4では時刻T0の直前の状態が再現される。以
後、以上述べた期間T0〜T4での動作が繰り返される。
【００１７】スイッチング制御回路70によるハードスイ
ッチングでは、以下のように電圧変換率、すなわち、入
力電圧Vinと出力電圧Voutとの比が決定される：第一の
ハイサイドスイッチ部101Hがオンしている第一の期間T0
〜T1の時間と、第二のハイサイドスイッチ部102Hがオン
している第二の期間T2〜T3の時間と、の和をTonとす
る。第一の期間及び第二の期間では平滑インダクタ5に
電圧(Vin／n−Vout)が印加されるので、平滑インダクタ
5に蓄えられる磁束が(Vin／n−Vout)×Tonだけ増大す
る。
ッチングでは、以下のように電圧変換率、すなわち、入
力電圧Vinと出力電圧Voutとの比が決定される：第一の
ハイサイドスイッチ部101Hがオンしている第一の期間T0
〜T1の時間と、第二のハイサイドスイッチ部102Hがオン
している第二の期間T2〜T3の時間と、の和をTonとす
る。第一の期間及び第二の期間では平滑インダクタ5に
電圧(Vin／n−Vout)が印加されるので、平滑インダクタ
5に蓄えられる磁束が(Vin／n−Vout)×Tonだけ増大す
る。
【００１８】一方、全てのスイッチ部がオフしている期
間T1〜T2の時間と期間T3〜T4の時間との和をToffとす
る。それぞれの期間では平滑インダクタ5に電圧(−Vou
t)が印加されるので、平滑インダクタ5に蓄えられる磁
束がVout×Toffだけ減少する。従って、平滑インダクタ
5の磁束の増大分と減少分とが釣り合うための条件、す
なわち、平滑インダクタ5のリセット条件が次式(1)のよ
うに表される。
間T1〜T2の時間と期間T3〜T4の時間との和をToffとす
る。それぞれの期間では平滑インダクタ5に電圧(−Vou
t)が印加されるので、平滑インダクタ5に蓄えられる磁
束がVout×Toffだけ減少する。従って、平滑インダクタ
5の磁束の増大分と減少分とが釣り合うための条件、す
なわち、平滑インダクタ5のリセット条件が次式(1)のよ
うに表される。
【００１９】 (Vin／n−Vout)×Ton＝Vout×Toff (1)
【００２０】式(1)より電圧変換率(入力電圧Vinと出力
電圧Voutとの比)は次式(2)で求まる。
電圧Voutとの比)は次式(2)で求まる。
【００２１】 Vout／Vin＝δ／n 但し、δ＝Ton／(Ton＋Toff） (2)
【００２２】式(2)が示すように、ハイサイドスイッチ
部に対するオン／オフの時比率δの制御により、出力電
圧Voutが実質上一定値に安定に維持される。
部に対するオン／オフの時比率δの制御により、出力電
圧Voutが実質上一定値に安定に維持される。
【００２３】近年、様々な電子機器に対する省エネルギ
ー化、小型化及び軽量化への要求が著しく高まってい
る。それに伴いスイッチング電源装置に対して、高効率
化、小型化／軽量化及び出力安定性の向上が強く求めら
れている。そのような要求に応じるには、スイッチング
周波数を更に高くしなければならない。しかし、スイッ
チング周波数が高い程スイッチング損失は大きい。従っ
て、スイッチング周波数を更に高くするにはスイッチン
グ損失を小さく抑え得るスイッチング技術が必要とな
る。そのようなスイッチング技術として、ソフトスイッ
チングが知られている。ここで、ソフトスイッチングと
は次のようなスイッチングをいう：(1) オンからオフ
へ又はオフからオンへの過渡時、スイッチ内の寄生コン
デンサと外部のインダクタとの間で共振を起こす；(2)
共振電圧又は共振電流のいずれかがゼロの時、スイッ
チをオンからオフへ又はオフからオンへと切り換える。
特に、スイッチの両端間電圧がゼロの時に行うスイッチ
ングをゼロボルトスイッチング(ＺＶＳ)という。
ー化、小型化及び軽量化への要求が著しく高まってい
る。それに伴いスイッチング電源装置に対して、高効率
化、小型化／軽量化及び出力安定性の向上が強く求めら
れている。そのような要求に応じるには、スイッチング
周波数を更に高くしなければならない。しかし、スイッ
チング周波数が高い程スイッチング損失は大きい。従っ
て、スイッチング周波数を更に高くするにはスイッチン
グ損失を小さく抑え得るスイッチング技術が必要とな
る。そのようなスイッチング技術として、ソフトスイッ
チングが知られている。ここで、ソフトスイッチングと
は次のようなスイッチングをいう：(1) オンからオフ
へ又はオフからオンへの過渡時、スイッチ内の寄生コン
デンサと外部のインダクタとの間で共振を起こす；(2)
共振電圧又は共振電流のいずれかがゼロの時、スイッ
チをオンからオフへ又はオフからオンへと切り換える。
特に、スイッチの両端間電圧がゼロの時に行うスイッチ
ングをゼロボルトスイッチング(ＺＶＳ)という。
【００２４】ソフトスイッチングによると、オン／オフ
の切り換え時、そのスイッチでは電力が消費されない。
従って、原理的にはスイッチング損失がない。特にＺＶ
Ｓによると、スイッチのオン時、そのスイッチの寄生コ
ンデンサに電荷が残っていない。それ故、サージ電流が
発生しない。
の切り換え時、そのスイッチでは電力が消費されない。
従って、原理的にはスイッチング損失がない。特にＺＶ
Ｓによると、スイッチのオン時、そのスイッチの寄生コ
ンデンサに電荷が残っていない。それ故、サージ電流が
発生しない。
【００２５】ＺＶＳを実現する従来のスイッチング電源
装置110は例えば、特開平11-89232号公報で開示されて
いる。図8はその回路構成を示す。先に図6で示した従来
例100と同様な構成に対しては同じ符号を付している。
先に述べた従来例100との相違は次の2点である： (1)
フルブリッジ内のスイッチ部1H、1L、2H、及び2Lがそれ
ぞれスイッチ素子と寄生コンデンサと共に、ダイオード
1HD、1LD、2HD、及び2LDを含む。ダイオードはスイッチ
素子へ並列に接続される。その時、高電位側にカソード
が、低電位側にアノードが、それぞれ接続される。スイ
ッチ素子がＩＧＢＴ等のトランジスタである時、ダイオ
ードがそのトランジスタのボディダイオードであっても
良い。
装置110は例えば、特開平11-89232号公報で開示されて
いる。図8はその回路構成を示す。先に図6で示した従来
例100と同様な構成に対しては同じ符号を付している。
先に述べた従来例100との相違は次の2点である： (1)
フルブリッジ内のスイッチ部1H、1L、2H、及び2Lがそれ
ぞれスイッチ素子と寄生コンデンサと共に、ダイオード
1HD、1LD、2HD、及び2LDを含む。ダイオードはスイッチ
素子へ並列に接続される。その時、高電位側にカソード
が、低電位側にアノードが、それぞれ接続される。スイ
ッチ素子がＩＧＢＴ等のトランジスタである時、ダイオ
ードがそのトランジスタのボディダイオードであっても
良い。
【００２６】(2) スイッチング制御回路7がフルブリッ
ジ内のスイッチ部に対してソフトスイッチングを行う。
それにより、先に述べた従来例100に比べ、スイッチン
グ損失が低減される。以下、スイッチング制御回路7に
よるソフトスイッチングについて説明する。図9は、ス
イッチング制御回路7のソフトスイッチングにより、図8
に示されている回路の各部分で生じる電流及び電圧の波
形図である。ここで、各回路部分の電流及び電圧は図8
に示されている矢印の向きを正とする。スイッチング制
御回路7は、スイッチ素子1HS、1LS、2HS、及び2LSへス
イッチング信号G1、G2、G3、及びG4をそれぞれ出力す
る。スイッチング信号G1、G2、G3、及びG4はそれぞれ矩
形波である。スイッチング信号が高電位(H)を示す間ス
イッチ素子はオンし、スイッチング信号が低電位(L)を
示す間スイッチ素子はオフする。
ジ内のスイッチ部に対してソフトスイッチングを行う。
それにより、先に述べた従来例100に比べ、スイッチン
グ損失が低減される。以下、スイッチング制御回路7に
よるソフトスイッチングについて説明する。図9は、ス
イッチング制御回路7のソフトスイッチングにより、図8
に示されている回路の各部分で生じる電流及び電圧の波
形図である。ここで、各回路部分の電流及び電圧は図8
に示されている矢印の向きを正とする。スイッチング制
御回路7は、スイッチ素子1HS、1LS、2HS、及び2LSへス
イッチング信号G1、G2、G3、及びG4をそれぞれ出力す
る。スイッチング信号G1、G2、G3、及びG4はそれぞれ矩
形波である。スイッチング信号が高電位(H)を示す間ス
イッチ素子はオンし、スイッチング信号が低電位(L)を
示す間スイッチ素子はオフする。
【００２７】スイッチング制御回路7によるソフトスイ
ッチングは次の四つの期間を、所定の時間かつ所定の周
期で交互に実現する： (1) 第一の期間は図9では期間T0〜T1に相当する。第一
の期間では、第一のハイサイドスイッチ部1Hと第二のロ
ーサイドスイッチ部2Lとをオンし、第二のハイサイドス
イッチ部2Hと第一のローサイドスイッチ部1Lとをオフす
る。 (2) 第二の期間は図9では期間T4〜T5に相当する。第二
の期間では、第一のハイサイドスイッチ部1Hと第二のロ
ーサイドスイッチ部2Lとをオフし、第二のハイサイドス
イッチ部2Hと第一のローサイドスイッチ部1Lとをオンす
る。 (3) 第三の期間は図9では期間T2〜T3及び期間T6〜T7に
相当し、第一の期間と第二の期間との間で実現される。
第三の期間では、第一のハイサイドスイッチ部1Hと第二
のハイサイドスイッチ部2Hとをオフし、第一のローサイ
ドスイッチ部1Lと第二のローサイドスイッチ部2Lとをオ
ンする。 (4) デッドタイムは上記の三つの期間の間に挿入され
る微小期間であり、図9では期間T1〜T2、T3〜T4、T5〜T
6及びT7〜T8に相当する。デッドタイムでは、第一のハ
イサイドスイッチ部1Hと第一のローサイドスイッチ部1
L、又は、第二のハイサイドスイッチ部2Hと第二のロー
サイドスイッチ部2L、のいずれかの対がそれぞれ共にオ
フする。つまり、四つのスイッチ部の内、ただ一つだけ
がオンし、残りの三つはオフする。
ッチングは次の四つの期間を、所定の時間かつ所定の周
期で交互に実現する： (1) 第一の期間は図9では期間T0〜T1に相当する。第一
の期間では、第一のハイサイドスイッチ部1Hと第二のロ
ーサイドスイッチ部2Lとをオンし、第二のハイサイドス
イッチ部2Hと第一のローサイドスイッチ部1Lとをオフす
る。 (2) 第二の期間は図9では期間T4〜T5に相当する。第二
の期間では、第一のハイサイドスイッチ部1Hと第二のロ
ーサイドスイッチ部2Lとをオフし、第二のハイサイドス
イッチ部2Hと第一のローサイドスイッチ部1Lとをオンす
る。 (3) 第三の期間は図9では期間T2〜T3及び期間T6〜T7に
相当し、第一の期間と第二の期間との間で実現される。
第三の期間では、第一のハイサイドスイッチ部1Hと第二
のハイサイドスイッチ部2Hとをオフし、第一のローサイ
ドスイッチ部1Lと第二のローサイドスイッチ部2Lとをオ
ンする。 (4) デッドタイムは上記の三つの期間の間に挿入され
る微小期間であり、図9では期間T1〜T2、T3〜T4、T5〜T
6及びT7〜T8に相当する。デッドタイムでは、第一のハ
イサイドスイッチ部1Hと第一のローサイドスイッチ部1
L、又は、第二のハイサイドスイッチ部2Hと第二のロー
サイドスイッチ部2L、のいずれかの対がそれぞれ共にオ
フする。つまり、四つのスイッチ部の内、ただ一つだけ
がオンし、残りの三つはオフする。
【００２８】以下、スイッチング制御回路7によるソフ
トスイッチングについて、図9で示されている時刻T0か
らT8までの時間順に説明する： ＜期間T0〜T1＞期間T0〜T1では先に述べた従来例での期
間T0〜T1と同様に、トランス3の一次電流Itと、平滑イ
ンダクタ5を流れる電流I5と、がいずれも直線的に増大
する。その時、トランス3の二次電流は第一の二次巻線3
bのみを通して流れる。
トスイッチングについて、図9で示されている時刻T0か
らT8までの時間順に説明する： ＜期間T0〜T1＞期間T0〜T1では先に述べた従来例での期
間T0〜T1と同様に、トランス3の一次電流Itと、平滑イ
ンダクタ5を流れる電流I5と、がいずれも直線的に増大
する。その時、トランス3の二次電流は第一の二次巻線3
bのみを通して流れる。
【００２９】＜期間T1〜T2＞時刻T1にスイッチング制御
回路7は第一のスイッチング信号G1をHからLへと変化さ
せ、第一のハイサイドスイッチ部1Hをオフする。一方、
第二のローサイドスイッチ部2Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第一のハイ
サイドスイッチ部1Hの寄生コンデンサ1HC、及び第一の
ローサイドスイッチ部1Lの寄生コンデンサ1LCで、共振
が生じる。その共振により、一次電流Itが第一のハイサ
イドスイッチ部1Hの寄生コンデンサ1HCを充電すると同
時に、第一のローサイドスイッチ部1Lの寄生コンデンサ
1LCを放電させる。従って、第一のハイサイドスイッチ
部1Hの両端間電圧V1Hが0から滑らかに上昇すると共に、
第一のローサイドスイッチ部1Lの両端間電圧V1Lが最大
値Vinから滑らかに降下する。
回路7は第一のスイッチング信号G1をHからLへと変化さ
せ、第一のハイサイドスイッチ部1Hをオフする。一方、
第二のローサイドスイッチ部2Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第一のハイ
サイドスイッチ部1Hの寄生コンデンサ1HC、及び第一の
ローサイドスイッチ部1Lの寄生コンデンサ1LCで、共振
が生じる。その共振により、一次電流Itが第一のハイサ
イドスイッチ部1Hの寄生コンデンサ1HCを充電すると同
時に、第一のローサイドスイッチ部1Lの寄生コンデンサ
1LCを放電させる。従って、第一のハイサイドスイッチ
部1Hの両端間電圧V1Hが0から滑らかに上昇すると共に、
第一のローサイドスイッチ部1Lの両端間電圧V1Lが最大
値Vinから滑らかに降下する。
【００３０】時刻T2の直前で、第一のハイサイドスイッ
チ部1Hの両端間電圧V1Hが最大値Vinへ達する。それと同
時に、第一のローサイドスイッチ部1Lの両端間電圧V1L
が0に達する。その時、第一のローサイドスイッチ部1L
のダイオード1LDがオンし、両端間電圧V1Lを0にクラン
プする。時刻T2にスイッチング制御回路7が第二のスイ
ッチング信号G2をLからHへと変化させ、第一のローサイ
ドスイッチ部1Lをオンする。こうして、第一のローサイ
ドスイッチ部1Lのオンに対してＺＶＳが実現する。
チ部1Hの両端間電圧V1Hが最大値Vinへ達する。それと同
時に、第一のローサイドスイッチ部1Lの両端間電圧V1L
が0に達する。その時、第一のローサイドスイッチ部1L
のダイオード1LDがオンし、両端間電圧V1Lを0にクラン
プする。時刻T2にスイッチング制御回路7が第二のスイ
ッチング信号G2をLからHへと変化させ、第一のローサイ
ドスイッチ部1Lをオンする。こうして、第一のローサイ
ドスイッチ部1Lのオンに対してＺＶＳが実現する。
【００３１】＜期間T2〜T3＞期間T2〜T3では、二つのロ
ーサイドスイッチ部1Lと2Lとを通して一次巻線3aが短絡
される。その間一次電圧Vtが実質的に0である。従っ
て、先に述べた従来例100の時刻T1での動作と同様に、
トランス3の二次側で転流が生じる。すなわち、二つの
整流ダイオード4b及び4cの両方がオンするので、二次電
流は二つの二次巻線3b及び3cの両方を流れる。その結
果、平滑インダクタ5には実質上定電圧(−Vout)だけが
印加される。従って、平滑インダクタ5を流れる電流I5
すなわち二次電流は直線的に減少する。
ーサイドスイッチ部1Lと2Lとを通して一次巻線3aが短絡
される。その間一次電圧Vtが実質的に0である。従っ
て、先に述べた従来例100の時刻T1での動作と同様に、
トランス3の二次側で転流が生じる。すなわち、二つの
整流ダイオード4b及び4cの両方がオンするので、二次電
流は二つの二次巻線3b及び3cの両方を流れる。その結
果、平滑インダクタ5には実質上定電圧(−Vout)だけが
印加される。従って、平滑インダクタ5を流れる電流I5
すなわち二次電流は直線的に減少する。
【００３２】先に述べた従来例100とは異なり、二次電
流は期間T2〜T3では第一の二次巻線3bを第二の二次巻線
3cより多く流れる。それは次の理由による： 第二の整
流ダイオード4cの両端間電圧Vcは期間T1〜T2で0まで降
下するので、第二の整流ダイオード4cは時刻T2でオンす
る。しかし、トランス3の二次側の漏れインダクタンス
により、第一の整流ダイオード4bを流れる電流Ibは緩や
かにしか減少せず、第二の整流ダイオード4cを流れる電
流Icは緩やかにしか増加しない。従って、期間T2〜T3で
は二次電流の大部分が第一の二次巻線3bを流れ、残りの
わずかな部分が第二の二次巻線3cを流れる。その結果、
二次巻線3b及び3cの間での相殺が十分ではないので、一
次側換算電流は期間T2〜T3ではあまり減少せず、上記の
漏れインダクタンスにより緩やかな傾きで直線的に減少
する。一方、一次電圧Vtが実質的に0であるので、一次
巻線3aの励磁電流が実質的に一定に維持される。以上の
結果、一次電流Itは直線的に減少する。
流は期間T2〜T3では第一の二次巻線3bを第二の二次巻線
3cより多く流れる。それは次の理由による： 第二の整
流ダイオード4cの両端間電圧Vcは期間T1〜T2で0まで降
下するので、第二の整流ダイオード4cは時刻T2でオンす
る。しかし、トランス3の二次側の漏れインダクタンス
により、第一の整流ダイオード4bを流れる電流Ibは緩や
かにしか減少せず、第二の整流ダイオード4cを流れる電
流Icは緩やかにしか増加しない。従って、期間T2〜T3で
は二次電流の大部分が第一の二次巻線3bを流れ、残りの
わずかな部分が第二の二次巻線3cを流れる。その結果、
二次巻線3b及び3cの間での相殺が十分ではないので、一
次側換算電流は期間T2〜T3ではあまり減少せず、上記の
漏れインダクタンスにより緩やかな傾きで直線的に減少
する。一方、一次電圧Vtが実質的に0であるので、一次
巻線3aの励磁電流が実質的に一定に維持される。以上の
結果、一次電流Itは直線的に減少する。
【００３３】＜期間T3〜T4＞時刻T3にスイッチング制御
回路7は第四のスイッチング信号G4をHからLへと変化さ
せ、第二のローサイドスイッチ部2Lをオフする。一方、
第一のローサイドスイッチ部1Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第二のハイ
サイドスイッチ部2Hの寄生コンデンサ2HC、及び第二の
ローサイドスイッチ部2Lの寄生コンデンサ2LCで、共振
が生じる。その共振により、一次電流Itが第二のハイサ
イドスイッチ部2Hの寄生コンデンサ2HCを放電させる。
それと同時に、第二のローサイドスイッチ部2Lの寄生コ
ンデンサ2LCを充電する。従って、第二のハイサイドス
イッチ部2Hの両端間電圧V2Hが最大値Vinから滑らかに降
下すると共に、第二のローサイドスイッチ部2Lの両端間
電圧V2Lが0から滑らかに上昇する。
回路7は第四のスイッチング信号G4をHからLへと変化さ
せ、第二のローサイドスイッチ部2Lをオフする。一方、
第一のローサイドスイッチ部1Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第二のハイ
サイドスイッチ部2Hの寄生コンデンサ2HC、及び第二の
ローサイドスイッチ部2Lの寄生コンデンサ2LCで、共振
が生じる。その共振により、一次電流Itが第二のハイサ
イドスイッチ部2Hの寄生コンデンサ2HCを放電させる。
それと同時に、第二のローサイドスイッチ部2Lの寄生コ
ンデンサ2LCを充電する。従って、第二のハイサイドス
イッチ部2Hの両端間電圧V2Hが最大値Vinから滑らかに降
下すると共に、第二のローサイドスイッチ部2Lの両端間
電圧V2Lが0から滑らかに上昇する。
【００３４】時刻T4の直前で、第二のローサイドスイッ
チ部2Lの両端間電圧V2Lが最大値Vinへ達する。それと同
時に、第二のハイサイドスイッチ部2Hの両端間電圧V2H
が0に達する。その時、第二のハイサイドスイッチ部2H
のダイオード2HDがオンし、両端間電圧V2Hを0にクラン
プする。時刻T4にスイッチング制御回路7が第三のスイ
ッチング信号G3をLからHへと変化させ、第二のハイサイ
ドスイッチ部2Hをオンする。こうして、第二のハイサイ
ドスイッチ部2Hのオンに対してＺＶＳが実現する。
チ部2Lの両端間電圧V2Lが最大値Vinへ達する。それと同
時に、第二のハイサイドスイッチ部2Hの両端間電圧V2H
が0に達する。その時、第二のハイサイドスイッチ部2H
のダイオード2HDがオンし、両端間電圧V2Hを0にクラン
プする。時刻T4にスイッチング制御回路7が第三のスイ
ッチング信号G3をLからHへと変化させ、第二のハイサイ
ドスイッチ部2Hをオンする。こうして、第二のハイサイ
ドスイッチ部2Hのオンに対してＺＶＳが実現する。
【００３５】＜期間T4〜T5＞期間T4〜T5では先に述べた
従来例での第二の期間T2〜T3と同様に、トランス3の一
次電流Itと、平滑インダクタ5を流れる電流I5と、がい
ずれも直線的に増大する。但し、それぞれの向きは第一
の期間T0〜T1とは逆である。更に、第二の期間ではトラ
ンス3の二次電流は第二の二次巻線3cのみを通して流れ
る。
従来例での第二の期間T2〜T3と同様に、トランス3の一
次電流Itと、平滑インダクタ5を流れる電流I5と、がい
ずれも直線的に増大する。但し、それぞれの向きは第一
の期間T0〜T1とは逆である。更に、第二の期間ではトラ
ンス3の二次電流は第二の二次巻線3cのみを通して流れ
る。
【００３６】＜期間T5〜T6＞時刻T5にスイッチング制御
回路7は第三のスイッチング信号G3をHからLへと変化さ
せ、第二のハイサイドスイッチ部2Hをオフする。一方、
第一のローサイドスイッチ部1Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第二のハイ
サイドスイッチ部2Hの寄生コンデンサ2HC、及び第二の
ローサイドスイッチ部2Lの寄生コンデンサ2LCで、共振
が生じる。その共振により、一次電流Itが第二のハイサ
イドスイッチ部2Hの寄生コンデンサ2HCを充電すると同
時に、第二のローサイドスイッチ部2Lの寄生コンデンサ
2LCを放電させる。従って、第二のハイサイドスイッチ
部2Hの両端間電圧V2Hが0から滑らかに上昇すると共に、
第二のローサイドスイッチ部2Lの両端間電圧V2Lが最大
値Vinから滑らかに降下する。
回路7は第三のスイッチング信号G3をHからLへと変化さ
せ、第二のハイサイドスイッチ部2Hをオフする。一方、
第一のローサイドスイッチ部1Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第二のハイ
サイドスイッチ部2Hの寄生コンデンサ2HC、及び第二の
ローサイドスイッチ部2Lの寄生コンデンサ2LCで、共振
が生じる。その共振により、一次電流Itが第二のハイサ
イドスイッチ部2Hの寄生コンデンサ2HCを充電すると同
時に、第二のローサイドスイッチ部2Lの寄生コンデンサ
2LCを放電させる。従って、第二のハイサイドスイッチ
部2Hの両端間電圧V2Hが0から滑らかに上昇すると共に、
第二のローサイドスイッチ部2Lの両端間電圧V2Lが最大
値Vinから滑らかに降下する。
【００３７】時刻T6の直前で、第二のハイサイドスイッ
チ部2Hの両端間電圧V2Hが最大値Vinへ達する。それと同
時に、第二のローサイドスイッチ部2Lの両端間電圧V2L
が0に達する。その時、第二のローサイドスイッチ部2L
のダイオード2LDがオンし、両端間電圧V2Lを0にクラン
プする。時刻T6にスイッチング制御回路7が第四のスイ
ッチング信号G4をLからHへと変化させ、第二のローサイ
ドスイッチ部2Lをオンする。こうして、第二のローサイ
ドスイッチ部2Lのオンに対してＺＶＳが実現する。
チ部2Hの両端間電圧V2Hが最大値Vinへ達する。それと同
時に、第二のローサイドスイッチ部2Lの両端間電圧V2L
が0に達する。その時、第二のローサイドスイッチ部2L
のダイオード2LDがオンし、両端間電圧V2Lを0にクラン
プする。時刻T6にスイッチング制御回路7が第四のスイ
ッチング信号G4をLからHへと変化させ、第二のローサイ
ドスイッチ部2Lをオンする。こうして、第二のローサイ
ドスイッチ部2Lのオンに対してＺＶＳが実現する。
【００３８】＜期間T6〜T7＞期間T6〜T7では、二つのロ
ーサイドスイッチ部1Lと2Lとを通して一次巻線3aが再び
短絡される。従って、期間T2〜T3での動作と同様にトラ
ンス3の二次側で転流が生じ、二次電流は二つの二次巻
線3b及び3cの両方を流れる。但し、二次電流は期間T2〜
T3とは逆に、第一の二次巻線3bより第二の二次巻線3cを
多く流れる。その時、一次側換算電流はあまり減少しな
い。更に、平滑インダクタ5には実質上定電圧(−Vout)
だけが印加される。従って、トランス3の一次電流It及
び二次電流I5はいずれも直線的に減少する。
ーサイドスイッチ部1Lと2Lとを通して一次巻線3aが再び
短絡される。従って、期間T2〜T3での動作と同様にトラ
ンス3の二次側で転流が生じ、二次電流は二つの二次巻
線3b及び3cの両方を流れる。但し、二次電流は期間T2〜
T3とは逆に、第一の二次巻線3bより第二の二次巻線3cを
多く流れる。その時、一次側換算電流はあまり減少しな
い。更に、平滑インダクタ5には実質上定電圧(−Vout)
だけが印加される。従って、トランス3の一次電流It及
び二次電流I5はいずれも直線的に減少する。
【００３９】＜期間T7〜T8＞時刻T7にスイッチング制御
回路7は第二のスイッチング信号G2をHからLへと変化さ
せ、第一のローサイドスイッチ部1Lをオフする。一方、
第二のローサイドスイッチ部2Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第一のハイ
サイドスイッチ部1Hの寄生コンデンサ1HC、及び第一の
ローサイドスイッチ部1Lの寄生コンデンサ1LCで、共振
が生じる。その共振により、一次電流Itが第一のハイサ
イドスイッチ部1Hの寄生コンデンサ1HCを放電させる。
それと同時に、第一のローサイドスイッチ部1Lの寄生コ
ンデンサ1LCを充電する。従って、第一のハイサイドス
イッチ部1Hの両端間電圧V1Hが最大値Vinから滑らかに降
下すると共に、第一のローサイドスイッチ部1Lの両端間
電圧V1Lが0から滑らかに上昇する。
回路7は第二のスイッチング信号G2をHからLへと変化さ
せ、第一のローサイドスイッチ部1Lをオフする。一方、
第二のローサイドスイッチ部2Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第一のハイ
サイドスイッチ部1Hの寄生コンデンサ1HC、及び第一の
ローサイドスイッチ部1Lの寄生コンデンサ1LCで、共振
が生じる。その共振により、一次電流Itが第一のハイサ
イドスイッチ部1Hの寄生コンデンサ1HCを放電させる。
それと同時に、第一のローサイドスイッチ部1Lの寄生コ
ンデンサ1LCを充電する。従って、第一のハイサイドス
イッチ部1Hの両端間電圧V1Hが最大値Vinから滑らかに降
下すると共に、第一のローサイドスイッチ部1Lの両端間
電圧V1Lが0から滑らかに上昇する。
【００４０】時刻T8の直前で、第一のローサイドスイッ
チ部1Lの両端間電圧V1Lが最大値Vinへ達する。それと同
時に、第一のハイサイドスイッチ部1Hの両端間電圧V1H
が0に達する。その時、第一のハイサイドスイッチ部1H
のダイオード1HDがオンし、両端間電圧V1Hを0にクラン
プする。時刻T8にスイッチング制御回路7が第一のスイ
ッチング信号G1をLからHへと変化させ、第一のハイサイ
ドスイッチ部1Hをオンする。こうして、第一のハイサイ
ドスイッチ部1Hのオンに対してＺＶＳが実現する。時刻
T8では時刻T0と同じ状態が再現される。こうして、時刻
T0から時刻T8までの動作が繰り返される。
チ部1Lの両端間電圧V1Lが最大値Vinへ達する。それと同
時に、第一のハイサイドスイッチ部1Hの両端間電圧V1H
が0に達する。その時、第一のハイサイドスイッチ部1H
のダイオード1HDがオンし、両端間電圧V1Hを0にクラン
プする。時刻T8にスイッチング制御回路7が第一のスイ
ッチング信号G1をLからHへと変化させ、第一のハイサイ
ドスイッチ部1Hをオンする。こうして、第一のハイサイ
ドスイッチ部1Hのオンに対してＺＶＳが実現する。時刻
T8では時刻T0と同じ状態が再現される。こうして、時刻
T0から時刻T8までの動作が繰り返される。
【００４１】期間T1〜T2、T3〜T4、T5〜T6、及び、T7〜
T8のそれぞれの長さ、すなわち、デッドタイムの長さ
は、第一の期間T0〜T1、第二の期間T4〜T5、及び、第三
の期間T2〜T3とT6〜T7、のそれぞれの時間に比べて十分
に短い。一般に、第一の期間、第二の期間、及び第三の
期間の長さは数μsec程度であるのに対して、デッドタ
イムの長さは数十〜数百nsec程度である。
T8のそれぞれの長さ、すなわち、デッドタイムの長さ
は、第一の期間T0〜T1、第二の期間T4〜T5、及び、第三
の期間T2〜T3とT6〜T7、のそれぞれの時間に比べて十分
に短い。一般に、第一の期間、第二の期間、及び第三の
期間の長さは数μsec程度であるのに対して、デッドタ
イムの長さは数十〜数百nsec程度である。
【００４２】デッドタイムを第一の期間等の他の期間に
対して無視すると、上記のソフトスイッチングでの電圧
変換率(入力電圧Vinと出力電圧Voutとの比)が以下のよ
うに求まる：第一の期間T0〜T1の時間と第二の期間T4〜
T5の時間との和をTonとする。それぞれの期間では上記
のように平滑インダクタ5に電圧(Vin／n−Vout)が印加
されるので、平滑インダクタ5に蓄えられる磁束が、上
記の二つの期間で合わせて(Vin／n−Vout)×Tonだけ増
大する。一方、第三の期間T1〜T4とT5〜T8とのそれぞれ
の時間の和をToffとする。それぞれの期間では上記のよ
うに平滑インダクタ5に電圧(−Vout)が印加されるの
で、平滑インダクタ5に蓄えられる磁束が合わせてVout
×Toffだけ減少する。従って、平滑インダクタ5のリセ
ット条件がハードスイッチングと同様の式(1)で表され
る。
対して無視すると、上記のソフトスイッチングでの電圧
変換率(入力電圧Vinと出力電圧Voutとの比)が以下のよ
うに求まる：第一の期間T0〜T1の時間と第二の期間T4〜
T5の時間との和をTonとする。それぞれの期間では上記
のように平滑インダクタ5に電圧(Vin／n−Vout)が印加
されるので、平滑インダクタ5に蓄えられる磁束が、上
記の二つの期間で合わせて(Vin／n−Vout)×Tonだけ増
大する。一方、第三の期間T1〜T4とT5〜T8とのそれぞれ
の時間の和をToffとする。それぞれの期間では上記のよ
うに平滑インダクタ5に電圧(−Vout)が印加されるの
で、平滑インダクタ5に蓄えられる磁束が合わせてVout
×Toffだけ減少する。従って、平滑インダクタ5のリセ
ット条件がハードスイッチングと同様の式(1)で表され
る。
【００４３】 (Vin／n−Vout)×Ton＝Vout×Toff (1)
【００４４】それ故、電圧変換率はハードスイッチング
と同様の式(2)で表される。
と同様の式(2)で表される。
【００４５】 Vout／Vin＝δ／n 但し、δ＝Ton／(Ton＋Toff） (2)
【００４６】つまり、ソフトスイッチングではハードス
イッチングと同様、ハイサイドスイッチ部1Hと2Hとでの
オン／オフの時比率δの制御により、出力電圧Voutが実
質上一定値に安定に維持される。
イッチングと同様、ハイサイドスイッチ部1Hと2Hとでの
オン／オフの時比率δの制御により、出力電圧Voutが実
質上一定値に安定に維持される。
【００４７】ソフトスイッチングでは更に、四つのスイ
ッチ部1H、1L、2H、及び2Lはいずれも上記のようにＺＶ
Ｓでオンする。それ故、ハードスイッチングとは異な
り、スイッチングに伴うサージ電流／サージ電圧が、ス
イッチ部内では発生しない。こうして、ソフトスイッチ
ングではハードスイッチングに比べ、スイッチング損失
が低減する。
ッチ部1H、1L、2H、及び2Lはいずれも上記のようにＺＶ
Ｓでオンする。それ故、ハードスイッチングとは異な
り、スイッチングに伴うサージ電流／サージ電圧が、ス
イッチ部内では発生しない。こうして、ソフトスイッチ
ングではハードスイッチングに比べ、スイッチング損失
が低減する。
【００４８】
【発明が解決しようとする課題】従来のスイッチング電
源装置100では、スイッチング制御回路70によるハード
スイッチングに次のような欠点がある：フルブリッジ内
のスイッチ部のそれぞれは図6に示されているように、
スイッチ素子と並列に接続された寄生コンデンサを含
む。全てのスイッチ部がオフである時、それぞれの寄生
コンデンサは電荷を貯めた状態で安定する。ハードスイ
ッチングではハイサイドスイッチ部とローサイドスイッ
チ部とが一つずつ同時にオンされる。従って、スイッチ
部のオン時、寄生コンデンサがある程度電荷を貯めた状
態で、並列なスイッチ素子がオンされる。その時、寄生
コンデンサは、オンしたスイッチ素子を通して短絡さ
れ、急激に放電する。それにより、サージ電流がそのス
イッチ部内に発生し、熱又は電磁波へ変換される。それ
らの熱及び電磁波を通して、電力が外部へ散逸する。こ
うして、スイッチングに伴う電力損失(スイッチング損
失)が増大する。更に、サージ電流による熱はそのスイ
ッチ部を疲労させ、電磁波は周囲の回路素子へノイズを
与える。
源装置100では、スイッチング制御回路70によるハード
スイッチングに次のような欠点がある：フルブリッジ内
のスイッチ部のそれぞれは図6に示されているように、
スイッチ素子と並列に接続された寄生コンデンサを含
む。全てのスイッチ部がオフである時、それぞれの寄生
コンデンサは電荷を貯めた状態で安定する。ハードスイ
ッチングではハイサイドスイッチ部とローサイドスイッ
チ部とが一つずつ同時にオンされる。従って、スイッチ
部のオン時、寄生コンデンサがある程度電荷を貯めた状
態で、並列なスイッチ素子がオンされる。その時、寄生
コンデンサは、オンしたスイッチ素子を通して短絡さ
れ、急激に放電する。それにより、サージ電流がそのス
イッチ部内に発生し、熱又は電磁波へ変換される。それ
らの熱及び電磁波を通して、電力が外部へ散逸する。こ
うして、スイッチングに伴う電力損失(スイッチング損
失)が増大する。更に、サージ電流による熱はそのスイ
ッチ部を疲労させ、電磁波は周囲の回路素子へノイズを
与える。
【００４９】例えば図7では時刻T0の直前で、第一のハ
イサイドスイッチ部101Hと第二のローサイドスイッチ部
102Lとのそれぞれの両端間電圧V1HとV2Lとがそれぞれ有
限値に保たれている。従って、第一のハイサイドスイッ
チ部101Hと第二のローサイドスイッチ部102Lとのそれぞ
れの寄生コンデンサ1HCと2LCとは、電圧V1HとV2Lとにそ
れぞれ比例した電荷を貯める。時刻T0で両スイッチ部が
オンすると、両方の寄生コンデンサ1HCと2LCとが急激に
放電し、サージ電流が発生する。それにより、第一のハ
イサイドスイッチ部101Hを流れる電流I1Hと、第二のロ
ーサイドスイッチ部102Lを流れる電流I2Lと、が急峻な
ピークscを成すように増大する。時刻T2で第一のローサ
イドスイッチ部101Lと第二のハイサイドスイッチ部102H
とが同時にオンする時、それぞれを流れる電流I1LとI2H
とに同様なピークが現れる。
イサイドスイッチ部101Hと第二のローサイドスイッチ部
102Lとのそれぞれの両端間電圧V1HとV2Lとがそれぞれ有
限値に保たれている。従って、第一のハイサイドスイッ
チ部101Hと第二のローサイドスイッチ部102Lとのそれぞ
れの寄生コンデンサ1HCと2LCとは、電圧V1HとV2Lとにそ
れぞれ比例した電荷を貯める。時刻T0で両スイッチ部が
オンすると、両方の寄生コンデンサ1HCと2LCとが急激に
放電し、サージ電流が発生する。それにより、第一のハ
イサイドスイッチ部101Hを流れる電流I1Hと、第二のロ
ーサイドスイッチ部102Lを流れる電流I2Lと、が急峻な
ピークscを成すように増大する。時刻T2で第一のローサ
イドスイッチ部101Lと第二のハイサイドスイッチ部102H
とが同時にオンする時、それぞれを流れる電流I1LとI2H
とに同様なピークが現れる。
【００５０】ハードスイッチングでは更に、ハイサイド
スイッチ部とローサイドスイッチ部とが一つずつ同時に
オフされる。従って、スイッチ部のオフ時、トランスの
一次巻線へ供給される電流が急激に減少する。その時、
一次巻線の漏れインダクタンスとスイッチ部内の寄生コ
ンデンサとで共振が生じる。それにより、サージ電圧が
発生する。サージ電圧の発生は、例えば一次巻線の漏れ
インダクタンスによるエネルギーの蓄積及び散逸を引き
起こす。こうして、スイッチング損失が増大する。
スイッチ部とローサイドスイッチ部とが一つずつ同時に
オフされる。従って、スイッチ部のオフ時、トランスの
一次巻線へ供給される電流が急激に減少する。その時、
一次巻線の漏れインダクタンスとスイッチ部内の寄生コ
ンデンサとで共振が生じる。それにより、サージ電圧が
発生する。サージ電圧の発生は、例えば一次巻線の漏れ
インダクタンスによるエネルギーの蓄積及び散逸を引き
起こす。こうして、スイッチング損失が増大する。
【００５１】例えば図7では時刻T1で第一のハイサイド
スイッチ部101Hと第二のローサイドスイッチ部102Lとが
オフする直前、それぞれを実質的に同量の電流I1H＝I2L
が流れる。時刻T1で両スイッチ部がオフすると、それぞ
れの寄生コンデンサ1HCと2LCと、トランス3の一次巻線3
aの漏れインダクタンスとの間で激しい共振が生じ、サ
ージ電圧が発生する。それにより、図7に示されている
ように、第一のハイサイドスイッチ部101Hと第二のロー
サイドスイッチ部102Lとのそれぞれの両端間電圧V1H及
びV2Lが急峻なピークsvを成すように変化する。同様な
ピークは、時刻T3で第一のローサイドスイッチ部101Lと
第二のハイサイドスイッチ部102Hとが同時にオンする
時、それぞれの両端間電圧V1LとV2Hとに現れる。
スイッチ部101Hと第二のローサイドスイッチ部102Lとが
オフする直前、それぞれを実質的に同量の電流I1H＝I2L
が流れる。時刻T1で両スイッチ部がオフすると、それぞ
れの寄生コンデンサ1HCと2LCと、トランス3の一次巻線3
aの漏れインダクタンスとの間で激しい共振が生じ、サ
ージ電圧が発生する。それにより、図7に示されている
ように、第一のハイサイドスイッチ部101Hと第二のロー
サイドスイッチ部102Lとのそれぞれの両端間電圧V1H及
びV2Lが急峻なピークsvを成すように変化する。同様な
ピークは、時刻T3で第一のローサイドスイッチ部101Lと
第二のハイサイドスイッチ部102Hとが同時にオンする
時、それぞれの両端間電圧V1LとV2Hとに現れる。
【００５２】ハードスイッチングでは上記の通り、スイ
ッチ部のオン／オフごとにサージ電流／サージ電圧が発
生するので、スイッチング損失が増大する。スイッチン
グ損失の増大はスイッチング電源装置のエネルギー効率
を低下させるので好ましくない。その上、上記のサージ
電流／サージ電圧はスイッチング周波数の電磁波及びそ
の高調波を発生させる。それらの電磁波は周辺のデバイ
スの動作を妨げるので好ましくない。
ッチ部のオン／オフごとにサージ電流／サージ電圧が発
生するので、スイッチング損失が増大する。スイッチン
グ損失の増大はスイッチング電源装置のエネルギー効率
を低下させるので好ましくない。その上、上記のサージ
電流／サージ電圧はスイッチング周波数の電磁波及びそ
の高調波を発生させる。それらの電磁波は周辺のデバイ
スの動作を妨げるので好ましくない。
【００５３】上記のスイッチング電源装置110のよう
に、従来のソフトスイッチングによるフルブリッジ型コ
ンバータ（以下、アクティブクランプフルブリッジ(Ａ
ＣＦＢ)コンバータという）は、ハードスイッチングに
よるスイッチング電源装置100に比べ、スイッチング損
失について有利である。しかし、ソフトスイッチングは
ハードスイッチングに比べ、導通損失については次の通
り不利である：
に、従来のソフトスイッチングによるフルブリッジ型コ
ンバータ（以下、アクティブクランプフルブリッジ(Ａ
ＣＦＢ)コンバータという）は、ハードスイッチングに
よるスイッチング電源装置100に比べ、スイッチング損
失について有利である。しかし、ソフトスイッチングは
ハードスイッチングに比べ、導通損失については次の通
り不利である：
【００５４】ソフトスイッチングは第三の期間、すなわ
ち、トランス3の一次巻線3aを短絡する期間(図9では期
間T2〜T3とT6〜T7とに相当する)を含む。第三の期間で
は、一次電流Itが二つのローサイドスイッチ部1Lと2L、
及び一次巻線3aを通して循環する。すなわち、第三の期
間では一次電流Itが0ではなく有限である。その点でソ
フトスイッチングはハードスイッチングと異なる。スイ
ッチ部は一般にオン抵抗を含み、トランス3の一次巻線3
aは一般に寄生抵抗を含む。それらの抵抗は一次電流It
の導通時ジュール熱を発生し、エネルギーを散逸する。
こうして、ソフトスイッチングではハードスイッチング
に比べ、第三の期間での一次電流Itによる導通損失（以
下、循環電流損失という）が増大する。
ち、トランス3の一次巻線3aを短絡する期間(図9では期
間T2〜T3とT6〜T7とに相当する)を含む。第三の期間で
は、一次電流Itが二つのローサイドスイッチ部1Lと2L、
及び一次巻線3aを通して循環する。すなわち、第三の期
間では一次電流Itが0ではなく有限である。その点でソ
フトスイッチングはハードスイッチングと異なる。スイ
ッチ部は一般にオン抵抗を含み、トランス3の一次巻線3
aは一般に寄生抵抗を含む。それらの抵抗は一次電流It
の導通時ジュール熱を発生し、エネルギーを散逸する。
こうして、ソフトスイッチングではハードスイッチング
に比べ、第三の期間での一次電流Itによる導通損失（以
下、循環電流損失という）が増大する。
【００５５】スイッチング電源装置に対する小型化の要
請により、スイッチ部のサイズが制限される。その結
果、スイッチ部のオン抵抗には下限がある。その下限
は、小型のスイッチング電源装置ほど大きい。そのよう
な小型のスイッチング電源装置では、ソフトスイッチン
グによるスイッチング損失の低減より循環電流損失の増
大が上回り得る。その時、スイッチング電源装置の効率
が十分には向上しない。
請により、スイッチ部のサイズが制限される。その結
果、スイッチ部のオン抵抗には下限がある。その下限
は、小型のスイッチング電源装置ほど大きい。そのよう
な小型のスイッチング電源装置では、ソフトスイッチン
グによるスイッチング損失の低減より循環電流損失の増
大が上回り得る。その時、スイッチング電源装置の効率
が十分には向上しない。
【００５６】ＡＣＦＢコンバータ110では、トランスの
一次巻線の漏れインダクタンスがスイッチ部の寄生コン
デンサとの共振に利用される。しかし、そのような漏れ
インダクタンスは本質的に小さい。漏れインダクタンス
が小さ過ぎる時、十分に大きい共振電流が得られず、ス
イッチ部の寄生コンデンサの放電及び充電が不十分にな
り得る。その結果、ＺＶＳが実現できず、スイッチング
損失が増大し得る。
一次巻線の漏れインダクタンスがスイッチ部の寄生コン
デンサとの共振に利用される。しかし、そのような漏れ
インダクタンスは本質的に小さい。漏れインダクタンス
が小さ過ぎる時、十分に大きい共振電流が得られず、ス
イッチ部の寄生コンデンサの放電及び充電が不十分にな
り得る。その結果、ＺＶＳが実現できず、スイッチング
損失が増大し得る。
【００５７】スイッチングに伴うサージ電流／サージ電
圧の発生源はスイッチ部内には限られない。上記のハー
ドスイッチングによる従来のスイッチング電源装置100
及びソフトスイッチングによるＡＣＦＢコンバータ110
のいずれでも、二次側での転流時、整流ダイオード4b及
び4cのそれぞれのオフに伴い、サージ電流／サージ電圧
が生じる。それにより、図7及び図9にそれぞれ示されて
いる通り、整流ダイオード4b及び4cのそれぞれを流れる
電流Ib及びIcにピークcfが生じ、両端間電圧Vb及びVcに
ピークvfが生じる。整流ダイオード4b及び4cでのサージ
電流／サージ電圧の発生原因は次の通りである：
圧の発生源はスイッチ部内には限られない。上記のハー
ドスイッチングによる従来のスイッチング電源装置100
及びソフトスイッチングによるＡＣＦＢコンバータ110
のいずれでも、二次側での転流時、整流ダイオード4b及
び4cのそれぞれのオフに伴い、サージ電流／サージ電圧
が生じる。それにより、図7及び図9にそれぞれ示されて
いる通り、整流ダイオード4b及び4cのそれぞれを流れる
電流Ib及びIcにピークcfが生じ、両端間電圧Vb及びVcに
ピークvfが生じる。整流ダイオード4b及び4cでのサージ
電流／サージ電圧の発生原因は次の通りである：
【００５８】第一の期間及び第二の期間のそれぞれの開
始時、二つの整流ダイオード4b及び4cのいずれかがオフ
する。第一の期間及び第二の期間の開始時は、図7では
時刻T0及びT2に、図9では時刻T0及びT4に、それぞれ相
当する。ダイオードはオンの間、一般に電荷を蓄積す
る。それにより、逆バイアスの印加でオフする時、蓄積
された電荷が逆電流として放電される。上記のスイッチ
ング電源装置100及び110では、二次側の転流により整流
ダイオード4b及び4cのいずれかがオフする時、逆電流と
してサージ電流が発生する。
始時、二つの整流ダイオード4b及び4cのいずれかがオフ
する。第一の期間及び第二の期間の開始時は、図7では
時刻T0及びT2に、図9では時刻T0及びT4に、それぞれ相
当する。ダイオードはオンの間、一般に電荷を蓄積す
る。それにより、逆バイアスの印加でオフする時、蓄積
された電荷が逆電流として放電される。上記のスイッチ
ング電源装置100及び110では、二次側の転流により整流
ダイオード4b及び4cのいずれかがオフする時、逆電流と
してサージ電流が発生する。
【００５９】二つの整流ダイオード4b及び4cはそれぞ
れ、トランス3の二つの二次巻線3b及び3cに接続され
る。例えば、第一の整流ダイオード4bがオフする時、上
記の逆電流に基づいて、第一の整流ダイオード4bの寄生
容量と第一の二次巻線3bの漏れインダクタンスとが共振
する。それにより、第一の整流ダイオード4bの両端間に
サージ電圧が生じる。第二の整流ダイオード4cがオフす
る時も同様に、その両端間に逆電流に基づくサージ電圧
が生じる。上記の整流ダイオードのオン／オフに伴うサ
ージ電流／サージ電圧はノイズを発生する。そのノイズ
による電力損失はスイッチング損失の一部としてスイッ
チング電源装置の効率を低減するので好ましくない。
れ、トランス3の二つの二次巻線3b及び3cに接続され
る。例えば、第一の整流ダイオード4bがオフする時、上
記の逆電流に基づいて、第一の整流ダイオード4bの寄生
容量と第一の二次巻線3bの漏れインダクタンスとが共振
する。それにより、第一の整流ダイオード4bの両端間に
サージ電圧が生じる。第二の整流ダイオード4cがオフす
る時も同様に、その両端間に逆電流に基づくサージ電圧
が生じる。上記の整流ダイオードのオン／オフに伴うサ
ージ電流／サージ電圧はノイズを発生する。そのノイズ
による電力損失はスイッチング損失の一部としてスイッ
チング電源装置の効率を低減するので好ましくない。
【００６０】本発明は、ソフトスイッチングによりスイ
ッチング損失を低減し、かつ、循環電流損失を低減でき
るスイッチング電源装置の提供、を目的とする。
ッチング損失を低減し、かつ、循環電流損失を低減でき
るスイッチング電源装置の提供、を目的とする。
【００６１】
【課題を解決するための手段】本発明によるスイッチン
グ電源装置は、 (A) (a) 四つのスイッチ部であって、そのいずれも、
(1) 外部からのスイッチング信号によりオンオフされ
るスイッチ素子と、(2) スイッチ素子へ並列に接続さ
れたダイオードと、(3) スイッチ素子へ並列に接続さ
れたコンデンサと、をそれぞれ含む、第一のハイサイド
スイッチ部、第二のハイサイドスイッチ部、第一のロー
サイドスイッチ部及び第二のローサイドスイッチ部； (b) (1) 一次巻線と、(2) 互いに直列に接続されて
その接続点を共通端とする第一の二次巻線と第二の二次
巻線と、を含むトランス； (c) (1) 整流素子と；(2) 整流素子へ並列に接続さ
れ、スナバコンデンサを含むスナバと；をそれぞれ含
む、第一の整流部と第二の整流部； 及び、 (d) 第一の入力端子と第二の入力端子とを含み、それ
らの入力端子を通した入力を平滑にして出力するための
平滑部；を有するＤＣ−ＤＣコンバータであり； (B) 第一のハイサイドスイッチ部のカソードが実質的
な直流定電圧源の高電位端子へ、第一のハイサイドスイ
ッチ部のアノードが第一のローサイドスイッチ部のカソ
ードへ、第一のローサイドスイッチ部のアノードが実質
的な直流定電圧源の低電位端子ヘ、それぞれ接続し； (C) 第二のハイサイドスイッチ部のカソードが実質的
な直流定電圧源の高電位端子へ、第二のハイサイドスイ
ッチ部のアノードが第二のローサイドスイッチ部のカソ
ードへ、第二のローサイドスイッチ部のアノードが実質
的な直流定電圧源の低電位端子ヘ、それぞれ接続し； (D) トランスの一次巻線の一端が第一のハイサイドス
イッチ部と第一のローサイドスイッチ部との接続点へ、
他端が第二のハイサイドスイッチ部と第二のローサイド
スイッチ部との接続点へそれぞれ接続し； (E) トランスの第一の二次巻線の共通端とは別の端が
第一の整流部の一端へ、第二の二次巻線の共通端とは別
の端が第一の整流部の一端と同じ極性の第二の整流部の
一端へ、共通端が平滑部の第一の入力端子へ、それぞれ
接続し； (F) 第一の整流部と第二の整流部とのそれぞれの他端
が平滑部の第二の入力端子へ接続した；ＤＣ−ＤＣコン
バータ；並びに、 (A) 第一の整流部及び第二の整流部のそれぞれのスナ
バの等価容量と、一次巻線の短絡時でのトランスの二次
側の漏れインダクタンスと、で決まる共振周期に基づい
て遅れ時間を決定し； (B) 四つのスイッチ部のそれぞれへスイッチング信号
を所定のスイッチング周波数及び位相で出力し、それに
より、 (a) (1) 第一のハイサイドスイッチ部と第二のローサ
イドスイッチ部とをオンし、かつ、第二のハイサイドス
イッチ部と第一のローサイドスイッチ部とをオフする第
一の期間、及び、(2) 第一のハイサイドスイッチ部と
第二のローサイドスイッチ部とをオフし、かつ、第二の
ハイサイドスイッチ部と第一のローサイドスイッチ部と
をオンする第二の期間、をそれぞれ所定の時間と所定の
周期とで交互に実現し； (b) 第一の期間の終了時、第一のハイサイドスイッチ
部と第二のローサイドスイッチ部とのいずれか一方を、
他方のオフ後遅れ時間だけ遅れてオフし； (c) 第二の期間の終了時、第二のハイサイドスイッチ
部と第一のローサイドスイッチ部とのいずれか一方を、
他方のオフ後遅れ時間だけ遅れてオフする；ためのスイ
ッチング制御部；を具備する。
グ電源装置は、 (A) (a) 四つのスイッチ部であって、そのいずれも、
(1) 外部からのスイッチング信号によりオンオフされ
るスイッチ素子と、(2) スイッチ素子へ並列に接続さ
れたダイオードと、(3) スイッチ素子へ並列に接続さ
れたコンデンサと、をそれぞれ含む、第一のハイサイド
スイッチ部、第二のハイサイドスイッチ部、第一のロー
サイドスイッチ部及び第二のローサイドスイッチ部； (b) (1) 一次巻線と、(2) 互いに直列に接続されて
その接続点を共通端とする第一の二次巻線と第二の二次
巻線と、を含むトランス； (c) (1) 整流素子と；(2) 整流素子へ並列に接続さ
れ、スナバコンデンサを含むスナバと；をそれぞれ含
む、第一の整流部と第二の整流部； 及び、 (d) 第一の入力端子と第二の入力端子とを含み、それ
らの入力端子を通した入力を平滑にして出力するための
平滑部；を有するＤＣ−ＤＣコンバータであり； (B) 第一のハイサイドスイッチ部のカソードが実質的
な直流定電圧源の高電位端子へ、第一のハイサイドスイ
ッチ部のアノードが第一のローサイドスイッチ部のカソ
ードへ、第一のローサイドスイッチ部のアノードが実質
的な直流定電圧源の低電位端子ヘ、それぞれ接続し； (C) 第二のハイサイドスイッチ部のカソードが実質的
な直流定電圧源の高電位端子へ、第二のハイサイドスイ
ッチ部のアノードが第二のローサイドスイッチ部のカソ
ードへ、第二のローサイドスイッチ部のアノードが実質
的な直流定電圧源の低電位端子ヘ、それぞれ接続し； (D) トランスの一次巻線の一端が第一のハイサイドス
イッチ部と第一のローサイドスイッチ部との接続点へ、
他端が第二のハイサイドスイッチ部と第二のローサイド
スイッチ部との接続点へそれぞれ接続し； (E) トランスの第一の二次巻線の共通端とは別の端が
第一の整流部の一端へ、第二の二次巻線の共通端とは別
の端が第一の整流部の一端と同じ極性の第二の整流部の
一端へ、共通端が平滑部の第一の入力端子へ、それぞれ
接続し； (F) 第一の整流部と第二の整流部とのそれぞれの他端
が平滑部の第二の入力端子へ接続した；ＤＣ−ＤＣコン
バータ；並びに、 (A) 第一の整流部及び第二の整流部のそれぞれのスナ
バの等価容量と、一次巻線の短絡時でのトランスの二次
側の漏れインダクタンスと、で決まる共振周期に基づい
て遅れ時間を決定し； (B) 四つのスイッチ部のそれぞれへスイッチング信号
を所定のスイッチング周波数及び位相で出力し、それに
より、 (a) (1) 第一のハイサイドスイッチ部と第二のローサ
イドスイッチ部とをオンし、かつ、第二のハイサイドス
イッチ部と第一のローサイドスイッチ部とをオフする第
一の期間、及び、(2) 第一のハイサイドスイッチ部と
第二のローサイドスイッチ部とをオフし、かつ、第二の
ハイサイドスイッチ部と第一のローサイドスイッチ部と
をオンする第二の期間、をそれぞれ所定の時間と所定の
周期とで交互に実現し； (b) 第一の期間の終了時、第一のハイサイドスイッチ
部と第二のローサイドスイッチ部とのいずれか一方を、
他方のオフ後遅れ時間だけ遅れてオフし； (c) 第二の期間の終了時、第二のハイサイドスイッチ
部と第一のローサイドスイッチ部とのいずれか一方を、
他方のオフ後遅れ時間だけ遅れてオフする；ためのスイ
ッチング制御部；を具備する。
【００６２】上記のスイッチング電源装置では、第一の
期間及び第二の期間のそれぞれの終了から遅れ時間の経
過時、オンしていたハイサイドスイッチ部及びローサイ
ドスイッチ部が共にオフする。その時、トランスの一次
巻線を流れる電流(一次電流)が次のように速やかに減衰
する。
期間及び第二の期間のそれぞれの終了から遅れ時間の経
過時、オンしていたハイサイドスイッチ部及びローサイ
ドスイッチ部が共にオフする。その時、トランスの一次
巻線を流れる電流(一次電流)が次のように速やかに減衰
する。
【００６３】第一の二次巻線へ接続する第一の整流部の
一端と、第二の二次巻線へ接続する第二の整流部の一端
とは、同じ極性を持つ。すなわち、第一の整流部のアノ
ードが第一の二次巻線へ接続する時、第二の整流部のア
ノードが第二の二次巻線へ接続する。逆に、第一の整流
部のカソードが第一の二次巻線へ接続する時、第二の整
流部のカソードが第二の二次巻線へ接続する。
一端と、第二の二次巻線へ接続する第二の整流部の一端
とは、同じ極性を持つ。すなわち、第一の整流部のアノ
ードが第一の二次巻線へ接続する時、第二の整流部のア
ノードが第二の二次巻線へ接続する。逆に、第一の整流
部のカソードが第一の二次巻線へ接続する時、第二の整
流部のカソードが第二の二次巻線へ接続する。
【００６４】第一の期間では第一の整流部が、第二の期
間では第二の整流部が、それぞれオフする。それによ
り、トランスの二次側では全波整流が実現される。その
時、オフした片方の整流部では、内部のスナバコンデン
サが逆バイアスにより電荷を蓄積する。第一の期間及び
第二の期間のそれぞれの終了時、二次巻線のそれぞれの
誘導電圧が0へ低減する。その時、オフしていた片方の
整流部ではスナバコンデンサが放電する。その放電電流
により、その整流部内の整流素子がオンする前から、そ
の整流部へ接続された二次巻線に電流が流れ始める。そ
の電流に基づいて、スナバコンデンサとトランスの二次
側の漏れインダクタンスとが共振する。ここで、トラン
スの二次側の漏れインダクタンスとは、一次巻線の短絡
時、二つの二次巻線の共有端とは別のそれぞれの端の間
に等価的に生じる漏れインダクタンスをいう。本明細書
ではその漏れインダクタンスを、一次巻線の短絡時での
トランスの二次側の漏れインダクタンスという。それ
故、従来のスイッチング電源装置とは異なり、トランス
の二次電流の転流が滑らかかつ速やかに進行する。すな
わち、第一の期間及び第二の期間の終了後速やかに、二
次電流が両方の二次巻線を実質的に等量ずつ流れ始め
る。その結果、一次側換算電流は、二つの二次巻線をそ
れぞれ流れる二次電流の間で滑らかかつ速やかに相殺さ
れる。従って、第一の期間及び第二の期間のそれぞれの
終了時、一次電流が滑らかかつ速やかに低減する。それ
故、上記の遅れ時間だけ遅れて一次電流を遮断する時、
サージ電圧が低減するので、一次電流の遮断によるスイ
ッチング損失が低減する。更に、第一の期間と第二の期
間との間一次電流が遮断されるので、一次電流による循
環電流損失が低減する。
間では第二の整流部が、それぞれオフする。それによ
り、トランスの二次側では全波整流が実現される。その
時、オフした片方の整流部では、内部のスナバコンデン
サが逆バイアスにより電荷を蓄積する。第一の期間及び
第二の期間のそれぞれの終了時、二次巻線のそれぞれの
誘導電圧が0へ低減する。その時、オフしていた片方の
整流部ではスナバコンデンサが放電する。その放電電流
により、その整流部内の整流素子がオンする前から、そ
の整流部へ接続された二次巻線に電流が流れ始める。そ
の電流に基づいて、スナバコンデンサとトランスの二次
側の漏れインダクタンスとが共振する。ここで、トラン
スの二次側の漏れインダクタンスとは、一次巻線の短絡
時、二つの二次巻線の共有端とは別のそれぞれの端の間
に等価的に生じる漏れインダクタンスをいう。本明細書
ではその漏れインダクタンスを、一次巻線の短絡時での
トランスの二次側の漏れインダクタンスという。それ
故、従来のスイッチング電源装置とは異なり、トランス
の二次電流の転流が滑らかかつ速やかに進行する。すな
わち、第一の期間及び第二の期間の終了後速やかに、二
次電流が両方の二次巻線を実質的に等量ずつ流れ始め
る。その結果、一次側換算電流は、二つの二次巻線をそ
れぞれ流れる二次電流の間で滑らかかつ速やかに相殺さ
れる。従って、第一の期間及び第二の期間のそれぞれの
終了時、一次電流が滑らかかつ速やかに低減する。それ
故、上記の遅れ時間だけ遅れて一次電流を遮断する時、
サージ電圧が低減するので、一次電流の遮断によるスイ
ッチング損失が低減する。更に、第一の期間と第二の期
間との間一次電流が遮断されるので、一次電流による循
環電流損失が低減する。
【００６５】上記のスイッチング電源装置では、スイッ
チング制御部が、 (A) 第一の期間の終了時、第二のローサイドスイッチ
部を、第一のハイサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフし； (B) 第二の期間の終了時、第一のローサイドスイッチ
部を、第二のハイサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフしても良い。 このスイッチング電源装置では、第一の期間及び第二の
期間のそれぞれの終了から、それぞれに対応する遅れ時
間の経過まで、トランスの一次電流が二つのローサイド
スイッチ部と一次巻線とを循環する。
チング制御部が、 (A) 第一の期間の終了時、第二のローサイドスイッチ
部を、第一のハイサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフし； (B) 第二の期間の終了時、第一のローサイドスイッチ
部を、第二のハイサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフしても良い。 このスイッチング電源装置では、第一の期間及び第二の
期間のそれぞれの終了から、それぞれに対応する遅れ時
間の経過まで、トランスの一次電流が二つのローサイド
スイッチ部と一次巻線とを循環する。
【００６６】その他に、スイッチング制御部が、 (A) 第一の期間の終了時、第一のハイサイドスイッチ
部を、第二のローサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフし； (B) 第二の期間の終了時、第二のハイサイドスイッチ
部を、第一のローサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフしても良い。 このスイッチング電源装置では、第一の期間及び第二の
期間のそれぞれの終了から、それぞれに対応する遅れ時
間の経過まで、トランスの一次電流が二つのハイサイド
スイッチ部と一次巻線とを循環する。
部を、第二のローサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフし； (B) 第二の期間の終了時、第二のハイサイドスイッチ
部を、第一のローサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフしても良い。 このスイッチング電源装置では、第一の期間及び第二の
期間のそれぞれの終了から、それぞれに対応する遅れ時
間の経過まで、トランスの一次電流が二つのハイサイド
スイッチ部と一次巻線とを循環する。
【００６７】更に上記とは別に、スイッチング制御部
が、 (A) 第一の期間の終了時、第二のローサイドスイッチ
部を、第一のハイサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフし； (B) 第二の期間の終了時、第二のハイサイドスイッチ
部を、第一のローサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフしても良い。 このスイッチング電源装置では、第一の期間の終了から
遅れ時間の経過まで、トランスの一次電流が二つのロー
サイドスイッチ部と一次巻線とを循環する。一方、第二
の期間の終了から遅れ時間の経過まで、トランスの一次
電流が二つのハイサイドスイッチ部と一次巻線とを循環
する。そのように循環部分が交互に入れ替わるので、ス
イッチ部のそれぞれに加わるストレスが均等化される。
が、 (A) 第一の期間の終了時、第二のローサイドスイッチ
部を、第一のハイサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフし； (B) 第二の期間の終了時、第二のハイサイドスイッチ
部を、第一のローサイドスイッチ部のオフ後遅れ時間だ
け遅れてオフしても良い。 このスイッチング電源装置では、第一の期間の終了から
遅れ時間の経過まで、トランスの一次電流が二つのロー
サイドスイッチ部と一次巻線とを循環する。一方、第二
の期間の終了から遅れ時間の経過まで、トランスの一次
電流が二つのハイサイドスイッチ部と一次巻線とを循環
する。そのように循環部分が交互に入れ替わるので、ス
イッチ部のそれぞれに加わるストレスが均等化される。
【００６８】上記のスイッチング電源装置では、スイッ
チング制御部が、 (A) 第一のハイサイドスイッチ部の等価容量、第一の
ローサイドスイッチ部の等価容量、及び、トランスの一
次巻線の漏れインダクタンス、で決まる共振周期に基づ
いて第一のデッドタイムを決定し； (B) 第二のハイサイドスイッチ部の等価容量、第二の
ローサイドスイッチ部の等価容量、及び、トランスの一
次巻線の漏れインダクタンス、で決まる共振周期に基づ
いて第二のデッドタイムを決定し； (C) 第一の期間と第二の期間とのそれぞれの終了時、 (a) 第一のハイサイドスイッチ部と第一のローサイド
スイッチ部とを第一のデッドタイムだけ共にオフし；又
は、 (b) 第二のハイサイドスイッチ部と第二のローサイド
スイッチ部とを第二のデッドタイムだけ共にオフしても
良い。
チング制御部が、 (A) 第一のハイサイドスイッチ部の等価容量、第一の
ローサイドスイッチ部の等価容量、及び、トランスの一
次巻線の漏れインダクタンス、で決まる共振周期に基づ
いて第一のデッドタイムを決定し； (B) 第二のハイサイドスイッチ部の等価容量、第二の
ローサイドスイッチ部の等価容量、及び、トランスの一
次巻線の漏れインダクタンス、で決まる共振周期に基づ
いて第二のデッドタイムを決定し； (C) 第一の期間と第二の期間とのそれぞれの終了時、 (a) 第一のハイサイドスイッチ部と第一のローサイド
スイッチ部とを第一のデッドタイムだけ共にオフし；又
は、 (b) 第二のハイサイドスイッチ部と第二のローサイド
スイッチ部とを第二のデッドタイムだけ共にオフしても
良い。
【００６９】例えば、第一の期間の終了時、第二のロー
サイドスイッチ部より先に第一のハイサイドスイッチ部
をオフする。その時、トランスの一次巻線の漏れインダ
クタンスと、第一のハイサイドスイッチ部及び第一のロ
ーサイドスイッチ部のそれぞれの等価容量と、で共振が
生じる。その共振により、第一のハイサイドスイッチ部
内のコンデンサが充電され、第一のローサイドスイッチ
部内のコンデンサが放電する。更に、第一のローサイド
スイッチ部内のコンデンサが放電を完了した時、同じス
イッチ部内のダイオードがオンし、両端間電圧を0にク
ランプする。その状態で第二のローサイドスイッチ部を
オンできるので、上記のスイッチング電源装置では第二
のローサイドスイッチ部のオンについてＺＶＳを実現で
きる。それ故、そのスイッチング損失を低減できる。第
一の期間の終了時第二のローサイドスイッチ部を先にオ
フする場合、及び、第二の期間の終了時でも、先にオン
するスイッチ部についてＺＶＳを同様に実現できる。
サイドスイッチ部より先に第一のハイサイドスイッチ部
をオフする。その時、トランスの一次巻線の漏れインダ
クタンスと、第一のハイサイドスイッチ部及び第一のロ
ーサイドスイッチ部のそれぞれの等価容量と、で共振が
生じる。その共振により、第一のハイサイドスイッチ部
内のコンデンサが充電され、第一のローサイドスイッチ
部内のコンデンサが放電する。更に、第一のローサイド
スイッチ部内のコンデンサが放電を完了した時、同じス
イッチ部内のダイオードがオンし、両端間電圧を0にク
ランプする。その状態で第二のローサイドスイッチ部を
オンできるので、上記のスイッチング電源装置では第二
のローサイドスイッチ部のオンについてＺＶＳを実現で
きる。それ故、そのスイッチング損失を低減できる。第
一の期間の終了時第二のローサイドスイッチ部を先にオ
フする場合、及び、第二の期間の終了時でも、先にオン
するスイッチ部についてＺＶＳを同様に実現できる。
【００７０】デッドタイムは、ハイサイドスイッチ部の
等価容量、ローサイドスイッチ部の等価容量、及び、ト
ランスの一次巻線の漏れインダクタンス、で決まる共振
周期に基づいて決定される。好ましくは、その共振周期
の1／4に実質的に等しい。一方、遅れ時間は、スナバの
等価容量と、一次巻線の短絡時でのトランスの二次側の
漏れインダクタンスと、で決まる共振周期に基づいて決
定される。好ましくはその共振周期の1／4に実質的に等
しい。遅れ時間は主にスナバコンデンサの容量で調節さ
れる。それ故、上記のスイッチング電源装置では、上記
のＺＶＳの実現後速やかに一次電流を遮断できる。こう
して、スイッチング損失と共に循環電流損失を低減でき
る。
等価容量、ローサイドスイッチ部の等価容量、及び、ト
ランスの一次巻線の漏れインダクタンス、で決まる共振
周期に基づいて決定される。好ましくは、その共振周期
の1／4に実質的に等しい。一方、遅れ時間は、スナバの
等価容量と、一次巻線の短絡時でのトランスの二次側の
漏れインダクタンスと、で決まる共振周期に基づいて決
定される。好ましくはその共振周期の1／4に実質的に等
しい。遅れ時間は主にスナバコンデンサの容量で調節さ
れる。それ故、上記のスイッチング電源装置では、上記
のＺＶＳの実現後速やかに一次電流を遮断できる。こう
して、スイッチング損失と共に循環電流損失を低減でき
る。
【００７１】上記のスイッチング電源装置では、スナバ
がそのスナバコンデンサへ直列に接続された抵抗を含ん
でも良い。第一の期間及び第二の期間のそれぞれの開始
時、トランスの二次巻線にはそれぞれ一次側からの誘導
電圧が発生する。それにより、オンしていた二つの整流
部のいずれかがオフする。その時、オフする整流部で
は、スナバコンデンサとトランスの二次側の漏れインダ
クタンスと、で共振が生じる。スナバ内の抵抗はその共
振を速やかに減衰させる。それにより、共振によるリン
キングの発生を抑えると共に、そのスナバに対して並列
な整流素子への印加電圧のピークを低減する。
がそのスナバコンデンサへ直列に接続された抵抗を含ん
でも良い。第一の期間及び第二の期間のそれぞれの開始
時、トランスの二次巻線にはそれぞれ一次側からの誘導
電圧が発生する。それにより、オンしていた二つの整流
部のいずれかがオフする。その時、オフする整流部で
は、スナバコンデンサとトランスの二次側の漏れインダ
クタンスと、で共振が生じる。スナバ内の抵抗はその共
振を速やかに減衰させる。それにより、共振によるリン
キングの発生を抑えると共に、そのスナバに対して並列
な整流素子への印加電圧のピークを低減する。
【００７２】上記のスイッチング電源装置では更に、
(a) スナバが抵抗へ並列に接続された副整流素子を含
み；(b) 整流素子と副整流素子とのアノード同士と、
カソード同士と、のいずれかが接続しても良い。第一の
期間及び第二の期間のそれぞれの終了時、オフしていた
整流部ではスナバコンデンサが放電する。その時の放電
電流は抵抗に対して並列な副整流素子を流れる。それに
より、その抵抗による放電電流の低減が回避される。従
って、スナバの等価容量とトランスの二次側の漏れイン
ダクタンスとの共振電流のピークが増大する。その結
果、第一の期間及び第二の期間のそれぞれの終了時更に
速やかに一次側換算電流が十分に相殺され、一次電流が
十分に低減する。従って、スナバ内の抵抗による導通損
失だけでなく、一次電流によるスイッチング損失及び循
環電流損失を更に低減できる。それに加え、放電電流に
よるスナバ内の抵抗の発熱が抑制されるので、熱による
抵抗値の増大及び他の素子の機能低下を防止できる。
(a) スナバが抵抗へ並列に接続された副整流素子を含
み；(b) 整流素子と副整流素子とのアノード同士と、
カソード同士と、のいずれかが接続しても良い。第一の
期間及び第二の期間のそれぞれの終了時、オフしていた
整流部ではスナバコンデンサが放電する。その時の放電
電流は抵抗に対して並列な副整流素子を流れる。それに
より、その抵抗による放電電流の低減が回避される。従
って、スナバの等価容量とトランスの二次側の漏れイン
ダクタンスとの共振電流のピークが増大する。その結
果、第一の期間及び第二の期間のそれぞれの終了時更に
速やかに一次側換算電流が十分に相殺され、一次電流が
十分に低減する。従って、スナバ内の抵抗による導通損
失だけでなく、一次電流によるスイッチング損失及び循
環電流損失を更に低減できる。それに加え、放電電流に
よるスナバ内の抵抗の発熱が抑制されるので、熱による
抵抗値の増大及び他の素子の機能低下を防止できる。
【００７３】上記のスイッチング電源装置では、スナバ
に含まれる整流素子及び副整流素子が、好ましくはダイ
オードである。その他に、ＩＧＢＴ、ＭＯＳＦＥＴ等の
半導体スイッチ素子であっても良い。その時、それらの
半導体スイッチ素子のスイッチングは、好ましくはスイ
ッチング制御部により、一次側のフルブリッジ内のスイ
ッチ部と同期して制御される。
に含まれる整流素子及び副整流素子が、好ましくはダイ
オードである。その他に、ＩＧＢＴ、ＭＯＳＦＥＴ等の
半導体スイッチ素子であっても良い。その時、それらの
半導体スイッチ素子のスイッチングは、好ましくはスイ
ッチング制御部により、一次側のフルブリッジ内のスイ
ッチ部と同期して制御される。
【００７４】
【発明の実施の形態】以下、本発明の最適な実施の形態
について、その好ましい実施例を挙げて、図面を参照し
つつ説明する。
について、その好ましい実施例を挙げて、図面を参照し
つつ説明する。
【００７５】《実施例１》本発明の実施例１によるスイ
ッチング電源装置10はフルブリッジ型コンバータを有す
る。スイッチング制御回路7は、フルブリッジを構成す
る四つのスイッチ部1H、1L、2H、及び2Lのオンに対して
ハードスイッチングを行う。図1は実施例１によるスイ
ッチング電源装置10の回路を示す。図1と図8との比較か
ら明らかなように、トランス3の二次側に二つのスナバ
コンデンサ8Cbと8Ccを有する点で、実施例１によるスイ
ッチング電源装置10の回路構成は従来のスイッチング電
源装置、例えば図8に示されている従来例110、と異な
る。
ッチング電源装置10はフルブリッジ型コンバータを有す
る。スイッチング制御回路7は、フルブリッジを構成す
る四つのスイッチ部1H、1L、2H、及び2Lのオンに対して
ハードスイッチングを行う。図1は実施例１によるスイ
ッチング電源装置10の回路を示す。図1と図8との比較か
ら明らかなように、トランス3の二次側に二つのスナバ
コンデンサ8Cbと8Ccを有する点で、実施例１によるスイ
ッチング電源装置10の回路構成は従来のスイッチング電
源装置、例えば図8に示されている従来例110、と異な
る。
【００７６】直流電源が入力端子1a及び1bに接続され
る。ここで、直流電源は交流電源からの交流を整流して
得られた実質的なものでも良い。直流電源からの入力電
圧をVinとする。更に、直流電源の高電位側が第一の入
力端子1aへ、低電位側が第二の入力端子1bへ、それぞれ
接続される。
る。ここで、直流電源は交流電源からの交流を整流して
得られた実質的なものでも良い。直流電源からの入力電
圧をVinとする。更に、直流電源の高電位側が第一の入
力端子1aへ、低電位側が第二の入力端子1bへ、それぞれ
接続される。
【００７７】四つのスイッチ部1H、1L、2H、及び2Lはそ
れぞれ、二つの端子の間に並列に接続されたスイッチ素
子、ダイオード、及びコンデンサを含む。特にダイオー
ドの極性により、スイッチ部はそのダイオードと同じ極
性を有する。ダイオードのカソード及びアノードのそれ
ぞれに接続されたスイッチ部の端子をそれぞれ、カソー
ド及びアノードという。更に、それぞれの回路素子の特
性は、四つのスイッチ部で共通である。
れぞれ、二つの端子の間に並列に接続されたスイッチ素
子、ダイオード、及びコンデンサを含む。特にダイオー
ドの極性により、スイッチ部はそのダイオードと同じ極
性を有する。ダイオードのカソード及びアノードのそれ
ぞれに接続されたスイッチ部の端子をそれぞれ、カソー
ド及びアノードという。更に、それぞれの回路素子の特
性は、四つのスイッチ部で共通である。
【００７８】四つのスイッチ部は二つずつ直列に接続さ
れて二つの対をなす。更に、それらの対が並列に接続さ
れる。それぞれの対に含まれる二つのスイッチ部の内、
第一の入力端子1aへ接続された一方をハイサイドとい
い、第二の入力端子1bへ接続された他方をローサイドと
いう。図1では、第一のハイサイドスイッチ部1Hと第一
のローサイドスイッチ部1L、第二のハイサイドスイッチ
部2Hと第二のローサイドスイッチ部2L、のそれぞれが直
列に接続される。第一のハイサイドスイッチ部1Hのアノ
ードと第一のローサイドスイッチ部1Lのカソードとが第
一の接続点Pで、第二のハイサイドスイッチ部2Hのアノ
ードと第二のローサイドスイッチ部2Lのカソードとが第
二の接続点Qで、それぞれ接続される。第一のハイサイ
ドスイッチ部1Hのカソードと第二のハイサイドスイッチ
部2Hのカソードとが共に第一の入力端子1aに接続され
る。第一のローサイドスイッチ部1Lのアノードと第二の
ローサイドスイッチ部2Lのアノードとが共に第二の入力
端子1bに接続される。
れて二つの対をなす。更に、それらの対が並列に接続さ
れる。それぞれの対に含まれる二つのスイッチ部の内、
第一の入力端子1aへ接続された一方をハイサイドとい
い、第二の入力端子1bへ接続された他方をローサイドと
いう。図1では、第一のハイサイドスイッチ部1Hと第一
のローサイドスイッチ部1L、第二のハイサイドスイッチ
部2Hと第二のローサイドスイッチ部2L、のそれぞれが直
列に接続される。第一のハイサイドスイッチ部1Hのアノ
ードと第一のローサイドスイッチ部1Lのカソードとが第
一の接続点Pで、第二のハイサイドスイッチ部2Hのアノ
ードと第二のローサイドスイッチ部2Lのカソードとが第
二の接続点Qで、それぞれ接続される。第一のハイサイ
ドスイッチ部1Hのカソードと第二のハイサイドスイッチ
部2Hのカソードとが共に第一の入力端子1aに接続され
る。第一のローサイドスイッチ部1Lのアノードと第二の
ローサイドスイッチ部2Lのアノードとが共に第二の入力
端子1bに接続される。
【００７９】スイッチ素子1HS、1LS、2HS、及び2LSは好
ましくはＭＯＳＦＥＴである。その他に、バイポーラト
ランジスタ又はＩＧＢＴであっても良い。ダイオード1H
D、1LD、2HD、及び2LDは、好ましくは同じスイッチ部内
のスイッチ素子1HS、1LS、2HS、及び2LSのそれぞれの寄
生ダイオードである。その他に、スイッチ素子1HS、1L
S、2HS、及び2LSとは別の独立な素子であっても良い。
四つのコンデンサ1HC、1LC、2HC、及び2LCは同じスイッ
チ部内のスイッチ素子1HS、1LS、2HS、及び2LSのそれぞ
れの寄生コンデンサであり、対応するスイッチ素子へ並
列に接続されるとみなせる。コンデンサ1HC、1LC、2H
C、及び2LCは、配線及びトランス3の寄生コンデンサを
等価的に含む。更に、コンデンサ1HC、1LC、2HC、及び2
LCがスイッチ素子とは別の独立な素子として、コンデン
サを含んでいても良い。
ましくはＭＯＳＦＥＴである。その他に、バイポーラト
ランジスタ又はＩＧＢＴであっても良い。ダイオード1H
D、1LD、2HD、及び2LDは、好ましくは同じスイッチ部内
のスイッチ素子1HS、1LS、2HS、及び2LSのそれぞれの寄
生ダイオードである。その他に、スイッチ素子1HS、1L
S、2HS、及び2LSとは別の独立な素子であっても良い。
四つのコンデンサ1HC、1LC、2HC、及び2LCは同じスイッ
チ部内のスイッチ素子1HS、1LS、2HS、及び2LSのそれぞ
れの寄生コンデンサであり、対応するスイッチ素子へ並
列に接続されるとみなせる。コンデンサ1HC、1LC、2H
C、及び2LCは、配線及びトランス3の寄生コンデンサを
等価的に含む。更に、コンデンサ1HC、1LC、2HC、及び2
LCがスイッチ素子とは別の独立な素子として、コンデン
サを含んでいても良い。
【００８０】スイッチ部の対それぞれの接続点P及びQの
間にトランス3の一次巻線3aが接続される。トランス3は
二つの二次巻線3b及び3cを有する。ここで、トランス3
の一次巻線3a、第一の二次巻線3b、及び第二の二次巻線
3cの巻数比はn：1：1(nは正の実数)である。二次巻線3b
及び3cの接続点である共有端Rは第二の出力端子2bへ接
続される。第一の二次巻線3b及び第二の二次巻線3cのそ
れぞれでは、共有端Rとは逆の端が第一の整流ダイオー
ド4b及び第二の整流ダイオード4cのそれぞれのアノード
へ接続される。第一の整流ダイオード4b及び第二の整流
ダイオード4cのカソードはいずれも平滑インダクタ5の
一端へ接続される。二つの整流ダイオード4b及び4cはト
ランス3の出力に対して全波整流を行う。
間にトランス3の一次巻線3aが接続される。トランス3は
二つの二次巻線3b及び3cを有する。ここで、トランス3
の一次巻線3a、第一の二次巻線3b、及び第二の二次巻線
3cの巻数比はn：1：1(nは正の実数)である。二次巻線3b
及び3cの接続点である共有端Rは第二の出力端子2bへ接
続される。第一の二次巻線3b及び第二の二次巻線3cのそ
れぞれでは、共有端Rとは逆の端が第一の整流ダイオー
ド4b及び第二の整流ダイオード4cのそれぞれのアノード
へ接続される。第一の整流ダイオード4b及び第二の整流
ダイオード4cのカソードはいずれも平滑インダクタ5の
一端へ接続される。二つの整流ダイオード4b及び4cはト
ランス3の出力に対して全波整流を行う。
【００８１】平滑インダクタ5の他端は第一の出力端子2
aへ接続される。平滑インダクタ5のインダクタンスはト
ランス3等の他の回路素子より十分に大きい。平滑コン
デンサ6では、一端が第一の出力端子2aと平滑インダク
タ5との間へ、他端が第二の出力端子2bへ、それぞれ接
続される。平滑コンデンサ6の容量はスイッチ部内のコ
ンデンサ及びスナバコンデンサ8Cb及び8Ccに比べて十分
に大きい。平滑インダクタ5及び平滑コンデンサ6は平滑
フィルタを構成し、二つの整流ダイオード4b及び4cを通
して整流されたトランス3の出力を平滑する。こうし
て、平滑コンデンサ6の両端間電圧、すなわち、二つの
出力端子2a及び2b間の出力電圧Voutは実質的に一定であ
る。
aへ接続される。平滑インダクタ5のインダクタンスはト
ランス3等の他の回路素子より十分に大きい。平滑コン
デンサ6では、一端が第一の出力端子2aと平滑インダク
タ5との間へ、他端が第二の出力端子2bへ、それぞれ接
続される。平滑コンデンサ6の容量はスイッチ部内のコ
ンデンサ及びスナバコンデンサ8Cb及び8Ccに比べて十分
に大きい。平滑インダクタ5及び平滑コンデンサ6は平滑
フィルタを構成し、二つの整流ダイオード4b及び4cを通
して整流されたトランス3の出力を平滑する。こうし
て、平滑コンデンサ6の両端間電圧、すなわち、二つの
出力端子2a及び2b間の出力電圧Voutは実質的に一定であ
る。
【００８２】第一のスナバコンデンサ8Cb及び第二のス
ナバコンデンサ8Ccはそれぞれ、第一の整流ダイオード4
b及び第二の整流ダイオード4cのそれぞれへ、並列に接
続される。こうして、実施例１では、第一の整流ダイオ
ード4bと第一のスナバコンデンサ8Cbとが第一の整流部
を、第二の整流ダイオード4cと第二のスナバコンデンサ
8Ccとが第二の整流部を、それぞれ構成する。ここで、
スナバコンデンサ8Cb及び8Ccのそれぞれの容量は互いに
実質的に等しく、スイッチ部内の寄生コンデンサ1HC、1
LC、2HC、及び2LCの容量に比べて十分に大きい。
ナバコンデンサ8Ccはそれぞれ、第一の整流ダイオード4
b及び第二の整流ダイオード4cのそれぞれへ、並列に接
続される。こうして、実施例１では、第一の整流ダイオ
ード4bと第一のスナバコンデンサ8Cbとが第一の整流部
を、第二の整流ダイオード4cと第二のスナバコンデンサ
8Ccとが第二の整流部を、それぞれ構成する。ここで、
スナバコンデンサ8Cb及び8Ccのそれぞれの容量は互いに
実質的に等しく、スイッチ部内の寄生コンデンサ1HC、1
LC、2HC、及び2LCの容量に比べて十分に大きい。
【００８３】スイッチング制御回路7は二つの出力端子2
a及び2bにそれぞれ接続され、出力電圧Voutを測定す
る。更に、スイッチング制御回路7はスイッチ素子1HS、
1LS、2HS、及び2LSへ接続され、それぞれのスイッチ素
子のオン／オフをスイッチング信号G1、G2、G3、及びG4
で制御する。それぞれのスイッチ素子は好ましくはＭＯ
ＳＦＥＴである。その時、スイッチング制御回路7はそ
れぞれのスイッチ素子のゲートへ接続され、スイッチン
グ信号G1〜G4として電圧信号をそれぞれのゲートへ出力
する。それにより、それぞれのゲート電位を変化させ、
それぞれのスイッチ素子のオン／オフを切り換える。ス
イッチング制御回路7は特に、測定された出力電圧Vout
に基づいてスイッチング信号G1〜G4の周波数(スイッチ
ング周波数)を調節する。それにより、スイッチ素子1H
S、1LS、2HS、及び2LSのオン／オフの時比率を制御し、
出力電圧Voutを一定に維持する。
a及び2bにそれぞれ接続され、出力電圧Voutを測定す
る。更に、スイッチング制御回路7はスイッチ素子1HS、
1LS、2HS、及び2LSへ接続され、それぞれのスイッチ素
子のオン／オフをスイッチング信号G1、G2、G3、及びG4
で制御する。それぞれのスイッチ素子は好ましくはＭＯ
ＳＦＥＴである。その時、スイッチング制御回路7はそ
れぞれのスイッチ素子のゲートへ接続され、スイッチン
グ信号G1〜G4として電圧信号をそれぞれのゲートへ出力
する。それにより、それぞれのゲート電位を変化させ、
それぞれのスイッチ素子のオン／オフを切り換える。ス
イッチング制御回路7は特に、測定された出力電圧Vout
に基づいてスイッチング信号G1〜G4の周波数(スイッチ
ング周波数)を調節する。それにより、スイッチ素子1H
S、1LS、2HS、及び2LSのオン／オフの時比率を制御し、
出力電圧Voutを一定に維持する。
【００８４】実施例１によるスイッチング電源装置10は
フルブリッジ構成の四つのスイッチ部に対して以下のよ
うなスイッチングを実行する：スイッチング電源装置10
では図1に示されているように、二つの入力端子1a及び1
bの間に入力電圧Vinが、二つの出力端子2a及び2bの間に
出力電圧Voutが、それぞれ印加される。入力電圧Vin及
び出力電圧Voutはそれぞれ実質上一定に維持される。
フルブリッジ構成の四つのスイッチ部に対して以下のよ
うなスイッチングを実行する：スイッチング電源装置10
では図1に示されているように、二つの入力端子1a及び1
bの間に入力電圧Vinが、二つの出力端子2a及び2bの間に
出力電圧Voutが、それぞれ印加される。入力電圧Vin及
び出力電圧Voutはそれぞれ実質上一定に維持される。
【００８５】図2は、スイッチング電源装置10でのスイ
ッチングにより、図1に示されている回路の各部分で生
じる電流及び電圧の波形図である。スイッチング信号G
1、G2、G3、及びG4は矩形波であり、それぞれ所定の幅
を持つ。スイッチング信号G1、G2、G3、及びG4が高電位
(H)を示す間、スイッチ素子1HS、1LS、2HS、及び2LSは
それぞれオンする。逆に、スイッチング信号G1、G2、G
3、及びG4が低電位(L)を示す間、スイッチ素子1HS、1L
S、2HS、及び2LSはオフする。
ッチングにより、図1に示されている回路の各部分で生
じる電流及び電圧の波形図である。スイッチング信号G
1、G2、G3、及びG4は矩形波であり、それぞれ所定の幅
を持つ。スイッチング信号G1、G2、G3、及びG4が高電位
(H)を示す間、スイッチ素子1HS、1LS、2HS、及び2LSは
それぞれオンする。逆に、スイッチング信号G1、G2、G
3、及びG4が低電位(L)を示す間、スイッチ素子1HS、1L
S、2HS、及び2LSはオフする。
【００８６】電圧V1H、V1L、V2H、及びV2Lはそれぞれ、
スイッチ部1H、1L、2H、及び2Lに印加される電圧であ
る。それぞれの極性は図1に示されている矢印の向き、
すなわち、第二の入力端子1b側の端(アノード)に対する
第一の入力端子1a側の端(カソード)の電位、を正として
定義される。ハイサイドスイッチ部の両端間電圧VHは入
力電圧Vinと同じ対のローサイドスイッチ部の両端間電
圧VLとの差に実質的に等しい：VH＝Vin−VL。従って、
図2ではローサイドスイッチ部1L及び2Lの両端間電圧V1L
及びV2Lのみが示される。
スイッチ部1H、1L、2H、及び2Lに印加される電圧であ
る。それぞれの極性は図1に示されている矢印の向き、
すなわち、第二の入力端子1b側の端(アノード)に対する
第一の入力端子1a側の端(カソード)の電位、を正として
定義される。ハイサイドスイッチ部の両端間電圧VHは入
力電圧Vinと同じ対のローサイドスイッチ部の両端間電
圧VLとの差に実質的に等しい：VH＝Vin−VL。従って、
図2ではローサイドスイッチ部1L及び2Lの両端間電圧V1L
及びV2Lのみが示される。
【００８７】電流I1H、I1L、I2H、及びI2Lはそれぞれ、
スイッチ部1H、1L、2H、及び2Lを流れる電流である。そ
れぞれの極性は図1に示されている矢印の向き、すなわ
ち、カソードからアノードへの向き、を正として定義さ
れる。
スイッチ部1H、1L、2H、及び2Lを流れる電流である。そ
れぞれの極性は図1に示されている矢印の向き、すなわ
ち、カソードからアノードへの向き、を正として定義さ
れる。
【００８８】一次電圧Vtはトランス3の一次巻線3aに印
加される電圧である。その極性は図1に示されている矢
印の向き、すなわち、第二の接続点Qに対する第一の接
続点Pの電位、を正として定義される。一次電圧Vtは二
つのローサイドスイッチ部1L及び2Lのそれぞれの両端間
電圧V1L及びV2Lの差に実質的に等しい：Vt＝V1L−V2L。
加される電圧である。その極性は図1に示されている矢
印の向き、すなわち、第二の接続点Qに対する第一の接
続点Pの電位、を正として定義される。一次電圧Vtは二
つのローサイドスイッチ部1L及び2Lのそれぞれの両端間
電圧V1L及びV2Lの差に実質的に等しい：Vt＝V1L−V2L。
【００８９】一次電流Itはトランス3の一次巻線3aを流
れる電流である。その極性は図1に示されている矢印の
向き、すなわち、第一の接続点Pから第二の接続点Qへの
向き、を正として定義される。一次電流Itは、ハイサイ
ドスイッチ部を流れる電流とローサイドスイッチ部を流
れる電流との差に実質的に等しい：It＝I1H−I1L＝−I2
H＋I2L。
れる電流である。その極性は図1に示されている矢印の
向き、すなわち、第一の接続点Pから第二の接続点Qへの
向き、を正として定義される。一次電流Itは、ハイサイ
ドスイッチ部を流れる電流とローサイドスイッチ部を流
れる電流との差に実質的に等しい：It＝I1H−I1L＝−I2
H＋I2L。
【００９０】電圧Vb及びVcは第一の整流ダイオード4b及
び第二の整流ダイオード4cのそれぞれの両端間電圧であ
る。それぞれの極性は図1に示されている矢印の向きを
正として定義される。すなわち、それぞれの整流ダイオ
ードに対して逆バイアスの向きを正とする。一次巻線3
a、二次巻線3b及び3cの巻数比はn：1：1であるので、二
つの二次巻線3b及び3cのそれぞれの両端間電圧は一次電
圧Vtの1／n倍＝Vt／nに実質的に等しい。
び第二の整流ダイオード4cのそれぞれの両端間電圧であ
る。それぞれの極性は図1に示されている矢印の向きを
正として定義される。すなわち、それぞれの整流ダイオ
ードに対して逆バイアスの向きを正とする。一次巻線3
a、二次巻線3b及び3cの巻数比はn：1：1であるので、二
つの二次巻線3b及び3cのそれぞれの両端間電圧は一次電
圧Vtの1／n倍＝Vt／nに実質的に等しい。
【００９１】二次電流Ib及びIcはトランス3の二つの二
次巻線3b及び3cをそれぞれ流れる電流である。それぞれ
の極性は図1に示されている矢印の向きを正として定義
される。すなわち、第一の二次電流Ibは第一の二次巻線
3bの共有端Rから他端への向きを、第二の二次電流Icは
第二の二次巻線3cの他端から共有端Rへの向きを、それ
ぞれ正とする。電流I5は平滑インダクタ5を流れる電流
であり、スイッチング電源装置10の出力電流に実質的に
等しい。その極性は、図1に示されている矢印の向き、
すなわち、トランス3側の端から第一の出力端子2a側の
端への向き、を正として定義される。出力電流I5は二つ
の二次電流Ib及びIcの和に実質的に等しい： I5＝Ib＋
Ic。
次巻線3b及び3cをそれぞれ流れる電流である。それぞれ
の極性は図1に示されている矢印の向きを正として定義
される。すなわち、第一の二次電流Ibは第一の二次巻線
3bの共有端Rから他端への向きを、第二の二次電流Icは
第二の二次巻線3cの他端から共有端Rへの向きを、それ
ぞれ正とする。電流I5は平滑インダクタ5を流れる電流
であり、スイッチング電源装置10の出力電流に実質的に
等しい。その極性は、図1に示されている矢印の向き、
すなわち、トランス3側の端から第一の出力端子2a側の
端への向き、を正として定義される。出力電流I5は二つ
の二次電流Ib及びIcの和に実質的に等しい： I5＝Ib＋
Ic。
【００９２】一次電流Itは、トランス3に対する励磁電
流と、トランス3の二次電流で決まる一次側換算電流
と、の和に等しい。一次側換算電流はトランス3の二つ
の二次電流Ib及びIcから次のように求まる：(1) 一次
巻線3aと第一の二次巻線3bとの相互インダクタンスにつ
いて、一次巻線3aの自己インダクタンスに対する比を求
める；(2) その比と第一の二次電流Ibとの積を求め
る；(3) 第二の二次巻線3cについても同様に積を求め
る；(4) 第一の二次巻線3bについて求めた積と、第二
の二次巻線3cについて求めた積と、の和を求める。その
和が一次側換算電流に実質的に等しい。実施例１での一
次側換算電流は第一の二次電流Ibと第二の二次電流Icと
の差の1／n倍＝(Ib−Ic)／nに実質的に等しい。
流と、トランス3の二次電流で決まる一次側換算電流
と、の和に等しい。一次側換算電流はトランス3の二つ
の二次電流Ib及びIcから次のように求まる：(1) 一次
巻線3aと第一の二次巻線3bとの相互インダクタンスにつ
いて、一次巻線3aの自己インダクタンスに対する比を求
める；(2) その比と第一の二次電流Ibとの積を求め
る；(3) 第二の二次巻線3cについても同様に積を求め
る；(4) 第一の二次巻線3bについて求めた積と、第二
の二次巻線3cについて求めた積と、の和を求める。その
和が一次側換算電流に実質的に等しい。実施例１での一
次側換算電流は第一の二次電流Ibと第二の二次電流Icと
の差の1／n倍＝(Ib−Ic)／nに実質的に等しい。
【００９３】スイッチング制御回路7は四つのスイッチ
部のオンに対してハードスイッチングを行う。すなわ
ち、ハイサイドスイッチ部とローサイドスイッチ部とを
一つずつ同時にオンする。一方、スイッチ部のオフに対
しては後述のように、一方のオフを他方より遅れ時間だ
け遅らせる。スイッチング制御回路7によるスイッチン
グは次の四つの期間を、所定の時間かつ所定の周期で交
互に実現する：
部のオンに対してハードスイッチングを行う。すなわ
ち、ハイサイドスイッチ部とローサイドスイッチ部とを
一つずつ同時にオンする。一方、スイッチ部のオフに対
しては後述のように、一方のオフを他方より遅れ時間だ
け遅らせる。スイッチング制御回路7によるスイッチン
グは次の四つの期間を、所定の時間かつ所定の周期で交
互に実現する：
【００９４】(1) 第一の期間は図2では期間T0〜T1に相
当する。第一の期間では、第一のハイサイドスイッチ部
1Hと第二のローサイドスイッチ部2Lとをオンし、第二の
ハイサイドスイッチ部2Hと第一のローサイドスイッチ部
1Lとをオフする。 (2) 第二の期間は図2では期間T4〜T5に相当する。第二
の期間では、第一のハイサイドスイッチ部1Hと第二のロ
ーサイドスイッチ部2Lとをオフし、第二のハイサイドス
イッチ部2Hと第一のローサイドスイッチ部1Lとをオンす
る。 (3) 第三の期間は図2では期間T3〜T4及び期間T7〜T8に
相当し、第一の期間と第二の期間との間で実現される。
第三の期間では、四つのスイッチ部を全てオフする。 (4) 第四の期間は図2では期間T1〜T3及び期間T5〜T7に
相当し、第一の期間と第二の期間とのそれぞれの終了時
に実現される。第四の期間の開始時、その直前にオンし
ていた二つのスイッチ部の一方だけが先にオフする。第
四の期間の終了時、他方のスイッチ部がオフする。第四
の期間の長さを遅れ時間という。
当する。第一の期間では、第一のハイサイドスイッチ部
1Hと第二のローサイドスイッチ部2Lとをオンし、第二の
ハイサイドスイッチ部2Hと第一のローサイドスイッチ部
1Lとをオフする。 (2) 第二の期間は図2では期間T4〜T5に相当する。第二
の期間では、第一のハイサイドスイッチ部1Hと第二のロ
ーサイドスイッチ部2Lとをオフし、第二のハイサイドス
イッチ部2Hと第一のローサイドスイッチ部1Lとをオンす
る。 (3) 第三の期間は図2では期間T3〜T4及び期間T7〜T8に
相当し、第一の期間と第二の期間との間で実現される。
第三の期間では、四つのスイッチ部を全てオフする。 (4) 第四の期間は図2では期間T1〜T3及び期間T5〜T7に
相当し、第一の期間と第二の期間とのそれぞれの終了時
に実現される。第四の期間の開始時、その直前にオンし
ていた二つのスイッチ部の一方だけが先にオフする。第
四の期間の終了時、他方のスイッチ部がオフする。第四
の期間の長さを遅れ時間という。
【００９５】以下、スイッチング制御回路7によるスイ
ッチングについて、図2で示されている時刻T0からT8ま
での時間順に説明する： ＜期間T0〜T1＞時刻T0にスイッチング制御回路7が第一
のスイッチング信号G1及び第四のスイッチング信号G4を
同時にLからHへと変化させ、第一のハイサイドスイッチ
部1Hと第二のローサイドスイッチ部2Lとを同時にオンす
る。一方、第一のローサイドスイッチ部1L及び第二のハ
イサイドスイッチ部2Hはいずれもオフしている。
ッチングについて、図2で示されている時刻T0からT8ま
での時間順に説明する： ＜期間T0〜T1＞時刻T0にスイッチング制御回路7が第一
のスイッチング信号G1及び第四のスイッチング信号G4を
同時にLからHへと変化させ、第一のハイサイドスイッチ
部1Hと第二のローサイドスイッチ部2Lとを同時にオンす
る。一方、第一のローサイドスイッチ部1L及び第二のハ
イサイドスイッチ部2Hはいずれもオフしている。
【００９６】期間T0〜T1では第一のハイサイドスイッチ
部1Hと第二のローサイドスイッチ部2Lとを通して、トラ
ンス3の一次巻線3aには実質的に一定でかつ正の入力電
圧Vinが印加される。すなわち、一次巻線3aの両端間電
圧Vtが入力電圧Vinに実質的に等しい。更に、トランス3
の一次電流Itが一次巻線3aを第一の接続点Pから第二の
接続点Qへ、すなわち、図2に示されている矢印の向きに
流れる。その時、トランス3の二次巻線3b及び3cにはそ
れぞれ正の電圧Vin／nが誘導される。その時、第一の整
流ダイオード4bがオンしているので、平滑インダクタ5
の両端間電圧V5はVin／n−Voutに実質的に等しい。従っ
て、平滑インダクタ5を流れる出力電流I5は期間T0〜T1
で、図1に示されている矢印の向きに直線的に増大す
る。但し、平滑インダクタ5のインダクタンスは十分に
大きいので、平滑インダクタ5を流れる電流I5の増大は
緩やかである。第二の整流ダイオード4cの両端間電圧Vc
は実質的に＋2Vin／nに等しく正であるので、第二の整
流ダイオード4cはオフしている。それ故、平滑インダク
タ5の電流I5は第一の二次電流Ibに実質的に等しい。す
なわち、期間T0〜T1では、トランス3の二次電流が第一
の二次巻線3bのみを通して流れ、直線的に増大する。第
二の整流ダイオード4cのオフ時、第二のスナバコンデン
サ8Ccは第二の整流ダイオード4cに対する逆バイアスVc
＝2Vin／nに比例した電荷を蓄積する。
部1Hと第二のローサイドスイッチ部2Lとを通して、トラ
ンス3の一次巻線3aには実質的に一定でかつ正の入力電
圧Vinが印加される。すなわち、一次巻線3aの両端間電
圧Vtが入力電圧Vinに実質的に等しい。更に、トランス3
の一次電流Itが一次巻線3aを第一の接続点Pから第二の
接続点Qへ、すなわち、図2に示されている矢印の向きに
流れる。その時、トランス3の二次巻線3b及び3cにはそ
れぞれ正の電圧Vin／nが誘導される。その時、第一の整
流ダイオード4bがオンしているので、平滑インダクタ5
の両端間電圧V5はVin／n−Voutに実質的に等しい。従っ
て、平滑インダクタ5を流れる出力電流I5は期間T0〜T1
で、図1に示されている矢印の向きに直線的に増大す
る。但し、平滑インダクタ5のインダクタンスは十分に
大きいので、平滑インダクタ5を流れる電流I5の増大は
緩やかである。第二の整流ダイオード4cの両端間電圧Vc
は実質的に＋2Vin／nに等しく正であるので、第二の整
流ダイオード4cはオフしている。それ故、平滑インダク
タ5の電流I5は第一の二次電流Ibに実質的に等しい。す
なわち、期間T0〜T1では、トランス3の二次電流が第一
の二次巻線3bのみを通して流れ、直線的に増大する。第
二の整流ダイオード4cのオフ時、第二のスナバコンデン
サ8Ccは第二の整流ダイオード4cに対する逆バイアスVc
＝2Vin／nに比例した電荷を蓄積する。
【００９７】トランス3の一次電流Itは上記の通り、励
磁電流と一次側換算電流との和に実質的に等しい。図2
に示されているように、期間T0〜T1では一次電圧Vtが実
質的に一定な値Vinを維持する。それ故、一次電流Itに
含まれる励磁電流は実質上直線的に増大する。一方、既
に述べた通りトランス3の二次電流は直線的に増大する
ので、一次側換算電流は直線的に増大する。従って、一
次電流Itは実質上直線的に増大する。
磁電流と一次側換算電流との和に実質的に等しい。図2
に示されているように、期間T0〜T1では一次電圧Vtが実
質的に一定な値Vinを維持する。それ故、一次電流Itに
含まれる励磁電流は実質上直線的に増大する。一方、既
に述べた通りトランス3の二次電流は直線的に増大する
ので、一次側換算電流は直線的に増大する。従って、一
次電流Itは実質上直線的に増大する。
【００９８】＜期間T1〜T3＞時刻T1にスイッチング制御
回路7は第一のスイッチング信号G1をHからLへと変化さ
せ、第一のハイサイドスイッチ部1Hをオフする。一方、
第二のローサイドスイッチ部2Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第一のハイ
サイドスイッチ部1Hの寄生コンデンサ1HC、及び第一の
ローサイドスイッチ部1Lの寄生コンデンサ1LCで、共振
が生じる。その共振により、一次電流Itが第一のハイサ
イドスイッチ部1Hの寄生コンデンサ1HCを充電すると同
時に、第一のローサイドスイッチ部1Lの寄生コンデンサ
1LCを放電させる。従って、第一のハイサイドスイッチ
部1Hの両端間電圧V1Hが0から滑らかに上昇すると共に、
第一のローサイドスイッチ部1Lの両端間電圧V1Lが最大
値Vinから滑らかに降下する。
回路7は第一のスイッチング信号G1をHからLへと変化さ
せ、第一のハイサイドスイッチ部1Hをオフする。一方、
第二のローサイドスイッチ部2Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第一のハイ
サイドスイッチ部1Hの寄生コンデンサ1HC、及び第一の
ローサイドスイッチ部1Lの寄生コンデンサ1LCで、共振
が生じる。その共振により、一次電流Itが第一のハイサ
イドスイッチ部1Hの寄生コンデンサ1HCを充電すると同
時に、第一のローサイドスイッチ部1Lの寄生コンデンサ
1LCを放電させる。従って、第一のハイサイドスイッチ
部1Hの両端間電圧V1Hが0から滑らかに上昇すると共に、
第一のローサイドスイッチ部1Lの両端間電圧V1Lが最大
値Vinから滑らかに降下する。
【００９９】時刻T2で、第一のハイサイドスイッチ部1H
の両端間電圧V1Hが最大値Vinへ達する。それと同時に第
一のローサイドスイッチ部1Lの両端間電圧V1Lが0に達す
る。その時、第一のローサイドスイッチ部1Lのダイオー
ド1LDがオンし、両端間電圧V1Lを0にクランプする。そ
れにより、一次電圧Vtが同様に滑らかに降下し、0でク
ランプされる。
の両端間電圧V1Hが最大値Vinへ達する。それと同時に第
一のローサイドスイッチ部1Lの両端間電圧V1Lが0に達す
る。その時、第一のローサイドスイッチ部1Lのダイオー
ド1LDがオンし、両端間電圧V1Lを0にクランプする。そ
れにより、一次電圧Vtが同様に滑らかに降下し、0でク
ランプされる。
【０１００】第一の二次巻線3b及び第二の二次巻線3cの
それぞれでは期間T1〜T2で、一次電圧Vtの降下に伴って
両端間電圧が降下する。その時、第一の整流ダイオード
4bはオンしているので、その両端間電圧Vbは実質的に0
である。一方、第二の整流ダイオード4cの両端間電圧Vc
は降下する。すなわち、第二の整流ダイオード4cに対す
る逆バイアスが減少する。それにより、第二のスナバコ
ンデンサ8Ccが放電する。その放電電流に基づいて、第
二のスナバコンデンサ8Ccとトランス3の二次側の漏れイ
ンダクタンスとが共振し始める。ここで、その二次側の
漏れインダクタンスは、一次巻線3aの短絡時トランス3
の二次側で、第一の二次巻線3bの共有端Rとは別の端
と、第二の二次巻線3cの共有端Rとは別の端と、の間に
等価的に生じる漏れインダクタンス、に実質的に等し
い。以下、その漏れインダクタンスを、一次巻線の短絡
時でのトランスの二次側の漏れインダクタンスという。
更に、第二のスナバコンデンサ8Ccの容量はスイッチ部
内の寄生コンデンサの容量に比べて十分に大きい。従っ
て、第二のスナバコンデンサ8Ccと上記の二次側の漏れ
インダクタンスとの共振周期は、スイッチ部内の寄生コ
ンデンサと一次巻線3aとの共振周期より十分に長い。そ
の結果、第二の整流ダイオード4cの両端間電圧Vcは時刻
T1以後一次電圧Vtよりも緩やかに降下し、時刻T2より後
の時刻T3直前で0に達する。その時、第二の整流ダイオ
ード4cがオンする。
それぞれでは期間T1〜T2で、一次電圧Vtの降下に伴って
両端間電圧が降下する。その時、第一の整流ダイオード
4bはオンしているので、その両端間電圧Vbは実質的に0
である。一方、第二の整流ダイオード4cの両端間電圧Vc
は降下する。すなわち、第二の整流ダイオード4cに対す
る逆バイアスが減少する。それにより、第二のスナバコ
ンデンサ8Ccが放電する。その放電電流に基づいて、第
二のスナバコンデンサ8Ccとトランス3の二次側の漏れイ
ンダクタンスとが共振し始める。ここで、その二次側の
漏れインダクタンスは、一次巻線3aの短絡時トランス3
の二次側で、第一の二次巻線3bの共有端Rとは別の端
と、第二の二次巻線3cの共有端Rとは別の端と、の間に
等価的に生じる漏れインダクタンス、に実質的に等し
い。以下、その漏れインダクタンスを、一次巻線の短絡
時でのトランスの二次側の漏れインダクタンスという。
更に、第二のスナバコンデンサ8Ccの容量はスイッチ部
内の寄生コンデンサの容量に比べて十分に大きい。従っ
て、第二のスナバコンデンサ8Ccと上記の二次側の漏れ
インダクタンスとの共振周期は、スイッチ部内の寄生コ
ンデンサと一次巻線3aとの共振周期より十分に長い。そ
の結果、第二の整流ダイオード4cの両端間電圧Vcは時刻
T1以後一次電圧Vtよりも緩やかに降下し、時刻T2より後
の時刻T3直前で0に達する。その時、第二の整流ダイオ
ード4cがオンする。
【０１０１】第二のスナバコンデンサ8Ccは期間T1〜T3
での共振により放電する。その放電電流が、第二の二次
巻線3cを流れる第二の二次電流Icを急速にかつ滑らかに
増大させる。それにより、第一の二次巻線3bを流れる第
一の二次電流Ibが急速にかつ滑らかに減少する。その結
果、二次巻線3b及び3cをそれぞれ流れる二次電流IbとIc
との差は時刻T3近傍ではほとんどない。こうして、期間
T1〜T3では二次巻線3b及び3cのそれぞれの二次電流の間
で速やかに相殺が生じるので、一次側換算電流が急速に
かつ滑らかに実質的に0まで低減する。それ故、一次電
流Itは時刻T1での値から急速にかつ滑らかに減少する。
での共振により放電する。その放電電流が、第二の二次
巻線3cを流れる第二の二次電流Icを急速にかつ滑らかに
増大させる。それにより、第一の二次巻線3bを流れる第
一の二次電流Ibが急速にかつ滑らかに減少する。その結
果、二次巻線3b及び3cをそれぞれ流れる二次電流IbとIc
との差は時刻T3近傍ではほとんどない。こうして、期間
T1〜T3では二次巻線3b及び3cのそれぞれの二次電流の間
で速やかに相殺が生じるので、一次側換算電流が急速に
かつ滑らかに実質的に0まで低減する。それ故、一次電
流Itは時刻T1での値から急速にかつ滑らかに減少する。
【０１０２】＜期間T3〜T4＞時刻T3にスイッチング制御
回路7が第四のスイッチング信号G4をHからLへと変化さ
せ、第二のローサイドスイッチ部2Lをオフする。それに
より、四つ全てのスイッチ部がオフする。その時、二つ
のローサイドスイッチ部1Lと2Lとのそれぞれの両端間電
圧V1LとV2Lとはいずれも0である。従って、二つのハイ
サイドスイッチ部1Hと2Hとのそれぞれの両端間電圧V1H
とV2Hとはいずれも入力電圧Vinに等しい。時刻T3以後、
ハイサイドスイッチ部の両端間電圧はリンギングを伴い
ながらVinから降下し、ローサイドスイッチ部の両端間
電圧はリンギングを伴いながら0から上昇する。
回路7が第四のスイッチング信号G4をHからLへと変化さ
せ、第二のローサイドスイッチ部2Lをオフする。それに
より、四つ全てのスイッチ部がオフする。その時、二つ
のローサイドスイッチ部1Lと2Lとのそれぞれの両端間電
圧V1LとV2Lとはいずれも0である。従って、二つのハイ
サイドスイッチ部1Hと2Hとのそれぞれの両端間電圧V1H
とV2Hとはいずれも入力電圧Vinに等しい。時刻T3以後、
ハイサイドスイッチ部の両端間電圧はリンギングを伴い
ながらVinから降下し、ローサイドスイッチ部の両端間
電圧はリンギングを伴いながら0から上昇する。
【０１０３】トランス3の一次電圧Vtは期間T3〜T4では
実質的に0に維持される。従って、トランス3の二つの二
次巻線3b及び3cのそれぞれの誘導電圧も同様に、0に維
持される。更に、第一の整流ダイオード4b及び第二の整
流ダイオード4cはいずれもオンしている。それ故、平滑
インダクタ5の両端間電圧V5は負の定電圧−Voutに維持
される。その結果、平滑インダクタ5を流れる出力電流I
5が緩やかな傾きで、滑らかかつ直線的に減少する。
実質的に0に維持される。従って、トランス3の二つの二
次巻線3b及び3cのそれぞれの誘導電圧も同様に、0に維
持される。更に、第一の整流ダイオード4b及び第二の整
流ダイオード4cはいずれもオンしている。それ故、平滑
インダクタ5の両端間電圧V5は負の定電圧−Voutに維持
される。その結果、平滑インダクタ5を流れる出力電流I
5が緩やかな傾きで、滑らかかつ直線的に減少する。
【０１０４】トランス3の一次電流Itは期間T1〜T3で一
旦急速に減少した後、時刻T3で更に速やかに0まで低減
する。従って、従来のハードスイッチングと比べて減少
が緩やかであるので、アンダーシュート等のノイズが低
減する。時刻T3以後、一次電流Itは実質的には流れな
い。従って、一次側換算電流が0であるように、トラン
ス3の二次電流は二つの二次巻線3b及び3cのそれぞれ
を、互いに逆向きにかつ実質的に等量ずつ流れ続ける。
すなわち、期間T3〜T4では第一の二次電流Ibと第二の二
次電流Icとが実質的に等しい。
旦急速に減少した後、時刻T3で更に速やかに0まで低減
する。従って、従来のハードスイッチングと比べて減少
が緩やかであるので、アンダーシュート等のノイズが低
減する。時刻T3以後、一次電流Itは実質的には流れな
い。従って、一次側換算電流が0であるように、トラン
ス3の二次電流は二つの二次巻線3b及び3cのそれぞれ
を、互いに逆向きにかつ実質的に等量ずつ流れ続ける。
すなわち、期間T3〜T4では第一の二次電流Ibと第二の二
次電流Icとが実質的に等しい。
【０１０５】＜期間T4〜T5＞時刻T4にスイッチング制御
回路7が第二のスイッチング信号G2及び第三のスイッチ
ング信号G3を同時にLからHへと変化させ、第二のローサ
イドスイッチ部1Lと第二のハイサイドスイッチ部2Hとを
同時にオンする。一方、第一のハイサイドスイッチ部1H
及び第二のローサイドスイッチ部2Lはいずれもオフして
いる。第一のローサイドスイッチ部1L及び第二のハイサ
イドスイッチ部2Hがオンする時、トランス3の一次巻線3
aには入力電圧Vinが期間T0〜T1での逆向きに印加され、
一次電圧Vtが0から−Vinまで急速に降下する。更に、ト
ランス3の一次電流Itが一次巻線3aを第二の接続点Qから
第一の接続点Pへ、期間T0〜T1とは逆向きに流れる。そ
れ故、トランス3の二次巻線3b及び3cのそれぞれの誘導
電圧が0から−Vin／nまで急速に降下する。その時、第
二の整流ダイオード4cは既にオンしているので、第一の
整流ダイオード4bの両端間電圧Vbが＋2Vin／nへ急速に
上昇する。それにより、第一の整流ダイオード4bがオフ
する。その結果、トランス3の二次電流が第二の二次巻
線3cのみを通して流れ始める。こうして、時刻T4ではト
ランス3の二次側で転流が生じる。
回路7が第二のスイッチング信号G2及び第三のスイッチ
ング信号G3を同時にLからHへと変化させ、第二のローサ
イドスイッチ部1Lと第二のハイサイドスイッチ部2Hとを
同時にオンする。一方、第一のハイサイドスイッチ部1H
及び第二のローサイドスイッチ部2Lはいずれもオフして
いる。第一のローサイドスイッチ部1L及び第二のハイサ
イドスイッチ部2Hがオンする時、トランス3の一次巻線3
aには入力電圧Vinが期間T0〜T1での逆向きに印加され、
一次電圧Vtが0から−Vinまで急速に降下する。更に、ト
ランス3の一次電流Itが一次巻線3aを第二の接続点Qから
第一の接続点Pへ、期間T0〜T1とは逆向きに流れる。そ
れ故、トランス3の二次巻線3b及び3cのそれぞれの誘導
電圧が0から−Vin／nまで急速に降下する。その時、第
二の整流ダイオード4cは既にオンしているので、第一の
整流ダイオード4bの両端間電圧Vbが＋2Vin／nへ急速に
上昇する。それにより、第一の整流ダイオード4bがオフ
する。その結果、トランス3の二次電流が第二の二次巻
線3cのみを通して流れ始める。こうして、時刻T4ではト
ランス3の二次側で転流が生じる。
【０１０６】更に、期間T4〜T5では、平滑インダクタ5
の両端間電圧V5は期間T0〜T1と同じく、Vin／n−Voutに
実質的に等しい。従って、平滑インダクタ5を流れる出
力電流I5は期間T0〜T1と同様、図1に示されている矢印
の向きに直線的にかつ緩やかに増大する。その時、第一
の整流ダイオード4bはオフしているので、トランス3の
二次電流は第二の二次巻線3cのみを通して流れ、直線的
に増大する。第一の整流ダイオード4bのオフ時、第一の
スナバコンデンサ8Cbは第一の整流ダイオード4bに対す
る逆バイアスVb＝＋2Vin／nに比例した電荷を蓄積す
る。
の両端間電圧V5は期間T0〜T1と同じく、Vin／n−Voutに
実質的に等しい。従って、平滑インダクタ5を流れる出
力電流I5は期間T0〜T1と同様、図1に示されている矢印
の向きに直線的にかつ緩やかに増大する。その時、第一
の整流ダイオード4bはオフしているので、トランス3の
二次電流は第二の二次巻線3cのみを通して流れ、直線的
に増大する。第一の整流ダイオード4bのオフ時、第一の
スナバコンデンサ8Cbは第一の整流ダイオード4bに対す
る逆バイアスVb＝＋2Vin／nに比例した電荷を蓄積す
る。
【０１０７】図2に示されているように、期間T4〜T5で
は一次電圧Vtが実質的に一定な値−Vinを維持する。そ
れ故、一次電流Itに含まれる励磁電流は実質上直線的に
増大する。一方、既に述べた通りトランス3の二次電流
は直線的に増大するので、一次側換算電流は直線的に増
大する。従って、一次電流Itは実質上直線的に増大す
る。
は一次電圧Vtが実質的に一定な値−Vinを維持する。そ
れ故、一次電流Itに含まれる励磁電流は実質上直線的に
増大する。一方、既に述べた通りトランス3の二次電流
は直線的に増大するので、一次側換算電流は直線的に増
大する。従って、一次電流Itは実質上直線的に増大す
る。
【０１０８】＜期間T5〜T7＞時刻T5にスイッチング制御
回路7は第三のスイッチング信号G3をHからLへと変化さ
せ、第二のハイサイドスイッチ部2Hをオフする。一方、
第一のローサイドスイッチ部1Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第二のハイ
サイドスイッチ部2Hの寄生コンデンサ2HC、及び第二の
ローサイドスイッチ部2Lの寄生コンデンサ2LCで、共振
が生じる。その共振により、一次電流Itが第二のハイサ
イドスイッチ部2Hの寄生コンデンサ2HCを充電すると同
時に、第二のローサイドスイッチ部2Lの寄生コンデンサ
2LCを放電させる。従って、第二のハイサイドスイッチ
部2Hの両端間電圧V2Hが0から滑らかに上昇すると共に、
第二のローサイドスイッチ部2Lの両端間電圧V2Lが最大
値Vinから滑らかに降下する。
回路7は第三のスイッチング信号G3をHからLへと変化さ
せ、第二のハイサイドスイッチ部2Hをオフする。一方、
第一のローサイドスイッチ部1Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第二のハイ
サイドスイッチ部2Hの寄生コンデンサ2HC、及び第二の
ローサイドスイッチ部2Lの寄生コンデンサ2LCで、共振
が生じる。その共振により、一次電流Itが第二のハイサ
イドスイッチ部2Hの寄生コンデンサ2HCを充電すると同
時に、第二のローサイドスイッチ部2Lの寄生コンデンサ
2LCを放電させる。従って、第二のハイサイドスイッチ
部2Hの両端間電圧V2Hが0から滑らかに上昇すると共に、
第二のローサイドスイッチ部2Lの両端間電圧V2Lが最大
値Vinから滑らかに降下する。
【０１０９】時刻T6で、第二のハイサイドスイッチ部2H
の両端間電圧V2Hが最大値Vinへ達する。それと同時に第
二のローサイドスイッチ部2Lの両端間電圧V2Lが0に達す
る。その時、第二のローサイドスイッチ部2Lのダイオー
ド2LDがオンし、両端間電圧V2Lを0にクランプする。そ
れにより、一次電圧Vtが同様に滑らかに上昇し、0でク
ランプされる。
の両端間電圧V2Hが最大値Vinへ達する。それと同時に第
二のローサイドスイッチ部2Lの両端間電圧V2Lが0に達す
る。その時、第二のローサイドスイッチ部2Lのダイオー
ド2LDがオンし、両端間電圧V2Lを0にクランプする。そ
れにより、一次電圧Vtが同様に滑らかに上昇し、0でク
ランプされる。
【０１１０】第一の二次巻線3b及び第二の二次巻線3cの
それぞれでは期間T5〜T6で、一次電圧Vtの上昇に伴って
両端間電圧が上昇する。その時、第二の整流ダイオード
4cはオンしているので、その両端間電圧Vcは実質的に0
である。一方、第一の整流ダイオード4bの両端間電圧Vb
は降下する。すなわち、第一の整流ダイオード4bに対す
る逆バイアスが減少する。その時、第一のスナバコンデ
ンサ8Cbが放電する。その放電電流に基づいて、第一の
スナバコンデンサ8Cbとトランス3の二次側の漏れインダ
クタンスとが共振し始める。ここで、その二次側の漏れ
インダクタンスは期間T1〜T3でのものと同様、一次巻線
の短絡時でのトランスの二次側の漏れインダクタンスに
実質的に等しい。更に、第一のスナバコンデンサ8Cbの
容量は第二のスナバコンデンサ8Ccと実質的に等しく、
スイッチ部内の寄生コンデンサの容量に比べて十分に大
きい。従って、第一のスナバコンデンサ8Cbと上記の二
次側の漏れインダクタンスとの共振周期は、スイッチ部
内の寄生コンデンサと一次巻線3aとの共振周期より十分
に長い。その結果、第一の整流ダイオード4bの両端間電
圧Vbは時刻T5以後一次電圧Vtの上昇よりも緩やかに降下
し、時刻T6より後の時刻T7直前で0に達する。その時、
第一の整流ダイオード4bがオンする。
それぞれでは期間T5〜T6で、一次電圧Vtの上昇に伴って
両端間電圧が上昇する。その時、第二の整流ダイオード
4cはオンしているので、その両端間電圧Vcは実質的に0
である。一方、第一の整流ダイオード4bの両端間電圧Vb
は降下する。すなわち、第一の整流ダイオード4bに対す
る逆バイアスが減少する。その時、第一のスナバコンデ
ンサ8Cbが放電する。その放電電流に基づいて、第一の
スナバコンデンサ8Cbとトランス3の二次側の漏れインダ
クタンスとが共振し始める。ここで、その二次側の漏れ
インダクタンスは期間T1〜T3でのものと同様、一次巻線
の短絡時でのトランスの二次側の漏れインダクタンスに
実質的に等しい。更に、第一のスナバコンデンサ8Cbの
容量は第二のスナバコンデンサ8Ccと実質的に等しく、
スイッチ部内の寄生コンデンサの容量に比べて十分に大
きい。従って、第一のスナバコンデンサ8Cbと上記の二
次側の漏れインダクタンスとの共振周期は、スイッチ部
内の寄生コンデンサと一次巻線3aとの共振周期より十分
に長い。その結果、第一の整流ダイオード4bの両端間電
圧Vbは時刻T5以後一次電圧Vtの上昇よりも緩やかに降下
し、時刻T6より後の時刻T7直前で0に達する。その時、
第一の整流ダイオード4bがオンする。
【０１１１】第一のスナバコンデンサ8Cbは期間T5〜T7
での共振により放電する。その放電電流が、第一の二次
巻線3bを流れる第一の二次電流Ibを急速にかつ滑らかに
増大させる。それにより、第二の二次巻線3cを流れる第
二の二次電流Icが急速にかつ滑らかに減少する。その結
果、二次巻線3b及び3cをそれぞれ流れる二次電流IbとIc
との差は時刻T7近傍ではほとんどない。こうして、期間
T5〜T7では二次巻線3b及び3cのそれぞれの二次電流の間
で速やかに相殺が生じるので、一次側換算電流が急速に
かつ滑らかに実質的に0まで低減する。それ故、一次電
流Itは時刻T5での値から急速にかつ滑らかに減少する。
での共振により放電する。その放電電流が、第一の二次
巻線3bを流れる第一の二次電流Ibを急速にかつ滑らかに
増大させる。それにより、第二の二次巻線3cを流れる第
二の二次電流Icが急速にかつ滑らかに減少する。その結
果、二次巻線3b及び3cをそれぞれ流れる二次電流IbとIc
との差は時刻T7近傍ではほとんどない。こうして、期間
T5〜T7では二次巻線3b及び3cのそれぞれの二次電流の間
で速やかに相殺が生じるので、一次側換算電流が急速に
かつ滑らかに実質的に0まで低減する。それ故、一次電
流Itは時刻T5での値から急速にかつ滑らかに減少する。
【０１１２】＜期間T7〜T8＞時刻T7にスイッチング制御
回路7が第二のスイッチング信号G2をHからLへと変化さ
せ、第一のローサイドスイッチ部1Lをオフする。それに
より、四つ全てのスイッチ部がオフする。その時、二つ
のローサイドスイッチ部1Lと2Lとのそれぞれの両端間電
圧V1LとV2Lとはいずれも0である。従って、二つのハイ
サイドスイッチ部1Hと2Hとのそれぞれの両端間電圧V1H
とV2Hとはいずれも入力電圧Vinに等しい。時刻T7以後、
ハイサイドスイッチ部の両端間電圧はリンギングを伴い
ながらVinから降下し、ローサイドスイッチ部の両端間
電圧はリンギングを伴いながら0から上昇する。
回路7が第二のスイッチング信号G2をHからLへと変化さ
せ、第一のローサイドスイッチ部1Lをオフする。それに
より、四つ全てのスイッチ部がオフする。その時、二つ
のローサイドスイッチ部1Lと2Lとのそれぞれの両端間電
圧V1LとV2Lとはいずれも0である。従って、二つのハイ
サイドスイッチ部1Hと2Hとのそれぞれの両端間電圧V1H
とV2Hとはいずれも入力電圧Vinに等しい。時刻T7以後、
ハイサイドスイッチ部の両端間電圧はリンギングを伴い
ながらVinから降下し、ローサイドスイッチ部の両端間
電圧はリンギングを伴いながら0から上昇する。
【０１１３】トランス3の一次電圧Vtは期間T7〜T8では
実質的に0に維持される。従って、トランス3の二つの二
次巻線3b及び3cのそれぞれの誘導電圧も同様に、0に維
持される。更に、第一の整流ダイオード4b及び第二の整
流ダイオード4cはいずれもオンしている。それ故、平滑
インダクタ5の両端間電圧V5は負の定電圧−Voutに維持
される。その結果、平滑インダクタ5を流れる出力電流I
5が緩やかな傾きで、滑らかかつ直線的に減少する。
実質的に0に維持される。従って、トランス3の二つの二
次巻線3b及び3cのそれぞれの誘導電圧も同様に、0に維
持される。更に、第一の整流ダイオード4b及び第二の整
流ダイオード4cはいずれもオンしている。それ故、平滑
インダクタ5の両端間電圧V5は負の定電圧−Voutに維持
される。その結果、平滑インダクタ5を流れる出力電流I
5が緩やかな傾きで、滑らかかつ直線的に減少する。
【０１１４】トランス3の一次電流Itは期間T5〜T7で一
旦急速に減少した後、時刻T7で更に速やかに0まで低減
する。従って、従来のハードスイッチングと比べて減少
が緩やかであるので、アンダーシュート等のノイズが低
減する。
旦急速に減少した後、時刻T7で更に速やかに0まで低減
する。従って、従来のハードスイッチングと比べて減少
が緩やかであるので、アンダーシュート等のノイズが低
減する。
【０１１５】時刻T7以後、一次電流Itは実質的には流れ
ない。従って、一次側換算電流が0であるように、トラ
ンス3の二次電流は二つの二次巻線3b及び3cのそれぞれ
を、互いに逆向きにかつ実質的に等量ずつ流れ続ける。
すなわち、期間T7〜T8では第一の二次電流Ibと第二の二
次電流Icとが実質的に等しい。こうして、期間T7〜T8で
は時刻T0の直前の状態が再現される。以後、期間T0〜T8
での動作が繰り返される。
ない。従って、一次側換算電流が0であるように、トラ
ンス3の二次電流は二つの二次巻線3b及び3cのそれぞれ
を、互いに逆向きにかつ実質的に等量ずつ流れ続ける。
すなわち、期間T7〜T8では第一の二次電流Ibと第二の二
次電流Icとが実質的に等しい。こうして、期間T7〜T8で
は時刻T0の直前の状態が再現される。以後、期間T0〜T8
での動作が繰り返される。
【０１１６】スイッチング制御回路7によるスイッチン
グでは、以下のように電圧変換率、すなわち、入力電圧
Vinと出力電圧Voutとの比が求まる：第一のハイサイド
スイッチ部1Hがオンしている第一の期間T0〜T1の時間
と、第二のハイサイドスイッチ部2Hがオンしている第二
の期間T4〜T5の時間と、の和をTonとする。第一の期間
及び第二の期間では平滑インダクタ5に電圧(Vin／n−Vo
ut)が印加されるので、平滑インダクタ5に蓄えられる磁
束が合わせて(Vin／n−Vout)×Tonだけ増大する。
グでは、以下のように電圧変換率、すなわち、入力電圧
Vinと出力電圧Voutとの比が求まる：第一のハイサイド
スイッチ部1Hがオンしている第一の期間T0〜T1の時間
と、第二のハイサイドスイッチ部2Hがオンしている第二
の期間T4〜T5の時間と、の和をTonとする。第一の期間
及び第二の期間では平滑インダクタ5に電圧(Vin／n−Vo
ut)が印加されるので、平滑インダクタ5に蓄えられる磁
束が合わせて(Vin／n−Vout)×Tonだけ増大する。
【０１１７】全てのスイッチ部がオフしている第三の期
間、すなわち期間T3〜T4と期間T7〜T8、のそれぞれの時
間の和をToffとする。それぞれの期間では平滑インダク
タ5に電圧(−Vout)が印加されるので、平滑インダクタ5
に蓄えられる磁束が合わせてVout×Toffだけ減少する。
ここで、上記の共振が生じる第四の期間、すなわち期間
T1〜T3と期間T5〜T7、の時間(遅れ時間)は、第一の期間
から第三の期間までのそれぞれの時間に比べて十分に短
い。従って、以下の電圧変換率の説明では第四の期間を
無視する。期間T0〜T8で平滑インダクタ5の磁束の増大
分と減少分とが釣り合うための条件、すなわち、平滑イ
ンダクタ5のリセット条件が次式(1)のように表される。
間、すなわち期間T3〜T4と期間T7〜T8、のそれぞれの時
間の和をToffとする。それぞれの期間では平滑インダク
タ5に電圧(−Vout)が印加されるので、平滑インダクタ5
に蓄えられる磁束が合わせてVout×Toffだけ減少する。
ここで、上記の共振が生じる第四の期間、すなわち期間
T1〜T3と期間T5〜T7、の時間(遅れ時間)は、第一の期間
から第三の期間までのそれぞれの時間に比べて十分に短
い。従って、以下の電圧変換率の説明では第四の期間を
無視する。期間T0〜T8で平滑インダクタ5の磁束の増大
分と減少分とが釣り合うための条件、すなわち、平滑イ
ンダクタ5のリセット条件が次式(1)のように表される。
【０１１８】 (Vin／n−Vout)×Ton＝Vout×Toff (1)
【０１１９】式(1)より電圧変換率(入力電圧Vinと出力
電圧Voutとの比)は次式(2)で求まる。
電圧Voutとの比)は次式(2)で求まる。
【０１２０】 Vout／Vin＝δ／n 但し、δ＝Ton／(Ton＋Toff） (2)
【０１２１】式(2)が示すように、ハイサイドスイッチ
部でのオン／オフの時比率δに対する制御により、出力
電圧Voutが実質上一定値に安定に維持される。
部でのオン／オフの時比率δに対する制御により、出力
電圧Voutが実質上一定値に安定に維持される。
【０１２２】第一の期間及び第二の期間のそれぞれの終
了時、スイッチング制御回路7は上記の通り、第四の期
間を挟んで第三の期間を実現する。トランス3の一次電
流Itは、第四の期間で一旦急速にかつ滑らかに減少し、
第三の期間の開始時に0まで更に急速に減少する。こう
して、四つのスイッチ部全てのオフ時での一次電流Itの
変化が、従来のハードスイッチングに比べて緩やかであ
る。それ故、一次電流Itの遮断に伴うスイッチング損失
が従来のハードスイッチングに比べて低減する。
了時、スイッチング制御回路7は上記の通り、第四の期
間を挟んで第三の期間を実現する。トランス3の一次電
流Itは、第四の期間で一旦急速にかつ滑らかに減少し、
第三の期間の開始時に0まで更に急速に減少する。こう
して、四つのスイッチ部全てのオフ時での一次電流Itの
変化が、従来のハードスイッチングに比べて緩やかであ
る。それ故、一次電流Itの遮断に伴うスイッチング損失
が従来のハードスイッチングに比べて低減する。
【０１２３】第四の期間の時間すなわち遅れ時間は好ま
しくは、スナバの等価容量と、一次巻線3aの短絡時での
トランス3の二次側の漏れインダクタンスと、で決まる
共振周期の1／4に実質的に等しい。例えば、図2の一点
鎖線Aで示されているように、第四のスイッチング信号G
4がHである時間すなわち遅れ時間を延長する。それによ
り、トランス3の一次電流Itは、図2の一点鎖線Bで示さ
れているように、第二のスナバダイオード8Ccとトラン
ス3の二次側の漏れインダクタンスとの共振の終了時刻T
3を超えて、減少し続ける。しかし、第三の期間T3〜T4
での一次電流Itの減少は第四の期間T1〜T3に比べて、か
なり緩やかである。従って、時刻T3以後、一次電流Itは
ほぼ一定である。それ故、一次電流Itの遮断に伴うスイ
ッチング損失は遅れ時間の延長に対してほぼ一定であ
る。その反面、遅れ時間の延長は一次電流Itの導通時間
を延長させるので、循環電流損失が増大する。結局、遅
れ時間は、第二のスナバダイオード8Ccとトランス3の二
次側の漏れインダクタンスとの共振開始から第二の整流
ダイオード4cのオンまでの時間、すなわちその共振周期
の1／4、と実質的に等しく、又は高々数倍程度に調節さ
れる。それにより、一次電流Itの遮断に伴うスイッチン
グ損失を実質的に変化させることなく、循環電流損失を
効果的に低減する。こうして、実施例１によるスイッチ
ング電源装置10の効率は高い。
しくは、スナバの等価容量と、一次巻線3aの短絡時での
トランス3の二次側の漏れインダクタンスと、で決まる
共振周期の1／4に実質的に等しい。例えば、図2の一点
鎖線Aで示されているように、第四のスイッチング信号G
4がHである時間すなわち遅れ時間を延長する。それによ
り、トランス3の一次電流Itは、図2の一点鎖線Bで示さ
れているように、第二のスナバダイオード8Ccとトラン
ス3の二次側の漏れインダクタンスとの共振の終了時刻T
3を超えて、減少し続ける。しかし、第三の期間T3〜T4
での一次電流Itの減少は第四の期間T1〜T3に比べて、か
なり緩やかである。従って、時刻T3以後、一次電流Itは
ほぼ一定である。それ故、一次電流Itの遮断に伴うスイ
ッチング損失は遅れ時間の延長に対してほぼ一定であ
る。その反面、遅れ時間の延長は一次電流Itの導通時間
を延長させるので、循環電流損失が増大する。結局、遅
れ時間は、第二のスナバダイオード8Ccとトランス3の二
次側の漏れインダクタンスとの共振開始から第二の整流
ダイオード4cのオンまでの時間、すなわちその共振周期
の1／4、と実質的に等しく、又は高々数倍程度に調節さ
れる。それにより、一次電流Itの遮断に伴うスイッチン
グ損失を実質的に変化させることなく、循環電流損失を
効果的に低減する。こうして、実施例１によるスイッチ
ング電源装置10の効率は高い。
【０１２４】実施例１では、二つの整流ダイオード4b及
び4cのアノードがそれぞれ二次巻線へ、カソードが平滑
インダクタ5へ接続する。逆に、二つの整流ダイオード4
b及び4cのカソードがそれぞれ二次巻線へ、アノードが
平滑インダクタ5へ接続しても良い。その時、出力電圧V
outは上記とは逆に負電圧である。更に上記とは別に、
平滑インダクタ5が二つの二次巻線の共通端Rへ、二つの
整流ダイオード4b及び4cの一端が第二の出力端子2bへ、
それぞれ接続しても良い。
び4cのアノードがそれぞれ二次巻線へ、カソードが平滑
インダクタ5へ接続する。逆に、二つの整流ダイオード4
b及び4cのカソードがそれぞれ二次巻線へ、アノードが
平滑インダクタ5へ接続しても良い。その時、出力電圧V
outは上記とは逆に負電圧である。更に上記とは別に、
平滑インダクタ5が二つの二次巻線の共通端Rへ、二つの
整流ダイオード4b及び4cの一端が第二の出力端子2bへ、
それぞれ接続しても良い。
【０１２５】《実施例２》本発明の実施例２によるスイ
ッチング電源装置は実施例１によるもの10と同様な構成
を有し、特にフルブリッジ型コンバータを有する。しか
し、スイッチング制御回路7は実施例１とは異なり、四
つのスイッチ部1H、1L、2H、及び2Lに対してソフトスイ
ッチングを行う。実施例２によるスイッチング電源装置
の回路構成は図1に示されている実施例１のもの10と同
様であるので、その回路構成については図1を援用す
る。
ッチング電源装置は実施例１によるもの10と同様な構成
を有し、特にフルブリッジ型コンバータを有する。しか
し、スイッチング制御回路7は実施例１とは異なり、四
つのスイッチ部1H、1L、2H、及び2Lに対してソフトスイ
ッチングを行う。実施例２によるスイッチング電源装置
の回路構成は図1に示されている実施例１のもの10と同
様であるので、その回路構成については図1を援用す
る。
【０１２６】実施例１でのスイッチング制御では、図2
の時刻T0及びT4のように、第一の期間及び第二の期間の
それぞれの開始時、ハイサイドスイッチ部とローサイド
スイッチ部とが同時にオンされる。その時、次のように
スイッチング損失が増大する：フルブリッジ内のスイッ
チ部のそれぞれは図1に示されているように、スイッチ
素子と並列に接続された寄生コンデンサを含む。全ての
スイッチ部がオフである時、それぞれの寄生コンデンサ
は電荷を貯めた状態で安定する。従って、スイッチ部の
オン時、寄生コンデンサがある程度電荷を貯めた状態で
並列なスイッチ素子がオンされる。その時、寄生コンデ
ンサは、オンしたスイッチ素子を通して短絡され、急激
に放電する。それにより、サージ電流がそのスイッチ部
内に発生し、熱又は電磁波へ変換される。それらの熱及
び電磁波を通して、電力が外部へ散逸する。こうして、
スイッチング損失が増大する。
の時刻T0及びT4のように、第一の期間及び第二の期間の
それぞれの開始時、ハイサイドスイッチ部とローサイド
スイッチ部とが同時にオンされる。その時、次のように
スイッチング損失が増大する：フルブリッジ内のスイッ
チ部のそれぞれは図1に示されているように、スイッチ
素子と並列に接続された寄生コンデンサを含む。全ての
スイッチ部がオフである時、それぞれの寄生コンデンサ
は電荷を貯めた状態で安定する。従って、スイッチ部の
オン時、寄生コンデンサがある程度電荷を貯めた状態で
並列なスイッチ素子がオンされる。その時、寄生コンデ
ンサは、オンしたスイッチ素子を通して短絡され、急激
に放電する。それにより、サージ電流がそのスイッチ部
内に発生し、熱又は電磁波へ変換される。それらの熱及
び電磁波を通して、電力が外部へ散逸する。こうして、
スイッチング損失が増大する。
【０１２７】例えば、図2では時刻T0の直前で、第一の
ハイサイドスイッチ部1Hと第二のローサイドスイッチ部
2Lとのそれぞれの両端間電圧V1HとV2Lとがそれぞれ有限
値に保たれている。従って、第一のハイサイドスイッチ
部1Hと第二のローサイドスイッチ部2Lとのそれぞれの寄
生コンデンサ1HCと2LCとは、電圧V1HとV2Lとにそれぞれ
比例した電荷を貯める。時刻T0で両スイッチ部がオンす
ると、両方の寄生コンデンサ1HCと2LCとが急激に放電
し、サージ電流が発生する。それにより、第一のハイサ
イドスイッチ部1Hを流れる電流I1Hと、第二のローサイ
ドスイッチ部2Lを流れる電流I2Lと、が急峻なピークsc
を成すように増大する。時刻T4で第一のローサイドスイ
ッチ部1Lと第二のハイサイドスイッチ部2Hとが同時にオ
ンする時、それぞれを流れる電流I1LとI2Hとに同様なピ
ークが現れる。
ハイサイドスイッチ部1Hと第二のローサイドスイッチ部
2Lとのそれぞれの両端間電圧V1HとV2Lとがそれぞれ有限
値に保たれている。従って、第一のハイサイドスイッチ
部1Hと第二のローサイドスイッチ部2Lとのそれぞれの寄
生コンデンサ1HCと2LCとは、電圧V1HとV2Lとにそれぞれ
比例した電荷を貯める。時刻T0で両スイッチ部がオンす
ると、両方の寄生コンデンサ1HCと2LCとが急激に放電
し、サージ電流が発生する。それにより、第一のハイサ
イドスイッチ部1Hを流れる電流I1Hと、第二のローサイ
ドスイッチ部2Lを流れる電流I2Lと、が急峻なピークsc
を成すように増大する。時刻T4で第一のローサイドスイ
ッチ部1Lと第二のハイサイドスイッチ部2Hとが同時にオ
ンする時、それぞれを流れる電流I1LとI2Hとに同様なピ
ークが現れる。
【０１２８】実施例１によるスイッチングでは更に第三
の期間の開始時、ハイサイドスイッチ部とローサイドス
イッチ部とのそれぞれの両端間電圧がリンギングを伴い
ながら変化する。それらのリンギングの原因となるサー
ジ電圧はスイッチング損失を増大させる。例えば、図2
では、時刻T3で第二のローサイドスイッチ部2Lがオフす
る時、第一のローサイドスイッチ部1Lの両端間電圧V1L
と第二のローサイドスイッチ部2Lの両端間電圧V2Lとが
それぞれリンギングを伴いながら0から上昇する。それ
により、図2に示されているように、それぞれ急峻なピ
ークsv1及びsv2を成すように変化する。同様なピーク
は、時刻T7で第一のローサイドスイッチ部1Lがオフする
時、二つのローサイドスイッチ部1Lと2Lとのそれぞれの
両端間電圧V1LとV2Hとに現れる。従って、スイッチング
損失が増大する。
の期間の開始時、ハイサイドスイッチ部とローサイドス
イッチ部とのそれぞれの両端間電圧がリンギングを伴い
ながら変化する。それらのリンギングの原因となるサー
ジ電圧はスイッチング損失を増大させる。例えば、図2
では、時刻T3で第二のローサイドスイッチ部2Lがオフす
る時、第一のローサイドスイッチ部1Lの両端間電圧V1L
と第二のローサイドスイッチ部2Lの両端間電圧V2Lとが
それぞれリンギングを伴いながら0から上昇する。それ
により、図2に示されているように、それぞれ急峻なピ
ークsv1及びsv2を成すように変化する。同様なピーク
は、時刻T7で第一のローサイドスイッチ部1Lがオフする
時、二つのローサイドスイッチ部1Lと2Lとのそれぞれの
両端間電圧V1LとV2Hとに現れる。従って、スイッチング
損失が増大する。
【０１２９】実施例２によるスイッチング電源装置はロ
ーサイドスイッチ部のオンに対してソフトスイッチン
グ、特にＺＶＳ、を以下のように実現する。それによ
り、上記のサージ電流／サージ電圧の発生を抑制し、ス
イッチング損失を更に低減する。図3は、実施例２での
スイッチング制御回路7のスイッチングにより、図1に示
されている回路の各部分で生じる電流及び電圧の波形図
である。ここで、図3に示されている電流及び電圧は図2
と同様であり、図1に示されている矢印の向きを正とす
る。
ーサイドスイッチ部のオンに対してソフトスイッチン
グ、特にＺＶＳ、を以下のように実現する。それによ
り、上記のサージ電流／サージ電圧の発生を抑制し、ス
イッチング損失を更に低減する。図3は、実施例２での
スイッチング制御回路7のスイッチングにより、図1に示
されている回路の各部分で生じる電流及び電圧の波形図
である。ここで、図3に示されている電流及び電圧は図2
と同様であり、図1に示されている矢印の向きを正とす
る。
【０１３０】実施例２でのスイッチングは次の五つの期
間を、所定の時間かつ所定の周期で交互に実現する： (1) 第一の期間は図3では期間T0〜T1に相当する。第一
の期間では、第一のハイサイドスイッチ部1Hと第二のロ
ーサイドスイッチ部2Lとをオンし、第二のハイサイドス
イッチ部2Hと第一のローサイドスイッチ部1Lとをオフす
る。 (2) 第二の期間は図3では期間T4〜T5に相当する。第二
の期間では、第一のハイサイドスイッチ部1Hと第二のロ
ーサイドスイッチ部2Lとをオフし、第二のハイサイドス
イッチ部2Hと第一のローサイドスイッチ部1Lとをオンす
る。 (3) 第三の期間は図3では期間T3〜T4及び期間T7〜T8に
相当し、第一の期間と第二の期間との間で実現される。
第三の期間では、第一のローサイドスイッチ部1Lと第二
のローサイドスイッチ部2Lとのいずれかだけをオンし、
残りの三つのスイッチ部をオフする。
間を、所定の時間かつ所定の周期で交互に実現する： (1) 第一の期間は図3では期間T0〜T1に相当する。第一
の期間では、第一のハイサイドスイッチ部1Hと第二のロ
ーサイドスイッチ部2Lとをオンし、第二のハイサイドス
イッチ部2Hと第一のローサイドスイッチ部1Lとをオフす
る。 (2) 第二の期間は図3では期間T4〜T5に相当する。第二
の期間では、第一のハイサイドスイッチ部1Hと第二のロ
ーサイドスイッチ部2Lとをオフし、第二のハイサイドス
イッチ部2Hと第一のローサイドスイッチ部1Lとをオンす
る。 (3) 第三の期間は図3では期間T3〜T4及び期間T7〜T8に
相当し、第一の期間と第二の期間との間で実現される。
第三の期間では、第一のローサイドスイッチ部1Lと第二
のローサイドスイッチ部2Lとのいずれかだけをオンし、
残りの三つのスイッチ部をオフする。
【０１３１】(4) デッドタイムは第一の期間及び第二
の期間のそれぞれの終了時に実現される微小期間であ
り、図3では期間T1〜T2及び期間T5〜T6に相当する。デ
ッドタイムでは、第一のハイサイドスイッチ部1Hと第一
のローサイドスイッチ部1L、又は、第二のハイサイドス
イッチ部2Hと第二のローサイドスイッチ部2L、のいずれ
かの対がそれぞれ共にオフする。
の期間のそれぞれの終了時に実現される微小期間であ
り、図3では期間T1〜T2及び期間T5〜T6に相当する。デ
ッドタイムでは、第一のハイサイドスイッチ部1Hと第一
のローサイドスイッチ部1L、又は、第二のハイサイドス
イッチ部2Hと第二のローサイドスイッチ部2L、のいずれ
かの対がそれぞれ共にオフする。
【０１３２】(5) 第四の期間は第一の期間及び第二の
期間のそれぞれの終了時に、上記のデッドタイムと重複
して実現され、図3では期間T1〜T3及び期間T5〜T7に相
当する。第四の期間では実施例１と同様に、整流部内の
スナバコンデンサとトランス3の二次側の漏れインダク
タンスとで共振が生じる。第四の期間の長さを実施例１
と同様に、遅れ時間という。遅れ時間はデッドタイムに
比べ十分に長い。
期間のそれぞれの終了時に、上記のデッドタイムと重複
して実現され、図3では期間T1〜T3及び期間T5〜T7に相
当する。第四の期間では実施例１と同様に、整流部内の
スナバコンデンサとトランス3の二次側の漏れインダク
タンスとで共振が生じる。第四の期間の長さを実施例１
と同様に、遅れ時間という。遅れ時間はデッドタイムに
比べ十分に長い。
【０１３３】以下、実施例２でのスイッチングについ
て、図3で示されている時刻T0からT8までの時間順に説
明する： ＜期間T0〜T1＞期間T0〜T1では実施例１での期間T0〜T1
(図2参照)と同様に、トランス3の一次電流Itと、平滑イ
ンダクタ5を流れる電流I5と、がいずれも直線的に増大
する。その時、第一の整流ダイオード4bがオンし、第二
の整流ダイオード4cがオフしている。従って、トランス
3の二次電流は第一の二次巻線3bのみを通して流れる。
更に、第二のスナバコンデンサ8Ccは第二の整流ダイオ
ード4cに対する逆バイアスVcに比例した電荷を蓄積す
る。
て、図3で示されている時刻T0からT8までの時間順に説
明する： ＜期間T0〜T1＞期間T0〜T1では実施例１での期間T0〜T1
(図2参照)と同様に、トランス3の一次電流Itと、平滑イ
ンダクタ5を流れる電流I5と、がいずれも直線的に増大
する。その時、第一の整流ダイオード4bがオンし、第二
の整流ダイオード4cがオフしている。従って、トランス
3の二次電流は第一の二次巻線3bのみを通して流れる。
更に、第二のスナバコンデンサ8Ccは第二の整流ダイオ
ード4cに対する逆バイアスVcに比例した電荷を蓄積す
る。
【０１３４】＜期間T1〜T2＞時刻T1にスイッチング制御
回路7は第一のスイッチング信号G1をHからLへと変化さ
せ、第一のハイサイドスイッチ部1Hをオフする。一方、
第二のローサイドスイッチ部2Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第一のハイ
サイドスイッチ部1Hの寄生コンデンサ1HC、及び第一の
ローサイドスイッチ部1Lの寄生コンデンサ1LCで、共振
が生じる。その共振により、一次電流Itが第一のハイサ
イドスイッチ部1Hの寄生コンデンサ1HCを充電すると同
時に、第一のローサイドスイッチ部1Lの寄生コンデンサ
1LCを放電させる。従って、第一のハイサイドスイッチ
部1Hの両端間電圧V1Hが0から滑らかに上昇すると共に、
第一のローサイドスイッチ部1Lの両端間電圧V1Lが最大
値Vinから滑らかに降下する。
回路7は第一のスイッチング信号G1をHからLへと変化さ
せ、第一のハイサイドスイッチ部1Hをオフする。一方、
第二のローサイドスイッチ部2Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第一のハイ
サイドスイッチ部1Hの寄生コンデンサ1HC、及び第一の
ローサイドスイッチ部1Lの寄生コンデンサ1LCで、共振
が生じる。その共振により、一次電流Itが第一のハイサ
イドスイッチ部1Hの寄生コンデンサ1HCを充電すると同
時に、第一のローサイドスイッチ部1Lの寄生コンデンサ
1LCを放電させる。従って、第一のハイサイドスイッチ
部1Hの両端間電圧V1Hが0から滑らかに上昇すると共に、
第一のローサイドスイッチ部1Lの両端間電圧V1Lが最大
値Vinから滑らかに降下する。
【０１３５】時刻T2の直前で、第一のハイサイドスイッ
チ部1Hの両端間電圧V1Hが最大値Vinへ達する。それと同
時に、第一のローサイドスイッチ部1Lの両端間電圧V1L
が0に達する。その時、第一のローサイドスイッチ部1L
のダイオード1LDがオンし、両端間電圧V1Lを0にクラン
プする。時刻T2にスイッチング制御回路7が第二のスイ
ッチング信号G2をLからHへと変化させ、第一のローサイ
ドスイッチ部1Lをオンする。こうして、第一のローサイ
ドスイッチ部1Lのオンに対してＺＶＳが実現する。
チ部1Hの両端間電圧V1Hが最大値Vinへ達する。それと同
時に、第一のローサイドスイッチ部1Lの両端間電圧V1L
が0に達する。その時、第一のローサイドスイッチ部1L
のダイオード1LDがオンし、両端間電圧V1Lを0にクラン
プする。時刻T2にスイッチング制御回路7が第二のスイ
ッチング信号G2をLからHへと変化させ、第一のローサイ
ドスイッチ部1Lをオンする。こうして、第一のローサイ
ドスイッチ部1Lのオンに対してＺＶＳが実現する。
【０１３６】一方、第二のローサイドスイッチ部2Lの両
端間電圧V2Lは期間T1〜T2を通して0に維持される。従っ
て、一次電圧Vtが第一のローサイドスイッチ部1Lの両端
間電圧V1Lと同様に滑らかに降下し、0でクランプされ
る。
端間電圧V2Lは期間T1〜T2を通して0に維持される。従っ
て、一次電圧Vtが第一のローサイドスイッチ部1Lの両端
間電圧V1Lと同様に滑らかに降下し、0でクランプされ
る。
【０１３７】＜期間T1〜T3＞第一の二次巻線3b及び第二
の二次巻線3cのそれぞれでは期間T1〜T2で、一次電圧Vt
の降下に伴って両端間電圧が降下する。その時、第一の
整流ダイオード4bはオンしているので、その両端間電圧
Vbは実質的に0である。一方、第二の整流ダイオード4c
の両端間電圧Vcは降下する。すなわち、第二の整流ダイ
オード4cに対する逆バイアスが減少する。それにより、
第二のスナバコンデンサ8Ccが放電する。その放電電流
に基づいて、第二のスナバコンデンサ8Ccとトランス3の
二次側の漏れインダクタンスとが共振し始める。ここ
で、その二次側の漏れインダクタンスは実施例１と同様
に、一次巻線3aの短絡時でのトランス3の二次側の漏れ
インダクタンスに実質的に等しい。更に、第二のスナバ
コンデンサ8Ccの容量はスイッチ部内の寄生コンデンサ
の容量に比べて十分に大きい。従って、第二のスナバコ
ンデンサ8Ccと上記の二次側の漏れインダクタンスとの
共振周期は、スイッチ部内の寄生コンデンサと一次巻線
3aとの共振周期より十分に長い。その結果、第二の整流
ダイオード4cの両端間電圧Vcは時刻T1以後一次電圧Vtよ
りも緩やかに降下し、時刻T2より後の時刻T3直前で0に
達する。その時、第二の整流ダイオード4cがオンする。
の二次巻線3cのそれぞれでは期間T1〜T2で、一次電圧Vt
の降下に伴って両端間電圧が降下する。その時、第一の
整流ダイオード4bはオンしているので、その両端間電圧
Vbは実質的に0である。一方、第二の整流ダイオード4c
の両端間電圧Vcは降下する。すなわち、第二の整流ダイ
オード4cに対する逆バイアスが減少する。それにより、
第二のスナバコンデンサ8Ccが放電する。その放電電流
に基づいて、第二のスナバコンデンサ8Ccとトランス3の
二次側の漏れインダクタンスとが共振し始める。ここ
で、その二次側の漏れインダクタンスは実施例１と同様
に、一次巻線3aの短絡時でのトランス3の二次側の漏れ
インダクタンスに実質的に等しい。更に、第二のスナバ
コンデンサ8Ccの容量はスイッチ部内の寄生コンデンサ
の容量に比べて十分に大きい。従って、第二のスナバコ
ンデンサ8Ccと上記の二次側の漏れインダクタンスとの
共振周期は、スイッチ部内の寄生コンデンサと一次巻線
3aとの共振周期より十分に長い。その結果、第二の整流
ダイオード4cの両端間電圧Vcは時刻T1以後一次電圧Vtよ
りも緩やかに降下し、時刻T2より後の時刻T3直前で0に
達する。その時、第二の整流ダイオード4cがオンする。
【０１３８】第二のスナバコンデンサ8Ccは期間T1〜T3
での共振により放電する。その放電電流が、第二の二次
巻線3cを流れる第二の二次電流Icを急速にかつ滑らかに
増大させる。それにより、第一の二次巻線3bを流れる第
一の二次電流Ibが急速にかつ滑らかに減少する。その結
果、二次巻線3b及び3cをそれぞれ流れる二次電流IbとIc
との差は時刻T3近傍ではほとんどない。こうして、期間
T1〜T3では二次巻線3b及び3cのそれぞれの二次電流の間
で速やかに相殺が生じるので、一次側換算電流が急速に
かつ滑らかに実質的に0まで低減する。それ故、一次電
流Itは時刻T1での値から急速にかつ滑らかに減少する。
での共振により放電する。その放電電流が、第二の二次
巻線3cを流れる第二の二次電流Icを急速にかつ滑らかに
増大させる。それにより、第一の二次巻線3bを流れる第
一の二次電流Ibが急速にかつ滑らかに減少する。その結
果、二次巻線3b及び3cをそれぞれ流れる二次電流IbとIc
との差は時刻T3近傍ではほとんどない。こうして、期間
T1〜T3では二次巻線3b及び3cのそれぞれの二次電流の間
で速やかに相殺が生じるので、一次側換算電流が急速に
かつ滑らかに実質的に0まで低減する。それ故、一次電
流Itは時刻T1での値から急速にかつ滑らかに減少する。
【０１３９】＜期間T3〜T4＞時刻T3にスイッチング制御
回路7が第四のスイッチング信号G4をHからLへと変化さ
せ、第二のローサイドスイッチ部2Lをオフする。それに
より、第一のローサイドスイッチ部1Lのみがオンし、残
り三つのスイッチ部がオフする。こうして、実施例２で
は実施例１とは異なり、時刻T3よりも前の時刻T2で既に
第一のローサイドスイッチ部1Lがオンしている。従っ
て、実施例２では時刻T3以後、第二のローサイドスイッ
チ部2Lの両端間電圧V2Lのリンギングが実施例１より抑
制され、かつ急速に減衰する。その結果、スイッチング
損失が低減する。
回路7が第四のスイッチング信号G4をHからLへと変化さ
せ、第二のローサイドスイッチ部2Lをオフする。それに
より、第一のローサイドスイッチ部1Lのみがオンし、残
り三つのスイッチ部がオフする。こうして、実施例２で
は実施例１とは異なり、時刻T3よりも前の時刻T2で既に
第一のローサイドスイッチ部1Lがオンしている。従っ
て、実施例２では時刻T3以後、第二のローサイドスイッ
チ部2Lの両端間電圧V2Lのリンギングが実施例１より抑
制され、かつ急速に減衰する。その結果、スイッチング
損失が低減する。
【０１４０】期間T3〜T4では、トランス3の一次電圧Vt
が0に維持される。従って、トランス3の二つの二次巻線
3b及び3cのそれぞれの誘導電圧も同様に、0に維持され
る。更に、第一の整流ダイオード4b及び第二の整流ダイ
オード4cはいずれもオンしている。それ故、平滑インダ
クタ5の両端間電圧V5は負の定電圧−Voutに安定に維持
される。その結果、平滑インダクタ5の出力電流I5が緩
やかな傾きで、滑らかかつ直線的に減少する。
が0に維持される。従って、トランス3の二つの二次巻線
3b及び3cのそれぞれの誘導電圧も同様に、0に維持され
る。更に、第一の整流ダイオード4b及び第二の整流ダイ
オード4cはいずれもオンしている。それ故、平滑インダ
クタ5の両端間電圧V5は負の定電圧−Voutに安定に維持
される。その結果、平滑インダクタ5の出力電流I5が緩
やかな傾きで、滑らかかつ直線的に減少する。
【０１４１】トランス3の一次電流Itは期間T1〜T3で一
旦急速に減少した後、時刻T3で更に速やかに0まで低減
する。従って、従来のハードスイッチングと比べて減少
が緩やかであるので、アンダーシュート等のノイズが低
減する。時刻T3以後、一次電流Itは実質的には流れな
い。従って、一次側換算電流が0であるように、トラン
ス3の二次電流は二つの二次巻線3b及び3cのそれぞれ
を、互いに逆向きにかつ実質的に等量ずつ流れ続ける。
すなわち、期間T3〜T4では第一の二次電流Ibと第二の二
次電流Icとが実質的に等しい。
旦急速に減少した後、時刻T3で更に速やかに0まで低減
する。従って、従来のハードスイッチングと比べて減少
が緩やかであるので、アンダーシュート等のノイズが低
減する。時刻T3以後、一次電流Itは実質的には流れな
い。従って、一次側換算電流が0であるように、トラン
ス3の二次電流は二つの二次巻線3b及び3cのそれぞれ
を、互いに逆向きにかつ実質的に等量ずつ流れ続ける。
すなわち、期間T3〜T4では第一の二次電流Ibと第二の二
次電流Icとが実質的に等しい。
【０１４２】＜期間T4〜T5＞時刻T4にスイッチング制御
回路7が第三のスイッチング信号G3をLからHへと変化さ
せ、第二のハイサイドスイッチ部2Hをオンする。その
時、第一のハイサイドスイッチ部1H及び第二のローサイ
ドスイッチ部2Lはいずれもオフし、第一のローサイドス
イッチ部1Lはオンしている。第一のローサイドスイッチ
部1L及び第二のハイサイドスイッチ部2Hのオンにより、
トランス3の一次巻線3aには入力電圧Vinが期間T0〜T1で
の逆向きに印加され、一次電圧Vtが0から−Vinまで急速
に降下する。更に、トランス3の一次電流Itが一次巻線3
aを第二の接続点Qから第一の接続点Pへ、期間T0〜T1と
は逆向きに流れる。それ故、トランス3の二つの二次巻
線3b及び3cのそれぞれの誘導電圧が0から−Vin／nまで
急速に降下する。その時、第二の整流ダイオード4cは既
にオンしているので、第一の整流ダイオード4bの両端間
電圧Vbが＋2Vin／nへ急速に上昇する。それにより、第
一の整流ダイオード4bがオフする。その結果、トランス
3の二次電流が第二の二次巻線3cのみを通して流れ始め
る。こうして、時刻T4ではトランス3の二次側で転流が
生じる。
回路7が第三のスイッチング信号G3をLからHへと変化さ
せ、第二のハイサイドスイッチ部2Hをオンする。その
時、第一のハイサイドスイッチ部1H及び第二のローサイ
ドスイッチ部2Lはいずれもオフし、第一のローサイドス
イッチ部1Lはオンしている。第一のローサイドスイッチ
部1L及び第二のハイサイドスイッチ部2Hのオンにより、
トランス3の一次巻線3aには入力電圧Vinが期間T0〜T1で
の逆向きに印加され、一次電圧Vtが0から−Vinまで急速
に降下する。更に、トランス3の一次電流Itが一次巻線3
aを第二の接続点Qから第一の接続点Pへ、期間T0〜T1と
は逆向きに流れる。それ故、トランス3の二つの二次巻
線3b及び3cのそれぞれの誘導電圧が0から−Vin／nまで
急速に降下する。その時、第二の整流ダイオード4cは既
にオンしているので、第一の整流ダイオード4bの両端間
電圧Vbが＋2Vin／nへ急速に上昇する。それにより、第
一の整流ダイオード4bがオフする。その結果、トランス
3の二次電流が第二の二次巻線3cのみを通して流れ始め
る。こうして、時刻T4ではトランス3の二次側で転流が
生じる。
【０１４３】平滑インダクタ5の両端間電圧V5は、期間T
4〜T5では期間T0〜T1と同じく、Vin／n−Voutに実質的
に等しい。従って、平滑インダクタ5を流れる出力電流I
5は期間T0〜T1と同様、図1に示されている矢印の向きに
直線的にかつ緩やかに増大する。第一の整流ダイオード
4bはオフするので、トランス3の二次電流は第二の二次
巻線3cのみを通して流れ、直線的に増大する。第一の整
流ダイオード4bのオフ時、第一のスナバコンデンサ8Cb
は逆バイアスVb＝＋2Vin／nに比例した電荷を蓄積す
る。
4〜T5では期間T0〜T1と同じく、Vin／n−Voutに実質的
に等しい。従って、平滑インダクタ5を流れる出力電流I
5は期間T0〜T1と同様、図1に示されている矢印の向きに
直線的にかつ緩やかに増大する。第一の整流ダイオード
4bはオフするので、トランス3の二次電流は第二の二次
巻線3cのみを通して流れ、直線的に増大する。第一の整
流ダイオード4bのオフ時、第一のスナバコンデンサ8Cb
は逆バイアスVb＝＋2Vin／nに比例した電荷を蓄積す
る。
【０１４４】図3に示されているように、期間T4〜T5で
は一次電圧Vtが実質的に一定な値−Vinを維持する。そ
れ故、一次電流Itに含まれる励磁電流は実質上直線的に
増大する。一方、既に述べた通りトランス3の二次電流
は直線的に増大するので、一次側換算電流は直線的に増
大する。従って、一次電流Itは実質上直線的に増大す
る。
は一次電圧Vtが実質的に一定な値−Vinを維持する。そ
れ故、一次電流Itに含まれる励磁電流は実質上直線的に
増大する。一方、既に述べた通りトランス3の二次電流
は直線的に増大するので、一次側換算電流は直線的に増
大する。従って、一次電流Itは実質上直線的に増大す
る。
【０１４５】＜期間T5〜T6＞時刻T5にスイッチング制御
回路7は第三のスイッチング信号G3をHからLへと変化さ
せ、第二のハイサイドスイッチ部2Hをオフする。一方、
第一のローサイドスイッチ部1Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第二のハイ
サイドスイッチ部2Hの寄生コンデンサ2HC、及び第二の
ローサイドスイッチ部2Lの寄生コンデンサ2LCで、共振
が生じる。その共振により、一次電流Itが第二のハイサ
イドスイッチ部2Hの寄生コンデンサ2HCを充電すると同
時に、第二のローサイドスイッチ部2Lの寄生コンデンサ
2LCを放電させる。従って、第二のハイサイドスイッチ
部2Hの両端間電圧V2Hが0から滑らかに上昇すると共に、
第二のローサイドスイッチ部2Lの両端間電圧V2Lが最大
値Vinから滑らかに降下する。
回路7は第三のスイッチング信号G3をHからLへと変化さ
せ、第二のハイサイドスイッチ部2Hをオフする。一方、
第一のローサイドスイッチ部1Lはオン状態を維持する。
その時、一次巻線3aの漏れインダクタンス、第二のハイ
サイドスイッチ部2Hの寄生コンデンサ2HC、及び第二の
ローサイドスイッチ部2Lの寄生コンデンサ2LCで、共振
が生じる。その共振により、一次電流Itが第二のハイサ
イドスイッチ部2Hの寄生コンデンサ2HCを充電すると同
時に、第二のローサイドスイッチ部2Lの寄生コンデンサ
2LCを放電させる。従って、第二のハイサイドスイッチ
部2Hの両端間電圧V2Hが0から滑らかに上昇すると共に、
第二のローサイドスイッチ部2Lの両端間電圧V2Lが最大
値Vinから滑らかに降下する。
【０１４６】時刻T6の直前で、第二のハイサイドスイッ
チ部2Hの両端間電圧V2Hが最大値Vinへ達する。それと同
時に、第二のローサイドスイッチ部2Lの両端間電圧V2L
が0に達する。その時、第二のローサイドスイッチ部2L
のダイオード2LDがオンし、両端間電圧V2Lを0にクラン
プする。時刻T6にスイッチング制御回路7が第四のスイ
ッチング信号G4をLからHへと変化させ、第二のローサイ
ドスイッチ部2Lをオンする。こうして、第二のローサイ
ドスイッチ部2Lのオンに対してＺＶＳが実現する。第一
のローサイドスイッチ部1Lの両端間電圧V1Lは期間T5〜T
7を通して0に維持される。従って、一次電圧Vtが第二の
ローサイドスイッチ部2Lの両端間電圧V2Lと同様に滑ら
かに上昇し、0でクランプされる。
チ部2Hの両端間電圧V2Hが最大値Vinへ達する。それと同
時に、第二のローサイドスイッチ部2Lの両端間電圧V2L
が0に達する。その時、第二のローサイドスイッチ部2L
のダイオード2LDがオンし、両端間電圧V2Lを0にクラン
プする。時刻T6にスイッチング制御回路7が第四のスイ
ッチング信号G4をLからHへと変化させ、第二のローサイ
ドスイッチ部2Lをオンする。こうして、第二のローサイ
ドスイッチ部2Lのオンに対してＺＶＳが実現する。第一
のローサイドスイッチ部1Lの両端間電圧V1Lは期間T5〜T
7を通して0に維持される。従って、一次電圧Vtが第二の
ローサイドスイッチ部2Lの両端間電圧V2Lと同様に滑ら
かに上昇し、0でクランプされる。
【０１４７】＜期間T5〜T7＞第一の二次巻線3b及び第二
の二次巻線3cのそれぞれでは期間T5〜T6で、一次電圧Vt
の上昇に伴って両端間電圧が上昇する。その時、第二の
整流ダイオード4cはオンしているので、その両端間電圧
Vcは実質的に0である。一方、第一の整流ダイオード4b
の両端間電圧Vbは降下する。すなわち、第一の整流ダイ
オード4bに対する逆バイアスが減少する。それにより、
第一のスナバコンデンサ8Cbが放電する。その放電電流
に基づいて、第一のスナバコンデンサ8Cbとトランス3の
二次側の漏れインダクタンスとが共振し始める。ここ
で、その二次側の漏れインダクタンスは期間T1〜T3と同
様に、一次巻線3aの短絡時でのトランス3の二次側の漏
れインダクタンスに実質的に等しい。第一のスナバコン
デンサ8Cbの容量はスイッチ部内の寄生コンデンサの容
量に比べて十分に大きい。従って、第一のスナバコンデ
ンサ8Cbと上記の二次側の漏れインダクタンスとの共振
周期は、スイッチ部内の寄生コンデンサと一次巻線3aと
の共振周期より十分に長い。その結果、第一の整流ダイ
オード4bの両端間電圧Vbは時刻T5以後一次電圧Vtの上昇
よりも緩やかに降下し、時刻T6より後の時刻T7直前で0
に達する。その時、第一の整流ダイオード4bがオンす
る。
の二次巻線3cのそれぞれでは期間T5〜T6で、一次電圧Vt
の上昇に伴って両端間電圧が上昇する。その時、第二の
整流ダイオード4cはオンしているので、その両端間電圧
Vcは実質的に0である。一方、第一の整流ダイオード4b
の両端間電圧Vbは降下する。すなわち、第一の整流ダイ
オード4bに対する逆バイアスが減少する。それにより、
第一のスナバコンデンサ8Cbが放電する。その放電電流
に基づいて、第一のスナバコンデンサ8Cbとトランス3の
二次側の漏れインダクタンスとが共振し始める。ここ
で、その二次側の漏れインダクタンスは期間T1〜T3と同
様に、一次巻線3aの短絡時でのトランス3の二次側の漏
れインダクタンスに実質的に等しい。第一のスナバコン
デンサ8Cbの容量はスイッチ部内の寄生コンデンサの容
量に比べて十分に大きい。従って、第一のスナバコンデ
ンサ8Cbと上記の二次側の漏れインダクタンスとの共振
周期は、スイッチ部内の寄生コンデンサと一次巻線3aと
の共振周期より十分に長い。その結果、第一の整流ダイ
オード4bの両端間電圧Vbは時刻T5以後一次電圧Vtの上昇
よりも緩やかに降下し、時刻T6より後の時刻T7直前で0
に達する。その時、第一の整流ダイオード4bがオンす
る。
【０１４８】第一のスナバコンデンサ8Cbは期間T5〜T7
での共振により放電する。その放電電流が、第一の二次
巻線3bを流れる第一の二次電流Ibを急速にかつ滑らかに
増大させる。それにより、第二の二次巻線3cを流れる第
二の二次電流Icが急速にかつ滑らかに減少する。その結
果、二次巻線3b及び3cをそれぞれ流れる二次電流IbとIc
との差は時刻T7近傍ではほとんどない。こうして、期間
T5〜T7では二次巻線3b及び3cのそれぞれの二次電流の間
で速やかに相殺が生じるので、一次側換算電流が急速に
かつ滑らかに実質的に0まで低減する。それ故、一次電
流Itは時刻T5での値から急速にかつ滑らかに減少する。
での共振により放電する。その放電電流が、第一の二次
巻線3bを流れる第一の二次電流Ibを急速にかつ滑らかに
増大させる。それにより、第二の二次巻線3cを流れる第
二の二次電流Icが急速にかつ滑らかに減少する。その結
果、二次巻線3b及び3cをそれぞれ流れる二次電流IbとIc
との差は時刻T7近傍ではほとんどない。こうして、期間
T5〜T7では二次巻線3b及び3cのそれぞれの二次電流の間
で速やかに相殺が生じるので、一次側換算電流が急速に
かつ滑らかに実質的に0まで低減する。それ故、一次電
流Itは時刻T5での値から急速にかつ滑らかに減少する。
【０１４９】＜期間T7〜T8＞時刻T7にスイッチング制御
回路7が第二のスイッチング信号G2をHからLへと変化さ
せ、第一のローサイドスイッチ部1Lをオフする。それに
より、第二のローサイドスイッチ部2Lのみがオンし、残
り三つのスイッチ部がオフする。こうして、実施例２で
は実施例１とは異なり、時刻T7よりも前の時刻T6で既に
第二のローサイドスイッチ部2Lがオンしている。従っ
て、実施例２では時刻T7以後、第二のローサイドスイッ
チ部2Lの両端間電圧V2Lのリンギングが実施例１より抑
制され、かつ急速に減衰する。その結果、スイッチング
損失が低減する。
回路7が第二のスイッチング信号G2をHからLへと変化さ
せ、第一のローサイドスイッチ部1Lをオフする。それに
より、第二のローサイドスイッチ部2Lのみがオンし、残
り三つのスイッチ部がオフする。こうして、実施例２で
は実施例１とは異なり、時刻T7よりも前の時刻T6で既に
第二のローサイドスイッチ部2Lがオンしている。従っ
て、実施例２では時刻T7以後、第二のローサイドスイッ
チ部2Lの両端間電圧V2Lのリンギングが実施例１より抑
制され、かつ急速に減衰する。その結果、スイッチング
損失が低減する。
【０１５０】期間T7〜T8では、トランス3の一次電圧Vt
が0に維持される。従って、トランス3の二つの二次巻線
3b及び3cのそれぞれの誘導電圧も同様に、0に維持され
る。更に、第一の整流ダイオード4b及び第二の整流ダイ
オード4cはいずれもオンしている。それ故、平滑インダ
クタ5の両端間電圧V5は負の定電圧−Voutに安定に維持
される。その結果、平滑インダクタ5の出力電流I5が緩
やかな傾きで、滑らかかつ直線的に減少する。
が0に維持される。従って、トランス3の二つの二次巻線
3b及び3cのそれぞれの誘導電圧も同様に、0に維持され
る。更に、第一の整流ダイオード4b及び第二の整流ダイ
オード4cはいずれもオンしている。それ故、平滑インダ
クタ5の両端間電圧V5は負の定電圧−Voutに安定に維持
される。その結果、平滑インダクタ5の出力電流I5が緩
やかな傾きで、滑らかかつ直線的に減少する。
【０１５１】トランス3の一次電流Itは期間T5〜T7で一
旦急速に減少した後、時刻T7で更に速やかに0まで低減
する。従って、従来のハードスイッチングと比べて減少
が緩やかであるので、アンダーシュート等のノイズが低
減する。
旦急速に減少した後、時刻T7で更に速やかに0まで低減
する。従って、従来のハードスイッチングと比べて減少
が緩やかであるので、アンダーシュート等のノイズが低
減する。
【０１５２】時刻T7以後、一次電流Itは実質的には流れ
ない。従って、一次側換算電流が0であるように、トラ
ンス3の二次電流は二つの二次巻線3b及び3cのそれぞれ
を、互いに逆向きにかつ実質的に等量ずつ流れ続ける。
すなわち、期間T7〜T8では第一の二次電流Ibと第二の二
次電流Icとが実質的に等しい。こうして、期間T7〜T8で
は時刻T0の直前の状態が再現される。以後、期間T0〜T8
での動作が繰り返される。
ない。従って、一次側換算電流が0であるように、トラ
ンス3の二次電流は二つの二次巻線3b及び3cのそれぞれ
を、互いに逆向きにかつ実質的に等量ずつ流れ続ける。
すなわち、期間T7〜T8では第一の二次電流Ibと第二の二
次電流Icとが実質的に等しい。こうして、期間T7〜T8で
は時刻T0の直前の状態が再現される。以後、期間T0〜T8
での動作が繰り返される。
【０１５３】実施例２によるスイッチングでは、以下の
ように実施例１と同様に、電圧変換率(入力電圧Vinと出
力電圧Voutとの比)が求まる：トランス3の二次側で共振
が生じる第四の期間、すなわち期間T1〜T3と期間T5〜T7
とのそれぞれ、の時間(遅れ時間)は、第一の期間から第
三の期間までのそれぞれの時間に比べて十分に短い。従
って、実施例１と同様に、第一の期間から第三の期間ま
でに対して第四の期間を無視できる。第一の期間T0〜T1
と第二の期間T4〜T5とでは、平滑インダクタ5に蓄えら
れる磁束が合わせて(Vin／n−Vout)×Tonだけ増大す
る。ここで、第一の期間T0〜T1の時間と第二の期間T4〜
T5の時間との和をTonとする。一方、第三の期間、すな
わち期間T3〜T4と期間T7〜T8、では平滑インダクタ5に
蓄えられる磁束が合わせてVout×Toffだけ減少する。こ
こで、第三の期間の時間をToffとする。従って、期間T0
〜T8で平滑インダクタ5のリセット条件が実施例１と同
様に、次式(1)で表される：
ように実施例１と同様に、電圧変換率(入力電圧Vinと出
力電圧Voutとの比)が求まる：トランス3の二次側で共振
が生じる第四の期間、すなわち期間T1〜T3と期間T5〜T7
とのそれぞれ、の時間(遅れ時間)は、第一の期間から第
三の期間までのそれぞれの時間に比べて十分に短い。従
って、実施例１と同様に、第一の期間から第三の期間ま
でに対して第四の期間を無視できる。第一の期間T0〜T1
と第二の期間T4〜T5とでは、平滑インダクタ5に蓄えら
れる磁束が合わせて(Vin／n−Vout)×Tonだけ増大す
る。ここで、第一の期間T0〜T1の時間と第二の期間T4〜
T5の時間との和をTonとする。一方、第三の期間、すな
わち期間T3〜T4と期間T7〜T8、では平滑インダクタ5に
蓄えられる磁束が合わせてVout×Toffだけ減少する。こ
こで、第三の期間の時間をToffとする。従って、期間T0
〜T8で平滑インダクタ5のリセット条件が実施例１と同
様に、次式(1)で表される：
【０１５４】 (Vin／n−Vout)×Ton＝Vout×Toff (1)
【０１５５】式(1)より、電圧変換率は実施例１と同様
に、次式(2)で求まる。
に、次式(2)で求まる。
【０１５６】 Vout／Vin＝δ／n 但し、δ＝Ton／(Ton＋Toff） (2)
【０１５７】式(2)が示すように、ハイサイドスイッチ
部でのオン／オフの時比率δに対する制御により、出力
電圧Voutが実質上一定値に安定に維持される。
部でのオン／オフの時比率δに対する制御により、出力
電圧Voutが実質上一定値に安定に維持される。
【０１５８】第一の期間及び第二の期間のそれぞれの終
了時、スイッチング制御回路7は上記の通り、第四の期
間を挟んで第三の期間を実現する。トランス3の一次電
流Itは、第四の期間で一旦急速にかつ滑らかに減少し、
第三の期間の開始時に0まで更に急速に減少する。こう
して、一次電流Itの遮断時の変化が従来のハードスイッ
チングに比べて緩やかである。それ故、一次電流Itの遮
断に伴うスイッチング損失が従来のハードスイッチング
に比べて低減する。
了時、スイッチング制御回路7は上記の通り、第四の期
間を挟んで第三の期間を実現する。トランス3の一次電
流Itは、第四の期間で一旦急速にかつ滑らかに減少し、
第三の期間の開始時に0まで更に急速に減少する。こう
して、一次電流Itの遮断時の変化が従来のハードスイッ
チングに比べて緩やかである。それ故、一次電流Itの遮
断に伴うスイッチング損失が従来のハードスイッチング
に比べて低減する。
【０１５９】更に、実施例２では実施例１とは異なり、
第三の期間の開始時、一方のローサイドスイッチ部の両
端間電圧のリンギングが、他方のローサイドスイッチ部
のオンにより抑制され、かつ急速に減衰する。それ故、
実質的なサージ電圧が発生しない。こうして、実施例２
によるスイッチング電源装置は、第三の期間の開始時で
のスイッチング損失を更に低減する。
第三の期間の開始時、一方のローサイドスイッチ部の両
端間電圧のリンギングが、他方のローサイドスイッチ部
のオンにより抑制され、かつ急速に減衰する。それ故、
実質的なサージ電圧が発生しない。こうして、実施例２
によるスイッチング電源装置は、第三の期間の開始時で
のスイッチング損失を更に低減する。
【０１６０】第四の期間の時間すなわち遅れ時間は実施
例１と同様、好ましくは、スナバの等価容量と、一次巻
線3aの短絡時でのトランス3の二次側の漏れインダクタ
ンスと、で決まる共振周期の1／4に実質的に等しい。例
えば、図3の一点鎖線Aで示されているように、第四のス
イッチング信号G4がHである時間すなわち遅れ時間を延
長する。それにより、トランス3の一次電流Itは、図3の
一点鎖線Bで示されているように、第二のスナバダイオ
ード8Ccとトランス3の二次側の漏れインダクタンスとの
共振の終了時刻T3を超えて、減少し続ける。しかし、時
刻T3以後、第三の期間T3〜T4での一次電流Itの減少は、
第四の期間T1〜T3に比べてかなり緩やかである。従っ
て、時刻T3以後は一次電流Itはほぼ一定である。それ
故、一次電流Itの遮断に伴うスイッチング損失は遅れ時
間の延長に対してほぼ一定である。その反面、遅れ時間
の延長は一次電流Itの導通時間を延長させるので、循環
電流損失が増大する。結局、遅れ時間は、第二のスナバ
ダイオード8Ccとトランス3の二次側の漏れインダクタン
スとの共振開始から第二の整流ダイオード4cのオンまで
の時間、すなわちその共振周期の1／4、と実質的に等し
く、又は高々数倍程度に調節される。それにより、一次
電流Itの遮断に伴うスイッチング損失を実質的に変化さ
せずに、循環電流損失を効果的に低減する。こうして、
実施例２によるスイッチング電源装置の効率は高い。
例１と同様、好ましくは、スナバの等価容量と、一次巻
線3aの短絡時でのトランス3の二次側の漏れインダクタ
ンスと、で決まる共振周期の1／4に実質的に等しい。例
えば、図3の一点鎖線Aで示されているように、第四のス
イッチング信号G4がHである時間すなわち遅れ時間を延
長する。それにより、トランス3の一次電流Itは、図3の
一点鎖線Bで示されているように、第二のスナバダイオ
ード8Ccとトランス3の二次側の漏れインダクタンスとの
共振の終了時刻T3を超えて、減少し続ける。しかし、時
刻T3以後、第三の期間T3〜T4での一次電流Itの減少は、
第四の期間T1〜T3に比べてかなり緩やかである。従っ
て、時刻T3以後は一次電流Itはほぼ一定である。それ
故、一次電流Itの遮断に伴うスイッチング損失は遅れ時
間の延長に対してほぼ一定である。その反面、遅れ時間
の延長は一次電流Itの導通時間を延長させるので、循環
電流損失が増大する。結局、遅れ時間は、第二のスナバ
ダイオード8Ccとトランス3の二次側の漏れインダクタン
スとの共振開始から第二の整流ダイオード4cのオンまで
の時間、すなわちその共振周期の1／4、と実質的に等し
く、又は高々数倍程度に調節される。それにより、一次
電流Itの遮断に伴うスイッチング損失を実質的に変化さ
せずに、循環電流損失を効果的に低減する。こうして、
実施例２によるスイッチング電源装置の効率は高い。
【０１６１】実施例２では、期間T2〜T3及び期間T6〜T7
のいずれでも二つのローサイドスイッチ部1Lと2Lとをオ
ンする。それにより、トランス3の一次電流Itは、一次
巻線3aと二つのローサイドスイッチ部1Lと2Lとから成る
閉路のみを循環する。その他に、上記の期間の両方又は
いずれかで二つのハイサイドスイッチ部1Hと2Hとをオン
し、一次電流Itを一次巻線3aと二つのハイサイドスイッ
チ部1Hと2Hとから成る閉路を循環させても良い。特に、
期間T2〜T3ではローサイド側の閉路を、期間T6〜T7では
ハイサイド側の閉路を、それぞれ交互に循環させても良
い。その時、四つのスイッチ部を含むフルブリッジ回路
が、一次電流Itの循環からストレスを均等に受ける。そ
れにより、スイッチ部のいずれかへのストレスの集中を
回避する。
のいずれでも二つのローサイドスイッチ部1Lと2Lとをオ
ンする。それにより、トランス3の一次電流Itは、一次
巻線3aと二つのローサイドスイッチ部1Lと2Lとから成る
閉路のみを循環する。その他に、上記の期間の両方又は
いずれかで二つのハイサイドスイッチ部1Hと2Hとをオン
し、一次電流Itを一次巻線3aと二つのハイサイドスイッ
チ部1Hと2Hとから成る閉路を循環させても良い。特に、
期間T2〜T3ではローサイド側の閉路を、期間T6〜T7では
ハイサイド側の閉路を、それぞれ交互に循環させても良
い。その時、四つのスイッチ部を含むフルブリッジ回路
が、一次電流Itの循環からストレスを均等に受ける。そ
れにより、スイッチ部のいずれかへのストレスの集中を
回避する。
【０１６２】実施例２でも実施例１同様、二つの整流ダ
イオード4b及び4cの極性が共に逆であっても良い。その
時、出力電圧Voutは上記とは逆に負電圧である。更に上
記とは別に、平滑インダクタ5が二つの二次巻線の共通
端Rへ、二つの整流ダイオード4b及び4cの一端が第二の
出力端子2bへ、それぞれ接続しても良い。
イオード4b及び4cの極性が共に逆であっても良い。その
時、出力電圧Voutは上記とは逆に負電圧である。更に上
記とは別に、平滑インダクタ5が二つの二次巻線の共通
端Rへ、二つの整流ダイオード4b及び4cの一端が第二の
出力端子2bへ、それぞれ接続しても良い。
【０１６３】《実施例３》図4は、本発明の実施例３に
よるスイッチング電源装置10aの回路を示す図である。
実施例３によるスイッチング電源装置10aは、図1に示さ
れている実施例１によるスイッチング電源装置10と比
べ、スナバ8b及び8cで異なる。その他については実施例
１と同様な構成を有するので、それらの同様な構成要素
については図1と同じ符号を付し、実施例１の説明を援
用する。
よるスイッチング電源装置10aの回路を示す図である。
実施例３によるスイッチング電源装置10aは、図1に示さ
れている実施例１によるスイッチング電源装置10と比
べ、スナバ8b及び8cで異なる。その他については実施例
１と同様な構成を有するので、それらの同様な構成要素
については図1と同じ符号を付し、実施例１の説明を援
用する。
【０１６４】第一のスナバ8bは第一のスナバコンデンサ
8Cbと直列に第一のスナバ抵抗8Rbを、第二のスナバ8cは
第二のスナバコンデンサ8Ccと直列に第二のスナバ抵抗8
Rcを、それぞれ含む。すなわち、整流部はそれぞれの整
流ダイオード4b及び4cと並列にＲＣスナバを含む。
8Cbと直列に第一のスナバ抵抗8Rbを、第二のスナバ8cは
第二のスナバコンデンサ8Ccと直列に第二のスナバ抵抗8
Rcを、それぞれ含む。すなわち、整流部はそれぞれの整
流ダイオード4b及び4cと並列にＲＣスナバを含む。
【０１６５】上記の実施例１及び実施例２では、二次側
での転流時、整流ダイオード4b及び4cのそれぞれのオフ
に伴い、サージ電流／サージ電圧が生じる。それによ
り、図2及び図3にそれぞれ示されている通り、トランス
3の二次巻線4b及び4cをそれぞれ流れる二次電流Ib及びI
cにピークcfが生じ、二つの整流ダイオード4b及び4cの
両端間電圧Vb及びVcにピークvfが生じる。実施例３で
は、スナバ8b及び8c内のスナバ抵抗8Rb及び8Rcにより、
上記のサージ電流／サージ電圧が次のように低減する：
での転流時、整流ダイオード4b及び4cのそれぞれのオフ
に伴い、サージ電流／サージ電圧が生じる。それによ
り、図2及び図3にそれぞれ示されている通り、トランス
3の二次巻線4b及び4cをそれぞれ流れる二次電流Ib及びI
cにピークcfが生じ、二つの整流ダイオード4b及び4cの
両端間電圧Vb及びVcにピークvfが生じる。実施例３で
は、スナバ8b及び8c内のスナバ抵抗8Rb及び8Rcにより、
上記のサージ電流／サージ電圧が次のように低減する：
【０１６６】第一の期間及び第二の期間のそれぞれの開
始時、二つの整流ダイオード4b及び4cのいずれかがオフ
する。第一の期間及び第二の期間の開始時は図2及び図3
では時刻T0及びT4に相当する。ダイオードはオンの間電
荷を蓄積する。そのダイオードが逆バイアスの突然の印
加によりオフする時、蓄積された電荷が逆電流として放
電される。上記のスナバ8b及び8cでは第一の期間及び第
二の期間のそれぞれの開始時、それぞれのスナバコンデ
ンサ8Cb及び8Ccが整流ダイオード4b及び4cに対して逆向
きに放電する。その放電電流に基づいて、スナバコンデ
ンサ8Cb及び8Ccとトランス3の二次巻線3b及び3cの漏れ
インダクタンスとがそれぞれ共振する。スナバコンデン
サ8Cb及び8Ccの容量は同じ整流部内の整流ダイオード4b
及び4cの寄生容量に比べて十分に大きいので、上記の共
振周期が長い。更に、スナバ抵抗8Rb及び8Rcにより共振
電流のピークが抑えられる。従って、上記の共振に伴う
サージ電流／サージ電圧が抑えられる。
始時、二つの整流ダイオード4b及び4cのいずれかがオフ
する。第一の期間及び第二の期間の開始時は図2及び図3
では時刻T0及びT4に相当する。ダイオードはオンの間電
荷を蓄積する。そのダイオードが逆バイアスの突然の印
加によりオフする時、蓄積された電荷が逆電流として放
電される。上記のスナバ8b及び8cでは第一の期間及び第
二の期間のそれぞれの開始時、それぞれのスナバコンデ
ンサ8Cb及び8Ccが整流ダイオード4b及び4cに対して逆向
きに放電する。その放電電流に基づいて、スナバコンデ
ンサ8Cb及び8Ccとトランス3の二次巻線3b及び3cの漏れ
インダクタンスとがそれぞれ共振する。スナバコンデン
サ8Cb及び8Ccの容量は同じ整流部内の整流ダイオード4b
及び4cの寄生容量に比べて十分に大きいので、上記の共
振周期が長い。更に、スナバ抵抗8Rb及び8Rcにより共振
電流のピークが抑えられる。従って、上記の共振に伴う
サージ電流／サージ電圧が抑えられる。
【０１６７】例えば、時刻T0で第二の整流ダイオード4c
へ逆バイアスVcが印加される時、第二のスナバコンデン
サ8Ccと第二の二次巻線3cの漏れインダクタンスとが共
振する。それにより、第二の整流部の両端間にサージ電
圧が生じる。その結果、図2及び図3に示されているよう
に、第二の整流ダイオード4cの両端間電圧Vcにサージ電
圧によるピークvfが、第二の二次電流Icにサージ電流に
よるピークcfが、それぞれ現れる。実施例３では、それ
ぞれのピークvf及びcfが第二のスナバ抵抗8Rcにより小
さく抑えられる。同様に、時刻T4では第一のスナバ8b内
のスナバ抵抗8Rbにより、サージ電圧／サージ電流によ
るピークが小さく抑えられる。こうして、実施例３は、
整流ダイオードのオフによるスイッチング損失を低減す
る。
へ逆バイアスVcが印加される時、第二のスナバコンデン
サ8Ccと第二の二次巻線3cの漏れインダクタンスとが共
振する。それにより、第二の整流部の両端間にサージ電
圧が生じる。その結果、図2及び図3に示されているよう
に、第二の整流ダイオード4cの両端間電圧Vcにサージ電
圧によるピークvfが、第二の二次電流Icにサージ電流に
よるピークcfが、それぞれ現れる。実施例３では、それ
ぞれのピークvf及びcfが第二のスナバ抵抗8Rcにより小
さく抑えられる。同様に、時刻T4では第一のスナバ8b内
のスナバ抵抗8Rbにより、サージ電圧／サージ電流によ
るピークが小さく抑えられる。こうして、実施例３は、
整流ダイオードのオフによるスイッチング損失を低減す
る。
【０１６８】《実施例４》図5は、本発明の実施例４に
よるスイッチング電源装置10bの回路を示す図である。
実施例４によるスイッチング電源装置10bは、図4に示さ
れている実施例３によるスイッチング電源装置10aと比
べ、スナバ8B及び8Cで異なる。その他については実施例
３と同様な構成を有するので、それらの同様な構成要素
については図4と同じ符号を付し、実施例１及び実施例
３の説明を援用する。
よるスイッチング電源装置10bの回路を示す図である。
実施例４によるスイッチング電源装置10bは、図4に示さ
れている実施例３によるスイッチング電源装置10aと比
べ、スナバ8B及び8Cで異なる。その他については実施例
３と同様な構成を有するので、それらの同様な構成要素
については図4と同じ符号を付し、実施例１及び実施例
３の説明を援用する。
【０１６９】第一のスナバ8Bは第一のスナバコンデンサ
8Cbと直列に第一のスナバ抵抗8Rbを含み、更に第一のス
ナバ抵抗8Rbと並列に第一の副整流ダイオード8Dbを含
む。同様に、第二のスナバ8Cは第二のスナバコンデンサ
8Ccと直列に第二のスナバ抵抗8Rcを含み、更に第二のス
ナバ抵抗8Rcと並列に第二の副整流ダイオード8Dcを含
む。すなわち、二つの整流部はそれぞれ、整流ダイオー
ド4b及び4cと並列にＲＣＤスナバを含む。ここで、それ
ぞれの副整流ダイオード8Db及び8Dcは対応する整流ダイ
オード4b及び4cとそれぞれ同じ向きに接続される。例え
ば、第一のスナバ8Bでは図5に示されているように、第
一のスナバ抵抗8Rbが第一の整流ダイオード4bのカソー
ドへ接続するので、第一の副整流ダイオード8Dbのカソ
ードが第一の整流ダイオード4bのカソードへ接続する。
逆に、第一のスナバ抵抗8Rbが第一の整流ダイオード4b
のアノードへ接続する時は、第一の副整流ダイオード8D
bのアノードが第一の整流ダイオード4bのアノードへ接
続する。第二のスナバ8Cでも同様に、第二の整流ダイオ
ード4cと第二の副整流ダイオード8Dcとの接続端子の極
性が、第二の整流ダイオード4cに対する第二のスナバ抵
抗8Rcの位置で決まる。
8Cbと直列に第一のスナバ抵抗8Rbを含み、更に第一のス
ナバ抵抗8Rbと並列に第一の副整流ダイオード8Dbを含
む。同様に、第二のスナバ8Cは第二のスナバコンデンサ
8Ccと直列に第二のスナバ抵抗8Rcを含み、更に第二のス
ナバ抵抗8Rcと並列に第二の副整流ダイオード8Dcを含
む。すなわち、二つの整流部はそれぞれ、整流ダイオー
ド4b及び4cと並列にＲＣＤスナバを含む。ここで、それ
ぞれの副整流ダイオード8Db及び8Dcは対応する整流ダイ
オード4b及び4cとそれぞれ同じ向きに接続される。例え
ば、第一のスナバ8Bでは図5に示されているように、第
一のスナバ抵抗8Rbが第一の整流ダイオード4bのカソー
ドへ接続するので、第一の副整流ダイオード8Dbのカソ
ードが第一の整流ダイオード4bのカソードへ接続する。
逆に、第一のスナバ抵抗8Rbが第一の整流ダイオード4b
のアノードへ接続する時は、第一の副整流ダイオード8D
bのアノードが第一の整流ダイオード4bのアノードへ接
続する。第二のスナバ8Cでも同様に、第二の整流ダイオ
ード4cと第二の副整流ダイオード8Dcとの接続端子の極
性が、第二の整流ダイオード4cに対する第二のスナバ抵
抗8Rcの位置で決まる。
【０１７０】実施例４では実施例３と同様に、二次側で
の転流時、整流ダイオード4b及び4cのそれぞれのオフに
伴うサージ電流／サージ電圧が、スナバ8b及び8c内のス
ナバ抵抗8Rb及び8Rcにより低減される。実施例４では更
に実施例３とは異なり、第四の期間でスナバコンデンサ
8Cb及び8Ccからの放電電流がそれぞれの副整流ダイオー
ド8Db及び8Dcを通り、スナバ抵抗8Rb及び8Rcをバイパス
する。それにより、スナバ抵抗8Rb及び8Rcによる放電電
流の低減が回避される。従って、第四の期間で一次側換
算電流が十分に相殺されるので、トランス3の一次電流I
tがスナバ抵抗8Rb及び8Rcに依らず、第四の期間で十分
に低減される。更に、スナバ抵抗8Rb及び8Rcの抵抗値を
十分に大きくできるので、第一の期間及び第二の期間の
それぞれの開始時、サージ電流／サージ電圧が効果的に
低減される。
の転流時、整流ダイオード4b及び4cのそれぞれのオフに
伴うサージ電流／サージ電圧が、スナバ8b及び8c内のス
ナバ抵抗8Rb及び8Rcにより低減される。実施例４では更
に実施例３とは異なり、第四の期間でスナバコンデンサ
8Cb及び8Ccからの放電電流がそれぞれの副整流ダイオー
ド8Db及び8Dcを通り、スナバ抵抗8Rb及び8Rcをバイパス
する。それにより、スナバ抵抗8Rb及び8Rcによる放電電
流の低減が回避される。従って、第四の期間で一次側換
算電流が十分に相殺されるので、トランス3の一次電流I
tがスナバ抵抗8Rb及び8Rcに依らず、第四の期間で十分
に低減される。更に、スナバ抵抗8Rb及び8Rcの抵抗値を
十分に大きくできるので、第一の期間及び第二の期間の
それぞれの開始時、サージ電流／サージ電圧が効果的に
低減される。
【０１７１】上記の実施例では、整流部内の整流素子が
ダイオードである。その他に、ＩＧＢＴ等の半導体スイ
ッチ素子であっても良い。その時、それらのスイッチン
グはスイッチング制御回路により、一次側でフルブリッ
ジを構成するスイッチ部のスイッチングと同期して制御
される。
ダイオードである。その他に、ＩＧＢＴ等の半導体スイ
ッチ素子であっても良い。その時、それらのスイッチン
グはスイッチング制御回路により、一次側でフルブリッ
ジを構成するスイッチ部のスイッチングと同期して制御
される。
【０１７２】
【発明の効果】以上の説明の通り、本発明によるスイッ
チング電源装置は、整流部内に整流素子と並列にスナバ
を含む。更に、トランスの一次電流の遮断時、オンして
いるハイサイドスイッチ部とローサイドスイッチ部との
いずれか一方を、他方より遅れ時間だけ遅れてオフす
る。それにより、スナバの容量とトランスの二次側の漏
れインダクタンスとが共振する。その結果、その遅れ時
間で一次側換算電流が速やかに、かつ十分に相殺される
ので、一次電流がその遅れ時間で一旦速やかに低減す
る。こうして、一次電流がその遮断時に十分に小さいの
で、スイッチング損失が小さい。更に、平滑インダクタ
を流れる電流が減少する間一次電流が遮断されるので、
循環電流損失が小さい。従って、本発明によるスイッチ
ング電源装置の効率は高い。
チング電源装置は、整流部内に整流素子と並列にスナバ
を含む。更に、トランスの一次電流の遮断時、オンして
いるハイサイドスイッチ部とローサイドスイッチ部との
いずれか一方を、他方より遅れ時間だけ遅れてオフす
る。それにより、スナバの容量とトランスの二次側の漏
れインダクタンスとが共振する。その結果、その遅れ時
間で一次側換算電流が速やかに、かつ十分に相殺される
ので、一次電流がその遅れ時間で一旦速やかに低減す
る。こうして、一次電流がその遮断時に十分に小さいの
で、スイッチング損失が小さい。更に、平滑インダクタ
を流れる電流が減少する間一次電流が遮断されるので、
循環電流損失が小さい。従って、本発明によるスイッチ
ング電源装置の効率は高い。
【図1】本発明の実施例１によるスイッチング電源装置1
0の回路図である。
0の回路図である。
【図2】実施例１によるスイッチング電源装置10でのス
イッチングにより、図1に示されている回路の各部分で
生じる電流及び電圧の波形図である。。
イッチングにより、図1に示されている回路の各部分で
生じる電流及び電圧の波形図である。。
【図3】実施例２によるスイッチング電源装置でのスイ
ッチングにより、図1に示されている回路の各部分で生
じる電流及び電圧の波形図である。
ッチングにより、図1に示されている回路の各部分で生
じる電流及び電圧の波形図である。
【図4】本発明の実施例３によるスイッチング電源装置1
0aの回路図である。
0aの回路図である。
【図5】本発明の実施例４によるスイッチング電源装置1
0bの回路図である。
0bの回路図である。
【図6】従来のハードスイッチングによるスイッチング
電源装置100の回路図である。
電源装置100の回路図である。
【図7】従来のスイッチング電源装置100でのハードスイ
ッチングにより、図6に示されている回路の各部分で生
じる電流及び電圧の波形図である。
ッチングにより、図6に示されている回路の各部分で生
じる電流及び電圧の波形図である。
【図8】従来のソフトスイッチングによるスイッチング
電源装置の回路図である。
電源装置の回路図である。
【図9】従来のスイッチング電源装置110でのソフトスイ
ッチングにより、図8に示されている回路の各部分で生
じる電流及び電圧の波形図である。
ッチングにより、図8に示されている回路の各部分で生
じる電流及び電圧の波形図である。
10 スイッチング電源装置 1H 第一のハイサイドスイッチ部 1L 第一のローサイドスイッチ部 2H 第二のハイサイドスイッチ部 2L 第二のローサイドスイッチ部 3 トランス 3a 一次巻線 3b 第一の二次巻線 3c 第二の二次巻線 4b 第一の整流ダイオード 4c 第二の整流ダイオード 5 平滑インダクタ 6 平滑コンデンサ 8Cb 第一のスナバコンデンサ 8Cc 第二のスナバコンデンサ
Claims (11)
- 【請求項１】 (A) (a) 四つのスイッチ部であって、
そのいずれも、(1)外部からのスイッチング信号により
オンオフされるスイッチ素子と、(2) 前記スイッチ素
子へ並列に接続されたダイオードと、(3) 前記スイッ
チ素子へ並列に接続されたコンデンサと、をそれぞれ含
む、第一のハイサイドスイッチ部、第二のハイサイドス
イッチ部、第一のローサイドスイッチ部及び第二のロー
サイドスイッチ部； (b) (1) 一次巻線と、(2) 互いに直列に接続されて
その接続点を共通端とする第一の二次巻線と第二の二次
巻線と、を含むトランス； (c) (1) 整流素子と；(2) 前記整流素子へ並列に接
続され、スナバコンデンサを含むスナバと；をそれぞれ
含む、第一の整流部と第二の整流部；及び、 (d) 第一の入力端子と第二の入力端子とを含み、それ
らの入力端子を通した入力を平滑にして出力するための
平滑部；を有するＤＣ−ＤＣコンバータであり； (B) 前記第一のハイサイドスイッチ部のカソードが実
質的な直流定電圧源の高電位端子へ、前記第一のハイサ
イドスイッチ部のアノードが前記第一のローサイドスイ
ッチ部のカソードへ、前記第一のローサイドスイッチ部
のアノードが前記実質的な直流定電圧源の低電位端子
ヘ、それぞれ接続し； (C) 前記第二のハイサイドスイッチ部のカソードが前
記実質的な直流定電圧源の前記高電位端子へ、前記第二
のハイサイドスイッチ部のアノードが前記第二のローサ
イドスイッチ部のカソードへ、前記第二のローサイドス
イッチ部のアノードが前記実質的な直流定電圧源の前記
低電位端子ヘ、それぞれ接続し； (D) 前記トランスの前記一次巻線の一端が前記第一の
ハイサイドスイッチ部と前記第一のローサイドスイッチ
部との接続点へ、他端が前記第二のハイサイドスイッチ
部と前記第二のローサイドスイッチ部との接続点へそれ
ぞれ接続し； (E) 前記トランスの前記第一の二次巻線の前記共通端
とは別の端が前記第一の整流部の一端へ、前記第二の二
次巻線の前記共通端とは別の端が前記第一の整流部の前
記一端と同じ極性の前記第二の整流部の一端へ、前記共
通端が前記平滑部の前記第一の入力端子へ、それぞれ接
続し； (F) 前記第一の整流部と前記第二の整流部とのそれぞ
れの他端が前記平滑部の前記第二の入力端子へ接続し
た、 ＤＣ−ＤＣコンバータ；並びに、 (A) 前記第一の整流部及び前記第二の整流部のそれぞ
れの前記スナバの等価容量と、前記一次巻線の短絡時で
の前記トランスの二次側の漏れインダクタンスと、で決
まる共振周期に基づいて遅れ時間を決定し； (B) 前記四つのスイッチ部のそれぞれへ前記スイッチ
ング信号を所定のスイッチング周波数及び位相で出力
し、それにより、 (a) (1) 前記第一のハイサイドスイッチ部と前記第二
のローサイドスイッチ部とをオンし、かつ、前記第二の
ハイサイドスイッチ部と前記第一のローサイドスイッチ
部とをオフする第一の期間、及び、(2) 前記第一のハ
イサイドスイッチ部と前記第二のローサイドスイッチ部
とをオフし、かつ、前記第二のハイサイドスイッチ部と
前記第一のローサイドスイッチ部とをオンする第二の期
間、をそれぞれ所定の時間と所定の周期とで交互に実現
し； (b) 前記第一の期間の終了時、前記第一のハイサイド
スイッチ部と前記第二のローサイドスイッチ部とのいず
れか一方を、他方のオフ後前記遅れ時間だけ遅れてオフ
し； (c) 前記第二の期間の終了時、前記第二のハイサイド
スイッチ部と前記第一のローサイドスイッチ部とのいず
れか一方を、他方のオフ後前記遅れ時間だけ遅れてオフ
する；ためのスイッチング制御部；を具備するスイッチ
ング電源装置。 - 【請求項２】 前記スイッチング制御部が、 (A) 前記第一の期間の終了時、前記第二のローサイド
スイッチ部を、前記第一のハイサイドスイッチ部のオフ
後前記遅れ時間だけ遅れてオフし； (B) 前記第二の期間の終了時、前記第一のローサイド
スイッチ部を、前記第二のハイサイドスイッチ部のオフ
後前記遅れ時間だけ遅れてオフする；請求項１記載のス
イッチング電源装置。 - 【請求項３】 前記スイッチング制御部が、 (A) 前記第一の期間の終了時、前記第一のハイサイド
スイッチ部を、前記第二のローサイドスイッチ部のオフ
後前記遅れ時間だけ遅れてオフし； (B) 前記第二の期間の終了時、前記第二のハイサイド
スイッチ部を、前記第一のローサイドスイッチ部のオフ
後前記遅れ時間だけ遅れてオフする；請求項１記載のス
イッチング電源装置。 - 【請求項４】 前記スイッチング制御部が、 (A) 前記第一の期間の終了時、前記第二のローサイド
スイッチ部を、前記第一のハイサイドスイッチ部のオフ
後前記遅れ時間だけ遅れてオフし； (B) 前記第二の期間の終了時、前記第二のハイサイド
スイッチ部を、前記第一のローサイドスイッチ部のオフ
後前記遅れ時間だけ遅れてオフする；請求項１記載のス
イッチング電源装置。 - 【請求項５】 前記スイッチング制御部が、 (A) 前記第一のハイサイドスイッチ部の等価容量、前
記第一のローサイドスイッチ部の等価容量、及び、前記
トランスの前記一次巻線の漏れインダクタンス、で決ま
る共振周期に基づいて第一のデッドタイムを決定し； (B) 前記第二のハイサイドスイッチ部の等価容量、前
記第二のローサイドスイッチ部の等価容量、及び、前記
トランスの前記一次巻線の漏れインダクタンス、で決ま
る共振周期に基づいて第二のデッドタイムを決定し； (C) 前記第一の期間と前記第二の期間とのそれぞれの
終了時、 (a) 前記第一のハイサイドスイッチ部と前記第一のロ
ーサイドスイッチ部とを前記第一のデッドタイムだけ共
にオフし；又は、 (b) 前記第二のハイサイドスイッチ部と前記第二のロ
ーサイドスイッチ部とを前記第二のデッドタイムだけ共
にオフする；請求項１記載のスイッチング電源装置。 - 【請求項６】 前記スイッチング制御部が、 (A) 前記第一のハイサイドスイッチ部の等価容量、前
記第一のローサイドスイッチ部の等価容量、及び、前記
トランスの前記一次巻線の漏れインダクタンス、で決ま
る共振周期に基づいて第一のデッドタイムを決定し； (B) 前記第二のハイサイドスイッチ部の等価容量、前
記第二のローサイドスイッチ部の等価容量、及び、前記
トランスの前記一次巻線の漏れインダクタンス、で決ま
る共振周期に基づいて第二のデッドタイムを決定し； (C) 前記第一の期間の終了時、前記第一のハイサイド
スイッチ部のオフ後前記第一のデッドタイムだけ遅れて
前記第一のローサイドスイッチ部をオンし； (D) 前記第二の期間の終了時、前記第二のハイサイド
スイッチ部のオフ後前記第二のデッドタイムだけ遅れて
前記第二のローサイドスイッチ部をオンする；請求項２
記載のスイッチング電源装置。 - 【請求項７】 前記スイッチング制御部が、 (A) 前記第一のハイサイドスイッチ部の等価容量、前
記第一のローサイドスイッチ部の等価容量、及び、前記
トランスの前記一次巻線の漏れインダクタンス、で決ま
る共振周期に基づいて第一のデッドタイムを決定し； (B) 前記第二のハイサイドスイッチ部の等価容量、前
記第二のローサイドスイッチ部の等価容量、及び、前記
トランスの前記一次巻線の漏れインダクタンス、で決ま
る共振周期に基づいて第二のデッドタイムを決定し； (C) 前記第一の期間の終了時、前記第二のローサイド
スイッチ部のオフ後前記第二のデッドタイムだけ遅れて
前記第二のハイサイドスイッチ部をオンし； (D) 前記第二の期間の終了時、前記第一のローサイド
スイッチ部のオフ後前記第一のデッドタイムだけ遅れて
前記第一のハイサイドスイッチ部をオンする；請求項３
記載のスイッチング電源装置。 - 【請求項８】 前記スイッチング制御部が、 (A) 前記第一のハイサイドスイッチ部の等価容量、前
記第一のローサイドスイッチ部の等価容量、及び、前記
トランスの前記一次巻線の漏れインダクタンス、で決ま
る共振周期に基づいて第一のデッドタイムを決定し； (B) 前記第二のハイサイドスイッチ部の等価容量、前
記第二のローサイドスイッチ部の等価容量、及び、前記
トランスの前記一次巻線の漏れインダクタンス、で決ま
る共振周期に基づいて第二のデッドタイムを決定し； (C) 前記第一の期間の終了時、前記第一のハイサイド
スイッチ部のオフ後前記第一のデッドタイムだけ遅れて
前記第一のローサイドスイッチ部をオンし； (D) 前記第二の期間の終了時、前記第一のローサイド
スイッチ部のオフ後前記第一のデッドタイムだけ遅れて
前記第一のハイサイドスイッチ部をオンする；請求項４
記載のスイッチング電源装置。 - 【請求項９】 前記遅れ時間が、前記第一の整流部及び
前記第二の整流部のそれぞれの前記スナバの等価容量
と、前記一次巻線の短絡時での前記トランスの二次側の
漏れインダクタンスと、で決まる共振周期の実質上1／4
である、 請求項１記載のスイッチング電源装置。 - 【請求項１０】 前記スナバがそのスナバコンデンサへ
直列に接続された抵抗を含む、請求項１記載のスイッチ
ング電源装置。 - 【請求項１１】 (a) 前記スナバが前記抵抗へ並列に
接続された副整流素子を含み；(b) 前記整流素子と前
記副整流素子とのアノード同士と、カソード同士と、の
いずれかが接続する； 請求項１０記載のスイッチング
電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340553A JP3669953B2 (ja) | 2000-11-07 | 2001-11-06 | スイッチング電源装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-338635 | 2000-11-07 | ||
| JP2000338635 | 2000-11-07 | ||
| JP2001340553A JP3669953B2 (ja) | 2000-11-07 | 2001-11-06 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002209383A true JP2002209383A (ja) | 2002-07-26 |
| JP3669953B2 JP3669953B2 (ja) | 2005-07-13 |
Family
ID=26603503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001340553A Expired - Fee Related JP3669953B2 (ja) | 2000-11-07 | 2001-11-06 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3669953B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013116021A (ja) * | 2011-12-01 | 2013-06-10 | Sinfonia Technology Co Ltd | 電力変換回路 |
| EP2928066A1 (en) * | 2014-03-31 | 2015-10-07 | ABB Technology Ltd | A high efficiency commutation circuit |
| US9337742B2 (en) | 2014-01-21 | 2016-05-10 | Sanken Electric Co., Ltd. | Switching power-supply device |
| US9356521B2 (en) | 2014-01-30 | 2016-05-31 | Sanken Electric Co., Ltd. | Switching power-supply device having wide input voltage range |
| US9490703B2 (en) | 2013-04-18 | 2016-11-08 | Denso Corporation | Power supply with first and second capacitor sections in the transformer secondary |
| KR20180047479A (ko) * | 2016-10-31 | 2018-05-10 | 엘에스오토모티브테크놀로지스 주식회사 | Dc-dc 컨버터 및 이의 구동 방법 |
| CN112910268A (zh) * | 2021-02-08 | 2021-06-04 | 昱能科技股份有限公司 | 一种开关管的控制方法、装置及直流变换器 |
| CN112928926A (zh) * | 2021-02-08 | 2021-06-08 | 昱能科技股份有限公司 | 一种直流变换器 |
-
2001
- 2001-11-06 JP JP2001340553A patent/JP3669953B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013116021A (ja) * | 2011-12-01 | 2013-06-10 | Sinfonia Technology Co Ltd | 電力変換回路 |
| US9490703B2 (en) | 2013-04-18 | 2016-11-08 | Denso Corporation | Power supply with first and second capacitor sections in the transformer secondary |
| US9337742B2 (en) | 2014-01-21 | 2016-05-10 | Sanken Electric Co., Ltd. | Switching power-supply device |
| US9356521B2 (en) | 2014-01-30 | 2016-05-31 | Sanken Electric Co., Ltd. | Switching power-supply device having wide input voltage range |
| EP2928066A1 (en) * | 2014-03-31 | 2015-10-07 | ABB Technology Ltd | A high efficiency commutation circuit |
| WO2015150349A1 (en) * | 2014-03-31 | 2015-10-08 | Abb Technology Ltd | A high efficiency commutation circuit |
| US10840833B2 (en) | 2014-03-31 | 2020-11-17 | Abb Schweiz Ag | High efficiency commutation circuit |
| KR20180047479A (ko) * | 2016-10-31 | 2018-05-10 | 엘에스오토모티브테크놀로지스 주식회사 | Dc-dc 컨버터 및 이의 구동 방법 |
| KR101872116B1 (ko) * | 2016-10-31 | 2018-06-27 | 엘에스오토모티브테크놀로지스 주식회사 | Dc-dc 컨버터 및 이의 구동 방법 |
| CN112910268A (zh) * | 2021-02-08 | 2021-06-04 | 昱能科技股份有限公司 | 一种开关管的控制方法、装置及直流变换器 |
| CN112928926A (zh) * | 2021-02-08 | 2021-06-08 | 昱能科技股份有限公司 | 一种直流变换器 |
| CN112928926B (zh) * | 2021-02-08 | 2023-05-16 | 昱能科技股份有限公司 | 一种直流变换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3669953B2 (ja) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI750780B (zh) | 適用於寬輸出電壓範圍的隔離式dc/dc轉換器及其控制方法 | |
| US6483723B2 (en) | Switching power supply | |
| US7782639B2 (en) | Adaptively configured and autoranging power converter arrays | |
| JP3201324B2 (ja) | スイッチング電源装置 | |
| JP3400443B2 (ja) | スイッチング電源装置 | |
| US10686387B2 (en) | Multi-transformer LLC resonant converter circuit | |
| US7242595B2 (en) | Switching power supply circuit | |
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| JP2004514398A (ja) | フライバックコンバータに関する漏れエネルギー回復システム及び方法 | |
| KR100681689B1 (ko) | 스위칭 전원장치 | |
| KR20030002991A (ko) | 스위칭 전원장치 | |
| JP3669953B2 (ja) | スイッチング電源装置 | |
| JPH07322613A (ja) | 電圧共振コンバータ | |
| JP4716813B2 (ja) | 共振形コンバータ | |
| JP4085613B2 (ja) | 電源装置 | |
| US6930895B2 (en) | Computer power supply | |
| JPH05207740A (ja) | Ｄｃ−ｄｃコンバ−タ回路 | |
| JP3159261B2 (ja) | スナバ回路並びにそれを用いたスイッチング電源装置 | |
| JP4657062B2 (ja) | 共振形コンバータ | |
| JP2001309646A (ja) | スイッチング電源装置 | |
| JP2003189618A (ja) | スイッチング電源装置 | |
| JPH07284271A (ja) | スイッチング電源装置 | |
| KR100540799B1 (ko) | 직류-직류 변환 장치 | |
| JP2004153990A (ja) | 力率改善コンバータ | |
| KR100485772B1 (ko) | 직류/직류 소프트 스위칭 컨버터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050412 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |