JP2002208684A - Ｓｏｉ基板の製造方法とｓｏｉ基板 - Google Patents
Ｓｏｉ基板の製造方法とｓｏｉ基板Info
- Publication number
- JP2002208684A JP2002208684A JP2001003021A JP2001003021A JP2002208684A JP 2002208684 A JP2002208684 A JP 2002208684A JP 2001003021 A JP2001003021 A JP 2001003021A JP 2001003021 A JP2001003021 A JP 2001003021A JP 2002208684 A JP2002208684 A JP 2002208684A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- silicon
- soi substrate
- hydrofluoric acid
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】ＳＯＩ基板の電気特性を高く、機械強度を低下
させないで製造する 【解決手段】シリコンウェーハ１０１の表面に酸化珪素
膜１０２を形成する。二枚のシリコンウェーハ１０１を
対向する位置に置く。その間にフッ酸ガス１０３を満た
し、処理する。接触させ、加圧すると接合する。一体化
したシリコンウェーハの片面を研削、研磨し、ＳＯＩ層
１０４を形成する。
させないで製造する 【解決手段】シリコンウェーハ１０１の表面に酸化珪素
膜１０２を形成する。二枚のシリコンウェーハ１０１を
対向する位置に置く。その間にフッ酸ガス１０３を満た
し、処理する。接触させ、加圧すると接合する。一体化
したシリコンウェーハの片面を研削、研磨し、ＳＯＩ層
１０４を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は絶縁層上にシリコン
層（本明細書において以下ＳＯＩ層という）を形成した
ＳＯＩ（Silicon-On-Insulator）基板に関する。更に詳
しくは、２枚のシリコンウェーハを絶縁層を介して貼り
合わせるＳＯＩ基板の製造方法に関する。
層（本明細書において以下ＳＯＩ層という）を形成した
ＳＯＩ（Silicon-On-Insulator）基板に関する。更に詳
しくは、２枚のシリコンウェーハを絶縁層を介して貼り
合わせるＳＯＩ基板の製造方法に関する。
【０００２】
【従来の技術】近年、ＩＣの高速化、高耐圧、低電圧、
低電流駆動の用途が広がっている。高集積ＣＭＯＳ（Co
mplementary Metal Oxide Semiconductor）−ＩＣ、高
耐圧素子をＳＯＩ基板を利用して製作されるようになっ
てきている。
低電流駆動の用途が広がっている。高集積ＣＭＯＳ（Co
mplementary Metal Oxide Semiconductor）−ＩＣ、高
耐圧素子をＳＯＩ基板を利用して製作されるようになっ
てきている。
【０００３】絶縁層の上にデバイス作製領域として使用
される単結晶シリコン層を形成したＳＯＩ基板は、高集
積ＣＭＯＳの場合にはラッチアップ（寄生回路による異
常発振現象）の防止に、また高耐圧素子の場合にはベー
ス基板との絶縁分離にそれぞれ有効である。
される単結晶シリコン層を形成したＳＯＩ基板は、高集
積ＣＭＯＳの場合にはラッチアップ（寄生回路による異
常発振現象）の防止に、また高耐圧素子の場合にはベー
ス基板との絶縁分離にそれぞれ有効である。
【０００４】このＳＯＩ基板の製造方法には、シリコン
ウェーハ同士を一方或いは両方のウェーハ表面に形成し
た絶縁層である二酸化シリコン層（以下、シリコン酸化
層という）を介して貼り合わせる方法、絶縁性基板又は
絶縁性薄膜を表面に有する基板の上にまず多結晶シリコ
ン薄膜をＣＶＤ（Chemical Vapor Deposition）法によ
り堆積させ、次いでレーザーアニールによって単結晶化
するＺＭＲ（Zone Melt Recrystallization）法、シリ
コン基板内部に高濃度の酸素イオンを注入した後、高温
でアニール処理してこのシリコン基板表面から所定の深
さの領域に埋込みシリコン酸化層（絶縁層）を形成し、
その表面側のシリコン層を活性領域とするＳＩＭＯＸ
（Separation by IMplanted OXygen）法などがある。
ウェーハ同士を一方或いは両方のウェーハ表面に形成し
た絶縁層である二酸化シリコン層（以下、シリコン酸化
層という）を介して貼り合わせる方法、絶縁性基板又は
絶縁性薄膜を表面に有する基板の上にまず多結晶シリコ
ン薄膜をＣＶＤ（Chemical Vapor Deposition）法によ
り堆積させ、次いでレーザーアニールによって単結晶化
するＺＭＲ（Zone Melt Recrystallization）法、シリ
コン基板内部に高濃度の酸素イオンを注入した後、高温
でアニール処理してこのシリコン基板表面から所定の深
さの領域に埋込みシリコン酸化層（絶縁層）を形成し、
その表面側のシリコン層を活性領域とするＳＩＭＯＸ
（Separation by IMplanted OXygen）法などがある。
【０００５】これらの方法の中でも、特開平１０−７４
９１８号公報等に提案されている貼り合わせ法により作
製されたＳＯＩ基板は、ＳＯＩ層の結晶性が良好である
ことから、広く利用されている。このシリコンウェーハ
の貼り合わせ法は、具体的には２枚のシリコンウェーハ
を酸化珪素膜からなる絶縁層を介して接合し、酸素雰囲
気中、１１００℃で２時間熱処理して貼り合わせた後、
２枚のシリコンウェーハの一方のシリコンウェーハの表
面を砥石で研削し、更に研磨布で研磨してこのシリコン
ウェーハの厚さを約０．１〜１０μｍの範囲にし、この
研磨した側の厚さ約０．１〜１０μｍのシリコン層をデ
バイス形成用のＳＯＩ層としている。上記ＳＯＩ層とな
るシリコンウェーハはチョクラルスキー法（以下、ＣＺ
法という）又はフローティングゾーン法（以下、ＦＺ法
という）で引上げたシリコン単結晶棒から切出して作製
される。
９１８号公報等に提案されている貼り合わせ法により作
製されたＳＯＩ基板は、ＳＯＩ層の結晶性が良好である
ことから、広く利用されている。このシリコンウェーハ
の貼り合わせ法は、具体的には２枚のシリコンウェーハ
を酸化珪素膜からなる絶縁層を介して接合し、酸素雰囲
気中、１１００℃で２時間熱処理して貼り合わせた後、
２枚のシリコンウェーハの一方のシリコンウェーハの表
面を砥石で研削し、更に研磨布で研磨してこのシリコン
ウェーハの厚さを約０．１〜１０μｍの範囲にし、この
研磨した側の厚さ約０．１〜１０μｍのシリコン層をデ
バイス形成用のＳＯＩ層としている。上記ＳＯＩ層とな
るシリコンウェーハはチョクラルスキー法（以下、ＣＺ
法という）又はフローティングゾーン法（以下、ＦＺ法
という）で引上げたシリコン単結晶棒から切出して作製
される。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
方法には以下に述べる課題がある。ＳＯＩ層となるシリ
コン単結晶から切り出されるシリコンウェーハ中の格子
間酸素濃度が１．０〜１．５×１０１８ａｔｏｍｓ／ｃ
ｍ３と高い。ＳＯＩ層の機械的強度が強くなり、熱処理
中の熱応力起因によるウェーハ周辺部での転位（スリッ
プ）発生が抑制される一方で、酸素原子が貼り合わせ熱
処理中、及びＳＯＩ基板上にデバイスを形成するプロセ
ス中に析出して酸素析出物を形成する恐れがあるため、
ウェーハ全面にわたってＳＯＩ基板の電気特性に悪影響
を及ぼす不具合があった。
方法には以下に述べる課題がある。ＳＯＩ層となるシリ
コン単結晶から切り出されるシリコンウェーハ中の格子
間酸素濃度が１．０〜１．５×１０１８ａｔｏｍｓ／ｃ
ｍ３と高い。ＳＯＩ層の機械的強度が強くなり、熱処理
中の熱応力起因によるウェーハ周辺部での転位（スリッ
プ）発生が抑制される一方で、酸素原子が貼り合わせ熱
処理中、及びＳＯＩ基板上にデバイスを形成するプロセ
ス中に析出して酸素析出物を形成する恐れがあるため、
ウェーハ全面にわたってＳＯＩ基板の電気特性に悪影響
を及ぼす不具合があった。
【０００７】また、従来のＦＺ法で引上げたシリコン単
結晶棒から作製されたシリコンウェーハを薄膜化してＳ
ＯＩ層を形成する場合には、このＳＯＩ層となるウェー
ハ中の酸素濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３
以下と、ＣＺ法により作製したウェーハと比較して、約
１桁以上も低いため、ＳＯＩ層中の酸素析出物の発生量
は殆ど完全に抑制され、ウェーハ中心部でのＳＯＩ基板
の電気特性は良好である。しかし、ウェーハ周辺部にお
ける機械的強度が低下し、貼り合わせ熱処理中或いはデ
バイスプロセス中に転位が発生するという問題点があっ
た。
結晶棒から作製されたシリコンウェーハを薄膜化してＳ
ＯＩ層を形成する場合には、このＳＯＩ層となるウェー
ハ中の酸素濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３
以下と、ＣＺ法により作製したウェーハと比較して、約
１桁以上も低いため、ＳＯＩ層中の酸素析出物の発生量
は殆ど完全に抑制され、ウェーハ中心部でのＳＯＩ基板
の電気特性は良好である。しかし、ウェーハ周辺部にお
ける機械的強度が低下し、貼り合わせ熱処理中或いはデ
バイスプロセス中に転位が発生するという問題点があっ
た。
【０００８】そこで、本発明は、このような問題点を解
決するためになされたものであり、シリコンウェーハを
２枚貼り合わせて作られる絶縁層上のＳＯＩ層中の酸素
析出物及び転位を同時に低減することにより、ＳＯＩ層
の電気特性及び機械的強度の両者を向上できる方法を提
案することを目的とする。
決するためになされたものであり、シリコンウェーハを
２枚貼り合わせて作られる絶縁層上のＳＯＩ層中の酸素
析出物及び転位を同時に低減することにより、ＳＯＩ層
の電気特性及び機械的強度の両者を向上できる方法を提
案することを目的とする。
【０００９】
【課題を解決するための手段】本発明のＳＯＩ基板の製
造方法は、第１シリコンウェーハと第２シリコンウェー
ハの表面に酸化珪素膜を形成し、前記第１と第２シリコ
ンウェーハをフッ酸ガスにさらしたのち、接触させて接
合させた後に、前記第１又は第２シリコンウェーハを所
定の厚さに研削・研磨することを特徴とする。
造方法は、第１シリコンウェーハと第２シリコンウェー
ハの表面に酸化珪素膜を形成し、前記第１と第２シリコ
ンウェーハをフッ酸ガスにさらしたのち、接触させて接
合させた後に、前記第１又は第２シリコンウェーハを所
定の厚さに研削・研磨することを特徴とする。
【００１０】上記構成によれば、熱応力による転位と酸
素析出物による性能劣化のないＳＯＩ基板を提供できる
という優れた効果がある。
素析出物による性能劣化のないＳＯＩ基板を提供できる
という優れた効果がある。
【００１１】上記ＳＯＩ基板の製造方法において、好ま
しくは、前記フッ酸ガスはフッ酸の蒸気であることを特
徴とする。かかる構成によれば、簡便にフッ酸ガスを生
成できるという優れた効果がある。
しくは、前記フッ酸ガスはフッ酸の蒸気であることを特
徴とする。かかる構成によれば、簡便にフッ酸ガスを生
成できるという優れた効果がある。
【００１２】上記ＳＯＩ基板の製造方法において、好ま
しくは、前記フッ酸ガスはフッ素系ガスと水蒸気の混合
ガスを放電して生成することを特徴とする。かかる構成
によれば、フッ酸ガスを微量濃度に制御でき精密な接合
を実現できるという優れた効果がある。
しくは、前記フッ酸ガスはフッ素系ガスと水蒸気の混合
ガスを放電して生成することを特徴とする。かかる構成
によれば、フッ酸ガスを微量濃度に制御でき精密な接合
を実現できるという優れた効果がある。
【００１３】上記ＳＯＩ基板の製造方法において、好ま
しくは、前記フッ素系ガスがＣＦ４であることを特徴と
する。かかる構成によれば、簡便にフッ酸ガスを生成で
きるという優れた効果がある。
しくは、前記フッ素系ガスがＣＦ４であることを特徴と
する。かかる構成によれば、簡便にフッ酸ガスを生成で
きるという優れた効果がある。
【００１４】上記ＳＯＩ基板の製造方法において、前記
接合は前記第１と第２シリコンウェーハを相互に圧接し
ておこなうことを特徴とする。かかる構成によれば、簡
便な工程で接合できるという優れた効果がある。
接合は前記第１と第２シリコンウェーハを相互に圧接し
ておこなうことを特徴とする。かかる構成によれば、簡
便な工程で接合できるという優れた効果がある。
【００１５】上記ＳＯＩ基板の製造方法において、前記
接合は加熱下でおこなうことを特徴とする。かかる構成
によれば、簡便な工程で接合できるという優れた効果が
ある。
接合は加熱下でおこなうことを特徴とする。かかる構成
によれば、簡便な工程で接合できるという優れた効果が
ある。
【００１６】本発明によれば、上記方法により製造され
たＳＯＩ基板が提供される。かかるＳＯＩ基板は、高い
性能を持ち且つ安価に提供される。
たＳＯＩ基板が提供される。かかるＳＯＩ基板は、高い
性能を持ち且つ安価に提供される。
【００１７】
【発明の実施の形態】以下、本発明を図面に基づいて説
明する。図１は本発明のＳＯＩ基板の製造方法の概要を
説明する図である。
明する。図１は本発明のＳＯＩ基板の製造方法の概要を
説明する図である。
【００１８】（１）ＦＺ法あるいはＣＺ法で製造された
シリコンウェーハ１０１の表面に酸化珪素膜１０２を形
成する。酸化珪素膜１０２は公知のスパッタ、蒸着、Ｃ
ＶＤ、熱酸化法により形成する。なかでも熱酸化法は高
純度の酸化珪素膜を形成できる。絶縁層の厚さは作製す
るＳＯＩの用途にもよるが、約０．５〜２．０μｍの範
囲にあり、上記熱酸化により絶縁層を形成する場合に
は、シリコンウェーハを湿潤酸素（ｗｅｔＯ２）雰囲気
中、１０００〜１１５０℃で１〜３時間熱処理すること
により行われる。
シリコンウェーハ１０１の表面に酸化珪素膜１０２を形
成する。酸化珪素膜１０２は公知のスパッタ、蒸着、Ｃ
ＶＤ、熱酸化法により形成する。なかでも熱酸化法は高
純度の酸化珪素膜を形成できる。絶縁層の厚さは作製す
るＳＯＩの用途にもよるが、約０．５〜２．０μｍの範
囲にあり、上記熱酸化により絶縁層を形成する場合に
は、シリコンウェーハを湿潤酸素（ｗｅｔＯ２）雰囲気
中、１０００〜１１５０℃で１〜３時間熱処理すること
により行われる。
【００１９】（２）次に二枚のシリコンウェーハ１０１
を対向する位置に置く。その間にフッ酸ガス１０３を満
たす。それぞれの酸化珪素系部材の表面はフッ酸ガス１
０３が吸着し、原子と原子の結合が切られ、化学的に活
性になる。この際の化学反応は次のようであると、本発
明者は考える。フッ酸ガスはフッ化水素（ＨＦ）が水
（Ｈ２Ｏ）に溶解したフッ酸の蒸気である。ＨＦは水に
溶解すると電離する。これは次の化学式で表される。
を対向する位置に置く。その間にフッ酸ガス１０３を満
たす。それぞれの酸化珪素系部材の表面はフッ酸ガス１
０３が吸着し、原子と原子の結合が切られ、化学的に活
性になる。この際の化学反応は次のようであると、本発
明者は考える。フッ酸ガスはフッ化水素（ＨＦ）が水
（Ｈ２Ｏ）に溶解したフッ酸の蒸気である。ＨＦは水に
溶解すると電離する。これは次の化学式で表される。
【００２０】ＨＦ ＋ Ｈ２Ｏ → ２Ｈ＋ ＋ Ｆ
− ＋ ＯＨ− 次にフッ酸ガスが酸化珪素部材の表面
に吸着し、酸化珪素系部材のシロキサン結合（Ｓｉ−
Ｏ）を切断し、化学的に活性になる。
− ＋ ＯＨ− 次にフッ酸ガスが酸化珪素部材の表面
に吸着し、酸化珪素系部材のシロキサン結合（Ｓｉ−
Ｏ）を切断し、化学的に活性になる。
【００２１】（３）次に二枚のシリコンウェーハ１０１
の酸化珪素膜１０２側同士を接触させる。二枚の化学的
に活性な面同士が結合し、接合する。接触は圧力をかけ
る圧接がよい。圧力により、接触面積が広くなり、結合
するポイントが増える。また加熱することにより容易に
面同士の結合が進む。結合は化学反応であり、熱により
反応が進む。その際の熱は２００℃程度で良い。
の酸化珪素膜１０２側同士を接触させる。二枚の化学的
に活性な面同士が結合し、接合する。接触は圧力をかけ
る圧接がよい。圧力により、接触面積が広くなり、結合
するポイントが増える。また加熱することにより容易に
面同士の結合が進む。結合は化学反応であり、熱により
反応が進む。その際の熱は２００℃程度で良い。
【００２２】（４）接合により一体化したシリコンウェ
ーハの片面を砥石、研削盤等で研削し、研磨剤を含む研
磨液を流しながら、研磨布で研磨する。研磨量を制御す
ることにより、厚さ約０．１〜１０μｍのデバイス形成
用のＳＯＩ層１０４を酸化珪素膜１０２上に形成でき
る。
ーハの片面を砥石、研削盤等で研削し、研磨剤を含む研
磨液を流しながら、研磨布で研磨する。研磨量を制御す
ることにより、厚さ約０．１〜１０μｍのデバイス形成
用のＳＯＩ層１０４を酸化珪素膜１０２上に形成でき
る。
【００２３】次に図２をもとにフッ酸ガスの生成方法の
実施形態の例を説明する。原料ガス供給手段２０１より
ＣＦ４の原料ガスを原料ガス配管２０２をとうして、原
料ガスは水バブリングユニット２０３に導入される。水
バブリングユニット２０３により水蒸気を含んだガスに
なる。これを供給配管２０４をとおして放電チャンバー
２０５に満たす。放電チャンバー２０５は対向する放電
電極を２０６、２０７備えている。放電電極２０６、２
０７の間をガスが通過するようになっている。放電電極
２０６は高周波電源２０８と接続している。他方の放電
電極２０７は接地している。これにより放電電極２０
６、２０７に高周波電圧を印加し、気体放電させる。気
体放電により一部のＣＦ４と水は分解され、結合し、フ
ッ化水素が生成される。これは次のような化学反応によ
ると、本発明者は考える。
実施形態の例を説明する。原料ガス供給手段２０１より
ＣＦ４の原料ガスを原料ガス配管２０２をとうして、原
料ガスは水バブリングユニット２０３に導入される。水
バブリングユニット２０３により水蒸気を含んだガスに
なる。これを供給配管２０４をとおして放電チャンバー
２０５に満たす。放電チャンバー２０５は対向する放電
電極を２０６、２０７備えている。放電電極２０６、２
０７の間をガスが通過するようになっている。放電電極
２０６は高周波電源２０８と接続している。他方の放電
電極２０７は接地している。これにより放電電極２０
６、２０７に高周波電圧を印加し、気体放電させる。気
体放電により一部のＣＦ４と水は分解され、結合し、フ
ッ化水素が生成される。これは次のような化学反応によ
ると、本発明者は考える。
【００２４】ＣＦ４ ＋ ｅ → Ｆ− ＋ ＣＯＦ３
＋ ＋ ｅ 。
＋ ＋ ｅ 。
【００２５】Ｆ− ＋ ＣＯＦ３ ＋ ＋ Ｈ２Ｏ →
４ＨＦ ＋ ＣＯ２ 。
４ＨＦ ＋ ＣＯ２ 。
【００２６】さらにフッ化水素は分解されない水に溶解
しフッ酸蒸気となる。
しフッ酸蒸気となる。
【００２７】ＨＦ ＋ Ｈ２Ｏ → ２Ｈ＋ ＋ Ｆ−
＋ ＯＨ− 。
＋ ＯＨ− 。
【００２８】フッ酸蒸気は送出配管２０９をとおして図
示されていない接合処理室に送られる。このような放電
によりフッ化水素を生成する方法は微量濃度のフッ酸ガ
スを生成できる。酸化珪素系部材の表面の反応は極僅か
な反応がよい。反応が進みすぎると、酸化珪素系部材の
表面が荒れ、圧接の際の接触面積が少なくなり、接合で
きない。
示されていない接合処理室に送られる。このような放電
によりフッ化水素を生成する方法は微量濃度のフッ酸ガ
スを生成できる。酸化珪素系部材の表面の反応は極僅か
な反応がよい。反応が進みすぎると、酸化珪素系部材の
表面が荒れ、圧接の際の接触面積が少なくなり、接合で
きない。
【００２９】
【発明の効果】以上述べたように、本発明によれば、酸
素析出物の少ない電気特性が高く、機械強度の高いＳＯ
Ｉ基板を、安価に製造できる。
素析出物の少ない電気特性が高く、機械強度の高いＳＯ
Ｉ基板を、安価に製造できる。
【図１】本発明のＳＯＩ基板の製造方法の一実施形態を
その工程に沿って説明する断面図。
その工程に沿って説明する断面図。
【図２】本発明におけるフッ酸ガスの生成方法の一実施
形態を、使用される装置構成に沿って説明する図。
形態を、使用される装置構成に沿って説明する図。
１０１．シリコンウェーハ １０２．酸化珪素膜 １０３．フッ酸ガス １０４．ＳＯＩ層 ２０１．原料ガス供給手段 ２０２．原料ガス配管 ２０３．水バブリングユニット ２０４．供給配管 ２０５．放電チャンバー ２０６．放電電極 ２０７．放電電極 ２０８．高周波電源 ２０９．送出配管
Claims (7)
- 【請求項１】第１シリコンウェーハと第２シリコンウェ
ーハの表面に酸化珪素膜を形成し、前記第１と第２シリ
コンウェーハをフッ酸ガスにさらしたのち、接触させて
接合させた後に、前記第１又は第２シリコンウェーハを
所定の厚さに研削・研磨するＳＯＩ基板の製造方法。 - 【請求項２】前記フッ酸ガスはフッ酸の蒸気であること
を特徴とする請求項１記載のＳＯＩ基板の製造方法。 - 【請求項３】前記フッ酸ガスはフッ素系ガスと水蒸気の
混合ガスを放電して生成することを特徴とする請求項１
記載のＳＯＩ基板の製造方法。 - 【請求項４】前記フッ素系ガスがＣＦ４であることを特
徴とする請求項１記載のＳＯＩ基板の製造方法。 - 【請求項５】前記接合は前記第１と第２シリコンウェー
ハを相互に圧接しておこなうことを特徴とする請求項１
記載のＳＯＩ基板の製造方法。 - 【請求項６】前記接合は加熱下でおこなうことを特徴と
する請求項１記載のＳＯＩ基板の製造方法。 - 【請求項７】請求項１乃至６のいずれかに記載のＳＯＩ
基板の製造方法により製造されたことを特徴とするＳＯ
Ｉ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001003021A JP2002208684A (ja) | 2001-01-10 | 2001-01-10 | Ｓｏｉ基板の製造方法とｓｏｉ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001003021A JP2002208684A (ja) | 2001-01-10 | 2001-01-10 | Ｓｏｉ基板の製造方法とｓｏｉ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002208684A true JP2002208684A (ja) | 2002-07-26 |
Family
ID=18871430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001003021A Withdrawn JP2002208684A (ja) | 2001-01-10 | 2001-01-10 | Ｓｏｉ基板の製造方法とｓｏｉ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002208684A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013219370A (ja) * | 2003-05-19 | 2013-10-24 | Ziptronix Inc | 室温共有結合方法 |
-
2001
- 2001-01-10 JP JP2001003021A patent/JP2002208684A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013219370A (ja) * | 2003-05-19 | 2013-10-24 | Ziptronix Inc | 室温共有結合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7790565B2 (en) | Semiconductor on glass insulator made using improved thinning process | |
| US6312797B1 (en) | Method for manufacturing bonded wafer and bonded wafer | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US7410883B2 (en) | Glass-based semiconductor on insulator structures and methods of making same | |
| KR101151458B1 (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
| JP2007173354A (ja) | Ｓｏｉ基板およびｓｏｉ基板の製造方法 | |
| JPS61296709A (ja) | 半導体装置の製造方法 | |
| JP4398934B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US20090061593A1 (en) | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment | |
| US20090032873A1 (en) | Ultra thin single crystalline semiconductor TFT and process for making same | |
| KR19980080687A (ko) | 기판 및 그 제작방법 | |
| KR20080086898A (ko) | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 | |
| JP2002164520A (ja) | 半導体ウェーハの製造方法 | |
| JP2006210898A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| JP2006210899A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| TW200822199A (en) | Method for producing bonded wafer | |
| JP5019852B2 (ja) | 歪シリコン基板の製造方法 | |
| JP2002208684A (ja) | Ｓｏｉ基板の製造方法とｓｏｉ基板 | |
| JPH08316443A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH08316442A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2004128389A (ja) | 貼り合わせｓｏｉウエーハの製造方法 | |
| US20210305097A1 (en) | Low-temperature method for transfer and healing of a semiconductor layer | |
| JP2003179216A (ja) | Ｓｏｉウエーハ | |
| JP2003309253A (ja) | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 | |
| JP2014195026A (ja) | 複合基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |