JP2002208595A - 遮蔽体を備えた電子構成品とその製造方法 - Google Patents

遮蔽体を備えた電子構成品とその製造方法

Info

Publication number
JP2002208595A
JP2002208595A JP2001352373A JP2001352373A JP2002208595A JP 2002208595 A JP2002208595 A JP 2002208595A JP 2001352373 A JP2001352373 A JP 2001352373A JP 2001352373 A JP2001352373 A JP 2001352373A JP 2002208595 A JP2002208595 A JP 2002208595A
Authority
JP
Japan
Prior art keywords
electronic component
semiconductor
layer
buried layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001352373A
Other languages
English (en)
Other versions
JP3977058B2 (ja
Inventor
Gerald Ofner
ゲラルト，オフナー
Robert Christian Hagen
クリスチャン，ハーゲン ローベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2002208595A publication Critical patent/JP2002208595A/ja
Application granted granted Critical
Publication of JP3977058B2 publication Critical patent/JP3977058B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 漂遊電磁界による結合が防止される電子構成
品を提供する。 【解決手段】 本発明の電子構成品１は、半導体基板４
を備えた半導体チップ３を有する遮蔽体２を備えてい
る。半導体基板４の裏面６の領域に、導電性の埋込み層
７が配設されている。この埋込み層７は、半導体基板４
の内部に配設した接地線１０を介して、接触面８と外部
接地電位とに接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、独立請求項に応じ
た、遮蔽体を備えた電子構成品およびその製造方法に関
するものである。
【０００２】
【従来の技術】半導体チップ上の集積回路における、外
部の電磁気的影響に対する感度は、動作周波数の増加と
共に上昇する。
【０００３】また、半導体チップは、高周波デバイス用
に、フリップチップ技術によって、電子構成品の中に配
設されることが多くなっている。
【０００４】
【発明が解決しようとする課題】しかしながら、フリッ
プチップ技術では、チップを配設する際、その能動表面
を、セラミック基板またはプリント基板に対置するよう
になっている。これにより、チップの受動裏面は、セラ
ミック基板またはプリント基板によって保護されず、電
磁界による影響にさらされる。
【０００５】このため、半導体チップの裏面を通して、
電子構成品の機能性を損なう雑音信号・ノイズ等が結合
される（雑音信号・ノイズ等が、電子構成品における他
の信号に対して結合して影響を及ぼす）ことがある。さ
らに、一方では、電子構成品を小型化するために、半導
体チップの裏面がハウジングの外面部分として使用され
るため、漂遊電磁界による結合の危険性が高まってい
る。
【０００６】本発明の課題は、漂遊電磁界による結合が
防止される電子構成品と、コスト的に有利な上記の構成
品の製造方法とを提示することである。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の電子工製品は、能動表面と受動裏面とを
備えた半導体基板を有する半導体チップを有する、漂遊
電磁界に対する遮蔽体を備えた電子構成品において、上
記電子構成品が導電性の埋込み層を有し、上記埋込み層
の面積が上記裏面の面積に相当し、上記埋込み層が半導
体基板の内部で裏面の領域に配設されており、上記半導
体基板の内部に配設された、該半導体基板の表面上に少
なくとも１つの接触面を有する少なくとも１つの接地線
を介して外部接地電位に接続されている構成である。
【０００８】ここで、上記埋込み層が、１×１０20ｃｍ
-3以上の不純物濃度でドーピングされた半導体材料を有
するように設定されていてもよい。また、上記半導体材
料が、半導体基板の材料と同種であることも好ましい。
また、上記半導体基板が単結晶シリコンを有していても
よい。
【０００９】また、半導体基板の表面から埋込み層へ延
びる導電性の環状層が、電子構成品の周辺領域に配設さ
れていることも好ましい。また、この環状層が、１×１
０20ｃｍ-3以上の不純物濃度でドーピングされた半導体
材料を有していてもよい。
【００１０】また、上記の電子構成品が、フリップチッ
プ組立技術の構成品であることも好ましい。さらに、こ
の電子構成品を、高周波デバイスとしてもよい。
【００１１】また、上記の電子構成品においては、接触
面上に、半田ボールまたは半田バンプが配設されている
ことも好ましい。
【００１２】また、電子構成品が該電子構成品の半田ボ
ールまたは半田バンプによってプリント基板またはセラ
ミック基板上に組付けられていてもよい。
【００１３】さらに、電子構成品の表面上に、半導体チ
ップの接触面をボンディング薄片上に配分した出口接触
面に接続した接続配線を有するボンディング薄片が配設
されており、上記出口接触面が半田ボールまたは半田バ
ンプを支持するように設定されていてもよい。
【００１４】また、接地電位が、少なくとも１つの半田
ボールまたは半田バンプを介してボンディング薄片およ
び環状層を介して埋込み層に印加されていることが好ま
しい。
【００１５】また、本発明の電子構成品の製造方法は、
遮蔽体を備えた電子構成品の製造方法において、上記電
子構成品が能動表面と受動裏面とを備えた半導体基板を
有する半導体チップを有し、能動表面上に電子構成品の
少なくとも１つの集積回路用の半導体ウェーハを準備す
る方法ステップと、導電性を有し、その面積が裏面の面
積に相当する埋込み層を半導体ウェーハの裏面から形成
するために不純物を注入する方法ステップと、半導体ウ
ェーハの表面から電子構成品用の集積回路の周辺領域内
で、半導体ウェーハの表面から埋込み層まで導電性の環
状層を取付ける方法ステップと、環状層の内部に集積回
路を製造するための半導体ウェーハ上での方法ステップ
の終了後に、半導体ウェーハを半導体チップに個別化す
る方法ステップと、遮蔽体を備えた電子構成品に半導体
チップをパッケージする方法ステップとを有している。
【００１６】また、本発明の電子構成品の製造方法は、
遮蔽体を備えた電子構成品の製造方法において、上記電
子構成品が能動表面と受動裏面とを備えた半導体基板を
有する半導体チップを有し、能動表面上に電子構成品の
少なくとも１つの集積回路用の半導体ウェーハを準備す
る方法ステップと、半導体ウェーハ上の層のエピタキシ
ャル成長によって半導体ウェーハの表面上に導電性の半
導体材料とそれに続く真性導電性の半導体材料とから成
る層順を成長させる方法ステップにおいて、上記導電層
を真性導電層の下の埋込み層とする方法ステップと、真
性導電層を通して埋込み層まで延びる導電性の環状層
を、半導体ウェーハの表面から取付ける方法ステップに
おいて、環状層が電子構成品の周辺領域に配設される方
法ステップと、環状層の内部に少なくとも１つの集積回
路を製造するための半導体ウェーハ上での方法ステップ
の終了後に、半導体ウェーハを半導体チップに個別化す
る方法ステップと、遮蔽体を備えた電子構成品に半導体
チップをパッケージする方法ステップとを有している。
【００１７】また、これらの方法では、上記埋込み層を
製造するために半導体材料が少なくとも１×１０20ｃｍ
-3の不純物濃度でドーピングされることが好ましい。さ
らに、半導体ウェーハの表面の接触面上に、半田ボール
または半田バンプが、半導体ウェーハを半導体チップに
個別化する前に配設され、かつ半田付けされることが好
ましい。
【００１８】また、半田ボールまたは半田バンプをプリ
ント基板またはセラミック基板と接続する際に同時に少
なくとも１つの半田ボールまたは半田バンプが接地電位
に接続されるようにしてもよい。
【００１９】また、ボンディング薄片を用いる場合、ま
ず第１に、半導体チップの接触面が、ボンディング薄片
の接続配線に接続されることが好ましい。また、ボンデ
ィング薄片の半田ボールまたは半田バンプが、プリント
基板またはセラミック基板の線に接続され、上記半田ボ
ールまたは半田バンプの少なくとも１つがプリント基板
またはセラミック基板の接地導通線に接続されることも
好ましい。
【００２０】さらに、本発明の方法では、環状の接触面
が、環状層に接触する半導体チップの表面の周辺領域に
配設されることも好ましい。また、複数の環状に配設さ
れた半田ボールまたは半田バンプが、半導体チップの周
辺領域の環状層に電気的に接続されることも好ましい。
【００２１】すなわち、上記の課題は、独立請求項の構
成によって解決される。また、本発明の好ましい発展形
態の特徴は、従属請求項に記載されている。
【００２２】本発明に従って、漂遊電磁界に対する遮蔽
体を備えた電子構成品（あるいは電子部品）について説
明する。この電子構成品は、能動表面と受動裏面とを備
えた半導体基板を有する半導体チップを有する。
【００２３】さらに、この電子構成品は、導電性の埋込
み層を付加的に有する。この埋込み層の面積は、半導体
基板の裏面の面積に相当する。この埋込み層は、半導体
基板の内部で裏面の領域に配設されている。また、この
埋込み層は、少なくとも１つの接地線を介して外部接地
電位に接続されている。なお、この接地線は、半導体基
板の内部に配設されおり、かつ、この半導体基板の表面
上に接触面を備えているものである。
【００２４】本発明による電子構成品は、半導体基板に
おける裏面の接地電位にある導電性の埋込み層によって
チップの能動平面（能動表面）が遮蔽される、という長
所を有する。接地電位は、半導体基板の内部に配設され
た接地線と半導体基板の表面上の接触面とを介して、遮
蔽する埋込み層に印加される。外部のハウジング側とし
て部分的に使用される半導体チップにおける裏面の漂遊
電磁界に対する感度は、遮蔽体によって低減される。
【００２５】本発明による埋込み層は、集積回路と半導
体デバイスとの内部の埋込み層として、もう１つの課題
を解決する。すなわち、この埋込み層は、一方でバルク
抵抗の低減に利用され、他方で集積回路における複数の
電子デバイスを互いに絶縁するものである。
【００２６】まず、密閉された、電子構成品もしくは半
導体基板の全平面にわたって延びる埋込み層によって、
半導体チップの能動表面上における種々の半導体構成要
素を、漂遊電磁界から効果的に遮蔽できる。
【００２７】電子構成品における半導体チップの空き裏
面による漂遊電磁界の結合が低減される。基板の内部に
配設された半導体基板の上面に向かう接地線と連動する
半導体基板の内部にある埋込み層は、外部接地電位を常
時印加可能な半導体チップの表面上の接触面と、オーミ
ック接触を形成する。
【００２８】本発明の一実施形態では、埋込み層は１×
１０20ｃｍ-3以上の不純物濃度でドーピングされた半導
体材料を有する（あるいは、埋込み層を、このような半
導体材料から構成する）。この実施形態は、上記のよう
に高い不純物濃度によって、半導体材料にほぼ金属と同
様の導電率を与えるという長所を有する。それによっ
て、半導体材料自体が、半導体基板の裏面に配設できる
遮蔽板のような上記埋込み層とともに、漂遊電磁界を遮
蔽するように作用できる。この埋込み層は、さらに半導
体基板の内部に配設されている。このため、遮蔽用の追
加の容積を必要とせず、従って、被遮蔽体電子構成品の
デバイス寸法を最小化できる。
【００２９】また、本発明の別の実施形態は、埋込み層
を構成する上記の半導体材料が、半導体基板の材料と同
一（同種）であることを考慮するものである。この半導
体基板の半導体材料と埋込み層の半導体材料とを同一と
することで、半導体材料中における格子応力の発生を回
避し、さらに、異なる膨張係数による熱応力も抑制でき
るので、電子構成品を危険にさらさすことを防止でき
る、という長所を得ることができる。
【００３０】また、本発明の別の実施形態は、半導体基
板が、単結晶シリコンを有する（あるいは、単結晶シリ
コンからなる）ことを考慮する。単結晶シリコン中に導
電性の埋込み層を取り込むことは、特に顕微鏡的極微の
次元では、比較的問題がない。すなわち、数平方マイク
ロメーターの領域における次元では、電子構成品のバル
ク抵抗の低減のために、単結晶シリコンの中に、埋込み
層を選択的に実現（形成）することができる。従って、
本発明による電子構成品の実現に向けて、電子構成品の
裏面面積に相当する面積を有する埋込み層を単結晶シリ
コンの中に実現（形成）するために、類似の科学技術を
適用できる。
【００３１】本発明の別の実施形態では、半導体基板の
表面から埋込み層へ延びる導電性の環状層を、電子構成
品の周辺領域に配設したことを考慮している。
【００３２】このような形状の環状層によって、半導体
基板の内部に配設された電子構成品、特に電子構成品の
集積回路を、半導体基板の表面領域で環状に取り囲め
る。これにより、周縁遮蔽によって裏面を完全に遮蔽で
きる接地線を実現（形成）できる。
【００３３】なお、完全に遮蔽するとは、漂遊電磁界に
対して周辺領域を遮蔽（完全に遮蔽）することである。
また、これに関連して、環状とは、円形だけを意味する
わけではなく、電子構成品の周辺領域に沿って配設され
るような全ての形状を意味する。すなわち、半導体チッ
プの例えば四角形状に基づき、その結果角張って延びる
ような（あるいは角張った部分を有する）密閉環を含
む。
【００３４】上記のような環状層の内部（内側）では、
電子構成品の裏面に向かう方向にも、また、その周縁側
に向かう方向にも、環状層によって半導体材料を完全に
遮蔽できる。
【００３５】本発明の別の実施形態では、環状層が１×
１０20ｃｍ-3以上の不純物濃度でドーピングされた半導
体材料を有する（あるいは、環状層を、このような半導
体材料から構成する）ことを考慮している。
【００３６】電子構成品の裏面の埋込み層と類比的に、
１×１０20ｃｍ-3以上の高い不純物濃度の電子構成品の
周りを遮蔽するために置かれる金属環のような環状層が
作用する。この構成では、金属の導電率を有する環状層
が半導体基板の内部に配設されているため、遮蔽板によ
る電子構成品の被覆を省くことができる。従って、電子
構成品の外形寸法を最小限とすることが可能となる。
【００３７】本発明の好適な実施形態は、電子構成品が
フリップチップ組立技術のデバイスであることを考慮し
たものである。フリップチップ組立技術では、半導体チ
ップの表面上に、半田ボールまたは半田バンプが配設さ
れている。このため、これらのデバイスを、その表面に
よって（その表面を介して）、プリント基板またはセラ
ミック基板上に直接に取付けられる。
【００３８】このような電子構成品は、もはや接触ピン
をもたない（接触ピンを備える必要がない）。このた
め、フリップチップ組立技術で非常にコンパクトに取付
けられる。そして、これが結果的に、高周波デバイスに
使用する際に接続配線を短くできるという長所をもたら
す。これによって、不純物の容量性結合も誘導性結合も
防止できる。電子構成品の裏面の埋込み層を用いた本発
明による遮蔽によって、上記のように構成された高周波
デバイスを、漂遊電磁界の結合に対して付加的に保護で
きる。
【００３９】本発明の別の実施形態は、半導体基板の表
面の接触面上に外部接地電位に接続するため半田ボール
または半田バンプを配設することを考慮するものであ
る。この実施形態は、接地電位に接続するために、別の
独立した方法ステップ（方法ステップ）が不要になると
いう長所を有する。むしろ、特にフリップチップ技術で
は、埋込み層と半導体基板の内部にある接地線とを、同
様に、半田ボールまたは半田バンプを実装した残りの接
触面と接続することで、接地電位とすることができる。
【００４０】本発明の別の実施形態は、電子構成品の表
面に接続配線を有するボンディング薄片を配設したこと
を考慮したものである。このボンディング薄片の接続配
線は、半導体チップの接触面に接続されている。また、
半導体チップの接触面は、顕微鏡的極微に保持できる。
すなわち、嵩張る半田ボールまたは半田バンプを設ける
必要がないので、数平方マイクロメーターの面積で構成
できる。また、半導体チップの接触面は、対応するボン
ディング薄片の出口接触面上に設けており、半導体基板
の全面に配分される。それと同時に、半導体チップの全
表面が、外部の半田バンプまたは半田ボールの配設に供
されるので、出口接触面が、半導体チップ自体の接触面
より大きい半田ボールおよび半田バンプを支持できる。
【００４１】従って、本発明の別の実施形態において
は、少なくとも１つの半田ボールまたは半田バンプ，ボ
ンディング薄片および環状層を介して、接地電位を埋込
み層に印加することを考慮している。
【００４２】これは、セラミック基板またはプリント基
板の比較的大きい導体通路から、同様に比較的大きいボ
ンディング薄片の出口接触面と、顕微鏡的極微の接触面
と、半導体基板の内部の対応する顕微鏡的極微の接地線
とを介して、半導体基板の裏面の埋込み層に接地電位を
印加できるという長所を有する。
【００４３】すなわち、電子回路内に組込むための、本
発明による電子構成品の接続および電子構成品の遮蔽体
の接続の際、ボンディング薄片の導入によって、利用者
および消費者に、巨視的外形寸法を与えることが可能と
なる。従って、利用者（適用者）および消費者にとり比
較的問題がない（従って、この形態は、利用者（適用
者）および消費者にとって、容易に取り扱えるものとな
る）。なお、ここで、巨視的とは、立体顕微鏡または類
似の拡大補助機器を使用せずに肉眼で識別できるという
意味である。
【００４４】また、遮蔽体を備えた電子構成品の製造方
法は、能動表面と受動裏面とを備えた半導体基板を有す
る半導体チップを有する電子構成品の製造方法であっ
て、少なくとも、能動表面上の電子構成品の少なくとも
１つの集積回路用の半導体ウェーハを準備する方法ステ
ップ（方法ステップ）と、導電性であり、埋込み層の面
積が裏面の面積に相当する上記埋込み層を、半導体ウェ
ーハの裏面から形成するために、不純物を注入する方法
ステップと、半導体ウェーハの表面から埋込み層までの
間に、各電子構成品の周辺領域に配設される導電性の環
状層を形成する（押し込む）方法ステップと、環状層の
内部に少なくとも１つの集積回路を製造するために、半
導体ウェーハ上での方法ステップの終了後に、半導体ウ
ェーハを半導体チップに個別化する方法ステップと、遮
蔽体を備えた電子構成品に半導体チップをパッケージす
る方法ステップと、を有している。
【００４５】この方法では、好ましくは両面研磨された
半導体ウェーハが使用される。半導体ウェーハの前面に
は、デバイス構造と集積回路とを取付けることができ
る。裏面を研磨することで、密閉された埋込み層を形成
する（押し込む）際、この裏面から、半導体ウェーハ全
体の広い面積に対して高濃度の不純物を注入できる。
【００４６】また、この不純物注入の際、半導体ウェー
ハの内部に金属とほぼ同様の導電率を裏面から発生させ
るために（あるいは、埋込み層の導電率を金属とほぼ同
様とするために）、不純物の濃度を、少なくとも１×１
０20ｃｍ-3に調整することが好ましい。
【００４７】この注入方法ステップは、注入のために単
に酸化層の裏面と別の注入を妨げる層とを空けるだけで
よいので、最後の半導体技術方法ステップとしても行う
ことができる。さらに、イオン注入は、裏面からのみ、
または表面からのみ実施できるような方向性を有するプ
ロセスである。その限りでは、本発明による、大面積の
密閉された導電性の埋込み層のようなイオン注入層は、
漂遊電磁界に対する遮蔽に有利である。
【００４８】半導体チップの周辺領域に配設される環状
の接地線は、選択的な取り込みによって、すなわち、少
なくとも１×１０20ｃｍ-3の高い不純物濃度を有する構
造化されたマスク（あるいは、上記のような不純物濃度
を有するように形成されたマスク）を用いての無制限の
不純物源からの拡散プロセスによって、達成することが
できる。
【００４９】無制限の不純物源とは、例えば不純物デバ
イスとしてのボロンのための窒化ボロンのような固形状
物質源、および／または、リンのための不純物源として
のオキシ塩化リンのような液状源である。オキシ塩化リ
ンは、まず初めに、リンガラスとして構造化された拡散
マスク上に析出される。それに続き、このリンガラスか
ら、高濃度のリン原子が、環状層の領域に取込まれる。
高ドーピングされた環状層の半導体チップの裏面の領域
で、埋込み層が、例えば拡散方法ステップで形成（達
成）されると、直ちに、接地電位が、半導体の表面から
半導体の裏面へ、またはその後に半導体チップの裏面へ
到達することができる。
【００５０】そのために、もう１つの方法ステップによ
って、半導体ウェーハが半導体チップに個別化され、そ
れに続き、組込まれた遮蔽体を備えた電子構成品にパッ
ケージされる。このような方法は、個々の電子構成品用
に従来取込まれた埋込み層に加えて、さらに、大面積の
遮蔽層が埋込み層として設けられたという長所を有す
る。
【００５１】このような埋込み層は、別の方法（別法に
よる方法）を用いて表面からも取込むことができる。こ
の別の方法では、大面積の埋込み層を半導体ウェーハ上
に形成（達成）できる。また、遮蔽体として同様に利用
されるこの埋込み層の上方には、さらにデバイスと集積
回路とを取込むための充分な深さがある。
【００５２】この別の方法は、電子構成品の少なくとも
１つの集積回路のために半導体ウェーハを準備する方法
ステップと、単結晶半導体ウェーハ上の層のエピタキシ
ャル成長により半導体ウェーハの表面に導電性の半導体
材料と真性導電性の半導体材料とから成る層（層順）を
成長させて、導電性の層が埋込み層として真性導電層
（eine elektlisch eigenleitende schicht ）の下に形
成される方法ステップと、上記埋込み層の取込み後に、
導電性の環状層が半導体ウェーハの表面から取込まれ、
この環状層が真性導電層を通って延び、上記埋込み層に
とどく深さまで達し、そこで上記環状層が半導体チップ
の周辺領域に配設される方法ステップと、環状層の内部
に集積回路を製造するために、半導体ウェーハ上の方法
ステップが終了した後、初めて半導体ウェーハを半導体
チップに個別化する方法ステップと、最後の方法ステッ
プとして、遮蔽体を備えた電子構成品に半導体チップの
カプセル化またはパッケージングを行う方法ステップと
を有する。
【００５３】高ドーピングされた導電性の埋込み層によ
ってエピタキシャル法によって工程ごとに析出される真
性導電層は、不純物としての外部原子を可能な限り少な
く、ないしは全く存在しないようにしなければならな
い。しかし、半導体の真性導電率を可能にする上記のよ
うな高い純度は実際上達成できないため、真性導電性の
半導体内に１ｃｍ-3あたり外部原子１０15個までの残ド
ーピングを許容することができる。
【００５４】導電性の埋込み層の移行部からほぼ真性導
電性の半導体層に至る間に、半導体材料の純度は、それ
によって少なくとも５オーダー（５桁）上昇する。ま
た、この方法の実施形態（実施例）において、半導体チ
ップの裏面に遮蔽体として導電性の埋込み層を供するこ
とで、単に、上記した両方法のいずれがコスト的に有利
であるかが問題になる。それと同時に、導電性の埋込み
層を製造するために、この方法ステップ（埋込み層を製
造する方法ステップ）をどの時点で実施するべきかが併
せて重要である。
【００５５】最初に示した方法の第１の実施形態におい
ては、上記の注入方法ステップを、半導体ウェーハの加
工終了時であっても完全に実施できる。これに対し、別
法によるエピタキシャル層の成長による方法では、電子
構成品用の集積回路を備えた半導体ウェーハの製造開始
時に、この注入方法ステップを行う必要がある。
【００５６】イオン注入法が僅かな熱エネルギーだけを
必要とするのに対し、エピタキシャル成長法を実施する
ためには、シリコンを赤熱する必要がある。しかし、エ
ピタキシャル析出に要する装置コストは、イオン注入に
要するよりもはるかに少ない。これは、イオン注入設備
が、本質的にエピタキシャル設備より多額の投資になる
ことを意味する。なお、本発明を実現するために、両方
法を使用することができる。
【００５７】これらの方法の一実施形態においては、半
導体ウェーハの表面の接触面上に、半田ボールまたは半
田バンプが配設され、半田付けされる。半田ボールおよ
び／または半田バンプの外形寸法は、小さく保持するこ
とが好ましく、直径が２０〜３００μｍの範囲、好まし
くは５０〜１５０μｍの範囲を有する。
【００５８】半田ボールまたは半田バンプをより大きく
すると、経済的な電子構成品を製造するには大きすぎる
半導体面積を要求することになろう。しかし、この方法
ステップの長所は、複数のチップまたはさらに多数のチ
ップのために、半田ボールまたは半田バンプを、半導体
チップに個別化する前の全半導体ウェーハ上に同時に形
成できる（取込める）点にある。
【００５９】この方法の別の実施形態は、半田ボールま
たは半田バンプをプリント基板またはセラミック基板と
接続する際に、同時に、少なくとも１つの半田ボールま
たは半田バンプを接地電位と接続することを考慮するも
のである。
【００６０】この方法の変形態様は、半導体基板の内部
にある接地線と半導体基板の内部にある埋込み層とに接
地導通することによって、特別の接続方法ステップを行
う必要がなく、全ての半田ボールまたは半田バンプとの
接続方法ステップを同時に実施できるという長所を有す
る。
【００６１】この方法のための別法による実施形態は、
初めに半導体チップの接触面をボンディング薄片の接続
配線と接続することを考慮するものである。このボンデ
ィング薄片の接続配線は、その外形寸法がマイクロメー
ターの範囲にある半導体接触面の最小寸法に合わせるこ
とができる。これは、接触付与のために失われる半導体
チップ面積が可能な限り最小になるという長所を有す
る。
【００６２】ボンディング薄片上の接続配線は、より大
きな（つまり巨視的な）対応する半田ボールまたは半田
バンプを取付けられる巨視的な出口接触面に導かれる。
すなわち、このボンディング薄片を用いることで、半導
体チップの全面積を半田バンプまたは半田ボールの配列
のために使用できる。ここで、巨視的とは、「顕微鏡を
用いずに肉眼で識別しうる外形寸法および構造」を意味
する。
【００６３】各半導体チップ上に、または別法として全
半導体ウェーハ上にボンディング薄片を取付けた後、個
別化によって、ボンディング薄片の半田ボールまたは半
田バンプがプリント基板またはセラミック基板の線に接
続される。それと同時に、半田ボールまたは半田バンプ
の少なくとも１つが、プリント基板またはセラミック基
板の接地導通線に接続される。それによって、さらに半
導体基板の内部の遮蔽体に、半導体基板を介して導通さ
れた接地線と埋込み層とを介して外部接地電位を印加す
ることができ、特に接地によって初めて遮蔽効果を達成
できる。
【００６４】この方法の別の実施形態は、環状の接触面
が、半導体チップの表面の周辺領域に配設され、この環
状の接触面が環状の導電層に接触するものである。この
ような環状の接触面は、対応する環状の半田パスを、半
導体チップ上に配設できる。これにより、遮蔽リングを
各半導体チップ周りに、または各電子構成品周りに形成
（実現）できるという長所を有する。半田材料から成る
密閉された遮蔽リングの代わりに、同様に環状に配設さ
れた半田ボールまたは半田バンプを半導体チップの周辺
領域に配設し、プリント基板またはセラミック基板の接
地電位に電気的に接続することもできる。
【００６５】本発明による電子構成品と、このような構
成品を製造するために可能な両方法とによって、半導体
上の集積回路の感度を、動作周波数の増加時における外
部の電磁気的影響に対して最小限とすることが可能とな
る。
【００６６】これにより、半導体上の集積回路の電気的
機能と電気的特性との影響を広範囲に防止でき、接地電
位を印加できる平坦な裏面を保護することが可能とな
る。それによって、この電子構成品の製造に、フリップ
チップ組立技術を導入できる（この電子構成品をフリッ
プチップ組立技術に導入できる）。この組み立ての際、
能動側は、下方、すなわちプリント基板に向けられる。
フリップチップ接続技術は、特に電気的接続長さが短い
ために、高周波集積回路用に推奨される。そしてさら
に、本発明による遮蔽体によって、漂遊電磁界に対する
反応を回避できる。
【００６７】それに加えて、高周波に適用するため、集
積回路を製造するときには、導電性の基層を集積回路の
裏面付近に形成（実現）する必要がある。また、この基
層は一般に埋込み層（buried layer）と呼ばれる。半導
体基板内部における導電性の基層との接地接続は、特別
の接地接触面によって集積回路の表面に設けることがで
きる。そして、導電性の接地接続層と導電性の埋込み層
とによって、半導体基板の表面上で、能動構造に対する
遮蔽を達成できる。さらに、改善された遮蔽を達成する
ために、基層または埋込み層への個別的な導通接触の代
わりに、循環する環状の導通接触を形成（実施）するこ
ともできる。
【００６８】従って、本発明により、フリップチップ組
立技術を高周波用の集積回路にも使用し、フリップチッ
プ仕様における長所（伝送長さを短くできるという長
所）を利用することが可能になる。また、それと同時
に、裏面遮蔽を諦める必要がない。さらに、上記導通接
触を、本発明によるデバイスにおいて、信号線の接触と
同時に実行できるため、組み立て工程において遮蔽に必
要な工程ステップが不要になる。
【００６９】すなわち、遮蔽およびフリップチップ組み
立て技術と上記工程とを組み合わせて、個々の半田バン
プまたは循環する半田バンプリングを設けることによ
り、高周波集積回路において導電層を集積および利用で
きるという利点が得られる。
【００７０】
【発明の実施の形態】以下、実施形態を利用して、添付
の図面を引用し、本発明をより詳しく説明する。図１
は、本発明の第１の実施形態による遮蔽体（Abschirmun
g ）２を備えた電子構成品（elektronisches Bauteil）
１の概略断面図である。
【００７１】図１の符号３は半導体チップを表わす。符
号４は、能動表面５と受動裏面６とを備えた半導体基板
を表わす。符号７は、半導体基板４の裏面６の領域にお
ける導電性の埋込み層（vergrabene Schicht）を表わ
し、符号８は、半導体チップ３の能動表面５上の、外部
接地電位９に接続するために設けた接触面を表わす。符
号１０は、半導体基板の内部の接地線を表わし、符号１
１は、半導体基板の内部で、接地線として埋込み層７の
接触面８の間の接続に利用することができる導電性の環
状層（ringformige Schicht ）を表わす。
【００７２】図１の遮蔽体２を備えた電子構成品１は、
能動表面５と受動裏面６とを備えた半導体チップ３を有
する。受動裏面６の領域には、半導体基板４の内部に、
少なくとも１×１０20ｃｍ-3の不純物濃度を有する導電
性の埋込み層７がある。この層７は、上記のような高い
不純物濃度のために、ほぼ金属と同様の導電率特性を有
する。
【００７３】表面５は、接地電位９と接続される少なく
とも１つの接触面８を有する。導電性の埋込み層７は、
半導体基板３の内部の導電性の地接続（接地線）１０を
介して、表面５で接触面８と接続されている。この地接
続１０は、接触面８から埋込み層７へ達する領域であ
り、少なくとも１×１０20ｃｍ-3の不純物濃度を有し、
それによってほぼ金属の導電率がある。半導体基板３の
内部の上記接地接続１０を介して、外部にある接地電位
９が埋込み層７に印加される。
【００７４】埋込み層７を含む裏面遮蔽体によって、そ
の能動集積回路を備えた能動表面５を雑音電磁界から保
護することが可能になる。また、このような保護を実現
するためには、単に、半導体基板４の内部に少なくとも
１つの接地線を設けるだけでよい。このような接地線
は、例えばシリコン基板の中の不純物の深さ拡散により
形成（達成）することが可能である。
【００７５】図１に示した実施形態においては、少なく
とも１×１０20ｃｍ-3の不純物濃度で高ドーピングされ
た埋込み層７を、裏面からのイオン注入によって形成
（達成）することが可能である。このために、この実施
形態において、単結晶シリコンスライスから成る半導体
ウェーハが両面研磨され、研磨表面が裏面６としてイオ
ン注入のために調製される。また、他方の研磨表面が、
表面５となり、対応する電子構成品を用いた構造化のた
めに設けられる（形成される）。
【００７６】電子構成品１は、図１による実施形態に従
って、遮蔽体としての上記構成品の埋込み層７と、フリ
ップチップ組立技術用の、表面５に延びる接地線１０と
をともに配列するように（設計されるように）構造化さ
れている。
【００７７】このため、プリント基板１４またはセラミ
ック基板１５上に直接載置に適した表面５の接触面８上
に、半田バンプ２０を有する。それによって、半導体チ
ップ３の全裏面が、半導体チップ３の能動デバイスを実
装した上面５を保護するための、有効な遮蔽体を形成す
るようになる。
【００７８】図２は、本発明の第２の実施形態による遮
蔽体２を備えた電子構成品１の概略断面図である。図２
では、図１に示した部材と同様の機能を有する部材（構
成要素）には、図１と同一の符号を付している。
【００７９】図２の実施形態において、図１に示した半
導体チップ３は、その半田バンプと共に、多層プリント
基板の出口接触面１８上に半田付けされる。埋込み層７
は、この実施形態のために少なくとも１×１０20ｃｍ-3
の不純物濃度で高ドーピングされたエピタキシャル層を
エピタキシャル成長させることによって製造されたもの
である。また、この埋込み層７は、真性導電性（Eigenl
eitung）のみを単に有する、それに続くエピタキシャル
層（あるいは隣接するエピタキシャル層）を有する基板
上に製造されている。なお、この基板では、図２の実施
形態で薄く研磨されたため、僅かな残部のみを埋込み層
７の上方の裏面の断面に見ることができる。
【００８０】埋込み層の上方にある、真性導電性の単結
晶シリコンの領域には、能動表面５から集積回路が取り
込まれ、この集積回路は、高ドーピングされたシリコン
材料から成るリング（環状層１１）によって取り囲まれ
ている。この環状層１１は、少なくとも１×１０20ｃｍ
-3の不純物濃度を有し、それによって、ほぼ金属と同様
の導電率を有する。図２の実施形態では、図１に見られ
る半導体チップ３は、その半田バンプと一緒に、多層プ
リント基板の出口接触面１８上に半田付けされている。
【００８１】半導体チップ３の能動表面５の間の中間空
間は、コンパウンド樹脂２３で充填されている。このコ
ンパウンド樹脂の側縁２４・２５は、必要に応じて全半
導体チップ３とその側縁を保護し、必要がある場合は、
埋込み層７とともに裏面６にわたって配分する（あるい
は、埋込み層７とともに裏面６を保護する）こともでき
る。これは、図２に示した電子構成品の適用範囲に依存
する。
【００８２】図２の実施形態では、多層プリント基板
が、接地導通線２２によって取囲まれ、接地電位９が印
加されている。このため、導体通路層２６も完全に遮蔽
されている。このような高周波デバイスは、上記の遮蔽
によって雑音電磁界から保護され、好ましくは移動無線
機器内の最終段として、多くの領域に使用できる。
【００８３】図３は、本発明の第３の実施形態による遮
蔽体２を備えた電子構成品１の概略断面図である。図３
では、図１および図２に示した部材と同様の機能を有す
る部材（構成要素）には、図１・図２と同一の符号を付
している。また、そのような部材の説明については省略
する。
【００８４】図３に示したような本発明の実施形態で
は、循環する環状の接地線１０が、シリコン基板の中に
取り込まれ、循環する環状の半田バンプ２７に接続され
ている。接地線１０は、その高い不純物濃度によって、
金属とほぼ同様の導電率を有する層である。それによっ
て、半導体チップの能動領域は、高ドーピングされた環
状層の内部となり、雑音電磁界から遮蔽される。
【００８５】図３に示した本発明の実施形態は、接地電
位にある環状層が、半導体チップ３の能動表面５上を取
り囲み、同時に、半導体チップの裏面６の領域で埋込み
層７と接触するという長所を有している。環状の半田バ
ンプ２７は、ボンディング薄片（Umverdrahtungsfolie
）１６内の接続配線１７を介して、外部バンプ２８と
接続され、この外部バンプ２８側で、接地導通線２２を
介して接地電位９に接続されている。
【００８６】これにより、この実施形態では、ボンディ
ング薄片１６と電子構成品１上に組み付けられたプリン
ト基板１４との上の半導体チップ３を、電磁的な漂遊放
射または雑音放射に対して遮蔽することが可能となる。
【００８７】なお、ボンディング薄片１６は、本質的
に、金属から成る複数の導体通路層を有するポリイミド
から構成されている。これに対し、プリント基板１４
は、導体通路２１・２２と、導通接触（Durchkontakte
）２９〜３４とから構成されている。この実施形態に
おけるボンディング薄片１６は、顕微鏡的極微の、すな
わち光学顕微鏡を用いてのみ測定可能な半導体チップ３
の接触面８を、肉眼でも識別可能かつ測定可能な巨視的
出口接触面１８として拡大するという課題（機能）を有
している。これにより、巨視的な出口接触面１８の対応
する、可視可能かつ調節可能な半田バンプ２０および外
部バンプ２８を支持することができ、その拡大によっ
て、プリント基板１４の構造および構造の外形寸法に適
応している。
【００８８】なお、本発明では、漂遊電磁界を遮蔽する
機能を有する部材を遮蔽体（遮蔽体２）とし、特に、半
導体基板内に埋め込んだ遮蔽体を、埋込み層（埋込み層
７）と表現している。
【００８９】また、本実施の形態では、埋込み層７の面
積が、半導体チップ３における受動裏面６の面積に相当
するとしている。しかしながら、これに限らず、埋込み
層７の面積は、受動裏面６よりも若干狭く設定されてい
てもよい。また、埋込み層を、能動表面の能動集積回路
の接地面積よりも広く、かつ、半導体基板の内部に埋め
込める程度の面積（すなわち、半導体基板の裏面より若
干狭い面積（半導体基板の裏面に対応する面積））とす
るようにしてもよい。
【００９０】また、埋込み層７が、半導体基板４の内部
における受動裏面６の領域に形成されているとしてる
が、この埋込み層７を、受動裏面６の近傍の領域（少な
くとも能動表面５より、受動裏面に近い領域）に形成さ
れるようにしてもよい。
【００９１】また、本発明の電子構成品を、能動表面と
受動裏面とを備えた半導体基板を有する電子構成品にお
いて、半導体基板の内部における裏面側の領域（表面に
比して裏面に近い領域）の近傍に、上記裏面とほぼ同面
積（あるいは、半導体基板の裏面より若干狭い面積）の
導電性の埋込み層を有しており、さらに、半導体基板の
内部に接地線を有しており、この接地線が、上記の埋込
み層に接続されているとともに、半導体基板の表面上に
設けられた接触面を介して、外部接地電位に接続されて
いる構成である、と表現することもできる。
【００９２】また、本実施の形態にかかる真性導電性の
材料および真性導電層とは、半導体の導電率が半導体物
質（材料）に固有の性質だけで決まる材料（層）である
ともいえる。
【００９３】また、本発明の好ましい発展形態の特徴
は、従属請求項から生じるともいえる。また、単結晶シ
リコンの中に導電性の埋込み層を取り込むことは、特に
顕微鏡的極微の次元では比較的問題がないため、数平方
マイクロメーターの領域における次元では、選択的に埋
込み層を電子構成品のバルク抵抗の低減のために単結晶
シリコンの中に実現できる。
【００９４】また、本発明における環状とは、円形のこ
とではなく、電子構成品の周辺領域に沿って配設され、
半導体チップの四角形の形状に基づきその結果角張って
延びる密閉環であってもよい。また、本発明に関する環
状層の内部には、それによって電子構成品の裏面に向か
ってもその周縁側に向かっても半導体材料の完全遮蔽が
生ずるといえる。
【００９５】また、本発明において、半導体基板の表面
の接触面上に外部接地電位に接続するためはんだボール
またははんだバンプを配設した場合、特にフリップチッ
プ技術では、埋込み層と半導体基板の内部に有る接地線
への接地電位を同様にはんだボールまたははんだバンプ
を実装した残りの接触面の接続によって実施できるとも
いえる。
【００９６】また、本発明による電子構成品の接続と、
本発明による電子構成品の遮蔽体の接続は、利用者およ
び消費者に巨視的外形寸法がボンディング薄片の導入に
よってその電子回路内に組込むために供されるので、前
記適用者および消費者にとり比較的問題がないといえ
る。
【００９７】電子構成品１を、図１による実施形態に従
って、遮蔽体としての前記構成品の埋込み層７と、フリ
ップチップ組立技術用の、表面５に延びる接地線１０と
によって、設計されるように構造化するようにしてもよ
い。また、図３の実施形態において、図１に示した半導
体チップ３を、その半田バンプと共に、多層プリント基
板の出口接触面１８上に半田付けするようにしてもよ
い。
【００９８】また、遮蔽体を備えた電子構成品の製造方
法を、前記電子構成品が能動表面と受動裏面とを備えた
半導体基板を有する半導体チップを有するものにおい
て、少なくとも能動表面上の電子構成品の少なくとも１
つの集積回路用の半導体ウェーハを準備する方法ステッ
プと、導電性であり、埋込み層の面積が裏面の面積に相
当する前記埋込み層を、半導体ウェーハの裏面から形成
するために不純物を注入する方法ステップと、半導体ウ
ェーハの表面から埋込み層まで導電性の環状層を取込む
ものにおいて、前記環状層が各電子構成品の周辺領域に
配設される方法ステップと、環状層の内部に少なくとも
１つの集積回路を製造するために半導体ウェーハ上に方
法ステップの終了後に半導体ウェーハを半導体チップに
個別化する方法ステップと、遮蔽体を備えた電子構成品
に半導体チップをパッケージする方法ステップとを有す
る、と表現することもできる。
【００９９】また、図３に示した実施形態におけるボン
ディング薄片は、顕微鏡的極微の、すなわち光学顕微鏡
を用いてのみ測定可能の半導体チップ３の接触面８を肉
眼で識別可能および測定可能である巨視的出口接触面１
８を拡大する課題を有し、それによって前記巨視的な出
口接触面１８が対応する可視可能および調節可能の半田
バンプ２０および外部バンプ２８を支持することがで
き、その拡大によって構造およびプリント基板１４上の
構造の外形寸法に適応しているともいえる。
【０１００】また、本発明（遮蔽体を備えた電子構成品
とその製造方法）の要約を、以下のように表現すること
もできる。すなわち、半導体基板４を備えた半導体チッ
プ３を有する遮蔽体２を備えた電子構成品１に関する。
半導体基板４の裏面６の領域に、導電性の埋込み層７が
配設されている。この埋込み層７は、半導体基板４の内
部に配設した接地線１０を介して接触面８と外部接地電
位とに接続されている。さらに、本発明はこのような電
子構成品１の製造方法に関する。
【０１０１】
【発明の効果】以上のように、本発明の電子構成品は、
能動表面と受動裏面とを備えた半導体基板を有する半導
体チップを有する。
【０１０２】さらに、この電子構成品は、導電性の埋込
み層を付加的に有する。この埋込み層の面積は、半導体
基板の裏面の面積に相当する。この埋込み層は、半導体
基板の内部で裏面の領域に配設されている。また、この
埋込み層は、少なくとも１つの接地線を介して外部接地
電位に接続されている。なお、この接地線は、半導体基
板の内部に配設されおり、かつ、この半導体基板の表面
上に接触面を備えているものである。
【０１０３】本発明による電子構成品は、半導体基板に
おける裏面の接地電位にある導電性の埋込み層によって
チップの能動平面（能動表面）が遮蔽される、という長
所を有する。接地電位は、半導体基板の内部に配設され
た接地線と半導体基板の表面上の接触面とを介して、遮
蔽する埋込み層に印加される。外部のハウジング側とし
て部分的に使用される半導体チップにおける裏面の漂遊
電磁界に対する感度は、遮蔽体によって低減される。
【０１０４】本発明による埋込み層は、集積回路と半導
体デバイスとの内部の埋込み層として、もう１つの課題
を解決する。すなわち、この埋込み層は、一方でバルク
抵抗の低減に利用され、他方で集積回路における複数の
電子デバイスを互いに絶縁するものである。
【０１０５】まず、密閉された、電子構成品もしくは半
導体基板の全平面にわたって延びる埋込み層によって、
半導体チップの能動表面上における種々の半導体構成要
素を、漂遊電磁界から効果的に遮蔽できる。
【０１０６】電子構成品における半導体チップの空き裏
面による漂遊電磁界の結合が低減される。基板の内部に
配設された半導体基板の上面に向かう接地線と連動する
半導体基板の内部にある埋込み層は、外部接地電位を常
時印加可能な半導体チップの表面上の接触面と、オーミ
ック接触を形成する。
【０１０７】本発明の一実施形態では、埋込み層は１×
１０20ｃｍ-3以上の不純物濃度でドーピングされた半導
体材料を有する（あるいは、埋込み層を、このような半
導体材料から構成する）。この実施形態は、上記のよう
に高い不純物濃度によって、半導体材料にほぼ金属と同
様の導電率を与えるという長所を有する。それによっ
て、半導体材料自体が、半導体基板の裏面に配設できる
遮蔽板のような上記埋込み層とともに、漂遊電磁界を遮
蔽するように作用できる。この埋込み層は、さらに半導
体基板の内部に配設されている。このため、遮蔽用の追
加の容積を必要とせず、従って、被遮蔽体電子構成品の
デバイス寸法を最小化できる。
【０１０８】また、本発明の別の実施形態は、埋込み層
を構成する上記の半導体材料が、半導体基板の材料と同
一（同種）であることを考慮するものである。この半導
体基板の半導体材料と埋込み層の半導体材料とを同一と
することで、半導体材料中における格子応力の発生を回
避し、さらに、異なる膨張係数による熱応力も抑制でき
るので、電子構成品を危険にさらさすことを防止でき
る、という長所を得ることができる。
【０１０９】また、本発明の別の実施形態は、半導体基
板が、単結晶シリコンを有する（あるいは、単結晶シリ
コンからなる）ことを考慮する。単結晶シリコン中に導
電性の埋込み層を取り込むことは、特に顕微鏡的極微の
次元では、比較的問題がない。すなわち、数平方マイク
ロメーターの領域における次元では、電子構成品のバル
ク抵抗の低減のために、単結晶シリコンの中に、埋込み
層を選択的に実現（形成）することができる。従って、
本発明による電子構成品の実現に向けて、電子構成品の
裏面面積に相当する面積を有する埋込み層を単結晶シリ
コンの中に実現（形成）するために、類似の科学技術を
適用できる。
【０１１０】本発明の別の実施形態では、半導体基板の
表面から埋込み層へ延びる導電性の環状層を、電子構成
品の周辺領域に配設したことを考慮している。
【０１１１】このような形状の環状層によって、半導体
基板の内部に配設された電子構成品、特に電子構成品の
集積回路を、半導体基板の表面領域で環状に取り囲め
る。これにより、周縁遮蔽によって裏面を完全に遮蔽で
きる接地線を実現（形成）できる。
【０１１２】なお、完全に遮蔽するとは、漂遊電磁界に
対して周辺領域を遮蔽（完全に遮蔽）することである。
また、これに関連して、環状とは、円形だけを意味する
わけではなく、電子構成品の周辺領域に沿って配設され
るような全ての形状を意味する。すなわち、半導体チッ
プの例えば四角形状に基づき、その結果角張って延びる
ような（あるいは角張った部分を有する）密閉環を含
む。
【０１１３】上記のような環状層の内部（内側）では、
電子構成品の裏面に向かう方向にも、また、その周縁側
に向かう方向にも、環状層によって半導体材料を完全に
遮蔽できる。
【０１１４】本発明の別の実施形態では、環状層が１×
１０20ｃｍ-3以上の不純物濃度でドーピングされた半導
体材料を有する（あるいは、環状層を、このような半導
体材料から構成する）ことを考慮している。
【０１１５】電子構成品の裏面の埋込み層と類比的に、
１×１０20ｃｍ-3以上の高い不純物濃度の電子構成品の
周りを遮蔽するために置かれる金属環のような環状層が
作用する。この構成では、金属の導電率を有する環状層
が半導体基板の内部に配設されているため、遮蔽板によ
る電子構成品の被覆を省くことができる。従って、電子
構成品の外形寸法を最小限とすることが可能となる。
【０１１６】本発明の好適な実施形態は、電子構成品が
フリップチップ組立技術のデバイスであることを考慮し
たものである。フリップチップ組立技術では、半導体チ
ップの表面上に、半田ボールまたは半田バンプが配設さ
れている。このため、これらのデバイスを、その表面に
よって（その表面を介して）、プリント基板またはセラ
ミック基板上に直接に取付けられる。
【０１１７】このような電子構成品は、もはや接触ピン
をもたない（接触ピンを備える必要がない）。このた
め、フリップチップ組立技術で非常にコンパクトに取付
けられる。そして、これが結果的に、高周波デバイスに
使用する際に接続配線を短くできるという長所をもたら
す。これによって、不純物の容量性結合も誘導性結合も
防止できる。電子構成品の裏面の埋込み層を用いた本発
明による遮蔽によって、上記のように構成された高周波
デバイスを、漂遊電磁界の結合に対して付加的に保護で
きる。
【０１１８】本発明の別の実施形態は、半導体基板の表
面の接触面上に外部接地電位に接続するため半田ボール
または半田バンプを配設することを考慮するものであ
る。この実施形態は、接地電位に接続するために、別の
独立した方法ステップ（方法ステップ）が不要になると
いう長所を有する。むしろ、特にフリップチップ技術で
は、埋込み層と半導体基板の内部にある接地線とを、同
様に、半田ボールまたは半田バンプを実装した残りの接
触面と接続することで、接地電位とすることができる。
【０１１９】本発明の別の実施形態は、電子構成品の表
面に接続配線を有するボンディング薄片を配設したこと
を考慮したものである。このボンディング薄片の接続配
線は、半導体チップの接触面に接続されている。また、
半導体チップの接触面は、顕微鏡的極微に保持できる。
すなわち、嵩張る半田ボールまたは半田バンプを設ける
必要がないので、数平方マイクロメーターの面積で構成
できる。また、半導体チップの接触面は、対応するボン
ディング薄片の出口接触面上に設けており、半導体基板
の全面に配分される。それと同時に、半導体チップの全
表面が、外部の半田バンプまたは半田ボールの配設に供
されるので、出口接触面が、半導体チップ自体の接触面
より大きい半田ボールおよび半田バンプを支持できる。
【０１２０】従って、本発明の別の実施形態において
は、少なくとも１つの半田ボールまたは半田バンプ，ボ
ンディング薄片および環状層を介して、接地電位を埋込
み層に印加することを考慮している。
【０１２１】これは、セラミック基板またはプリント基
板の比較的大きい導体通路から、同様に比較的大きいボ
ンディング薄片の出口接触面と、顕微鏡的極微の接触面
と、半導体基板の内部の対応する顕微鏡的極微の接地線
とを介して、半導体基板の裏面の埋込み層に接地電位を
印加できるという長所を有する。
【０１２２】すなわち、電子回路内に組込むための、本
発明による電子構成品の接続および電子構成品の遮蔽体
の接続の際、ボンディング薄片の導入によって、利用者
および消費者に、巨視的外形寸法を与えることが可能と
なる。従って、利用者（適用者）および消費者にとり比
較的問題がない（従って、この形態は、利用者（適用
者）および消費者にとって、容易に取り扱えるものとな
る）。なお、ここで、巨視的とは、立体顕微鏡または類
似の拡大補助機器を使用せずに肉眼で識別できるという
意味である。
【０１２３】また、遮蔽体を備えた電子構成品の製造方
法は、能動表面と受動裏面とを備えた半導体基板を有す
る半導体チップを有する電子構成品の製造方法であっ
て、少なくとも、能動表面上の電子構成品の少なくとも
１つの集積回路用の半導体ウェーハを準備する方法ステ
ップ（方法ステップ）と、導電性であり、埋込み層の面
積が裏面の面積に相当する上記埋込み層を、半導体ウェ
ーハの裏面から形成するために、不純物を注入する方法
ステップと、半導体ウェーハの表面から埋込み層までの
間に、各電子構成品の周辺領域に配設される導電性の環
状層を形成する（押し込む）方法ステップと、環状層の
内部に少なくとも１つの集積回路を製造するために、半
導体ウェーハ上での方法ステップの終了後に、半導体ウ
ェーハを半導体チップに個別化する方法ステップと、遮
蔽体を備えた電子構成品に半導体チップをパッケージす
る方法ステップと、を有している。
【０１２４】この方法では、好ましくは両面研磨された
半導体ウェーハが使用される。半導体ウェーハの前面に
は、デバイス構造と集積回路とを取付けることができ
る。裏面を研磨することで、密閉された埋込み層を形成
する（押し込む）際、この裏面から、半導体ウェーハ全
体の広い面積に対して高濃度の不純物を注入できる。
【０１２５】また、この不純物注入の際、半導体ウェー
ハの内部に金属とほぼ同様の導電率を裏面から発生させ
るために（あるいは、埋込み層の導電率を金属とほぼ同
様とするために）、不純物の濃度を、少なくとも１×１
０20ｃｍ-3に調整することが好ましい。
【０１２６】この注入方法ステップは、注入のために単
に酸化層の裏面と別の注入を妨げる層とを空けるだけで
よいので、最後の半導体技術方法ステップとしても行う
ことができる。さらに、イオン注入は、裏面からのみ、
または表面からのみ実施できるような方向性を有するプ
ロセスである。その限りでは、本発明による、大面積の
密閉された導電性の埋込み層のようなイオン注入層は、
漂遊電磁界に対する遮蔽に有利である。
【０１２７】半導体チップの周辺領域に配設される環状
の接地線は、選択的な取り込みによって、すなわち、少
なくとも１×１０20ｃｍ-3の高い不純物濃度を有する構
造化されたマスク（あるいは、上記のような不純物濃度
を有するように形成されたマスク）を用いての無制限の
不純物源からの拡散プロセスによって、達成することが
できる。
【０１２８】無制限の不純物源とは、例えば不純物デバ
イスとしてのボロンのための窒化ボロンのような固形状
物質源、および／または、リンのための不純物源として
のオキシ塩化リンのような液状源である。オキシ塩化リ
ンは、まず初めに、リンガラスとして構造化された拡散
マスク上に析出される。それに続き、このリンガラスか
ら、高濃度のリン原子が、環状層の領域に取込まれる。
高ドーピングされた環状層の半導体チップの裏面の領域
で、埋込み層が、例えば拡散方法ステップで形成（達
成）されると、直ちに、接地電位が、半導体の表面から
半導体の裏面へ、またはその後に半導体チップの裏面へ
到達することができる。
【０１２９】そのために、もう１つの方法ステップによ
って、半導体ウェーハが半導体チップに個別化され、そ
れに続き、組込まれた遮蔽体を備えた電子構成品にパッ
ケージされる。このような方法は、個々の電子構成品用
に従来取込まれた埋込み層に加えて、さらに、大面積の
遮蔽層が埋込み層として設けられたという長所を有す
る。
【０１３０】このような埋込み層は、別の方法（別法に
よる方法）を用いて表面からも取込むことができる。こ
の別の方法では、大面積の埋込み層を半導体ウェーハ上
に形成（達成）できる。また、遮蔽体として同様に利用
されるこの埋込み層の上方には、さらにデバイスと集積
回路とを取込むための充分な深さがある。
【０１３１】この別の方法は、電子構成品の少なくとも
１つの集積回路のために半導体ウェーハを準備する方法
ステップと、単結晶半導体ウェーハ上の層のエピタキシ
ャル成長により半導体ウェーハの表面に導電性の半導体
材料と真性導電性の半導体材料とから成る層（層順）を
成長させて、導電性の層が埋込み層として真性導電層
（eine elektlisch eigenleitende schicht ）の下に形
成される方法ステップと、上記埋込み層の取込み後に、
導電性の環状層が半導体ウェーハの表面から取込まれ、
この環状層が真性導電層を通って延び、上記埋込み層に
とどく深さまで達し、そこで上記環状層が半導体チップ
の周辺領域に配設される方法ステップと、環状層の内部
に集積回路を製造するために、半導体ウェーハ上の方法
ステップが終了した後、初めて半導体ウェーハを半導体
チップに個別化する方法ステップと、最後の方法ステッ
プとして、遮蔽体を備えた電子構成品に半導体チップの
カプセル化またはパッケージングを行う方法ステップと
を有する。
【０１３２】高ドーピングされた導電性の埋込み層によ
ってエピタキシャル法によって工程ごとに析出される真
性導電層は、不純物としての外部原子を可能な限り少な
く、ないしは全く存在しないようにしなければならな
い。しかし、半導体の真性導電率を可能にする上記のよ
うな高い純度は実際上達成できないため、真性導電性の
半導体内に１ｃｍ-3あたり外部原子１０15個までの残ド
ーピングを許容することができる。
【０１３３】導電性の埋込み層の移行部からほぼ真性導
電性の半導体層に至る間に、半導体材料の純度は、それ
によって少なくとも５オーダー（５桁）上昇する。ま
た、この方法の実施形態（実施例）において、半導体チ
ップの裏面に遮蔽体として導電性の埋込み層を供するこ
とで、単に、上記した両方法のいずれがコスト的に有利
であるかが問題になる。それと同時に、導電性の埋込み
層を製造するために、この方法ステップ（埋込み層を製
造する方法ステップ）をどの時点で実施するべきかが併
せて重要である。
【０１３４】最初に示した方法の第１の実施形態におい
ては、上記の注入方法ステップを、半導体ウェーハの加
工終了時であっても完全に実施できる。これに対し、別
法によるエピタキシャル層の成長による方法では、電子
構成品用の集積回路を備えた半導体ウェーハの製造開始
時に、この注入方法ステップを行う必要がある。
【０１３５】イオン注入法が僅かな熱エネルギーだけを
必要とするのに対し、エピタキシャル成長法を実施する
ためには、シリコンを赤熱する必要がある。しかし、エ
ピタキシャル析出に要する装置コストは、イオン注入に
要するよりもはるかに少ない。これは、イオン注入設備
が、本質的にエピタキシャル設備より多額の投資になる
ことを意味する。なお、本発明を実現するために、両方
法を使用することができる。
【０１３６】これらの方法の一実施形態においては、半
導体ウェーハの表面の接触面上に、半田ボールまたは半
田バンプが配設され、半田付けされる。半田ボールおよ
び／または半田バンプの外形寸法は、小さく保持するこ
とが好ましく、直径が２０〜３００μｍの範囲、好まし
くは５０〜１５０μｍの範囲を有する。
【０１３７】半田ボールまたは半田バンプをより大きく
すると、経済的な電子構成品を製造するには大きすぎる
半導体面積を要求することになろう。しかし、この方法
ステップの長所は、複数のチップまたはさらに多数のチ
ップのために、半田ボールまたは半田バンプを、半導体
チップに個別化する前の全半導体ウェーハ上に同時に形
成できる（取込める）点にある。
【０１３８】この方法の別の実施形態は、半田ボールま
たは半田バンプをプリント基板またはセラミック基板と
接続する際に、同時に、少なくとも１つの半田ボールま
たは半田バンプを接地電位と接続することを考慮するも
のである。
【０１３９】この方法の変形態様は、半導体基板の内部
にある接地線と半導体基板の内部にある埋込み層とに接
地導通することによって、特別の接続方法ステップを行
う必要がなく、全ての半田ボールまたは半田バンプとの
接続方法ステップを同時に実施できるという長所を有す
る。
【０１４０】この方法のための別法による実施形態は、
初めに半導体チップの接触面をボンディング薄片の接続
配線と接続することを考慮するものである。このボンデ
ィング薄片の接続配線は、その外形寸法がマイクロメー
ターの範囲にある半導体接触面の最小寸法に合わせるこ
とができる。これは、接触付与のために失われる半導体
チップ面積が可能な限り最小になるという長所を有す
る。
【０１４１】ボンディング薄片上の接続配線は、より大
きな（つまり巨視的な）対応する半田ボールまたは半田
バンプを取付けられる巨視的な出口接触面に導かれる。
すなわち、このボンディング薄片を用いることで、半導
体チップの全面積を半田バンプまたは半田ボールの配列
のために使用できる。ここで、巨視的とは、「顕微鏡を
用いずに肉眼で識別しうる外形寸法および構造」を意味
する。
【０１４２】各半導体チップ上に、または別法として全
半導体ウェーハ上にボンディング薄片を取付けた後、個
別化によって、ボンディング薄片の半田ボールまたは半
田バンプがプリント基板またはセラミック基板の線に接
続される。それと同時に、半田ボールまたは半田バンプ
の少なくとも１つが、プリント基板またはセラミック基
板の接地導通線に接続される。それによって、さらに半
導体基板の内部の遮蔽体に、半導体基板を介して導通さ
れた接地線と埋込み層とを介して外部接地電位を印加す
ることができ、特に接地によって初めて遮蔽効果を達成
できる。
【０１４３】この方法の別の実施形態は、環状の接触面
が、半導体チップの表面の周辺領域に配設され、この環
状の接触面が環状の導電層に接触するものである。この
ような環状の接触面は、対応する環状の半田パスを、半
導体チップ上に配設できる。これにより、遮蔽リングを
各半導体チップ周りに、または各電子構成品周りに形成
（実現）できるという長所を有する。半田材料から成る
密閉された遮蔽リングの代わりに、同様に環状に配設さ
れた半田ボールまたは半田バンプを半導体チップの周辺
領域に配設し、プリント基板またはセラミック基板の接
地電位に電気的に接続することもできる。
【０１４４】本発明による電子構成品と、このような構
成品を製造するために可能な両方法とによって、半導体
上の集積回路の感度を、動作周波数の増加時における外
部の電磁気的影響に対して最小限とすることが可能とな
る。
【０１４５】これにより、半導体上の集積回路の電気的
機能と電気的特性との影響を広範囲に防止でき、接地電
位を印加できる平坦な裏面を保護することが可能とな
る。それによって、この電子構成品の製造に、フリップ
チップ組立技術を導入できる（この電子構成品をフリッ
プチップ組立技術に導入できる）。この組み立ての際、
能動側は、下方、すなわちプリント基板に向けられる。
フリップチップ接続技術は、特に電気的接続長さが短い
ために、高周波集積回路用に推奨される。そしてさら
に、本発明による遮蔽体によって、漂遊電磁界に対する
反応を回避できる。
【０１４６】それに加えて、高周波に適用するため、集
積回路を製造するときには、導電性の基層を集積回路の
裏面付近に形成（実現）する必要がある。また、この基
層は一般に埋込み層（buried layer）と呼ばれる。半導
体基板内部における導電性の基層との接地接続は、特別
の接地接触面によって集積回路の表面に設けることがで
きる。そして、導電性の接地接続層と導電性の埋込み層
とによって、半導体基板の表面上で、能動構造に対する
遮蔽を達成できる。さらに、改善された遮蔽を達成する
ために、基層または埋込み層への個別的な導通接触の代
わりに、循環する環状の導通接触を形成（実施）するこ
ともできる。
【０１４７】従って、本発明により、フリップチップ組
立技術を高周波用の集積回路にも使用し、フリップチッ
プ仕様における長所（伝送長さを短くできるという長
所）を利用することが可能になる。また、それと同時
に、裏面遮蔽を諦める必要がない。さらに、上記導通接
触を、本発明によるデバイスにおいて、信号線の接触と
同時に実行できるため、組み立て工程において遮蔽に必
要な方法ステップが不要になる。
【０１４８】すなわち、遮蔽およびフリップチップ組み
立て技術と上記工程とを組み合わせて、個々の半田バン
プまたは循環する半田バンプリングを設けることによ
り、高周波集積回路において導電層を集積および利用で
きるという利点が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかる遮蔽体を備え
た電子構成品の概略断面図である。
【図２】本発明の第２の実施形態にかかる遮蔽体を備え
た電子構成品の概略断面図である。
【図３】本発明の第３の実施形態にかかる遮蔽体を備え
た電子構成品の概略断面図である。
【符号の説明】
１ 電子構成品 ２ 遮蔽体 ３ 半導体チップ ４ 半導体基板 ５ 表面 ６ 裏面 ７ 埋込み層 ８ 接触面 ９ 接地接地電位 １０ 基板内部の接地線 １１ 環状層 １２ 周辺領域 １３ 半導体ウェーハ １４ プリント基板 １５ セラミック基板 １６ ボンディング薄片 １７ 接続配線 １８ 出口接触面 １９ はんだボール ２０ はんだバンプ ２１ プリント基板の線 ２２ 接地導通線 ２３ コンパウンド樹脂 ２４・２５ コンパウンド樹脂の周縁 ２６ 導体通路 ２７ 環状のはんだバンプ ２８ 出口はんだバンプ ２９〜３４ 導通接触
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH00 JJ03 KK01 LL04 MM30 QQ58 QQ65 VV03 VV07 WW04 XX23 5F038 BH10 BH11 EZ12 EZ20 5F044 KK02 KK04 KK05 LL01 LL13

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】能動表面（５）と受動裏面（６）とを備え
    た半導体基板（４）を有する半導体チップ（３）を有す
    る、漂遊電磁界に対する遮蔽体（２）を備えた電子構成
    品（１）において、 上記電子構成品（１）が導電性の埋込み層（７）を有
    し、上記埋込み層（７）の面積が上記裏面（６）の面積
    に相当し、 上記埋込み層（７）が半導体基板（４）の内部で裏面
    （６）の領域に配設されており、上記半導体基板（４）
    の内部に配設された、該半導体基板（４）の表面（５）
    上に少なくとも１つの接触面（８）を有する少なくとも
    １つの接地線（１０）を介して外部接地電位に接続され
    た電子構成品。
  2. 【請求項２】上記埋込み層（７）が、１×１０20ｃｍ-3
    以上の不純物濃度でドーピングされた半導体材料を有す
    ることを特徴とする請求項１記載の電子構成品。
  3. 【請求項３】上記半導体材料が、半導体基板（４）の材
    料と同種であることを特徴とする請求項２記載の電子構
    成品。
  4. 【請求項４】上記半導体基板（４）が単結晶シリコンを
    有することを特徴とする請求項１ないし３のいずれか１
    項記載の電子構成品。
  5. 【請求項５】半導体基板（４）の表面（５）から埋込み
    層（７）へ延びる導電性の環状層（１１）が、電子構成
    品（１）の周辺領域（１２）に配設されていることを特
    徴とする請求項１ないし４のいずれか１項記載の電子構
    成品。
  6. 【請求項６】環状層（１１）が、１×１０20ｃｍ-3以上
    の不純物濃度でドーピングされた半導体材料を有するこ
    とを特徴とする請求項５記載の電子構成品。
  7. 【請求項７】電子構成品（１）が、フリップチップ組立
    技術の構成品であることを特徴とする請求項１ないし６
    のいずれか１項記載の電子構成品。
  8. 【請求項８】電子構成品（１）が高周波デバイスである
    ことを特徴とする請求項１ないし７のいずれか１項記載
    の電子構成品。
  9. 【請求項９】接触面（８）上に、半田ボール（１９）ま
    たは半田バンプ（２０）が配設されていることを特徴と
    する請求項１ないし８のいずれか１項記載の電子構成
    品。
  10. 【請求項１０】電子構成品（１）が該電子構成品（１）
    の半田ボール（１９）または半田バンプ（２０）によっ
    てプリント基板（１４）またはセラミック基板（１５）
    上に組付けられていることを特徴とする請求項１ないし
    ９のいずれか１項記載の電子構成品。
  11. 【請求項１１】電子構成品（１）の表面（５）上に、半
    導体チップ（３）の接触面（８）をボンディング薄片
    （１６）上に配分した出口接触面（１８）に接続した接
    続配線（１７）を有するボンディング薄片（１６）が配
    設されており、上記出口接触面（１８）が半田ボール
    （１９）または半田バンプ（２０）を支持することを特
    徴とする請求項１ないし８のいずれか１項記載の電子構
    成品。
  12. 【請求項１２】接地電位（９）が、少なくとも１つの半
    田ボール（１９）または半田バンプ（２０）を介してボ
    ンディング薄片（１６）および環状層（１１）を介して
    埋込み層（７）に印加されていることを特徴とする請求
    項９または請求項１１記載の電子構成品。
  13. 【請求項１３】遮蔽体（２）を備えた電子構成品（１）
    の製造方法において、 上記電子構成品（１）が能動表面（５）と受動裏面
    （６）とを備えた半導体基板（４）を有する半導体チッ
    プ（３）を有し、 能動表面（５）上に電子構成品（１）の少なくとも１つ
    の集積回路用の半導体ウェーハ（１３）を準備する方法
    ステップと、 導電性を有し、その面積が裏面（６）の面積に相当する
    埋込み層（７）を半導体ウェーハ（１３）の裏面から形
    成するために不純物を注入する方法ステップと、 半導体ウェーハ（１３）の表面から電子構成品（１）用
    の集積回路の周辺領域内で、半導体ウェーハ（１３）の
    表面から埋込み層（７）まで導電性の環状層（１１）を
    取付ける方法ステップと、 環状層（１１）の内部に集積回路を製造するための半導
    体ウェーハ（１３）上での方法ステップの終了後に、半
    導体ウェーハ（１３）を半導体チップ（３）に個別化す
    る方法ステップと、 遮蔽体（２）を備えた電子構成品（１）に半導体チップ
    （３）をパッケージする方法ステップとを有する方法。
  14. 【請求項１４】遮蔽体（２）を備えた電子構成品（１）
    の製造方法において、 上記電子構成品（１）が能動表面（５）と受動裏面
    （６）とを備えた半導体基板（４）を有する半導体チッ
    プ（３）を有し、 能動表面（５）上に電子構成品（１）の少なくとも１つ
    の集積回路用の半導体ウェーハ（１３）を準備する方法
    ステップと、 半導体ウェーハ（１３）上の層のエピタキシャル成長に
    よって半導体ウェーハ（１３）の表面上に導電性の半導
    体材料とそれに続く真性導電性の半導体材料とから成る
    層順を成長させる方法ステップにおいて、上記導電層を
    真性導電層の下の埋込み層（７）とする方法ステップ
    と、 真性導電層を通して埋込み層（７）まで延びる導電性の
    環状層（１１）を、半導体ウェーハ（１３）の表面から
    取付ける方法ステップにおいて、環状層（１１）が電子
    構成品（１）の周辺領域に配設される方法ステップと、 環状層（１１）の内部に少なくとも１つの集積回路を製
    造するための半導体ウェーハ（１３）上での方法ステッ
    プの終了後に、半導体ウェーハ（１３）を半導体チップ
    （３）に個別化する方法ステップと、 遮蔽体（２）を備えた電子構成品（１）に半導体チップ
    （３）をパッケージする方法ステップとを有する方法。
  15. 【請求項１５】上記埋込み層（７）を製造するために半
    導体材料が少なくとも１×１０20ｃｍ -3の不純物濃度で
    ドーピングされることを特徴とする請求項１３または請
    求項１４記載の方法。
  16. 【請求項１６】半導体ウェーハ（１３）の表面（５）の
    接触面（８）上に、半田ボール（１９）または半田バン
    プ（２０）が、半導体ウェーハ（１３）を半導体チップ
    （３）に個別化する前に配設され、かつ半田付けされる
    ことを特徴とする請求項１４ないし１５のいずれか１項
    記載の方法。
  17. 【請求項１７】半田ボール（１９）または半田バンプ
    （２０）をプリント基板（１４）またはセラミック基板
    （１５）と接続する際に同時に少なくとも１つの半田ボ
    ール（１９）または半田バンプ（２０）が接地電位
    （９）に接続されることを特徴とする請求項１３ないし
    １６のいずれか１項記載の方法。
  18. 【請求項１８】まず第１に、半導体チップ（３）の接触
    面（８）が、ボンディング薄片（１６）の接続配線（１
    ７）に接続されることを特徴とする請求項１６記載の方
    法。
  19. 【請求項１９】ボンディング薄片（１６）の半田ボール
    （１９）または半田バンプ（２０）が、プリント基板
    （１４）またはセラミック基板（１５）の線（２１）に
    接続され、上記半田ボール（１９）または半田バンプ
    （２０）の少なくとも１つがプリント基板（１４）また
    はセラミック基板（１５）の接地導通線（２２）に接続
    されることを特徴とする請求項１８記載の方法。
  20. 【請求項２０】環状の接触面（８）が、環状層（１１）
    に接触する半導体チップ（３）の表面（５）の周辺領域
    （１２）に配設されることを特徴とする請求項１３ない
    し１９のいずれか１項に記載の方法。
  21. 【請求項２１】複数の環状に配設された半田ボール（１
    ９）または半田バンプ（２０）が半導体チップ（３）の
    周辺領域（１２）の環状層（１１）に電気的に接続され
    ることを特徴とする請求項１９記載の方法。
JP2001352373A 2000-11-17 2001-11-16 遮蔽体を備えた電子構成品とその製造方法 Expired - Lifetime JP3977058B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10065895A DE10065895C1 (de) 2000-11-17 2000-11-17 Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung
DE10065895.4 2000-11-17

Publications (2)

Publication Number Publication Date
JP2002208595A true JP2002208595A (ja) 2002-07-26
JP3977058B2 JP3977058B2 (ja) 2007-09-19

Family

ID=7669529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001352373A Expired - Lifetime JP3977058B2 (ja) 2000-11-17 2001-11-16 遮蔽体を備えた電子構成品とその製造方法

Country Status (3)

Country Link
US (2) US7045881B2 (ja)
JP (1) JP3977058B2 (ja)
DE (1) DE10065895C1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047733A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置及び半導体装置の製造方法
KR20140028643A (ko) * 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
DE10337256A1 (de) * 2002-11-21 2004-06-09 Giesecke & Devrient Gmbh Integrierte Schaltkreisanordnung und Verfahren zur Herstellung derselben
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
JP2005268428A (ja) * 2004-03-17 2005-09-29 Mitsubishi Electric Corp 基板の電磁シールド構造
JP5103032B2 (ja) * 2007-03-01 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
DE102017212799A1 (de) * 2017-07-26 2019-01-31 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4106049A (en) * 1976-02-23 1978-08-08 Tokyo Shibaura Electric Co., Ltd. Semiconductor device
FR2554638A1 (fr) * 1983-11-04 1985-05-10 Efcis Procede de fabrication de structures integrees de silicium sur ilots isoles du substrat
JPH0393266A (ja) * 1989-09-05 1991-04-18 Nec Corp 半導体メモリ
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
US5283454A (en) * 1992-09-11 1994-02-01 Motorola, Inc. Semiconductor device including very low sheet resistivity buried layer
JP2728070B2 (ja) * 1995-11-30 1998-03-18 日本電気株式会社 電界効果トランジスタ
US5897335A (en) * 1997-02-04 1999-04-27 Integrated Device Technology, Inc. Flip-chip bonding method
US5866943A (en) * 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
US6317333B1 (en) * 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
US6109530A (en) * 1998-07-08 2000-08-29 Motorola, Inc. Integrated circuit carrier package with battery coin cell
US6092281A (en) * 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047733A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置及び半導体装置の製造方法
KR20140028643A (ko) * 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지
KR101935502B1 (ko) * 2012-08-30 2019-04-03 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지

Also Published As

Publication number Publication date
US20020081819A1 (en) 2002-06-27
DE10065895C1 (de) 2002-05-23
US20060183306A1 (en) 2006-08-17
US7045881B2 (en) 2006-05-16
JP3977058B2 (ja) 2007-09-19

Similar Documents

Publication Publication Date Title
US11195787B2 (en) Semiconductor device including an antenna
US20180063948A1 (en) Fan-out wafer level packages having preformed embedded ground plane connections
US6537849B1 (en) Seal ring structure for radio frequency integrated circuits
US7687283B2 (en) Method of producing a semiconductor device having a magnetic layer formed thereon
US20090189256A1 (en) Manufacturing process of semiconductor device and semiconductor device
TW201205776A (en) Active chip on carrier or laminated chip having microelectronic element embedded therein
US10141271B1 (en) Semiconductor device having enhanced high-frequency capability and methods for making same
TW200919687A (en) Methods and apparatus for EMI shielding in multi-chip modules
US20060183306A1 (en) Method for producing an electronic component with shielding
WO2009011700A1 (en) Method of fabricating back-illuminated imaging sensors using a bump bonding technique
US11764161B2 (en) Ground connection for semiconductor device assembly
KR20120022797A (ko) 저 열저항 및 강건한 칩?규모?패키지（ｃｓｐ）, 구조 및 방법
TW201428900A (zh) 半導體封裝件及其製法
US9159711B2 (en) Integrated circuit systems including vertical inductors
US9343416B2 (en) Semiconductor device employing wafer level chip size package technology
TW201250976A (en) Semiconductor structure with recess and manufacturing method thereof
US6507103B2 (en) Semiconductor device
US7375397B2 (en) Semiconductor device having an SOI structure and method for manufacturing the same
WO1998057376A1 (en) Interconnection technique for hybrid integrated devices
US9991215B1 (en) Semiconductor structure with through substrate via and manufacturing method thereof
US9082738B2 (en) Semiconductor package with improved thermal properties
JP2007207796A (ja) 半導体装置の製造方法
TW201411787A (zh) 射頻裝置封裝及其製造方法
US11640946B2 (en) Protection of integrated circuits
US4152718A (en) Semiconductor structure for millimeter waves

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050921

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150