JP2002207972A - アダプタ装置、メモリ装置及び集積回路チップ - Google Patents

Abstract

(57)【要約】 【課題】 利用者の使用目的に応じて記憶容量を可変す
ることができ、使い勝手を良くする。 【解決手段】 メモリ装置１０は、ホスト機器１に装着
される筐体１１に複数設けられた装着部２２に対して、
メモリチップ２７を着脱可能とし、メモリチップ２７が
装着された筐体１１を端子部１３を挿入端としてホスト
機器１の挿入口２に挿入される。メモリチップ２７は、
筐体１１に内蔵された制御回路が構成された半導体素子
１２により、データの読出及び書込が制御される。メモ
リ装置１０は、装着部２２に装着されるメモリチップ２
７の装着枚数を変え、また、様々な記憶容量のメモリチ
ップ２７を装着部２２に装着するようにすることで、利
用者が所望する記憶容量になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリチップ等の
集積回路素子が着脱可能で、上記集積回路素子が装着さ
れた状態でホスト機器に装着されるアダプタ装置、この
アダプタ装置にメモリチップが装着されたメモリ装置及
び上記アダプタ装置に着脱可能な集積回路チップに関す
る。

【０００２】

【従来の技術】従来、パーソナルコンピュータやディジ
タルスチルカメラ等の情報処理装置の外部記憶装置とし
て、半導体メモリを記録媒体として用いる略板状のメモ
リ装置がある。このメモリ装置は、記憶容量が大きいも
ので６４メガバイト程度の情報信号を記録することがで
きるようになっている。

【０００３】

【発明が解決しようとする課題】ところで、このメモリ
装置をディジタルスチルカメラ等の外部記憶装置に用い
るときには、データサイズの比較的大きい画像データを
取り扱うことになることから、多くの画像データを一の
メモリ装置に保存することができない。したがって、利
用者は、新たにメモリ装置を購入する必要がある。

【０００４】また、このメモリ装置には、画像データの
他に楽曲データやコンピュータで処理される処理データ
等が保存されることもある。このとき、１つのメモリ装
置に多くの種類のデータを保存すると、利用者がメモリ
装置に保存したデータを忘れてしまうこと等が生じてし
まい、従って、これを防止するためデータ管理が煩雑な
ものになってしまう。

【０００５】更に、メモリ装置に楽曲データ等の著作権
により保護されたディジタルコンテンツを保存するとき
には、ディジタルコンテンツの違法コピーを防止するた
め、著作権管理機能を備える必要がある。このように、
メモリ装置では、保存する情報信号の種類に応じた機能
を付加することが必要になることがある。

【０００６】そこで、本発明の目的は、様々な機能を有
する集積回路チップを装置本体に装着し、集積回路チッ
プが装着された装置本体をホスト機器に装着することが
できるようにすることで、ホスト機器に様々な機能を付
加できるようにし、ホスト機器の利便性の向上を図るこ
とができる新規なアダプタ装置を提供することにある。

【０００７】また、本発明の目的は、装置本体に対して
メモリチップの着脱を可能にすることで、利用者の使用
目的に応じて記憶容量を可変することができるように
し、使い勝手を良くすることができる新規なメモリ装置
を提供することにある。

【０００８】更に、本発明の目的は、メモリチップの装
着部に、メモリ機能とは別の機能を有する集積回路素子
が内蔵されたチップを装着するできるようにすること
で、新たな機能を容易に付加することができるメモリ装
置を提供することにある。

【０００９】更に、本発明の目的は、ホスト機器に様々
な機能を付加するためのホスト機器に着脱可能な装置本
体に対して更に様々な機能を有した集積回路チップを提
供することにある。

【００１０】

【課題を解決するための手段】本発明に係るアダプタ装
置は、上述した課題を解決すべく、集積回路チップのア
ダプタ装置であり、ホスト機器に装着される略矩形状の
装置本体と、ホスト機器に電気的に接続するための装置
本体の一辺に設けられる第１の接続端子と、装置本体の
他辺に設けられた内部に集積回路素子が内蔵される集積
回路チップが挿入される挿入口に連続して設けられ、集
積回路チップが装着される一又は複数の装着部と、装着
部に設けられ、集積回路チップに設けられた端子群と電
気的に接続される第２の接続端子と、装置本体に内蔵さ
れ、装着部に装着された集積回路チップを制御する制御
部とを備える。

【００１１】本発明に係るメモリ装置は、上述した課題
を解決すべく、ホスト機器に装着される略矩形状の装置
本体と、内部にメモリ素子が内蔵される一又は複数のメ
モリチップと、装置本体の一辺に設けられるホスト機器
に電気的に接続するための第１の接続端子と、装置本体
の他辺に設けられたメモリチップが挿入される挿入口に
連続して設けられ、メモリチップが装着される一又は複
数の装着部と、装着部に設けられ、メモリチップに設け
られた端子群と電気的に接続される第２の接続端子と、
装置本体に内蔵され、装着部に装着された一又は複数の
メモリチップに対する情報信号の書込と読出を制御する
制御部とを備える。

【００１２】また、本発明に係る集積回路チップは、上
述した課題を解決すべく、ホスト機器に装着される略矩
形状の装置本体に着脱され、この装置本体に内蔵された
制御部によって制御される集積回路素子を内蔵した集積
回路チップであり、集積回路素子が内蔵され、装置本体
に設けられた装着部に着脱されるチップ本体と、チップ
本体の一辺に設けられ、装着部に設けられた接続端子に
接続されることにより制御部と集積回路素子との間で情
報信号のやり取りを行う端子群とを備える。

【００１３】

【発明の実施の形態】以下、本発明が適用されたアダプ
タ装置、メモリ装置及びこのメモリ装置に用いる集積回
路チップについて、図面を参照して説明する。

【００１４】このメモリ装置１０は、図１に示すよう
に、パーソナルコンピュータ、ディジタルスチルカメ
ラ、ディジタルビデオカメラ、オーディオ機器等のホス
ト機器１の外部記憶装置として用いられるものであり、
コンピュータで処理される処理データ、画像データ、ビ
デオデータ、楽曲データ等の情報信号が記憶されるもの
である。このようなメモリ装置１０は、図１に示すよう
に、ホスト機器１に設けられたメモリ装置１０の挿脱口
２よりホスト機器１に装着されて、情報信号の記録や再
生が行われる。

【００１５】以上のように用いられるメモリ装置１０
は、図２及び図５に示すように、短辺の長さＷ１を略２
１．４５ｍｍとなし、長辺の長さＷ２を５０ｍｍとな
し、厚さＷ３を２．８ｍｍとなす略矩形状に形成されて
いる。

【００１６】この板状メモリ１０は、図２、図３、図４
及び図５に示すように、装置本体を構成する上ハーフ１
０ａと下ハーフ１０ｂとからなる筐体１１を有する。筐
体１１を構成する上ハーフ１０ａと下ハーフ１０ｂと
は、剛性を有する合成樹脂をモールド成型して形成され
ている。このような上ハーフ１０ａと下ハーフ１０ｂと
を結合して構成された筐体１１には、内部に、情報信号
の書込や読出を行うための制御部が構成された半導体素
子１２が内蔵されている。筐体１１は、使用時に加わる
通常の外力等によっては曲がらない程度の機械的強度を
有するように形成され、内部の半導体素子１２の保護を
図っている。

【００１７】筐体１１の一方の短辺側には、前面１１ａ
から底面１１ｂに亘るように、端子部１３が形成されて
いる。この端子部１３は、電極の数だけ仕切壁１４によ
って、ホスト機器１側に設けられた端子群が係合する係
合凹部１５が区画されており、これら係合凹部１５の底
面に、互いに仕切壁１４によって分離された複数の電極
１６が設けられている。電極１６は、係合凹部１５の底
面に設けられることで、係合凹部１５により手指等が直
接触れることが防止され保護されている。この筐体１１
においては、１０個の電極１６が設けられている。そし
て、ホスト機器１とのデータのやり取りは、シリアルイ
ンターフェースにより、端子部１３に設けられた電極１
６を介して行われる。具体的に、複数の電極１６は、少
なくともシリアルプロトコルバスステート信号ＢＳの入
力端子、シリアルプロトコルデータ信号ＳＤＩＯの入力
端子、シリアルクロックＳＣＬＫの入力端子であり、更
に電源電圧ＶＣＣ端子、リザーブ（予備）端子である。

【００１８】また、筐体１１の端子部１３が形成された
前面１１ａ側の一方のコーナ部には、利用者がホスト機
器１への挿入方向を容易に判別することができるように
するため面取り部１７が設けられている。筐体１１の面
取り部１７が形成された側の側面１１ｃには、底面１１
ｂ側を開放した誤挿入防止溝１８が面取り部１７に連続
して形成されている。この面取り部１７及び誤挿入防止
溝１８は、メモリ装置１０をホスト機器１に装着すると
き、ホスト機器１に対する挿入方向を規制して誤挿入を
防止する。すなわち、面取り部１７及び誤挿入防止溝１
８は、正規な状態でメモリ装置１０が挿入口２より挿入
されなかったときには、電極１６とホスト機器１側の端
子群が仕切壁１４により区画された係合凹部１５に係合
しないようにし、電極１６がホスト機器１側の端子群と
接触しないようにしている。

【００１９】また、筐体１１の一方の側面１１ｃの前面
１１ａ側には、ホスト機器１に挿入されたとき、ホスト
機器１側に設けられた弾性係合片に係合してホスト機器
１からの脱落を防止する脱落防止用凹部１９が底面１１
ｂ側が開放されて形成されている。また、筐体１１の他
方の側面１１ｄ側の略中央部には、ホスト機器１側に設
けられた排出機構が係合される係合凹部２１が底面１１
ｂ側が開放されて形成されている。

【００２０】ところで、以上のような筐体１１には、図
２及び図６に示すように、メモリチップ２７が着脱され
る装着部２２が長手方向に３つ並んで設けられている。
各装着部２２は、筐体１１の一方の側面１１ｃ側に設け
られた挿脱口２３に連続して設けられ、上ハーフ１０ａ
が構成する筐体１１の平面１１ｅ側に、メモリチップ２
７の挿脱を手指等で行うことができるように開口部２４
が形成されてなる。このような装着部２２は、メモリチ
ップ２７と同じ大きさに形成され、メモリチップ２７が
装着されたとき、メモリチップ２７の挿脱口２３より外
部に臨む背面２８ｅが筐体１１の側面１１ｃと面一をな
すように形成されている。これによって、メモリ装置１
０は、メモリチップ２７が装着部２２に装着されたとき
も、メモリチップ２７の背面が側面１１ｃより突出する
ことが無くなり、ホスト機器１の挿脱を円滑に行うこと
ができ、また、手触りが良くなる。

【００２１】また、装着部２２の底面２２ａは、メモリ
チップ２７の挿脱を行う際の挿脱用ガイド部としても機
能するものであり、また、最内方に、メモリチップ２７
と電気的接続を図るための接続端子２５が形成されてい
る。更に、装着部２２には、メモリチップ２７の挿入方
向と平行な側面２２ｂ及びメモリチップ２７の挿入端が
突き当てられる側面２２ｃにメモリチップ２７の挿脱を
ガイドすると共に、装着位置を規制するガイド凹部２６
が形成されている。

【００２２】以上のような装着部２２に装着されるメモ
リチップ２７は、図６に示すように、上記筐体１１と同
じ材料によりモールド成型された装着部２２と略同じ大
きさの略矩形状のチップ本体２８を有する。このチップ
本体２８の内部には、半導体メモリであるフラッシュメ
モリ２９が一又は複数内蔵されている。このフラッシュ
メモリ２９は、例えば４ＭＢ、８ＭＢ、１６ＭＢ、３２
ＭＢ、６４ＭＢ、１２８ＭＢ・・・の記憶容量を有す
る。

【００２３】このチップ本体２８の前面２８ａ側、すな
わち装着部２２への挿入端側の底面２８ｂには、装着部
２２に設けられた接続端子２５と電気的に接続される複
数の端子３１が設けられている。フラッシュメモリ２９
は、端子３１が装着部２２の接続端子２５に電気的に接
続されることで、筐体１１側に配設された半導体素子１
２に構成された制御回路によってデータの書込や読出が
行われる。

【００２４】また、チップ本体２８の前面２８ａ及び前
面２８ａと隣り合う両側面２８ｃ，２８ｄの底面２８ｂ
側には、装着部２２への挿入をガイドするガイド部３２
が突出して形成されている。このガイド部３２は、装着
部２２に設けられたガイド凹部２６に係合することで、
メモリチップ２７の挿脱のガイドを行う。

【００２５】なお、装着部２２には、装着部２２に装着
されたメモリチップ２７の脱落を防止するため、例えば
挿脱口２３の近傍に脱落防止部材を設けるようにしても
よい。また、装着部２２の数も、３つに限定されるもの
ではなく、１つでもよく、また、２つ若しくは４つ以上
であってもよい。

【００２６】次に、以上のようなメモリ装置１０とこの
メモリ装置１０が装着されるホスト機器１の回路構成に
ついて図７を参照して説明する。

【００２７】先ず、メモリ装置１０の回路構成について
説明すると、メモリ装置１０の筐体１１内の半導体素子
１２に構成された制御部４１は、メモリチップ２７のフ
ラッシュメモリ２９へのデータの書込又はフラッシュメ
モリ２９からのデータの読出を制御するメモリコントロ
ーラ４２と、データの書込又は読出のための各種パラメ
ータを有するレジスタ４３と、データを一時的に記憶す
るページバッファ４４と、ホスト機器１との間でデータ
のやり取りをするためのシリアル／パラレル・パラレル
／シリアル・インターフェース（以下、Ｓ／Ｐ・Ｐ／Ｓ
インターフェースという。）４５とを有する。更に、メ
モリ装置１０の装置本体を構成する筐体１１には、メモ
リチップ２７のフラッシュメモリ２９と筐体１１の制御
部４１との間でデータのやり取りを行うためのチップイ
ンターフェース４６が設けられている。このチップイン
ターフェース４６は、様々な機能を有するチップが装着
部２２に装着されたときに制御部４１とデータのやり取
りを行うことができるようにするインターフェースであ
る。

【００２８】また、筐体１１に着脱されるメモリチップ
２７には、１つのフラッシュメモリ２９と、チップイン
ターフェース４６と接続されて制御部４１とデータのや
り取りを行うチップインターフェース４７とが設けられ
ている。

【００２９】次に、ホスト機器１の回路構成について説
明すると、このホスト機器１は、メモリ装置１０のファ
イル管理を行うファイルマネージャ５１と、メモリ装置
１０の制御部４１のレジスタ４３やページバッファ４４
へのアクセスを実行する転送プロトコルインターフェー
ス５２と、３つの信号線、すなわちシリアルクロックＳ
ＣＬＫとバスステートＢＳとシリアルデータ入出力ＳＤ
ＩＯにおいてデータ転送を行うためのプロトコルを規定
するシリアルインターフェース５３とを有する。ファイ
ルマネージャ５１は、ホスト機器１のＣＰＵ等の制御部
がアプリケーションを実行することにより実現される。

【００３０】以上のようなメモリ装置１０の使用方法に
ついて説明すると、先ず、筐体１１に対するメモリチッ
プ２７の着脱は、図６に示すように、メモリチップ２７
が端子３１が設けられた前面２８ａを挿入端として、筐
体１１の側面１１ｃに設けられた挿脱口２３より挿入さ
れる。このとき、メモリチップ２７は、チップ本体２８
のガイド部３２を装着部２２側のガイド凹部２６に係合
させて、挿脱口２３より装着部２２内に挿入される。し
たがって、利用者は、円滑にメモリチップ２７の装着部
２２への挿入を行うことができる。そして、メモリチッ
プ２７の挿入が完了すると、メモリチップ２７は、端子
３１が装着部２２の接続端子２５に接触されることによ
り、図７に示すメモリチップ２７側のチップインターフ
ェース４７が筐体１１側のチップインターフェース４６
に接続されることになる。

【００３１】メモリチップ２７の装着部２２への装着が
完了したとき、メモリチップ２７を構成するチップ本体
２８の背面２８ｅは、筐体１１の挿脱口２３が設けられ
た側面１１ｃと略面一の状態となる。したがって、メモ
リ装置１０は、ホスト機器１への挿入を円滑に行うこと
ができると共に、利用者がメモリ装置１０を持ったとき
の感触が悪くなることを防止できる。

【００３２】また、筐体１１に設けられた３つの装着部
２２へは、全ての装着部２２にメモリチップ２７を装着
する必要はなく、１枚又は２枚装着するだけでもよく、
また、記憶容量の同じメモリチップ２７を装着するだけ
でなく、記憶容量の異なるメモリチップ２７を装着する
こともできる。したがって、利用者は、使用目的に応じ
てメモリ装置１０の全体の記憶容量を自由に決めること
ができる。更に、利用者は、各装着部２２に、楽曲デー
タを保存したメモリチップ２７と画像データを保存した
メモリチップ２７とコンピュータにより処理される処理
データを保存したメモリチップ２７を装着する又は著作
権管理が必要なデータを保存したメモリチップ２７と著
作権管理が必要でないメモリチップ２７を装着するとい
ったように、データの種類に応じて分類してデータが保
存されたメモリチップ２７を装着することができる。こ
れによって、利用者は、データ管理を容易に行うことが
できる。

【００３３】また、筐体１１よりメモリチップ２７を取
り出すときには、開口部２４より外部に臨まされたメモ
リチップ２７を挿脱口２３の方向にスライドすることに
よって容易に行うことができる。

【００３４】以上のようにして、装着部２２の少なくと
も１つにメモリチップ２７が装着されたメモリ装置１０
は、図１に示すように、筐体１１の端子部１３が設けら
れた前面１１ａを挿入端として、ホスト機器１の挿脱口
２に挿入される。このとき、筐体１１には、前面１１ａ
側に面取り部１７と誤挿入防止溝１８が設けられてい
る。したがって、メモリ装置１０では、正規でない状
態、例えば裏返しの状態でメモリ装置１０を挿脱口２よ
り挿入したときには挿入が阻止され、誤挿入を防止する
ことができる。そして、正規な状態でホスト機器１の装
着部に装着されたメモリ装置１０は、脱落防止用凹部１
９にホスト機器１の装着部に設けられた弾性係合片等が
係合されることで、装着部に確実に装着され、脱落が防
止される。

【００３５】メモリ装置１０がホスト機器１に装着され
ると、電極１６にホスト機器１側の端子群が接触され、
図７に示すように、メモリ装置１０側のＳ／Ｐ・Ｐ／Ｓ
インターフェース４５がホスト機器１側のシリアルイン
ターフェース５３に接続される。すると、Ｓ／Ｐ・Ｐ／
Ｓインターフェース４５には、ホスト機器１からシリア
ルプロトコルバスステート信号ＢＳとシリアルクロック
ＳＣＬＫが供給される。そして、ホスト機器１の全体を
制御するＣＰＵ等の制御部は、アプリケーションを実行
することによりファールマネージャ５１を実現し、この
ファールマネージャ５１は、筐体１１の装着部２２に装
着されたメモリチップ２７のフラッシュメモリ２９より
ファイル名、データサイズ等のデータの情報の読出を行
う。

【００３６】メモリチップ２７のフラッシュメモリ２９
にデータを書き込むとき、ファイルマネージャ５１は、
自らを更新すると共に転送プロトコルインターフェース
５２とシリアルインターフェース５３とを介してメモリ
装置１０にデータを出力する。そして、ファイルマネー
ジャ５１からの制御信号に基づいて、メモリコントロー
ラ４２は、シリアルプロトコルバスステート信号ＢＳと
シリアルクロックＳＣＬＫに従って、ホスト機器１から
入力されるデータをＳ／Ｐ・Ｐ／Ｓインターフェース４
５を介してページバッファ４４に一時的に記憶し、次い
で、チップインターフェース４６，４７を介して所定番
地の装着部２２に装着されたメモリチップ２７のフラッ
シュメモリ２９にデータを記憶する。

【００３７】また、所定番地のメモリチップ２７のフラ
ッシュメモリ２９に記憶されたデータを読み出すとき、
ファイルマネージャ５１からの制御信号に基づいて、メ
モリコントローラ４２は、シリアルプロトコルバスステ
ート信号ＢＳとシリアルクロックＳＣＬＫに従って、所
定のメモリチップ２７のフラッシュメモリ２９よりデー
タをページバッファ４４に読み出し、次いで、Ｓ／Ｐ・
Ｐ／Ｓインターフェース４５を介してホスト機器１に出
力する。そして、ファイルマネージャ５１は、シリアル
インターフェース５３と転送プロトコルインターフェー
ス５２を介してデータの読出を行う。

【００３８】なお、ホスト機器１の装着部２２に装着さ
れたメモリ装置１０は、筐体１１の係合凹部２１に係合
された排出機構によって挿脱口２より外部に排出され
る。

【００３９】また、メモリチップ２７は、単体で、ホス
ト機器の外部記憶装置として用いることもできる。この
ときには、上記メモリ装置１０の装置本体を構成する筐
体１１は、メモリチップ２７を直接装着部に装着するこ
とができないホスト機器でデータの読出や書込を行うと
きのアダプタ装置として機能する。

【００４０】以上のようなメモリ装置１０によれば、メ
モリチップ２７の交換だけで、全体の記憶容量を決める
ことができ、利用者は、使用目的に応じてメモリ装置１
０の記憶容量を変えることができ使い勝手を良くするこ
とができる。また、利用者は、装着部２２毎に用途を使
い分けることができる。例えば、１番地の装着部２２に
装着されたメモリチップ２７には、楽曲データを保存
し、２番地の装着部２２に装着されたメモリチップ２７
に画像データを保存し、３番地の装着部２２に装着され
たメモリチップ２７にコンピュータで処理される処理デ
ータを保存することができる。したがって、利用者は、
データ管理を容易に行うことができる。更に、利用者
は、更なるメモリが必要なとき、メモリチップ２７のみ
を購入すればよいことから、経済的な負担を軽減するこ
とができる。

【００４１】なお、チップ本体２８には、上述したフラ
ッシュメモリ２９の他に、集積回路素子として、論理回
路が組み込まれた集積回路素子を内蔵してもよい。

【００４２】例えば、図８に示す例は、１番地と２番地
の装着部２２に、メモリチップ２７を装着し、３番地の
装着部２２に著作権保護チップ６１を装着したものであ
る。１番地と２番地の装着部２２にメモリチップ２７を
装着し、これらのメモリチップ２７に著作権保護された
ディジタル信号の楽曲データや画像データやビデオデー
タ等のディジタルコンテンツを保存するときには、メモ
リチップ２７に保存されたディジタルコンテンツの違法
なコピーを防止するため、利用者のＩＤ等を保存する必
要がある。そこで、このメモリ装置では、チップ本体２
８内に、３番地に利用者ＩＤ等を保存し、また、認証を
行うことができる論理回路が組み込まれた集積回路チッ
プを内蔵した著作権保護チップ６１を３番地の装着部２
２に装着する。これによって、本発明では、著作権保護
機能付きのメモリ装置を構成することができる。

【００４３】また、図９に示す例は、１番地の装着部２
２にメモリチップ２７を装着し、２番地の装着部２２に
送受信回路チップ６２を装着し、３番地の装着部２２に
アンテナチップ６３を装着したものである。これによっ
て、メモリ装置間でデータの送受信を行うことができ
る。

【００４４】なお、勿論、これらのチップ２７，６１，
６２，６３が装着される装着部２２の番地は特に限定さ
れるものではない。

【００４５】以上のように、本発明が適用されたメモリ
装置では、筐体１１の装着部２２に、様々な機能を有す
る集積回路チップを装着することができることから、１
つの筐体１１でメモリ機能に様々な機能を付加すること
ができる。

【００４６】なお、本発明では、アダプタ装置である筐
体１１に設けられた複数の装着部の全てに、メモリチッ
プ２７以外の集積回路チップを装着するようにしてもよ
い。アダプタ装置である筐体１１にメモリチップ２７以
外の集積回路チップを装着したとき、これは、ホスト機
器の機能拡張装置として機能する。

【００４７】

【発明の効果】本発明に係るアダプタ装置によれば、装
着部に装着される集積回路チップを交換することで、集
積回路チップが有する機能をホスト機器の機能に付加す
ることができ、ホスト機器の利便性の向上を図ることが
できる。

【００４８】本発明に係るメモリ装置によれば、メモリ
チップの交換だけで、全体の記憶容量を決めることがで
き、利用者は、使用目的に応じてメモリ装置の記憶容量
を変えることができ使い勝手を良くすることができる。
また、利用者は、装着部毎にメモリチップの用途を使い
分けることができる。したがって、利用者は、データ管
理を容易に行うことができる。更に、利用者は、更なる
メモリが必要なとき、メモリチップのみを購入すればよ
いことから、経済的な負担を軽減することができる。

【００４９】本発明に係る集積回路チップによれば、チ
ップ本体内に内蔵された集積回路素子にメモリ素子、著
作権保護回路素子、送受信回路素子、アンテナ素子、電
源回路素子等を用いることで、この集積回路チップが装
着されたアダプタ装置をホスト機器に装着するだけで、
容易にホスト機器に機能を付加することができるように
なる。また、アダプタ装置にメモリチップの他に、メモ
リ機能以外の機能を有する集積回路チップを装着するこ
とで、メモリ装置に様々な機能を付加することができ、
メモリ装置の用途を広げることができる。

【図面の簡単な説明】

【図１】本発明が適用されたメモリ装置の使用態様を説
明する図である。

【図２】上記メモリ装置の平面図である。

【図３】上記メモリ装置の正面図である。

【図４】上記メモリ装置の底面図である。

【図５】上記メモリ装置の側面図である。

【図６】上記メモリ装置に着脱可能なメモリチップとこ
のメモリチップが装着される装着部を説明するための斜
視図である。

【図７】上記メモリ装置とホスト機器の回路構成を説明
するブロック図である。

【図８】筐体に設けられた装着部にメモリチップと著作
権保護チップとを装着した例を説明する図である。

【図９】上記装着部にメモリチップと送受信回路チップ
とアンテナチップとを装着して例を説明する図である。

【符号の説明】

１ ホスト機器、２ 挿脱口、１０ メモリ装置、１１
筐体、１２ 半導体素子、１３ 端子部、２２ 装着
部、２３ 挿脱口、２４ 開口部、２５ 接続端子、２
６ ガイド凹部、２７ メモリチップ、２８ チップ本
体、２９ フラッシュメモリ、３１ 端子、３２ ガイ
ド部

フロントページの続き (72)発明者 遠藤 克己 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5B058 CA13 KA40 YA18

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ホスト機器に装着される略矩形状の装置
   本体と、 上記ホスト機器に電気的に接続するための上記装置本体
   の一辺に設けられる第１の接続端子と、 上記装置本体の他辺に設けられた内部に集積回路素子が
   内蔵される集積回路チップが挿入される挿入口に連続し
   て設けられ、上記集積回路チップが装着される一又は複
   数の装着部と、 上記装着部に設けられ、上記集積回路チップに設けられ
   た端子群と電気的に接続される第２の接続端子と、 上記装置本体に内蔵され、上記装着部に装着された上記
   集積回路チップを制御する制御部とを備えるアダプタ装
   置。
2. 【請求項２】 ホスト機器に装着される略矩形状の装置
   本体と、 内部にメモリ素子が内蔵される一又は複数のメモリチッ
   プと、 上記装置本体の一辺に設けられる上記ホスト機器に電気
   的に接続するための第１の接続端子と、 上記装置本体の他辺に設けられた上記メモリチップが挿
   入される挿入口に連続して設けられ、上記メモリチップ
   が装着される一又は複数の装着部と、 上記装着部に設けられ、上記メモリチップに設けられた
   端子群と電気的に接続される第２の接続端子と、 上記装置本体に内蔵され、上記装着部に装着された一又
   は複数のメモリチップに対する情報信号の書込と読出を
   制御する制御部とを備えるメモリ装置。
3. 【請求項３】 上記装置本体は、短辺を略２１．４５ｍ
   ｍとなし、長辺を略５０ｍｍとなし、厚さを略２．８ｍ
   ｍとなすことを特徴とする請求項２記載のメモリ装置。
4. 【請求項４】 上記装置本体の装着部には、論理回路が
   構成された集積回路素子が内蔵された上記メモリチップ
   と同形状の更なるチップが装着可能であることを特徴と
   する請求項２記載のメモリ装置。
5. 【請求項５】 上記メモリ素子は、フラッシュメモリで
   あることを特徴とする請求項２記載のメモリ装置。
6. 【請求項６】 ホスト機器に装着される略矩形状の装置
   本体に着脱され、この装置本体に内蔵された制御部によ
   って制御される集積回路素子を内蔵した集積回路チップ
   であり、 上記集積回路素子が内蔵され、上記装置本体に設けられ
   た装着部に着脱されるチップ本体と、 上記チップ本体の一辺に設けられ、上記装着部に設けら
   れた接続端子に接続されることにより上記制御部と上記
   集積回路素子との間で情報信号のやり取りを行う端子群
   とを備える集積回路チップ。
7. 【請求項７】 上記集積回路素子は、フラッシュメモリ
   であることを特徴とする請求項６記載の集積回路チッ
   プ。
8. 【請求項８】 上記集積回路素子は、論理回路素子であ
   ることを特徴とする請求項６記載の集積回路チップ。