JP2002198744A - 変調器 - Google Patents
変調器Info
- Publication number
- JP2002198744A JP2002198744A JP2001316622A JP2001316622A JP2002198744A JP 2002198744 A JP2002198744 A JP 2002198744A JP 2001316622 A JP2001316622 A JP 2001316622A JP 2001316622 A JP2001316622 A JP 2001316622A JP 2002198744 A JP2002198744 A JP 2002198744A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- transistor
- video signal
- transistors
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplitude Modulation (AREA)
- Amplifiers (AREA)
Abstract
する。 【解決手段】 一方の入力端にビデオ信号が入力され、
他方の入力端に基準電圧が印加されたオペアンプ1と、
搬送波信号とオペアンプ1によって増幅されたビデオ信
号とが入力されるビデオミキサ3とを備え、ビデオミキ
サ3は二組の差動増幅器3a、3bから構成し、一方の
差動増幅器3aを構成する差動トランジスタのエミッタ
にビデオ信号を入力し、他方の増幅器3bを構成する差
動トランジスタのエミッタに基準電圧を印加してビデオ
ミキサ3の温度による利得の増減方向に対応して基準電
圧を増減させた。
Description
送信機等に使用される変調器に関する。
ジョン信号送信機においては、ビデオ信号によって搬送
波を変調して30MHz帯のPAL仕様(欧州仕様)乃
至40MHz帯のNTSC仕様(米国仕様)の中間周波
信号を得るための変調器が使用されている。
している。変調信号としてのビデオ信号Vdはオペアン
プ31の反転入力端(−)に入力され、非反転入力端
(+)には基準電圧Erが印加される。
ンジスタを有する第一の差動増幅器32aと第二の差動
増幅器32bとからなるダブルバランスミキサで構成さ
れるので、第一の差動増幅器32aにおける第一のトラ
ンジスタTR1と第二のトランジスタTR2との各エミ
ッタは互いに接続され、第二の差動増幅器32bにおけ
る第三のトランジスタTR3と第四のトランジスタTR
4との各エミッタも互いに接続される。そして、オペア
ンプ31の出力端が第一及び第二のトランジスタTR
1、TR2のエミッタに接続される。
トランジスタTR4との各べースが互いに接続され、第
二のトランジスタTR2と第三のトランジスタTR3と
の各ベースが互いに接続される。さらに、第一のトラン
ジスタTR1と第三のトランジスタTR3との各コレク
タが互いに接続され、第二のトランジスタTR2と第四
のトランジスタTR4との各コレクタが互いに接続され
る。
1、TR2のエミッタが抵抗33を介して接地され、第
三及び第四のトランジスタTR3、TR4のエミッタが
抵抗34を介して接地される。また、第一及び第三のト
ランジスタTR1、TR3のコレクタと、第二及び第四
のトランジスタTR2、TR4のコレクタとはトランス
からなる平衡/不平衡変換器35の一方側の端子に接続
される。そして、他方側の端子の一つがチョークインダ
クタ36を介して電源端子37に接続される。他方側の
もう一つの端子はコンデンサ38によって高周波的に接
地される。
クタ36との接続点と出力端39との間にはπ型に接続
された抵抗減衰回路40が接続される。
衰回路41、平衡/不平衡変換器42を介して平衡型増
幅器43に入力され、増幅されて第一及び第四のトラン
ジスタTR1、TR4のベースと第二及び第三のトラン
ジスタTR2、TR3のベースとの間に平衡入力され
る。
ビデオ信号に対しては不平衡入力型として動作し、搬送
波信号に対しては平衡入力型として動作する。そして、
出力端39には図5のAに示すような波形の変調された
信号、すなわち、複合映像信号が出力され、その変調度
(M/C)はオペアンプ31の基準電圧Erによって設
定される。
スミキサ32内の各トランジスタの電流は周囲温度によ
って変化するため、利得も変化し、結果的に変調度が変
化するという問題を有している。例えば、温度変化によ
ってトランジスタの電流が増加した場合、利得が大きく
なったとすると、複合映像信号の振幅は図5のBにその
波形を示すようにMからM′と大きくなる。一方、映像
信号の最低レベルEは基準電圧Erが一定であることか
ら、変調度M′/C′は温度の変化前に対して大きくな
る方向に変化する。
して変調度が変化しないようにすることを目的とする。
ため、本発明の変調器は、一方の入力端にビデオ信号が
入力され、他方の入力端に基準電圧が印加されたオペア
ンプと、搬送波信号と前記オペアンプによって増幅され
たビデオ信号とが入力されるビデオミキサとを備え、前
記ビデオミキサの温度による利得の増減方向に対応して
前記基準電圧を増減するようにした。
ジスタをそれぞれに有する第一の差動増幅器と第二の差
動増幅器とからなるダブルバランスミキサによって構成
し、前記オペアンプによって増幅された前記ビデオ信号
を前記第一の差動増幅器のトランジスタのエミッタに入
力すると共に、前記第一の差動増幅器の二つのトランジ
スタのベース間及び前記第二の差動増幅器の二つのトラ
ンジスタのベース間に搬送波信号を入力し、前記第二の
差動増幅器のトランジスタのエミッタの電圧を前記基準
電圧に重畳した。
タのエミッタとグランドとの間にインピーダンス可変手
段を設けた。
カットコンデンサと可変抵抗器とからなる直列回路で構
成した。
している。変調信号としてのビデオ信号Vdはオペアン
プ1の反転入力端(−)に入力され、非反転入力端
(+)には基準電圧Erが印加される。この基準電圧E
rは電源電圧+Bを可変抵抗器2で分圧することによっ
て得ている。
は、それぞれに二つのトランジスタを有する第一の差動
増幅器3aと第二の差動増幅器3bとからなるダブルバ
ランスミキサで構成されるので、第一の差動増幅器3a
における第一のトランジスタTR1と第二のトランジス
タTR2との各エミッタは互いに接続され、第二の差動
増幅器3bにおける第三のトランジスタTR3と第四の
トランジスタTR4との各エミッタも互いに接続され
る。第一及び第二のトランジスタTR1、TR2のエミ
ッタは抵抗4を介して接地され、第三及び第四のトラン
ジスタTR3、TR4のエミッタは抵抗5を介して接地
される。また、抵抗5には直流カットコンデンサ16と
可変抵抗器17とからなる直列回路が並列に接続され
る。
複合映像信号を取り出すために、オペアンプ1によって
増幅されたビデオ信号は第一の差動増幅器3aの第一及
び第二のトランジスタTR1、TR2のエミッタにのみ
入力される。また、第二の差動増幅器3bの第三及び第
四のトランジスタTR3、TR4のエミッタに現れる電
圧は可変抵抗器2による分圧によって得られた基準電圧
Erに重畳される。
トランジスタTR4との各べーが互いに接続され、第二
のトランジスタTR2と第三のトランジスタTR3との
各ベースが互いに接続される。さらに、第一のトランジ
スタTR1と第三のトランジスタTR3との各コレクタ
が互いに接続され、第二のトランジスタTR2と第四の
トランジスタTR4との各コレクタが互いに接続され
る。
1、TR3のコレクタと、第二及び第四のトランジスタ
TR2、TR4のコレクタとはトランスからなる平衡/
不平衡変換器6の一方側の二つの端子にそれぞれ接続さ
れる。他方側の端子の一つがチョークインダクタ7を介
して電源端子8に接続される。電源端子8には電源電圧
+Bが印加される。他方側のもう一つの端子は接地コン
デンサ9によって高周波的に接地される。
タ7との接続点と出力端10との間にはπ型に接続され
た抵抗減衰回路11が接続される。
衰回路12、平衡/不平衡変換器13を介して平衡型増
幅器14に入力され、増幅された搬送波信号は第一及び
第四のトランジスタTR1、TR4のベースと第二及び
第三のトランジスタTR2、TR3のベースとの間に平
衡入力される。
て増幅されたビデオ信号の波形は図2に示すようにな
り、基準電圧Erを変えるとビデオ信号のレベルが上下
する。そして、ビデオ信号によって搬送波信号を変調す
ると出力端10には図3Aに示すような波形の被変調信
号、すなわち、複合映像信号が出力され、その変調度
(M/C)はオペアンプ1の基準電圧Erによって所定
のレベルとなるように設定される。
内のトランジスタTR1〜TR4の電流が増加して、そ
の結果、例えば利得が高くなると、被変調信号の波形は
図3のBに示すようにビデオ信号の振幅がMからM′と
大きくなる。しかし、温度変化によって各トランジスタ
の電流が増加することで第二の差動増幅器3bにおける
第三及び第四のトランジスタTR3、TR4のエミッタ
の電圧が高くなり、これが基準電圧Erに重畳されるの
で、オペアンプ3の非反転入力端(+)に加わる実際の
基準電圧Er′はErよりもΔErだけ高くなる。この
加算された後の基準電圧Er′がErに対してM′/M
倍となるように設定しておけば変調度M′/C″は変化
しないことになる。
TR3、TR4のエミッタ電圧を重畳するための抵抗1
5や基準電圧Erを得るための分圧回路(可変抵抗器2
等)の抵抗値の設定によって容易に行える。
増幅器3aにおける第一、第二のトランジスタTR1、
TR2のエミッタにビデオ信号が入力され、第二の差動
増幅器3bにおける第三、第四のトランジスタTR3、
TR4のエミッタにはビデオ信号が入力されずに直流電
圧のみが与えられている。そのため、第一の差動増幅器
3aの動作と第二の差動増幅器3bの動作とに差が生じ
る。すると、第一の差動増幅器3aから出力される搬送
波と第二の差動増幅器3bから出力される搬送波との間
に位相差が生じ、ICPM(残留位相変調)特性が劣化
してしまう。
bの再三及び第四のトランジスタTR3、TR4のエミ
ッタに接続されているインピーダンス可変手段である可
変抵抗器17を調整して位相差をなくすようにしてい
る。可変抵抗器17の抵抗値調整によってエミッタから
前段を見たインピーダンスが変わるので第二の差動増幅
器3bから出力される搬送波の位相が変化し、此を第一
の差動増幅器3aから出力される搬送波の位相と合わせ
る異が出来る。この場合、各エミッタの直流電圧が変化
しないように、可変抵抗器17を直流カットコンデンサ
16によってエミッタに接続している。
の入力端にビデオ信号が入力され、他方の入力端に基準
電圧が印加されたオペアンプと、搬送波信号とオペアン
プによって増幅されたビデオ信号とが入力されるビデオ
ミキサとを備え、ビデオミキサの温度による利得の増減
方向に対応して基準電圧を増減するようにしたので、温
度変化に対して変調度が変化しないようにすることがで
きる。
タをそれぞれに有する第一の差動増幅器と第二の差動増
幅器とからなるダブルバランスミキサによって構成し、
オペアンプによって増幅されたビデオ信号を第一の差動
増幅器のトランジスタのエミッタに入力すると共に、第
一の差動増幅器の二つのトランジスタのベース間及び第
二の差動増幅器の二つのトランジスタのベース間に搬送
波信号を入力し、第二の差動増幅器のトランジスタのエ
ミッタの電圧を基準電圧に重畳したので、温度によって
トランジスタの電流が変化してもそのときのエミッタ電
圧が自動的に基準電圧に重畳されるので、変調度の変化
が押さえられる。
エミッタとグランドとの間にインピーダンス可変手段を
設けたので、これのインピーダンスを変えることで第一
の差動増幅器から出力される搬送波と第二の差動増幅器
から出力される搬送波との位相を同じにすることが出来
る。
トコンデンサと可変抵抗器とからなる直列回路で構成し
たので、第二の差動増幅器におけるトランジスタのエミ
ッタバイアス電圧が変化しないで済む。
図である。
図である。
である。
Claims (4)
- 【請求項1】 一方の入力端にビデオ信号が入力され、
他方の入力端に基準電圧が印加されたオペアンプと、搬
送波信号と前記オペアンプによって増幅されたビデオ信
号とが入力されるビデオミキサとを備え、前記ビデオミ
キサの温度による利得の増減方向に対応して前記基準電
圧を増減するようにしたことを特徴とする変調器。 - 【請求項2】 前記ビデオミキサを、二つのトランジス
タをそれぞれに有する第一の差動増幅器と第二の差動増
幅器とからなるダブルバランスミキサによって構成し、
前記オペアンプによって増幅された前記ビデオ信号を前
記第一の差動増幅器のトランジスタのエミッタに入力す
ると共に、前記第一の差動増幅器の二つのトランジスタ
のベース間及び前記第二の差動増幅器の二つのトランジ
スタのベース間に搬送波信号を入力し、前記第二の差動
増幅器のトランジスタのエミッタの電圧を前記基準電圧
に重畳したことを特徴とする請求項2に記載の変調器。 - 【請求項3】 前記第二の差動増幅器のトランジスタの
エミッタとグランドとの間にインピーダンス可変手段を
設けたことを特徴とする請求項2に記載の変調器。 - 【請求項4】 前記インピーダンス可変手段を直流カッ
トコンデンサと可変抵抗器とからなる直列回路で構成し
たことを特徴とする請求項3に記載の変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001316622A JP2002198744A (ja) | 2000-10-19 | 2001-10-15 | 変調器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-324687 | 2000-10-19 | ||
JP2000324687 | 2000-10-19 | ||
JP2001316622A JP2002198744A (ja) | 2000-10-19 | 2001-10-15 | 変調器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002198744A true JP2002198744A (ja) | 2002-07-12 |
Family
ID=26602694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001316622A Withdrawn JP2002198744A (ja) | 2000-10-19 | 2001-10-15 | 変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002198744A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7622684B2 (en) * | 2005-11-02 | 2009-11-24 | Panasonic Corporation | Electronic component package |
-
2001
- 2001-10-15 JP JP2001316622A patent/JP2002198744A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7622684B2 (en) * | 2005-11-02 | 2009-11-24 | Panasonic Corporation | Electronic component package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8232667B2 (en) | System and method for data transmission over a power line of a switch mode power supply by frequency modulating the switch frequency thereof | |
US6426677B1 (en) | Linearization bias circuit for BJT amplifiers | |
US4020500A (en) | Controlled oscillator | |
US6922556B2 (en) | System and method for establishing a bias current using a feedback loop | |
US5963858A (en) | Method and apparatus for mixing signals | |
KR900702651A (ko) | 프로그램 가능한 톱니파 발생기 | |
JP2002198744A (ja) | 変調器 | |
US5459438A (en) | Negative feedback frequency stabilized pulse oscillator | |
WO2004021562A2 (en) | System and method for establishing the input impedance of an amplifier in a stacked configuration | |
WO1992021177A1 (en) | Drive amplifier for power line communications | |
JPS645370Y2 (ja) | ||
JP2004064283A (ja) | 同調回路 | |
US6970052B2 (en) | Modulator immune from temperature variation-induced change in modulation factor | |
JP2553028Y2 (ja) | 発振装置 | |
US5801592A (en) | Amplitude stabilized oscillator circuit | |
US4509207A (en) | UHF RF Amplifier and AGC system | |
JP2004023532A (ja) | 受信機における自動利得調整回路 | |
JPH1041750A (ja) | 利得制御周波数変換回路 | |
US6133782A (en) | Integrator-filter circuit | |
JPS6221091Y2 (ja) | ||
JPH055405B2 (ja) | ||
JP2002084183A (ja) | 自己バイアス調整回路 | |
JPH0522632A (ja) | 輪郭補正回路 | |
JPS6322082B2 (ja) | ||
JPH06181597A (ja) | スピーカの駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080606 |