JP2002198402A - 半導体装置用テープキャリアおよびこれを用いた半導体装置 - Google Patents
半導体装置用テープキャリアおよびこれを用いた半導体装置Info
- Publication number
- JP2002198402A JP2002198402A JP2000393051A JP2000393051A JP2002198402A JP 2002198402 A JP2002198402 A JP 2002198402A JP 2000393051 A JP2000393051 A JP 2000393051A JP 2000393051 A JP2000393051 A JP 2000393051A JP 2002198402 A JP2002198402 A JP 2002198402A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- solder
- solder ball
- pad
- weight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
かもワイヤボンディング性に優れた半導体装置用テープ
キャリアおよびこれを用いた半導体装置を提供する。 【解決手段】 半導体素子を搭載するテープキャリア
は、はんだボール取り付け用パッド3、およびボンディ
ングパッド4上に設けるNi/Auめっきとして、Au
めっき13の厚みを0.2μm以上、好ましくは0.2
0μm〜1.5μmに形成し、且つ、はんだボール8搭
載の際のはんだ中に占めるAuの重量濃度[Auの重量
/(Auの重量+はんだの重量)]が0.2%以下、好
ましくは0.05%〜0.2%以下になるように構成さ
れていることを特徴とする半導体装置用テープキャリア
およびこれを用いた半導体装置を提供する。
Description
配線テープとそれを用いた半導体装置、特にはんだボー
ル取り付け用パッドを有する半導体装置用テープキャリ
アおよびそれを用いたBGA(Ball Grid A
rray)型の半導体装置に関するものである。
ジタル・データ処理機器に使用される半導体素子搭載用
配線テープとそれを用いた半導体装置においては、小型
化、薄型化、多ピン化が進んでいる。
は、絶縁材料よりなるポリイミドテープの片面に、銅箔
によって形成された配線パターンを有しており、その配
線パターンは一端部に半導体接続用のボンディングパッ
ドが形成されているとともに、他端部にはんだボール取
り付け用パッドが形成されている。さらに、はんだボー
ル取り付け用パッドの領域の配線パターンの面上に、絶
縁皮膜を有し、ボンディングパッドとはんだボール取り
付け用パッドにはNi/Auめっきが施こされている。
装置用テープキャリアおよびこれを用いた半導体装置に
よると、ボンディングワイヤのピール強度及びはんだボ
ールのシェア強度にばらつきがあり、信頼性に欠けると
いう問題があった。
合強度の信頼性が高く、しかもワイヤボンディング性に
優れた半導体装置用テープキャリアおよびこれを用いた
半導体装置を提供することにある。
達成するため、絶縁材料よりなるテープと、前記絶縁テ
ープの片面に銅箔によって形成された配線回路と、前記
配線回路の一部に形成された半導体接続用のボンディン
グパッドと、前記配線回路の他の部分に形成されたはん
だボール取り付け用パッドと、前記ボンディングパッド
および前記はんだボール取り付け用パッドに施こされた
Ni/Auめっきを備え、前記Ni/Auめっきは、A
uめっきの厚みが0.2μm以上に形成されていること
を特徴とする半導体装置用テープキャリアを提供する。
ために、前記配線回路は、前記ボンディングパッドと前
記はんだボール取り付け用パッドの所定の領域を除いて
絶縁皮膜によって絶縁されていることを特徴とし、前記
Ni/Auめっきは、前記ボンディングパッドおよび前
記はんだボール取り付け用パッドの上にNiめっき、A
uめっきの順に積層して設けられていることを特徴と
し、前記Ni/Auめっきは、前記Auめっきの所定の
厚さとして、Auめっきの厚みが好ましくは0.20μ
m以上〜1.5μmに形成されていることを特徴とする
半導体装置用テープキャリアを提供する。
ため、絶縁材料よりなるテープと、前記絶縁テープの片
面に銅箔によって形成された配線回路と、前記配線回路
の一部に形成された半導体接続用のボンディングパッド
と、前記配線回路の他の部分に形成されたはんだボール
取り付け用パッドと、前記ボンディングパッドおよび前
記はんだボール取り付け用パッドに施こされたNi/A
uめっきと、前記絶縁テープに搭載され、前記ボンディ
ングパッドにワイヤにより接続された半導体素子と、前
記はんだボール取り付け用パッドの前記Ni/Auめっ
きに搭載されたはんだボールと、前記半導体素子、前記
ボンディングパッド、および前記半導体素子と前記ボン
ディングパッドを接続する前記ワイヤを封止する封止樹
脂を備え、前記はんだボールを搭載する際のはんだは、
はんだ中に占めるAuの重量濃度[Auの重量/(Au
の重量+はんだの重量)]が0.2%以下になるように
構成されていることを特徴とする半導体装置を提供す
る。
るために、前記配線回路は、前記ボンディングパッドと
前記はんだボール取り付け用パッドの所定の領域を除い
て絶縁皮膜によって絶縁されていることを特徴とし、前
記Ni/Auめっきは、前記ボンディングパッドおよび
前記はんだボール取り付け用パッドの上にNiめっき、
Auめっきの順に積層して設けられていることを特徴と
し、前記はんだボールを搭載する際の前記はんだは、前
記はんだの所定のAu重量濃度として、はんだ中に占め
るAuの重量濃度[Auの重量/(Auの重量+はんだ
の重量)]が好ましくは0.05%〜0.2%以下にな
るように構成されていることを特徴とする半導体装置を
提供する。
図1は、本発明の実施の形態による半導体装置用テープ
キャリアを示しており、(イ)はテープキャリアの断面
説明図、(ロ)はA部詳細図である。
よりなるポリイミドテープ1と、ポリイミドテープ1の
片面に銅箔によって形成された配線回路としての銅箔パ
ターン6と、銅箔パターン6の一部に形成された半導体
接続用のボンディングパッド4と、銅箔パターン6の他
の部分に形成されたはんだボール取り付け用パッド3
と、ボンディングパッド4およびはんだボール取り付け
用パッド3に施こされたNi/Auめっきを備えてい
る。配線回路は、ボンディングパッド4とはんだボール
取り付け用パッド3の所定の領域を除いて銅箔パターン
6の面上に形成された絶縁皮膜2により絶縁されてい
る。
っき13の詳細を示し、ポリイミドテープ1の片面に銅
箔によって形成された銅箔パターンの他の部分に、はん
だボール取り付け用パッド3を有し、さらに、はんだボ
ール取り付け用パッド3の所定の領域を除いて銅箔パタ
ーンの面上に形成された絶縁皮膜2を有する。Niめっ
き12とAuめっき13は、ボンディングパッド(4)
および直径0.63mmのはんだボール取り付け用パッ
ド3上に施こされており、Ni/Auめっきのうち、A
uめっきの厚みは0.4μmに形成されている。なお、
本発明においては、Ni/AuめっきのNiめっきは、
Auめっきの下地めっきであり、はんだボールを搭載し
リフロー処理する際に、銅箔のCuがAuめっきに拡散
しないようにするために、通常1μm〜5μm施され
る。これは、1μm未満では、銅箔のCuがAuめっき
に拡散することを制御する効果が低下してしまうためで
ある。
の形態によるBGA型半導体装置として、それぞれ異な
るタイプのwBGA型半導体装置、FBGA型半導体装
置、TBGA型導体装置について説明する。
明の実施の形態によるwBGA型半導体装置を示してい
る。このwBGA型用のテープキャリアは、絶縁材料よ
りなるポリイミドテープ1と、ポリイミドテープ1の片
面に銅箔によって形成された配線回路としての銅箔パタ
ーン6と、銅箔パターン6の一部に形成された半導体接
続用のボンディングパッド4と、銅箔パターン6の他の
部分に形成されたはんだボール取り付け用パッド3と、
ボンディングパッド4および直径0.3mmのはんだボ
ール取り付け用パッド3に施こされたNiめっきと、め
っき厚0.2μmのAuめっき(図示省略)を有する。
また、配線回路は、はんだボール取り付け用パッド3と
ボンディングパッド4の所定の領域を除いて銅箔パター
ン6の面上に形成された絶縁皮膜2により絶縁されてい
る。
ダーレジスト)を介してテープキャリアのポリイミドテ
ープ1に搭載され、半導体素子7の電極(符号省略)と
ボンディングパッド4は金ワイヤ9により接続されてい
る。はんだボール取り付け用パッド3のNi/Auめっ
き(図示省略)には、はんだボール8が搭載されてい
る。はんだボール8を搭載する際のはんだは、はんだ中
に占めるAuの重量濃度[Auの重量/(Auの重量+
はんだの重量)]が0.2%以下になるように構成され
ている。直径0.35mmのはんだボールを搭載する
と、Auの重量濃度は0.143wt%となる。
ド4、および半導体素子7の電極とボンディングパッド
4を接続する金ワイヤ9の全体を封止する封止樹脂10
を備えてwBGA型半導体装置が構成されている。
明の実施の形態によるFBGA型半導体装置を示してい
る。このFBGA型用のテープキャリアは、絶縁材料よ
りなるポリイミドテープ1と、ポリイミドテープ1の片
面に銅箔によって形成された配線回路としての銅箔パタ
ーン6と、銅箔パターン6の一部に形成された半導体接
続用のボンディングパッド4と、銅箔パターン6の他の
部分に形成されたはんだボール取り付け用パッド3と、
ボンディングパッド4および直径0.45mmのはんだ
ボール取り付け用パッド3に施こされたNiめっきと、
めっき厚0.3μmのAuめっき(Ni/Auめっきは
図示省略)を有する。
ーレジスト)を介してテープキャリアのポリイミドテー
プ1に搭載され、半導体素子7の電極(図示省略)とボ
ンディングパッド4は金ワイヤ9により接続されてい
る。はんだボール取り付け用パッド3のNi/Auめっ
きには、はんだボール8が搭載されている。はんだボー
ル8を搭載する際のはんだは、はんだ中に占めるAuの
重量濃度[Auの重量/(Auの重量+はんだの重
量)]が0.2%以下になるように構成されている。直
径0.5mmのはんだボールを搭載すると、Auの重量
濃度は0.165wt%となる。
ド4、および半導体素子7の電極とボンディングパッド
4を接続する金ワイヤ9の全体を封止する封止樹脂10
を備えてFBGA型半導体装置が構成されている。
明の実施の形態によるTBGA型半導体装置を示してい
る。このTBGA型用のテープキャリアは、絶縁材料よ
りなるポリイミドテープ1と、ポリイミドテープ1の片
面に銅箔によって形成された配線回路としての銅箔パタ
ーン6と、銅箔パターン6の一部に形成された半導体接
続用のボンディングパッド4と、銅箔パターン6の他の
部分に形成されたはんだボール取り付け用パッド3と、
ボンディングパッド4および直径0.63mmのはんだ
ボール取り付け用パッド3に施こされたNiめっきと、
めっき厚0.4μmのAuめっき(Ni/Auめっきは
図示省略)を有する。また、配線回路は、はんだボール
取り付け用パッド3とボンディングパッド4の所定の領
域を除いて銅箔パターン6の面上に形成された絶縁皮膜
2により絶縁されている。
ーレジスト)を介してテープキャリアのポリイミドテー
プ1に搭載されるとともに、半導体素子7から発生する
熱を放散する放熱板11を有し、半導体素子7の電極
(図示省略)とボンディングパッド4は金ワイヤ9によ
り接続されている。
Auめっきには、はんだボール8が搭載されている。は
んだボール8を搭載する際のはんだは、はんだ中に占め
るAuの重量濃度[Auの重量/(Auの重量+はんだ
の重量)]が0.2%以下になるように構成されてい
る。直径0.76mmのはんだボールを搭載すると、A
uの重量濃度は0.123wt%となる。
ド4、および半導体素子7の電極とボンディングパッド
4を接続する金ワイヤ9の全体を封止する封止樹脂10
を備えてTBGA型半導体装置が構成されている。
っき厚とワイヤボンディング性の関係を示す特性図であ
る。図5によると、ボンディングパッドのNiめっきの
上に施されるAuめっきは、Auめっきの所定の厚さと
して、Auめっきの厚みが0.18μm以下であると、
Auワイヤのボンディング性であるピール強度(gf)
が低下していることが分かる。しかし、Auめっきの厚
みが0.20μmを超えて、0.20μm以上〜1.5
μmの厚みに形成されていると、Auワイヤのピール強
度(gf)が安定した特性を示していることが分かる。
試験後のAuめっき厚とはんだボール接合性の関係を示
す特性図である。図6においては、はんだボールのシェ
ア強度(gf/mm2 )として、つぎの2つの場合の特
性値が示されている。 (1)はんだボール取り付け用パッドランド径0.30
mm、ボール径0.35mm (2)はんだボール取り付け用パッドランド径0.63
mm、ボール径0.76mm
のはんだは、はんだの所定のAu重量濃度として、はん
だ中に占めるAuの重量濃度[Auの重量/(Auの重
量+はんだの重量)]を0.2%以下にすると、特に
0.05%〜0.2%の範囲において、はんだボールシ
ェア強度(gf/mm2 )が高い数値を示すことが分か
る。しかし、Auの重量濃度が0.2%を超えると、
0.5%位まではんだボールシェア強度(gf/mm
2 )が低下し、0.5%を超えると低下が止まり数値が
一定になることが分かる。
置用テープキャリアおよびこれを用いた半導体装置の構
成によると、半導体装置に構成した場合にテープキャリ
アの優れたワイヤボンディング性が確保されるととも
に、はんだボール接合強度も信頼性の高いものを確保す
ることができる。
グパッドおよびはんだボール取り付け用パッドのNiめ
っきの上に施されるAuめっきは、Auめっきの所定の
厚さとして、Auめっきの厚みが0.2μm以上、好ま
しくは0.20μm以上〜1.5μmの厚みに形成され
ていること(図5参照)が、半導体装置用テープキャリ
アにおけるAuワイヤ接続時のピール強度(gf)を所
望の値に維持するのに適切である。
ルを搭載する際のはんだは、はんだの所定のAu重量濃
度として、はんだ中に占めるAuの重量濃度[Auの重
量/(Auの重量+はんだの重量)]が0.2%以下、
好ましくは0.05%〜0.2%以下になるように構成
されていること(図6参照)が、はんだボール搭載時の
半導体装置のはんだボールシェア強度(gf/mm2 )
を所望の値に維持するのに適切である。
よびこれを用いた半導体装置によると、半導体素子を搭
載するテープキャリアは、はんだボール取り付け用パッ
ド、およびボンディングパッド上に設けるNi/Auめ
っきとして、Auめっきの厚みを0.2μm以上に形成
し、且つ、はんだボール搭載の際のはんだ中に占めるA
uの重量濃度[Auの重量/(Auの重量+はんだの重
量)]を0.2%以下とすることにより、はんだボール
接合強度の信頼性が高く、しかもワイヤボンディング性
に優れたBGA型半導体装置を提供できるという効果が
得られる。
キャリアを示し、(イ)はテープキャリアの断面説明
図、(ロ)はA部詳細図である。
置の断面を示す説明図である。
置の断面を示す説明図である。
置の断面を示す説明図である。
ヤボンディング性の関係を示す特性図である。
めっき厚とはんだボール接合性の関係を示す特性図であ
る。
Claims (8)
- 【請求項1】絶縁材料よりなるテープと、前記絶縁テー
プの片面に銅箔によって形成された配線回路と、前記配
線回路の一部に形成された半導体接続用のボンディング
パッドと、前記配線回路の他の部分に形成されたはんだ
ボール取り付け用パッドと、前記ボンディングパッドお
よび前記はんだボール取り付け用パッドに施こされたN
i/Auめっきを備え、 前記Ni/Auめっきは、Auめっきの厚みが0.2μ
m以上に形成されていることを特徴とする半導体装置用
テープキャリア。 - 【請求項2】前記配線回路は、前記ボンディングパッド
と前記はんだボール取り付け用パッドの所定の領域を除
いて絶縁皮膜によって絶縁されていることを特徴とする
請求項1に記載の半導体装置用テープキャリア。 - 【請求項3】前記Ni/Auめっきは、前記ボンディン
グパッドおよび前記はんだボール取り付け用パッドの上
にNiめっき、Auめっきの順に積層して設けられてい
ることを特徴とする請求項1に記載の半導体装置用テー
プキャリア。 - 【請求項4】前記Ni/Auめっきは、前記Auめっき
の所定の厚さとして、Auめっきの厚みが好ましくは
0.20μm以上〜1.5μmに形成されていることを
特徴とする請求項1に記載の半導体装置用テープキャリ
ア。 - 【請求項5】絶縁材料よりなるテープと、前記絶縁テー
プの片面に銅箔によって形成された配線回路と、前記配
線回路の一部に形成された半導体接続用のボンディング
パッドと、前記配線回路の他の部分に形成されたはんだ
ボール取り付け用パッドと、前記ボンディングパッドお
よび前記はんだボール取り付け用パッドに施こされたN
i/Auめっきと、 前記絶縁テープに搭載され、前記ボンディングパッドに
ワイヤにより接続された半導体素子と、 前記はんだボール取り付け用パッドの前記Ni/Auめ
っきに搭載されたはんだボールと、 前記半導体素子、前記ボンディングパッド、および前記
半導体素子と前記ボンディングパッドを接続する前記ワ
イヤを封止する封止樹脂を備え、 前記はんだボールを搭載する際のはんだは、はんだ中に
占めるAuの重量濃度[Auの重量/(Auの重量+は
んだの重量)]が0.2%以下になるように構成されて
いることを特徴とする半導体装置。 - 【請求項6】前記配線回路は、前記ボンディングパッド
と前記はんだボール取り付け用パッドの所定の領域を除
いて絶縁皮膜によって絶縁されていることを特徴とする
請求項5に記載の半導体装置。 - 【請求項7】前記Ni/Auめっきは、前記ボンディン
グパッドおよび前記はんだボール取り付け用パッドの上
にNiめっき、Auめっきの順に積層して設けられてい
ることを特徴とする請求項5に記載の半導体装置。 - 【請求項8】前記はんだボールを搭載する際の前記はん
だは、前記はんだの所定のAu重量濃度として、はんだ
中に占めるAuの重量濃度[Auの重量/(Auの重量
+はんだの重量)]が好ましくは0.05%〜0.2%
以下になるように構成されていることを特徴とする請求
項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000393051A JP4134512B2 (ja) | 2000-12-25 | 2000-12-25 | 半導体装置用テープキャリア |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000393051A JP4134512B2 (ja) | 2000-12-25 | 2000-12-25 | 半導体装置用テープキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002198402A true JP2002198402A (ja) | 2002-07-12 |
JP4134512B2 JP4134512B2 (ja) | 2008-08-20 |
Family
ID=18858931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000393051A Expired - Fee Related JP4134512B2 (ja) | 2000-12-25 | 2000-12-25 | 半導体装置用テープキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4134512B2 (ja) |
-
2000
- 2000-12-25 JP JP2000393051A patent/JP4134512B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4134512B2 (ja) | 2008-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5402006A (en) | Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound | |
US20090008796A1 (en) | Copper on organic solderability preservative (osp) interconnect | |
JPH1145956A (ja) | パッケージされた集積回路素子及びその製造方法 | |
WO2006014418A2 (en) | Encapsulated semiconductor device with reliable down bonds | |
WO2007021736A2 (en) | Semiconductor device having improved mechanical and thermal reliability | |
JP3847839B2 (ja) | 半導体装置 | |
US6509634B1 (en) | Chip mounting structure having adhesive conductor | |
KR100675030B1 (ko) | 집적 회로 패키지 | |
JP2006510201A (ja) | 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法 | |
JP2002198402A (ja) | 半導体装置用テープキャリアおよびこれを用いた半導体装置 | |
JP2008098285A (ja) | 半導体装置 | |
KR100186759B1 (ko) | 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이(bga) 반도체 패키지의 열 방출구조 | |
KR20020095753A (ko) | 반도체 패키지 및 그 제조 방법 | |
KR100203932B1 (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
JP3346458B2 (ja) | 半導体チップ接合用リードを有する配線基板および半導体装置 | |
JPH0955447A (ja) | 半導体装置 | |
US20030122224A1 (en) | Lead frame with dual thin film coated on inner lead terminal | |
KR100833937B1 (ko) | 이방성 도전 접착제 | |
KR100456482B1 (ko) | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
JPH03206633A (ja) | 半導体装置 | |
JPH1050915A (ja) | 半導体装置及びその製造方法 | |
JP2001251049A (ja) | 金属ベース配線板の製造方法 | |
JPH10189637A (ja) | 半導体装置 | |
JP2003258193A5 (ja) | ||
JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |