JP2002190588A - Heterojunction fet - Google Patents
Heterojunction fetInfo
- Publication number
- JP2002190588A JP2002190588A JP2000387695A JP2000387695A JP2002190588A JP 2002190588 A JP2002190588 A JP 2002190588A JP 2000387695 A JP2000387695 A JP 2000387695A JP 2000387695 A JP2000387695 A JP 2000387695A JP 2002190588 A JP2002190588 A JP 2002190588A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- gaas
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ヘテロ接合を利用
した電界効果トランジスタに関し、特に深いドナー不純
物準位がなく、低雑音増幅特性、高信頼性、高電流駆動
能力をもち、デバイス作製が容易で歩留まりも高い電界
効果トランジスタに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field effect transistor using a heterojunction, and particularly to a field effect transistor having no deep donor impurity level, low noise amplification characteristics, high reliability, and high current driving capability, and easy device fabrication. And a field effect transistor having a high yield.
【0002】[0002]
【従来の技術】従来より、GaAs と AlGaAs のヘテロ接
合を利用した電界効果トランジスタは高速・高性能な素
子として考えられ、特に低雑音素子や高出力増幅素子と
して応用されている。例えば、図6に示すように、電子
親和力(1個の電子を伝導帯下限Ecから真空順位まで持
ち上げるのに必要なエネルギー)が大きいノンドープGaA
s からなるチャネル層23と、ノンドープで電子親和力
が小さいAlGaAsからなるスペーサ層24及びドナー不純
物 (Si) が添加された AlGaAsからなる電子供給層25
とのヘテロ接合を用い、2次元電子ガスを能動層として
用いる高電子移動度電界効果トランジスタ (HEMT) が知
られている。2. Description of the Related Art Hitherto, a field effect transistor using a heterojunction of GaAs and AlGaAs has been considered as a high-speed and high-performance device, and has been applied particularly as a low-noise device and a high-power amplifier device. For example, as shown in FIG. 6, a non-doped GaAs having a large electron affinity (energy required to raise one electron from the conduction band lower limit Ec to a vacuum level).
s, a spacer layer 24 made of non-doped AlGaAs having a small electron affinity, and an electron supply layer 25 made of AlGaAs doped with a donor impurity (Si).
A high electron mobility field effect transistor (HEMT) using a two-dimensional electron gas as an active layer by using a heterojunction with a heterojunction is known.
【0003】ここで、2次元電子ガスとは、電子供給層
25から伝導体不連続 ΔEc (Conduction-band offse
t:界面の電子親和力の差) により形成されたポテンシ
ャル井戸であるチャネル層23に供給された電子のう
ち、表面(界面)に平行な2次元方向にのみ自由度をもつ
電子集団をいう。電子供給層25からチャネル層23に
供給された電子は、ポテンシャル井戸の厚みが電子のド
・ブロイ波長である100オングストローム以下程度に
薄くなると、表面に垂直な方向であるZ方向の電子の運
動が量子化されて離散的なエネルギー順位をとり、表面
に平行な方向であるX,Y方向に対しては、垂直運動が
制限されるため、電子の運動が2次元方向のみの自由度
を持つようになる。[0003] Here, the two-dimensional electron gas refers to a discontinuous conductor ΔEc (Conduction-band offsequence) from the electron supply layer 25.
(t: difference in electron affinity at the interface) refers to an electron group that has a degree of freedom only in a two-dimensional direction parallel to the surface (interface) among the electrons supplied to the channel layer 23 which is a potential well formed by the potential well. The electrons supplied from the electron supply layer 25 to the channel layer 23 may move in the Z direction, which is a direction perpendicular to the surface, when the thickness of the potential well is reduced to about 100 Å or less, which is the electron de Broglie wavelength. The vertical motion is restricted in the X and Y directions parallel to the surface by being quantized and taking discrete energy ranks, so that the electron motion has a degree of freedom only in the two-dimensional direction. become.
【0004】前記したHEMTは電子の走行するチャネル層
23と電子を供給する電子供給層25とを電子親和力の
異なる材料で構成している点が特徴であり、電子はチャ
ネル層内に量子効果により閉じ込められるため、電子供
給層25内のドナー不純物と分離することができ、電子
の散乱を小さくすることができる。The above-mentioned HEMT is characterized in that the channel layer 23 in which electrons travel and the electron supply layer 25 for supplying electrons are made of materials having different electron affinities. Because of the confinement, it can be separated from the donor impurities in the electron supply layer 25, and the scattering of electrons can be reduced.
【0005】このHEMTでは、さらに散乱を小さくするた
めに、電子供給層25とチャネル層23との間に電子供
給層25と同じ材料でノンドープのスペーサ層24が用
いられている。また、しきい値電圧の制御性の向上、ト
ラッピング効果(半導体表面順位にトラップされた電荷
の状態が変化してゲートの電流−電圧特性が変化するWa
lkout 現象のような効果)の低減、ゲート耐圧の向上な
どのため、ドナー不純物濃度を高めて電子供給層25を
できるだけ薄くし、その電子供給層25の上に電子供給
層25と同じ材料でノンドープのショットキー層26が
設けられている。In this HEMT, in order to further reduce scattering, a non-doped spacer layer 24 made of the same material as the electron supply layer 25 is used between the electron supply layer 25 and the channel layer 23. In addition, the improvement of the controllability of the threshold voltage, the trapping effect (Wa in which the state of the charge trapped in the semiconductor surface order changes and the current-voltage characteristic of the gate changes)
In order to reduce the effect such as the lkout phenomenon) and to improve the gate breakdown voltage, the electron supply layer 25 is made as thin as possible by increasing the donor impurity concentration, and non-doped with the same material as the electron supply layer 25 on the electron supply layer 25. Schottky layer 26 is provided.
【0006】このHEMTの高性能化を図るためには、チャ
ネル層23の移動度及びチャネル層23内の2次元電子
ガスの濃度を高めることが効果的である。チャネル層2
3の材料を GaAsから移動度の高い InGaAsに代えた Pse
udomorphic HEMT (PHEMT)が開発されている。ここで、I
nGaAs はInの組成を増大させれば移動度が高くなるが、
増大しすぎると基板材料であるGaAsとの格子不整合によ
り結晶欠陥が生じてしまう。In order to improve the performance of the HEMT, it is effective to increase the mobility of the channel layer 23 and the concentration of the two-dimensional electron gas in the channel layer 23. Channel layer 2
Pse in which material 3 was changed from GaAs to InGaAs with high mobility
udomorphic HEMT (PHEMT) has been developed. Where I
The mobility of nGaAs increases as the In composition increases,
If it is too large, crystal defects will occur due to lattice mismatch with GaAs as a substrate material.
【0007】従つて、InxGa1-xAs のInの組成xが 0.15
≦x≦0.25 の範囲にある化合物半導体混晶の膜厚を、
臨界膜厚と呼ばれる一定膜厚以下にすることにより、結
晶格子は歪んで変形するものの、転位などの格子の乱れ
のない良質の結晶成長が可能である。Therefore, the composition x of In of In x Ga 1-x As is 0.15
The thickness of the compound semiconductor mixed crystal in the range of ≦ x ≦ 0.25
When the thickness is equal to or less than a certain thickness called the critical thickness, the crystal lattice is distorted and deformed, but high-quality crystal growth without dislocation or other disorder in the lattice can be achieved.
【0008】例えば、電子供給層25とチャネル層23
がそれぞれ Al0.3Ga0.7As、In0.2Ga 0.8Asである場合、
伝導帯不連続 ΔEcは ΔEc = 0.4eVであり、チャネ
ル層23がGaAsである場合の Al0.3Ga0.7As/GaAs のヘ
テロ界面での伝導帯不連続 ΔEc = 0.24eVに比べて
大きくなっており、それにより量子効果が効果的に作用
して多くの電子を閉じこめることができ、電子濃度の向
上と高移動度とを両立できるという長所もある。For example, the electron supply layer 25 and the channel layer 23
Is Al0.3Ga0.7As, In0.2Ga 0.8If As
The conduction band discontinuity ΔEc is ΔEc = 0.4 eV,
When the metal layer 23 is GaAs0.3Ga0.7As / GaAs
Conduction band discontinuity at the terror interface compared to ΔEc = 0.24 eV
So that quantum effects work effectively
Can trap many electrons and increase the electron concentration.
There is also an advantage that both high mobility and high mobility can be achieved.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、従来の
PHEMT は電子供給層25に Si をドープした AlGaAsを
用いており、この Siドープ AlGaAsは深い不純物準位を
つくる酸素が混入しやすいほか、ドナーに関するDXセ
ンターと呼ばれる深い不純物準位があり、高性能化に有
効な電子供給層25の高濃度化の妨げとなる。また、半
導体表面準位にトラップされた電荷の状態が変化し、ゲ
ートの電流−電圧特性が変化するといわれている Walko
ut現象、半導体表面準位に起因したドレイン電流−電圧
特性の周波数分散などの問題点があった。SUMMARY OF THE INVENTION However, the conventional
The PHEMT uses AlGaAs doped with Si for the electron supply layer 25. This Si-doped AlGaAs has a deep impurity level called a DX center related to a donor in addition to the oxygen which forms a deep impurity level. This hinders an increase in the concentration of the electron supply layer 25 that is effective for the formation. In addition, it is said that the state of the charge trapped in the semiconductor surface state changes and the current-voltage characteristics of the gate change.
There were problems such as the ut phenomenon and frequency dispersion of the drain current-voltage characteristic caused by the semiconductor surface state.
【0010】また、従来の AlGaAs/GaAs 系 PHEMTのデ
バイス作製プロセスでは、ゲート電極を AlGaAs からな
るショットキー層26上に形成するため、図6に示すよ
うにゲ−ト電極10に対応する部分のn型GaAsのキャッ
プ層7を除去する必要がある。しかし、AlGaAsは、GaAs
を除去するためのウェットエッチングでのエッチング速
度の差が十分には大きくなく、HEMTのしきい値制御に関
して十分な均一性が得られず、歩留まりが悪いという問
題点があった。In a conventional AlGaAs / GaAs PHEMT device fabrication process, a gate electrode is formed on a Schottky layer 26 made of AlGaAs, so that a portion corresponding to the gate electrode 10 as shown in FIG. It is necessary to remove the n-type GaAs cap layer 7. However, AlGaAs is
There is a problem that the difference in the etching rate in the wet etching for removing GaN is not sufficiently large, sufficient uniformity in the threshold control of the HEMT cannot be obtained, and the yield is poor.
【0011】また、上記のドナーに関するDXセンター
と呼ばれる深い不純物準位及びGaAsの選択エッチングの
問題を解決するため、電子供給層25及びショットキー
層26に Ga0.5In0.5Pを、チャネル層23に InGaAsを
用いたPHEMTが開発されているが、Ga0.5In0.5P/InGaAs
のヘテロ接合の伝導帯不連続 ΔEcはAlGaAs/InGaAsの
ヘテロ接合に比べて小さく、高い電子濃度が得られない
問題点があった。また、このとき、金属/Ga0.5In0.5P
のショットキー障壁の高さはAlGaAs系の 1.1eVに対し
て、0.75eVとかなり低いため、 HEMTのしきい値が0
V以上のエンハンストモードの HEMTでは、入力信号の
電圧振幅を十分に大きくできないという問題点があっ
た。In order to solve the above-mentioned problems of the deep impurity level called the DX center and the selective etching of GaAs, the electron supply layer 25 and the Schottky layer 26 are made of Ga 0.5 In 0.5 P, and the channel layer 23 is made of the same. Although PHEMT using InGaAs has been developed, Ga 0.5 in 0.5 P / InGaAs
The conduction band discontinuity ΔEc of the heterojunction is smaller than that of the AlGaAs / InGaAs heterojunction, and a high electron concentration cannot be obtained. At this time, metal / Ga 0.5 In 0.5 P
The height of the Schottky barrier is 0.75 eV, which is considerably lower than 1.1 eV in the AlGaAs system.
In the HEMT in the enhanced mode of V or higher, there is a problem that the voltage amplitude of the input signal cannot be sufficiently increased.
【0012】本発明の目的は、電子供給層はドナーに関
するDXセンターと呼ばれる深い不純物準位がなく表面
準位に関する不安定動作が解消でき、電子供給層の高濃
度化や自由電子濃度の増大によるソース抵抗低減がで
き、入力信号の電圧振幅が十分に大きくとれるようなシ
ョットキー障壁が実現でき、GaAs選択エッチングによる
HEMTのしきい値制御が容易となり、高周波性能と加工制
御プロセスの問題点を解消するヘテロ接合電界効果トラ
ンジスタを提供することである。It is an object of the present invention to provide an electron supply layer which is free from a deep impurity level called a DX center for a donor and can eliminate unstable operation relating to a surface level, thereby increasing the electron supply layer concentration and increasing the free electron concentration. The source resistance can be reduced, and a Schottky barrier that can provide a sufficiently large voltage amplitude of the input signal can be realized.
An object of the present invention is to provide a heterojunction field-effect transistor that facilitates threshold control of an HEMT and eliminates problems of high-frequency performance and a process control process.
【0013】[0013]
【課題を解決するための手投】上記目的を達成するため
に、第1の発明は、GaAsからなる半導体基板と、該半導
体基板上に形成され InGaAs からなる第1の半導体層
と、該第1の半導体層の上に形成され該第1の半導体層
と異なる材料で且つ該第1の半導体層よりも伝導帯のポ
テンシャルエネルギーが高い材料からなる第2の半導体
層と、前記第2の半導体層の上に形成され前記第1の半
導体層よりも伝導帯のポテンシャルエネルギーが高い G
axIn1-xP からなり、該Gaの組成xが 0.55≦x≦0.7 で
あり、且つドナー不純物が添加された第3の半導体層
と、該第3の半導体層の上に形成され前記第1の半導体
層と異なる材料で且つ前記第1の半導体層よりも伝導帯
のポテンシャルエネルギーが高い材料からなる第4の半
導体層とを具備し、前記第1の半導体層と前記第2,第
3及び第4の半導体層とのヘテロ接合により形成される
2次元電子ガスを能動層とし、該2次元電子ガスヘ前記
第2、第3及び第4の半導体層を介してソース電極又は
ドレイン電極よりキャリアを供給し、前記2次元電子ガ
スの走行をゲート電極に印加される電界によって制御す
るように構成した。According to a first aspect of the present invention, there is provided a semiconductor substrate of GaAs, a first semiconductor layer of InGaAs formed on the semiconductor substrate, and a semiconductor substrate of InGaAs. A second semiconductor layer formed on the first semiconductor layer and made of a material different from the first semiconductor layer and having a higher conduction band potential energy than the first semiconductor layer; and G formed on the layer and having a higher conduction band potential energy than the first semiconductor layer.
a x In 1-x P, wherein the composition x of Ga satisfies 0.55 ≦ x ≦ 0.7, and a third semiconductor layer to which a donor impurity is added; and a third semiconductor layer formed on the third semiconductor layer. A fourth semiconductor layer made of a material different from the first semiconductor layer and having a higher conduction band potential energy than the first semiconductor layer, wherein the first semiconductor layer and the second and second A two-dimensional electron gas formed by a heterojunction with the third and fourth semiconductor layers is used as an active layer, and is supplied to the two-dimensional electron gas from a source electrode or a drain electrode via the second, third, and fourth semiconductor layers. The carrier is supplied, and the traveling of the two-dimensional electron gas is controlled by an electric field applied to the gate electrode.
【0014】第2の発明は、第1の発明において、前記
第2の半導体層又は前記第4の半導体層の少なくとも一
方の材料が 前記半導体基板と格子整合する(AlyGa1-y)
0.5In 0.5Pからなり、該 Alの組成yが 0.2≦y≦0.4 で
あるよう構成した。[0014] In a second aspect based on the first aspect,
At least one of the second semiconductor layer and the fourth semiconductor layer;
Material is lattice-matched with the semiconductor substrate (AlyGa1-y)
0.5In 0.5P, the composition y of the Al is 0.2 ≦ y ≦ 0.4
It was configured as such.
【0015】第3の発明は、第1の発明において、前記
第2の半導体層又は前記第4の半導体層の少なくとも一
方の材料が AlzGa1-zAs からなり、該Alの組成zが 0.2
≦z≦0.35 であるよう構成した。According to a third aspect, in the first aspect, at least one material of the second semiconductor layer or the fourth semiconductor layer is made of Al z Ga 1 -z As, and the composition z of the Al is 0.2
≦ z ≦ 0.35.
【0016】第4の発明は、第1乃至第3のいずれか1
つの発明において、前記第4の半導体層の上に形成され
た第5の半導体層を具備し、該第5の半導体層は、前記
第1の半導体層より伝導帯のポテンシャルエネルギーが
高い材料である GaxIn1-xPで形成され、該Gaの組成xが
0.55≦x≦0.7 からなり、且つ前記ゲート電極が該第
5の半導体層の上に形成されているよう構成した。According to a fourth aspect of the present invention, any one of the first to third aspects is provided.
In one aspect of the invention, the semiconductor device further includes a fifth semiconductor layer formed on the fourth semiconductor layer, wherein the fifth semiconductor layer is a material having a higher conduction band potential energy than the first semiconductor layer. Ga x In 1-x P is formed, and the composition x of the Ga is
0.55 ≦ x ≦ 0.7, and the gate electrode is formed on the fifth semiconductor layer.
【0017】[0017]
【発明の実施の形態】[本発明の原理構成]まず、本発
明のHEMT素子の原理を説明する。図1は本発明によるHE
MT素子の構造断面を示す図である。図1において、半絶
縁性のGaAs基板上1に、GaAsのバッフア層2、InGaAsの
チャネル層(第1の半導体層)3、スペーサ層(第2の半
導体層)4、GaxIn1-xP (0.55≦x≦0.7) の電子供給層
(第3の半導体層)5、ショットキー層(第4の半導体層)
6、GaAsのキャップ層7がそれぞれ形成されている。
8,9は各々ソース電極、ドレイン電極、10はゲート
電極である。スペーサ層4、電子供給層5及びショット
キー層6は、チャネル層3よりも伝導帯のポテンシャル
エネルギーEcが高い材質である。DESCRIPTION OF THE PREFERRED EMBODIMENTS [Principle Configuration of the Present Invention] First, the principle of the HEMT device of the present invention will be described. FIG. 1 shows an HE according to the present invention.
FIG. 3 is a diagram illustrating a cross section of the structure of an MT element. In FIG. 1, on a semi-insulating GaAs substrate 1, a GaAs buffer layer 2, an InGaAs channel layer (first semiconductor layer) 3, a spacer layer (second semiconductor layer) 4, and Ga x In 1-x Electron supply layer of P (0.55 ≦ x ≦ 0.7)
(Third semiconductor layer) 5, Schottky layer (fourth semiconductor layer)
6, a GaAs cap layer 7 is formed.
Reference numerals 8 and 9 denote a source electrode, a drain electrode, and 10 a gate electrode, respectively. The spacer layer 4, the electron supply layer 5, and the Schottky layer 6 are made of a material having a higher conduction band potential energy Ec than the channel layer 3.
【0018】ここで、スペーサ層4とショットキー層6
はノンドープの AlGaInP (又はAlGaAs) で形成されてい
る。符号1から7に至る半導体層はMBE法あるいはM
OCVD法で順次形成された後、GaAsのキャップ層7上
にオーム性電極であるソース電極8とドレイン電極9が
それぞれ形成される。次にゲート電極部分のGaAsのキャ
ップ層7を除去し、ゲート電極10をショットキー層6
上に形成することで、HEMT素子が完成する。Here, the spacer layer 4 and the Schottky layer 6
Is formed of non-doped AlGaInP (or AlGaAs). The semiconductor layers from 1 to 7 are formed by MBE or M
After being sequentially formed by the OCVD method, a source electrode 8 and a drain electrode 9 which are ohmic electrodes are formed on the cap layer 7 of GaAs. Next, the GaAs cap layer 7 at the gate electrode portion is removed, and the gate electrode 10 is replaced with the Schottky layer 6.
The HEMT element is completed by forming it on the upper side.
【0019】[第1の実施の形態]以上の基本構造にお
いて、スペーサ層4とショットキー層6が半導体基板に
格子整合する(AlyGa1-y)0.5In0.5P(0.2≦y≦0.4) で形
成され、 (AlyGa1-y)0.5In 0.5P/InGaAs のヘテロ構造
とした本発明の第1の実施形態のHEMT素子を図2〜図4
により説明する。図2はそのHEMT素子の構造断面図を示
し、In0.2Ga0.8Asをチャネル層3に、Ga0.65In0.35P を
電子供給層5に用いたものである。[First Embodiment] In the above basic structure,
And the spacer layer 4 and the Schottky layer 6
Lattice matching (AlyGa1-y)0.5In0.5Form with P (0.2 ≦ y ≦ 0.4)
(AlyGa1-y)0.5In 0.5P / InGaAs heterostructure
FIGS. 2 to 4 show the HEMT device according to the first embodiment of the present invention.
This will be described below. Figure 2 shows a cross-sectional view of the structure of the HEMT device.
And In0.2Ga0.8As for the channel layer 3, Ga0.65In0.35P
This is used for the electron supply layer 5.
【0020】まず、第1の実施形態の製造工程を説明す
る。半絶縁性のGaAsからなる半導体基板1上にMBE法
により、ノンドープで厚さ500nmのGaAsからなるバッ
ファ層2、ノンドープで厚さ12nmの In0.2Ga0.8Asか
らなるチャネル層3、ノンドープで厚さ30nmの (Al
0.3Ga0.7)0.5In0.5P からなるスペーサ層4、6×1018a
tom/cm3のSiをドープした厚さ7nmの Ga0.65In0.35P
からなる電子供給層5、厚さ30nmのノンドープ (Al
0.3Ga0.7)0.5In0.5P からなるショットキー層6、厚さ5
0nmの6×1018atom/cm3のSiをドープしたGaAsからな
るキャップ層7を順次積層した半導体基板を用意する。First, the manufacturing process of the first embodiment will be described. A buffer layer 2 made of non-doped GaAs having a thickness of 500 nm, a channel layer 3 made of non-doped In 0.2 Ga 0.8 As having a thickness of 12 nm, and a non-doped thickness formed on a semi-insulating GaAs semiconductor substrate 1 by MBE. 30nm (Al
0.3 Ga 0.7 ) 0.5 In 0.5 P spacer layer 4, 6 × 10 18 a
Ga 0.65 In 0.35 P 7 nm thick doped with tom / cm 3 Si
Electron supply layer 5 composed of non-doped (Al
0.3 Ga 0.7 ) 0.5 In 0.5 P Schottky layer 6, thickness 5
A semiconductor substrate on which a cap layer 7 made of GaAs doped with 0 nm and 6 × 10 18 atom / cm 3 of Si is sequentially prepared is prepared.
【0021】キャップ層7上にフォトレジストを塗布し
てソース電極およびドレイン電極形成予定領域をパター
ンニングする。Ni/Ge/Au/Ni/Au からなる多層のオーミ
ック金属を蒸着し、リフトオフによりソース電極8よび
ドレイン電極9をそれぞれ形成し、400℃、10secで熱処
理することによりキャップ層7との間にオーミック接触
が得られる。次に、キャップ層7上にフォトレジストを
塗布してゲート電極形成予定領域をパターンニングし、
H3PO4:H2O2:H2O (3:1:50) からなるエッチャントによ
り、ゲート電極形成予定領域のGaAsのキャップ層7を選
択的にエッチング除去し、Ti/Pt/Au からなる多層金属
薄膜を順次蒸着し、リフトオフによりゲート電極10を
形成する。以上により、HEMT 素子が完成する。A photoresist is applied on the cap layer 7 to pattern a region where a source electrode and a drain electrode are to be formed. A multi-layered ohmic metal consisting of Ni / Ge / Au / Ni / Au is deposited, a source electrode 8 and a drain electrode 9 are formed by lift-off, respectively, and heat-treated at 400 ° C. for 10 seconds to form an ohmic metal between the cap layer 7 Contact is obtained. Next, a photoresist is applied on the cap layer 7 to pattern a gate electrode forming region,
The GaAs cap layer 7 in the region where the gate electrode is to be formed is selectively etched away by an etchant composed of H 3 PO 4 : H 2 O 2 : H 2 O (3: 1: 50), and the etchant is removed from Ti / Pt / Au. A multi-layered metal thin film is sequentially deposited, and the gate electrode 10 is formed by lift-off. Thus, the HEMT device is completed.
【0022】上記のHEMT素子の効果について説明する。
図3にHEMT素子のゲート電極10に0Vの電圧を印加し
たときのエネルギーバンドダイアグラムを示す。図4に
(Al xGa1-x)0.5In0.5P/GaAs のヘテロ接合の伝導帯不
連続ΔEcと価電子帯不連続 ΔEv (Valance-band offse
t) それぞれのAl組成xの依存性を示す (M.0.Watanabee
t al.,Appl.Phys.Lett.,vol.50,pp.906-908,1987)。価
電子帯不連続 ΔEvは、(AlxGa1-x)0.5In0.5P/GaAs の
各禁制帯エネルギーギャプの差から伝導帯不連続ΔEcを
差し引いた値である。The effect of the above HEMT device will be described.
In FIG. 3, a voltage of 0 V is applied to the gate electrode 10 of the HEMT device.
FIG. In FIG.
(Al xGa1-x)0.5In0.5Conduction band of heterojunction of P / GaAs
Continuous ΔEc and valence band discontinuity ΔEv (Valance-band offse
t) Dependence of each Al composition x (M.0.Watanabee
etal., Appl. Phys. Lett., vol. 50, pp. 906-908, 1987). Value
Electronic band discontinuity ΔEv is (AlxGa1-x)0.5In0.5P / GaAs
The conduction band discontinuity ΔEc is calculated from the difference between the forbidden energy gaps.
This is the value after subtraction.
【0023】図4より (Al0.3Ga0.7)0.5In0.5P/GaAs
(Alの組成x=0.3)の ΔEcは 0.27eV (=0.19eV+
0.08eV) であり、また In0.5Ga0.5P/In0.2Ga0.8As
の ΔEcは 0.35eVであるので、(Al0.3Ga0.7)0.5In0.5
P/In0.2Ga0.8As (スペーサ層4/チャネル層3) ヘテ
ロ接合のΔEc は 0.43eV (=0.35eV+0.08eV) と
して与えられる。From FIG. 4, (Al 0.3 Ga 0.7 ) 0.5 In 0.5 P / GaAs
ΔEc of (Al composition x = 0.3) is 0.27 eV (= 0.19 eV +
0.08 eV) and In 0.5 Ga 0.5 P / In 0.2 Ga 0.8 As
ΔEc is 0.35 eV, so (Al 0.3 Ga 0.7 ) 0.5 In 0.5
ΔEc of the P / In 0.2 Ga 0.8 As (spacer layer 4 / channel layer 3) heterojunction is given as 0.43 eV (= 0.35 eV + 0.08 eV).
【0024】この値は、従来のスペーサ層/チャネル層
のヘテロ接合である Al0.3Ga0.7As/In0.2Ga0.8Asのヘ
テロ接合の ΔEc = 0.40eVや、Ga0.5In0.5P/In0.2G
a0.8Asのヘテロ接合の ΔEc = 0.35eVに比べて大き
な値であり、従来のものより量子効果がより効果的に作
用して多くの電子を閉じこめることができ、電子濃度を
増大させる。This value can be calculated from ΔEc = 0.40 eV of a heterojunction of Al 0.3 Ga 0.7 As / In 0.2 Ga 0.8 As, which is a conventional heterojunction of a spacer layer / channel layer, and Ga 0.5 In 0.5 P / In 0.2 G
The value is larger than ΔEc = 0.35 eV of the heterojunction of a 0.8 As, and the quantum effect works more effectively than the conventional one, so that many electrons can be confined and the electron concentration increases.
【0025】また、ここでは電子供給層5に、GaAs の
バッファ層2に格子整合した Ga0.5In0.5Pのチャネル層
3よりもGaPの組成を増やした GaxIn1-xP を用いてお
り、Gaの組成xの増大とともにEg(伝導帯と価電子帯
のエネルギーギャップ)とΔEcが大きくなり、x=0.65
のとき (Al0.3Ga0.7)0.5In0.5P のスペーサ層4との伝
導帯不連続 ΔEcがほぼ消失する。Ga0.65In0.35P の電
子供給層5はDXセンターのような深い不純物準位がな
く、電子供給層5を高濃度ドーピングすることが可能と
なり、デバイス性能を向上できる。In this case, Ga x In 1-x P in which the composition of GaP is larger than that of the channel layer 3 of Ga 0.5 In 0.5 P lattice-matched to the buffer layer 2 of GaAs is used for the electron supply layer 5. As the composition x of Ga increases, Eg (energy gap between conduction band and valence band) and ΔEc increase, and x = 0.65
At this time, the conduction band discontinuity ΔEc with the (Al 0.3 Ga 0.7 ) 0.5 In 0.5 P spacer layer 4 almost disappears. The electron supply layer 5 of Ga 0.65 In 0.35 P does not have a deep impurity level such as the DX center, so that the electron supply layer 5 can be doped at a high concentration, and the device performance can be improved.
【0026】金属とショットキー層6である (Al0.3Ga
0.7)0.5In0.5P のショットキー障壁の高さは 1.0eVで
あり、従来の金属/AlGaAs 系のショットキー障壁高さ
1.1eVと比べて遜色はなく、金属/Ga0.5In0.5P のシ
ョットキー障壁高さ 0.75eVに比べて十分に大きく、
エンハンストモード HEMT においても十分な性能が得ら
れる。The metal and the Schottky layer 6 (Al 0.3 Ga
The height of the 0.7 ) 0.5 In 0.5 P Schottky barrier is 1.0 eV, which is the height of the conventional metal / AlGaAs-based Schottky barrier.
There is no inferiority to 1.1 eV, which is sufficiently larger than the metal / Ga 0.5 In 0.5 P Schottky barrier height of 0.75 eV.
Sufficient performance can be obtained even in enhanced mode HEMT.
【0027】デバイス作製プロセスでは、ゲート電極1
0を (Al0.3Ga0.7)0.5In0.5P のショットキー層6の上
に形成するため、GaAsのキャップ層7を一部エッチング
除去することになるが、H3PO4:H2O2:H2O (3:1:50) から
なるエッチャントによる (Al 0.3Ga0.7)0.5In0.5P のシ
ョットキー層6に対するGaAsのキャップ層7とのエッチ
ングの選択比は 6000:1以上と大きい。これに対し
て、従来の AlGaAs に対するGaAsのウェトエッチングの
選択比は高々 100:1である。その結果、半導体膜厚の
加工制御が容易になり、素子特性のバラツキが抑えら
れ、信頼性も改善される。In the device fabrication process, the gate electrode 1
0 to (Al0.3Ga0.7)0.5In0.5Above P's Schottky layer 6
GaAs cap layer 7 is partially etched to form
Will be removed, but HThreePOFour: HTwoOTwo: HTwoFrom O (3: 1: 50)
(Al 0.3Ga0.7)0.5In0.5P
Etching of yoke key layer 6 with GaAs cap layer 7
The selection ratio is as large as 6000: 1. In contrast
GaAs wet etching for conventional AlGaAs
The selectivity is at most 100: 1. As a result, the semiconductor film thickness
Processing control is easy, and variations in element characteristics are suppressed.
And reliability is also improved.
【0028】GaInPは、GaAsおよび AlGaAsに比べるとア
バランシュ破壊電圧が高く、(AlxGa 1-x)0.5In0.5P で
は、Al組成xの増加に応じてさらに破壊電圧が伸びる特
徴を有している。(AlxGa1-x)0.5In0.5 Pは、Al組成x
= 0.5〜0.7 で直接遷移から間接遷移に移るため、これ
を HEMT素子のショットキー層6やスペーサ層4に用い
るためには、Al組成xがx≦0.4 であることが望まし
い。また、伝導帯不連続ΔEcやショットキー障壁高さを
十分な値にするために、Al組成xがx≧0.2 であること
が望ましい。またAl組成xが0.2≦x≦0.3 である (Alx
Ga1-x)0.5In0.5Pは、直接遷移から間接遷移に移るため
クロスオーバーポイントより十分に離れているので、Al
GaAs系に比べてDXセンターのような深い不純物準位が
かなり少なく、前述したWalkout現象、電流コラブスの
発生などのデバイスの不安定動作を抑制できる。[0028] GaInP has an advantage in comparison with GaAs and AlGaAs.
High balunsh breakdown voltage, (AlxGa 1-x)0.5In0.5In P
Is a characteristic that the breakdown voltage further increases as the Al composition x increases.
Have signs. (AlxGa1-x)0.5In0.5P is the Al composition x
= 0.5 to 0.7 and the transition from direct transition to indirect transition
Is used for the Schottky layer 6 and the spacer layer 4 of the HEMT device.
Therefore, it is desirable that the Al composition x is x ≦ 0.4.
No. Also, the conduction band discontinuity ΔEc and Schottky barrier height
In order to obtain a sufficient value, the Al composition x must be x ≧ 0.2
Is desirable. The Al composition x is 0.2 ≦ x ≦ 0.3 (Alx
Ga1-x)0.5In0.5P moves from a direct transition to an indirect transition
Because it is far enough from the crossover point,
Deeper impurity levels such as DX center compared to GaAs
Quite a few, the aforementioned Walkout phenomenon,
Unstable operation of the device such as occurrence can be suppressed.
【0029】なお、上記の直接遷移、間接遷移、クロス
オーバーポイントは下記の通りである。価電子帯の頂上
と伝導帯の底のk値 (波数ベクトル:k = nπ/L) が同
じである半導体が直接遷移型と呼ばれ、この直接遷移型
半導体では伝導帯中の電子が価電子帯の正孔と再結合す
る際、kすなわち運動量 (= hk) の変化がなく、運動
量が保存される。一方、価電子帯の頂上と伝導帯の底の
k値が異なっている半導体は間接遷移型と呼ばれてい
る。前記の直接遷移型半導体は有効質量が小さく移動度
が大きいので、高速の電子デバイスに用いられる。ま
た、レーザ等の発光デバイスにも直接遷移型が用いられ
る。伝導帯の底がΓバレーからXバレーに移行する点が
前記したクロスオーバーポイント(図4ではx = 0.7の
ところ)と呼ばれる。The above direct transition, indirect transition, and crossover point are as follows. A semiconductor having the same k value (wave number vector: k = nπ / L) at the top of the valence band and the bottom of the conduction band is called a direct transition type. In this direct transition type semiconductor, the electrons in the conduction band are valence electrons. Upon recombination with the holes in the band, there is no change in k, ie, momentum (= hk), and the momentum is conserved. On the other hand, a semiconductor in which the k value at the top of the valence band is different from the k value at the bottom of the conduction band is called an indirect transition type. The direct transition semiconductor has a small effective mass and a high mobility, and is therefore used for high-speed electronic devices. A direct transition type is also used for a light emitting device such as a laser. The point at which the bottom of the conduction band shifts from the Γ valley to the X valley is referred to as the above-mentioned crossover point (x = 0.7 in FIG. 4).
【0030】この第1の実施形態においては、スペーサ
層4及びショットキー層6に (Al0. 3Ga0.7)0.5In0.5P
を用いているが、いずれか一方又は両方を Al0.33Ga
0.67AsなどのAlGaAs系の材料で置き換えてもかまわな
い。この場合でも、電子供給層5に GaInP を用いてい
るかぎりその高濃度化の妨げにはならない。ショットキ
ー層6にAlGaAs系の材料を使用するときは選択エッチン
グの制御性が GaInP 系の材料を用いた場合に比べて劣
るが、致命的ではない。[0030] In this first embodiment, the spacer layer 4 and the Schottky layer 6 (Al 0. 3 Ga 0.7) 0.5 In 0.5 P
But one or both are Al 0.33 Ga
It may be replaced with an AlGaAs-based material such as 0.67 As. Even in this case, as long as GaInP is used for the electron supply layer 5, it does not hinder the high concentration. When an AlGaAs-based material is used for the Schottky layer 6, the controllability of selective etching is inferior to that when a GaInP-based material is used, but it is not fatal.
【0031】[第2の実施の形態]図5は本発明の第2
の実施形態のHEMT素子の構造断面図を示す。図2に示し
た第1の実施例と異なる点は、ショットキー層がノンド
ープの Al0.33Ga0.67As の第1のショットキー層(第4
の半導体層)6Aとノンドープの Ga0.65In0.35P の第2
のショットキー層(第5の半導体層)6Bとの2層構造で
構成されていることである。[Second Embodiment] FIG. 5 shows a second embodiment of the present invention.
1 shows a structural cross-sectional view of the HEMT device of the embodiment. The difference from the first embodiment shown in FIG. 2 is that the Schottky layer is made of a non-doped Al 0.33 Ga 0.67 As first Schottky layer (fourth embodiment).
Semiconductor layer) 6A and second layer of non-doped Ga 0.65 In 0.35 P
And a Schottky layer (fifth semiconductor layer) 6B.
【0032】Al0.33Ga0.67As のショットキー層16A
と Ga0.65In0.35P の電子供給層5との伝導帯不連続は
ほとんどなく、DXセンターのような深い不純物準位が
多く有している Al0.33Ga0.67As の第1のショットキー
層6Aの上に、深い不純物準位がない Ga0.65In0.35P
の第2のショットキー層6Bを設けることにより、前述
したWalkout現象、電流コラプスの発生などのデバイス
の不安定動作を抑制でき、また深い不純物準位をつくる
酸素の Al0.33Ga0.67As のショットキー層6Aへの混入
を防ぐことができる。なお、第1のショットキー層6A
は、 Al0.33Ga0.6 7As に代えて第1の実施形態で説明し
た (Al0.3Ga0.7)0.5In0.5P からなるよう形成してもよ
い。Schottky layer 16A of Al 0.33 Ga 0.67 As
And the electron supply layer 5 of Ga 0.65 In 0.35 P have almost no conduction band discontinuity, and the first Schottky layer 6A of Al 0.33 Ga 0.67 As which has many deep impurity levels such as a DX center. Ga 0.65 In 0.35 P with no deep impurity level
By providing the second Schottky layer 6B, the unstable operation of the device such as the walkout phenomenon and the occurrence of the current collapse described above can be suppressed, and the Schottky layer of Al 0.33 Ga 0.67 As of oxygen which forms a deep impurity level can be suppressed. Mixing into the layer 6A can be prevented. The first Schottky layer 6A
Is, Al 0.33 Ga 0.6 described in the first embodiment instead of the 7 As (Al 0.3 Ga 0.7) may be formed so that a 0.5 In 0.5 P.
【0033】[0033]
【発明の効果】以上説明したように本発明のヘテロ接合
電界効果トランジスタによれば、電子供給層として働く
第3の半導体層に、半導体基板に格子整合した組成より
もGaP組成を増したGaInPを用いているので、DXセンタ
ーのような深い不純物準位がなく、その電子供給層を高
濃度ドーピングすることが可能となり、デバイス性能を
向上できる。As described above, according to the heterojunction field-effect transistor of the present invention, GaInP having a GaP composition that is higher than the composition lattice-matched to the semiconductor substrate is added to the third semiconductor layer serving as the electron supply layer. Since it is used, there is no deep impurity level unlike the DX center, and the electron supply layer can be doped at a high concentration, and the device performance can be improved.
【0034】また、AlGaInP/InGaAs (第2の半導体層
/第1の半導体層) ヘテロ接合は、AlGaAs/InGaAs や
GaInP/InGaAs のヘテロ接合に比べて大きな伝導帯不連
続を有しているので、多くの電子を閉じこめることがで
き、電子濃度を向上させことができる。An AlGaInP / InGaAs (second semiconductor layer / first semiconductor layer) heterojunction is formed of AlGaAs / InGaAs or
Since it has a conduction band discontinuity larger than that of the GaInP / InGaAs heterojunction, many electrons can be confined and the electron concentration can be improved.
【0035】また、ショットキー層が第4の半導体層で
ある AlGaInP 層又は第5の半導体層である GaInP層で
構成されているので、深い不純物準位に起因するWalkou
t現象、電流コラプスの発生などのデバイスの不安定動
作を抑制できる。Further, since the Schottky layer is composed of the AlGaInP layer as the fourth semiconductor layer or the GaInP layer as the fifth semiconductor layer, the Walkouw due to the deep impurity level is formed.
Unstable operation of the device such as occurrence of t phenomenon and current collapse can be suppressed.
【0036】さらに、デバイス作製プロセスでは、ゲー
ト電極を第4の半導体層である AlGaInP 層又は第5の
半導体層であるGaInP層上に形成すれば、GaAsのキャッ
プ層の一部をエッチング除去する工程において、GaAsと
のエッチングの選択比が極めて大きくなり、半導体膜厚
の加工制御が容易になり、素子特性のバラツキが抑えら
れ信頼性も改善される。Further, in the device fabrication process, if the gate electrode is formed on the AlGaInP layer as the fourth semiconductor layer or the GaInP layer as the fifth semiconductor layer, a step of etching and removing a part of the GaAs cap layer is performed. In this case, the selectivity of etching with GaAs becomes extremely large, processing control of the semiconductor film thickness becomes easy, variation in element characteristics is suppressed, and reliability is improved.
【図1】 チャネル層に InGaAs、電子供給層に GaIn
P、スペーサ層、ショットキー層にノンドープの AlGaIn
P(又はAlGaAs) を用いた本発明のヘテロ接合電界効果ト
ランジスタの断面構造図である。Fig. 1 InGaAs for the channel layer and GaIn for the electron supply layer
Non-doped AlGaIn for P, spacer layer and Schottky layer
FIG. 3 is a cross-sectional structural view of a heterojunction field effect transistor of the present invention using P (or AlGaAs).
【図2】 本発明のヘテロ接合電界効果トランジスタの
第1の実施の形態を示す断面構造図である。FIG. 2 is a sectional structural view showing a first embodiment of the heterojunction field effect transistor of the present invention.
【図3】 第1の実施の形態のヘテロ接合電界効果トラ
ンジスのエネルギーバンドダイグラムを示した図であ
る。FIG. 3 is a diagram showing an energy band diagram of a heterojunction field effect transistor according to the first embodiment.
【図4】 (AlxGa1-x)0.5In0.5P/GaAs のヘテロ接合の
伝導帯不連続ΔEcと価電子帯不連続ΔEvそれぞれのAl組
成xの依存性を示した特性図である。FIG. 4 is a characteristic diagram showing the dependence of the Al composition x on the conduction band discontinuity ΔEc and the valence band discontinuity ΔEv of the (Al x Ga 1-x ) 0.5 In 0.5 P / GaAs heterojunction.
【図5】 本発明のヘテロ接合電界効果トランジスタの
第2の実施の形態を示す断面構造図である。FIG. 5 is a sectional structural view showing a second embodiment of the heterojunction field effect transistor of the present invention.
【図6】 従来のヘテロ接合電界効果トランジスタの断
面構造図である。FIG. 6 is a sectional structural view of a conventional heterojunction field effect transistor.
1:半絶縁性GaAs基板(半導体基板) 2:GaAs からなるバッファ層 3:InGaAs からなるチャンネル層(第1の半導体層) 4:AlGaInP(又はAlGaAs) からなるスペーサ層(第2の
半導体層) 5:SiがドープされGaAsに格子整合したGaInPよりもGaP
の組成を増やしたGaInP からなる電子供給層(第3の半
導体層) 6:AlGaInP(又はAlGaAs) からなるショッットキー層
(第4の半導体層) 6A:AlGaAs からなる第1のショットキー層(第4の半
導体層) 6B:GaInP からなる第2のショットキー層(第5の半
導体層) 7:GaAsからなるキャップ層 8:ソース電極 9:ドレイン電極 10:ゲート電極1: semi-insulating GaAs substrate (semiconductor substrate) 2: buffer layer made of GaAs 3: channel layer made of InGaAs (first semiconductor layer) 4: spacer layer made of AlGaInP (or AlGaAs) (second semiconductor layer) 5: GaP rather than GaInP lattice-matched to GaAs doped with Si
Electron supply layer (third semiconductor layer) made of GaInP with increased composition of 6: Schottky layer made of AlGaInP (or AlGaAs)
(Fourth semiconductor layer) 6A: First Schottky layer made of AlGaAs (fourth semiconductor layer) 6B: Second Schottky layer made of GaInP (fifth semiconductor layer) 7: Cap layer made of GaAs 8: Source electrode 9: Drain electrode 10: Gate electrode
Claims (4)
体層と、 該第1の半導体層の上に形成され該第1の半導体層と異
なる材料で且つ該第1の半導体層よりも伝導帯のポテン
シャルエネルギーが高い材料からなる第2の半導体層
と、 前記第2の半導体層の上に形成され前記第1の半導体層
よりも伝導帯のポテンシャルエネルギーが高い GaxIn
1-xP からなり、該Gaの組成xが 0.55≦x≦0.7であ
り、且つドナー不純物が添加された第3の半導体層と、 該第3の半導体層の上に形成され前記第1の半導体層と
異なる材料で且つ前記第1の半導体層よりも伝導帯のポ
テンシャルエネルギーが高い材料からなる第4の半導体
層とを具備し、 前記第1の半導体層と前記第2,第3及び第4の半導体
層とのヘテロ接合により形成される2次元電子ガスを能
動層とし、該2次元電子ガスヘ前記第2、第3及び第4
の半導体層を介してソース電極又はドレイン電極よりキ
ャリアを供給し、前記2次元電子ガスの走行をゲート電
極に印加される電界によって制御するようにしたことを
特徴とするヘテロ接合電界効果トランジスタ。1. A semiconductor substrate made of GaAs, a first semiconductor layer made of InGaAs formed on the semiconductor substrate, and a material different from the first semiconductor layer formed on the first semiconductor layer. A second semiconductor layer made of a material having a higher conduction band potential energy than the first semiconductor layer; and a conduction band potential energy formed on the second semiconductor layer and higher than the first semiconductor layer. Ga x In
A third semiconductor layer comprising 1-x P, wherein the composition x of Ga is 0.55 ≦ x ≦ 0.7, and a donor impurity is added; and the first semiconductor layer formed on the third semiconductor layer. A fourth semiconductor layer made of a material different from the semiconductor layer and having a higher conduction band potential energy than the first semiconductor layer, wherein the first semiconductor layer and the second, third and The two-dimensional electron gas formed by the heterojunction with the semiconductor layer of No. 4 is used as the active layer, and the second, third and fourth electron
A carrier is supplied from a source electrode or a drain electrode via the semiconductor layer of (1), and the traveling of the two-dimensional electron gas is controlled by an electric field applied to a gate electrode.
層の少なくとも一方の材料が 前記半導体基板と格子整
合する(AlyGa1-y)0.5In0.5P からなり、該Alの組成yが
0.2≦y≦0.4 であることを特徴とする請求項1に記載
のヘテロ接合電界効果トランジスタ。2. The semiconductor device according to claim 2, wherein at least one of the second semiconductor layer and the fourth semiconductor layer is made of (Al y Ga 1-y ) 0.5 In 0.5 P lattice-matched to the semiconductor substrate, and has a composition of Al. y is
2. The heterojunction field effect transistor according to claim 1, wherein 0.2 ≦ y ≦ 0.4.
層の少なくとも一方の材料が AlzGa 1-zAs からなり、該
Alの組成zが 0.2≦z≦0.35 であることを特徴とする
請求項1に記載のヘテロ接合電界効果トランジスタ。3. The second semiconductor layer or the fourth semiconductor.
At least one material of the layer is AlzGa 1-zAs
Characterized in that the composition z of Al satisfies 0.2 ≦ z ≦ 0.35
The heterojunction field effect transistor according to claim 1.
テロ接合電界効果トランジスタにおいて 前記第4の半
導体層の上に形成された第5の半導体層を具備し、 該第5の半導体層は、前記第1の半導体層より伝導帯の
ポテンシャルエネルギーが高い材料である GaxIn1-xP
で形成され、該Gaの組成xが 0.55≦x≦0.7 からな
り、且つ前記ゲート電極が該第5の半導体層の上に形成
されていることを特徴とするヘテロ接合電界効果トラン
ジスタ。4. The heterojunction field-effect transistor according to claim 1, further comprising: a fifth semiconductor layer formed on said fourth semiconductor layer. The layer is made of a material having a higher conduction band potential energy than the first semiconductor layer, Ga x In 1-x P
Wherein the composition x of Ga is 0.55 ≦ x ≦ 0.7, and the gate electrode is formed on the fifth semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000387695A JP4766743B2 (en) | 2000-12-20 | 2000-12-20 | Heterojunction field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000387695A JP4766743B2 (en) | 2000-12-20 | 2000-12-20 | Heterojunction field effect transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002190588A true JP2002190588A (en) | 2002-07-05 |
JP4766743B2 JP4766743B2 (en) | 2011-09-07 |
Family
ID=18854581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000387695A Expired - Fee Related JP4766743B2 (en) | 2000-12-20 | 2000-12-20 | Heterojunction field effect transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4766743B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009001888A1 (en) * | 2007-06-27 | 2008-12-31 | Nec Corporation | Field-effect transistor and multilayer epitaxial film for use in fabrication of the filed-effect transistor |
CN114373804A (en) * | 2021-12-14 | 2022-04-19 | 华为技术有限公司 | Pseudomorphic high mobility transistors, low noise amplifiers, and related devices |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012563A (en) * | 1998-06-24 | 2000-01-14 | Sanyo Electric Co Ltd | Field effect semiconductor device |
JP2000021897A (en) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | Field effect transistor and its manufacture |
-
2000
- 2000-12-20 JP JP2000387695A patent/JP4766743B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012563A (en) * | 1998-06-24 | 2000-01-14 | Sanyo Electric Co Ltd | Field effect semiconductor device |
JP2000021897A (en) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | Field effect transistor and its manufacture |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009001888A1 (en) * | 2007-06-27 | 2008-12-31 | Nec Corporation | Field-effect transistor and multilayer epitaxial film for use in fabrication of the filed-effect transistor |
JPWO2009001888A1 (en) * | 2007-06-27 | 2010-08-26 | 日本電気株式会社 | FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR MANUFACTURING THE FIELD EFFECT TRANSISTOR |
JP5466505B2 (en) * | 2007-06-27 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR MANUFACTURING THE FIELD EFFECT TRANSISTOR |
CN114373804A (en) * | 2021-12-14 | 2022-04-19 | 华为技术有限公司 | Pseudomorphic high mobility transistors, low noise amplifiers, and related devices |
Also Published As
Publication number | Publication date |
---|---|
JP4766743B2 (en) | 2011-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3716906B2 (en) | Field effect transistor | |
US20150236103A1 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
JP2003531470A (en) | Double recess transistor | |
JPH0750410A (en) | Semiconductor crystal laminated body and forming method thereof as well as semiconductor device | |
JP3439111B2 (en) | High mobility transistor | |
JPH06236898A (en) | Field-effect transistor | |
US5729030A (en) | Semiconductor device | |
WO2020116147A1 (en) | Field effect transistor and method for manufacturing same | |
JP4899077B2 (en) | Field effect transistor using III-V compound semiconductor | |
JP4766743B2 (en) | Heterojunction field effect transistor | |
JPH118378A (en) | Field effect transistor | |
JPH1197669A (en) | Semiconductor device | |
JPH0684959A (en) | High electron mobility field effect semiconductor device | |
JP4704614B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2500457B2 (en) | Heterojunction field effect transistor | |
JPH05235055A (en) | Compound semiconductor device | |
JPH06302625A (en) | Field effect transistor and manufacture thereof | |
JPH0645368A (en) | Heterojunction semiconductor device | |
JP4243593B2 (en) | HETERO FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND TRANSMITTING / RECEIVING APPARATUS EQUIPPED | |
JPH06151469A (en) | Compound semiconductor device | |
JPH07142511A (en) | Hetero junction field-effect transistor | |
JP3122472B2 (en) | Field effect transistor | |
JP2738690B2 (en) | Heterojunction field effect transistor | |
JP3122473B2 (en) | Field effect transistor | |
JPH09246529A (en) | Field effect transistor and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4766743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |