JP2002190476A - 誘電体膜の成膜方法 - Google Patents

誘電体膜の成膜方法

Info

Publication number
JP2002190476A
JP2002190476A JP2000386878A JP2000386878A JP2002190476A JP 2002190476 A JP2002190476 A JP 2002190476A JP 2000386878 A JP2000386878 A JP 2000386878A JP 2000386878 A JP2000386878 A JP 2000386878A JP 2002190476 A JP2002190476 A JP 2002190476A
Authority
JP
Japan
Prior art keywords
film
dielectric
layer
dielectric film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000386878A
Other languages
English (en)
Inventor
Isao Kimura
勲 木村
Michio Tanimura
径夫 谷村
Noriaki Tani
典明 谷
Takashi Komatsu
孝 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2000386878A priority Critical patent/JP2002190476A/ja
Publication of JP2002190476A publication Critical patent/JP2002190476A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】高誘電率で低tanδ、低リーク電流の誘電体
膜を低い成膜温度で成膜する方法を提供する。 【解決手段】基板6に第1層の誘電体の薄膜10を成膜
後、該第1層の誘電体膜を酸素を主成分とするガスを用
いて熱処理し、これに引き続いて該第1層の誘電体膜上
に第2層の誘電体の薄膜11を成膜する。第2層の誘電
体薄膜の上面に上部電極12を設けると共に上記第1層
の誘電体薄膜の下面に下部電極9を設け、これらの電極
をPt、Ru、Ir、又はSrRuO3、或いはこれら
を主成分とする合金から成る薄膜で形成し、該第1層及
び第2層の誘電体薄膜の合計厚さを10nm〜1000
nmとする。誘電体の薄膜をチタン酸系酸化物またはチ
タン酸系酸化物を主成分とする酸化物の薄膜とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、DRAM、システ
ムLSI、薄膜コンデンサ等に使用される誘電体膜の成
膜方法に関する。
【0002】
【従来の技術】従来、この種の誘電体膜は、図1に示し
たような、カセット室gと誘電体膜の成膜室hを備えた
装置により、必要な厚さにスパッタリング等で成膜され
るのが一般的であり、例えばBST膜((Ba、Sr)
TiO3-X膜)は、RFスパッタリング法によりArガ
スと酸素ガスの混合ガスをプロセスガスとして使用して
成膜される。BSTの誘電体膜の成膜例は図2の如くで
あり、シリコン基板a上にシリコン熱酸化膜(SiO2
膜)bを設け、その上にバリア膜であるTiO2膜cと
下部電極膜のPt膜dを順次に形成したのち、誘電体膜
eを形成し、更にその上に上部電極のPt膜fが形成さ
れる。
【0003】
【発明が解決しようとする課題】従来の誘電体膜の成膜
方法では、下部電極のPt膜dと誘電体膜eとの界面に
酸素欠損やアモルファス膜が形成されて成膜された誘電
体膜eの誘電率が下がり、tanδやリーク電流を増加
させるという不都合があった。この不都合は、誘電体膜
eを高温成膜することで解決はできるが、基板aの耐熱
性の点から無制限に基板温度を高くすることはできな
い。
【0004】本発明は、高誘電率で低tanδ、低リー
ク電流の誘電体膜を低い成膜温度で成膜する方法を提供
することを目的とするものである。
【0005】
【課題を解決するための手段】本発明では、基板に第1
層の誘電体の薄膜を成膜後、該第1層の誘電体膜を酸素
を主成分とするガスを用いて熱処理し、これに引き続い
て該第1層の誘電体膜上に第2層の誘電体の薄膜を成膜
することにより、上記の目的を達成するようにした。該
第2層の誘電体薄膜の上面に上部電極を設けると共に該
第1層の誘電体薄膜の下面に下部電極を設け、これらの
電極をPt、Ru、Ir、又はSrRuO3、或いはこ
れらを主成分とする合金から成る薄膜で形成し、該第1
層及び第2層の誘電体薄膜の合計厚さを10nm〜10
00nmとすることで、上記目的を的確に達成できる。
該誘電体の薄膜には、チタン酸系酸化物またはチタン酸
系酸化物を主成分とする酸化物の薄膜が適している。
【0006】
【発明の実施の形態】図3に示した装置を使用して実施
した本発明の形態を説明すると、同図に於いて、符号1
はシリコン基板を搭載したカセットケースを収容するカ
セット室、符号2は誘電体膜の成膜室、符号3は熱処理
室を示し、これら各室をゲートバルブ4を介して搬送室
5に連設した。該成膜室2及び搬送室5は、真空排気装
置(図示してない)により適当な圧力に排気され、基板
は該搬送室5に設置した搬送腕により該カセット室1か
ら取出され、成膜室2及び熱処理室3へ搬送され、誘電
体膜の成膜プロセスの全てにおいて大気暴露されないi
n−situで処理されるようにした。該成膜室2に
は、基板に誘電体膜以外の膜を成膜するための成膜装置
が設置される。該カセット室1に搬入されて用意される
基板には、SiO2の熱酸化膜付Siウエハ上に別装置
を用いてTiO2膜のバリヤ層と、該バリヤ層上にPt
の下部電極を形成したものを用いた。
【0007】この基板上に誘電体膜を形成すると、下部
電極と誘電体膜との界面に酸素欠損を生じたりアモルフ
ァス膜が形成されて誘電率が下がる不都合があったが、
本発明では、2度に分けて誘電体膜を形成し、先に形成
した第1層目の誘電体膜を酸素を主成分とするガスを用
いて熱処理し、続いて該第1層の上に第2層目の誘電体
の薄膜を形成することで、この不都合を解消するように
した。該誘電体膜には例えばBST膜((Ba、Sr)
TiO3-X膜)がRFスパッタリング法により形成さ
れ、その上にPtの上部電極がメタルマスクを用いた成
膜により形成される。
【0008】その具体的実施例は図4に示す如くであ
り、カセット室1内のSiO2膜の厚さ100nmの熱
酸化膜7、厚さ10nmのTiO2膜のバリヤ層8、厚
さ100nmのPtの下部電極9を順次形成したシリコ
ンの基板6に、第1層のBST膜の誘電体膜10を50
Åの厚さで形成し、その上に第2層のBST膜の誘電体
膜11を250Åの厚さで形成し、更にその上に直径1
mmのPtの上部電極12を厚さ100nmに形成し
た。該第1層の誘電体膜10は、カセット室1から基板
6を取り出して成膜室2へ搬入し、13.56MHzの
RF電力を1400W印加し、プロセスガスとしてAr
10sccm、O210sccm、圧力0.13Paで
RFスパッタリングにより成膜される。その成膜のあと
熱処理室3へ基板6を搬入して大気圧酸素雰囲気で40
0℃、30分の熱処理を行い、再び成膜室2へ基板6を
戻し、第2層の誘電体膜11を第1層の場合と同条件で
成膜する。そして、別装置にてメタルマスクを用いて上
部電極12を成膜した。
【0009】こうして形成された誘電体膜10、11の
誘電率k及びtanδを、図5のようにインピーダンス
アナライザー13を使用して測定し、図6のように電流
計14を使用してリーク電流を測定したところ、図7の
曲線A、図8の点C、図9の点Eの結果が得られた。図
7の曲線B、図8の点D、図9の点Fは、図1の装置で
図2の層構成の誘電体膜の電気特性で、この場合の成膜
条件は、13.56MHzのRF電力で1400Wを投
入し、プロセスガスとしてAr10sccm、O210
sccm、成膜室の圧力0.13Paで、BSTの誘電
体膜を30nmの厚さに成膜したものである。これの熱
酸化膜(SiO2膜)の厚さは100nm、TiO2バ
リヤ層の厚さは10nm、上下のPtの電極の厚さは1
00nmである。
【0010】本発明の成膜方法では、第2層よりも第1
層の誘電体膜を酸素を主成分とするガスを用いて熱処理
することで、下部電極との界面に於ける酸素欠損を補
い、結晶性の高い層が形成され、この結晶性の高い第1
層の誘電体膜上に成膜された第2層目の誘電体膜は高い
結晶を示すようになる。そのため誘電体膜は400℃程
度の低温で従来のものより高い誘電率が得られ、更に酸
素欠損が補われたことでtanδ、リーク電流特性が良
好になり、良好なキャパシタ特性を有する半導体メモリ
素子や薄膜コンデンサの実現が可能になる。
【0011】該バリア層8は、誘電体膜の電気特性に影
響を与えなければ、TiAlN、TiSiN、TaNな
どの酸素バリア性を有する膜を使用できる。また、上下
電極9、12の厚さを100nmとしたが、表面のラフ
ネスが大きくなり、誘電体の電気特性に影響を与えない
厚さであれば特に制限はない。上下電極9、12の材料
として、Pt以外にRu、Ir、SrRuO3等の金属
やこれらの合金からなる金属或いは酸化物導電体を用い
ても良い。また、第1層の誘電体膜の熱処理の圧力を、
大気圧から減圧0.4Paで熱処理しても、図10の曲
線Gのように同様の効果が得られた。図7〜図9にみら
れるように、低温では、誘電率kが従来のものより3倍
ほど増加し、リーク電流の増加が抑制され、誘電損失の
増加も抑制することができる。尚、該第1層は酸素を補
充できる1〜10nmの厚さが好ましく、第2層は半導
体素子や薄膜コンデンサの構造上要求される容量値を満
足する厚さであればよく、第1層と第2層の誘電体薄膜
の合計厚さを10nm〜1000nmとすることが製作
上好ましい。また、本実施例では誘電体材料として(B
a、Sr)TiO3膜を用いたが、Pb(Zr、Ti)
3等のチタン酸素酸化膜を用いてもよい。
【0012】
【発明の効果】以上のように本発明によれば、基板に形
成される誘電体膜を第1層と第2層に分けて成膜し、そ
の第1層の誘電体膜を成膜後に該第1層の誘電体膜を酸
素を主成分とするガスを用いて熱処理し、次いで該第1
層上に第2層の誘電体の薄膜を成膜するので、高誘電率
で低tanδ、低リーク電流の誘電体膜を基板などを損
傷させない低い成膜温度で成膜できる等の効果がある。
【図面の簡単な説明】
【図1】従来の誘電体膜の成膜装置の説明図
【図2】従来の誘電体膜の膜構成の模式図
【図3】本発明の成膜方法に使用した装置の説明図
【図4】本発明の方法による誘電体膜の膜構成の模式図
【図5】誘電率およびtanδの測定法の説明図
【図6】リーク電流の測定法の説明図
【図7】本発明の方法による誘電膜の誘電率の測定図
【図8】本発明の方法による誘電膜のリーク電流の測定
【図9】本発明の方法による誘電膜のtanδの測定図
【図10】本発明の方法に於ける熱処理の圧力と誘電率
の関係図
【符号の説明】
6 基板、9 下部電極、10・11 誘電体膜、12
上部電極、
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/822 H01L 27/10 651 27/108 21/8242 (72)発明者 谷 典明 千葉県山武郡山武町横田523 日本真空技 術株式会社千葉超材料研究所内 (72)発明者 小松 孝 千葉県山武郡山武町横田523 日本真空技 術株式会社千葉超材料研究所内 Fターム(参考) 4K029 AA06 BA48 BA50 BB02 BC00 BD01 CA05 EA01 GA01 5F038 AC15 AC18 DF05 DF11 EZ17 EZ20 5F058 BA20 BC03 BC04 BC20 BF13 BF29 BH01 BH03 BJ01 5F083 FR01 JA13 JA14 JA15 JA38 JA45 PR22 PR33 5F103 AA08 BB49 DD30 HH03 LL14 NN06 PP03 RR05

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板に第1層の誘電体の薄膜を成膜後、該
    第1層の誘電体膜を酸素を主成分とするガスを用いて熱
    処理し、これに引き続いて該第1層の誘電体膜上に第2
    層の誘電体の薄膜を成膜することを特徴とする誘電体膜
    の成膜方法。
  2. 【請求項2】上記第2層の誘電体薄膜の上面に上部電極
    を設けると共に上記第1層の誘電体薄膜の下面に下部電
    極を設け、これらの電極をPt、Ru、Ir、又はSr
    RuO3、或いはこれらを主成分とする合金から成る薄
    膜で形成し、該第1層及び第2層の誘電体薄膜の合計厚
    さを10nm〜1000nmとしたことを特徴とする請
    求項1に記載の誘電体膜の成膜方法。
  3. 【請求項3】基板に第1層の誘電体の薄膜を成膜後、該
    第1層の誘電体膜を酸素を主成分とするガスを用いて熱
    処理し、これに引き続いて該第1層の誘電体膜上に第2
    層の誘電体の薄膜を成膜して形成したことを特徴とする
    誘電体膜。
  4. 【請求項4】上記誘電体の薄膜がチタン酸系酸化物また
    はチタン酸系酸化物を主成分とする酸化物の薄膜である
    ことを特徴とする上記請求項のいずれかに記載の誘電体
    膜又は誘電体膜の成膜方法。
JP2000386878A 2000-12-20 2000-12-20 誘電体膜の成膜方法 Pending JP2002190476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000386878A JP2002190476A (ja) 2000-12-20 2000-12-20 誘電体膜の成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000386878A JP2002190476A (ja) 2000-12-20 2000-12-20 誘電体膜の成膜方法

Publications (1)

Publication Number Publication Date
JP2002190476A true JP2002190476A (ja) 2002-07-05

Family

ID=18853909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000386878A Pending JP2002190476A (ja) 2000-12-20 2000-12-20 誘電体膜の成膜方法

Country Status (1)

Country Link
JP (1) JP2002190476A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014520404A (ja) * 2011-06-20 2014-08-21 アドバンスド テクノロジー マテリアルズ,インコーポレイテッド 高誘電率ペロブスカイト材料ならびにその作製および使用方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264526A (ja) * 1995-03-20 1996-10-11 Olympus Optical Co Ltd 強誘電体薄膜の製造方法
JPH11243177A (ja) * 1998-02-25 1999-09-07 Nec Corp 半導体装置及びその製造方法
JP2000077616A (ja) * 1998-09-03 2000-03-14 Hitachi Ltd 誘電体素子およびその製造方法並びに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264526A (ja) * 1995-03-20 1996-10-11 Olympus Optical Co Ltd 強誘電体薄膜の製造方法
JPH11243177A (ja) * 1998-02-25 1999-09-07 Nec Corp 半導体装置及びその製造方法
JP2000077616A (ja) * 1998-09-03 2000-03-14 Hitachi Ltd 誘電体素子およびその製造方法並びに半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014520404A (ja) * 2011-06-20 2014-08-21 アドバンスド テクノロジー マテリアルズ,インコーポレイテッド 高誘電率ペロブスカイト材料ならびにその作製および使用方法

Similar Documents

Publication Publication Date Title
JP3570472B2 (ja) 高温電極バリアを備えるキャパシタおよびその製造方法並びにFeRAMおよびDRAM
KR100314489B1 (ko) 강유전체 커패시터의 간단한 제조방법
JP4020364B2 (ja) 金属強誘電体絶縁体半導体電界効果トランジスタおよびその製造方法
US5973911A (en) Ferroelectric thin-film capacitor
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
Tsai et al. Effect of bottom electrode materials on the electrical and reliability characteristics of (Ba, Sr) TiO/sub 3/capacitors
US6300212B1 (en) Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide
JP2002519864A (ja) 平滑電極および向上されたメモリ保持性を有する薄膜強誘電体キャパシタを製造するためのdcスパッタリングプロセス
US20020076878A1 (en) Method for manufacturing capacitor of semiconductor memory device by two-step thermal treatment
JPH07263570A (ja) 誘電体装置の製造方法
JP3594787B2 (ja) 半導体装置及びその製造方法
JP2000114479A (ja) 導電性膜の形成方法およびそれを用いたキャパシタの形成方法
US6303952B1 (en) Contact structure with an oxide silicidation barrier
JP3411367B2 (ja) 強誘電体薄膜と基体との複合構造体
JP2002190476A (ja) 誘電体膜の成膜方法
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
JP2658819B2 (ja) 薄膜キャパシタ
JP5030349B2 (ja) 誘電体膜の作製方法
JP3718943B2 (ja) 強誘電体膜の形成方法
JP2001077309A (ja) キャパシタ及びその製造方法
JP3767675B2 (ja) 半導体装置およびその製造方法
KR100335494B1 (ko) Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법
JP3171246B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP3514940B2 (ja) 強誘電体薄膜の形成方法
JP2001351913A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070517

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830