JP2002186757A

JP2002186757A - 遊技機

Info

Publication number: JP2002186757A
Application number: JP2000391430A
Authority: JP
Inventors: Yoshio Yamazaki; 好男山崎; Takashi Nasu; 隆那須; Tatsunori Taketomi; 辰徳武臣
Original assignee: Sanyo Bussan Co Ltd
Current assignee: Sanyo Bussan Co Ltd
Priority date: 2000-12-22
Filing date: 2000-12-22
Publication date: 2002-07-02

Abstract

(57)【要約】【課題】電源投入時に停電が発生した場合であって
も、制御基板のプログラム動作を保障し、誤動作を防止
する。【解決手段】主制御基板Ｃには、ＣＲフィルタ３１，
３２と、モノステーブルマルチバイブレータ３３と、リ
セット信号作成回路３４と、電源監視回路３５と、強制
リセット回路３６と、リセット合成回路３７と、ＣＰＵ
１１とが備えられている。そして、電源監視回路３５及
び強制リセット回路３６により、電源投入直後の停電の
発生を検知し、これに基づいてＣＰＵ１１にリセットを
かける様にしたので、電源投入直後の停電によってＣＰ
Ｕ１１の動作が保障できなくなる状態を有効に回避する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技機に係り、特
に、電源投入時の処理に特徴を有する遊技機に関するも
のである。

【０００２】

【従来の技術】従来、パチンコホールにおいて停電が発
生した場合に、各パチンコ機におけるその時点での賞球
払い出し情報を保持しておく必要があり、入賞した球を
証拠球としてストックしておき、電源復旧後に証拠球を
１個ずつ排出することにより賞球の払い出しを実行する
方式がとられていた。なお、パチンコ機においては、ど
の入賞口に入賞したかによって、例えば、５個〜１５個
のいずれの個数の賞球を払い出すかが異なっていた。

【０００３】ところが、証拠球をストックしておく従来
の方式では、停電前にどの入賞口に入賞した球かまでは
記録できないため、電源復旧時に、証拠球の数だけ、最
大払い出し個数の賞球を払い出すといった方式が採用さ
れていた。このため、電源復旧時の賞球払い出し数が実
際の遊技状態と合致しないという問題があった。

【０００４】

【発明が解決しようとする課題】そこで、出願人は、停
電発生時の遊技状態や遊技球の払い出し状態を主制御基
板や払出制御基板のバックアップＲＡＭに記憶してお
き、電源復旧時に、このバックアップＲＡＭの内容に基
づいて遊技を再開する新しい方式を採用する方向で検討
している。

【０００５】しかし、本願出願人がこの新しい方式の採
用を検討したところ、この新しい方式においても、以下
の様な問題があることが分かった。

【０００６】具体的には、電源投入時の制御基板のリセ
ット中およびセキュリティチェック中に停電が発生した
場合、停電処理を実行することなく電源断の状態になっ
てしまうため、遊技状態を正しくバックアップすること
ができず、誤動作の原因となる可能性があるという問題
である。

【０００７】そこで、本発明は、電源投入時に停電が発
生した場合であっても、制御基板のプログラム動作を保
障し、誤動作を防止することを目的とするものである。

【０００８】

【課題を解決するための手段】かかる目的を達成するた
めになされた本発明の遊技機は、以下のような構成から
なる課題解決手段を採用した。

【０００９】（１）停電が発生した場合に、停電発生時
の遊技状態及び遊技球の払い出し状態を記憶しておく処
理を含む停電処理を実行する遊技機であって、主制御基
板に、電源投入直後に停電が発生した場合には電源基板
からのリセット信号の有無に関わらず当該主制御基板の
ＣＰＵのリセットを行うための回路を備えていることを
特徴とする遊技機。

【００１０】この（１）の遊技機によれば、停電が発生
すると、電源基板から停電信号が送出され、この停電信
号が主制御基板や払出制御基板のＮＭＩ（ノンマスカブ
ルインタラプタ）端子に入力され、これにより各制御基
板のＣＰＵにおいてＮＭＩ割込が発生し、遊技状態及び
遊技球の払い出し状態を記憶しておく処理を含む停電処
理が実行される。ここで、主として、遊技状態の記憶は
主制御基板が、遊技球の払い出し状態の記憶は払出制御
基板が実行する。こうして、停電発生時には、その時点
での遊技状態及び遊技球の払い出し状態が主制御基板及
び払出制御基板において記憶される。

【００１１】一方、停電から復旧する等して遊技機に電
源が投入されると、主制御基板に対して、電源基板から
リセット信号が送出され、これに基づいて、リセット→
セキュリティチェック→プログラム動作といった手順で
電源投入時の動作が行われる。このとき、電源投入直後
のプログラム動作が開始される前の状態において停電が
発生した様な場合には、主制御基板のＣＰＵでは、これ
を把握することができない。これに対し、（１）の遊技
機によれば、電源投入直後に停電が発生した場合には電
源基板からのリセット信号の有無に関わらず当該主制御
基板のＣＰＵのリセットを行うための回路が動作し、主
制御基板のＣＰＵに対して強制的にリセットをかける。
この結果、主制御基板のＣＰＵにおいては、プログラム
動作の開始が待機された状態となる。これにより、
（１）の遊技機では、停電から電源が復旧する等して遊
技機に電源が投入されてもすぐにはプログラム動作が開
始されないことになる。この様な作用を奏する様にした
理由を以下に述べる。

【００１２】主制御基板においては、例えば停電から電
源が復旧する等して遊技機に電源が投入されると、プロ
グラム動作を開始する前にセキュリティチェック等が実
行される。このセキュリティチェック等を実行している
期間内は、停電によるＮＭＩ割込を受け付けることがで
きないので、主制御基板のＣＰＵは停電の発生を検知す
ることができない。このため、電源が投入された直後に
停電が発生すると、この停電の発生を検知できずにプロ
グラム動作が開始されるおそれがある。この場合、プロ
グラム動作の途中でいきなり電源断の状態になり、正常
な停電処理が実行できないことになる。従って、電源投
入直後に停電が発生すると、停電処理によってプログラ
ム動作を正常に終了するといったことができず、その後
の動作を保障できなくなるおそれがある。以上の理由に
より、（１）の遊技機では、上述の様に、停電から電源
が復旧した場合の様に遊技機に電源が投入された直後の
状態にあるときに停電が発生した場合には、上述の回路
が作動して、プログラム動作の開始を待機させることと
したのである。なお、停電信号をＮＭＩ割込ではなく、
ＩＮＴ割込とした場合も、同様の問題が発生するが、
（１）の遊技機は、この場合も問題を回避することがで
きる。

【００１３】この結果、（１）の遊技機によれば、停電
から電源が復旧した場合の様な電源投入直後に停電が発
生した場合に、プログラム動作が開始されておらず、プ
ログラム動作の途中でいきなり電源断になるといった事
態を回避することができる。従って、主制御基板におい
て、停電時に記憶しておいた遊技状態が破壊されるとい
ったことがない。よって、この（１）の遊技機によれ
ば、電源投入直後に発生する停電によって、遊技状態や
遊技球の払い出し状態に関して誤動作が発生するといっ
た事態を有効に防止することができる。

【００１４】より具体的には、以下の（２）、（３）の
様に構成することができる。

【００１５】（２）停電が発生した場合に、停電発生時
の遊技状態及び遊技球の払い出し状態を記憶しておく処
理を含む停電処理を実行する遊技機であって、主制御基
板に、電源基板からの停電信号を監視し、プログラム動
作に入る前の場合、該停電信号が停電発生時の信号に変
化した場合には、当該主制御基板のＣＰＵに対して強制
的にリセットをかける強制リセット回路を備えているこ
とを特徴とする遊技機。

【００１６】この（２）の遊技機によれば、電源投入直
後でＣＰＵのセキュリティチェック中の様にＮＭＩ割込
等による停電の検出ができない状態にあるときに停電が
発生した場合に、強制リセット回路が停電信号に基づい
て停電の発生を検知してＣＰＵに強制的にリセットをか
けるので、この様な電源投入直後の停電時にもＣＰＵに
よるユーザプログラムの実行開始を待機させることがで
き、この結果、停電から完全に復旧した後のＣＰＵの動
作を保障することが可能になっている。

【００１７】（３）停電が発生した場合に、停電発生時
の遊技状態及び遊技球の払い出し状態を記憶しておく処
理を含む停電処理を実行する遊技機であって、主制御基
板に、電源基板の電源電圧を監視して、電源基板からの
電源リセット信号がなくても電源電圧が所定値以下にな
った場合には当該主制御基板のＣＰＵのリセットを行う
電源監視回路を備えていることを特徴とする遊技機。

【００１８】この（３）の遊技機によれば、電源投入直
後でＣＰＵのセキュリティチェック中の様にＮＭＩ割込
等による停電の検出ができない状態にあるときに停電が
発生した場合に、即ち、電源のみが入ってリセット信号
が未接続の場合や電源投入後に電源コネクタを抜き差し
した場合にＣＰＵが暴走しない。この結果、ＣＰＵの異
常動作を防止することが可能になっている。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しつつ説明する。本実施の形態では、遊
技機の一例として弾球遊技機の一種であるパチンコ機、
特に、第１種パチンコ遊技機を取り上げて説明する。な
お、本発明を第２種パチンコ機や第３種パチンコ機やパ
チスロ機等に用いることができるということは、当然で
ある。

【００２０】図１は、実施の形態としてのパチンコ機Ｐ
の遊技盤の正面図である。遊技盤１の周囲には、打球が
入賞することにより５個から１５個の球が払い出される
複数の入賞口２が設けられている。また、遊技盤１の中
央には、複数種類の識別情報としての図柄などを表示す
る液晶ディスプレイ（ＬＣＤ）３が設けられている。こ
のＬＣＤ３の表示画面は、左、中央、右の各表示領域に
３分割されている。そして、３分割された各表示領域に
おいて、それぞれ上から下へと上下方向に画面がスクロ
ールしながら図柄の変動表示が行われる。

【００２１】ＬＣＤ３の下方には、図柄作動口（第１種
始動口）４が設けられている。打球がこの図柄作動口４
を通過することにより、前記したＬＣＤ３の変動表示が
開始される。図柄作動口４の下方には、特定入賞口（大
入賞口）５が設けられている。この特定入賞口５は、Ｌ
ＣＤ３の変動後の表示結果が予め定められた図柄の組合
せの１つと一致する場合に、大当たりとなって、打球が
入賞しやすいように所定時間（例えば、３０秒経過する
まで）、あるいは、打球が１０個入賞するまで開放され
る。

【００２２】この特定入賞口５内には、Ｖゾーン５ａが
設けられている。そして、特定入賞口５の開放中に、打
球がこのＶゾーン５ａ内を通過すると、継続権が成立し
て、特定入賞口５の閉鎖後、再度、その特定入賞口５が
所定時間（又は、特定入賞口５に打球が所定個数入賞す
るまで）開放される。この特定入賞口５の開閉動作は、
最高で１６回（１６ラウンド）繰り返し実行可能にされ
ている。この特定入賞口５の開閉動作の行われ得る状態
が、所定の遊技価値が付与された状態（いわゆる特別遊
技状態）である。

【００２３】また、遊技盤１およびその周辺の各所に
は、複数のランプ７が配設されている。これらのランプ
７は遊技の内容に応じて点灯又は消灯して、遊技の興趣
を盛り上げると共に、遊技の進行状況を遊技者に表示す
る。

【００２４】図２は、パチンコ機Ｐの電気的な構成を概
略的に示したブロック図である。図２に示すように、パ
チンコ機Ｐは、主制御基板Ｃ及び払出制御基板Ｈに対し
て停電信号を送出する停電監視回路２０を備えた電源基
板Ｖを有している。また、主制御基板Ｃには、複数の制
御基板Ｈ，Ｄ，Ｓ，Ｌが接続されている。この主制御基
板Ｃは、遊技内容の制御を行うためのものであり、この
主制御基板Ｃに接続された各種スイッチＳＷから出力さ
れる信号と、主制御基板Ｃ内に設けられるカウンタ値な
どとに基づいて、各制御基板Ｈ，Ｄ，Ｓ，Ｌへ制御コマ
ンドを送信して遊技の制御を行っている。

【００２５】主制御基板Ｃには、ワンチップマイコンと
してのＣＰＵ１１が搭載されている。ＣＰＵ１１は、演
算装置としてのＣＰＵと、制御プログラムを記憶するＲ
ＯＭと、制御プログラムの実行時に各種のデータを書き
換え可能に記憶するＲＡＭ１２と、タイマ割込回路と、
フリーランニングカウンタと、ウォッチドッグタイマ
と、チップセレクトロジックなどといった各種の回路を
ワンチップに内蔵したものである。これらの回路の他
に、パチンコ機Ｐの遊技の制御（大当たりの有無を決定
する制御）に使用される乱数を発生するための乱数発生
回路や、このＣＰＵ１１に固有の識別番号（ＩＤ番号）
を記憶してその識別番号を所定の操作により出力するＩ
Ｄ出力回路を有している。

【００２６】ＣＰＵ１１には、電源断時においてもバッ
クアップ電圧が供給されている。よって、停電などの発
生によって電源がオフされても、ＣＰＵ１１のＲＡＭ１
２のデータはバックアップされる。ＲＡＭ１２には、賞
球の払い出し残数が記憶されるので、停電時においても
賞球の払い出し残数を記憶し続けて、停電の解消後に残
りの賞球の払い出しを行うことができる。なお、本実施
の形態のＲＡＭ１２は、その全データがバックアップさ
れており、前記した賞球の払い出し残数以外のデータも
バックアップされる。しかし、必ずしもＲＡＭ１２の全
データをバックアップする必要はなく、全データのバッ
クアップに代えて、ＲＡＭ１２の一部分のデータ（賞球
払い出し残数）のみをバックアップするように構成して
も良い。

【００２７】払出制御基板Ｈは、各種スイッチＳＷから
出力される信号や主制御基板Ｃから送信される制御コマ
ンドに基づいて、賞球の払出制御を行ったり、独自に貸
し球の払い出しを行ったりするものであり、主制御基板
Ｃの他に、遊技盤１内の遊技領域へ球を発射するための
発射モータ１０を制御する発射制御基板Ｂと、賞球や貸
し球を払い出すための払出モータ９とが接続されてい
る。

【００２８】この払出制御基板ＨのＲＡＭ１３には、電
源断時においてもバックアップ電圧が供給されている。
よって、停電などの発生によって電源がオフされた場合
にも、ＲＡＭ１３のデータはバックアップされる。ＲＡ
Ｍ１３には、賞球や貸し球の払い出し残数が記憶される
ので、停電時にもこれらを記憶し続けて、停電の解消後
に残りの賞球や貸し球を払い出すことができる。なお、
本実施の形態のパチンコ機ＰにおけるＲＡＭ１３は、前
記したＣＰＵ１１のＲＡＭ１２の場合と同様に、その全
データがバックアップされているので、賞球や貸し球の
払い出し残数以外のデータもバックアップされる。しか
し、必ずしもＲＡＭ１３の全データをバックアップする
必要はなく、全データのバックアップに代えて、ＲＡＭ
１３の一部分のデータ（賞球や貸し球の払い出し残数）
のみをバックアップするように構成しても良い。

【００２９】主制御基板Ｃおよび払出制御基板Ｈにバッ
クアップされるデータは、パチンコ機Ｐの裏面側に設け
られたクリアスイッチＳＷ１を押下することにより、Ｒ
ＡＭ消去信号を送出して消去（クリア）することができ
る。なお、かかるバックアップデータのクリアは、その
クリアが誤って行われないように、クリアスイッチＳＷ
１が所定のタイミングで操作された場合に限り行われる
ようにされている。例えば、クリアスイッチＳＷ１を操
作した状態で電源が投入された場合や、クリアスイッチ
ＳＷ１を操作した状態で電源がオフされた場合、クリア
スイッチＳＷ１が所定時間内に複数回操作された場合、
或いは、クリアスイッチＳＷ１を２以上設け、そのクリ
アスイッチＳＷ１が所定の順序で若しくは同時に操作さ
れた場合に、バックアップデータのクリアを行うように
している。

【００３０】表示用制御基板Ｄは、主制御基板Ｃから送
信される制御コマンドに基づいて、ＬＣＤ３の変動表示
を制御するためのものである。効果音制御基板Ｓは、主
制御基板Ｃから送信される制御コマンドに基づいて、遊
技の進行に合わせた効果音をスピーカ６から出力するた
めのものであり、ランプ制御基板Ｌは、主制御基板Ｃか
ら送信される制御コマンドに基づいて、各ランプ７の点
灯及び消灯を制御するためのものである。

【００３１】これら主制御基板Ｃと各制御基板Ｈ，Ｄ，
Ｓ，Ｌとの間には、出力を一旦蓄積するバッファ８がそ
れぞれ接続されている（図２では簡単のため１つのみ図
示している）。

【００３２】停電監視回路２０は、電源オフ時又は停電
の発生時に、停電信号２１を主制御基板Ｃおよび払出制
御基板Ｈへ出力すると共に、電源のオン時又は停電信号
２１の出力後の所定条件下においてリセット信号２２を
各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力するための回
路である。主制御基板Ｃおよび払出制御基板Ｈは、停電
監視回路２０から出力される停電信号２１を入力する
と、それぞれのＲＡＭ１２，１３に記憶されるバックア
ップデータを適切に保持するために、パチンコ機Ｐの遊
技の制御の終了処理（停電処理）をそれぞれ開始する。
電源基板Ｖから主制御基板Ｃおよび払出制御基板へ供給
される制御系の駆動電圧（５ボルト）は、停電の発生後
（又は電源のオフ後）においても、所定時間の間、正常
作動範囲の電圧値を保つように構成されている。よっ
て、主制御基板Ｃおよび払出制御基板Ｈは、停電信号２
１の入力後に、遊技の制御の終了処理を開始しても、十
分にその終了処理を完了することができるのである。

【００３３】次に、停電が発生した場合の主制御基板Ｃ
および払出制御基板Ｈにおいて実行される停電処理につ
いて説明する。まず、主制御基板Ｃにおいて実行される
停電処理を図３のフローチャートに従って説明する。

【００３４】主制御基板Ｃでは、停電監視回路２０から
停電信号を受信すると、本処理を開始し、まず最初に現
在の遊技状態を記憶する（Ｓ１０）。より具体的には、
この主制御基板Ｃのレジスタ、スタックポインタの情報
と、停電情報とをＲＡＭ１２に記憶する処理を実行す
る。次に、この主制御基板Ｃにより制御されている各装
置の制御信号をクリアする（Ｓ２０）。より具体的に
は、第１種始動口４の入り口を縮小し、大入賞口５の入
り口を閉止した上で、遊技盤用外部情報の出力を停止す
る。

【００３５】その後、賞球の払出個数の監視を実行し
（Ｓ３０）、監視終了条件が満たされた場合には（Ｓ４
０：ＹＥＳ）、ＲＡＭアクセスを禁止して（Ｓ５０）、
電源断を待つ状態となる。なお、本実施の形態では、賞
球払出個数の監視は、払出途中の遊技球をカウントする
ため、停電発生後約２００ｍｓｅｃの間実行することと
している。

【００３６】一方、払出制御基板Ｈにおいては、図４に
示す様な停電処理が実行される。まず最初に、現在の賞
球払出状態と貸球払出状態とを記憶する（Ｓ１１０）。
より具体的には、この払出制御基板Ｈのレジスタ、スタ
ックポインタの情報と、停電情報とをＲＡＭ１３に記憶
する処理を実行する。次に、この払出制御基板Ｈによっ
て制御されている各装置の制御信号をクリアする（Ｓ１
２０）。より具体的には、賞球モーターおよび貸球モー
ターを停止し、枠用外部情報の出力を停止する。

【００３７】その後、通信中のコマンド処理を実行する
と共に（Ｓ１３０）、賞球払出個数の監視と（Ｓ１４
０）、貸球払出個数の監視と（Ｓ１５０）を実行する。
そして、監視終了条件が満たされるまでこれらＳ１４０
およびＳ１５０の処理を実行し（Ｓ１６０：ＮＯ）、監
視終了条件が満たされたら（Ｓ１６０：ＹＥＳ）、ＲＡ
Ｍアクセスを禁止し（Ｓ１７０）、電源断を待つ状態に
移行する。なお、賞球払出個数および貸球払出個数の監
視は、本実施の形態では、払出途中の遊技球をカウント
するため、停電発生後約２００ｍｓｅｃ間行うこととし
ている。

【００３８】次に、復電処理について説明する。この復
電処理は、停電から復帰した場合、主制御基板Ｃおよび
払出制御基板Ｈにおいて実行される。以下に、電源投入
から復電処理にいたるまでの処理フローおよび両基板に
おける復電処理を述べる。

【００３９】電源投入から復電処理にいたるまでの処理
フローは、図５に記載した通りである。即ち、電源投入
が行われると、各基板においては、まず、内蔵レジスタ
の設定が行われる（Ｓ２１０）。こうしてＲＡＭアクセ
スを許可する。続いて、ＲＡＭ消去信号の読み込みが実
行される（Ｓ２２０）。なお、ＲＡＭ消去信号は、クリ
アスイッチＳＷ１を押下することにより発生する信号で
ある。そして、ＲＡＭ消去信号がオンになっているか否
かを判断する（Ｓ２３０）。ＲＡＭ消去信号がオン状態
の場合には（Ｓ２３０：ＹＥＳ）、ＲＡＭ消去を実行す
るため初期化処理（Ｓ２４０）へと進んでＲＡＭの初期
化を実行する。一方、ＲＡＭ消去信号がオンではない場
合には（Ｓ２３０：ＮＯ）、ＲＡＭ異常が発生している
か否かを判断する（Ｓ２５０）。そして、ＲＡＭ異常が
発生している場合には（Ｓ２５０：ＹＥＳ）、同じく初
期化処理（Ｓ２４０）へと進んでＲＡＭの初期化を実行
する。一方、ＲＡＭ異常も起こっていない場合には（Ｓ
２５０：ＮＯ）、停電情報がオンになっているか否かを
判断する（Ｓ２６０）。ここで、停電情報がオンになっ
ていると判断された場合には（Ｓ２６０：ＹＥＳ）、復
電処理（Ｓ２７０）へと進み、後述する復電処理を実行
した後に、通常処理（Ｓ２８０）へと進んで、停電発生
時の状態から遊技を再開する。一方、停電情報がオンで
はないと判断された場合は（Ｓ２６０：ＮＯ）、そのま
ま通常処理（Ｓ２８０）へと進む。なお、この場合、直
接Ｓ２８０へ進むのではなく、Ｓ２４０へ進んで初期化
処理を実行してからＳ２８０へ進む様に構成しても構わ
ない。

【００４０】次に、主制御基板Ｃが実行する復電処理に
ついて、図６のフローチャートに従って説明する。この
主制御基板Ｃによる復電処理では、まず、スタックポイ
ンタを復帰させ（Ｓ３１０）、停電情報をクリアした後
（Ｓ３２０）、各装置の復帰処理を実行する（Ｓ３３０
〜Ｓ３９０）。具体的には、まず、普通図柄表示装置を
復帰させる（Ｓ３３０）。続いて、特別図柄表示装置を
復帰させる（Ｓ３４０）。その後、遊技状態（低確率ま
たは高確率）のコマンドをランプ制御基板Ｌに対して送
信してランプ制御装置を復帰させる（Ｓ３５０）。ま
た、タンク球状態コマンドと下皿状態コマンドを払出制
御基板Ｈに送信して払出許可を実行する（Ｓ３６０）。
そして、賞球払出装置を停電前の状態に復帰させる（Ｓ
３７０）。その後、ＩＮＴ割込を設定し（Ｓ３８０）、
レジスタを復帰させることで遊技状態の復帰を実行する
（Ｓ３９０）。こうして各装置の復帰が完了したら通常
処理に進み、停電発生時の状態から遊技を再開させる。

【００４１】次に、払出制御基板Ｈが実行する復電処理
について、図７のフローチャートに従って説明する。こ
の払出制御基板Ｈによる復電処理では、まず、スタック
ポインタを復帰させ（Ｓ４１０）、停電情報をクリアし
た後（Ｓ４２０）、主制御基板Ｃから払出許可通知が送
信されてくるのを待つ（Ｓ４３０，Ｓ４４０）。そし
て、払出許可通知に対応するコマンドを受信したら（Ｓ
４４０：ＹＥＳ）、レジスタを復帰させて賞球払出状態
と貸球払出状態を停電前の状態に復帰させる（Ｓ４５
０）。こうして停電からの復電処理が完了したら、通常
処理に移行し、停電発生時の状態から遊技球の払い出し
を再開する。

【００４２】次に、本実施の形態の特徴である主制御基
板Ｃの主要な回路構成について説明する。図８に示す様
に、主制御基板Ｃには、ＣＲフィルタ３１，３２と、モ
ノステーブルマルチバイブレータ３３と、リセット信号
作成回路３４と、電源監視回路３５と、強制リセット回
路３６と、リセット合成回路３７と、ＣＰＵ１１とが備
えられている。

【００４３】ＣＲフィルタ３１は、電源基板Ｖからのリ
セット信号のノイズを除去するための回路である。同じ
く、ＣＲフィルタ３２は、電源基板Ｖからの停電信号の
ノイズを除去するための回路である。ＣＲフィルタ３１
によりノイズを除去されたリセット信号は、後述するモ
ノステーブルバイブレータ３３及び強制リセット回路３
６に入力される様になっている。また、ＣＲフィルタ３
２によりノイズを除去された停電信号は、後述する強制
リセット回路３６及びＣＰＵ１１に入力される様になっ
ている。

【００４４】モノステーブルマルチバイブレータ３３
は、払出制御基板Ｈよりも主制御基板Ｃのリセットを遅
らせるための回路である。このモノステーブルマルチバ
イブレータ３３により、本実施の形態では、主制御基板
Ｃは払出制御基板Ｈよりも約２５０ｍｓｅｃ〜３５０ｍ
ｓｅｃの間、リセットのタイミングが遅らされる様に構
成されている。このモノステーブルマルチバイブレータ
３３から出力されるリセット信号は、次に説明するリセ
ット信号作成回路３４に入力される様になっている。

【００４５】リセット信号作成回路３４は、モノステー
ブルマルチバイブレータ３３の出力と電源監視回路３５
の出力とにより、リセット信号の幅を約１．３μｓｅｃ
にする回路である。このリセット信号作成回路３４から
の出力信号は、後で説明するリセット合成回路３７に入
力される様になっている。

【００４６】電源監視回路３５は、電源＋５Ｖの監視を
行い、電源基板Ｖからのリセット信号がなくても＋５Ｖ
が落ちることにより、ＣＰＵ１１のリセットを行うため
の回路である。この電源監視回路３５からの出力信号
は、先に説明したリセット信号作成回路３４に入力され
る様になっている。

【００４７】強制リセット回路３６は、電源基板Ｖから
のリセット信号が立ち下がり、ＣＰＵ１１のユーザプロ
グラムが開始するまでの間（ＣＰＵ１１にリセットをか
け、ＣＰＵ１１がセキュリティチェックを行っている
間）に再度、停電信号が入った場合にＣＰＵ１１に強制
的にリセットをかけるための回路である。より具体的に
は、Ｄタイプフリップフロップを使用し、電源基板リセ
ット信号が立ち下がり、ユーザプログラムが始まるまで
（ＣＰＵ１１の１回目のＸＭ１信号がユーザプログラム
の開始タイミングである）の間に停電信号がＬＯＷにな
るとリセット信号を出力する。このリセット信号は、次
に説明するリセット合成回路３７に入力される様になっ
ている。

【００４８】リセット合成回路３７は、リセット信号作
成回路３４から出力されるリセット信号と、強制リセッ
ト回路３６から出力されるリセット信号とを合成してＣ
ＰＵ１１に出力するための回路である。

【００４９】この様な回路構成を採用したことにより、
本実施の形態の主制御基板Ｃによれば、停電から電源が
復旧してＣＰＵ１１がリセット及びセキュリティチェッ
クを実行している間に再度停電が発生した様な場合に
は、停電信号がＣＲフィルタ３２を介して強制リセット
回路３６へ入力される。そして、強制リセット回路３６
により、リセット信号が出力され、これがリセット合成
回路３７へと入力される。そして、リセット合成回路３
７からリセット信号がＣＰＵ１１に入力され、ＣＰＵ１
１にはリセットがかかる。この結果、停電から電源が復
旧してＣＰＵ１１がリセット及びセキュリティチェック
を実行している間に再度停電が発生した様な場合には、
停電信号が発生している間は強制リセット回路３６によ
りＣＰＵ１１に対して強制的にリセットがかかるので、
この再度の停電によってユーザプログラムを実行してい
る最中にいきなり電源断になるといった不具合を有効に
防止することができる。

【００５０】この状態をタイミングチャートに示すと図
９の様になる。この図９について説明すると、時刻Ｔ１
において停電から電源が復旧し、続いて時刻Ｔ２におい
て電源基板Ｖから主制御基板Ｃに対するリセット信号が
ＬＯＷからＨＩＧＨに変化すると、主制御基板Ｃにおい
ては、ＣＰＵ１１に対してリセットをかけるために主基
板リセット信号が、時刻Ｔ３においてＬＯＷからＨＩＧ
Ｈに変化する。この結果、ＣＰＵ１１は、この主基板リ
セット信号の変化に対応して、時刻Ｔ３においてリセッ
トがかかることになる。しかし、時刻Ｔ４において再び
停電が発生すると、この停電信号の変化を強制リセット
回路３６がとらえ、この時点でＣＰＵ１１に対して強制
的にリセットをかける。この結果、時刻Ｔ４において、
主基板リセット信号が再びＬＯＷに変化し、電源基板Ｖ
からリセット信号が出力されていなくてもＣＰＵ１１に
は強制的にリセットがかかることになる。そして、この
強制リセット回路３６からのリセット状態は、その後も
継続することになり、主基板リセット信号はＬＯＷの状
態を続ける。この結果、主制御基板Ｃにおいては、電源
復旧後に再び発生した停電をいち早くとらえ、ＣＰＵ１
１をリセット状態としてユーザプログラムの実行を待機
させる状態となる。従って、時刻Ｔ５において電源基板
Ｖからのリセット信号がＬＯＷに変化したときに、いき
なりプログラム動作が中断されるといったことを有効に
防止している。

【００５１】なお、比較例として、強制リセット回路３
６を備えていない場合の主基板リセット信号の変化を併
記すると、図示の様に、電源復旧後に停電信号がＬＯＷ
になった時刻Ｔ４の時点では主基板リセット信号がＨＩ
ＧＨのままとなり、電源基板Ｖからリセット信号が出力
される時刻Ｔ５において、いきなりＬＯＷに変化するこ
とになる。主基板リセット信号がこの比較例の様な変化
をする場合には、電源復旧後の再度の停電により、ＣＰ
Ｕ１１のプログラム動作がいきなり中断されることにな
り、主制御基板Ｃにおける正常な動作終了状態を妨げる
ことになる。

【００５２】また、本実施の形態においては、電源監視
回路３５により電源＋５Ｖを常時監視しており、電源電
圧が＋５Ｖよりもある程度低下した場合には、リセット
信号をリセット信号作成回路３４に対して出力する様に
したので、電源が立ち上がった状態において、電源コネ
クタを抜き差しした様な場合に、＋５Ｖの変動を捉えて
ＣＰＵ１１にリセットをかけることができる。この結
果、ＣＰＵ１１が暴走してＲＡＭを破壊したりしない。
よって、ＣＰＵ１１の暴走による異常動作を防止するこ
とができる。

【００５３】以上、本発明の実施の形態について説明し
たが、本発明は上述した実施の形態に限られることな
く、その要旨を逸脱しない範囲内において、さらに種々
の態様にて実施することができる。

【００５４】例えば、電源監視回路３５と強制リセット
回路３６については、そのいずれか一方だけを備える様
な構成とすることもできる。

【００５５】

【発明の効果】以上説明した様に、本発明によれば、電
源投入時に停電が発生した場合であっても、制御基板の
プログラム動作を保障し、誤動作を防止することができ
る。

【図面の簡単な説明】

【図１】実施の形態としてのパチンコ機の遊技盤の正
面図である。

【図２】実施の形態としてのパチンコ機の制御系統の
ブロック図である。

【図３】実施の形態における主制御基板の停電処理の
内容を示すフローチャートである。

【図４】実施の形態における払出制御基板の停電処理
の内容を示すフローチャートである。

【図５】実施の形態における電源投入処理の内容を示
すフローチャートである。

【図６】実施の形態における主制御基板の復電処理の
内容を示すフローチャートである。

【図７】実施の形態における払出制御基板の復電処理
の内容を示すフローチャートである。

【図８】実施の形態における主制御基板の回路構成を
示すブロック図である。

【図９】実施の形態における主制御基板のウエイト処
理の一例を示すタイミングチャートである。

【符号の説明】

１・・・遊技盤、２・・・入賞口、３・・・液晶ディス
プレイ（ＬＣＤ）、４・・・図柄作動口（第１種始動
口）、５・・・特定入賞口（大入賞口）、５ａ・・・Ｖ
ゾーン、６・・・スピーカ、７・・・ランプ、８・・・
バッファ、９・・・払出モータ、１０・・・発射モー
タ、１１・・・ＣＰＵ、１２・・・ＲＡＭ、１３・・・
ＲＡＭ、２０・・・停電監視回路、２１・・・停電信
号、２２・・・リセット信号、３１，３２・・・ＣＲフ
ィルタ、３３・・・モノステーブルマルチバイブレー
タ、３４・・・リセット信号作成回路、３５・・・電源
監視回路、３６・・・強制リセット回路、３７・・・リ
セット合成回路、Ｂ・・・発射制御基板、Ｃ・・・主制
御基板、Ｄ・・・表示用制御基板、Ｈ・・・払出制御基
板、Ｌ・・・ランプ制御基板、Ｐ・・・パチンコ機、Ｓ
・・・効果音制御基板、ＳＷ・・・各種スイッチ、ＳＷ
１・・・クリアスイッチ、Ｖ・・・電源基板。

───────────────────────────────────────────────────── フロントページの続き (72)発明者武臣辰徳名古屋市千種区春岡通７−49 株式会社ジェイ・ティ内Ｆターム(参考） 2C088 AA17 AA31 AA42 BA32 BC58

Claims

【特許請求の範囲】

【請求項１】停電が発生した場合に、停電発生時の遊
技状態及び遊技球の払い出し状態を記憶しておく処理を
含む停電処理を実行する遊技機であって、主制御基板に、電源投入直後に停電が発生した場合には
電源基板からのリセット信号の有無に関わらず当該主制
御基板のＣＰＵのリセットを行うための回路を備えてい
ることを特徴とする遊技機。