JP2002185547A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JP2002185547A
JP2002185547A JP2000385375A JP2000385375A JP2002185547A JP 2002185547 A JP2002185547 A JP 2002185547A JP 2000385375 A JP2000385375 A JP 2000385375A JP 2000385375 A JP2000385375 A JP 2000385375A JP 2002185547 A JP2002185547 A JP 2002185547A
Authority
JP
Japan
Prior art keywords
gain
circuit
phase shifter
output signal
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000385375A
Other languages
English (en)
Other versions
JP4287039B2 (ja
JP2002185547A5 (ja
Inventor
Takeshi Morinobe
剛 森邊
Kazuyoshi Arimura
一義 有村
Susumu Kato
進 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP2000385375A priority Critical patent/JP4287039B2/ja
Priority to US09/972,152 priority patent/US6727771B2/en
Priority to DE10150472.1A priority patent/DE10150472B4/de
Publication of JP2002185547A publication Critical patent/JP2002185547A/ja
Publication of JP2002185547A5 publication Critical patent/JP2002185547A5/ja
Application granted granted Critical
Publication of JP4287039B2 publication Critical patent/JP4287039B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
    • H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 （修正有） 【課題】出力信号レベルを減衰させた場合にも、キャリ
アリーク特性が劣化しない直交変調器を提供する。 【解決手段】直交変調器１０と、直交変調器１０の出力
信号が入力されるＡＧＣ部６とを備えた半導体集積回路
装置には、直交変調器１０を構成する位相シフタ回路１
３の利得を調整する利得調整回路１１が備えられる。利
得調整回路１１により位相シフタ回路１３の利得が調整
されて直交変調器１０の利得が調整され、直交変調器１
０の出力信号がＡＧＣ回路に入力される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、利得可変増幅器
（ＡＧＣ回路）を備えた直交変調器に関するものであ
る。
【０００２】近年、携帯電話等の移動体通信機器では、
低消費電力化及び通話品質の向上が急務となっている。
そこで、移動体通信機器の送信部に用いられる直交変調
器の特性を向上させる必要がある。
【０００３】
【従来の技術】図１０は、ＡＧＣ回路を備えた直交変調
器の従来例を示す。直交変調器１は、位相シフタ回路２
と、変調用ミキサ回路３，４と、加算器５とで構成され
る。
【０００４】この位相シフタ回路２には、所定周波数の
相補入力信号ＬＯinが入力される。そして、位相シフタ
回路２は入力信号ＬＯinに基づいて、位相を９０度ずつ
シフトさせたキャリア信号を生成する。
【０００５】変調用ミキサ回路３，４には、前記位相シ
フタ回路２から出力されるキャリア信号のうち、１８０
度位相がずれた信号がそれぞれ入力されるとともに、ベ
ースバンド信号Ｑ，ＸＱと、同Ｉ，ＸＩがそれぞれ入力
される。
【０００６】そして、変調用ミキサ回路３はキャリア信
号とベースバンド信号Ｑ，ＸＱを掛け合わせた変調信号
を加算器５に出力し、変調用ミキサ回路４はキャリア信
号とベースバンド信号Ｉ，ＸＩを掛け合わせた変調信号
を加算器５に出力する。
【０００７】加算器５は、変調用ミキサ回路３，４から
出力される変調信号を加算して、出力信号ＲＦoutをＡ
ＧＣ部６に出力する。ＡＧＣ部６は、ＡＧＣ回路７と、
ＣＮＴ回路８とで構成され、変調用ミキサ回路３，４の
出力信号ＲＦoutはＡＧＣ回路７に入力される。
【０００８】ＣＮＴ回路８には制御信号Ｖcntが入力さ
れ、ＣＮＴ回路８はその制御信号Ｖcntに基づいて利得
制御信号Ｖagcを生成してＡＧＣ回路７に出力する。図
１２に示すように、位相シフタ回路２の利得Ｇ１は一定
であり、ＡＧＣ回路７の利得Ｇ２は利得制御信号Ｖagc
に基づいて変化する。そして、直交変調器１とＡＧＣ部
６との総合利得Ｇ３は、制御信号Ｖcntに基づいてＡＧ
Ｃ部６の利得Ｇ２と同じ傾きで変化する。
【０００９】従って、ＡＧＣ回路７から出力される出力
信号ＯＵＴの出力レベルＰoutは、図１１に示すよう
に、制御信号ＶcntをＶcnt1からＶcnt2まで変化させる
ことにより、最大値Ｐmaxから最小値Ｐminまでの範囲で
調整可能となっている。
【００１０】
【発明が解決しようとする課題】上記のように構成され
た直交変調器１及びＡＧＣ部６では、位相シフタ回路２
の出力周波数成分がキャリアリークとして常に出力信号
ＯＵＴに含まれている。
【００１１】図１１に示すように、キャリアリークＣＬ
は、ＡＧＣ回路７の利得の減少にともなって、出力信号
Ｐoutとともに減衰するが、出力信号Ｐoutが最小値Ｐmi
nに近づくにつれて、その減衰幅は出力信号Ｐoutより小
さくなる。
【００１２】すると、出力信号Ｐoutが最大値Ｐmaxとな
るときにおける出力信号ＰoutとキャリアリークＣＬと
のレベル差ΔＣＬａに比して、出力信号Ｐoutが最小値
Ｐminとなるときにおける出力信号Ｐoutとキャリアリー
クＣＬとのレベル差ΔＣＬｂが小さくなる。これは、位
相シフタ回路２からキャリアリーク成分として出力され
る出力周波数成分が一定レベルで出力されているからで
ある。
【００１３】従って、制御信号Ｖcntにより出力信号Ｐo
utを最小値Ｐmin近傍まで減衰させると、キャリアリー
ク特性が劣化するという問題点がある。この発明の目的
は、出力信号レベルを減衰させた場合にも、キャリアリ
ーク特性が劣化しない直交変調器を提供することにあ
る。
【００１４】
【課題を解決するための手段】図１は、本発明の原理説
明図である。すなわち、直交変調器１０と、前記直交変
調器１０の出力信号が入力されるＡＧＣ部６とを備えた
半導体集積回路装置には、前記直交変調器１０を構成す
る位相シフタ回路１３の利得を調整する利得調整回路１
１が備えられる。利得調整回路１１により位相シフタ回
路１３の利得が調整されて直交変調器１０の利得が調整
され、その直交変調器１０の出力信号がＡＧＣ回路に入
力される。
【００１５】本発明の別の態様では、前記利得調整回路
は、前記ＡＧＣ部の出力信号レベルの減衰にともなって
前記位相シフタ回路の利得を減衰させる。利得調整回路
の動作により、ＡＧＣ部の出力信号レベルが減衰すると
き、位相シフタ回路の利得が減衰する。
【００１６】本発明の別の態様では、前記利得調整回路
は、前記ＡＧＣ部の利得を調整する制御信号に基づい
て、前記位相シフタ回路の利得を調整する利得制御信号
を該位相シフタ回路に出力する。ＡＧＣ部に入力される
制御信号で、ＡＧＣ回路の利得が調整されるとき、位相
シフタ回路に利得制御信号が入力されて、位相シフタ回
路の利得が調整される。
【００１７】本発明の別の態様では、前記位相シフタ回
路は、利得の異なる複数の回路を並列に設け、前記利得
制御信号に基づいて前記ＡＧＣ部の出力信号レベルの減
衰にともなって利得の低い位相シフタ回路を選択して動
作させる。ＡＧＣ部の利得が減衰するとき、利得の異な
る複数の位相シフタ回路の中から、利得の低い位相シフ
タ回路が選択されて動作する。
【００１８】本発明の別の態様では、前記位相シフタ回
路は、振幅可変型位相シフタ回路と、固定利得の位相シ
フタ回路とを並列に設け、前記制御信号及び利得制御信
号に基づいて前記ＡＧＣ部の出力信号レベルの減衰にと
もなって利得が低下する前記振幅可変型位相シフタ回路
を選択して動作させる。ＡＧＣ部の利得が減衰すると
き、振幅可変型位相シフタ回路が選択されて動作し、そ
の振幅可変型位相シフタ回路はＡＧＣ部の出力信号レベ
ルの減衰にともなって利得が低下する。
【００１９】本発明の別の態様では、前記複数の位相シ
フタ回路は、前記制御信号をＡ／Ｄ変換した信号で選択
した。ＡＧＣ部の利得を調整する制御信号がＡ／Ｄ変換
され、その変換後の信号で位相シフタ回路が選択され
る。
【００２０】
【発明の実施の形態】（第一の実施の形態）図２は、こ
の発明を具体化した第一の実施の形態を示す。この実施
の形態は、直交変調器１０を構成する位相シフタ回路１
３の出力振幅を第一のＣＮＴ回路１１で制御し、前述し
た従来例と同様なＡＧＣ回路７の利得を第二のＣＮＴ回
路１２で制御するように構成したものであり、その他の
構成は前記従来例と同様である。
【００２１】第一及び第二のＣＮＴ回路１１，１２に
は、制御信号Ｖcntが入力され、第一のＣＮＴ回路１１
は制御信号Ｖcntの入力に基づいて位相シフタ回路１３
の利得を制御する利得制御信号Ｖshiftを生成して、同
位相シフタ回路１３に出力する。
【００２２】第二のＣＮＴ回路１２は、制御信号Ｖcnt
の入力に基づいてＡＧＣ回路７の利得を制御する利得制
御信号Ｖagcを同ＡＧＣ回路７に出力する。位相シフタ
回路１３の具体的構成を図３に従って説明する。同図に
示すように、位相シフタ回路１３はマスター段のラッチ
回路と、スレーブ段のラッチ回路とからフリップフロッ
プ回路が構成され、各ラッチ回路は、電流源回路１４を
介してグランドＧＮＤに接続されている。
【００２３】電流源回路１４には利得制御信号Ｖshift
が入力され、その利得制御信号Ｖshiftに基づいて電流
源回路１４の出力電流を制御することにより、位相シフ
タ回路１３の出力信号iout，xiout，qout，xqoutの出力
振幅を制御可能となっている。
【００２４】上記のように構成された直交変調器１０で
は、図４に示すように、制御信号Ｖcntに基づいて位相
シフタ回路１３の利得Ｇ１ａが制御される。また、ＡＧ
Ｃ部６では、制御信号Ｖcntに基づいて、ＡＧＣ回路７
の利得Ｇ２ａが制御される。
【００２５】そして、出力信号ＯＵＴの総合利得Ｇ３ａ
は、利得Ｇ１ａ，Ｇ２ａを合算したものとなり、前記従
来例の総合利得Ｇ３と同様に設定されている。上記のよ
うに構成された直交変調器１０及びＡＧＣ部６では、次
に示す作用効果を得ることができる。 （１）制御信号Ｖcntに基づいて、ＡＧＣ部６から出力
される出力信号ＯＵＴの出力レベルＰoutを調整すると
き、ＡＧＣ回路７の利得Ｇ２ａとともに位相シフタ回路
１３の利得Ｇ１ａを調整することができる。 （２）出力信号ＯＵＴの出力レベルＰoutを減衰させる
とき、ＡＧＣ回路７の利得Ｇ２ａとともに位相シフタ回
路１３の利得Ｇ１ａも減衰させることができる。従っ
て、図５に示すように、出力信号ＯＵＴの出力レベルＰ
outを最小値Ｐmin近傍まで減衰させたとき、キャリアリ
ークＣＬの出力レベルも減衰するため、出力信号Ｐout
とキャリアリークＣＬとのレベル差ΔＣＬが小さくなる
ことはない。 （３）出力信号ＯＵＴの出力レベルＰoutを減衰させて
も、出力信号ＰoutとキャリアリークＣＬとのレベル差
ΔＣＬが小さくなることはないので、キャリアリーク特
性を向上させることができる。 （第二の実施の形態）図６は、第二の実施の形態の直交
変調器１９及びＡＧＣ部２０を示す。この実施の形態
は、入力信号ＬＯinが第一及び第二の位相シフタ回路１
５ａ，１５ｂに入力される。前記第一及び第二の位相シ
フタ回路１５ａ，１５ｂは、それぞれ一定の利得で動作
し、第一の位相シフタ回路１５ａの利得は、第二の位相
シフタ回路１５ｂの利得より小さく設定されている。
【００２６】制御信号Ｖcntは、Ａ／Ｄ変換器１６に入
力される。前記Ａ／Ｄ変換器１６は、例えば前記制御信
号Ｖcntが図７に示すあらかじめ設定された所定値Ａ以
下であれば、Ｌレベルの信号を前記第一及び第二の位相
シフタ回路１５ａ，１５ｂに出力するとともに、制御信
号Ｖcntが前記所定値Ａを越えると、Ｈレベルの信号を
第一及び第二の位相シフタ回路１５ａ，１５ｂに出力す
る。
【００２７】そして、Ａ／Ｄ変換器１６の出力信号がＬ
レベルであれば、第一の位相シフタ回路１５ａが活性化
されて、その出力信号がＱＭＯＤ回路１７に出力され
る。また、Ａ／Ｄ変換器１６の出力信号がＨレベルであ
ると、第二の位相シフタ回路１５ｂが活性化されて、そ
の出力信号がＱＭＯＤ回路１７に出力される。
【００２８】ＱＭＯＤ回路１７は、前記第一の実施の形
態の変調用ミキサ回路３，４及び加算器５に相当するも
のである。ＱＭＯＤ回路１７の出力信号は、ＡＧＣ回路
７に入力される。前記ＡＧＣ回路７には第三及び第四の
ＣＮＴ回路１８ａ，１８ｂから利得制御信号Ｖagc1，Ｖ
agc2が入力される。
【００２９】第三及び第四のＣＮＴ回路１８ａ，１８ｂ
には、前記制御信号Ｖcnt及び前記Ａ／Ｄ変換器１６の
出力信号が入力される。Ａ／Ｄ変換器１６の出力信号が
Ｌレベルであれば、第三のＣＮＴ回路１８ａが活性化さ
れ、利得制御信号Ｖagc1がＡＧＣ回路７に出力される。
また、Ａ／Ｄ変換器１６の出力信号がＨレベルであれ
ば、第四のＣＮＴ回路１８ｂが活性化され、利得制御信
号Ｖagc2がＡＧＣ回路７に出力される。
【００３０】そして、ＡＧＣ回路７は利得制御信号Ｖag
c1，Ｖagc2に基づいて異なる利得で動作するとともに、
利得制御信号Ｖagc1の方が高利得で動作し、その利得差
は、前記第一及び第二の位相シフタ回路１５ａ，１５ｂ
の利得差と等しくなるように設定されている。
【００３１】上記のように構成された直交変調器１９及
びＡＧＣ部２０の動作を図７に従って説明する。制御信
号Ｖcntが所定値Ａを越えている場合には、Ａ／Ｄ変換
器１６の出力信号に基づいて第二の位相シフタ回路１５
ｂが活性化されて、利得Ｇ１ｂで動作し、その出力信号
がＱＭＯＤ回路１７に出力される。
【００３２】また、第四のＣＮＴ回路１８ｂが活性化さ
れて、利得制御信号Ｖagc2がＡＧＣ回路７に入力され、
ＡＧＣ回路７は利得Ｇ２ｂで動作する。そして、ＡＧＣ
回路７から第二の位相シフタ回路１５ｂ及びＡＧＣ回路
７の利得Ｇ１ｂ，Ｇ２ｂに基づく出力信号ＯＵＴが利得
Ｇ３ｂで出力される。
【００３３】一方、制御信号Ｖcntが所定値Ａ以下とな
る場合には、Ａ／Ｄ変換器１６の出力信号に基づいて第
一の位相シフタ回路１５ａが活性化されて、利得Ｇ１ｃ
で動作し、その出力信号がＱＭＯＤ回路１７に出力され
る。
【００３４】また、第三のＣＮＴ回路１８ａが活性化さ
れて、利得制御信号Ｖagc2がＡＧＣ回路７に入力され、
ＡＧＣ回路７は利得Ｇ２ｃで動作する。そして、ＡＧＣ
回路７から第一の位相シフタ回路１５ａ及びＡＧＣ回路
７の利得Ｇ１ｃ，Ｇ２ｃに基づく出力信号ＯＵＴが利得
Ｇ３ｂで出力される。
【００３５】上記のように構成された直交変調器１９及
びＡＧＣ部２０では、次に示す作用効果を得ることがで
きる。 （１）制御信号Ｖcntに基づいて、ＡＧＣ部２０から出
力される出力信号ＯＵＴの出力レベルを調整するとき、
制御信号Ｖcntが所定値Ａを越えて、出力信号ＯＵＴの
出力レベルが高いとき、高い利得Ｇ１ｂで動作する第二
の位相シフタ回路１５ｂと、低い利得Ｇ２ｂで動作する
第四のＣＮＴ回路１８ｂとが動作して、出力信号ＯＵＴ
が出力される。
【００３６】また、制御信号Ｖcntが所定値Ａ以下とな
って、出力信号ＯＵＴの出力レベルが低いとき、低い利
得Ｇ１ｃで動作する第一の位相シフタ回路１５ａと、高
い利得Ｇ２ｃで動作する第三のＣＮＴ回路１８ａとが動
作して、出力信号ＯＵＴが出力される。
【００３７】従って、出力信号ＯＵＴの出力レベルが低
いとき、低い利得Ｇ１ｃで動作する第一の位相シフタ回
路１５ａの利得を補うように第三のＣＮＴ回路１８ａを
動作させることができる。 （２）出力信号ＯＵＴの出力レベルを減衰させるとき、
第一の位相シフタ回路１５ａを選択して動作させて、位
相シフタ回路部分の利得を小さくすることができる。従
って、図５に示すように、出力信号ＯＵＴの出力レベル
Ｐoutを最小値Ｐmin近傍まで減衰させたとき、キャリア
リークＣＬの出力レベルも減衰するため、出力信号Ｐou
tとキャリアリークＣＬとのレベル差ΔＣＬが小さくな
ることはない。 （３）出力信号ＯＵＴの出力レベルＰoutを減衰させて
も、出力信号ＰoutとキャリアリークＣＬとのレベル差
ΔＣＬが小さくなることはないので、キャリアリーク特
性を向上させることができる。 （第三の実施の形態）図８は、第三の実施の形態の直交
変調器２１及びＡＧＣ部２２を示す。この実施の形態
は、入力信号ＬＯinが利得を調整可能とした振幅可変型
位相シフタ回路２３ａと、利得を固定した位相シフタ回
路２３ｂとに入力される。
【００３８】制御信号Ｖcntは、前記第二の従来例と同
様なＡ／Ｄ変換器１６に入力される。前記Ａ／Ｄ変換器
１６は、制御信号Ｖcntが図９に示すあらかじめ設定さ
れた所定値Ａ以下であれば、Ｌレベルの信号を前記位相
シフタ回路２３ａ，２３ｂに出力するとともに、制御信
号Ｖcntが前記所定値Ａを越えると、Ｈレベルの信号を
位相シフタ回路２３ａ，２３ｂに出力する。
【００３９】そして、Ａ／Ｄ変換器１６の出力信号がＬ
レベルであれば、振幅可変型シフタ回路２３ａが活性化
されて、その出力信号がＱＭＯＤ回路１７に出力され
る。また、Ａ／Ｄ変換器１６の出力信号がＨレベルであ
ると、位相シフタ回路２３ｂが活性化されて、その出力
信号がＱＭＯＤ回路１７に出力される。
【００４０】ＱＭＯＤ回路１７は、前記第一の実施の形
態の変調用ミキサ回路３，４及び加算器５に相当するも
のである。ＱＭＯＤ回路１７の出力信号は、ＡＧＣ回路
７に入力される。このＡＧＣ回路７には第五及び第六の
ＣＮＴ回路２４ａ，２４ｂから利得制御信号Ｖagc3，Ｖ
agc4が入力される。
【００４１】第五及び第六のＣＮＴ回路２４ａ，２４ｂ
には、制御信号Ｖcnt及びＡ／Ｄ変換器１６の出力信号
が入力される。Ａ／Ｄ変換器１６の出力信号がＬレベル
であれば、第五のＣＮＴ回路２４ａが活性化され、利得
制御信号Ｖagc3がＡＧＣ回路７及び振幅可変型位相シフ
タ回路２３ａに出力される。
【００４２】また、Ａ／Ｄ変換器１６の出力信号がＨレ
ベルであれば、第六のＣＮＴ回路２４ｂが活性化され、
利得制御信号Ｖagc4がＡＧＣ回路７に出力される。そし
て、図９に示すように、ＡＧＣ回路７の利得Ｇ２ｄ，Ｇ
２ｅは利得制御信号Ｖagc3，Ｖagc4に基づいて異なる傾
きで変化し、利得制御信号Ｖagc4に基づく利得Ｇ２ｅの
方が大きな傾きで動作する。
【００４３】また、利得制御信号Ｖagc3に基づくＡＧＣ
回路７の利得Ｇ２ｄの傾きと、前記振幅可変型位相シフ
タ回路２３ａの利得Ｇ１ｄの傾きの和は、利得制御信号
Ｖagc4に基づくＡＧＣ回路７の利得Ｇ２ｅの傾きと等し
くなるように設定されている。
【００４４】上記のように構成された直交変調器２１及
びＡＧＣ部２２の動作を図９に従って説明する。制御信
号Ｖcntが所定値Ａを越えている場合には、Ａ／Ｄ変換
器１６の出力信号に基づいて位相シフタ回路２３ｂが活
性化されて、固定利得Ｇ１ｅで動作し、その出力信号が
ＱＭＯＤ回路１７に出力される。
【００４５】また、第六のＣＮＴ回路２４ｂが活性化さ
れて、利得制御信号Ｖagc4がＡＧＣ回路７に入力され、
ＡＧＣ回路７は利得Ｇ２ｅで動作する。そして、ＡＧＣ
回路７から位相シフタ回路２３ｂの利得Ｇ１ｅ及びＡＧ
Ｃ回路７の利得Ｇ２ｅに基づく出力信号ＯＵＴが利得Ｇ
３ｃで出力される。
【００４６】一方、制御信号Ｖcntが所定値Ａ以下とな
る場合には、Ａ／Ｄ変換器１６の出力信号に基づいて振
幅可変型位相シフタ回路２３ａが活性化されて、利得Ｇ
１ｄで動作し、その出力信号がＱＭＯＤ回路１７に出力
される。
【００４７】また、第五のＣＮＴ回路１８ａが活性化さ
れて、利得制御信号Ｖagc3がＡＧＣ回路７に入力され、
ＡＧＣ回路７は利得Ｇ２ｄで動作する。そして、ＡＧＣ
回路７から振幅可変型位相シフタ回路２３ａ及びＡＧＣ
回路７の利得Ｇ１ｄ，Ｇ２ｄに基づく出力信号ＯＵＴが
利得Ｇ３ｃで出力される。
【００４８】上記のように構成された直交変調器１９及
びＡＧＣ部２０では、次に示す作用効果を得ることがで
きる。 （１）制御信号Ｖcntに基づいて、ＡＧＣ部２２から出
力される出力信号ＯＵＴの出力レベルを調整するとき、
制御信号Ｖcntが所定値Ａを越えて、出力信号ＯＵＴの
出力レベルが高いとき、固定利得Ｇ１ｅで動作する位相
シフタ回路２３ｂと、第六のＣＮＴ回路２４ｂとが動作
して、出力信号ＯＵＴが出力される。
【００４９】また、制御信号Ｖcntが所定値Ａ以下とな
って、出力信号ＯＵＴの出力レベルが低いとき、振幅可
変型位相シフタ回路２３ａと、第五のＣＮＴ回路２４ａ
とが動作して、出力信号ＯＵＴが出力される。
【００５０】従って、出力信号ＯＵＴの出力レベルが低
いとき、低い利得Ｇ１ｄで動作する振幅可変型位相シフ
タ回路１５ａの利得を補うように第五のＣＮＴ回路２４
ａを動作させることができる。 （２）出力信号ＯＵＴの出力レベルＰoutを減衰させる
とき、振幅可変型位相シフタ回路２３ａを選択して動作
させて、位相シフタ回路部分の利得を小さくすることが
できる。従って、図５に示すように、出力信号ＯＵＴの
出力レベルＰoutを最小値Ｐmin近傍まで減衰させたと
き、キャリアリークＣＬの出力レベルも減衰するため、
出力信号ＰoutとキャリアリークＣＬとのレベル差ΔＣ
Ｌが小さくなることはない。 （３）出力信号ＯＵＴの出力レベルＰoutを減衰させて
も、出力信号ＰoutとキャリアリークＣＬとのレベル差
ΔＣＬが小さくなることはないので、キャリアリーク特
性を向上させることができる。
【００５１】前記実施の形態は、次に示すように変更す
ることもできる。 ・第二の実施の形態では、二つの位相シフタ回路１５
ａ，１５ｂからいずれかを選択する構成としたが、それ
ぞれ利得の異なる３つ以上の位相シフト回路からいずれ
かを選択する構成としてもよい。 ・複数の位相シフタ回路からいずれかを選択する構成に
代えて、振幅可変型位相シフタ回路で利得を調整する構
成としてもよい。
【００５２】
【発明の効果】以上詳述したように、この発明は出力信
号レベルを減衰させた場合にも、キャリアリーク特性が
劣化しない直交変調器を提供することができる。
【図面の簡単な説明】
【図１】 本発明の原理説明図である。
【図２】 第一の実施の形態を示すブロック図である。
【図３】 位相シフタ回路を示す回路図である。
【図４】 第一の実施の形態の制御信号と利得の関係を
示す説明図である。
【図５】 キャリアリークと出力信号レベルの減衰特性
を示す説明図である。
【図６】 第二の実施の形態を示すブロック図である。
【図７】 第二の実施の形態の制御信号と利得の関係を
示す説明図である。
【図８】 第三の実施の形態を示すブロック図である。
【図９】 第三の実施の形態の制御信号と利得の関係を
示す説明図である。
【図１０】 従来例を示す説明図である。
【図１１】 従来例のキャリアリークと出力信号レベル
の減衰特性を示す説明図である。
【図１２】 従来例の制御信号と利得の関係を示す説明
図である。
【符号の説明】
６ ＡＧＣ部 １０ 直交変調器 １１ 利得調整回路 １３ 位相シフタ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有村 一義 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 加藤 進 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5J100 JA01 LA05 QA00 SA01 5K004 AA05 AA08 FF00 JF00

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 直交変調器と、 前記直交変調器の出力信号が入力されるＡＧＣ部とを備
    えた半導体集積回路装置において、 前記直交変調器を構成する位相シフタ回路の利得を調整
    する利得調整回路を備えたことを特徴とする半導体集積
    回路装置。
  2. 【請求項２】 前記利得調整回路は、前記ＡＧＣ部の出
    力信号レベルの減衰にともなって前記位相シフタ回路の
    利得を減衰させることを特徴とする請求項１記載の半導
    体集積回路装置。
  3. 【請求項３】 前記利得調整回路は、前記ＡＧＣ部の利
    得を調整する制御信号に基づいて、前記位相シフタ回路
    の利得を調整する利得制御信号を該位相シフタ回路に出
    力することを特徴とする請求項１乃至２のいずれかに記
    載の半導体集積回路装置。
  4. 【請求項４】 前記位相シフタ回路は、利得の異なる複
    数の回路を並列に設け、前記利得制御信号に基づいて前
    記ＡＧＣ部の出力信号レベルの減衰にともなって利得の
    低い位相シフタ回路を選択して動作させることを特徴と
    する請求項１乃至３のいずれかに記載の半導体集積回路
    装置。
  5. 【請求項５】 前記位相シフタ回路は、振幅可変型位相
    シフタ回路と、固定利得の位相シフタ回路とを並列に設
    け、前記制御信号及び利得制御信号に基づいて前記ＡＧ
    Ｃ部の出力信号レベルの減衰にともなって利得が低下す
    る前記振幅可変型シフタ回路を選択して動作させること
    を特徴とする請求項１乃至３のいずれかに記載の半導体
    集積回路装置。
  6. 【請求項６】 前記複数の位相シフタ回路は、前記制御
    信号をＡ／Ｄ変換した信号で選択したことを特徴とする
    請求項４乃至５のいずれかに記載の半導体集積回路装
    置。
JP2000385375A 2000-12-19 2000-12-19 半導体集積回路装置 Expired - Lifetime JP4287039B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000385375A JP4287039B2 (ja) 2000-12-19 2000-12-19 半導体集積回路装置
US09/972,152 US6727771B2 (en) 2000-12-19 2001-10-09 Semiconductor integrated circuit device with variable gain amplifier
DE10150472.1A DE10150472B4 (de) 2000-12-19 2001-10-16 Integrierte Halbleiterschaltungsvorrichtung mit Verstärker mit variabler Verstärkung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000385375A JP4287039B2 (ja) 2000-12-19 2000-12-19 半導体集積回路装置

Publications (3)

Publication Number Publication Date
JP2002185547A true JP2002185547A (ja) 2002-06-28
JP2002185547A5 JP2002185547A5 (ja) 2006-10-05
JP4287039B2 JP4287039B2 (ja) 2009-07-01

Family

ID=18852646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000385375A Expired - Lifetime JP4287039B2 (ja) 2000-12-19 2000-12-19 半導体集積回路装置

Country Status (3)

Country Link
US (1) US6727771B2 (ja)
JP (1) JP4287039B2 (ja)
DE (1) DE10150472B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369834B2 (en) * 2002-10-11 2008-05-06 Rf Magic, Inc. Impedance-matched IQ network for an image rejection circuit
US20060097814A1 (en) * 2004-11-10 2006-05-11 Alcatel Digital sideband suppression for radio frequency (RF) modulators
TWI311855B (en) * 2006-04-17 2009-07-01 Via Tech Inc Harmonic-rejection modulating devices and methods
US8521090B2 (en) * 2010-01-08 2013-08-27 Samsung Electro-Mechanics Systems, methods, and apparatuses for reducing interference at the front-end of a communications receiving device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937624B2 (ja) 1992-05-29 1999-08-23 日本電気株式会社 ディジタル化直交変調用集積回路とその検査方法
JP2950739B2 (ja) * 1994-11-11 1999-09-20 沖電気工業株式会社 デュアルモード送信装置
US5862466A (en) * 1997-01-09 1999-01-19 Hewlett-Packard Company Method and apparatus for automatically balancing a radio-frequency mixer
US6560449B1 (en) * 2000-06-12 2003-05-06 Broadcom Corporation Image-rejection I/Q demodulators

Also Published As

Publication number Publication date
DE10150472B4 (de) 2017-12-28
JP4287039B2 (ja) 2009-07-01
US6727771B2 (en) 2004-04-27
DE10150472A1 (de) 2002-06-27
US20020074560A1 (en) 2002-06-20

Similar Documents

Publication Publication Date Title
EP1710918B1 (en) Transmitter and wireless communication apparatus
JP2964883B2 (ja) 送信器
JP3956085B2 (ja) 送信回路
US6591090B1 (en) Predistortion control for power reduction
US5107487A (en) Power control of a direct sequence CDMA radio
EP1875702B1 (en) Polar modulation transmission circuit and communication device
US6657493B2 (en) Distortion compensation apparatus and distortion compensation method
KR20030090518A (ko) 전력증폭장치와 그것을 이용한 무선통신장치
JP4931936B2 (ja) 送信装置及び通信装置
JP2007104007A (ja) 直交変調器及び直交変調器におけるベクトル補正方法
JP2004048581A (ja) 受信装置及び利得制御システム
US20100237949A1 (en) Method and system for enhancing efficiency by modulating power amplifier gain
JPH0637551A (ja) 歪み補償回路
JP2002185547A (ja) 半導体集積回路装置
JP2005064662A (ja) 送信装置、送信電力制御方法および無線通信装置
JP2005295533A (ja) 送信装置及び無線通信装置
JP5121734B2 (ja) 電源電圧形成装置及びポーラ変調送信装置
JP2006295828A (ja) 歪み補償装置及び無線通信装置
KR100339125B1 (ko) 베이스밴드 신호 처리 회로
JP2004200767A (ja) 歪み補償装置及び方法、無線通信装置
JP2007028473A (ja) 負帰還増幅装置及び負帰還増幅伝送システム
EP1185016A1 (en) Multiplex communication system and method of signal processing
JP2000323999A (ja) 送信電力制御回路
JP2917828B2 (ja) 送信器
JPH02206905A (ja) 線形増幅器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060818

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4287039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term