JP2002174647A - 波形表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 すべてのトリガ地点を基準に入力信号の波形
を表示することができるとともに、各波形を重ねて表示
することができ、さらに波形解析効率を向上することが
できる波形表示装置を提供する。 【解決手段】 制御部３は、入力信号の波形データを複
数のリングメモリからなる一次メモリに記憶させる際、
入力信号のレベルがトリガレベルと交差するトリガ地点
に応じてリングメモリを組み合わせて波形データを記憶
する記憶領域の大きさを変化させ、表示装置６は、記憶
領域ごとに記憶されている波形データを用いてトリガ地
点を基準に波形を表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力信号の波形を
表示する波形表示装置に関するものである。

【０００２】

【従来の技術】従来より、アナログまたはデジタルの入
力信号の波形を観測するためにオシロスコープが用いら
れている。このオシロスコープでは、入力信号のレベル
に応じた波形を画面上に表示する。このようなオシロス
コープでは、予め設定されたトリガレベルと入力信号の
レベルとが交差した地点をトリガ地点として検出し、こ
のトリガ地点を基準に一定範囲の波形を画面上に表示す
ることができる。

【０００３】図７は、従来のオシロスコープによるトリ
ガ地点を基準とした入力信号の波形データのメモリへの
取り込み動作を説明するため模式図である。

【０００４】従来のオシロスコープでは、波形データが
記憶される一次メモリを表示画面の１画面分の記憶容量
を有する複数の分割メモリに等分割し、所定のトリガレ
ベルＴＬと入力信号のレベルとが交差したトリガ地点を
基準にその前後のプリトリガ期間およびポストトリガ期
間からなるメモリ記憶期間の波形データを分割メモリご
とに取り込む。例えば、図７に示す例では、トリガ地点
ａを基準にメモリ記憶期間Ｍ１の波形データが分割メモ
リに取り込まれ、その後、トリガ地点ｅを基準にメモリ
記憶期間Ｍ２の波形データが分割メモリに取り込まれ
る。

【０００５】上記のようにメモリ記憶期間Ｍ１，Ｍ２の
波形データを取り込む場合、従来のオシロスコープで
は、まず、トリガ地点ａを基準にメモリ記憶期間Ｍ１の
波形データが分割メモリに取り込まれる。次に、分割メ
モリに取り込まれた波形データを用いて波形を表示する
ための表示処理等の処理が行われ、処理後の波形データ
が表示メモリに取り込まれ、表示メモリに取り込まれた
波形データを用いてメモリ記憶期間Ｍ１の波形が表示さ
れる。次に、トリガ地点ｅを基準にメモリ記憶期間Ｍ２
の波形データが分割メモリに取り込まれ、上記と同様に
してメモリ記憶期間Ｍ２の波形が表示される。

【０００６】また、従来の他のオシロスコープでは、上
記の一次メモリを分割することなく、１本のロングメモ
リとして使用するものがある。図８は、従来の他のオシ
ロスコープによるトリガ地点を基準とした入力信号の波
形データのメモリへの取り込み動作を説明するため模式
図である。

【０００７】図８に示すように、従来の他のオシロスコ
ープでは、一次メモリの全記憶容量に相当するメモリ記
憶範囲Ｍ３の波形データがすべて一次メモリに取り込ま
れ、すべてのトリガ地点ａ〜ｅを含む波形データがメモ
リ記憶期間Ｍ３において一次メモリに取り込まれる。こ
の後、一次メモリに取り込まれた波形データを用いて波
形を表示するための表示処理等の処理が行われ、処理後
の波形データが表示メモリに取り込まれ、表示メモリに
取り込まれた波形データを用いて波形が表示される。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
前者のオシロスコープでは、分割メモリに取り込まれた
波形データを用いて表示処理等の処理を行った後でなけ
れば、次の波形データを分割メモリに取り込むことがで
きないため、図７に示す例では、トリガ地点ｃ，ｄの前
後の波形データを分割メモリに取り込むことができな
い。このため、トリガｃ，ｄを基準とした波形を表示す
ることができず、トリガｃ，ｄの前後の波形を画面上で
目視により確認することができない。

【０００９】また、メモリ記憶期間Ｍ１のように一つの
メモリ記憶期間内に二つのトリガ地点ａ，ｂが存在する
場合、最初のトリガ地点ａを基準として波形データが分
割メモリに取り込まれ、後のトリガ地点ｂを基準に波形
データが記憶されていないため、後のトリガ地点ｂを基
準とした波形を、他のトリガ地点を基準として取り込ま
れた波形に重ね合わせて表示することができない。

【００１０】一方、上記の後者のオシロスコープでは、
すべてのトリガ地点ａ〜ｅを含む波形データがメモリ記
憶期間Ｍ３において一次メモリに取り込まれるため、上
記のような問題は発生しないが、大量の波形データが一
度に取り込まれるため、大量の波形データに対して表示
処理等の処理を行う必要があり、処理に長時間を要する
とともに、波形解析の対象とならないトリガ地点を含ま
ない波形データに対しても同様に処理が行われるため、
波形解析効率が極めて悪くなる。

【００１１】本発明の目的は、すべてのトリガ地点を基
準に入力信号の波形を表示することができるとともに、
各波形を重ねて表示することができ、さらに波形解析効
率を向上することができる波形表示装置を提供すること
である。

【００１２】

【課題を解決するための手段および発明の効果】（１）
第１の発明 第１の発明に係る波形表示装置は、入力信号の波形を表
示する波形表示装置であって、入力信号の波形データを
複数の記憶領域に分割して記憶する記憶手段と、入力信
号が所定のトリガ条件を満たす地点をトリガ地点として
検出する検出手段と、トリガ地点に応じて波形データを
記憶する記憶領域の大きさを変化させて波形データを記
憶するように記憶手段を制御する制御手段と、記憶手段
の記憶領域ごとに記憶されている波形データを用いてト
リガ地点を基準に波形を表示する表示手段とを備えるも
のである。

【００１３】本発明に係る波形表示装置においては、入
力信号が所定のトリガ条件を満たす地点をトリガ地点と
して検出し、検出したトリガ地点に応じて波形データを
記憶する記憶領域の大きさを変化させて波形データを記
憶するように記憶手段を制御し、記憶手段の記憶領域ご
とに記憶されている波形データを用いてトリガ地点を基
準に波形を表示している。

【００１４】このように、トリガ地点に応じて波形デー
タを記憶する記憶領域の大きさを変化させているので、
トリガ地点が連続して複数存在する場合に記憶領域の大
きさを大きくし、各トリガ地点を基準とした所定範囲の
すべての波形データを一つの記憶領域内に記憶すること
ができる。したがって、この波形データを用いることに
より、すべてのトリガ地点を基準に入力信号の波形を表
示することができるとともに、各トリガ地点を基準に所
定範囲の波形を重ねて表示することもできる。

【００１５】また、トリガ地点を基準とした必要不可欠
な波形データのみを記憶しているので、波形解析の対象
とならない不要な波形データを処理することがなく、波
形解析効率を向上させることができる。

【００１６】この結果、すべてのトリガ地点を基準に入
力信号の波形を表示することができるとともに、各波形
を重ねて表示することができ、さらに波形解析効率を向
上することができる。

【００１７】（２）第２の発明 第２の発明に係る波形表示装置は、第１の発明に係る波
形表示装置の構成において、記憶手段は、表示手段によ
り表示される一画面分の波形データを記憶可能な複数の
分割記憶手段を含み、制御手段は、複数の分割記憶手段
の中からトリガ地点に応じて組み合わされた分割記憶手
段を波形データを記憶する一つの記憶領域として管理す
るものである。

【００１８】この場合、記憶手段が、表示手段により表
示される１画面分の波形データを記憶可能な複数の分割
記憶手段から構成されているので、記憶領域の最小単位
が１画面分の波形データとなり、１画面分の波形データ
を効率よく処理することができる。また、複数の分割記
憶手段の中からトリガ地点に応じて組み合わされた分割
記憶手段が波形データを記憶する一つの記憶領域として
管理されているので、トリガ地点が連続して複数存在す
る場合でも、トリガ地点に応じて分割記憶手段を適宜組
み合わせることにより、各トリガ地点を基準とした所定
範囲のすべての波形データを記憶可能な一つの記憶領域
を作成することができ、この場合も、波形データを効率
よく処理することができる。

【００１９】（３）第３の発明 第３の発明に係る波形表示装置は、第２の発明に係る波
形表示装置の構成において、制御手段は、トリガ地点か
ら所定時間前のプリトリガ期間およびトリガ地点から所
定時間後のポストトリガ期間における波形データが一つ
の記憶領域内に記憶されるように記憶手段を制御するも
のである。

【００２０】この場合、トリガ地点から所定時間前のプ
リトリガ期間およびトリガ地点から所定時間後のポスト
トリガ期間における波形データが１つの記憶領域内に記
憶されるので、すべてのトリガ地点の前後のプリトリガ
期間およびポストトリガ期間における波形データをすべ
て記憶することができ、すべてのトリガ地点を基準にプ
リトリガ期間およびポストトリガ期間の波形を表示する
ことができるとともに、プリトリガ期間およびポストト
リガ期間において各波形を重ねて表示することができ
る。

【００２１】（４）第４の発明 第４の発明に係る波形表示装置は、第３の発明に係る波
形表示装置の構成において、制御手段は、検出手段によ
りトリガ地点が検出される毎に、検出されたトリガ地点
を記憶するトリガ地点記憶手段と、複数の分割記憶手段
のうちの第１の分割記憶手段に記憶されている波形デー
タがトリガ地点記憶手段に記憶されているトリガ地点に
対するポストトリガ期間の終点に達しておらず、かつ、
波形データにより第１の分割記憶手段が満たされた場
合、第１の分割記憶手段と異なる第２の分割記憶手段に
以降の波形データが記憶されるように記憶手段を制御す
るとともに、第１および第２の分割記憶手段を一つの記
憶領域として管理する記憶領域管理手段とを含むもので
ある。

【００２２】この場合、トリガ地点が検出される毎にト
リガ地点が記憶され、複数の分割記憶手段のうちの第１
の分割記憶手段に記憶されている波形データがトリガ地
点のポストトリガ期間の終点に達しておらず、かつ、波
形データにより第１の分割記憶手段が満たされた場合、
第１の分割記憶手段と異なる第２の分割記憶手段に以降
の波形データが記憶され、第１および第２の分割記憶手
段が１つの記憶領域として管理される。したがって、ト
リガ地点が連続して複数存在する場合でも、最後のトリ
ガ地点のポストトリガ期間が終了するまでの波形データ
が１つの記憶領域に記憶され、すべてのトリガ地点のプ
リトリガ期間およびポストトリガ期間の波形データをす
べて１つの記憶領域に記憶することができる。

【００２３】

【発明の実施の形態】以下、本発明の一実施の形態によ
る波形表示装置について図面を参照しながら説明する。
図１は、本発明の一実施の形態による波形表示装置の構
成を示すブロック図である。なお、本発明は、入力信号
の波形を表示する波形表示装置であれば、種々の波形表
示装置に適用することができ、例えば、デジタルオシロ
スコープ等に好適に適用することができる。

【００２４】図１に示す波形表示装置は、入力部１、Ａ
／Ｄ変換器（アナログ−デジタル変換器）２、制御部
３、一次メモリ４、表示メモリ５、表示装置６、操作部
７、ＣＰＵ（中央演算処理装置）８、ＲＯＭ（リードオ
ンリメモリ）９およびＲＡＭ（ランダムアクセスメモ
リ）１０を備える。

【００２５】入力部１は、減衰器等から構成され、入力
信号ＩＮを所定のレベルまで減衰させ、減衰させた入力
信号をＡ／Ｄ変換器２へ出力する。

【００２６】Ａ／Ｄ変換器２は、入力部１から入力され
る入力信号をアナログ信号からデジタル信号に変換し、
デジタル信号に変換した入力信号を制御部３へ出力す
る。

【００２７】制御部３は、一次メモリ４および表示メモ
リ５の書き込み動作および呼び出し動作等を制御し、一
次メモリ４に記憶されている波形データのうち表示され
る波形の波形データを表示メモリ５に記憶させ、表示メ
モリ５に記憶されている波形データを用いて表示装置６
の表示画面に所定の波形を表示させる。

【００２８】表示装置６は、制御部３により表示メモリ
５から読み出された波形データを用いて、後述するトリ
ガ地点前後のプリトリガ期間およびポストトリガ期間か
らなる表示期間の波形を表示する。

【００２９】制御部３、操作部７、ＣＰＵ８、ＲＯＭ９
およびＲＡＭ１０は、所定のバスにより相互に接続さ
れ、必要なデータ等が相互に入出力される。

【００３０】操作部７は、波形表示装置をユーザが操作
する場合に種々の操作指令等を入力するために用いら
れ、例えば、後述する表示波形の操作等に用いられる。

【００３１】ＣＰＵ８は、ＲＯＭ９に記憶されているシ
ステムプログラムを読み出し、操作部７から入力される
操作指令に応じた操作処理等の種々の処理を行う。ＲＡ
Ｍ１０は、ＣＰＵ８が種々の処理を行う場合の作業領域
等として用いられる。

【００３２】図２は、図１に示す制御部３の主要部の構
成を示すブロック図である。図２に示すように、制御部
３は、基準タイミング発生部３１、アドレス状態遷移管
理部３２、トリガ検出回路３３、バッファ部３４、アド
レス生成部３５および可変長メモリ管理レジスタ３６を
含む。

【００３３】バッファ部３４は、データバスＢＡを介し
てＡ／Ｄ変換器２に接続され、また、データバスＢＢを
介して一次メモリ４に接続されている。バッファ部３４
は、相方向バッファとして機能し、データバスＢＡとデ
ータバスＢＢとの間で各バス幅に適合するように波形デ
ータを変換するとともに、一次メモリ４に波形データを
書き込む際のタイミングを合わせるために所定のタイミ
ングで波形データをラッチする。

【００３４】トリガ検出回路３３は、入力信号のレベル
がトリガレベルと交差した場合にトリガ条件が満たされ
たものと判断し、入力信号のレベルがトリガレベルと交
差した地点をトリガ地点として検出し、検出結果をアド
レス状態遷移管理部３２へ出力する。

【００３５】基準タイミング発生部３１は、Ａ／Ｄ変換
器２、アドレス生成部３５およびアドレス状態遷移管理
部３２が所定のタイミングで動作するように、所定の基
準タイミング信号をＡ／Ｄ変換器２、アドレス生成部３
５およびアドレス状態遷移管理部３２に出力し、これら
の動作タイミングを調整する。

【００３６】アドレス状態遷移管理部３２は、１次メモ
リ４のアドレスの状態遷移を管理する。ここで、１次メ
モリ４は、データを循環させながら順次記憶する複数の
リングメモリ、例えば、表示装置６の表示画面の一画面
分の波形データを記憶可能な記憶容量を有する１５個の
リングメモリＲ１〜Ｒ１５から構成され、後述するよう
にして、これらのリングメモリＲ１〜Ｒ１５のうち所定
のリングメモリがトリガ地点に応じて一つの記憶領域と
して管理される。

【００３７】具体的には、アドレス状態遷移管理部３２
は、トリガ検出回路３３から出力されるトリガ地点に応
じて一次メモリ４の所定のリングメモリの所定のアドレ
スに波形データが書き込まれるようにアドレス生成部３
５を制御するとともに、トリガ地点に応じて一次メモリ
４のうち所定のリングメモリを一つの記憶領域として管
理できるように可変長メモリ管理レジスタ３６を制御す
る。

【００３８】アドレス生成部３５は、アドレス状態遷移
管理部３２に制御され、１次メモリ４に波形データを書
き込む際のアドレスを一次メモリ４へ出力する。また、
アドレス生成部３５は、１次メモリ４へ出力したアドレ
スを可変長メモリ管理レジスタ３６へも出力する。

【００３９】可変長メモリ管理レジスタ３６は、アドレ
ス状態遷移管理部３２に制御され、一次メモリ４のリン
グメモリを可変長メモリとして管理するため、例えば、
トリガ地点のアドレス、プリトリガ期間の始点のアドレ
スおよびポストトリガ期間の終点のアドレスおよび一つ
の記憶領域として管理されるリングメモリ等を記憶す
る。

【００４０】なお、トリガ地点のアドレスが決まれば、
プリトリガ期間の始点のアドレスおよびポストトリガ期
間の終点のアドレスを特定することができるため、可変
長メモリ管理レジスタ３６にトリガ地点のアドレスのみ
を記憶するようにしてもよい。

【００４１】本実施の形態では、１次メモリ４が記憶手
段に相当し、トリガ検出回路３３が検出手段に相当し、
アドレス状態遷移管理部３２．アドレス生成部３５およ
び可変長メモリ管理レジスタ３６が制御手段に相当し、
制御部３、表示メモリ５および表示装置６が表示手段に
相当する。また、リングメモリＲ１〜Ｒ１５が分割記憶
手段に相当し、可変長メモリ管理レジスタ３６がトリガ
地点記憶手段に相当し、アドレス状態遷移管理部３２が
記憶領域管理手段に相当する。

【００４２】次に、上記のように構成された波形表示装
置の動作について説明する。図３は、図１に示す波形表
示装置のデータ取り込み処理を説明するためのフローチ
ャートである。

【００４３】図３に示すように、まず、ステップＳ１に
おいて、アドレス状態遷移管理部３２は、波形データが
一次メモリ４へ入力されたか否かを判断し、波形データ
が入力されていない場合、ステップＳ１を繰り返し、波
形データが入力された場合、ステップＳ２へ移行する。

【００４４】次に、ステップＳ２において、アドレス状
態遷移管理部３２は、１次メモリ４の所定のリングメモ
リへ波形データが書き込まれるようにアドレス生成部３
５を制御し、アドレス生成部３５から出力されるアドレ
スに波形データが書き込まれる。

【００４５】次に、ステップＳ３において、アドレス状
態遷移管理部３２は、トリガ条件を満たすか否かすなわ
ちトリガ検出回路３３からトリガ地点の検出が通知され
たか否かを判断し、トリガ条件を満たす場合はステップ
Ｓ４へ移行し、トリガ条件を満たさない場合はステップ
Ｓ７へ移行する。

【００４６】トリガ条件を満たす場合、ステップＳ４に
おいて、アドレス状態遷移管理部３２は、検出されたト
リガ地点を基準に可変長メモリ管理レジスタ３６に記憶
されているポストトリガ期間の終点のアドレスを更新す
る。

【００４７】次に、ステップＳ５において、アドレス状
態遷移管理部３２は、現在波形データが記憶されている
リングメモリに対するスタートポイントが可変長メモリ
管理レジスタ３６に設定されているか否かを判断し、ス
タートポイントが設定されている場合はステップＳ７へ
移行し、スタートポイントが設定されていない場合はス
テップＳ６へ移行する。ここで、スタートポイントは、
リングメモリに格納されている波形データの先頭位置を
示すアドレスである。

【００４８】スタートポイントが設定されていない場
合、ステップＳ６において、アドレス状態遷移管理部３
２は、ステップＳ３で検出されたトリガ地点のプリトリ
ガ期間の始点のアドレスをスタートポイントとして可変
長メモリ管理レジスタ３６に設定する。

【００４９】次に、ステップＳ３でトリガ条件を満たさ
ないと判断された場合、ステップＳ５でスタートポイン
トが設定されていると判断された場合、または、ステッ
プＳ６の処理が終了した場合、ステップＳ７において、
アドレス状態遷移管理部３２は、最新のトリガ地点から
ポストトリガ期間が経過したか否かを判断し、ポストト
リガ期間が経過している場合はステップＳ１０へ移行
し、ポストトリガ期間が経過していない場合はステップ
Ｓ８へ移行する。

【００５０】ポストトリガ期間が経過している場合、ス
テップＳ１０において、アドレス状態遷移管理部３２
は、スタートポイントを含むリングメモリからこの期間
までの波形データを記憶しているリングメモリを１つの
可変長メモリとして管理するため、これらのリングメモ
リを一つの可変長メモリとして可変長メモリ管理レジス
タ３６に設定するとともに、他のリングメモリを書き込
み対象に設定し、その後、ステップＳ１へ移行して以降
の処理を継続する。

【００５１】一方、ポストトリガ期間が経過していない
場合、ステップＳ８において、アドレス状態遷移管理部
３２は、波形データが現在記憶されているリングメモリ
が波形データで満杯になったか否かを判断し、リングメ
モリが満杯になっている場合はステップＳ９へ移行し、
リングメモリが満杯になっていない場合はステップＳ１
へ移行して以降の処理を継続する。

【００５２】リングメモリが満杯になっている場合、ス
テップＳ９において、アドレス状態遷移管理部３２は、
他のリングメモリを書き込み対象に設定するためのアド
レスを発生するようにアドレス生成部３５に指示し、ア
ドレス生成部３５は、このアドレスを１次メモリ４へ出
力する。したがって、あるリングメモリが満杯になった
場合、他のリングメモリが書き込み対象となり、以降の
波形データが他のリングメモリに書き込まれる。

【００５３】図４および図５は、上記のデータ取り込み
処理による１次メモリ４への波形データの書き込み動作
を具体的に説明するための第１および第２の模式図であ
る。

【００５４】図４に示すように、１５個のリングメモリ
Ｒ１〜Ｒ１５から構成される１次メモリ４が、トリガ地
点ａ，ｂを含む波形データが格納されるリングメモリＲ
１，Ｒ２から構成される可変長メモリＡ、トリガ地点ｃ
を含む波形データが格納されるリングメモリＲ３からな
る可変長メモリＢ、リングメモリＲ４〜Ｒ６からなる可
変長メモリＣ、リングメモリＲ７からなる可変長メモリ
Ｄ、リングメモリＲ８〜Ｒ１３からなる可変長メモリ
Ｅ、リングメモリＲ１４，Ｒ１５からなる可変長メモリ
Ｆとして管理される場合について説明する。

【００５５】図５に示すように、まず、波形データがリ
ングメモリＲ１に順次書き込まれているときに、トリガ
地点ａにおいて波形データがトリガ条件を満たす場合、
トリガ地点ａが可変長メモリ管理レジスタ３６に記憶さ
れるとともに、トリガ地点ａからプリトリガ期間Ｂ１だ
け前の地点Ｂ１がリングメモリＲ１のスタートポイント
として可変長メモリ管理レジスタ３６に記憶される。

【００５６】次に、波形データがリングメモリＲ１に順
次書き込まれ、リングメモリＲ１の終点Ｐ２まで波形デ
ータが書き込まれると、リングメモリＲ１の始点Ｐ３か
らさらに継続して波形データが書き込まれる。

【００５７】このとき、トリガ地点ａのポストトリガ期
間が経過する前にトリガ地点ｂにおいて波形データがト
リガ条件を満たす場合、トリガ地点ｂが可変長メモリ管
理レジスタ３６に記憶されるとともに、ポストトリガ期
間がトリガ地点ｂを基準に更新され、トリガ地点ｂから
ポストトリガ期間が開始する。

【００５８】次に、波形データがリングメモリＲ１に順
次書き込まれ、スタートポイントである地点Ｐ１まで波
形データが書き込まれると、リングメモリＲ１が波形デ
ータで満杯となり、アドレス状態遷移管理部３２は、次
のリングメモリＲ２に波形データを書き込むためのアド
レスを発生するようにアドレス生成部３５に指示し、こ
のアドレスによりリングメモリＲ２の始点Ｐ２から波形
データが書き込まれ、始点Ｐ２がリングメモリＲ２のス
タートポイントとして可変長メモリ管理レジスタ３６に
記憶される。

【００５９】次に、リングメモリＲ２に波形データが順
次書き込まれ、トリガ地点ｂからポストトリガ期間が経
過した場合、すなわち期間Ａ１と期間Ａ２とを加算した
期間がポストトリガ期間になった場合、アドレス状態遷
移管理部３２は、次のリングメモリＲ３に波形データを
書き込むためのアドレスを発生するようにアドレス生成
部３５へ指示し、波形データの書き込み対象がリングメ
モリＲ３に変更される。

【００６０】このとき、アドレス状態遷移管理部３２
は、２つのトリガ地点ａ，ｂを含む波形データＤ１〜Ｄ
３が記憶されているリングメモリＲ１，Ｒ２を可変長メ
モリＡとして可変長メモリ管理レジスタ３６に設定し、
リングメモリＲ１，Ｒ２が１つの記憶領域として管理さ
れる。

【００６１】このようにして、可変長メモリ管理レジス
タ３６には、可変長メモリＡのトリガ地点としてトリガ
地点ａ，ｂのアドレスが記憶されるとともに、可変長メ
モリＡとして管理されるリングメモリとしてリングメモ
リＲ１，Ｒ２が記憶され、リングメモリＲ１，Ｒ２のス
タートポイントＰ１，Ｐ２が記憶される。

【００６２】次に、波形データがリングメモリＲ３に順
次書き込まれているときに、トリガ地点ｃにおいて波形
データがトリガ条件を満たす場合、トリガ地点ｃが可変
長メモリ管理レジスタ３６に記憶されるとともに、トリ
ガ地点ｃからプリトリガ期間Ｂ２だけ前の地点Ｐ４がリ
ングメモリＲ３のスタートポイントとして可変長メモリ
管理レジスタ３６に記憶される。

【００６３】次に、波形データがリングメモリＲ３に順
次書き込まれ、リングメモリＲ３の終点Ｐ５まで波形デ
ータが書き込まれると、リングメモリＲ３の始点Ｐ６か
らさらに継続して波形データが書き込まれる。

【００６４】次に、波形データがリングメモリＲ３に順
次書き込まれ、スタートポイントである地点Ｐ４まで波
形データが書き込まれると、リングメモリＲ３の記憶容
量は１画面分の記憶領域すなわち１表示期間に設定され
ているため、期間Ａ３と期間Ａ４とを足した期間がポス
トトリガ期間となる。

【００６５】したがって、地点Ｐ４まで波形データが書
き込まれると、トリガ地点ｃのポストトリガ期間が満了
し、アドレス状態遷移管理部３２は、地点ｃを含む波形
データＤ４，Ｄ５が記憶されているリングメモリＲ３を
可変長メモリＢとして可変長メモリ管理レジスタ３６に
設定し、リングメモリＲ３が１つの記憶領域として管理
される。

【００６６】このようにして、可変長メモリ管理レジス
タ３６には、可変長メモリＢのトリガ地点としてトリガ
地点ｃのアドレスが記憶されるとともに、可変長メモリ
Ｂとして管理されるリングメモリとしてリングメモリＲ
３が記憶され、リングメモリＲ３のスタートポイントＰ
４が記憶される。

【００６７】以降同様にしてトリガ地点を基準にプリト
リガ期間およびポストトリガ期間が順次設定され、トリ
ガ地点からポストトリガ期間が経過するまでに次のトリ
ガ地点が発生した場合、このトリガ地点からポストトリ
ガ期間が新たに設定され、すべてのトリガ地点に対して
プリトリガ期間およびポストトリガ期間の波形データが
含まれるように各記憶領域が設定され、トリガ地点に応
じて組み合わされたリングメモリにより可変長メモリＣ
〜Ｆが設定される。

【００６８】上記の処理により、可変長メモリ管理レジ
スタ３６には、各可変長メモリごとに当該可変長メモリ
を構成するリングメモリが記憶されるとともに、トリガ
地点およびスタートポイントが記憶されるため、制御部
３は、記憶されているトリガ地点およびスタートポイン
トを用いて任意のトリガ地点のプリトリガ期間およびポ
ストトリガ期間の波形データを１次メモリ４から読み出
し、読み出した波形データを表示メモリ５に記憶させ、
任意のトリガ地点を基準とした波形を表示装置６の表示
画面にすることができる。

【００６９】図６は、上記のデータ取り込み処理により
一次メモリ４に取り込まれた波形データを用いて表示装
置６の表示画面に表示される波形の表示例を示す図であ
る。

【００７０】図６に示すような入力信号ＩＮが入力され
ると、上記のデータ取り込み処理により、トリガ地点ａ
のプリトリガ期間の始点からトリガ地点ｃのポストトリ
ガ期間の終点までの波形データがリングメモリＲ１，Ｒ
２に記憶され、リングメモリＲ１，Ｒ２が可変長メモリ
Ａとして管理される。

【００７１】したがって、可変長メモリＡからトリガ地
点ａを基準にプリトリガ期間およびポストトリガ期間の
波形データを読み出すことにより、トリガ地点ａを基準
に入力信号ＩＮの波形を表示する画面Ａを表示すること
ができる。また、同様に、可変長メモリＡからトリガ地
点ｂまたはトリガ地点ｃを基準にプリトリガ期間および
ポストトリガ期間の波形データを読み出すことにより、
トリガ地点ｂまたはトリガ地点ｃを基準に入力信号ＩＮ
の波形を表示する画面Ｂまたは画面Ｃを表示することが
できる。

【００７２】また、トリガ地点ｄのプリトリガ期間の始
点からポストトリガ期間の終点までの波形データがリン
グメモリＲ３に記憶され、リングメモリＲ３が可変長メ
モリＢとして管理される。したがって、可変長メモリＢ
からトリガ地点ｄを基準にプリトリガ期間およびポスト
トリガ期間の波形データを読み出すことにより、トリガ
地点ｄを基準に入力信号ＩＮの波形を表示する画面Ｄを
表示することができる。

【００７３】また、トリガ地点ｅのプリトリガ期間の始
点からポストトリガ期間の終点までの波形データがリン
グメモリＲ４に記憶され、リングメモリＲ４が可変長メ
モリＣとして管理される。したがって、可変長メモリＣ
からトリガ地点ｅを基準にプリトリガ期間およびポスト
トリガ期間の波形データを読み出すことにより、トリガ
地点ｅを基準に入力信号ＩＮの波形を表示する画面Ｅを
表示することができる。このようにして、すべてのトリ
ガ地点ａ〜ｅを基準に入力信号の波形を表示することが
できる。また、制御部３により各波形データをＯＲ演算
処理等することにより、各波形を重ね合わせて表示する
こともできる。

【００７４】上記のように、本実施の形態では、ポスト
トリガ期間より短い間隔で複数のトリガ地点が連続して
存在する場合に、各トリガ地点のプリトリガ期間および
ポストトリガ期間の波形データを含む波形データを複数
のリングメモリから構成される一つの可変長メモリに記
憶することができるので、すべてのトリガ地点を基準に
入力信号の波形を表示することができるとともに、各ト
リガ地点を基準に所定範囲の波形を重ねて表示すること
もできる。

【００７５】また、ポストトリガ期間より十分に長い間
隔で複数のトリガ地点が存在する場合は、トリガ地点毎
に当該トリガ地点のプリトリガ期間およびポストトリガ
期間の波形データを一つリングメモリから構成される一
つの可変長メモリにそれぞれ記憶しているので、波形解
析の対象とならない不要な波形データを記録して処理す
ることがなく、波形解析効率を向上させることができ
る。

【００７６】この結果、すべてのトリガ地点を基準に入
力信号の波形を表示することができるとともに、各波形
を重ねて表示することができ、さらに波形解析効率を向
上することができる。

【００７７】なお、上記の説明では、一次メモリを複数
のリングメモリから構成したが、この例に特に限定され
ず、トリガ地点に応じて記憶領域の大きさを変化できる
ものであれば、他のメモリを用いてもよい。

【図面の簡単な説明】

【図１】本発明の一実施の形態による波形表示装置の構
成を示すブロック図である。

【図２】図１に示す制御部の主要部の構成を示すブロッ
ク図である。

【図３】図１に示す波形表示装置のデータ取り込み処理
を説明するためのフローチャートである。

【図４】図３に示すデータ取り込み処理による１次メモ
リへの波形データの書き込み動作を具体的に説明するた
めの第１の模式図である。

【図５】図３に示すデータ取り込み処理による１次メモ
リへの波形データの書き込み動作を具体的に説明するた
めの第２の模式図である。

【図６】図３に示すデータ取り込み処理により一次メモ
リに取り込まれた波形データを用いて表示装置の表示画
面に表示される波形の表示例を示す図である。

【図７】従来のオシロスコープによるトリガ地点を基準
とした入力信号の波形データのメモリへの取り込み動作
を説明するため模式図である。

【図８】従来の他のオシロスコープによるトリガ地点を
基準とした入力信号の波形データのメモリへの取り込み
動作を説明するため模式図である。

【符号の説明】

１ 入力部 ２ Ａ／Ｄ変換器 ３ 制御部 ４ 一次メモリ ５ 表示メモリ ６ 表示装置 ７ 操作部 ８ ＣＰＵ ９ ＲＯＭ １０ ＲＡＭ ３１ 基準タイミング発生部 ３２ アドレス状態遷移管理部 ３３ トリガ検出回路 ３４ バッファ部 ３５ アドレス生成部 ３６ 可変長メモリ管理レジスタ Ｒ１〜Ｒ１５ リングメモリ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力信号の波形を表示する波形表示装置
   であって、 前記入力信号の波形データを複数の記憶領域に分割して
   記憶する記憶手段と、 前記入力信号が所定のトリガ条件を満たす地点をトリガ
   地点として検出する検出手段と、 前記トリガ地点に応じて前記波形データを記憶する記憶
   領域の大きさを変化させて前記波形データを記憶するよ
   うに前記記憶手段を制御する制御手段と、 前記記憶手段の記憶領域ごとに記憶されている波形デー
   タを用いて前記トリガ地点を基準に波形を表示する表示
   手段とを備えることを特徴とする波形表示装置。
2. 【請求項２】 前記記憶手段は、前記表示手段により表
   示される一画面分の波形データを記憶可能な複数の分割
   記憶手段を含み、 前記制御手段は、前記複数の分割記憶手段の中から前記
   トリガ地点に応じて組み合わされた分割記憶手段を前記
   波形データを記憶する一つの記憶領域として管理するこ
   とを特徴とする請求項１記載の波形表示装置。
3. 【請求項３】 前記制御手段は、前記トリガ地点から所
   定時間前のプリトリガ期間および前記トリガ地点から所
   定時間後のポストトリガ期間における波形データが一つ
   の記憶領域内に記憶されるように前記記憶手段を制御す
   ることを特徴とする請求項２記載の波形表示装置。
4. 【請求項４】 前記制御手段は、前記検出手段により前
   記トリガ地点が検出される毎に、検出されたトリガ地点
   を記憶するトリガ地点記憶手段と、 前記複数の分割記憶手段のうちの第１の分割記憶手段に
   記憶されている波形データが前記トリガ地点記憶手段に
   記憶されているトリガ地点に対するポストトリガ期間の
   終点に達しておらず、かつ、前記波形データにより前記
   第１の分割記憶手段が満たされた場合、前記第１の分割
   記憶手段と異なる第２の分割記憶手段に以降の波形デー
   タが記憶されるように前記記憶手段を制御するととも
   に、前記第１および第２の分割記憶手段を一つの記憶領
   域として管理する記憶領域管理手段とを含むことを特徴
   とする請求項３記載の波形表示装置。