JP2002171208A - Ｗｃｄｍａ無線基地局 - Google Patents
Ｗｃｄｍａ無線基地局Info
- Publication number
- JP2002171208A JP2002171208A JP2000368785A JP2000368785A JP2002171208A JP 2002171208 A JP2002171208 A JP 2002171208A JP 2000368785 A JP2000368785 A JP 2000368785A JP 2000368785 A JP2000368785 A JP 2000368785A JP 2002171208 A JP2002171208 A JP 2002171208A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- circuit
- sch
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmitters (AREA)
- Mobile Radio Communication Systems (AREA)
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【課題】 送信部における遅延時間の調整を低コスト
で、かつ確実に行う。 【解決手段】 上位装置制御手段としてのＣＰＵ１４は
まず、制御信号１６を上位装置に出力して、ＳＣＨ信号
のみを含むベースバンド信号１１３をＴＳＴＤ回路１０
４に出力するよう指示する。このようなＳＣＨ信号のみ
を含むベースバンド信号がＴＳＴＤ回路１０４に供給さ
れている状態で、第１および第２の方向性結合器１８、
２０、合成器２２、ならびに遅延検出回路２４から成る
遅延検出手段２６は、第１および第２の高周波回路１２
２、１２４により高周波信号に変換されたＳＣＨ信号６
６、６８にもとづいて第１および第２の送信部４、６に
おける信号の遅延時間の差を検出する。そして遅延時間
制御手段としてのＣＰＵ１４は、上記遅延時間差の検出
結果により、第１および第２の送信部４、６における遅
延時間を一致させるべく第１および第２の遅延調整回路
１１８、１２０を制御する。
で、かつ確実に行う。 【解決手段】 上位装置制御手段としてのＣＰＵ１４は
まず、制御信号１６を上位装置に出力して、ＳＣＨ信号
のみを含むベースバンド信号１１３をＴＳＴＤ回路１０
４に出力するよう指示する。このようなＳＣＨ信号のみ
を含むベースバンド信号がＴＳＴＤ回路１０４に供給さ
れている状態で、第１および第２の方向性結合器１８、
２０、合成器２２、ならびに遅延検出回路２４から成る
遅延検出手段２６は、第１および第２の高周波回路１２
２、１２４により高周波信号に変換されたＳＣＨ信号６
６、６８にもとづいて第１および第２の送信部４、６に
おける信号の遅延時間の差を検出する。そして遅延時間
制御手段としてのＣＰＵ１４は、上記遅延時間差の検出
結果により、第１および第２の送信部４、６における遅
延時間を一致させるべく第１および第２の遅延調整回路
１１８、１２０を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＷＣＤＭＡ無線基
地局に関するものである。
地局に関するものである。
【０００２】
【従来の技術】携帯電話機などの移動体通信端末装置
（以下、移動機）により移動しつつ通信を行うとき、フ
ェージング現象により受信信号の信号レベルが変動し、
通信が困難になる場合がある。この問題に対処するた
め、従来よりＴＳＴＤ（ＴｉｍｅＳｗｉｔｃｈｅｄ Ｔ
ｒａｎｓｍｉｔ Ｄｉｖｅｒｓｉｔｙ）方式が用いられ
ている。図８は従来のＴＳＴＤ方式のＷＣＤＭＡ（Ｗｉ
ｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔ
ｉｐｌｅ Ａｃｃｅｓｓ）無線基地局装置の一例を示す
ブロック図である。このＷＣＤＭＡ無線基地局１０２
は、ＴＳＴＤ回路１０４ならびに第１および第２の送信
部１０６、１０８（０系および１系とも称す）を含み、
ベースバンド信号を２系統の高周波信号に変換して、異
なる場所に接地された第１および第２のアンテナ１１
０、１１２を通じ不図示の移動機に向け送信する構成と
なっている。
（以下、移動機）により移動しつつ通信を行うとき、フ
ェージング現象により受信信号の信号レベルが変動し、
通信が困難になる場合がある。この問題に対処するた
め、従来よりＴＳＴＤ（ＴｉｍｅＳｗｉｔｃｈｅｄ Ｔ
ｒａｎｓｍｉｔ Ｄｉｖｅｒｓｉｔｙ）方式が用いられ
ている。図８は従来のＴＳＴＤ方式のＷＣＤＭＡ（Ｗｉ
ｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔ
ｉｐｌｅ Ａｃｃｅｓｓ）無線基地局装置の一例を示す
ブロック図である。このＷＣＤＭＡ無線基地局１０２
は、ＴＳＴＤ回路１０４ならびに第１および第２の送信
部１０６、１０８（０系および１系とも称す）を含み、
ベースバンド信号を２系統の高周波信号に変換して、異
なる場所に接地された第１および第２のアンテナ１１
０、１１２を通じ不図示の移動機に向け送信する構成と
なっている。
【０００３】ＴＳＴＤ回路１０４は、不図示の交換機な
どの上位装置からベースバンド信号（ＢＢ信号）１１３
を受け取り、２系統の第１および第２のベースバンド信
号１１４、１１６をそれぞれ第１および第２の送信部１
０６、１０８に出力する。第１および第２のベースバン
ド信号１１４、１１６は基本的には同一の信号である
が、ＴＳＴＤ方式におけるＳＣＨ（Ｓｙｎｃｈｒｏｎｉ
ｚａｔｉｏｎ Ｃｈａｎｎｅｌ）信号（同期信号）は第
１および第２のベースバンド信号１１４、１１６に交互
に振り分けられている。したがって、ベースバンド信号
１１３のたとえば偶数番目のＳＣＨ信号は第１のベース
バンド信号１１４に含まれ、奇数番目のＳＣＨ信号は第
２のベースバンド信号１１６に含まれている。
どの上位装置からベースバンド信号（ＢＢ信号）１１３
を受け取り、２系統の第１および第２のベースバンド信
号１１４、１１６をそれぞれ第１および第２の送信部１
０６、１０８に出力する。第１および第２のベースバン
ド信号１１４、１１６は基本的には同一の信号である
が、ＴＳＴＤ方式におけるＳＣＨ（Ｓｙｎｃｈｒｏｎｉ
ｚａｔｉｏｎ Ｃｈａｎｎｅｌ）信号（同期信号）は第
１および第２のベースバンド信号１１４、１１６に交互
に振り分けられている。したがって、ベースバンド信号
１１３のたとえば偶数番目のＳＣＨ信号は第１のベース
バンド信号１１４に含まれ、奇数番目のＳＣＨ信号は第
２のベースバンド信号１１６に含まれている。
【０００４】第１および第２の送信部１０６、１０８は
それぞれ第１および第２の遅延調整回路１１８、１２０
および第１および第２の高周波回路（ＲＦ回路）１２
２、１２４を備えている。第１および第２の遅延調整回
路１１８、１２０はそれぞれ第１および第２の遅延制御
信号１２６、１２８にもとづいて第１および第２のベー
スバンド信号１１４、１１６を遅延させて出力し、第１
および第２の高周波回路１２２、１２４はそれぞれ第１
および第２の遅延調整回路１１８、１２０により遅延し
た第１および第２のベースバンド信号１１４、１１６を
高周波信号に変換するとともに、同高周波信号を電力増
幅して出力端子１３０、１３２を通じてそれぞれ第１お
よび第２のアンテナ１１０、１１２に供給する。
それぞれ第１および第２の遅延調整回路１１８、１２０
および第１および第２の高周波回路（ＲＦ回路）１２
２、１２４を備えている。第１および第２の遅延調整回
路１１８、１２０はそれぞれ第１および第２の遅延制御
信号１２６、１２８にもとづいて第１および第２のベー
スバンド信号１１４、１１６を遅延させて出力し、第１
および第２の高周波回路１２２、１２４はそれぞれ第１
および第２の遅延調整回路１１８、１２０により遅延し
た第１および第２のベースバンド信号１１４、１１６を
高周波信号に変換するとともに、同高周波信号を電力増
幅して出力端子１３０、１３２を通じてそれぞれ第１お
よび第２のアンテナ１１０、１１２に供給する。
【０００５】このような構成のＷＣＤＭＡ無線基地局１
０２では、接地場所の異なる第１および第２のアンテナ
１１０、１１２を通じて電波が送信されることから、移
動機側では、移動時のフェージングにより受信信号レベ
ルが変動した場合には、第１および第２のアンテナ１１
０、１１２からの電波のうち受信レベルの高い方を選択
することで、通信を安定に継続することが可能となる。
０２では、接地場所の異なる第１および第２のアンテナ
１１０、１１２を通じて電波が送信されることから、移
動機側では、移動時のフェージングにより受信信号レベ
ルが変動した場合には、第１および第２のアンテナ１１
０、１１２からの電波のうち受信レベルの高い方を選択
することで、通信を安定に継続することが可能となる。
【０００６】そして、この送信ダイバーシチ構成でフェ
ージングの問題を効果的に回避するためには、第１およ
び第２のアンテナ１１０、１１２から同一のタイミング
で送信が行われる必要があり、そのため、第１および第
２のベースバンド信号１１４、１１６のタイミングが第
１および第２の遅延調整回路１１８、１２０によって調
整される。
ージングの問題を効果的に回避するためには、第１およ
び第２のアンテナ１１０、１１２から同一のタイミング
で送信が行われる必要があり、そのため、第１および第
２のベースバンド信号１１４、１１６のタイミングが第
１および第２の遅延調整回路１１８、１２０によって調
整される。
【０００７】
【発明が解決しようとする課題】この第１および第２の
遅延調整回路１１８、１２０の遅延時間の調整は、従
来、出力端子１３０、１３２に送信機テスターや高周波
用オシロスコープなどの測定器を接続して第１および第
２の送信部１０６、１０８における高周波信号の遅延時
間をそれぞれ測定し、測定結果にもとづいて適切な第１
および第２の遅延制御信号１２６、１２８を第１および
第２の遅延調整回路１１８、１２０に供給することで行
っていた。しかし、このような方法では、送信機テスタ
ーや高周波用オシロスコープなどの高価な測定器を用意
しなければならず、また作業者が測定や調整を行うこと
から人件費がかかり、さらに作業ミスが発生する虞もあ
った。
遅延調整回路１１８、１２０の遅延時間の調整は、従
来、出力端子１３０、１３２に送信機テスターや高周波
用オシロスコープなどの測定器を接続して第１および第
２の送信部１０６、１０８における高周波信号の遅延時
間をそれぞれ測定し、測定結果にもとづいて適切な第１
および第２の遅延制御信号１２６、１２８を第１および
第２の遅延調整回路１１８、１２０に供給することで行
っていた。しかし、このような方法では、送信機テスタ
ーや高周波用オシロスコープなどの高価な測定器を用意
しなければならず、また作業者が測定や調整を行うこと
から人件費がかかり、さらに作業ミスが発生する虞もあ
った。
【０００８】本発明はこのような問題を解決するために
なされたもので、その目的は、送信部における遅延時間
の調整を低コストで、かつ確実に行えるＷＣＤＭＡ無線
基地局を提供することにある。
なされたもので、その目的は、送信部における遅延時間
の調整を低コストで、かつ確実に行えるＷＣＤＭＡ無線
基地局を提供することにある。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するため、ＴＳＴＤ回路ならびに第１および第２の送信
部を含み、前記ＴＳＴＤ回路が、上位装置からのベース
バンド信号を第１および第２の出力端子を通じて出力す
る際に、前記ベースバンド信号に含まれるＴＳＴＤ方式
に係わるＳＣＨ信号については前記第１および第２の出
力端子から交互に出力し、前記第１の送信部は、前記Ｔ
ＳＴＤ回路の前記第１の出力端子からの前記ベースバン
ド信号を遅延させる第１の遅延調整回路と、前記第１の
遅延調整回路により遅延した前記ベースバンド信号を高
周波信号に変換するとともに同高周波信号を電力増幅し
て第１のアンテナに供給する第１の高周波回路とを含
み、前記第２の送信部は、前記ＴＳＴＤ回路の前記第２
の出力端子からの前記ベースバンド信号を遅延させる第
２の遅延調整回路と、前記第２の遅延調整回路により遅
延した前記ベースバンド信号を高周波信号に変換すると
ともに同高周波信号を電力増幅して第２のアンテナに供
給する第２の高周波回路とを含む、ＴＳＴＤ方式のＷＣ
ＤＭＡ無線基地局であって、前記ＳＣＨ信号のみを含む
前記ベースバンド信号を前記ＴＳＴＤ回路に出力するよ
う指示する制御信号を前記上位装置に出力する上位装置
制御手段と、前記上位装置制御手段が前記制御信号を出
力した後、前記第１および第２の高周波回路により高周
波信号に変換された前記ＳＣＨ信号にもとづいて前記第
１および第２の送信部における信号の遅延時間または遅
延時間の差を検出する遅延検出手段と、前記遅延検出手
段による遅延時間または遅延時間の差の検出結果にもと
づき、前記第１および第２の送信部における信号の遅延
時間を一致させるべく前記第１および第２の遅延調整回
路の遅延時間を制御する遅延時間制御手段とを含むこと
を特徴とする。
するため、ＴＳＴＤ回路ならびに第１および第２の送信
部を含み、前記ＴＳＴＤ回路が、上位装置からのベース
バンド信号を第１および第２の出力端子を通じて出力す
る際に、前記ベースバンド信号に含まれるＴＳＴＤ方式
に係わるＳＣＨ信号については前記第１および第２の出
力端子から交互に出力し、前記第１の送信部は、前記Ｔ
ＳＴＤ回路の前記第１の出力端子からの前記ベースバン
ド信号を遅延させる第１の遅延調整回路と、前記第１の
遅延調整回路により遅延した前記ベースバンド信号を高
周波信号に変換するとともに同高周波信号を電力増幅し
て第１のアンテナに供給する第１の高周波回路とを含
み、前記第２の送信部は、前記ＴＳＴＤ回路の前記第２
の出力端子からの前記ベースバンド信号を遅延させる第
２の遅延調整回路と、前記第２の遅延調整回路により遅
延した前記ベースバンド信号を高周波信号に変換すると
ともに同高周波信号を電力増幅して第２のアンテナに供
給する第２の高周波回路とを含む、ＴＳＴＤ方式のＷＣ
ＤＭＡ無線基地局であって、前記ＳＣＨ信号のみを含む
前記ベースバンド信号を前記ＴＳＴＤ回路に出力するよ
う指示する制御信号を前記上位装置に出力する上位装置
制御手段と、前記上位装置制御手段が前記制御信号を出
力した後、前記第１および第２の高周波回路により高周
波信号に変換された前記ＳＣＨ信号にもとづいて前記第
１および第２の送信部における信号の遅延時間または遅
延時間の差を検出する遅延検出手段と、前記遅延検出手
段による遅延時間または遅延時間の差の検出結果にもと
づき、前記第１および第２の送信部における信号の遅延
時間を一致させるべく前記第１および第２の遅延調整回
路の遅延時間を制御する遅延時間制御手段とを含むこと
を特徴とする。
【００１０】本発明のＷＣＤＭＡ無線基地局では、まず
上位装置制御手段が、制御信号を上位装置に出力して、
ＳＣＨ信号のみを含むベースバンド信号をＴＳＴＤ回路
に出力するよう指示し、このようなＳＣＨ信号のみを含
むベースバンド信号がＴＳＴＤ回路に供給されている状
態で、遅延検出手段は、第１および第２の高周波回路に
より高周波信号に変換されたＳＣＨ信号にもとづいて第
１および第２の送信部における信号の遅延時間または遅
延時間の差を検出する。そして、遅延時間制御手段は、
遅延検出手段による遅延時間または遅延時間の差の検出
結果にもとづき、第１および第２の送信部における信号
の遅延時間を一致させるべく第１および第２の遅延調整
回路を制御する。
上位装置制御手段が、制御信号を上位装置に出力して、
ＳＣＨ信号のみを含むベースバンド信号をＴＳＴＤ回路
に出力するよう指示し、このようなＳＣＨ信号のみを含
むベースバンド信号がＴＳＴＤ回路に供給されている状
態で、遅延検出手段は、第１および第２の高周波回路に
より高周波信号に変換されたＳＣＨ信号にもとづいて第
１および第２の送信部における信号の遅延時間または遅
延時間の差を検出する。そして、遅延時間制御手段は、
遅延検出手段による遅延時間または遅延時間の差の検出
結果にもとづき、第１および第２の送信部における信号
の遅延時間を一致させるべく第１および第２の遅延調整
回路を制御する。
【００１１】したがって、本発明のＷＣＤＭＡ無線基地
局では、送信部における遅延時間の調整を、送信機テス
ターや高周波用オシロスコープなどの高価な測定器を用
いることなく行え、さらに作業者が測定や調整を行う必
要もない。すなわち、送信ダイバーシチ構成に係わる信
号遅延時間の調整を低コストで、かつ確実に行うことが
できる。
局では、送信部における遅延時間の調整を、送信機テス
ターや高周波用オシロスコープなどの高価な測定器を用
いることなく行え、さらに作業者が測定や調整を行う必
要もない。すなわち、送信ダイバーシチ構成に係わる信
号遅延時間の調整を低コストで、かつ確実に行うことが
できる。
【００１２】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１３】図１は本発明によるＷＣＤＭＡ無線基地局
の一例を示すブロック図、図２は図１のＷＣＤＭＡ無線
基地局を構成するＴＳＴＤ回路を詳しく示すブロック
図、図３は図１の遅延検出回路の構成を示すブロック
図、図４は実施の形態例のＷＣＤＭＡ無線基地局の動作
を説明するためのタイミングチャート、図５は遅延検出
回路の動作を説明するためのタイミングチャート、図６
は実施の形態例のＷＣＤＭＡ無線基地局の動作を示すフ
ローチャートである。なお、図１などにおいて図８と同
一の要素には同一の符号が付されている。
の一例を示すブロック図、図２は図１のＷＣＤＭＡ無線
基地局を構成するＴＳＴＤ回路を詳しく示すブロック
図、図３は図１の遅延検出回路の構成を示すブロック
図、図４は実施の形態例のＷＣＤＭＡ無線基地局の動作
を説明するためのタイミングチャート、図５は遅延検出
回路の動作を説明するためのタイミングチャート、図６
は実施の形態例のＷＣＤＭＡ無線基地局の動作を示すフ
ローチャートである。なお、図１などにおいて図８と同
一の要素には同一の符号が付されている。
【００１４】図１に示したように、本実施の形態例のＷ
ＣＤＭＡ無線基地局２はＴＳＴＤ方式の送信ダイバーシ
チ構成となっており、基本構成要素として、ＴＳＴＤ回
路１０４ならびに第１および第２の送信部４、６を含
み、ＴＳＴＤ回路１０４は、上位装置からのベースバン
ド信号１１３を第１および第２の出力端子８、１０を通
じて出力する際に、ベースバンド信号に含まれるＴＳＴ
Ｄ方式に係わるＳＣＨ信号については第１および第２の
出力端子８、１０から交互に出力し、第１の送信部４
は、ＴＳＴＤ回路１０４の第１の出力端子８からのベー
スバンド信号１１４を遅延させる第１の遅延調整回路１
１８と、第１の遅延調整回路１１８により遅延したベー
スバンド信号を高周波信号に変換するとともに同高周波
信号を電力増幅して第１のアンテナ１１０に供給する第
１の高周波回路１２２とを含み、第２の送信部６は、Ｔ
ＳＴＤ回路１０４の第２の出力端子１０からのベースバ
ンド信号１１６を遅延させる第２の遅延調整回路１２０
と、第２の遅延調整回路１２０により遅延したベースバ
ンド信号を高周波信号に変換するとともに同高周波信号
を電力増幅して第２のアンテナ１１２に供給する第２の
高周波回路１２４とを含んでいる。
ＣＤＭＡ無線基地局２はＴＳＴＤ方式の送信ダイバーシ
チ構成となっており、基本構成要素として、ＴＳＴＤ回
路１０４ならびに第１および第２の送信部４、６を含
み、ＴＳＴＤ回路１０４は、上位装置からのベースバン
ド信号１１３を第１および第２の出力端子８、１０を通
じて出力する際に、ベースバンド信号に含まれるＴＳＴ
Ｄ方式に係わるＳＣＨ信号については第１および第２の
出力端子８、１０から交互に出力し、第１の送信部４
は、ＴＳＴＤ回路１０４の第１の出力端子８からのベー
スバンド信号１１４を遅延させる第１の遅延調整回路１
１８と、第１の遅延調整回路１１８により遅延したベー
スバンド信号を高周波信号に変換するとともに同高周波
信号を電力増幅して第１のアンテナ１１０に供給する第
１の高周波回路１２２とを含み、第２の送信部６は、Ｔ
ＳＴＤ回路１０４の第２の出力端子１０からのベースバ
ンド信号１１６を遅延させる第２の遅延調整回路１２０
と、第２の遅延調整回路１２０により遅延したベースバ
ンド信号を高周波信号に変換するとともに同高周波信号
を電力増幅して第２のアンテナ１１２に供給する第２の
高周波回路１２４とを含んでいる。
【００１５】ＷＣＤＭＡ無線基地局２はさらに、メモリ
ー１２にあらかじめ格納されたプログラムにもとづき動
作する、本発明に係わる上位装置制御手段としてのＣＰ
Ｕ（中央処理装置）１４を含み、ＣＰＵ１４は、ＳＣＨ
信号のみを含むベースバンド信号をＴＳＴＤ回路１０４
に出力するよう指示する制御信号１６を、たとえば交換
機などの不図示の上位装置に出力する。
ー１２にあらかじめ格納されたプログラムにもとづき動
作する、本発明に係わる上位装置制御手段としてのＣＰ
Ｕ（中央処理装置）１４を含み、ＣＰＵ１４は、ＳＣＨ
信号のみを含むベースバンド信号をＴＳＴＤ回路１０４
に出力するよう指示する制御信号１６を、たとえば交換
機などの不図示の上位装置に出力する。
【００１６】そしてＷＣＤＭＡ無線基地局２は、第１お
よび第２の方向性結合器１８、２０、合成器２２、なら
びに遅延検出回路２４により構成された遅延検出手段２
６を含み、遅延検出手段２６によって、上位装置制御手
段としてのＣＰＵ１４が制御信号１６を出力した後、第
１および第２の高周波回路１２２、１２４により高周波
信号に変換されたＳＣＨ信号にもとづいて第１および第
２の送信部４、６における信号の遅延時間の差が検出さ
れる。ＣＰＵ１４は、本発明に係わる遅延時間制御手段
としても機能し、遅延検出手段２６による遅延時間の差
の検出結果にもとづき、第１および第２の送信部４、６
における信号の遅延時間を一致させるべく第１および第
２の遅延調整回路１１８、１２０を制御する。
よび第２の方向性結合器１８、２０、合成器２２、なら
びに遅延検出回路２４により構成された遅延検出手段２
６を含み、遅延検出手段２６によって、上位装置制御手
段としてのＣＰＵ１４が制御信号１６を出力した後、第
１および第２の高周波回路１２２、１２４により高周波
信号に変換されたＳＣＨ信号にもとづいて第１および第
２の送信部４、６における信号の遅延時間の差が検出さ
れる。ＣＰＵ１４は、本発明に係わる遅延時間制御手段
としても機能し、遅延検出手段２６による遅延時間の差
の検出結果にもとづき、第１および第２の送信部４、６
における信号の遅延時間を一致させるべく第１および第
２の遅延調整回路１１８、１２０を制御する。
【００１７】遅延検出手段２６を構成する上記第１およ
び第２の方向性結合器１８、２０は、第１および第２の
高周波回路１２２、１２４と出力端子１３０、１３２と
の間にそれぞれ設けられ、第１および第２の高周波回路
１２２、１２４の出力信号を出力端子２８を通じて第１
および第２のアンテナ１１０、１１２にそれぞれ供給す
るとともに、出力端子３０を通じて出力する。
び第２の方向性結合器１８、２０は、第１および第２の
高周波回路１２２、１２４と出力端子１３０、１３２と
の間にそれぞれ設けられ、第１および第２の高周波回路
１２２、１２４の出力信号を出力端子２８を通じて第１
および第２のアンテナ１１０、１１２にそれぞれ供給す
るとともに、出力端子３０を通じて出力する。
【００１８】また、遅延検出手段２６を構成する合成器
２２は第１および第２の方向性結合器１８、２０の出力
端子３０からの２つの出力信号を合成して出力し、遅延
検出回路２４は、合成器２２の出力信号において連続す
る２つのＳＣＨ信号の時間間隔を検出して前記遅延時間
の差の検出結果としてＣＰＵ１４に出力する。
２２は第１および第２の方向性結合器１８、２０の出力
端子３０からの２つの出力信号を合成して出力し、遅延
検出回路２４は、合成器２２の出力信号において連続す
る２つのＳＣＨ信号の時間間隔を検出して前記遅延時間
の差の検出結果としてＣＰＵ１４に出力する。
【００１９】遅延検出回路２４は、詳しくは図３に示し
たように、合成器２２が出力する高周波信号７０からＳ
ＣＨ信号を復調する検波回路３２と、クロックパルスを
生成する基準発振器３４と、検波回路３２がＳＣＨ信号
を出力し次にＳＣＨ信号を出力するまでの間、基準発振
器３４が生成したクロックパルス７８を計数して、計数
結果を前記遅延時間の差の検出結果として出力するカウ
ンタ回路３６とにより構成されている。
たように、合成器２２が出力する高周波信号７０からＳ
ＣＨ信号を復調する検波回路３２と、クロックパルスを
生成する基準発振器３４と、検波回路３２がＳＣＨ信号
を出力し次にＳＣＨ信号を出力するまでの間、基準発振
器３４が生成したクロックパルス７８を計数して、計数
結果を前記遅延時間の差の検出結果として出力するカウ
ンタ回路３６とにより構成されている。
【００２０】また、第１および第２の遅延調整回路１１
８、１２０はそれぞれ不図示のシフトレジスターを含ん
で構成され、シフトレジスターを構成する直列接続され
た複数の記憶単位のうち、どの記憶単位から信号を取り
出すかの切り換えにより信号遅延時間を調整する構造と
なっている。
８、１２０はそれぞれ不図示のシフトレジスターを含ん
で構成され、シフトレジスターを構成する直列接続され
た複数の記憶単位のうち、どの記憶単位から信号を取り
出すかの切り換えにより信号遅延時間を調整する構造と
なっている。
【００２１】ＴＳＴＤ回路１０４は、図２に示したよう
に、ＳＣＨスイッチ回路３８、第１および第２のＰＣＣ
ＰＣＨスイッチ回路４０、４２（Ｐｒｉｍａｒｙ Ｃｏ
ｍｍｏｎ Ｃｏｎｔｒｏｌ Ｐｈｙｓｉｃａｌ Ｃｈａ
ｎｎｅｌスイッチ回路）、ならびに第１および第２の合
成器４４、４６を含んで構成されている。ＳＣＨスイッ
チ回路３８は、ベースバンド信号から抽出されたＳＣＨ
信号３７を入力信号として同入力信号を切換制御信号４
８にもとづき第１および第２の端子５０、５２のいずれ
かから出力する。
に、ＳＣＨスイッチ回路３８、第１および第２のＰＣＣ
ＰＣＨスイッチ回路４０、４２（Ｐｒｉｍａｒｙ Ｃｏ
ｍｍｏｎ Ｃｏｎｔｒｏｌ Ｐｈｙｓｉｃａｌ Ｃｈａ
ｎｎｅｌスイッチ回路）、ならびに第１および第２の合
成器４４、４６を含んで構成されている。ＳＣＨスイッ
チ回路３８は、ベースバンド信号から抽出されたＳＣＨ
信号３７を入力信号として同入力信号を切換制御信号４
８にもとづき第１および第２の端子５０、５２のいずれ
かから出力する。
【００２２】第１のＰＣＣＰＣＨスイッチ回路４０は、
ベースバンド信号から抽出されたＰＣＣＰＣＨ信号５４
およびＳＣＨスイッチ回路３８の第１の端子５０から出
力されたＳＣＨ信号を入力信号としてこれら２つの入力
信号のいずれかを第１の切換制御信号５６にもとづき選
択して第１の合成器４４に出力する。第２のＰＣＣＰＣ
Ｈスイッチ回路４２は、ベースバンド信号から抽出され
たＰＣＣＰＣＨ信号５４およびＳＣＨスイッチ回路３８
の第２の端子５２から出力されたＳＣＨ信号を入力信号
としてこれら２つの入力信号のいずれかを第２の切換制
御信号５８にもとづき選択して第２の合成器４６に出力
する。
ベースバンド信号から抽出されたＰＣＣＰＣＨ信号５４
およびＳＣＨスイッチ回路３８の第１の端子５０から出
力されたＳＣＨ信号を入力信号としてこれら２つの入力
信号のいずれかを第１の切換制御信号５６にもとづき選
択して第１の合成器４４に出力する。第２のＰＣＣＰＣ
Ｈスイッチ回路４２は、ベースバンド信号から抽出され
たＰＣＣＰＣＨ信号５４およびＳＣＨスイッチ回路３８
の第２の端子５２から出力されたＳＣＨ信号を入力信号
としてこれら２つの入力信号のいずれかを第２の切換制
御信号５８にもとづき選択して第２の合成器４６に出力
する。
【００２３】第１の合成器４４は、第１のＰＣＣＰＣＨ
スイッチ回路４０の出力信号と、ベースバンド信号１１
３から抽出された他のＣＨ信号６０（ＰＣＰＰＩＣＨ
（Ｐｒｉｍａｒｙ Ｃｏｍｍｏｎ Ｐｉｌｏｔ Ｃｈａ
ｎｎｅｌ）信号やＤＰＣＨ（Ｄｅｄｉｃａｔｅｄ Ｐｈ
ｙｓｉｃａｌ Ｃｈａｎｎｅｌ）信号）とを合成し第１
のベースバンド信号１１４として第１の送信部４に出力
する。第２の合成器４６は、第２のＰＣＣＰＣＨスイッ
チ回路４２の出力信号と、ベースバンド信号１１３から
抽出された他のＣＨ信号６０とを合成し第２のベースバ
ンド信号１１６として第２の送信部６に出力する。
スイッチ回路４０の出力信号と、ベースバンド信号１１
３から抽出された他のＣＨ信号６０（ＰＣＰＰＩＣＨ
（Ｐｒｉｍａｒｙ Ｃｏｍｍｏｎ Ｐｉｌｏｔ Ｃｈａ
ｎｎｅｌ）信号やＤＰＣＨ（Ｄｅｄｉｃａｔｅｄ Ｐｈ
ｙｓｉｃａｌ Ｃｈａｎｎｅｌ）信号）とを合成し第１
のベースバンド信号１１４として第１の送信部４に出力
する。第２の合成器４６は、第２のＰＣＣＰＣＨスイッ
チ回路４２の出力信号と、ベースバンド信号１１３から
抽出された他のＣＨ信号６０とを合成し第２のベースバ
ンド信号１１６として第２の送信部６に出力する。
【００２４】なお、図２では、ＰＣＣＰＣＨ信号５４お
よび他のＣＨ信号６０として、第１のＰＣＣＰＣＨスイ
ッチ回路４０および第１の合成器４４に供給するもの
と、第２のＰＣＣＰＣＨスイッチ回路４２および第２の
合成器４６に供給するものとが示されているが、これは
ＰＣＣＰＣＨ信号５４および他のＣＨ信号６０に関して
は両送信部にともに供給されることを分かり易く示すた
めである。したがって、ベースバンド信号にあくまでも
１種類のＰＣＣＰＣＨ信号５４および他のＣＨ信号６０
のみが含まれている。
よび他のＣＨ信号６０として、第１のＰＣＣＰＣＨスイ
ッチ回路４０および第１の合成器４４に供給するもの
と、第２のＰＣＣＰＣＨスイッチ回路４２および第２の
合成器４６に供給するものとが示されているが、これは
ＰＣＣＰＣＨ信号５４および他のＣＨ信号６０に関して
は両送信部にともに供給されることを分かり易く示すた
めである。したがって、ベースバンド信号にあくまでも
１種類のＰＣＣＰＣＨ信号５４および他のＣＨ信号６０
のみが含まれている。
【００２５】次に、このように構成されたＷＣＤＭＡ無
線基地局２の動作について説明する。まず、上位装置制
御手段としてのＣＰＵ１４は、制御信号１６を上位装置
に出力してシステムの運用の一時的な中断を指示する。
これにより上位装置は、１フレーム（１０ｍｓ）の間だ
けＳＣＨ信号のみを含むベースバンド信号１１３をＴＳ
ＴＤ回路１０４に出力する。ＴＳＴＤ回路１０４は通常
のシステム運用時と同様に動作しており、ＳＣＨ信号は
第１および第２の送信部４、６に交互に出力される。
線基地局２の動作について説明する。まず、上位装置制
御手段としてのＣＰＵ１４は、制御信号１６を上位装置
に出力してシステムの運用の一時的な中断を指示する。
これにより上位装置は、１フレーム（１０ｍｓ）の間だ
けＳＣＨ信号のみを含むベースバンド信号１１３をＴＳ
ＴＤ回路１０４に出力する。ＴＳＴＤ回路１０４は通常
のシステム運用時と同様に動作しており、ＳＣＨ信号は
第１および第２の送信部４、６に交互に出力される。
【００２６】まず、ＳＣＨ信号について詳しく説明する
と、図４に示したように、世界的な標準規格である３Ｇ
ＰＰの仕様書ＴＳ．２５．２１１の規定にしたがってベ
ースバンド信号の各フレーム６２は、０．６６７ｍｓ幅
の１５のタイムスロット６４に分割され、各タイムスロ
ット先頭部の１／１０スロット相当の期間（６６．７μ
ｓ）がＳＣＨ信号３７に割り当てられている。そしてタ
イムスロットのうち偶数スロットは第１の送信部４を通
じて送信され、奇数スロットは第２の送信部６を通じて
送信される。
と、図４に示したように、世界的な標準規格である３Ｇ
ＰＰの仕様書ＴＳ．２５．２１１の規定にしたがってベ
ースバンド信号の各フレーム６２は、０．６６７ｍｓ幅
の１５のタイムスロット６４に分割され、各タイムスロ
ット先頭部の１／１０スロット相当の期間（６６．７μ
ｓ）がＳＣＨ信号３７に割り当てられている。そしてタ
イムスロットのうち偶数スロットは第１の送信部４を通
じて送信され、奇数スロットは第２の送信部６を通じて
送信される。
【００２７】ＴＳＴＤ回路１０４の動作について説明す
ると、ＳＣＨスイッチ回路３８は、ベースバンド信号１
１３から抽出されたＳＣＨ信号３７を切換制御信号４８
にもとづき第１および第２の端子５０、５２のいずれか
から出力し、詳しくは、各フレーム６２において偶数番
目のタイムスロット６４のＳＣＨ信号は第１の端子５０
に、奇数番目のタイムスロット６４のＳＣＨ信号は第２
の端子５２に出力する。
ると、ＳＣＨスイッチ回路３８は、ベースバンド信号１
１３から抽出されたＳＣＨ信号３７を切換制御信号４８
にもとづき第１および第２の端子５０、５２のいずれか
から出力し、詳しくは、各フレーム６２において偶数番
目のタイムスロット６４のＳＣＨ信号は第１の端子５０
に、奇数番目のタイムスロット６４のＳＣＨ信号は第２
の端子５２に出力する。
【００２８】そして、第１のＰＣＣＰＣＨスイッチ回路
４０は、第１の切換制御信号５６にもとづいて動作し、
ＳＣＨスイッチ回路３８の第１の端子５０からＳＣＨ信
号が出力されている期間では、このＳＣＨ信号を選択し
て第１の合成器４４に出力し、それ以外の期間ではベー
スバンド信号１１３から抽出されたＰＣＣＰＣＨ信号５
４を第１の合成器４４に出力する。一方第２のＰＣＣＰ
ＣＨスイッチ回路は、第２の切換制御信号５８にもとづ
いて動作し、ＳＣＨスイッチ回路３８の第２の端子５２
からＳＣＨ信号が出力されている期間では、このＳＣＨ
信号を選択して第２の合成器４６に出力し、それ以外の
期間ではベースバンド信号１１３から抽出されたＰＣＣ
ＰＣＨ信号５４を第２の合成器４６に出力する。
４０は、第１の切換制御信号５６にもとづいて動作し、
ＳＣＨスイッチ回路３８の第１の端子５０からＳＣＨ信
号が出力されている期間では、このＳＣＨ信号を選択し
て第１の合成器４４に出力し、それ以外の期間ではベー
スバンド信号１１３から抽出されたＰＣＣＰＣＨ信号５
４を第１の合成器４４に出力する。一方第２のＰＣＣＰ
ＣＨスイッチ回路は、第２の切換制御信号５８にもとづ
いて動作し、ＳＣＨスイッチ回路３８の第２の端子５２
からＳＣＨ信号が出力されている期間では、このＳＣＨ
信号を選択して第２の合成器４６に出力し、それ以外の
期間ではベースバンド信号１１３から抽出されたＰＣＣ
ＰＣＨ信号５４を第２の合成器４６に出力する。
【００２９】第１および第２の合成器４４、４６はそれ
ぞれ第１および第２のＰＣＣＰＣＨスイッチ回路４０、
４２の出力信号と、ベースバンド信号から抽出された他
のＣＨ信号６０とを合成して第１および第２の送信部
４、６に出力する。なお、遅延時間を調整する場合に
は、上述のようにＣＰＵ１４の制御によって上位装置は
システム運用を一時的に中断しており、その間、ベース
バンド信号にはＳＣＨ信号３７のみが含まれているた
め、第１および第２のＰＣＣＰＣＨスイッチ回路４０、
４２は、ＳＣＨスイッチ回路３８からのＳＣＨ信号を常
に選択して出力するように設定を固定してもよい。
ぞれ第１および第２のＰＣＣＰＣＨスイッチ回路４０、
４２の出力信号と、ベースバンド信号から抽出された他
のＣＨ信号６０とを合成して第１および第２の送信部
４、６に出力する。なお、遅延時間を調整する場合に
は、上述のようにＣＰＵ１４の制御によって上位装置は
システム運用を一時的に中断しており、その間、ベース
バンド信号にはＳＣＨ信号３７のみが含まれているた
め、第１および第２のＰＣＣＰＣＨスイッチ回路４０、
４２は、ＳＣＨスイッチ回路３８からのＳＣＨ信号を常
に選択して出力するように設定を固定してもよい。
【００３０】ＴＳＴＤ回路１０４がこのように動作する
結果、ＴＳＴＤ回路１０４からはＳＣＨ信号が第１およ
び第２の送信部４、６に対して交互に出力され、出力端
子１３０、１３２からは、図４に示したように、ＳＣＨ
信号を交互に含む高周波信号が出力される。
結果、ＴＳＴＤ回路１０４からはＳＣＨ信号が第１およ
び第２の送信部４、６に対して交互に出力され、出力端
子１３０、１３２からは、図４に示したように、ＳＣＨ
信号を交互に含む高周波信号が出力される。
【００３１】ＴＳＴＤ回路１０４の第１および第２の合
成器４４、４６からそれぞれ出力されたベースバンド信
号１１４、１１６はそれぞれ、第１および第２の遅延調
整回路１１８、１２０を通じ第１および第２の高周波回
路１２２、１２４に入力されて、第１および第２の高周
波回路１２２、１２４で周波数が２１１０〜２１７０Ｍ
Ｈｚの高周波信号に変換され、さらに必要な電力にまで
増幅される。その結果得られた高周波のＳＣＨ信号はそ
れぞれ第１および第２の方向性結合器１８、２０で２分
配され、各方向性結合器の出力端子２８、３０を通じて
出力される。
成器４４、４６からそれぞれ出力されたベースバンド信
号１１４、１１６はそれぞれ、第１および第２の遅延調
整回路１１８、１２０を通じ第１および第２の高周波回
路１２２、１２４に入力されて、第１および第２の高周
波回路１２２、１２４で周波数が２１１０〜２１７０Ｍ
Ｈｚの高周波信号に変換され、さらに必要な電力にまで
増幅される。その結果得られた高周波のＳＣＨ信号はそ
れぞれ第１および第２の方向性結合器１８、２０で２分
配され、各方向性結合器の出力端子２８、３０を通じて
出力される。
【００３２】第１および第２の方向性結合器１８、２０
の出力端子２８から出力された高周波のＳＣＨ信号はそ
れぞれ出力端子１３０、１３２を通じて第１および第２
のアンテナ１１０、１１２に供給され、一方、第１およ
び第２の方向性結合器１８、２０の出力端子３０から出
力された高周波ＳＣＨ信号６６、６８はともに合成器２
２に入力される。合成器２２はこれらのＳＣＨ信号を合
成して合成ＳＣＨ信号７０を遅延検出回路２４に供給す
る。図５はこれら高周波ＳＣＨ信号６６、６８などを示
している。ただし図では分かり易くするため各ＳＣＨ信
号は高周波信号としてではなくパルスとして示されてい
る。
の出力端子２８から出力された高周波のＳＣＨ信号はそ
れぞれ出力端子１３０、１３２を通じて第１および第２
のアンテナ１１０、１１２に供給され、一方、第１およ
び第２の方向性結合器１８、２０の出力端子３０から出
力された高周波ＳＣＨ信号６６、６８はともに合成器２
２に入力される。合成器２２はこれらのＳＣＨ信号を合
成して合成ＳＣＨ信号７０を遅延検出回路２４に供給す
る。図５はこれら高周波ＳＣＨ信号６６、６８などを示
している。ただし図では分かり易くするため各ＳＣＨ信
号は高周波信号としてではなくパルスとして示されてい
る。
【００３３】遅延検出回路２４では、検波回路３２（図
３）が合成ＳＣＨ信号７０を受け取り振幅検波を行って
ＳＣＨ信号を復調する。そして、カウンタ回路３６は、
ＣＰＵ１４が上位装置制御信号を上位装置に出力した
後、復調後の合成ＳＣＨ信号７２の最初の立ち上がりエ
ッジ７４から次の立ち上がりエッジ７６まで、すなわち
第１の方向性結合器１８からのＳＣＨ信号（高周波ＳＣ
Ｈ信号６６）の立ち上がりエッジから、つづく第２の方
向性結合器２０からのＳＣＨ信号（高周波ＳＣＨ信号６
８）の立ち上がりエッジまで、基準発振器３４からのク
ロックパルス７８（図５）を計数し、結果を遅延時間差
情報として出力する。
３）が合成ＳＣＨ信号７０を受け取り振幅検波を行って
ＳＣＨ信号を復調する。そして、カウンタ回路３６は、
ＣＰＵ１４が上位装置制御信号を上位装置に出力した
後、復調後の合成ＳＣＨ信号７２の最初の立ち上がりエ
ッジ７４から次の立ち上がりエッジ７６まで、すなわち
第１の方向性結合器１８からのＳＣＨ信号（高周波ＳＣ
Ｈ信号６６）の立ち上がりエッジから、つづく第２の方
向性結合器２０からのＳＣＨ信号（高周波ＳＣＨ信号６
８）の立ち上がりエッジまで、基準発振器３４からのク
ロックパルス７８（図５）を計数し、結果を遅延時間差
情報として出力する。
【００３４】本実施の形態例では、基準発振器３４が生
成するクロックパルス７８の周波数は一例として３０．
７２ＭＨｚであるとする。３ＧＰＰではチップレートは
３．８４Ｍｃｐｓと決められているため、クロックパル
ス７８を上記周波数にした場合、１／８チップ（３２．
６ｎｓ）単位で遅延時間差を検出できることになる。
成するクロックパルス７８の周波数は一例として３０．
７２ＭＨｚであるとする。３ＧＰＰではチップレートは
３．８４Ｍｃｐｓと決められているため、クロックパル
ス７８を上記周波数にした場合、１／８チップ（３２．
６ｎｓ）単位で遅延時間差を検出できることになる。
【００３５】ここで、第１および第２の送信部４、６に
おける遅延時間に差が無かったとすると、復調後の合成
ＳＣＨ信号７２の最初の立ち上がりエッジ７４から次の
立ち上がりエッジ７６までの時間は０．６６７ｍｓであ
るから、カウンタ回路３６の計数値は２０４８回、すな
わち１６進数で表して８００となる。
おける遅延時間に差が無かったとすると、復調後の合成
ＳＣＨ信号７２の最初の立ち上がりエッジ７４から次の
立ち上がりエッジ７６までの時間は０．６６７ｍｓであ
るから、カウンタ回路３６の計数値は２０４８回、すな
わち１６進数で表して８００となる。
【００３６】また、第２の送信部６における遅延時間の
方が第１の送信部４の遅延時間より長く、たとえば合成
ＳＣＨ信号７０の最初の立ち上がりエッジ７４から次の
立ち上がりエッジ７６までの時間が、１／８チップ分長
い６６６．６９９μｓ（ＳＣＨ信号の標準周期＋３２．
６ｎｓ）であったとすると、カウンタ回路３６の計数値
は２０４９回（１６進数で８０１）となり、１クロック
パルス分だけ第２の送信部６における遅延時間の方が長
いことにになる。
方が第１の送信部４の遅延時間より長く、たとえば合成
ＳＣＨ信号７０の最初の立ち上がりエッジ７４から次の
立ち上がりエッジ７６までの時間が、１／８チップ分長
い６６６．６９９μｓ（ＳＣＨ信号の標準周期＋３２．
６ｎｓ）であったとすると、カウンタ回路３６の計数値
は２０４９回（１６進数で８０１）となり、１クロック
パルス分だけ第２の送信部６における遅延時間の方が長
いことにになる。
【００３７】一方、合成ＳＣＨ信号７０の最初の立ち上
がりエッジ７４から次の立ち上がりエッジ７６までの時
間が、１チップ分短い６６６．４０６μｓ（ＳＣＨ信号
の標準周期−２６０．４ｎｓ）であったとすると、カウ
ンタ回路３６の計数値は２０４０回（１６進数で７Ｆ
８）となり、第２の送信部６の遅延時間の方が８クロッ
クパルス分だけ短いことになる。
がりエッジ７４から次の立ち上がりエッジ７６までの時
間が、１チップ分短い６６６．４０６μｓ（ＳＣＨ信号
の標準周期−２６０．４ｎｓ）であったとすると、カウ
ンタ回路３６の計数値は２０４０回（１６進数で７Ｆ
８）となり、第２の送信部６の遅延時間の方が８クロッ
クパルス分だけ短いことになる。
【００３８】遅延時間制御手段としてのＣＰＵ１４は、
このような遅延時間差情報をもとに第１および第２の遅
延調整回路１１８、１２０にそれぞれ制御信号１１８
Ａ、１２０Ａを出力して各遅延調整回路における遅延時
間を制御する。以下、特に図６を参照して遅延時間制御
手段としてのＣＰＵ１４の動作を説明する。ＣＰＵ１４
はまずメモリー１２内に、遅延時間差Ａ、旧０系調整時
間Ｂ（第１の遅延調整回路１１８の元の遅延時間）、旧
１系調整時間Ｃ（第２の遅延調整回路１２０の元の遅延
時間）、新０系調整時間Ｄ（第１の遅延調整回路１１８
の新たな遅延時間）、新１系調整時間Ｅ（第２の遅延調
整回路１２０の新たな遅延時間）をそれぞれ格納する領
域を確保し、これらの領域に各情報を格納した上で（ス
テップＦ１）、各領域から情報を適宜読み出し、また各
領域の情報を適宜更新して以下の動作を行う。
このような遅延時間差情報をもとに第１および第２の遅
延調整回路１１８、１２０にそれぞれ制御信号１１８
Ａ、１２０Ａを出力して各遅延調整回路における遅延時
間を制御する。以下、特に図６を参照して遅延時間制御
手段としてのＣＰＵ１４の動作を説明する。ＣＰＵ１４
はまずメモリー１２内に、遅延時間差Ａ、旧０系調整時
間Ｂ（第１の遅延調整回路１１８の元の遅延時間）、旧
１系調整時間Ｃ（第２の遅延調整回路１２０の元の遅延
時間）、新０系調整時間Ｄ（第１の遅延調整回路１１８
の新たな遅延時間）、新１系調整時間Ｅ（第２の遅延調
整回路１２０の新たな遅延時間）をそれぞれ格納する領
域を確保し、これらの領域に各情報を格納した上で（ス
テップＦ１）、各領域から情報を適宜読み出し、また各
領域の情報を適宜更新して以下の動作を行う。
【００３９】ＣＰＵ１４はカウンタ回路３６の計数値３
５から、第１の送信部４における遅延時間を基準にした
遅延時間差Ａを算出する。たとえばカウンタ回路３６の
計数値が２０４８なら遅延時間差Ａは０となり、カウン
タ回路３６の計数値が２０４９なら遅延時間差Ａは３
２．６ｎｓ、カウンタ回路３６の計数値が２０４０なら
遅延時間差Ａは−２６０．４ｎｓとなる。
５から、第１の送信部４における遅延時間を基準にした
遅延時間差Ａを算出する。たとえばカウンタ回路３６の
計数値が２０４８なら遅延時間差Ａは０となり、カウン
タ回路３６の計数値が２０４９なら遅延時間差Ａは３
２．６ｎｓ、カウンタ回路３６の計数値が２０４０なら
遅延時間差Ａは−２６０．４ｎｓとなる。
【００４０】ＣＰＵ１４はまず遅延時間差Ａが０に等し
いか否かを判定する（ステップＦ２）。この判定結果が
正ならＣＰＵ１４は、第１および第２の送信部４、６に
おける遅延時間に差がないと判定し（ステップＦ１
２）、第１および第２の遅延調整回路１１８、１２０に
おける遅延時間はそのままとする。
いか否かを判定する（ステップＦ２）。この判定結果が
正ならＣＰＵ１４は、第１および第２の送信部４、６に
おける遅延時間に差がないと判定し（ステップＦ１
２）、第１および第２の遅延調整回路１１８、１２０に
おける遅延時間はそのままとする。
【００４１】一方、ステップＦ２で判定結果が否となっ
た場合には、ＣＰＵ１４は遅延時間差Ａが０より大きい
か否かを判定する（ステップＦ３）。この判定結果が正
なら、ＣＰＵ１４は、第１の送信部４の遅延時間の方が
短いと判定し（ステップＦ４）、つづいて遅延時間差Ａ
−旧１系調整時間Ｃが０以下か否かを判定する（ステッ
プＦ６）。そして、この判定結果が正なら、新０系調整
時間Ｄ＝遅延時間差Ａ−旧１系調整時間Ｃ、新１系調整
時間Ｅ＝０として、第１および第２の遅延調整回路１１
８、１２０における遅延時間がこれらの値となるよう第
１および第２の遅延調整回路１１８、１２０を制御する
（ステップＦ８）。
た場合には、ＣＰＵ１４は遅延時間差Ａが０より大きい
か否かを判定する（ステップＦ３）。この判定結果が正
なら、ＣＰＵ１４は、第１の送信部４の遅延時間の方が
短いと判定し（ステップＦ４）、つづいて遅延時間差Ａ
−旧１系調整時間Ｃが０以下か否かを判定する（ステッ
プＦ６）。そして、この判定結果が正なら、新０系調整
時間Ｄ＝遅延時間差Ａ−旧１系調整時間Ｃ、新１系調整
時間Ｅ＝０として、第１および第２の遅延調整回路１１
８、１２０における遅延時間がこれらの値となるよう第
１および第２の遅延調整回路１１８、１２０を制御する
（ステップＦ８）。
【００４２】たとえばカウンタの計数値が２０４９なら
遅延時間差Ａは３２．６ｎｓとなり、旧０系調整時間Ｂ
および旧１系調整時間Ｃが０ｎｓの場合、新０系調整時
間Ｄは３２．６ｎｓ、新１系調整時間Ｅは０ｎｓとなる
ので、第１および第２の送信部４、６における遅延時間
のずれが解消され、アンテナ１、２には同じタイミング
で高周波信号が供給されることになる。
遅延時間差Ａは３２．６ｎｓとなり、旧０系調整時間Ｂ
および旧１系調整時間Ｃが０ｎｓの場合、新０系調整時
間Ｄは３２．６ｎｓ、新１系調整時間Ｅは０ｎｓとなる
ので、第１および第２の送信部４、６における遅延時間
のずれが解消され、アンテナ１、２には同じタイミング
で高周波信号が供給されることになる。
【００４３】逆にステップＦ６における判定結果が否な
ら、ＣＰＵ１４は、新０系調整時間Ｄ＝０、新１系調整
時間Ｅ＝旧１系調整時間Ｃ−遅延時間差Ａとして、第１
および第２の遅延調整回路１１８、１２０における遅延
時間がこれらの値となるよう第１および第２の遅延調整
回路１１８、１２０を制御する（ステップＦ９）。
ら、ＣＰＵ１４は、新０系調整時間Ｄ＝０、新１系調整
時間Ｅ＝旧１系調整時間Ｃ−遅延時間差Ａとして、第１
および第２の遅延調整回路１１８、１２０における遅延
時間がこれらの値となるよう第１および第２の遅延調整
回路１１８、１２０を制御する（ステップＦ９）。
【００４４】また、ステップＦ３で判定結果が否となっ
た場合には、ＣＰＵ１４は、第２の送信部６の遅延時間
の方が短いと判定し（ステップＦ５）、つづいて（−遅
延時間差Ａ）−旧０系調整時間Ｂが０以下か否かを判定
する（ステップＦ７）。そして、この判定結果が正な
ら、新０系調整時間Ｄ＝０、新１系調整時間Ｅ＝（−遅
延時間差Ａ）−旧０系調整時間Ｂとして、第１および第
２の遅延調整回路１１８、１２０における遅延時間がこ
れらの値となるよう第１および第２の遅延調整回路１１
８、１２０を制御する（ステップＦ１０）。
た場合には、ＣＰＵ１４は、第２の送信部６の遅延時間
の方が短いと判定し（ステップＦ５）、つづいて（−遅
延時間差Ａ）−旧０系調整時間Ｂが０以下か否かを判定
する（ステップＦ７）。そして、この判定結果が正な
ら、新０系調整時間Ｄ＝０、新１系調整時間Ｅ＝（−遅
延時間差Ａ）−旧０系調整時間Ｂとして、第１および第
２の遅延調整回路１１８、１２０における遅延時間がこ
れらの値となるよう第１および第２の遅延調整回路１１
８、１２０を制御する（ステップＦ１０）。
【００４５】たとえばカウンタの計数値が２０４０なら
遅延時間差Ａは−２６０．４ｎｓとなり、旧０系調整時
間Ｂが１３０．２ｎｓ、旧１系調整時間が０ｎｓの場
合、新０系調整時間Ｄは０ｎｓ、新１系調整時間Ｅは１
３０．２ｎｓとなるので、第１および第２の送信部４、
６における遅延時間のずれが解消され、アンテナ１、２
には同じタイミングで高周波信号が供給されることにな
る。逆にステップＦ７における判定結果が否なら、ＣＰ
Ｕ１４は、新０系調整時間Ｄ＝旧０系調整時間Ｂ−（−
遅延時間差Ａ）、新１系調整時間Ｅ＝０として、第１お
よび第２の遅延調整回路１１８、１２０における遅延時
間がこれらの値となるよう第１および第２の遅延調整回
路１１８、１２０を制御し（ステップＦ１１）、第１お
よび第２の送信部４、６における遅延時間のずれを解消
する。
遅延時間差Ａは−２６０．４ｎｓとなり、旧０系調整時
間Ｂが１３０．２ｎｓ、旧１系調整時間が０ｎｓの場
合、新０系調整時間Ｄは０ｎｓ、新１系調整時間Ｅは１
３０．２ｎｓとなるので、第１および第２の送信部４、
６における遅延時間のずれが解消され、アンテナ１、２
には同じタイミングで高周波信号が供給されることにな
る。逆にステップＦ７における判定結果が否なら、ＣＰ
Ｕ１４は、新０系調整時間Ｄ＝旧０系調整時間Ｂ−（−
遅延時間差Ａ）、新１系調整時間Ｅ＝０として、第１お
よび第２の遅延調整回路１１８、１２０における遅延時
間がこれらの値となるよう第１および第２の遅延調整回
路１１８、１２０を制御し（ステップＦ１１）、第１お
よび第２の送信部４、６における遅延時間のずれを解消
する。
【００４６】このように、本実施の形態例のＷＣＤＭＡ
無線基地局２では、２系統の送信部における遅延時間の
調整を、従来のように送信機テスターや高周波用オシロ
スコープなどの高価な測定器を用いることなく行え、さ
らに作業者が測定や調整を行う必要もない。その結果、
送信ダイバーシチ構成に係わる遅延時間の調整を低コス
トで、かつ確実に行うことができる。
無線基地局２では、２系統の送信部における遅延時間の
調整を、従来のように送信機テスターや高周波用オシロ
スコープなどの高価な測定器を用いることなく行え、さ
らに作業者が測定や調整を行う必要もない。その結果、
送信ダイバーシチ構成に係わる遅延時間の調整を低コス
トで、かつ確実に行うことができる。
【００４７】また、本実施の形態例では第１および第２
の方向性結合器１８、２０から出力される高周波ＳＣＨ
信号６６、６８をまず合成器２２により合成した後、上
述のようにして遅延時間の検出を行うので、合成後の２
つのＳＣＨ信号は同一の伝送線および回路を伝送される
ことになり、合成後の経路において２つのＳＣＨ信号に
新たに時間差が生じることはない。したがって、高い精
度で２系統のＳＣＨ信号の遅延時間差を検出することが
でき、第１および第２の送信部４、６の遅延時間差を高
精度で解消することが可能となる。
の方向性結合器１８、２０から出力される高周波ＳＣＨ
信号６６、６８をまず合成器２２により合成した後、上
述のようにして遅延時間の検出を行うので、合成後の２
つのＳＣＨ信号は同一の伝送線および回路を伝送される
ことになり、合成後の経路において２つのＳＣＨ信号に
新たに時間差が生じることはない。したがって、高い精
度で２系統のＳＣＨ信号の遅延時間差を検出することが
でき、第１および第２の送信部４、６の遅延時間差を高
精度で解消することが可能となる。
【００４８】そして、本実施の形態例のＷＣＤＭＡ無線
基地局では、第１および第２の送信部４、６に第１およ
び第２の高周波回路１２２、１２４とは別に予備系の高
周波回路を設けた場合、第１および第２の１２２、１２
４が故障して予備系の高周波回路に切り替わったとして
もただちに第１および第２の送信部４、６における遅延
時間差を解消することができる。
基地局では、第１および第２の送信部４、６に第１およ
び第２の高周波回路１２２、１２４とは別に予備系の高
周波回路を設けた場合、第１および第２の１２２、１２
４が故障して予備系の高周波回路に切り替わったとして
もただちに第１および第２の送信部４、６における遅延
時間差を解消することができる。
【００４９】また、本実施の形態例ＷＣＤＭＡ無線基地
局では、簡単な機能を追加するだけで第１および第２の
送信部における異常検出を行うことも可能となる。すな
わち、送信部で異常が発生すると遅延検出回路２４に正
しくＳＣＨ信号が供給されなくなるため、遅延時間差の
検出結果も異常となる。したがって、遅延時間差の検出
結果に適切な基準値を設け、たとえば検出値がその基準
を越えた場合には送信部で異常が発生したと判定するこ
とができる。
局では、簡単な機能を追加するだけで第１および第２の
送信部における異常検出を行うことも可能となる。すな
わち、送信部で異常が発生すると遅延検出回路２４に正
しくＳＣＨ信号が供給されなくなるため、遅延時間差の
検出結果も異常となる。したがって、遅延時間差の検出
結果に適切な基準値を設け、たとえば検出値がその基準
を越えた場合には送信部で異常が発生したと判定するこ
とができる。
【００５０】なお、第１および第２の送信部４、６にお
ける遅延時間の調整は、出力端子１３０、１３２におけ
る送信信号の遅延時間差を無くすことが目的であるか
ら、第１の方向性結合器１８の出力端子２８から出力端
子１３０までと、第２の方向性結合器２０の出力端子２
８から出力端子１３２までとは同じ特性の伝送線により
接続て、これらの伝送線における遅延時間が等しくなる
ように図ることが望ましい。同様に、第１の方向性結合
器１８の出力端子３０から合成器２２までと、第２の方
向性結合器２０の出力端子３０から合成器２２までとも
同じ特性の伝送線により接続することが望ましい。
ける遅延時間の調整は、出力端子１３０、１３２におけ
る送信信号の遅延時間差を無くすことが目的であるか
ら、第１の方向性結合器１８の出力端子２８から出力端
子１３０までと、第２の方向性結合器２０の出力端子２
８から出力端子１３２までとは同じ特性の伝送線により
接続て、これらの伝送線における遅延時間が等しくなる
ように図ることが望ましい。同様に、第１の方向性結合
器１８の出力端子３０から合成器２２までと、第２の方
向性結合器２０の出力端子３０から合成器２２までとも
同じ特性の伝送線により接続することが望ましい。
【００５１】また、上述のようにＣＰＵ１４により上位
装置を制御して、１フレーム（１０ｍｓ）の間だけ通常
のシステム運用を中断してＳＣＨ信号のみを送信した場
合、フレーム６２の最初のタイムスロット＃０では、Ｓ
ＣＨ信号にはそれまで他のＣＨ信号６０が多重されてい
て、ＳＣＨ信号の立ち上がりの見分けが難しくなること
も考えらる。そこで、次のタイムスロット＃１のＳＣＨ
信号からつづくタイムスロット＃２のＳＣＨ信号までの
時間間隔を検出したり、あるいはＳＣＨ信号の立ち下が
りからカウンタ回路３６を動作させるといった構成とす
ることも有効である。
装置を制御して、１フレーム（１０ｍｓ）の間だけ通常
のシステム運用を中断してＳＣＨ信号のみを送信した場
合、フレーム６２の最初のタイムスロット＃０では、Ｓ
ＣＨ信号にはそれまで他のＣＨ信号６０が多重されてい
て、ＳＣＨ信号の立ち上がりの見分けが難しくなること
も考えらる。そこで、次のタイムスロット＃１のＳＣＨ
信号からつづくタイムスロット＃２のＳＣＨ信号までの
時間間隔を検出したり、あるいはＳＣＨ信号の立ち下が
りからカウンタ回路３６を動作させるといった構成とす
ることも有効である。
【００５２】次に、本発明の第２の実施の形態例につい
て説明する。図７は第２の実施の形態例を示すブロック
図である。図中、図１と同一の要素には同一の符号が付
されており、それらに関する説明はここでは省略する。
第２の実施の形態例のＷＣＤＭＡ無線基地局８０が上記
ＷＣＤＭＡ無線基地局２と異なるのは、合成器２２およ
び遅延検出回路２４に代えて第１および第２の遅延検出
回路８２、８４が設けられている点である。
て説明する。図７は第２の実施の形態例を示すブロック
図である。図中、図１と同一の要素には同一の符号が付
されており、それらに関する説明はここでは省略する。
第２の実施の形態例のＷＣＤＭＡ無線基地局８０が上記
ＷＣＤＭＡ無線基地局２と異なるのは、合成器２２およ
び遅延検出回路２４に代えて第１および第２の遅延検出
回路８２、８４が設けられている点である。
【００５３】第１の遅延検出回路８２は、ＳＣＨスイッ
チ回路３８（図２）の第１の端子５０からの信号を選択
するための第１の切換制御信号５６が第１のＰＣＣＰＣ
Ｈスイッチ回路４０に供給された後、第１の方向性結合
器１８から、高周波ＳＣＨ信号６６が出力されるまでの
時間を測定する。一方、第２の遅延検出回路８４は、Ｓ
ＣＨスイッチ回路３８の第２の端子５２からの信号を選
択するための第２の切換制御信号５８が第２のＰＣＣＰ
ＣＨスイッチ回路４２に供給された後、第２の方向性結
合器２０から、高周波ＳＣＨ信号６８が出力されるまで
の時間を測定する。
チ回路３８（図２）の第１の端子５０からの信号を選択
するための第１の切換制御信号５６が第１のＰＣＣＰＣ
Ｈスイッチ回路４０に供給された後、第１の方向性結合
器１８から、高周波ＳＣＨ信号６６が出力されるまでの
時間を測定する。一方、第２の遅延検出回路８４は、Ｓ
ＣＨスイッチ回路３８の第２の端子５２からの信号を選
択するための第２の切換制御信号５８が第２のＰＣＣＰ
ＣＨスイッチ回路４２に供給された後、第２の方向性結
合器２０から、高周波ＳＣＨ信号６８が出力されるまで
の時間を測定する。
【００５４】したがって、第１の遅延検出回路８２によ
る測定結果が第１の送信部４における遅延時間を表し、
第２の遅延検出回路８４による測定結果が第２の送信部
６における遅延時間を表している。そして、遅延時間制
御手段としてのＣＰＵ１４は、第１および第２の遅延検
出回路８２、８４によ測定された遅延時間にもとづき、
第１および第２の送信部４、６における遅延時間を一致
させるべく第１および第２の遅延調整回路１１８、１２
０を制御する。よって、第２の実施の形態例において
も、上記ＷＣＤＭＡ無線基地局２の場合と同様の効果を
得ることができる。
る測定結果が第１の送信部４における遅延時間を表し、
第２の遅延検出回路８４による測定結果が第２の送信部
６における遅延時間を表している。そして、遅延時間制
御手段としてのＣＰＵ１４は、第１および第２の遅延検
出回路８２、８４によ測定された遅延時間にもとづき、
第１および第２の送信部４、６における遅延時間を一致
させるべく第１および第２の遅延調整回路１１８、１２
０を制御する。よって、第２の実施の形態例において
も、上記ＷＣＤＭＡ無線基地局２の場合と同様の効果を
得ることができる。
【００５５】
【発明の効果】以上説明したように本発明のＷＣＤＭＡ
無線基地局では、まず上位装置制御手段が、制御信号を
上位装置に出力して、ＳＣＨ信号のみを含むベースバン
ド信号をＴＳＴＤ回路に出力するよう指示し、このよう
なＳＣＨ信号のみを含むベースバンド信号がＴＳＴＤ回
路に供給されている状態で、遅延検出手段は、第１およ
び第２の高周波回路により高周波信号に変換されたＳＣ
Ｈ信号にもとづいて第１および第２の送信部における信
号の遅延時間または遅延時間の差を検出する。そして、
遅延時間制御手段は、遅延検出手段による遅延時間また
は遅延時間の差の検出結果にもとづき、第１および第２
の送信部における信号の遅延時間を一致させるべく第１
および第２の遅延調整回路を制御する。したがって、本
発明のＷＣＤＭＡ無線基地局では、送信部における遅延
時間の調整を、送信機テスターや高周波用オシロスコー
プなどの高価な測定器を用いることなく行え、さらに作
業者が測定や調整を行う必要もない。すなわち、送信ダ
イバーシチ構成に係わる信号遅延時間の調整を低コスト
で、かつ確実に行うことができる。
無線基地局では、まず上位装置制御手段が、制御信号を
上位装置に出力して、ＳＣＨ信号のみを含むベースバン
ド信号をＴＳＴＤ回路に出力するよう指示し、このよう
なＳＣＨ信号のみを含むベースバンド信号がＴＳＴＤ回
路に供給されている状態で、遅延検出手段は、第１およ
び第２の高周波回路により高周波信号に変換されたＳＣ
Ｈ信号にもとづいて第１および第２の送信部における信
号の遅延時間または遅延時間の差を検出する。そして、
遅延時間制御手段は、遅延検出手段による遅延時間また
は遅延時間の差の検出結果にもとづき、第１および第２
の送信部における信号の遅延時間を一致させるべく第１
および第２の遅延調整回路を制御する。したがって、本
発明のＷＣＤＭＡ無線基地局では、送信部における遅延
時間の調整を、送信機テスターや高周波用オシロスコー
プなどの高価な測定器を用いることなく行え、さらに作
業者が測定や調整を行う必要もない。すなわち、送信ダ
イバーシチ構成に係わる信号遅延時間の調整を低コスト
で、かつ確実に行うことができる。
【図１】本発明によるＷＣＤＭＡ無線基地局の一例を示
すブロック図である。
すブロック図である。
【図２】図１のＷＣＤＭＡ無線基地局を構成するＴＳＴ
Ｄ回路を詳しく示すブロック図である。
Ｄ回路を詳しく示すブロック図である。
【図３】図１の遅延検出回路の構成を示すブロック図で
ある。
ある。
【図４】実施の形態例のＷＣＤＭＡ無線基地局の動作を
説明するためのタイミングチャートである。
説明するためのタイミングチャートである。
【図５】遅延検出回路の動作を説明するためのタイミン
グチャートである。
グチャートである。
【図６】実施の形態例のＷＣＤＭＡ無線基地局の動作を
示すフローチャートである。
示すフローチャートである。
【図７】第２の実施の形態例を示すブロック図である。
【図８】従来のＴＳＴＤ方式のＷＣＤＭＡ無線基地局装
置の一例を示すブロック図である。
置の一例を示すブロック図である。
２……ＷＣＤＭＡ無線基地局、４……第１の送信部、６
……第２の送信部、８……第１の出力端子、１０……第
２の出力端子、１２……メモリー、１４……ＣＰＵ、１
６……制御信号、１８……第１の方向性結合器、２０…
…第２の方向性結合器、２２……合成器、２４……遅延
検出回路、２６……遅延検出手段、２８……出力端子、
３０……出力端子、３２……検波回路、３４……基準発
振器、３６……カウンタ回路、３８……ＳＣＨスイッチ
回路、４０……第１のＰＣＣＰＣＨスイッチ回路、４２
……第２のＰＣＣＰＣＨスイッチ回路、４４……第１の
合成器、４６……第２の合成器、４８……切換制御信
号、５０……第１の端子、５２……第２の端子、５４…
…ＰＣＣＰＣＨ信号、５６……第１の切換制御信号、５
８……第２の切換制御信号、６０……他のＣＨ信号、６
２……フレーム、６４……タイムスロット、６６……高
周波ＳＣＨ信号、６８……高周波ＳＣＨ信号、７０……
合成ＳＣＨ信号、７２……復調後の合成ＳＣＨ信号、７
４……エッジ、７６……エッジ、７８……クロックパル
ス、８０……ＷＣＤＭＡ無線基地局、８２……第１の遅
延検出回路、８４……第２の遅延検出回路、１０２……
ＷＣＤＭＡ無線基地局、１０４……ＴＳＴＤ回路、１０
６……第１の送信部、１０８……第２の送信部、１１０
……第１のアンテナ、１１２……第２のアンテナ、１１
４……第１のベースバンド信号、１１６……第２のベー
スバンド信号、１１８……第１の遅延調整回路、１２０
……第２の遅延調整回路、１２２……第１の高周波回
路、１２４……第２の高周波回路、１２６……第１の遅
延制御信号、１２８……第２の遅延制御信号、１３０…
…出力端子、１３２……出力端子。
……第２の送信部、８……第１の出力端子、１０……第
２の出力端子、１２……メモリー、１４……ＣＰＵ、１
６……制御信号、１８……第１の方向性結合器、２０…
…第２の方向性結合器、２２……合成器、２４……遅延
検出回路、２６……遅延検出手段、２８……出力端子、
３０……出力端子、３２……検波回路、３４……基準発
振器、３６……カウンタ回路、３８……ＳＣＨスイッチ
回路、４０……第１のＰＣＣＰＣＨスイッチ回路、４２
……第２のＰＣＣＰＣＨスイッチ回路、４４……第１の
合成器、４６……第２の合成器、４８……切換制御信
号、５０……第１の端子、５２……第２の端子、５４…
…ＰＣＣＰＣＨ信号、５６……第１の切換制御信号、５
８……第２の切換制御信号、６０……他のＣＨ信号、６
２……フレーム、６４……タイムスロット、６６……高
周波ＳＣＨ信号、６８……高周波ＳＣＨ信号、７０……
合成ＳＣＨ信号、７２……復調後の合成ＳＣＨ信号、７
４……エッジ、７６……エッジ、７８……クロックパル
ス、８０……ＷＣＤＭＡ無線基地局、８２……第１の遅
延検出回路、８４……第２の遅延検出回路、１０２……
ＷＣＤＭＡ無線基地局、１０４……ＴＳＴＤ回路、１０
６……第１の送信部、１０８……第２の送信部、１１０
……第１のアンテナ、１１２……第２のアンテナ、１１
４……第１のベースバンド信号、１１６……第２のベー
スバンド信号、１１８……第１の遅延調整回路、１２０
……第２の遅延調整回路、１２２……第１の高周波回
路、１２４……第２の高周波回路、１２６……第１の遅
延制御信号、１２８……第２の遅延制御信号、１３０…
…出力端子、１３２……出力端子。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K022 EE01 EE21 EE31 5K059 CC02 5K060 BB05 CC04 CC11 CC19 DD04 FF06 HH32 HH34 HH39 JJ16 JJ21 JJ23 KK08 5K067 AA02 AA41 CC10 CC24 EE10 GG01 HH21 KK03
Claims (6)
- 【請求項１】 ＴＳＴＤ回路ならびに第１および第２の
送信部を含み、前記ＴＳＴＤ回路は、上位装置からのベ
ースバンド信号を第１および第２の出力端子を通じて出
力する際に、前記ベースバンド信号に含まれるＴＳＴＤ
方式に係わるＳＣＨ信号については前記第１および第２
の出力端子から交互に出力し、前記第１の送信部は、前
記ＴＳＴＤ回路の前記第１の出力端子からの前記ベース
バンド信号を遅延させる第１の遅延調整回路と、前記第
１の遅延調整回路により遅延した前記ベースバンド信号
を高周波信号に変換するとともに同高周波信号を電力増
幅して第１のアンテナに供給する第１の高周波回路とを
含み、前記第２の送信部は、前記ＴＳＴＤ回路の前記第
２の出力端子からの前記ベースバンド信号を遅延させる
第２の遅延調整回路と、前記第２の遅延調整回路により
遅延した前記ベースバンド信号を高周波信号に変換する
とともに同高周波信号を電力増幅して第２のアンテナに
供給する第２の高周波回路とを含む、ＴＳＴＤ方式のＷ
ＣＤＭＡ無線基地局であって、 前記ＳＣＨ信号のみを含む前記ベースバンド信号を前記
ＴＳＴＤ回路に出力するよう指示する制御信号を前記上
位装置に出力する上位装置制御手段と、 前記上位装置制御手段が前記制御信号を出力した後、前
記第１および第２の高周波回路により高周波信号に変換
された前記ＳＣＨ信号にもとづいて前記第１および第２
の送信部における信号の遅延時間または遅延時間の差を
検出する遅延検出手段と、 前記遅延検出手段による遅延時間または遅延時間の差の
検出結果にもとづき、前記第１および第２の送信部にお
ける信号の遅延時間を一致させるべく前記第１および第
２の遅延調整回路の遅延時間を制御する遅延時間制御手
段とを含むことを特徴とするＷＣＤＭＡ無線基地局。 - 【請求項２】 前記遅延検出手段は、 前記第１および第２の高周波回路と前記第１および第２
のアンテナとの間にそれぞれ設けられ、前記第１および
第２の高周波回路の出力信号を第１の出力端子を通じて
前記第１および第２のアンテナにそれぞれ供給するとと
もに、第２の出力端子を通じて出力する第１および第２
の方向性結合器と、 前記第１および第２の方向性結合器が前記第２の出力端
子を通じて出力した信号を合成する合成器と、 前記合成器の出力信号において連続する２つの前記ＳＣ
Ｈ信号の時間間隔を検出し前記遅延時間の差の検出結果
として前記遅延時間制御手段に出力する遅延検出回路と
を含むことを特徴とする請求項１記載のＷＣＤＭＡ無線
基地局。 - 【請求項３】 前記遅延検出回路は、 前記合成器が出力する高周波信号から前記ＳＣＨ信号を
復調する検波回路と、 クロックパルスを生成する基準発振器と、 前記検波回路がＳＣＨ信号を出力し次にＳＣＨ信号を出
力するまでの間、または前記検波回路がＳＣＨ信号の出
力を終了し次のＳＣＨ信号の出力を終了するまでの間、
前記基準発振器が生成したクロックパルスを計数して、
計数結果を前記遅延時間の差の検出結果として出力する
カウンタ回路とを含むことを特徴とする請求項２記載の
ＷＣＤＭＡ無線基地局。 - 【請求項４】 前記遅延時間制御手段は、前記第１の高
周波回路により高周波信号に変換された前記ＳＣＨ信号
の遅延時間が、前記第２の高周波回路により高周波信号
に変換された前記ＳＣＨ信号の遅延時間より長い場合に
は、前記第１の遅延調整回路の遅延時間を基準にした前
記第１および第２の遅延調整回路の遅延時間差が長くな
るように前記第１および第２の遅延調整回路のいずれか
一方または両方を制御し、前記第２の高周波回路により
高周波信号に変換された前記ＳＣＨ信号の遅延時間が前
記第１の高周波回路により高周波信号に変換された前記
ＳＣＨ信号の遅延時間より長い場合には、前記第１の遅
延調整回路の遅延時間を基準にした前記第１および第２
の遅延調整回路の遅延時間差が短くなるように前記第１
および第２の遅延調整回路のいずれか一方または両方を
制御することを特徴とする請求項１記載のＷＣＤＭＡ無
線基地局。 - 【請求項５】 前記第１および第２の遅延調整回路はそ
れぞれシフトレジスターを含んで構成されていることを
特徴とする請求項１記載のＷＣＤＭＡ無線基地局。 - 【請求項６】 前記ＴＳＴＤ回路は、 前記ベースバンド信号から抽出された前記ＳＣＨ信号を
入力信号として同入力信号を切換制御信号にもとづき第
１および第２の端子のいずれかから出力するＳＣＨスイ
ッチ回路と、 前記ベースバンド信号から抽出されたＰＣＣＰＣＨ信号
および前記ＳＣＨスイッチ回路の前記第１の端子から出
力された前記ＳＣＨ信号を入力信号としてこれら２つの
入力信号のいずれかを第１の切換制御信号にもとづき選
択して前記第１の送信部に出力する第１のＰＣＣＰＣＨ
スイッチ回路と、 前記ベースバンド信号から抽出された前記ＰＣＣＰＣＨ
信号および前記ＳＣＨスイッチ回路の前記第２の端子か
ら出力された前記ＳＣＨ信号を入力信号としてこれら２
つの入力信号のいずれかを第２の切換制御信号にもとづ
き選択して前記第２の送信部に出力する第２のＰＣＣＰ
ＣＨスイッチ回路とを含み、 前記遅延検出手段は、 前記第１および第２の高周波回路と前記第１および第２
のアンテナとの間にそれぞれ設けられ、第１および前記
第２の高周波回路の出力信号を第１の出力端子を通じて
前記第１および第２のアンテナにそれぞれ供給するとと
もに、第２の出力端子を通じて出力する第１および第２
の方向性結合器と、 前記ＳＣＨスイッチ回路の前記第１の端子からの信号を
選択するための前記第１の切換制御信号が前記第１のＰ
ＣＣＰＣＨスイッチ回路に供給された後、前記第１の方
向性結合器から、高周波信号に変換された前記ＳＣＨ信
号が出力されるまでの時間を測定する第１の遅延検出回
路と、 前記ＳＣＨスイッチ回路の前記第２の端子からの信号を
選択するための前記第２の切換制御信号が前記第２のＰ
ＣＣＰＣＨスイッチ回路に供給された後、前記第２の方
向性結合器から、高周波信号に変換された前記ＳＣＨ信
号が出力されるまでの時間を測定する第２の遅延検出回
路とを含むことを特徴とする請求項１記載のＷＣＤＭＡ
無線基地局。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000368785A JP3607605B2 (ja) | 2000-12-04 | 2000-12-04 | Ｗｃｄｍａ無線基地局 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000368785A JP3607605B2 (ja) | 2000-12-04 | 2000-12-04 | Ｗｃｄｍａ無線基地局 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002171208A true JP2002171208A (ja) | 2002-06-14 |
| JP3607605B2 JP3607605B2 (ja) | 2005-01-05 |
Family
ID=18838936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000368785A Expired - Fee Related JP3607605B2 (ja) | 2000-12-04 | 2000-12-04 | Ｗｃｄｍａ無線基地局 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3607605B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013243678A (ja) * | 2008-08-01 | 2013-12-05 | Qualcomm Inc | 送信ダイバシティについてのベースバンド周波数で位相回転を実施するための方法及び装置。 |
| JP2019180071A (ja) * | 2018-03-30 | 2019-10-17 | 日本無線株式会社 | 無線システム、遅延誤差検出装置、及び遅延誤差検出方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127740A (en) * | 1979-03-26 | 1980-10-02 | Kokusai Denshin Denwa Co Ltd <Kdd> | Initial channel length equalizing system for diversity for satellite communication |
| JPH044632A (ja) * | 1990-04-23 | 1992-01-09 | Oki Electric Ind Co Ltd | 通信端末装置 |
| JPH08139642A (ja) * | 1994-11-07 | 1996-05-31 | Fujitsu Ltd | 無線装置 |
| JP2000201102A (ja) * | 1998-10-07 | 2000-07-18 | Texas Instr Inc <Ti> | Ｗｃｄｍａの空間時間ブロック符号化送信アンテナ・ダイバ―シティにおけるチャンネル推定 |
| JP2000216618A (ja) * | 1998-11-19 | 2000-08-04 | Nippon Telegr & Teleph Corp <Ntt> | 適応アレ―アンテナ装置 |
| JP2000514992A (ja) * | 1998-02-21 | 2000-11-07 | サムソン エレクトロニクス カンパニー リミテッド | 移動通信システムのタイムスイッチング送信ダイバーシチ装置及び方法 |
| JP2001358635A (ja) * | 2000-06-14 | 2001-12-26 | Ntt Docomo Inc | 移動通信システムにおける移動局の同期確立方法 |
| JP2002515675A (ja) * | 1998-05-13 | 2002-05-28 | サムスン エレクトロニクス カンパニー リミテッド | 基地局から伝送される信号を受信する移動局装置及び方法 |
| JP2003504939A (ja) * | 1999-07-09 | 2003-02-04 | ノキア コーポレイション | 記号シーケンスの伝送方法 |
-
2000
- 2000-12-04 JP JP2000368785A patent/JP3607605B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127740A (en) * | 1979-03-26 | 1980-10-02 | Kokusai Denshin Denwa Co Ltd <Kdd> | Initial channel length equalizing system for diversity for satellite communication |
| JPH044632A (ja) * | 1990-04-23 | 1992-01-09 | Oki Electric Ind Co Ltd | 通信端末装置 |
| JPH08139642A (ja) * | 1994-11-07 | 1996-05-31 | Fujitsu Ltd | 無線装置 |
| JP2000514992A (ja) * | 1998-02-21 | 2000-11-07 | サムソン エレクトロニクス カンパニー リミテッド | 移動通信システムのタイムスイッチング送信ダイバーシチ装置及び方法 |
| JP2002515675A (ja) * | 1998-05-13 | 2002-05-28 | サムスン エレクトロニクス カンパニー リミテッド | 基地局から伝送される信号を受信する移動局装置及び方法 |
| JP2000201102A (ja) * | 1998-10-07 | 2000-07-18 | Texas Instr Inc <Ti> | Ｗｃｄｍａの空間時間ブロック符号化送信アンテナ・ダイバ―シティにおけるチャンネル推定 |
| JP2000216618A (ja) * | 1998-11-19 | 2000-08-04 | Nippon Telegr & Teleph Corp <Ntt> | 適応アレ―アンテナ装置 |
| JP2003504939A (ja) * | 1999-07-09 | 2003-02-04 | ノキア コーポレイション | 記号シーケンスの伝送方法 |
| JP2001358635A (ja) * | 2000-06-14 | 2001-12-26 | Ntt Docomo Inc | 移動通信システムにおける移動局の同期確立方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013243678A (ja) * | 2008-08-01 | 2013-12-05 | Qualcomm Inc | 送信ダイバシティについてのベースバンド周波数で位相回転を実施するための方法及び装置。 |
| JP2019180071A (ja) * | 2018-03-30 | 2019-10-17 | 日本無線株式会社 | 無線システム、遅延誤差検出装置、及び遅延誤差検出方法 |
| JP7018346B2 (ja) | 2018-03-30 | 2022-02-10 | 日本無線株式会社 | 無線システム、遅延誤差検出装置、及び遅延誤差検出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3607605B2 (ja) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1575192B1 (en) | Multiple antenna diversity system and antenna apparatus | |
| US8446861B2 (en) | Multi-antenna radio channel measurement system and method for two-way radio channel measurement | |
| KR100347131B1 (ko) | 스펙트럼확산통신단말장치 | |
| KR20000008081A (ko) | 이동통신단말장치의전력제어신호전송방법 | |
| US5438596A (en) | Method and apparatus for generating diffusion code | |
| JPH07131401A (ja) | 無線中継装置 | |
| JP2002171208A (ja) | Ｗｃｄｍａ無線基地局 | |
| KR100400898B1 (ko) | 이동통신시스템에서의 레이크 수신 장치 | |
| JP4255601B2 (ja) | 移動通信システムにおける移動局の同期確立方法 | |
| US5701590A (en) | Radio communication system for performing multi-channel access | |
| US20050141595A1 (en) | Communication device and communication method | |
| JP2000151558A (ja) | Ｃｄｍａ通信において使用される受信装置 | |
| US7003018B2 (en) | Paging mode control method and apparatus | |
| KR101079957B1 (ko) | 전력 검출기를 이용한 ｔｄｄ 중계 장치 및 링크 제어신호 발생 방법 | |
| JP4361703B2 (ja) | 電波サービスエリア評価装置 | |
| KR100270279B1 (ko) | 적응 동기 코드분할 다중접속 통신시스템 | |
| JP3631716B2 (ja) | Ｗ−ｃｄｍａ無線基地局及びその遅延時間差補正方法 | |
| JP2762406B1 (ja) | 直接拡散符号分割通信システム | |
| JP4032975B2 (ja) | Ｗ−ｃｄｍａ基地局装置遅延制御システム | |
| JP2002374193A (ja) | 送信ダイバーシチ遅延補正方式 | |
| JP3955608B2 (ja) | 移動通信システムにおける移動局の同期確立方法 | |
| KR0137684B1 (ko) | 페이딩의 영향을 경감시키기 위한 무선통신시스템의 수신기 | |
| JP2002016532A (ja) | 移動無線端末 | |
| JP3005548B1 (ja) | 無線電話機の誤り率測定システム及び誤り率測定方法 | |
| JPH0677866A (ja) | 受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |