JP2002170939A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 隣接する２つの筒型蓄積電極をフォトリソグ
ラフィー技術の解像度限界以下の間隔で形成することが
できる半導体装置の製造方法を提供する。 【解決手段】 コンタクトプラグ９領域を含む層間絶縁
膜８上に、第１の絶縁膜１０及び第１の絶縁膜１０より
もエッチング速度の遅い第２の絶縁膜１１を堆積する。
その後、レジスト膜１２をマスクにして、第２の絶縁膜
１１及び第１の絶縁膜１０を順次エッチングして、凹部
形状の第１の開口部１３，１３ａを形成する。その後、
レジスト膜１２を除去した後、第２の絶縁膜１１をマス
クにして、第１の開口部１３，１３ａ内に露出している
第１の絶縁膜１０を等方性エッチングすることにより、
第１の開口幅Ｘ₁よりも広い第２の開口幅Ｘ₂を有する第
２の開口部１４，１４ａを形成する。その後、第２の開
口部１４，１４ａ内に凹部形状を有する筒型蓄積電極と
なる導体膜パターンを選択的に形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に筒型形状の蓄積電極を有するキャパシ
タを備えた半導体装置の製造方法に関する。

【０００２】

【従来の技術】電荷蓄積用のキャパシタを有するＤＲＡ
Ｍ等の半導体装置では、微細化に伴い、必要な容量を確
保するために、キャパシタを構成する蓄積電極の占有面
積に対して効率良く蓄積電極の表面積を増大することが
重要となってきている。従来、蓄積電極の表面積を増大
する方法としては、例えば蓄積電極を筒型形状に形成
し、筒型電極の内面及び外面を利用した筒型蓄積電極を
用いる方法が知られている。

【０００３】以下、従来の筒型蓄積電極を有するキャパ
シタを備えた半導体装置の製造方法について説明する。
図５（ａ）〜図５（ｄ）は、従来の筒型蓄積電極を有す
るキャパシタを備えた半導体装置の製造工程を示す断面
図である。

【０００４】まず、図５（ａ）に示す工程で、絶縁膜が
埋め込まれたトレンチ型の素子分離領域１０２の形成さ
れた半導体基板１０１上にゲート絶縁膜１０３及びゲー
ト電極１０４を形成した後、ゲート電極１０４及び素子
分離領域１０２をマスクにして、イオン注入によりソー
ス・ドレイン拡散層１０５を形成する。ゲート電極１０
４の上面及び側面の上には、ゲート上絶縁層及び絶縁性
サイドウォールからなる保護絶縁膜１１５を形成する。
その後、下地層間絶縁膜を形成した後、ソース・ドレイ
ン拡散層１０５の一方の拡散層に接続するコンタクトプ
ラグ１０６及びビット線１０７を形成する。その後、半
導体基板１０１上の全面に平坦化された層間絶縁膜１０
８を形成する。なお、層間絶縁膜１０８は、ビット線１
０７下に形成された下地層間絶縁膜を含むものとする。
その後、層間絶縁膜１０８に、ソース・ドレイン拡散層
１０５の他方の拡散層に到達するコンタクト開口部を形
成した後、コンタクト開口部内にポリシリコン膜を埋め
込んでコンタクトプラグ１０９を形成する。

【０００５】次に、図５（ｂ）に示す工程で、コンタク
トプラグ１０９領域を含む層間絶縁膜１０８上の全面に
シリコン酸化膜からなる絶縁膜１１０を堆積した後、フ
ォトリソグラフィー技術を用いて絶縁膜１１０上に蓄積
電極形成用領域に開口が設けられているレジスト膜１１
１を形成する。その後、レジスト膜１１１をマスクにし
て、絶縁膜１１０をドライエッチングして、絶縁膜１１
０に蓄積電極用コンタクトとなるコンタクトプラグ１０
９に到達する凹部形状の開口部１１２を形成する。

【０００６】次に、図５（ｃ）に示す工程で、レジスト
膜１１１を除去した後、開口部１１２領域を含む絶縁膜
１１０上にポリシリコン膜からなる蓄積電極用導電膜を
堆積する。このとき、開口部１１２領域には、蓄積電極
用導電膜が開口部１１２内の側面及び底面に沿って凹部
形状に、コンタクトプラグ１０９に接続されるように形
成される。その後、絶縁膜１１０上の蓄積電極用導電膜
を選択的に除去することによって、開口部１１２内のみ
蓄積電極となる導電膜パターン１１３を形成する。この
とき、絶縁膜１１０上の蓄積電極用導電膜は、レジスト
膜を用いたエッチバック法や化学機械研磨法（ＣＭＰ）
によって選択的に除去する。

【０００７】次に、図５（ｄ）に示す工程で、絶縁膜１
１０を選択的に全面除去することによって、キャパシタ
の下部電極となる筒型形状を有する筒型蓄積電極１１４
を形成することができる。このとき、筒型蓄積電極１１
４は、導電膜パターン１１３とほぼ同一形状となる。

【０００８】その後、通常の方法で、筒型蓄積電極１１
４上に容量絶縁膜となるシリコン窒化膜（図示せず）及
び上部電極となるセルプレート電極（図示せず）を形成
することによってキャパシタが完成する。

【０００９】

【発明が解決しようとする課題】しかしながら、従来の
方法では、筒型蓄積電極１１４を形成するための開口部
１１２は、図５（ｂ）に示すように、レジスト膜１１１
をマスクにして、絶縁膜１１０をドライエッチングする
ことにより形成する。このとき、開口部１１２の開口幅
及び隣接する開口部１１２ａとの間隔Ｗはフォトリソグ
ラフィー技術によって決まる。したがって、筒型蓄積電
極１１４と隣接する筒型蓄積電極１１４ａとの間隔は、
開口部１１２と隣接する開口部１１２ａとの間隔Ｗによ
って決まるため、フォトリソグラフィー技術の解像度限
界以下の微細な間隔で形成することができないという課
題がある。

【００１０】また、開口部１１２と隣接する開口部１１
２ａとの間隔Ｗは、フォトリソグラフィー技術の解像度
限界以上にする必要があることから、筒型蓄積電極１１
４の占有面積が狭められ、電極面積も大きくすることが
できないという課題がある。

【００１１】本発明の目的は、キャパシタを有する半導
体装置の製造方法において、隣接する２つの筒型蓄積電
極をフォトリソグラフィー技術の解像度限界以下の間隔
で形成することができ、しかも、蓄積電極の電極面積の
増加を図ることができる半導体装置の製造方法を提供す
ることにある。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の製造方法は、半導体基板上に
層間絶縁膜を形成する工程（ａ）と、層間絶縁膜に、半
導体基板の不純物拡散層に到達するコンタクト開口部を
形成する工程（ｂ）と、コンタクト開口部内に第１の導
電膜を埋め込んでコンタクトプラグを形成する工程
（ｃ）と、工程（ｃ）の後に、コンタクトプラグ及び層
間絶縁膜上に第１の絶縁膜を形成する工程（ｄ）と、第
１の絶縁膜上に、第１の絶縁膜に対してエッチング速度
の遅い第２の絶縁膜を形成する工程（ｅ）と、第２の絶
縁膜及び第１の絶縁膜を異方性エッチングして、第２の
絶縁膜及び第１の絶縁膜に、コンタクトプラグに到達す
る第１の開口幅を有する第１の開口部を形成する工程
（ｆ）と、工程（ｆ）の後に、第１の絶縁膜を等方性エ
ッチングすることにより、第１の絶縁膜に第１の開口幅
よりも広い第２の開口幅を有する第２の開口部を形成す
る工程（ｇ）と、第２の開口部内に選択的に凹部形状を
有する第２の導電膜パターンを形成する工程（ｈ）と、
工程（ｈ）の後に、少なくとも第１の絶縁膜を除去する
ことにより、第２の導電膜パターンからなる筒型形状の
蓄積電極を形成する工程（ｉ）とを備えている。

【００１３】この製造方法によれば、蓄積電極用の絶縁
膜として、第１の絶縁膜上に第１の絶縁膜よりもエッチ
ング速度の遅い第２の絶縁膜を形成した積層構造とし、
この第１及び第２の絶縁膜に蓄積電極形成用の第１の開
口部を形成した後、第１の絶縁膜を等方性エッチングを
用いてサイドエッチングすることにより、第１の開口部
よりも開口幅の広い第２の開口部を第１の絶縁膜に形成
することができる。このとき、隣接する２つの第２の開
口部の間隔は、サイドエッチングにより狭まるので、フ
ォトリソグラフィー技術の解像度限界以下の間隔にする
ことができる。これによって、第２の開口部を用いて形
成される２つの蓄積電極の間隔は、フォトリソグラフィ
ー技術の解像度限界以下の間隔で形成することができ、
しかも、蓄積電極の電極面積の増加を図ることができ
る。

【００１４】また、上記半導体装置の製造方法におい
て、工程（ｇ）では、第２の絶縁膜をマスクにして第１
の絶縁膜の等方性エッチングを行い、工程（ｇ）の後で
工程（ｈ）の前に、第２の絶縁膜を除去した後、第２の
開口部内を含む第１の絶縁膜上の全面に第２の導電膜を
形成する工程を備え、工程（ｈ）では、第１の絶縁膜上
の第２の導電膜を選択的に除去することにより、第２の
開口部内に凹部形状を有する第２の導電膜パターンを形
成する。

【００１５】また、上記半導体装置の製造方法におい
て、工程（ｇ）では、第２の絶縁膜をマスクにして第１
の絶縁膜の等方性エッチングを行い、工程（ｇ）の後で
工程（ｈ）の前に、第１及び第２の開口部内を含む第２
の絶縁膜上の全面に第２の導電膜を形成する工程を備
え、工程（ｈ）では、第２の絶縁膜上の第２の導電膜を
選択的に除去することにより、少なくとも第２の開口部
内に凹部形状を有する第２の導電膜パターンを形成し、
工程（ｉ）では、第２の絶縁膜を除去した後に、第１の
絶縁膜を除去する。

【００１６】また、上記半導体装置の製造方法におい
て、蓄積電極の上端部に、蓄積電極の内部方向に伸びる
フィン部が形成されるので、蓄積電極の電極面積を増加
させることができる。

【００１７】また、上記半導体装置の製造方法におい
て、工程（ｇ）では、第２の絶縁膜を等方性エッチング
により除去すると同時に、第１の開口部内に露出してい
る第１の絶縁膜を等方性エッチングすることにより、第
１の絶縁膜に第１の開口幅よりも広い第２の開口幅を有
する第２の開口部を形成する。

【００１８】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態に係る半導体装置の製造方法について、図１
（ａ）〜図１（ｃ）、図２（ａ）及び図２（ｂ）を参照
しながら説明する。図１（ａ）〜図１（ｃ）、図２
（ａ）及び図２（ｂ）は、筒型蓄積電極を有するキャパ
シタを備えた半導体装置の製造工程を示す断面図であ
る。

【００１９】まず、図１（ａ）に示す工程で、絶縁膜が
埋め込まれたトレンチ型の素子分離領域２の形成された
半導体基板１上にゲート絶縁膜３及びゲート電極４を形
成した後、ゲート電極４及び素子分離領域２をマスクに
して、イオン注入によりソース・ドレイン拡散層５を形
成する。このとき、ゲート電極４の上面及び側面の上に
は、ゲート上絶縁層及び絶縁性サイドウォールからなる
保護絶縁膜１５を形成しても良い。その後、下地層間絶
縁膜を形成した後、ソース・ドレイン拡散層５の一方の
拡散層に接続するコンタクトプラグ６及びビット線７を
形成する。その後、半導体基板１上の全面に平坦化され
た層間絶縁膜８を形成する。なお、層間絶縁膜８は、ビ
ット線７下に形成された下地層間絶縁膜を含むものとす
る。その後、層間絶縁膜８に、ソース・ドレイン拡散層
５の他方の拡散層に到達するコンタクト開口部を形成し
た後、コンタクト開口部内にポリシリコン膜を埋め込ん
でコンタクトプラグ９を形成する。

【００２０】次に、図１（ｂ）に示す工程で、コンタク
トプラグ９領域を含む層間絶縁膜８上の全面に、ＣＶＤ
法を用いてＢＰＳＧ膜からなる第１の絶縁膜１０を膜厚
５００ｎｍ程度堆積した後、第１の絶縁膜１０上に、Ｃ
ＶＤ法を用いて第１の絶縁膜１０よりもエッチング速度
が遅く選択エッチが可能なシリコン窒化膜からなる第２
の絶縁膜１１を膜厚５０ｎｍ程度堆積する。その後、フ
ォトリソグラフィー技術を用いて第２の絶縁膜１１上に
蓄積電極形成用領域に開口が設けられているレジスト膜
１２を形成する。その後、レジスト膜１２をマスクにし
て、第２の絶縁膜１１及び第１の絶縁膜１０を異方性ド
ライエッチングにより順次エッチングして、第２の絶縁
膜１１及び第１の絶縁膜１０に蓄積電極用コンタクトと
なるコンタクトプラグ９に到達する第１の開口幅Ｘ₁を
有する凹部形状の第１の開口部１３，１３ａを形成す
る。なお、本実施の形態では、第１の開口部１３と隣接
する第１の開口部１３ａとの間隔Ｗ₁は、フォトリソグ
ラフィー技術で形成することができる最小間隔とする。

【００２１】次に、図１（ｃ）に示す工程で、レジスト
膜１２を除去した後、第２の絶縁膜１１をマスクにし
て、第１の開口部１３，１３ａ内に露出している第１の
絶縁膜１０を等方性エッチングすることにより、第１の
開口幅Ｘ₁よりも広い第２の開口幅Ｘ₂を有する第２の開
口部１４，１４ａを形成する。このとき、第２の開口部
１４と隣接する第２の開口部１４ａとの間隔Ｗ₂は、等
方性エッチングによるサイドエッチングによって、フォ
トリソグラフィー技術の解像度限界以下の間隔となる。

【００２２】次に、図２（ａ）に示す工程で、第２の絶
縁膜１１を選択的に除去した後、第２の開口部１４，１
４ａ領域を含む第１の絶縁膜１０上にポリシリコン膜か
らなる蓄積電極用導電膜を膜厚５０ｎｍ程度堆積する。
このとき、第２の開口部１４，１４ａ領域には、蓄積電
極用導電膜が第２の開口部１４，１４ａ内の側面及び底
面に沿って凹部形状に、コンタクトプラグ９に接続され
るように形成される。その後、第１の絶縁膜１０上の蓄
積電極用導電膜を選択的に除去することによって、第２
の開口部１４，１４ａ内のみに蓄積電極となる導電膜パ
ターン１６，１６ａを形成する。このとき、第１の絶縁
膜１０上の蓄積電極用導電膜は、レジスト膜を用いたエ
ッチバック法や化学機械研磨法（ＣＭＰ）によって選択
的に除去する。

【００２３】次に、図２（ｂ）に示す工程で、第１の絶
縁膜１０を選択的に全面除去することによって、キャパ
シタの下部電極となる筒型形状を有する筒型蓄積電極１
７，１７ａを形成することができる。このとき、筒型蓄
積電極１７，１７ａは、導電膜パターン１６，１６ａと
ほぼ同一形状となる。

【００２４】その後、通常の方法で、筒型蓄積電極１
７，１７ａ上に容量絶縁膜となるシリコン窒化膜（図示
せず）及び上部電極となるセルプレート電極（図示せ
ず）を形成することによってキャパシタが完成する。

【００２５】なお、上記第１の実施形態では、第１の絶
縁膜としてＢＰＳＧ膜、第２の絶縁膜としてシリコン窒
化膜を用いて説明したが、第１の絶縁膜と第２の絶縁膜
がＮＳＧ膜とシリコン窒化膜、あるいは、ＢＰＳＧ膜と
シリコン酸窒化膜というように、第１の絶縁膜に対して
第２の絶縁膜の等方性エッチングにおけるエッチング速
度が遅く、第１の絶縁膜に対して第２の絶縁膜を選択的
にエッチングすることができる膜種の組み合わせであれ
ばよい。

【００２６】また、第１の絶縁膜を堆積する前に、層間
絶縁膜上に第１の絶縁膜のエッチングストッパーとなる
シリコン窒化膜からなるエッチングストッパー層を形成
してもよい。このエッチングストッパー層を形成した場
合には、蓄積電極用導電膜を形成する前に開口部内に露
出しているエッチングストッパー層をエッチングするこ
とにより、蓄積電極用導電膜をコンタクトプラグに接続
されるように形成することができる。

【００２７】この第１の実施形態によれば、蓄積電極形
成用の絶縁膜として、第１の絶縁膜１０上に第１の絶縁
膜１０よりもエッチング速度の遅い第２の絶縁膜１１を
形成した積層構造とし、図１（ｂ）に示す工程で、第１
の絶縁膜１０及び第２の絶縁膜１１に第１の開口幅Ｘ₁
を有する第１の開口部１３，１３ａを形成した後、図１
（ｃ）に示す工程で、第２の絶縁膜１１をマスクにし
て、第１の開口部１３，１３ａ内に露出している第１の
絶縁膜１０を等方性エッチングを用いてサイドエッチン
グすることにより、第１の開口幅Ｘ₁よりも広い第２の
開口幅Ｘ₂を有する第２の開口部１４，１４ａを形成す
る。その結果、図２（ａ）に示すように、導電膜パター
ン１６と隣接する導電膜パターン１６ａの間隔は、フォ
トリソグラフィー技術の解像度限界以下の間隔Ｗ₂で形
成することができる。従って、筒型蓄積電極１７と隣接
する筒型蓄積電極１７ａの間隔は、フォトリソグラフィ
ー技術の解像度限界以下で形成することができ、しか
も、筒型蓄積電極１７，１７ａの電極面積の増加を図る
ことができる。

【００２８】（第２の実施形態）本発明の第２の実施形
態に係る半導体装置の製造方法について、図３（ａ）及
び図３（ｂ）を参照しながら説明する。図３（ａ）及び
図３（ｂ）は、筒型蓄積電極を有するキャパシタを備え
た半導体装置の製造工程を示す断面図である。

【００２９】まず、第１の実施形態における図１（ａ）
〜図１（ｃ）に示す工程と同様な方法によって、図１
（ｃ）のような構成を形成する。すなわち、素子分離領
域２、ゲート絶縁膜３、ゲート電極４、ソース・ドレイ
ン拡散層５、保護絶縁膜１５、コンタクトプラグ６、ビ
ット線７及び層間絶縁膜８が形成された半導体基板１上
に、第２の開口部１４，１４ａを有する第１の絶縁膜１
０及び第１の開口部１３，１３ａを有する第２の絶縁膜
１１を形成する。このとき、第２の開口部１４，１４ａ
の第２の開口幅Ｘ₂は、第１の開口部１３，１３ａの第
１の開口幅Ｘ₁よりも広く形成されており、第２の開口
部１４と隣接する第２の開口部１４ａとの間隔Ｗ₂は、
等方性エッチングによるサイドエッチングによって、フ
ォトリソグラフィー技術の解像度限界以下の間隔になっ
ている。

【００３０】次に、図３（ａ）に示す工程で、第１の開
口部１３，１３ａ及び第２の開口部１４，１４ａ領域を
含む第２の絶縁膜１１上にポリシリコン膜からなる蓄積
電極用導電膜を膜厚５０ｎｍ程度堆積する。このとき、
第１の開口部１３，１３ａ及び第２の開口部１４，１４
ａ領域には、蓄積電極用導電膜が第１及び第２の開口部
の側面及び底面に沿って凹部形状に、コンタクトプラグ
９に接続されるように形成される。その後、第２の絶縁
膜１１上の蓄積電極用導電膜を選択的に除去することに
よって、第２の開口部１４，１４ａ内のみに蓄積電極と
なる導電膜パターン１８，１８ａを形成する。このと
き、第２の絶縁膜１１に対して第１の絶縁膜１０がサイ
ドエッチングにより後退しているため、第２の絶縁膜１
１の端部１９下にも導電膜が残り導電膜パターン１８，
１８ａの一部となる。なお、第２の絶縁膜１１上の蓄積
電極用導電膜は、レジスト膜を用いたエッチバック法や
化学機械研磨法（ＣＭＰ）によって選択的に除去する。

【００３１】次に、図３（ｂ）に示す工程で、第２の絶
縁膜１１及び第１の絶縁膜１０を選択的に全面除去する
ことによって、キャパシタの下部電極となる筒型形状を
有する筒型蓄積電極２０，２０ａを形成することができ
る。このとき、筒型蓄積電極２０，２０ａは、導電膜パ
ターン１８，１８ａとほぼ同一形状となる。この筒型蓄
積電極２０，２０ａの上端部２１には、筒型蓄積電極２
０，２０ａの内部方向に伸びるフィン部が形成された構
成となる。

【００３２】その後、通常の方法で、筒型蓄積電極２
０，２０ａ上に容量絶縁膜となるシリコン窒化膜（図示
せず）及び上部電極となるセルプレート電極（図示せ
ず）を形成することによってキャパシタが完成する。

【００３３】この第２の実施形態によれば、第１の実施
形態と同様に、筒型蓄積電極２０と隣接する筒型蓄積電
極２０ａの間隔をフォトリソグラフィー技術の解像度限
界以下に形成することができる。さらに、筒型蓄積電極
２０，２０ａの上端部２１には、フィン部が形成される
ため、筒型蓄積電極２０，２０ａの電極面積を増加する
ことができる。さらに、第２の絶縁膜１１上の蓄積電極
用導電膜を除去する時のリセスを低減させることができ
る。

【００３４】（第３の実施形態）本発明の第３の実施形
態に係る半導体装置の製造方法について、図４（ａ）〜
図４（ｃ）を参照しながら説明する。図４（ａ）〜図４
（ｃ）は、筒型蓄積電極を有するキャパシタを備えた半
導体装置の製造工程を示す断面図である。

【００３５】まず、図４（ａ）に示す工程で、絶縁膜が
埋め込まれたトレンチ型の素子分離領域２の形成された
半導体基板１上にゲート絶縁膜３及びゲート電極４を形
成した後、ゲート電極４及び素子分離領域２をマスクに
して、イオン注入によりソース・ドレイン拡散層５を形
成する。このとき、ゲート電極４の上面及び側面の上に
は、ゲート上絶縁層及び絶縁性サイドウォールからなる
保護絶縁膜１５を形成しても良い。その後、下地層間絶
縁膜を形成した後、ソース・ドレイン拡散層５の一方の
拡散層に接続するコンタクトプラグ６及びビット線７を
形成する。その後、半導体基板１上の全面に平坦化され
た層間絶縁膜８を形成する。なお、層間絶縁膜８は、ビ
ット線７下に形成された下地層間絶縁膜を含むものとす
る。その後、層間絶縁膜８に、ソース・ドレイン拡散層
５の他方の拡散層に到達するコンタクト開口部を形成し
た後、コンタクト開口部内にポリシリコン膜を埋め込ん
でコンタクトプラグ９を形成する。

【００３６】次に、図４（ｂ）に示す工程で、コンタク
トプラグ９領域を含む層間絶縁膜８上の全面に、ＣＶＤ
法を用いてＢＰＳＧ膜からなる第１の絶縁膜１０を膜厚
５００ｎｍ程度堆積した後、第１の絶縁膜１０上に、Ｃ
ＶＤ法を用いて第１の絶縁膜１０よりも等方性エッチン
グにおけるエッチング速度の遅いＮＳＧ膜からなる第２
の絶縁膜１１を膜厚５０ｎｍ程度堆積する。その後、フ
ォトリソグラフィー技術を用いて第２の絶縁膜１１上に
蓄積電極形成用領域に開口が設けられているレジスト膜
１２を形成する。その後、レジスト膜１２をマスクにし
て、第２の絶縁膜１１及び第１の絶縁膜１０を異方性ド
ライエッチングにより順次エッチングして、第２の絶縁
膜１１及び第１の絶縁膜１０に蓄積電極用コンタクトと
なるコンタクトプラグ９に到達する第１の開口幅Ｘ₁を
有する凹部形状の第１の開口部１３，１３ａを形成す
る。なお、本実施の形態では、第１の開口部１３と隣接
する第１の開口部１３ａとの間隔Ｗ₁は、フォトリソグ
ラフィー技術で形成することができる最小間隔とする。

【００３７】次に、図４（ｃ）に示す工程で、レジスト
膜１２を除去した後、第２の絶縁膜１１を等方性エッチ
ングにより除去すると同時に、第１の開口部１３，１３
ａ内に露出している第１の絶縁膜１０をサイドエッチン
グすることにより、第１の開口幅Ｘ₁よりも広い第２の
開口幅Ｘ₂を有する第２の開口部１４，１４ａを第１の
絶縁膜１０に形成する。このとき、第１の絶縁膜１０
は、第２の絶縁膜１１に比べて同じ等方性エッチングに
おけるエッチング速度が速いため、第２の絶縁膜１１の
エッチング膜厚量に比べてエッチング速度が速い分だけ
サイドエッチング量が大きくなる。そして、第２の開口
部１４と隣接する第２の開口部１４ａとの間隔Ｗ₂は、
等方性エッチングによるサイドエッチングによって、フ
ォトリソグラフィー技術の解像度限界以下の間隔とな
る。

【００３８】次に、第１の実施形態における図２（ａ）
及び図２（ｂ）に示す工程と同様な方法で、第２の開口
部１４，１４ａ内のみに蓄積電極となる導電膜パターン
を形成した後、第１の絶縁膜１０を選択的に全面除去す
ることによって、キャパシタの下部電極となる筒型形状
を有する筒型蓄積電極を形成する。

【００３９】その後、通常の方法で、筒型蓄積電極上に
容量絶縁膜となるシリコン窒化膜（図示せず）及び上部
電極となるセルプレート電極（図示せず）を形成するこ
とによってキャパシタが完成する。

【００４０】なお、上記第３の実施形態では、第１の絶
縁膜としてＢＰＳＧ膜、第２の絶縁膜としてＮＳＧ膜を
用いて説明したが、第１の絶縁膜として高濃度のＢＰＳ
Ｇ膜、第２の絶縁膜として低濃度のＢＰＳＧ膜というよ
うに、第１の絶縁膜に対して第２の絶縁膜の等方性エッ
チングにおけるエッチング速度の遅い膜種の組み合わせ
であればよい。

【００４１】また、第１の絶縁膜を堆積する前に、層間
絶縁膜上に第１の絶縁膜のエッチングストッパーとなる
シリコン窒化膜からなるエッチングストッパー層を形成
してもよい。このエッチングストッパー層を形成した場
合には、蓄積電極用導電膜を形成する前に開口部内に露
出しているエッチングストッパー層をエッチングするこ
とにより、蓄積電極用導電膜をコンタクトプラグに接続
されるように形成することができる。

【００４２】この第３の実施形態によれば、第１の実施
形態と同様に、隣接する２つの筒型蓄積電極の間隔をフ
ォトリソグラフィー技術の解像度限界以下に形成するこ
とができる。さらに、第２の絶縁膜１１を等方性エッチ
ングにより除去すると同時に、第１の開口部１３，１３
ａ内に露出している第１の絶縁膜１０をサイドエッチン
グすることにより、第１の開口幅Ｘ₁よりも広い第２の
開口幅Ｘ₂を有する第２の開口部１４，１４ａを第１の
絶縁膜１０に形成することができるため、工程の簡略化
を図ることができる。

【００４３】

【発明の効果】以上説明しましたように本発明によれ
ば、筒型蓄積電極用の絶縁膜として、第１の絶縁膜上に
第１の絶縁膜よりもエッチング速度の遅い第２の絶縁膜
を形成した積層構造とし、第１及び第２の絶縁膜に蓄積
電極形成用の第１の開口部を形成した後、第１の絶縁膜
を等方性エッチングを用いてサイドエッチングすること
により、第１の開口部よりも開口幅の広い第２の開口部
を第１の絶縁膜に形成することができる。これによっ
て、隣接する２つの筒型蓄積電極の間隔をフォトリソグ
ラフィー技術の解像度限界以下で形成することができ、
しかも、蓄積電極の電極面積の増加を図ることができ
る。したがって、微細でかつ良好な容量特性を持つキャ
パシタを備えた半導体装置を形成することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｃ）は、本発明の第１の実施形態に
係る半導体装置の製造工程のうち蓄積電極形成用の開口
部を形成するまでの工程を示す断面図

【図２】（ａ），（ｂ）は、本発明の第１の実施形態に
係る半導体装置の製造工程のうち筒型蓄積電極を形成す
るまでの工程を示す断面図

【図３】（ａ），（ｂ）は、本発明の第２の実施形態に
係る半導体装置の製造工程を示す断面図

【図４】（ａ）〜（ｃ）は、本発明の第３の実施形態に
係る半導体装置の製造工程を示す断面図

【図５】（ａ）〜（ｄ）は、従来の半導体装置の製造工
程を示す断面図

【符号の説明】

１ 半導体基板 ２ 素子分離領域 ３ ゲート絶縁膜 ４ ゲート電極 ５ ソース・ドレイン拡散層 ６ コンタクトプラグ ７ ビット線 ８ 層間絶縁膜 ９ コンタクトプラグ １０ 第１の絶縁膜 １１ 第２の絶縁膜 １２ レジスト膜 １３，１３ａ 第１の開口部 １４，１４ａ 第２の開口部 １５ 保護絶縁膜 １６，１６ａ 導電膜パターン １７，１７ａ 筒型蓄積電極 １８，１８ａ 導電膜パターン １９ 第２の絶縁膜の端部 ２０，２０ａ 筒型蓄積電極 ２１ 筒型蓄積電極の上端部

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に層間絶縁膜を形成する工
   程（ａ）と、 前記層間絶縁膜に、前記半導体基板の不純物拡散層に到
   達するコンタクト開口部を形成する工程（ｂ）と、 前記コンタクト開口部内に第１の導電膜を埋め込んでコ
   ンタクトプラグを形成する工程（ｃ）と、 前記工程（ｃ）の後に、前記コンタクトプラグ及び前記
   層間絶縁膜上に第１の絶縁膜を形成する工程（ｄ）と、 前記第１の絶縁膜上に、前記第１の絶縁膜に対してエッ
   チング速度の遅い第２の絶縁膜を形成する工程（ｅ）
   と、 前記第２の絶縁膜及び前記第１の絶縁膜を異方性エッチ
   ングして、前記第２の絶縁膜及び前記第１の絶縁膜に、
   前記コンタクトプラグに到達する第１の開口幅を有する
   第１の開口部を形成する工程（ｆ）と、 前記工程（ｆ）の後に、前記第１の絶縁膜を等方性エッ
   チングすることにより、前記第１の絶縁膜に前記第１の
   開口幅よりも広い第２の開口幅を有する第２の開口部を
   形成する工程（ｇ）と、 前記第２の開口部内に選択的に凹部形状を有する第２の
   導電膜パターンを形成する工程（ｈ）と、 前記工程（ｈ）の後に、少なくとも前記第１の絶縁膜を
   除去することにより、前記第２の導電膜パターンからな
   る筒型形状の蓄積電極を形成する工程（ｉ）とを備えて
   いることを特徴とする半導体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、 前記工程（ｇ）では、前記第２の絶縁膜をマスクにして
   前記第１の絶縁膜の等方性エッチングを行い、 前記工程（ｇ）の後で前記工程（ｈ）の前に、前記第２
   の絶縁膜を除去した後、前記第２の開口部内を含む前記
   第１の絶縁膜上の全面に前記第２の導電膜を形成する工
   程を備え、 前記工程（ｈ）では、前記第１の絶縁膜上の前記第２の
   導電膜を選択的に除去することにより、前記第２の開口
   部内に凹部形状を有する前記第２の導電膜パターンを形
   成することを特徴とする半導体装置の製造方法。
3. 【請求項３】 請求項１記載の半導体装置の製造方法に
   おいて、 前記工程（ｇ）では、前記第２の絶縁膜をマスクにして
   前記第１の絶縁膜の等方性エッチングを行い、 前記工程（ｇ）の後で前記工程（ｈ）の前に、前記第１
   及び第２の開口部内を含む前記第２の絶縁膜上の全面に
   前記第２の導電膜を形成する工程を備え、 前記工程（ｈ）では、前記第２の絶縁膜上の前記第２の
   導電膜を選択的に除去することにより、少なくとも前記
   第２の開口部内に凹部形状を有する前記第２の導電膜パ
   ターンを形成し、 前記工程（ｉ）では、前記第２の絶縁膜を除去した後
   に、前記第１の絶縁膜を除去することを特徴とする半導
   体装置の製造方法。
4. 【請求項４】 請求項３記載の半導体装置の製造方法に
   おいて、 前記蓄積電極の上端部に、前記蓄積電極の内部方向に伸
   びるフィン部が形成されることを特徴とする半導体装置
   の製造方法。
5. 【請求項５】 請求項１記載の半導体装置の製造方法に
   おいて、 前記工程（ｇ）では、前記第２の絶縁膜を等方性エッチ
   ングにより除去すると同時に、前記第１の開口部内に露
   出している前記第１の絶縁膜を等方性エッチングするこ
   とにより、前記第１の絶縁膜に前記第１の開口幅よりも
   広い第２の開口幅を有する第２の開口部を形成すること
   を特徴とする半導体装置の製造方法。