JP2002170491A - 電子線発生装置において用いるスペーサの製造方法、および、そのスペーサを用いた電子線発生装置、画像形成装置 - Google Patents

電子線発生装置において用いるスペーサの製造方法、および、そのスペーサを用いた電子線発生装置、画像形成装置

Info

Publication number
JP2002170491A
JP2002170491A JP2001280146A JP2001280146A JP2002170491A JP 2002170491 A JP2002170491 A JP 2002170491A JP 2001280146 A JP2001280146 A JP 2001280146A JP 2001280146 A JP2001280146 A JP 2001280146A JP 2002170491 A JP2002170491 A JP 2002170491A
Authority
JP
Japan
Prior art keywords
spacer
film
electron
electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001280146A
Other languages
English (en)
Other versions
JP4865169B2 (ja
Inventor
Masahiro Fushimi
正弘 伏見
Koji Shimizu
康志 清水
Yasushi Shiotani
泰史 塩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001280146A priority Critical patent/JP4865169B2/ja
Priority to US09/954,073 priority patent/US6656007B2/en
Publication of JP2002170491A publication Critical patent/JP2002170491A/ja
Application granted granted Critical
Publication of JP4865169B2 publication Critical patent/JP4865169B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/18Assembling together the component parts of electrode systems
    • H01J9/185Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86Vessels; Containers; Vacuum locks
    • H01J29/864Spacers between faceplate and backplate of flat panel cathode ray tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242Spacers between faceplate and backplate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/864Spacing members characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/8645Spacing members with coatings on the lateral surfaces thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/865Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655Conductive or resistive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/865Connection of the spacing members to the substrates or electrodes
    • H01J2329/866Adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

(57)【要約】 【課題】 電子線発生装置で用いるスペーサとして所定
領域に形成された膜を有するスペーサを効率よく製造す
る。 【解決手段】 膜を形成しようとするスペーサを挟持部
材により挟持し、スペーサの膜形成面が挟持部材端部よ
りも突出しないようにした状態を実現する。その状態の
膜形成面に対して膜材料の供給を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子線発生装置に
おいて用いるスペーサの製造方法、および、そのスペー
サを用いた電子線発生装置、画像形成装置に関する。
【0002】
【従来の技術】従来から、画像形成装置に使用される電
子線放出装置において、その電子源としての電子放出素
子には、熱陰極素子と冷陰極素子との2種類が知られて
いる。この内、冷陰極素子では、例えば、表面伝導型放
出素子や、電界放出型素子(以下、FE型と称す)や、
金属/絶縁層/金属型放出素子(以下、MIM型と称
す)などが知られている。
【0003】前記表面伝導型放出素子としては、例え
ば、M.I.Elinson,Radio:Eng.E
lectronPhys.,10,1290,(196
5)や、後述する他の例が挙げられる。この表面伝導型
放出素子は、基板上に形成された小面積の薄膜に、膜面
に平行に電流を流すことにより、電子放出が生ずる現象
を利用するものである。
【0004】この表面伝導型放出素子としては、前記エ
リンソンなどによる、SnO2薄膜を用いたものの他
に、Au薄膜によるもの[G.Dittmer:”Th
inSolid Films”,9,317(197
2)]や、In23/SnO2薄膜によるもの[M.H
artwellandC.G.Fonstad:”IE
EE Trans.ED Conf.”,519(197
5)]や、カーボン薄膜によるもの[荒木久 他:真
空、第26巻、第1号、22(1983)]などが報告
されている。
【0005】これら表面伝導型放出素子の素子構成の典
型的な例として、図23に示すように、前述のM.Ha
rtwellらによる素子が挙げられる。ここで、符号
3001は基板で、3004はスパッタで形成された金
属酸化物よりなるH字形の平面形状の導電性薄膜であ
る。そして、この導電性薄膜3004に、後述の通電フ
ォーミングと呼ばれる通電処理を施すことにより、電子
放出部3005が形成される。なお、図中の間隔:Lは
0.5〜1[mm],幅:Wは0.1[mm]に設定さ
れている。ここでは、図示の便宜から、電子放出部30
05が、導電性薄膜3004の中央に長方形で示した
が、これは模式的なものであり、実際の電子放出部の位
置や形状を忠実に表現しているわけではない。
【0006】M.Hartwellらによる上述の素子
をはじめとして、表面伝導型放出素子においては、電子
放出を行う前に、導電性薄膜3004に通電フォーミン
グと呼ばれる通電処理を施して、電子放出部3005を
形成するのが、ごく一般的であった。即ち、通電フォー
ミングとは、前記導電性薄膜3004の両端に一定の直
流電圧、もしくは、例えば、1V/分程度の、非常にゆ
っくりとしたレートで昇圧する直流電圧を印加して、通
電し、導電性薄膜3004を局所的に破壊もしくは変形
もしくは変質させ、電気的に高抵抗な状態の電子放出部
3005を形成することである。
【0007】なお、局所的に破壊、変形もしくは変質し
た導電性薄膜3004の一部には、亀裂が発生する。従
って、前記通電フォーミング後に、導電性薄膜3004
に適宜の電圧を印加した場合に、前記亀裂付近において
電子放出が行われる。
【0008】また、FE型の例は、例えば、W.P.D
yke&W.W.Dolan,”Field emis
sion”,Advance in Electron
Physics,8,89(1956)や、あるいは、
C.A.Spindt,”Physical prop
erties of thin−film fie−ld
emission cathodes with mol
ybdenium cones”,J.Appl.Ph
ys.,47,5248(1976)などが知られてい
る。
【0009】FE型の素子構成の典型的な例として、上
述のC.A.Spindtらによる素子は、図24に示
す構成であり、ここで、符号3010は基板、3011
は導電材料よりなるエミッタ配線、3012はエミッタ
コーン、3013は絶縁層、3014はゲート電極であ
る。この素子では、エミッタコーン3012とゲート電
極3014との間に適宜の電圧を印加することにより、
エミッタコーン3012の先端部より電界放出を起こさ
せるのである。
【0010】また、FE型の他の素子構成として、上述
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲート電極とを配置した例もある。
【0011】また、MIM型の例として、例えば、C.
A.Mead,”Operationof tunne
l−emission Devices,J.App
l.Phys.,32,646(1961)などが知ら
れている。MIM型の素子構成の典型的な例は、図25
に示されている。ここで、3020は基板で、3021
は金属よりなる下電極、3022は厚さ100オングス
トローム程度の薄い絶縁層、3023は厚さ:80〜3
00オングストローム程度の金属よりなる上電極であ
る。このようなMIM型は、上電極3023と下電極3
021の間に適宜の電圧を印加することにより、上電極
3023の表面より電子放出を起こさせるものである。
【0012】上述の冷陰極素子は、熱陰極素子と比較し
て、低温で電子放出を得ることができるため、加熱用ヒ
ーターを必要としない。したがって、熱陰極素子よりも
構造が単純であり、微細な素子を作成可能である。ま
た、基板上に多数の素子を高い密度で配置しても、基板
の熱溶融などの問題が発生しにくい。また、冷陰極素子
の場合には、熱陰極素子の場合(ヒーターの加熱により
動作するため、応答が遅い)と異なり、応答が速いとい
う利点もある。このため、冷陰極素子の応用研究が盛ん
に行われている。
【0013】例えば、表面伝導型放出素子は、冷陰極素
子の中でも特に構造が単純で、製造も容易なので、大面
積にわたって多数の素子を形成できる利点がある。そこ
で、本出願人による特開昭64−31332号公報にお
いて開示されるように、基板上に多数の素子を配列し
て、駆動するための方法が研究されている。
【0014】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビーム源などが研究されている。特に、
画像表示装置への応用としては、本出願人による特開平
2−257551号公報、特開平4−28137号公
報、USP5,066,883号明細書において開示さ
れているように、表面伝導型放出素子と電子ビームの照
射により発光する蛍光体とを組み合わせて用いた画像表
示装置が研究されている。
【0015】表面伝導型放出素子と蛍光体とを組み合わ
せて用いた画像表示装置は、従来の、他の方式の画像表
示装置よりも優れた特性が期待されている。例えば、近
年普及してきた液晶表示装置と比較しても、自発光型で
あるため、バックライトを必要としない点や、視野角が
広い点が優れている。
【0016】また、FE型を多数個ならべて駆動する方
法は、例えば、本出願人によるUSP4,904, 8
95号明細書に開示されている。また、FE型を画像表
示装置に応用した例として、例えば、R.Meyerら
により報告された平板型表示装置が知られている[R.
Meyer:”Recent Development
on Micro−tips Display at LE
TI”,Tech.Digest of 4th In
t. Vacuum Microele−ctronic
s Conf.,Nagahama,pp.6〜9(1
991)]。また、MIM型を多数個並べて画像表示装
置に応用した例は、本出願人による特開平3−5573
8号公報に開示されている。
【0017】上記のような電子放出素子を用いた画像形
成装置の内で、奥行きの薄い平面型表示装置は、省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。
【0018】上述画像形成装置は、一般にリアプレート
とフェースプレートの間にスペーサが配置される。この
スペーサは、リアプレートやフェースプレートが大気圧
に耐えるように、これらを支持するもので、十分な機械
的強度が求められるが、その存在によって、リアプレー
トとフェースプレート間を飛翔する電子の軌道に大きく
影響してはならない。
【0019】そして、電子軌道に影響を与える主な原因
は、スペーサの帯電である。スペーサ帯電は、電子源か
ら放出した電子の一部あるいはフェースプレートで反射
した電子がスペーサに入射し、スペーサから二次電子が
放出されることにより、あるいは、電子の衝突により電
離したイオンが表面に付着することによるものと考えら
れる。
【0020】スペーサが正帯電すると、スペーサ近傍を
飛翔する電子がスペーサに引き寄せられるため、スペー
サ近傍で表示画像に歪みを生ずる。しかも、帯電の影響
は、リアプレートとフェースプレート間隔が大きくなる
に従って顕著になる。
【0021】一般に帯電を抑制する手段として、帯電面
に導電性を付与し、若干の電流を流すことで、電荷を除
去することが行なわれる。この概念をスペーサに応用し
て、スペーサ表面を、酸化スズなどで被覆する手法が、
特開昭57−118355号公報に開示されている。ま
た、PdO系ガラス材で被覆する手法が、特開平3−4
9135号公報には開示されている。
【0022】また、スペーサのフェースプレートとリア
プレートとの当接面には、電極を形成することにより、
被覆材に均一に電場を印加することにより、接続不良や
電流集中によるスペーサの破壊を防ぐことができる。こ
の様子を、図26を用いて説明すると、図中、符号90
1はスペーサ、902はフェースプレート、903はリ
アプレート、904はスペーサ表面に被覆された高抵抗
膜、905はスペーサに形成されたスペーサ電極、90
6はスペーサのフェースプレート側当接面、907はリ
アプレート側当接面である。スペーサ電極905は通
常、スパッタなどの方法を用いて形成される。
【0023】また、特開2000−164129号公報
には、スペーサ基体の両側面をガラス製固定治具によっ
て挟む形で、複数のスペーサ基体を固定し、ガラス製固
定治具から露出しているスペーサ基体の端部にスパッタ
により低抵抗膜を形成する構成が開示されている。
【0024】
【発明が解決しようとする課題】電子線発生装置におけ
るスペーサは非常に重要な部材であり、該スペーサを良
好に製造する方法が求められているのが現状である。本
願発明は、良好なスペーサの製造方法を実現することを
課題とする。
【0025】特に、スペーサにおいて非所望領域に膜が
形成されてしまうと予期せぬ放電が生じるなど問題とな
る。本願発明は非所望領域への膜形成を抑制できるスペ
ーサの製造方法を実現することを課題とする。
【0026】
【課題を解決するための手段】本願に係る発明の一つは
以下のように構成される。
【0027】電子線発生装置において用いるスペーサの
製造方法であって、スペーサ基体を挟持した状態で該ス
ペーサ基体の膜形成面に膜形成のための材料を付与する
付与工程を有しており、前記膜形成面が前記挟持のため
の挟持部材の端部よりも突出しない状態で前記材料の付
与を行うことを特徴とするスペーサの製造方法。
【0028】この製造方法によると、膜形成面は挟持部
材の端部よりも突出しない状態で材料の付与を行うた
め、膜形成面の側面への膜形成が抑制される。特に形成
する膜が導電性が高い膜であり、電極となる膜である場
合は、非所望領域への膜形成は望ましくない放電につな
がる可能性がある。そのような膜を形成する場合に特に
本願発明を好適に採用することができる。
【0029】特に本願発明は、前記電子線発生装置が、
電子放出素子を配置した第1プレートと、該電子放出素
子が放出した電子を加速する加速電位が印加される加速
電極が配置された第2プレートとを有するものである構
成において好適に採用できる。
【0030】また特に、前記膜形成面が、前記電子線発
生装置が構成されたときに、前記第1プレートもしくは
第2プレートと相対する面である場合、膜形成面の側面
への望ましくない膜の形成が放電を引き起こす可能性が
高くなるため、本願発明を好適に採用することができ
る。前記電子線発生装置が構成されたときに、前記第1
プレートもしくは第2プレートと相対する面に膜を形成
する構成としては、例えば第1プレートに形成された配
線(電極)、特には電子放出素子を駆動する信号を供給
する配線に接する位置に膜を形成する構成や、第2プレ
ートに形成された加速電極に接する位置に膜を形成する
構成や、第1プレートと第2プレートの間に設けられた
電極(グリッド電極、集束電極)に接する位置に膜を形
成する構成が挙げられる。
【0031】なお以上述べてきた各発明は、複数の前記
スペーサ基体を、各スペーサ基体の間に前記挟持部材を
配置した状態で保持し、前記材料の付与を行う構成に好
適に適用できる。
【0032】また、前記材料の付与時に、前記挟持部材
の端部が前記膜形成面よりも突出しており、かつ、前記
突出した端部の角部が丸みを有するようにすると好適で
ある。この構成は挟持部材の欠陥を抑制する効果を奏す
るとともに、前記スペーサ基体を挟持する一対の前記挟
持部材の端部が構成する開口部が、前記膜形成面から前
記開口外に向けて徐々に挟持方向の開口幅が広がる部分
を有する構成にもなり、材料の膜形成面への到達が良好
になる効果も奏する。
【0033】なお、以上述べた各発明は、前記スペーサ
が導電性を有しており、かつ異なる2つの電極と電気的
に接続するものであり、該異なる2つの電極には互いに
異なる電位が与えられる構成において特に好適に採用で
きる。スペーサを加速電極やグリッド電極や電子放出素
子の駆動配線などの電極と電気的に接続させる場合、該
電気的な接続を良好にし、またはスペーサにおける電位
分布を良好なものとするために導電性の高い膜をスペー
サが有すると好適である。特にスペーサ全体に高い導電
性を与えてしまうとスペーサが電気的に接続する2つの
電極間をショートさせてしまうため、スペーサ基体は絶
縁性もしくは高抵抗な物とし、所定部分にのみ導電性の
高い膜を形成するとよい。この導電性の高い膜はスペー
サの端面のみに形成(端面から該端面に対する側面への
回りこみがない)すると好適であり、そのような膜の形
成に本願発明は特に好適に採用できる。
【0034】以上述べた各発明は、前記スペーサ基体が
絶縁性基体から構成されており、前記スペーサは前記付
与工程によって形成される前記膜と、該膜以外の導電性
膜とを有する構成において特に好適に適用できる。な
お、前記付与工程は、前記導電性膜が形成されたスペー
サ基体に対して行ってもよい。また、前記導電性膜は、
前記付与工程によって形成される膜よりもシート抵抗値
が高い膜である構成、特には該導電性膜が高抵抗膜であ
る構成を好適に採用できる。
【0035】また以上述べた各発明において、前記挟持
部材は、前記材料を付与する際に該挟持部材の端部が前
記膜形成面よりも5μm以上突出するように設定された
形状を有すると好適である。好ましくは10μm以上突
出するように設定していると良い。このように設定する
ことによって確実に不要な領域への膜形成を抑制するこ
とが可能となる。
【0036】また以上述べた各発明において、前記挟持
部材の端部が前記膜形成面よりも突出する長さは10m
m以下にすると好適である。特に材料の付与を電子ビー
ム蒸着法により行う場合は、8mm以下にすると好適で
ある。
【0037】なお、本願は、電子放出素子と上記各発明
に記載の方法で製造したスペーサを有することを特徴と
する電子線発生装置の発明を含んでいる。
【0038】また、電子放出素子と、該電子放出素子が
放出する電子を加速する加速電極と、前記電子放出素子
が放出した電子が照射されることにより発光する蛍光体
と、上記各発明に記載の方法によって製造されたスペー
サとを有することを特徴とする画像形成装置の発明を含
んでいる。
【0039】なお、スペーサの表面に高抵抗膜を形成
し、正帯電を中和することにより、帯電を緩和し、スペ
ーサ近傍を飛翔する電子がスペーサに引き寄せられるの
を防ぐことが可能である。また、上述したように、スペ
ーサのフェースプレートとリアプレートとの当接面に
は、電極を形成することにより、上記被覆材に均一に電
場を印加することにより、接続不良や電流集中によるス
ペーサの破壊を防ぐことができる。
【0040】また本願発明を実施することにより、スペ
ーサの電極が、その形成時において、形成精度の悪さに
より、帯電面にはみ出して形成されることが抑制され、
電子軌道に望ましくない影響を及ぼし、電子ビームを所
望の位置に到達させることができなくなることが抑制さ
れる。この結果、スペーサ近傍で表示画像に歪みを生じ
ることが抑制され、高品位の画像形成が可能となる。
【0041】また、上述の高抵抗膜は、金属酸化膜、カ
ーボン、合金窒化膜などを、スパッタ法、CVD法、プ
ラズマCVD法、アルコキシド塗布法の何れかで、形成
することにより構成されること、また、前記スペーサ電
極は、前記高抵抗膜に比べて低い抵抗値を有する、N
i,Cr,Au,Mo,W,Pt,Ti,Al,Cu,
Pbなどの金属あるいは合金、および、Pd,Ag,A
u,Ru−Agなどの金属や金属酸化物とガラスなどか
ら構成される印刷導体、あるいは、In23−SnO3
などの透明導体、ポリシリコンなどの半導体材料から選
択される材料で構成されていることが、本発明の実施の
形態として、好ましい。
【0042】また、前記付与工程を少なくとも含む1以
上の工程によって形成される前記膜のシート抵抗値は前
記高抵抗膜のシート抵抗値より小さいと好適であり、特
には2桁以上小さいことが望ましい。
【0043】
【発明の実施の形態】(第1の実施の形態)以下、本発
明に係わる第1の実施の形態を、図面を参照して、具体
的に説明する。まず、図1を用いて、本発明に係わるス
ペーサを製造する際の基本的手法を説明する。この実施
の形態においてはスペーサに導電性の高い膜を形成し電
極として用いる構成において、本願発明を適用する。な
お、膜が形成され、完成されたものがスペーサであり、
膜が形成される前の状態のもの(スペーサ基体)に対し
て膜を形成するのであるが、以下では発明の技術的意義
の理解に混乱が生じない範囲でスペーサ基体のことをス
ペーサとも称している。図1において、101は電極形
成の際の挟持部材であるスペーサブロック、20はスペ
ーサ、102は電極を形成する膜形成面である。この実
施形態におけるスペーサは電子線発生装置において他の
電極(加速電極もしくは電子放出素子に信号を供給する
ための配線)とこの面で当接するので、以下では当接面
とも称する。
【0044】ここで、スペーサブロック101の高さb
は、スペーサ20の高さaに対して、a≦bである。膜
形成の際の挟持部材であるスペーサブロックの膜形成面
からの突出長cはここではb−aである。このスペーサ
ブロック101を用いて、スペーサ20を挟み、スパッ
タなどの手法で、スペーサ20の端縁に対して、矢印の
方向から、電極材を形成した後、スペーサブロック10
1間からスペーサ20を取り出すことにより、スペーサ
の当接面102のみに電極(後述する)を形成すること
ができる。
【0045】この際、aおよびbの距離の差は、用いる
スパッタなどの手法、装置に依存するので、その条件に
最適な値を用いることが必要である。突出長c(ここで
はc=b−a)の大きさは、スパッタにおいて、10m
m以下、好ましくは5mm以下が望ましく、また、電子
ビーム蒸着において、8mm以下、好ましくは3mm以
下が望ましい。なお、前者と後者の差は、スパッタ法で
は、回り込みにより、電極材が当接面に堆積し易い特徴
があるためである。また、範囲の最小値は突出長cが0
以上であれば本発明の効果が得られるが、スペーサおよ
びスペーサブロックの加工精度、電極形成時設置ずれを
考慮して若干値を大きく設計することにより歩留まり向
上を計ることが可能である。特に突出長cが5μm以
上、好ましくは10μm以上となるように挟持部材の形
状を設定しておけば、スペーサ基体を挟持するように挟
持部材を取り付ける際の設置ずれを十分に許容すること
ができる。
【0046】また、図2には、スペーサブロックの端縁
のコーナー部に所要の曲率で丸み(ラウンド)を形成し
たものが使用される事例が示されている。スペーサブロ
ックのコーナー部にラウンドを備えることにより、ブロ
ックが脆性材料で作られていても、電極生成過程で、ブ
ロックのコーナー部に欠けが発生して、電極形成におい
て、不良品が発生するのを抑制することができ、また、
ブロックに金属材料を用いた場合にも、作業工程中に、
まれに発生する形状変形があり、これが原因で不良品が
発生する率を抑制することが可能となる。また挟持部材
の膜形成面からの突出端部が丸みを有することにより、
膜形成面を内包する開口(一対の挟持部材の端部により
構成される)が開口端に向けて徐々に広がることにな
り、膜材料が膜形成面に届きやすくなるという効果も奏
する。
【0047】ここでの曲率半径としては、突出長cより
も小さくするのが望ましく、ここではブロックの高さb
から曲部半径を引いた値よりも、スペーサ20の高さa
が小さければ十分である。また、スペーサ20のサイ
ズ、ブロックの材質などにより、最適な値が変わるけれ
ども、概ね、R=0.1mm以上の場合に、その有効性
が確認できた。
【0048】図3に示すように、このような、一辺の長
さが、スペーサ20よりも大きいスペーサブロック10
1を多数、用いることで、スペーサ20を挟んで電極1
10を成膜する際の、量産性に優れたスペーサの端縁へ
の、電極形成(図4を参照)が可能となった。
【0049】特に本実施形態の構成によると、膜形成面
と反対側の端面側でスペーサ基体と挟持部材とを同一平
面に重力等により押し当てることでスペーサ基体と挟持
部材との高さの違いに基づいて突出長の設定ができるの
で精度よくかつ短時間にスペーサを製造することができ
る。
【0050】この電極形成の具体的な装置とその使用態
様を図5および図6を参照して説明する。ここで、符号
101はスペーサブロック、20はスペーサ、102は
スペーサブロック101間で露出したスペーサ電極形成
面、103は平面視でロ字形の枠部材、104は押し当
て部材、105はゴム板、106は押し当て部材104
を押し付けるため、枠部材103に螺合した送りネジ、
107は送りネジ106の先端部(押圧力伝達部)、1
08は枠部材103の上に載置されるマスク板(想像線
で示す)、109は露出するスペーサ側面である。
【0051】ここでは、多数のスペーサ20を、多数の
ブロック101で挟み、その挟み付け方向から、ゴム板
105を介して、枠部材103の一方の内側面と押し当
て部104との間に配置する。スペーサの固定は、枠部
材103に螺合した送りネジ106を、そのハンドル部
106aを回すことにより、その先端部107を介し
て、押し当て板104に押圧力を加えることにより、実
現する。なお、ここでのゴム板105は、ブロック10
1に対して押圧力が均等に加わる機能を果たしている。
【0052】なお、この実施の形態では、スペーサ20
のサイズは、300mm×1.8mm×0.2mm、ス
ペーサブロック101のサイズは、340mm×2.4
mm×1.5mmとした。また、ブロックのコーナー部
の曲率半径は、0.1mmとした。更に、スペーサ20
およびスペーサブロック101には、ガラス材を用い、
軟化点付近の温度で加熱した後、一方向に引き伸ばす方
法を用いて作製した。また、ゴム板105はシリコンゴ
ム、治具はネジ以外をアルミ材、ネジは真鍮材を用いて
形成した。
【0053】また、マスク108には、スペーサ電極1
10の形成時に、マスクとして、アルミ板が用いられ
て、スペーサ両端部に、電極が形成されないようにし
た。これは、側面部109に電極材が回り込んで、電極
が形成された場合、このスペーサを用いた画像形成装置
などで、まれに起こる放電を未然に防ぐ効果がある。
【0054】また、この実施の形態においては、本願発
明によって形成する膜としてスペーサ電極110となる
Pt電極を、スパッタ法を用いて形成した。即ち、スペ
ーサ20を固定した治具(上述)を、スパッタ装置(図
示せず)に設置し、アルゴン雰囲気中で、高周波スパッ
タすることにより、0.1μmの厚みで、Pt電極を形
成するのである。また、スペーサ20とPtとの密着性
を向上させるために、下地層として、スペーサ20の表
面に、Tiを0.05μmの厚さで形成した後に、Pt
電極を形成している。
【0055】このように、スパッタの形成後、ブロック
101間からスペーサ20を取り出し、上下を反転し
て、再び、ブロック101間に設置し、同様の処理を繰
り返すことにより、図4に示すように、スペーサ20の
上下面にのみ、スペーサ電極110を形成するのであ
る。
【0056】(本発明に係わるスペーサを用いた電子線
発生装置、画像表示装置)ここで、本発明のスペーサの
製造法で得られたスペーサを用いている電子線発生装
置、および、画像表示装置を構成する場合について、そ
の表示パネルの構成と共に、具体的に説明する。図7
は、本発明に係わる表示パネルの斜視図であり、内部構
造を示すために、パネルの一部を切り欠いて示してい
る。図中、1015はリアプレート、1016は側壁、
1017はフェースプレートであり、これら1015〜
1017の構成により、表示パネルの内部を真空に維持
するための気密容器(所謂、外囲器)を形成している。
【0057】この気密容器を組み立てるに際しては、各
部材の接合部に十分な強度と気密性を保持させるため
に、封着することが必要であるが、この封着は、例え
ば、フリットガラスを接合部に塗布し、大気中あるいは
窒素雰囲気中で、摂氏:400〜500度で、10分以
上焼成することにより達成できる。なお、気密容器内部
を真空に排気する方法については後述する。また、上記
気密容器の内部は、10-6[Torr]程度の真空に保
持されるので、大気圧や不意の衝撃などによる気密容器
の破壊を防止する目的で、この気密容器を耐大気圧構造
体として構成するために、スペーサ1020(前述のス
ペーサ20に相当)が内部に設けられている。
【0058】また、本発明の製造法により形成した、前
述のスペーサを、画像形成装置の電子線発生部に用いた
ところ、スペーサ近傍のおける電子軌道に乱れのない、
高品質の画像形成装置を提供できることになった。
【0059】以上、画像形成装置を例に挙げて説明した
が、本発明の電子線発生装置は、以下のような形態を有
するものであってもよい。
【0060】(1)電子線発生装置は、電子源より放出
された電子を加速する加速電極1012を有しており、
入力信号に応じて、冷陰極素子1012から放出された
電子を前記加速電極に印加される加速電位により加速
し、加速された電子をターゲットに照射して、画像を形
成する画像形成装置を構成することができる。特に、前
記ターゲットが蛍光体1018である画像表示装置を構
成できる。
【0061】(2)前記冷陰極素子1012は、電子放
出部を含む導電性膜を一対の電極間に有する冷陰極素子
であり、好ましくは、表面伝導型放出素子である。
【0062】(3)前記電子源は、複数の行方向配線1
013と複数の列方向配線1014とでマトリクス配線
された複数の冷陰極素子1012を有する単純マトリク
ス状配置の電子源をなす。
【0063】(4)前記電子源は、並列に配置した複数
の冷陰極素子1012の個々を両端で接続した冷陰極素
子の行を複数、配し(行方向と呼ぶ)、この配線と直交
する方向(列方向と呼ぶ)に沿って、冷陰極素子101
2の上方に配した制御電極(グリッドとも呼ぶ)によ
り、冷陰極素子1012からの電子を制御するはしご状
配置の電子源をなす。
【0064】(5)また、本発明の思想によれば、表示
用として好適な画像形成装置に限るものでなく、感光性
ドラムや発光ダイオードなどで構成された光プリンタの
発光ダイオードなどを、代替の発光源として、上述の画
像形成装置に用いることもできる。また、この際に、上
述のm本の行方向配線とn本の列方向配線を、適宜選択
することで、ライン状発光源だけでなく、2次元状の発
光源としても応用できる。この場合、画像形成部材とし
ては、以下の実施の形態で用いる蛍光体のような、直接
発光する物質に限るものではなく、電子の帯電による潜
像画像が形成されるような部材を用いることもできる。
【0065】また、本発明の思想によれば、例えば、電
子顕微鏡のように、電子源からの放出電子の被照射部材
が、蛍光体などの画像形成部材以外のものである場合に
ついても、本発明は適用できる。従って、本発明は、被
照射部材を特定しない一般的電子線装置としての形態も
採り得る。
【0066】次に、本発明の画像形成装置に用いること
ができる電子放出素子基板について説明する。冷陰極素
子1012の配列の方式には、冷陰極素子を並列に配置
し、個々の素子の両端を配線で接続するはしご型配置
(以下、はしご型配置電子源基板と称する)や、冷陰極
素子1012の、一対の素子電極のそれぞれX方向配
線、Y方向配線を接続した単純マトリクス配置(以下、
マトリクス型配置電子源基板と称する)が挙げられる。
なお、はしご型配置電子源基板を有する画像形成装置に
は、電子放出素子からの電子の飛翔を制御する電極であ
る制御電極(グリッド電極)を必要とする。
【0067】リアプレート1015には、基板1011
が固定されているが、基板1011上には、冷陰極素子
1012がN×M個形成されている(N,Mは2以上の
正の整数であり、目的とする表示画素数に応じて適宜設
定されるのであって、例えば、高品位テレビジョンの表
示を目的とした表示装置においては、N=3000,M
=1000以上の数を設定することが望ましい)。N×
M個の冷陰極素子は、M本の行方向配線1013とN本
の列方向配線1014とにより、単純マトリクス配線さ
れている。この1011〜1014によって構成される
部分を、マルチ電子ビーム源と呼ぶ。
【0068】本発明の画像表示装置に用いるマルチ電子
ビーム源は、冷陰極素子を単純マトリクス配線、もしく
は、はしご型配置した電子源であれば、冷陰極素子の材
料や形状あるいは製法に制限はない。従って、例えば、
表面伝導型放出素子やFE型、あるいはMIM型などの
冷陰極素子を用いることができる。
【0069】次に、冷陰極素子1012として、表面伝
導型放出素子(後述)を基板上に配列して、単純マトリ
クス配線したマルチ電子ビーム源の構造について述べ
る。図8は、図7の表示パネルに用いたマルチ電子ビー
ム源の平面図である。基板1011上には、図9(a)
および(b)で示すものと同様な、表面伝導型放出素子
が配列され、これらの素子は、行方向配線1013と列
方向配線1014により、単純マトリクス状に配線され
ている。行方向配線1013と列方向配線1014の交
差する部分には、電極間に絶縁層(図示せず)が形成さ
れており、電気的な絶縁が保たれている。
【0070】なお、図8の拡大図を図9の(a)に、ま
た、B−B’に沿った断面を図9の(b)に示す。この
ような構造のマルチ電子源は、あらかじめ、基板上に行
方向配線1013、列方向配線1014、電極間絶縁層
(図示せず)、および、表面伝導型放出素子の素子電極
と導電性薄膜とを形成した後、行方向配線1013およ
び列方向配線1014を介して、各素子に給電して、通
電フォーミング処理(後述)と通電活性化処理(後述)
とを行うことにより製造される。
【0071】この実施の形態においては、気密容器のリ
アプレート1015にマルチ電子ビーム源の基板101
1を固定するような構成としたが、マルチ電子ビーム源
の基板1011自体が、十分な強度を有するものである
場合には、気密容器のリアプレートとして、マルチ電子
ビーム源の基板1011自体を用いてもよい。また、フ
ェースプレート1017の下面には、蛍光膜1018が
形成されている。
【0072】また、ここでは、カラー表示装置を構成す
るので、蛍光膜1018の部分にはCRTの分野で用い
られる赤、緑、青、の3原色の蛍光体が塗り分けられて
いる。各色の蛍光体は、例えば、図10の(a)に示す
ように,ストライプ状に塗り分けられ、蛍光体のストラ
イプの間には,黒色の導電体1010が設けてある。黒
色の導電体1010を設ける目的は、電子ビームの照射
位置に多少のずれがあっても、表示色にずれが生じない
ようにすることや、外光の反射を防止して、表示コント
ラストの低下を防ぐこと、電子ビームによる蛍光膜のチ
ャージアップを防止することなどにある。なお、黒色の
導電体1010には、黒鉛を主成分として用いたが、上
記の目的に適するものであれば、これ以外の材料を用い
ても良い。また、3原色の蛍光体の塗り分け方は図10
の(a)に示したストライプ状の配列に限られるもので
はなく、例えば、図10の(b)に示すようなデルタ状
配列や、それ以外の配列(例えば、図11の形状、配
列)であってもよい。
【0073】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜1018に用い
ればよく、また、黒色導電材料は、必ずしも用いなくと
もよい。また、蛍光膜1018のリアプレート側の面に
は、CRTの分野では公知のメタルバック1019を設
けてある。メタルバック1019を設けた目的には、蛍
光膜1018が発する光の一部を鏡面反射して、光利用
率を向上させること、負イオンの衝突から蛍光膜101
8を保護すること、電子ビーム加速電圧を印加するため
の電極として作用させること、蛍光膜1018を励起し
た電子の導電路として作用させることなどが挙げられ
る。
【0074】メタルバック1019は、蛍光膜1018
をフェースプレート基板1017上に形成した後、蛍光
膜表面を平滑化処理し、その上にAlを真空蒸着する方
法により形成する。なお、蛍光膜1018に低電圧用の
蛍光体材料を用いた場合には、メタルバック1019は
用いない。
【0075】また、この実施の形態では用いなかった
が、加速電圧の印加用や蛍光膜の導電性向上を目的とし
て、フェースプレート基板1017と蛍光膜1018と
の間に、例えば、ITOを材料とする透明電極を設けて
もよい。
【0076】図12は図7のA−A’の断面を模式的に
示したものであり、各部の番号は、図7に対応してい
る。スペーサ1020は、絶縁性部材1の表面に、帯電
防止を目的とした高抵抗膜11を成膜し、かつ、フェー
スプレート1017の内側(メタルバック1019な
ど)および基板1011の表面(行方向配線1013ま
たは列方向配線1014)に面したスペーサ1020の
当接面に低抵抗膜を成膜した電極110からなるもの
で、上記目的(補強)を達成するのに、必要な数だけ、
かつ、必要な間隔をおいて配置され、フェースプレート
1017の内側および基板1011の表面に接合材10
41により固定される。
【0077】また、高抵抗膜11は、絶縁性部材1の表
面のうち、少なくとも気密容器内の真空中に露出してい
る面に成膜されており、スペーサ1020上の低抵抗膜
(本願発明により形成する膜である電極)110および
接合材1041を介して、フェースプレート1017の
内側(メタルバック1019など)および基板1011
の表面(行方向配線1013または列方向配線101
4)に電気的に接続される。
【0078】ここで説明される態様では、スペーサ10
20が、フェースプレート1017と基板1011との
間で起立する薄板状の形状とし、行方向配線1013に
平行に配置され、行方向配線1013に電気的に接続さ
れている。スペーサ1020としては、基板1011上
の行方向配線1013および列方向配線1014とフェ
ースプレート1017内面のメタルバック1019との
間に印加される高電圧に耐えるだけの絶縁性を有し、か
つ、スペーサ1020の表面への帯電を防止する程度の
導電性を有する必要がある。
【0079】スペーサ1020の絶縁性部材1として
は、例えば、石英ガラス、Naなどの不純物含有量を減
少したガラス、ソーダライムガラス、アルミナなどのセ
ラミックス部材が挙げられる。なお、絶縁性部材1は、
その熱膨張率が気密容器および基板1011を成す部材
に近似するものが好ましい。
【0080】スペーサ1020を構成する高抵抗膜11
には、高電位側のフェースプレート1017(直接的に
は、メタルバック1019)に印加される加速電圧Va
を、帯電防止膜である高抵抗膜11の抵抗値Rsで除し
た電流が流される。そこで、スペーサの抵抗値Rsは、
帯電防止および消費電力から、その望ましい範囲に設定
される。帯電防止の観点から表面抵抗R/□は1014Ω
以下であることが好ましい。勿論、十分な帯電防止効果
を得るためには、1013Ω以下がさらに好ましい。表面
抵抗の下限は、スペーサ形状とスペーサ間に印加される
電圧とにより左右されるが、107Ω以上であることが
好ましい。
【0081】絶縁材料上に形成された帯電防止膜の厚み
tは10nm〜1μmの範囲が望ましい。材料の表面エ
ネルギーおよび基板との密着性や基板温度によっても異
なるが、一般的に、10nm以下の薄膜は島状に形成さ
れ、抵抗が不安定で、再現性に乏しい。一方、膜厚tが
1μm以上では、膜応力が大きくなって、膜はがれの危
険性が高まり、かつ、成膜時間が長くなるため、生産性
が悪い。従って、膜厚は50〜500nmであることが
望ましい。
【0082】表面抵抗R/□はρ/tであり、以上に述
べたR/□とtの好ましい範囲から、帯電防止膜の比抵
抗ρは、10[Ωcm]ないし1010[Ωcm]が好ま
しい。さらに、表面抵抗と膜厚のより好ましい範囲を実
現するためには、ρは104ないし108[Ωcm]とす
るのが良い。
【0083】スペーサは、上述したように、その上に形
成した帯電防止膜を電流が流れることにより、あるい
は、ディスプレイ全体が動作中に発熱することにより、
その温度が上昇する。帯電防止膜の抵抗温度係数が大き
な負の値であると、温度が上昇した時に抵抗値が減少
し、スペーサに流れる電流が増加し、さらに、温度上昇
をもたらす。そして、電流は電源の限界を越えるまで増
加しつづける。このような電流の暴走が発生する条件
は、以下の一般式(ξ)で説明される抵抗値の温度係数
TCR(Temperature Coefficient of Resistance)の
値で特徴づけられる。但しΔT、ΔRは室温に対する実
駆動状態のスペーサの温度Tおよび抵抗値Rの増加分で
ある。
【0084】 TCR=ΔR/ΔT/R×100[%/℃]・・一般式(ξ) 電流の暴走が発生する条件は、TCRとしては、経験的
に−1[%/℃]以下である。すなわち、帯電防止膜の抵
抗温度係数は−1[%/℃]より大であることが望まし
い。帯電防止特性を有する高抵抗膜11の材料として
は、例えば、金属酸化物を用いることができる。特に、
金属酸化物の中でも、クロム、ニッケル、銅の酸化物が
好ましい材料である。その理由は、これらの酸化物は二
次電子放出効率が比較的小さく、冷陰極素子1012か
ら放出された電子がスペーサ1020に当たった場合に
おいても、帯電し難いためと考えられる。この金属酸化
物以外にも、炭素は二次電子放出効率が小さく、好まし
い材料である。特に、非晶質カーボンは高抵抗であるた
め、スペーサ抵抗を所望の値に制御しやすい。
【0085】帯電防止特性を有する高抵抗膜11の他の
材料としては、アルミと遷移金属合金の窒化物が、遷移
金属の組成を調整することにより、良伝導体から絶縁体
まで広い範囲に抵抗値を制御できるので、好適な材料で
ある。さらに、上記窒化物は後述する表示装置の作製工
程において、抵抗値の変化が少なく、安定な材料であ
り、かつ、その抵抗温度係数が−1%未満であり、実用
的に使いやすい材料である。なお、その遷移金属元素と
してはTi,Cr,Taなどが挙げられる。
【0086】合金窒化膜は、スパッタ、窒素ガス雰囲気
中での反応性スパッタ、電子ビーム蒸着、イオンプレー
ティング、イオンアシスト蒸着法などの薄膜形成手段に
より絶縁性部材1上に形成される。金属酸化膜も同様の
薄膜形成法で作製することができるが、この場合、窒素
ガスに代えて、酸素ガスを使用する。その他、CVD
法、アルコキシド塗布法でも、金属酸化膜を形成でき
る。カーボン膜は蒸着法、スパッタ法、CVD法、プラ
ズマCVD法で作製され、特に、非晶質カーボンを作製
する場合には、成膜中の雰囲気に水素が含まれるように
するか、成膜ガスに炭化水素ガスを使用する。
【0087】本実施形態においては、絶縁性部材1及び
高抵抗膜11からなる部材を本発明に係る膜形成工程を
適用するスペーサ基体として膜形成を行う。ここで形成
する膜は低抵抗膜であり、スペーサを電子線装置(画像
形成装置)内の他の電極と電気的に接続しやすくするた
め、もしくはスペーサにおける電位分布を好適な状態に
するために設ける。
【0088】スペーサ1020の端縁の電極110を構
成する低抵抗膜が本願発明に係る膜形成工程で形成する
膜であり、高抵抗膜11を高電位側のフェースプレート
1017(直接的には、メタルバック1019)および
低電位側の基板1011(配線1013、1014)と
電気的に接続するために設けられたものであり、以下で
は、中間電極層(中間層)という名称も用いる。中間電
極層(中間層)は、以下に列挙するような、複数の機能
を有する。 (1)高抵抗膜11をフェースプレート1017および
基板1011と電気的に接続する。
【0089】既に記載したように、高抵抗膜11はスペ
ーサ1020表面での帯電を防止する目的で設けられた
ものであるが、高抵抗膜11をフェースプレート101
7(メタルバック1019)および基板1011(配線
1013、1014)と直接、あるいは当接材1041
を介して、接続した場合に、接続部界面に大きな接触抵
抗が発生し、スペーサ表面に発生した電荷を速やかに除
去できなくなる可能性がある。これを避けるために、フ
ェースプレート1017、基板1011および当接材1
041と接触するスペーサ1020の当接面に低抵抗の
中間層が設けられるのである。 (2)高抵抗膜11の電位分布を均一化する。
【0090】冷陰極素子1012より放出された電子
は、フェースプレート1017と基板1011の間に形
成された電位分布に従って電子軌道をなす。スペーサ1
020の近傍で電子軌道に乱れが生じないようにするた
めには、高抵抗膜11の電位分布を全域にわたって制御
する必要がある。高抵抗膜11をフェースプレート10
17(メタルバック1019)および基板1011(配
線1013、1014)と直接、あるいは当接材104
1を介して、接続した場合に、接続部界面の接触抵抗の
ために、接続状態のむらが発生し、高抵抗膜11の電位
分布が、所望の値からずれてしまう可能性がある。これ
を避けるために、スペーサ1020がフェースプレート
1017および基板1011と当接するスペーサ端部
(当接面)の全長域に低抵抗の中間層を設け、この中間
層部に所望の電位を印加することによって、高抵抗膜1
1全体の電位を制御可能とした。
【0091】低抵抗膜は、高抵抗膜11に比べ、十分に
低い抵抗値を有する材料を選択すればよく、Ni,C
r,Au,Mo,W,Pt,Ti,Al,Cu,Pbな
どの金属あるいはその合金、および、Pd,Ag,A
u,RuO2,Pd−Agなどの金属や金属酸化物とガ
ラスから構成される印刷導体、あるいは、In23−S
nO2などの透明導体およびポリシリコンなどの半導体
材料より適宜選択される。
【0092】接合材1041には、スペーサ1020が
行方向配線1013およびメタルバック1019と電気
的に接続するように、導電性をもたせる必要があるの
で、導電性接着材、金属粒子、導電性フィラーを添加し
たフリットガラスが好適である。
【0093】なお、本実施の形態では、低抵抗膜110
は高抵抗膜11の外側に設けたが、高抵抗膜11を低抵
抗膜110の外側に設けても良い。高抵抗膜11は薄い
ので、低抵抗膜と配線もしくは加速電極との電気的接続
は十分に行うことができる。
【0094】また、図7において、Dx1〜Dxmおよ
びDy1〜DynおよびHvは、当該表示パネルと電気
回路(図示せず)とを電気的に接続するために設けた気
密構造の電気接続用端子である。Dx1〜Dxmはマル
チ電子ビーム源の行方向配線1013と、Dy1〜Dy
nはマルチ電子ビーム源の列方向配線1014と、Hv
はフェースプレートのメタルバック1019と電気的に
接続している。
【0095】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、排気管と真空ポンプ(何
れも図示せず)とを接続し、気密容器内を10-7[To
rr]程度の真空度まで排気する。その後、排気管を封
止するが、気密容器内の真空度を維持するために、封止
の直前あるいは封止後に、気密容器内の所定の位置にゲ
ッター膜(図示せず)を形成する。ゲッター膜とは、例
えば、Baを主成分とするゲッター材料を、ヒーターも
しくは高周波加熱により加熱し、蒸着して、形成した膜
であり、該ゲッター膜の吸着作用により、気密容器内は
1×10-5ないしは1×10-7[Torr]の真空度に
維持される。
【0096】以上説明した表示パネルを用いた画像表示
装置では、容器外端子Dx1ないしDxm、Dy1ない
しDynを通じて、各冷陰極素子1012に電圧を印加
すると、各冷陰極素子1012から電子が放出される。
それと同時に、メタルバック1019に容器外端子Hv
を通じて数百[V]ないし数[kV]の高圧を印加し
て、上記放出された電子を加速し、フェースプレート1
017の内面に衝突させる。これにより、蛍光膜101
8をなす各色の蛍光体が励起されて発光し、画像が表示
される。
【0097】通常、冷陰極素子である本発明の表面伝導
型放出素子1012への印加電圧は12〜16[V]程
度、メタルバック1019と冷陰極素子1012との距
離dは0.1[mm]から8[mm]程度、また、メタ
ルバック1019と冷陰極素子1012間の電圧は0.
1[kV]から10[kV]程度である。
【0098】以上、本発明の実施の形態での、表示パネ
ルの基本構成と製法、および、画像表示装置の概要を説
明した。
【0099】(マルチ電子源の製造法)次に、上述の実
施の形態における表示パネルに用いたマルチ電子ビーム
源の製造方法について説明する。本発明に係わる画像表
示装置に用いるマルチ電子ビーム源は、冷陰極素子を単
純マトリクス配線した電子源であれば、冷陰極素子の材
料や形状あるいは製法に制限はない。従って、例えば、
表面伝導型放出素子やFE型、あるいはMIM型などの
冷陰極素子を用いることができる。
【0100】ただし、表示画面が大きくて、しかも、安
価な表示装置が求められる状況のもとでは、これらの冷
陰極素子の中でも、表面伝導型放出素子が特に好まし
い。すなわち、FE型ではエミッタコーンとゲート電極
の相対位置や形状が電子放出特性を大きく左右するた
め、極めて高精度の製造技術を必要とするが、これは大
面積化や製造コストの低減を達成するのに不利な要因と
なる。また、MIM型では、絶縁層と上電極の膜厚を薄
くて、しかも、均一にする必要があるが、これも大面積
化や製造コストの低減を達成するには不利な要因とな
る。
【0101】その点、表面伝導型放出素子は、比較的製
造方法が単純なため、大面積化や製造コストの低減が容
易である。また、発明者らは、表面伝導型放出素子の中
でも、電子放出部もしくはその周辺部を微粒子膜から形
成したものが、とりわけ、電子放出特性に優れ、しかも
製造が容易に行えることを見いだしている。従って、高
輝度で大画面の画像表示装置のマルチ電子ビーム源に用
いるには、最も好適であるといえる。
【0102】そこで、上述の実施の形態での表示パネル
においては、電子放出部もしくはその周辺部を微粒子膜
から形成した表面伝導型放出素子を用いた。そこで、ま
ず、好適な表面伝導型放出素子について、基本的な構成
と製法および特性を説明し、その後で、多数の素子を単
純マトリクス配線したマルチ電子ビーム源の構造につい
て述べる。
【0103】1表面伝導型放出素子の好適な素子構成と
製法:電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
【0104】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。この平面型の表面伝導型放出素子の構成
は図9に詳細に示されている。ここで、符号1101は
基板、1102と1103は素子電極、1104は導電
性薄膜、1105は通電フォーミング処理により形成し
た電子放出部、1113は通電活性化処理により形成し
た薄膜である。
【0105】基板1101としては、例えば、石英ガラ
スや青板ガラスをはじめとする、各種ガラス基板、アル
ミナをはじめとする、各種セラミクス基板、あるいは、
上述の各種基板上に、例えば、SiO2を材料とする絶
縁層を積層した基板などを用いることができる。
【0106】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102および1103は、
導電性を有する材料によって形成されている。例えば、
Ni,Cr,Au,Mo,W,Pt,Ti,Cu,P
d,Agなどをはじめとする金属、あるいは、これらの
金属の合金、あるいは、In23−SnO2をはじめと
する金属酸化物、ポリシリコンなどの半導体などの中か
ら、適宜材料を選択して用いればよい。電極を形成する
には、例えば、真空蒸着などの製膜技術とフォトリソグ
ラフィー、エッチングなどのパターニング技術を組み合
わせて用いれば、容易に形成できるが、それ以外の方法
(例えば、印刷技術)を用いて、形成しても差し支えな
い。
【0107】素子電極1102および1103の形状
は、当該電子放出素子の応用目的に合わせて適宜設計さ
れる。一般的には、電極間隔Lは、通常、数百オングス
トロームから数百マイクロメーターの範囲から、適当な
数値を選んで設計されるが、中でも、表示装置に応用す
るために好ましいのは、数マイクロメーターより数十マ
イクロメーターの範囲である。また、素子電極の厚さd
については、通常、数百オングストロームから数マイク
ロメーターの範囲から適当な数値が選ばれる。
【0108】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは、
微粒子が互いに隣接した構造か、あるいは、微粒子が互
いに重なり合った構造が観測される。
【0109】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、中でも、好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極1102
あるいは1103と電気的に良好に接続するのに必要な
条件、後述する通電フォーミングを良好に行うのに必要
な条件、微粒子膜自身の電気抵抗を後述する適宜の値に
するために必要な条件などである。具体的には、数オン
グストロームから数千オングストロームの範囲で設定す
るが、中でも、好ましいのは10オングストロームから
500オングストロームの間である。
【0110】また、微粒子膜を形成するために用いられ
る材料としては、例えば、Pd,Pt,Ru,Ag,A
u,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pbなどをはじめとする金属や、PdO,Sn
2,In23,PbO,Sb23などをはじめとする
酸化物や、HfB2,ZrB2,LaB6,CeB6,YB
4,GdB4などをはじめとする硼化物や、TiC,Zr
C,HfC,TaC,SiC,WCなどをはじめとする
炭化物や、TiN,ZrN,HfNなどをはじめとする
窒化物や、Si,Geなどをはじめとする半導体や、カ
−ボンなどが挙げられ、これらの中から適宜選択され
る。
【0111】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
103から107[オーム/sq]の範囲に含まれるよう
設定した。
【0112】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図9の事例においては、
下から、基板、素子電極、導電性薄膜の順序で積層して
いるが、場合によっては、下から基板、導電性薄膜、素
子電極、の順序で積層しても差し支えない。
【0113】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難であるから、図9においては、これを模式的に示し
た。
【0114】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
【0115】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくは、その混合物であり、膜厚は500[オングスト
ローム]以下とするが、300[オングストローム]以
下とするのが、さらに好ましい。なお、実際の薄膜11
13の位置や形状を精密に図示するのは困難であるか
ら、図9においては、模式的に示した。また、平面図
(a)においては、薄膜1113の一部を除去した素子
を図示した。
【0116】以上、好ましい素子の基本構成を述べた
が、実際には、以下のような素子が用いられる。即ち、
基板1101には青板ガラスを用い、素子電極1102
と1103にはNi薄膜を用いた。素子電極の厚さdは
1000[オングストローム]、電極間隔Lは2[マイ
クロメーター]とした。また、微粒子膜の主要材料とし
ては、PdもしくはPdOを用い、微粒子膜の厚さは約
100[オングストローム]、幅Wは100[マイクロ
メーター]とした。
【0117】次に、平面型の表面伝導型放出素子の製造
方法について、図13を参照して説明する。図13の
(a)〜(d)は、表面伝導型放出素子の製造工程を説
明するための断面図で、各部材の表記は図9と同一であ
る。
【0118】1)まず、図13の(a)に示すように、
基板1101上に素子電極1102および1103を形
成する。これらを形成するに際しては、予め、基板11
01を洗剤、純水、有機溶剤を用いて、十分に洗浄した
後で、素子電極の材料を堆積させる(堆積する方法とし
ては、例えば、蒸着法やスパッタ法などの真空成膜技術
を用いればよい)。その後、堆積した電極材料を、フォ
トリソグラフィー・エッチング技術を用いてパターニン
グし、上述の素子電極1102および1103を形成す
る。
【0119】2)次に、図13(b)に示すように、導
電性薄膜1104を形成する。これを形成するに際して
は、まず、(a)に示す基板に、有機金属溶液を塗布し
て乾燥し、加熱焼成処理して微粒子膜を成膜した後、フ
ォトリソグラフィー・エッチングにより所定の形状にパ
ターニングする。ここで、有機金属溶液とは、導電性薄
膜に用いる微粒子の材料を主要元素とする有機金属化合
物の溶液である(ここでは、具体例として、主要元素に
Pdを用い、また、塗布方法として、ディッピング法を
用いているが、それ以外の、例えば、スピンナー法やス
プレー法を用いてもよい)。
【0120】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、ここで用いた有機金属溶液の塗布によ
る方法以外の、例えば、真空蒸着法やスパッタ法、ある
いは化学的気相堆積法などを用いる場合もある。
【0121】3)次に、図13(c)に示すように、フ
ォーミング用電源1110から素子電極1102と11
03の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部1105を形成する。通電フォー
ミング処理とは、微粒子膜で作られた導電性薄膜110
4に通電を行って、その一部を適宜に破壊、変形、もし
くは、変質させ、電子放出を行うのに好適な構造に変化
させる処理のことである。微粒子膜で作られた導電性薄
膜の内、電子放出を行うのに好適な構造に変化した部分
(電子放出部1105)においては、薄膜に適当な亀裂
が形成されている。なお、電子放出部1105が形成さ
れる前と比較すると、形成された後は、素子電極110
2と1103の間で計測される電気抵抗が大幅に増加す
る。
【0122】ここでの通電方法をより詳しく説明するた
めに、図14に、フォーミング用電源1110から印加
する適宜の電圧波形の一例を示す。微粒子膜で作られた
導電性薄膜をフォーミングする場合には、パルス状の電
圧が好ましく、この事例の場合には、図14に示したよ
うに、パルス幅T1の三角波パルスをパルス間隔T2で
連続的に印加した。その際には、三角波パルスの波高値
Vpfを、順次昇圧した。また、電子放出部1105の
形成状況をモニターするためのモニターパルスPmを、
適宜の間隔で三角波パルスの間に挿入し、その際に流れ
る電流を電流計1111で計測した。
【0123】この事例においては、例えば、10-5[t
orr]程度の真空雰囲気下において、パルス幅T1を
1[ミリ秒]、パルス間隔T2を10[ミリ秒]とし、
波高値Vpfを1パルスごとに0.1[V]ずつ昇圧し
た。そして、三角波を5パルス印加するたびに1回の割
りで、モニターパルスPmを挿入した。フォーミング処
理に悪影響を及ぼすことがないように、モニターパルス
の電圧Vpmは0.1[V]に設定した。そして、素子
電極1102および1103の間の電気抵抗が1x10
6[オーム]になった段階、即ち、モニターパルス印加
時に電流計1111で計測される電流が、1×10
-7[A]以下になった段階で、フォーミング処理にかか
わる通電を終了した。
【0124】なお、上記の方法は、この事例の表面伝導
型放出素子に関する好ましい方法であり、例えば、微粒
子膜の材料や膜厚あるいは素子電極間隔Lなど、表面伝
導型放出素子の設計を変更した場合には、それに応じて
通電の条件を適宜変更するのが望ましい。
【0125】4)次に、図13(d)に示すように、活
性化用電源1112から、素子電極1102と1103
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。ここで、通電活性化処理と
は、前記通電フォーミング処理により形成された電子放
出部1105に、適宜の条件で通電を行って、その近傍
に炭素もしくは炭素化合物を堆積させる処理のことであ
る(図においては、炭素もしくは炭素化合物よりなる堆
積物を部材1113として模式的に示した)。なお、通
電活性化処理を行うことにより、それを行う前と比較し
て、同じ印加電圧における放出電流を典型的には100
倍以上に増加させることができる。
【0126】具体的には、10-4ないし10-5[tor
r]の範囲内の真空雰囲気中で、電圧パルスを定期的に
印加することにより、真空雰囲気中に存在する有機化合
物を起源とする炭素もしくは炭素化合物を堆積させる。
堆積物1113は、単結晶グラファイト、多結晶グラフ
ァイト、非晶質カーボン、のいずれかか、もしくは、そ
の混合物であり、膜厚は500[オングストローム]以
下、より好ましくは、300[オングストローム]以下
である。
【0127】この通電方法を、より詳しく説明するため
に、図15の(a)に、活性化用電源1112から印加
する適宜の電圧波形の一例を示す。この事例において
は、一定電圧の矩形波を定期的に印加して、通電活性化
処理を行ったが、具体的には、矩形波の電圧Vacは1
4[V]、パルス幅T3は1[ミリ秒]、パルス間隔T
4は10[ミリ秒]とした。なお、上述の通電条件は、
この事例の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。
【0128】図13(d)に示す1114は、表面伝導
型放出素子から放出される放出電流Ieを捕捉するため
のアノード電極で、直流高電圧電源1115および電流
計1116が接続されている(なお、基板1101を表
示パネルの中に組み込んでから活性化処理を行う場合に
は、表示パネルの蛍光面をアノード電極1114として
用いる)。活性化用電源1112から電圧を印加する
間、電流計1116で放出電流Ieを計測して、通電活
性化処理の進行状況をモニターし、活性化用電源111
2の動作を制御する。
【0129】電流計1116で計測された放出電流Ie
の一例を図15(b)に示す。ここでは、活性化電源1
112からパルス電圧を印加しはじめると、時間の経過
とともに放出電流Ieが増加するが、やがて飽和して、
ほとんど増加しなくなる。このように、放出電流Ieが
ほぼ飽和した時点で、活性化用電源1112からの電圧
印加を停止し、通電活性化処理を終了する。
【0130】なお、上述の通電条件は、この事例の表面
伝導型放出素子に関する好ましい条件であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。
【0131】以上のようにして、図13の(e)に示す
ような、平面型の表面伝導型放出素子を製造することが
できる。
【0132】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子の、もうひとつの代表的な構成、すなわ
ち、垂直型の表面伝導型放出素子の構成について説明す
る。
【0133】図16は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の1201は基板、1
202と1203は素子電極、1206は段差形成部
材、1204は微粒子膜を用いた導電性薄膜、1205
は通電フォーミング処理により形成した電子放出部、1
213は通電活性化処理により形成した薄膜である。
【0134】垂直型が先に説明した平面型と異なる点
は、素子電極の内で、片方(素子電極1202)が段差
形成部材1206上に設けられており、導電性薄膜12
04が段差形成部材1206の側面を被覆している点に
ある。従って、図9の平面型における素子電極間隔Lに
相当するのは、垂直型においては、段差形成部材120
6の段差高Lsである。なお、基板1201、素子電極
1202および1203、微粒子膜を用いた導電性薄膜
1204については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材1206には、例えば、SiO2のような電気的に絶
縁性の材料を用いる。
【0135】次に、垂直型の表面伝導型放出素子の製法
について説明する。図17(a)〜(f)は、製造工程
を説明するための断面図で、各部材の表記は、図16と
同一である。
【0136】1)まず、図17(a)に示すように、基
板1201上に素子電極1203を形成する。
【0137】2)次に、図17(b)に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、例えば、SiO2をスパッタ法で積層すればよい
が、真空蒸着法や印刷法などの他の成膜方法を用いても
よい。
【0138】3)次に、図17(c)に示すように、絶
縁層の上に素子電極1202を形成する。
【0139】4)次に、図17(d)に示すように、絶
縁層の一部を、例えば、エッチング法を用いて除去し、
素子電極1203を露出させる。
【0140】5)次に、図17(e)に示すように、微
粒子膜を用いた導電性薄膜1204を形成する。これを
形成するには、平面型の場合と同じく、例えば、塗布法
などの成膜技術を用いればよい。
【0141】6)次に、平面型の場合と同じく、通電フ
ォーミング処理を行い、電子放出部を形成する(図13
(c)を用いて説明した、平面型の通電フォーミング処
理と同様の処理を行えばよい)。
【0142】7)次に、平面型の場合と同じく、通電活
性化処理を行い、電子放出部近傍に炭素もしくは炭素化
合物を堆積させる(図13(d)を用いて説明した平面
型の通電活性化処理と同様の処理を行えばよい)。
【0143】以上のようにして、図17(f)に示す垂
直型の表面伝導型放出素子を製造することができる。
【0144】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。図18に、表示装置に用
いた素子の、(放出電流Ie)対(素子印加電圧Vf)
特性、および(素子電流If)対(素子印加電圧Vf)
特性の典型的な例を示す。なお、放出電流Ieは素子電
流Ifに比べて著しく小さく、同一尺度で図示するのが
困難である上、これらの特性は、素子の大きさや形状な
どの設計パラメータを変更することにより変化するもの
であるから、2本のグラフは、各々任意単位で図示し
た。なお、表示装置に用いた素子は、放出電流Ieに関
して以下に述べる3つの特性を有している。
【0145】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると、急激
に放出電流Ieが増加するが、一方、閾値電圧Vth未
満の電圧では放出電流Ieはほとんど検出されない。即
ち、放出電流Ieに関して、明確な閾値電圧Vthを持
った非線形素子である。
【0146】第二に、放出電流Ieは、素子に印加する
電圧Vfに依存して変化するため、電圧Vfで放出電流
Ieの大きさを制御できる。
【0147】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって、素子から放出さ
れる電子の電荷量を制御できる。
【0148】以上のような特性を有するので、表面伝導
型放出素子を表示装置に好適に用いることができる。例
えば、多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。即ち、駆動
中の素子には、所望の発光輝度に応じて閾値電圧Vth
以上の電圧を適宜印加し、非選択状態の素子には閾値電
圧Vth未満の電圧を印加する。
【0149】また、駆動する素子を順次切り替えて行く
ことにより、表示画面を順次走査して表示を行うことが
可能である。また、第二の特性または第三の特性を利用
することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。
【0150】(多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造)次に、上述の表面伝導型放出素
子を基板上に配列して、単純マトリクス配線したマルチ
電子ビーム源の構造について述べる。図19に示すの
は、図7の表示パネルに用いた平面図である。基板上に
は、図9で示したものと同様な表面伝導型放出素子が配
列され、これらの素子は、行方向配線電極1013と列
方向配線電極1014により単純マトリクス状に配線さ
れている。行方向配線電極1013と列方向配線電極1
014の交差する部分には、電極間に絶縁層(図示せ
ず)が形成されており、電気的な絶縁が保たれている。
【0151】図19のB−B’線に沿った断面が図20
に示されている。なお、このような構造のマルチ電子源
は、予め、基板上に行方向配線電極1013、列方向配
線電極1014、電極間絶縁層(図示せず)、および、
表面伝導型放出素子の素子電極と導電性薄膜を、それぞ
れ、形成した後、行方向配線電極1013および列方向
配線電極1014を介して、各素子に給電して、通電フ
ォーミング処理と通電活性化処理を行うことにより製造
できる。
【0152】(第2の実施の形態)図21および図22
は本発明に係わる第2の実施の形態を説明するための図
であり、図21は、スペーサブロック201にスペーサ
20をセットした状態の上面図であり、21001はス
ペーサの電極形成面の一つ(上端面)、21002はス
ペーサの電極形成面の他の一つ(下端面)を示す。図2
2は図21のA−A‘断面図を示す。
【0153】この実施の形態の特徴は、スペーサ20と
スペーサブロック201を積み上げることにあり、スペ
ーサ両端の上下の端縁102に、同時に、スペーサ電極
を形成する点である。ここで、202はスペーサブロッ
ク201の両側に形成された上面の突起部、203は、
同じく下面の突起部を示す。また、図22において、最
上段には、電極形成時に、更にブロックを配置している
状態を示している。
【0154】この実施の形態においては、スペーサ20
のサイズは350mm×1.6mm×0.3mm、ブロ
ック101の外寸サイズは400mm×2.8mm×3
mmとし、上下の突起部202、203の高さは、それ
ぞれ0.2mmとした。スペーサの膜形成面からのブロ
ック端部の突出長cは0.6mmである。また、スペー
サブロック201は、切削性ガラスを切削加工して形成
した。
【0155】また、ここでは、前述のスペーサブロック
201で挟持された状態で、スパッタ法を用いて、スペ
ーサ20の、露出する上下端縁に、スペーサ電極(Al
電極)を形成した。即ち、複数のスペーサ20を、図2
2に示した状態で、スペーサブロック201と共に、ス
パッタ装置(図示せず)に設置し、アルゴン雰囲気中で
高周波スパッタすることにより、0.3μmの厚みで、
Al電極を形成するのである。なお、ここで、突起部2
02、203は、スペーサ両端の側面部に、電極が形成
されないように機能している。
【0156】この事例で作製したスペーサを、既に、第
1の実施の形態で説明したような、同様の画像表示装置
に適用したところ、高品位の画像形成が可能となった。
【0157】(その他の実施の形態)なお、本発明は、
SCE以外の冷陰極型電子放出素子の内、いずれの電子
放出素子に対しても適用できる。具体例としては、本出
願人による特開昭63−274047号公報に記載され
たような、対向する一対の電極を、電子源を成す基板面
に沿って構成した電界放出型電子放出素子を挙げること
ができる。
【0158】また、本発明は、単純マトリクス型以外の
電子源を用いた画像形成装置に対しても適用できる。例
えば、本出願人による特開平2−257551号公報な
どに記載されたような、制御電極を用いてSCEの選択
を行う画像形成装置において、電子源と制御電極間など
に、上記のような支持部材を用いた場合である。
【0159】また、本発明の技術的思想によれば、その
対象は、表示用として好適な画像形成装置に限るもので
なく、感光性ドラムと発光ダイオードなどで構成された
光プリンターの、発光ダイオードの代替の発光源とし
て、上述のような、画像形成装置にも、拡げることがで
きる。また、この際、上述の、m本の行方向配線とn本
の列方向配線を、適宜選択することで、ライン状の発光
源だけでなく、2次元状の発光源としても応用できる。
【0160】また、本発明の技術的思想によれば、例え
ば、電子顕微鏡などのように、電子源からの放出電子の
被照射部材が、画像形成部材以外の部材である場合につ
いても、本発明の対象を拡げることができる。即ち、本
発明は、被照射部材を特定しない電子線発生装置として
の形態も採り得る。
【0161】以上説明したように、本発明を適用したス
ペーサにおいては、スペーサ電極を、高い形成精度で、
作成することができ、電子軌道の乱れを防止し、高品質
な画像形成が可能となった。
【0162】
【発明の効果】以上説明したように、本願発明によると、
好適なスペーサを実現できる。
【図面の簡単な説明】
【図1】本発明の概要を説明するスペーサと、これを挟
むスペーサブロックの断面図である。
【図2】同じく、別の形態でのスペーサと、これを挟む
スペーサブロックの断面図である。
【図3】本発明に係わる第1の実施の形態を示すスペー
サとスペーサブロックの組み合わせ状態の斜視図であ
る。
【図4】同じく、電極形成後のスペーサの断面図であ
る。
【図5】同じく、スペーサの端縁への、電極形成時の治
具の上面図である。
【図6】同じく、縦断断面図である。
【図7】本発明に係わる第1の実施の形態での、スペー
サを用いた電子線発生装置、画像形成装置を説明する斜
視図である。
【図8】同じく、マルチ電子ビーム源の基板の平面図で
ある。
【図9】同じく、平面型の表面伝導型放出素子の平面図
(a)および断面図(b)である。
【図10】同じく、表示パネルのフェースプレートの蛍
光体配列を例示した平面図である。
【図11】同じく、別の蛍光体配列を例示した平面図で
ある。
【図12】本発明に係わる第1の実施の形態での、表示
パネルのA−A’線に沿う断面図である。
【図13】本発明に係わる平面型の表面伝導型放出素子
の製造工程を示す断面図である。
【図14】同じく、通電フォーミング処理の際の印加電
圧波形を示す図である。
【図15】同じく、通電活性化処理の際の印加電圧波形
(a),放出電流Ieの変化(b)を示す図である。
【図16】本発明に係わる垂直型の表面伝導型放出素子
の断面図である。
【図17】同じく、垂直型の表面伝導型放出素子の製造
工程を示す断面図である。
【図18】表面伝導型放出素子の典型的な特性を示すグ
ラフである。
【図19】図7の表示パネルに用いた平面図である。
【図20】図19のB−B’線に沿った断面図である。
【図21】本発明に係わる第2の実施の形態での、スペ
ーサとスペーサブロックとの組み合わせ状態を示す上面
図である。
【図22】同じく、スペーサとスペーサブロックの断面
図である。
【図23】従来知られた表面伝導型放出素子の一例を示
す断面図である。
【図24】従来知られたFE型素子の一例を示す断面図
である。
【図25】従来知られたMIM型素子の一例を示す断面
図である。
【図26】従来例における表示パネルの断面図である。
【符号の説明】 11、101 スペーサブロック 20 スペーサ 102 スペーサ電極形成面 103 枠部 104 押し当て部材 105 ゴム板 106 送りネジ 106a ハンドル部 107 伝達部 108 マスク板 109 スペーサ側面部 110 スペーサ電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩谷 泰史 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5C012 AA05 BB07 5C032 AA01 CC10 5C036 EE08 EE09 EE14 EF01 EF06 EF09 EG01 EH26

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 電子線発生装置において用いるスペーサ
    の製造方法であって、 スペーサ基体を挟持した状態で該スペーサ基体の膜形成
    面に膜形成のための材料を付与する付与工程を有してお
    り、 前記膜形成面が前記挟持のための挟持部材の端部よりも
    突出しない状態で前記材料の付与を行うことを特徴とす
    るスペーサの製造方法。
  2. 【請求項2】 前記材料の付与によって形成される膜が
    電極であることを特徴とする請求項1に記載のスペーサ
    の製造方法。
  3. 【請求項3】 前記電子線発生装置は、電子放出素子を
    配置した第1プレートと、該電子放出素子が放出した電
    子を加速する加速電位が印加される加速電極が配置され
    た第2プレートとを有するものであることを特徴とする
    請求項1もしくは2に記載のスペーサの製造方法。
  4. 【請求項4】 前記膜形成面は、前記電子線発生装置が
    構成されたときに、前記第1プレートもしくは第2プレ
    ートと相対する面であることを特徴とする請求項3に記
    載のスペーサの製造方法。
  5. 【請求項5】 複数の前記スペーサ基体を、各スペーサ
    基体の間に前記挟持部材を配置した状態で保持し、前記
    材料の付与を行うことを特徴とする請求項1から4のい
    ずれか1項に記載のスペーサの製造方法。
  6. 【請求項6】 前記材料の付与時に、前記挟持部材の端
    部が前記膜形成面よりも突出しており、かつ、前記突出
    した端部の角部が丸みを有することを特徴とする請求項
    1から5のいずれか1項に記載のスペーサの製造方法。
  7. 【請求項7】 前記材料の付与時に、前記挟持部材の端
    部が前記膜形成面よりも突出しており、かつ、前記スペ
    ーサ基体を挟持する一対の前記挟持部材の端部が構成す
    る開口部が、前記膜形成面から前記開口外に向けて徐々
    に挟持方向の開口幅が広がる部分を有することを特徴と
    する請求項1から6のいずれか1項に記載のスペーサの
    製造方法。
  8. 【請求項8】 前記スペーサは導電性を有しており、か
    つ異なる2つの電極と電気的に接続するものであり、該
    異なる2つの電極には互いに異なる電位が与えられるこ
    とを特徴とする請求項1から7のいずれか1項に記載の
    スペーサの製造方法。
  9. 【請求項9】 前記スペーサ基体は絶縁性基体から構成
    されており、前記スペーサは前記付与工程によって形成
    される前記膜と、該膜以外の導電性膜とを有することを
    特徴とする請求項1から8のいずれか1項に記載のスペ
    ーサの製造方法。
  10. 【請求項10】 前記挟持部材は、前記材料を付与する
    際に該挟持部材の端部が前記膜形成面よりも5μm以上
    突出するように設定された形状を有することを特徴とす
    る請求項1から9のいずれか1項に記載のスペーサの製
    造方法。
  11. 【請求項11】 前記挟持部材の端部が前記膜形成面よ
    りも突出する長さが10mm以下であることを特徴とす
    る請求項1から10のいずれか1項に記載のスペーサの
    製造方法。
  12. 【請求項12】 前記材料の付与はスパッタ法により行
    うものであり、前記挟持部材の端部が前記膜形成面より
    も突出する長さが10mm以下であることを特徴とする
    請求項11に記載のスペーサの製造方法。
  13. 【請求項13】 前記材料の付与は電子ビーム蒸着法に
    より行うものであり、前記挟持部材の端部が前記膜形成
    面よりも突出する長さが8mm以下であることを特徴と
    する請求項11に記載のスペーサの製造方法。
  14. 【請求項14】 電子放出素子と、請求項1から13の
    いずれか1項に記載の製造方法で製造されたスペーサを
    有することを特徴とする電子線発生装置。
  15. 【請求項15】 電子放出素子と、該電子放出素子が放
    出する電子を加速する加速電極と、前記電子放出素子が
    放出した電子が照射されることにより発光する蛍光体
    と、請求項1から13のいずれか1項に記載の製造方法
    によって製造されたスペーサとを有することを特徴とす
    る画像形成装置。
JP2001280146A 2000-09-19 2001-09-14 スペーサの製造方法 Expired - Fee Related JP4865169B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001280146A JP4865169B2 (ja) 2000-09-19 2001-09-14 スペーサの製造方法
US09/954,073 US6656007B2 (en) 2000-09-19 2001-09-18 Method of manufacturing a spacer used in an electron beam generating device, an electron beam generating device using the spacer and image-forming apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000284096 2000-09-19
JP2000284096 2000-09-19
JP2000-284096 2000-09-19
JP2001280146A JP4865169B2 (ja) 2000-09-19 2001-09-14 スペーサの製造方法

Publications (2)

Publication Number Publication Date
JP2002170491A true JP2002170491A (ja) 2002-06-14
JP4865169B2 JP4865169B2 (ja) 2012-02-01

Family

ID=26600252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001280146A Expired - Fee Related JP4865169B2 (ja) 2000-09-19 2001-09-14 スペーサの製造方法

Country Status (2)

Country Link
US (1) US6656007B2 (ja)
JP (1) JP4865169B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111954285A (zh) * 2020-08-05 2020-11-17 Oppo广东移动通信有限公司 省电控制方法及装置、终端及可读存储介质

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3862572B2 (ja) 2002-01-30 2006-12-27 キヤノン株式会社 電子線装置
JP2004213983A (ja) * 2002-12-27 2004-07-29 Canon Inc 画像形成装置
JP3697257B2 (ja) * 2003-03-25 2005-09-21 キヤノン株式会社 カーボンファイバー、電子放出素子、電子源、画像形成装置、ライトバルブ、二次電池の製造方法
JP3970223B2 (ja) * 2003-08-12 2007-09-05 キヤノン株式会社 画像形成装置
EP1557863B1 (en) * 2004-01-22 2011-12-21 Canon Kabushiki Kaisha Antistatic film, spacer using it and picture display unit
US7612494B2 (en) 2004-08-18 2009-11-03 Canon Kabushiki Kaisha Image display apparatus having accelerating electrode with uneven thickness
JP2006173093A (ja) * 2004-11-18 2006-06-29 Canon Inc 画像形成装置
KR20070044579A (ko) * 2005-10-25 2007-04-30 삼성에스디아이 주식회사 스페이서 및 이를 구비한 전자 방출 표시 디바이스
TWI344167B (en) * 2007-07-17 2011-06-21 Chunghwa Picture Tubes Ltd Electron-emitting device and fabricating method thereof
JP2010067387A (ja) * 2008-09-09 2010-03-25 Canon Inc 電子源および画像表示装置
TW201032259A (en) * 2009-02-20 2010-09-01 Chunghwa Picture Tubes Ltd Fabricating method of electron-emitting device
KR20130001931A (ko) * 2011-06-28 2013-01-07 삼성전자주식회사 전계방출패널

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140781A (ja) * 1983-12-27 1985-07-25 Matsushita Electric Ind Co Ltd 半導体表面処理方法およびそのための治具
JPS63237489A (ja) * 1987-03-26 1988-10-03 Oki Electric Ind Co Ltd 半導体レ−ザ及びその製造方法
JPH04309282A (ja) * 1991-04-05 1992-10-30 Ando Electric Co Ltd 半導体レーザバーの共振器端面への誘電体膜形成方法
JPH10298738A (ja) * 1997-04-21 1998-11-10 Mitsubishi Chem Corp シャドウマスク及び蒸着方法
JP2000306510A (ja) * 1999-02-17 2000-11-02 Canon Inc 電子線装置およびスペーサの製造方法、並びに電子線装置
JP2001229810A (ja) * 2000-02-10 2001-08-24 Canon Inc 電子線装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57118355A (en) 1981-01-14 1982-07-23 Toshiba Corp Plate-like displayer
US4804887A (en) * 1986-11-19 1989-02-14 Matsushita Electrical Industrial Co., Ltd. Display device with vibration-preventing plate for line cathodes
US4904895A (en) 1987-05-06 1990-02-27 Canon Kabushiki Kaisha Electron emission device
JP2654012B2 (ja) 1987-05-06 1997-09-17 キヤノン株式会社 電子放出素子およびその製造方法
EP0299461B1 (en) 1987-07-15 1995-05-10 Canon Kabushiki Kaisha Electron-emitting device
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JP3044382B2 (ja) 1989-03-30 2000-05-22 キヤノン株式会社 電子源及びそれを用いた画像表示装置
JPH02257551A (ja) 1989-03-30 1990-10-18 Canon Inc 画像形成装置
JPH0799679B2 (ja) 1989-07-17 1995-10-25 松下電器産業株式会社 平板型表示装置
US5682085A (en) 1990-05-23 1997-10-28 Canon Kabushiki Kaisha Multi-electron beam source and image display device using the same
JP2967288B2 (ja) 1990-05-23 1999-10-25 キヤノン株式会社 マルチ電子ビーム源及びこれを用いた画像表示装置
GB2304984B (en) * 1995-08-25 1999-08-25 Ibm Electron source
US6152796A (en) * 1998-04-30 2000-11-28 Canon Kabushiki Kaisha Method for manufacturing an image forming apparatus
JP3689598B2 (ja) * 1998-09-21 2005-08-31 キヤノン株式会社 スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140781A (ja) * 1983-12-27 1985-07-25 Matsushita Electric Ind Co Ltd 半導体表面処理方法およびそのための治具
JPS63237489A (ja) * 1987-03-26 1988-10-03 Oki Electric Ind Co Ltd 半導体レ−ザ及びその製造方法
JPH04309282A (ja) * 1991-04-05 1992-10-30 Ando Electric Co Ltd 半導体レーザバーの共振器端面への誘電体膜形成方法
JPH10298738A (ja) * 1997-04-21 1998-11-10 Mitsubishi Chem Corp シャドウマスク及び蒸着方法
JP2000306510A (ja) * 1999-02-17 2000-11-02 Canon Inc 電子線装置およびスペーサの製造方法、並びに電子線装置
JP2001229810A (ja) * 2000-02-10 2001-08-24 Canon Inc 電子線装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111954285A (zh) * 2020-08-05 2020-11-17 Oppo广东移动通信有限公司 省电控制方法及装置、终端及可读存储介质

Also Published As

Publication number Publication date
US6656007B2 (en) 2003-12-02
JP4865169B2 (ja) 2012-02-01
US20020034916A1 (en) 2002-03-21

Similar Documents

Publication Publication Date Title
JP3234188B2 (ja) 画像形成装置とその製造方法
JP3187367B2 (ja) 電子装置及びそれを用いた画像形成装置
JP2000164129A (ja) スペ―サの製造方法および前記スペ―サを用いた画像形成装置の製造方法並びにスペ―サの製造装置
JP3302313B2 (ja) 帯電防止膜、及び、画像形成装置とその製造方法
JP3195290B2 (ja) 画像形成装置
JP4046959B2 (ja) 電子線発生装置及び画像形成装置
JPH1116521A (ja) 電子装置及びそれを用いた画像形成装置
JP3639785B2 (ja) 電子線装置及び画像形成装置
JP4865169B2 (ja) スペーサの製造方法
US6366014B1 (en) Charge-up suppressing member, charge-up suppressing film, electron beam apparatus, and image forming apparatus
JPH10326579A (ja) 画像形成装置とその製造方法
JP3302298B2 (ja) 画像形成装置と画像表示装置
JP3826077B2 (ja) 電子線装置および、該電子線装置の製造方法
JP3740296B2 (ja) 画像形成装置
JP4481411B2 (ja) 電子線装置
JP3478706B2 (ja) 電子線装置および画像形成装置
JP2000133172A (ja) パネル装置及び電子源装置及び画像形成装置
JP2001332194A (ja) 電子線発生装置及び画像形成装置
JP2000082424A (ja) 画像形成装置とスペーサ
JP2000251709A (ja) 画像形成装置
JP2000243319A (ja) 画像形成装置
JP2000208072A (ja) 画像形成装置
JP3903053B2 (ja) 画像形成装置の製造方法
JP2001325903A (ja) 電子線発生装置
JP2000251784A (ja) スペーサ及びそのスペーサを用いた画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080909

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees