JP2002153078A - 3-level power conversion device - Google Patents

3-level power conversion device

Info

Publication number
JP2002153078A
JP2002153078A JP2000342023A JP2000342023A JP2002153078A JP 2002153078 A JP2002153078 A JP 2002153078A JP 2000342023 A JP2000342023 A JP 2000342023A JP 2000342023 A JP2000342023 A JP 2000342023A JP 2002153078 A JP2002153078 A JP 2002153078A
Authority
JP
Japan
Prior art keywords
terminal
voltage source
switching element
series
unit voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000342023A
Other languages
Japanese (ja)
Other versions
JP3637276B2 (en
Inventor
Masakazu Hisada
将一 久田
Satoshi Inarida
聡 稲荷田
Kiyoshi Nakada
仲田  清
Asako Koyanagi
阿佐子 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000342023A priority Critical patent/JP3637276B2/en
Publication of JP2002153078A publication Critical patent/JP2002153078A/en
Application granted granted Critical
Publication of JP3637276B2 publication Critical patent/JP3637276B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To achieve reduction in size of a 3-level power conversion device. SOLUTION: A group of elements consisting of four serially connected switching elements 1 to 4 and two coupling diodes 5, 6 of the 3-level power converter are disposed on a line, and the smoothing capacitors 7, 8 are disposed with the connecting terminals 9p, 11p and 10n, 11n located at the nearest position to the coupling diodes 5, 6 among these element groups. Accordingly, the lengths of two current paths before and after the turning OFF can be balanced and these current paths are laid along each other in view of reducing a wiring inductance during the turning off, controlling a surge voltage and also reducing size and weight.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は,3レベル電力変換
装置の実装技術に係り,特に直流電圧源,スイッチング
素子間のインダクタンスの低減技術に関する。
The present invention relates to a technology for mounting a three-level power converter, and more particularly to a technology for reducing inductance between a DC voltage source and a switching element.

【0002】[0002]

【従来の技術】直流電圧源とスイッチング素子とによっ
て構成され,直流と交流との間で電力の変換を行う電力
変換装置において、スイッチング素子がターンオフする
とき、直流電圧源とスイッチング素子間の配線インダク
タンスにサージ電圧が誘起され、スイッチング素子に印
加される。このため配線インダクタンスが大きいと、そ
れだけスイッチング素子の耐圧を高く設計しなければな
らない。
2. Description of the Related Art In a power converter that is constituted by a DC voltage source and a switching element and converts power between DC and AC, when a switching element is turned off, a wiring inductance between the DC voltage source and the switching element is reduced. , A surge voltage is induced and applied to the switching element. Therefore, if the wiring inductance is large, the switching element must be designed to have a high withstand voltage.

【0003】配線のインダクタンスを低減するために,
電流の経路である導体をできるだけ幅広の平板状とし,
かつターンオフによって電流が変化する電流経路(以
下、転流経路と称する)の往路と復路の導体をできるだ
け近接して接続するいわゆる平行平板状とすることが知
られている。これは,転流経路の往路と復路を流れる電
流によって発生する磁束を互いに相殺することで見かけ
上の磁束の変化すなわちインダクタンスを小さくできる
からである。ここで言うスイッチング素子の転流経路と
は、そのスイッチング素子がターンオフする瞬間に生じ
ている変換装置内の有電流路であって、そのスイッチン
グ素子のターンオフによって電流が変化させられること
でサージ電圧を発生する要因となるインダクタンスをも
つ電路である。具体的には後述する。
In order to reduce the wiring inductance,
The conductor that is the current path is made as wide as a flat plate,
In addition, it is known to form a so-called parallel plate that connects conductors on a forward path and a return path of a current path (hereinafter referred to as a commutation path) in which a current changes by turning off as close as possible. This is because the change in the apparent magnetic flux, that is, the inductance can be reduced by canceling out the magnetic fluxes generated by the currents flowing in the outward path and the return path of the commutation path. The commutation path of the switching element referred to here is a current path in the converter that occurs at the moment when the switching element is turned off, and the current is changed by the turning off of the switching element to generate a surge voltage. This is an electric circuit having an inductance that is a factor of occurrence. The details will be described later.

【0004】配線インダクタンスを低減する手段とし
て,たとえば特開平11−89249号公報には、直流
電圧源の正側アーム部は、前記直流電圧源に対して第2
のスイッチング素子を最も近く、第1のスイッチング素
子を最も遠く、第1の結合ダイオードを第1および第2
のスイッチング素子の中間にそれぞれ配置し、負側アー
ム部は、直流電圧源に対して第3のスイッチング素子を
最も近く、第4のスイッチング素子を最も遠く、第2の
結合ダイオードを第3および第4のスイッチング素子の
中間にそれぞれ配置することが開示されている。
As means for reducing the wiring inductance, for example, Japanese Patent Application Laid-Open No. H11-89249 discloses that the positive side arm of a DC voltage source is provided with a second arm with respect to the DC voltage source.
Are closest to the first switching element, farthest to the first switching element, and the first coupling diode is connected to the first and second switching elements.
And the negative side arm section is located closest to the DC voltage source, the third switching element is farthest away from the DC voltage source, and the second coupling diode is located at the third and third switching elements. It is disclosed that each of them is arranged in the middle of the four switching elements.

【0005】[0005]

【発明が解決しようとする課題】上記した従来技術にお
いては、まだ、スイッチング素子に加わるサージ電圧が
大きく、電力変換装置としての信頼性を確保するために
は、導体が大きくなり装置の小型軽量化が不充分であっ
た。
In the prior art described above, the surge voltage applied to the switching element is still large, and in order to ensure the reliability as a power conversion device, the conductor becomes large and the device is reduced in size and weight. Was insufficient.

【0006】本発明の目的は,3レベル電力変換装置に
おけるスイッチング素子のターンオフ時のサージ電圧を
抑制し,電力変換装置を小形軽量化することである。
SUMMARY OF THE INVENTION It is an object of the present invention to suppress a surge voltage at the time of turning off a switching element in a three-level power converter, and to reduce the size and weight of the power converter.

【0007】[0007]

【課題を解決するための手段】4つのスイッチング素子
がターンオフする時の転流経路は、種類として2通りが
考えられる。第1,第4のスイッチング素子の転流経路
と、第2,第3のスイッチング素子の転流経路である。
第1,第4のスイッチング素子の転流経路は比較的短
く、他方、第2,第3のスイッチング素子の転流経路は
比較的長くなる。したがって,第2,第3のスイッチン
グ素子に印加されるサージ電圧は、第1,第4のスイッ
チング素子に印加されるサージ電圧より大きくなる。
There are two types of commutation paths when the four switching elements are turned off. These are a commutation path of the first and fourth switching elements and a commutation path of the second and third switching elements.
The commutation paths of the first and fourth switching elements are relatively short, while the commutation paths of the second and third switching elements are relatively long. Therefore, the surge voltage applied to the second and third switching elements becomes higher than the surge voltage applied to the first and fourth switching elements.

【0008】そこで、本発明はその一面において、物理
的に長くなる第2,第3のスイッチング素子の転流経路
における配線インダクタンスを低減するため、転流経路
をできるだけ短くするだけでなく、ターンオフするスイ
ッチング素子の電流が流れる第1の電流路と、この第1
の電流路の電流の減少に伴って電流が増大する第2の電
流路の配線を沿わせるように構成することを特徴とす
る。
Therefore, in one aspect of the present invention, in order to reduce the wiring inductance in the commutation path of the physically long second and third switching elements, the commutation path is not only made as short as possible, but also turned off. A first current path through which a current of the switching element flows;
The second current path is configured so that the current increases along with the decrease of the current in the current path.

【0009】これらの第1、第2の電流路を流れる電流
は、詳細を後述するように、転流時に僅かの時間的重な
りをもって一方が減少し他方が増大する。あるいは時間
的に重ならないで、瞬間的に一方が消滅し、他方が立上
がる。これら2つの電流路のインダクタンスを抑制する
ために、両者の配線を沿わせることが効果的である。
As will be described in detail later, one of the currents flowing through the first and second current paths decreases and the other increases with a slight temporal overlap during commutation. Alternatively, one disappears instantaneously and the other rises without overlapping in time. In order to suppress the inductance of these two current paths, it is effective to arrange the wirings of both.

【0010】本発明は他の一面において、前記第1、第
2の電流路の長さがほぼ同一となるように、直流電圧源
の接続端子を配置することを特徴とする。
According to another aspect of the present invention, the connection terminals of the DC voltage source are arranged so that the first and second current paths have substantially the same length.

【0011】これにより、両電流路がバランスして、互
いに相殺し合い、ターンオフ時のインダクタンスはより
小さく抑えられる。
As a result, the two current paths are balanced and cancel each other, so that the inductance at the time of turn-off can be further reduced.

【0012】本発明の望ましい一実施態様においては、
平滑コンデンサ(単位電圧源)の接続端子を、直線状に
配列された素子群のうち、結合ダイオードに最も近くな
るように配置する。
In a preferred embodiment of the present invention,
The connection terminal of the smoothing capacitor (unit voltage source) is arranged so as to be closest to the coupling diode among the linearly arranged element group.

【0013】これによって、第2,第3のスイッチング
素子の転流経路における上記第1、第2の電流路がバラ
ンスし、また配線の重なり部分が生じてターンオフ時の
実質的なインダクタンスを小さく抑え、サージ電圧は小
さくなる。
Thus, the first and second current paths in the commutation paths of the second and third switching elements are balanced, and an overlapping portion of the wiring is generated, thereby suppressing a substantial inductance at the time of turn-off. , The surge voltage is reduced.

【0014】本発明の他の一実施態様においては、直流
電圧源と直線状に配列された素子群とに挟まれるように
配置された2層の平板状の導体の間に、平板状の絶縁層
を設ける。
In another embodiment of the present invention, a flat insulating layer is provided between two layers of flat conductors sandwiched between a DC voltage source and a group of elements arranged in a straight line. Provide a layer.

【0015】これによって、2層の平板状の導体をより
接近して配置でき、さらに転流経路の短縮と、配線の重
なりを強めることができ、よりサージ電圧は小さくな
る。
Thus, the two-layer flat conductors can be arranged closer to each other, the commutation path can be shortened, and the overlapping of the wirings can be increased, and the surge voltage can be further reduced.

【0016】[0016]

【発明の実施の形態】以下本発明の実施の形態を図面を
用いて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0017】図1は本発明の第1の実施例による3レベ
ル電力変換装置の1相分の側面図、図2は同じく1相分
の電気回路図、図3は同じく1相分の平面図である。こ
こでは,便宜上スイッチング素子としてIGBTを例に
とって説明するが,MOSFET,バイポーラトランジ
スタなど,他のスイッチング素子を用いた場合も同様の
効果が得られる。ここで,各スイッチング素子の正側の
端子をコレクタ,負側の端子をエミッタと称する。
FIG. 1 is a side view of one phase of a three-level power converter according to a first embodiment of the present invention, FIG. 2 is an electric circuit diagram of one phase, and FIG. 3 is a plan view of one phase. It is. Here, an IGBT will be described as an example of a switching element for convenience, but the same effect can be obtained when another switching element such as a MOSFET or a bipolar transistor is used. Here, the positive terminal of each switching element is called a collector, and the negative terminal is called an emitter.

【0018】図1〜3において,電力変換装置の一相分
は図2の電気回路を構成しており、直線状に並べられた
素子群と、直流電圧源を構成する第1,第2の単位電圧
源である平滑コンデンサとが、平板状の導体層を挟むよ
うに配置されている。
In FIGS. 1 to 3, one phase of the power converter constitutes the electric circuit of FIG. 2 and includes a group of elements arranged in a straight line and first and second elements constituting a DC voltage source. A smoothing capacitor as a unit voltage source is arranged so as to sandwich a flat conductor layer.

【0019】まず、素子群の構成から述べると、図1及
び図3に示すように、第1のスイッチング素子1,中間
電位導出用の第1の結合ダイオード5,第2のスイッチ
ング素子2,第3のスイッチング素子3,中間電位導出
用の第2の結合ダイオード6及び第4のスイッチング素
子4が、ほぼ直線上に並べて配置される。
First, the structure of the element group will be described. As shown in FIGS. 1 and 3, a first switching element 1, a first coupling diode 5 for deriving an intermediate potential 5, a second switching element 2, The third switching element 3, the second coupling diode 6 for deriving the intermediate potential, and the fourth switching element 4 are arranged substantially on a straight line.

【0020】次に,前記素子群の上側に、上下2層の平
板状の導体層が配置される。導体層の下層は,図3
(b)に示すように、第1の中間電位導体12,交流側
導体13,第2の中間電位導体14からなり,図1に示
すように,素子と平行となる平板状の部分は図3(c)
の素子層の上側で同一平面内にある。導体層の上層は、
図3(a)に示すように、正極側導体9,第3の中間電
位導体11,負極側導体10からなり,図1から明らか
なように,素子群と平行となる平板状の部分は導体層下
層の上側に配置され、これら導体層の上層と下層は平行
の関係にある。
Next, two upper and lower flat conductor layers are arranged above the element group. Figure 3 shows the lower layer of the conductor layer.
As shown in FIG. 2B, the first intermediate potential conductor 12, the AC side conductor 13, and the second intermediate potential conductor 14 are arranged. As shown in FIG. (C)
In the same plane on the upper side of the element layer. The upper layer of the conductor layer is
As shown in FIG. 3A, a plate-shaped portion composed of a positive conductor 9, a third intermediate potential conductor 11, and a negative conductor 10 is parallel to the element group as is apparent from FIG. The upper and lower layers of these conductor layers are arranged in a parallel relationship.

【0021】最後に、直流電圧源7,8が、この直流電
圧源と前記素子群とで前記導体層を挟むように配置され
ている。直流電圧源は、単位電圧源である第1,第2の
平滑コンデンサ7,8で構成されている。
Finally, DC voltage sources 7 and 8 are arranged so as to sandwich the conductor layer between the DC voltage source and the element group. The DC voltage source includes first and second smoothing capacitors 7 and 8 which are unit voltage sources.

【0022】この実施例においては、第1の単位電圧源
7の負極端子11pを,前記素子群の中で第1の結合ダ
イオード5に最も近くなるように配置するとともに、前
記第2の単位電圧源8の正極端子11nを前記素子群の
中で第2の結合ダイオード6に最も近くなるように配置
している。
In this embodiment, the negative terminal 11p of the first unit voltage source 7 is arranged so as to be closest to the first coupling diode 5 in the element group, and the second unit voltage The positive terminal 11n of the source 8 is arranged so as to be closest to the second coupling diode 6 in the group of elements.

【0023】次に,導体層による接続関係を述べる。導
体層下層から述べると,第1の中間電位導体12は、第
1のスイッチング素子1のエミッタと第2のスイッチン
グ素子2のコレクタと第1の結合ダイオード5のカソー
ドを接続しており、図3(b)に示すように、第1の結
合ダイオードのアノードと接続される第3の中間電位導
体11との絶縁用の穴もしくは切り込み15が設けてあ
る。交流側導体13は、第2のスイッチング素子2のエ
ミッタと第3のスイッチング素子のコレクタを接続して
おり,任意の場所に交流出力端子(図示せず)を設けて
いる。第2の中間電位導体14は、第3のスイッチング
素子3のエミッタと第4のスイッチング素子4のコレク
タ及び第2の結合ダイオードのアノードを接続するもの
であり、図3(b)に示すように、第2の結合ダイオー
ドのカソードと接続される第3の中間電位導体11との
絶縁用の穴または切り込み16を設けている。
Next, the connection relationship by the conductor layer will be described. Starting from the lower conductor layer, the first intermediate potential conductor 12 connects the emitter of the first switching element 1, the collector of the second switching element 2, and the cathode of the first coupling diode 5, as shown in FIG. As shown in (b), a hole or cut 15 for insulation with the third intermediate potential conductor 11 connected to the anode of the first coupling diode is provided. The AC-side conductor 13 connects the emitter of the second switching element 2 and the collector of the third switching element, and has an AC output terminal (not shown) at an arbitrary location. The second intermediate potential conductor 14 connects the emitter of the third switching element 3, the collector of the fourth switching element 4, and the anode of the second coupling diode. As shown in FIG. And a hole or cut 16 for insulation with the third intermediate potential conductor 11 connected to the cathode of the second coupling diode.

【0024】一方、導体層上層での接続は、正極側導体
9が,第1のスイッチング素子1のコレクタと第1の平
滑コンデンサ7の正極端子9pを接続している。負極側
導体10は、第4のスイッチング素子4のエミッタと第
2の平滑コンデンサ8の負極端子10nを接続してい
る。第3の中間電位導体11は,第1のダイオード5の
アノードと第2のダイオード6のカソードを接続すると
ともに、第1の平滑コンデンサ7の負極端子11pと第
2の平滑コンデンサ8の正極端子11nに接続してい
る。
On the other hand, in the connection in the upper layer of the conductor layer, the positive conductor 9 connects the collector of the first switching element 1 and the positive terminal 9 p of the first smoothing capacitor 7. The negative conductor 10 connects the emitter of the fourth switching element 4 and the negative terminal 10 n of the second smoothing capacitor 8. The third intermediate potential conductor 11 connects the anode of the first diode 5 and the cathode of the second diode 6, and connects the negative terminal 11p of the first smoothing capacitor 7 and the positive terminal 11n of the second smoothing capacitor 8. Connected to

【0025】ここで,各スイッチング素子のコレクタ,
エミッタはそれぞれ一つずつ図示してあるが,コレク
タ,エミッタをそれぞれ複数個有するスイッチング素子
であっても同様の構成が可能である。また、各スイッチ
ング素子1〜4は,図2に示すように、電流をオンオフ
するスイッチング機能部と,これに逆並列接続された環
流ダイオード、すなわち交流回路に対するフリーホイー
ル機能部で構成される。
Here, the collector of each switching element,
Although each of the emitters is illustrated one by one, a similar configuration is possible even with a switching element having a plurality of collectors and emitters. As shown in FIG. 2, each of the switching elements 1 to 4 includes a switching function unit for turning on and off a current, and a free-wheeling function unit for an AC circuit, that is, a freewheeling diode connected in anti-parallel to the switching function unit.

【0026】さて、各スイッチング素子がターンオフす
る時の転流経路は、図4(a)〜(d)に示した4経路
である。正側アームの第1のスイッチング素子1の転流
経路(a)と負側アームの第4のスイッチング素子4の
転流経路(d)及び正側アームの第2のスイッチング素
子2の転流経路(b)と負側アームの第3のスイッチン
グ素子3の転流経路(c)は、それぞれ電気回路上,相
似の関係であり,物理的空間的にも相似の位置関係に配
置すれば、インダクタンスも同等となる。したがって,
転流経路の種類としては(a),(d)と(b),
(c)の2通りを考えればよい。ここでは転流経路
(a)と(b)について説明し、(c)と(d)につい
ては省略するが、全く同様に理解することができる。
The commutation paths when each switching element is turned off are the four paths shown in FIGS. 4 (a) to 4 (d). The commutation path (a) of the first switching element 1 of the positive arm, the commutation path (d) of the fourth switching element 4 of the negative arm, and the commutation path of the second switching element 2 of the positive arm. (B) and the commutation path (c) of the third switching element 3 of the negative arm have a similar relationship in the electric circuit, and if they are arranged in a similar physical relationship in terms of physical space, the inductance is reduced. Is also equivalent. Therefore,
The types of commutation paths are (a), (d) and (b),
(C) can be considered. Here, the commutation paths (a) and (b) will be described, and (c) and (d) will be omitted, but the same can be understood.

【0027】まず、転流経路(a)は、スイッチング素
子1がターンオフする瞬間に生じていた変換器内の有電
流路であって、スイッチング素子1のターンオフによっ
て電流が遮断させられることで高電圧を発生する要因と
なるインダクタンスをもつ電路である。スイッチング素
子1がオンしているときは必ずスイッチング素子2もオ
ンしており、「第2の平滑コンデンサ8の正極→結合ダ
イオード5→第2のスイッチング素子2→交流端子→交
流(負荷)回路→他相のスイッチング素子3,4→第2
の平滑コンデンサ8の負極」の経路でダイオード5が通
流している。したがって、その電流の大きさの範囲内で
はダイオード5は逆方向にも通流し得るので、図4
(a)に太線で示すように、スイッチング素子1のター
ンオフ時の転流経路は、「第1の平滑コンデンサ7の正
極→第1のスイッチング素子1→ダイオード5(逆方
向)→第1の平滑コンデンサ7の負極」の経路であり、
スイッチング素子1がターンオフするとき、この転流経
路の電流が遮断され、この経路のインダクタンスによっ
てサージ電圧が発生し、スイッチング素子1に印加され
る。
First, the commutation path (a) is a current path in the converter that has been generated at the moment when the switching element 1 is turned off. This is an electric circuit having an inductance that causes the occurrence of When the switching element 1 is turned on, the switching element 2 is always turned on. "Positive electrode of the second smoothing capacitor 8 → coupling diode 5 → second switching element 2 → AC terminal → AC (load) circuit → Other phase switching elements 3, 4 → 2nd
The diode 5 flows through the path of “the negative electrode of the smoothing capacitor 8”. Therefore, within the range of the magnitude of the current, the diode 5 can flow in the reverse direction.
As shown by the thick line in (a), the commutation path at the time of turning off the switching element 1 is “the positive electrode of the first smoothing capacitor 7 → the first switching element 1 → the diode 5 (reverse direction) → the first smoothing path”. The negative electrode of the capacitor 7,
When the switching element 1 is turned off, the current in this commutation path is interrupted, and a surge voltage is generated by the inductance of this path and applied to the switching element 1.

【0028】この転流経路(a)は比較的短く,配線イ
ンダクタンスも比較的小さいので、第1のスイッチング
素子1に印加されるサージ電圧は小さく問題はない。特
に、本実施例においては、図5に破線で示すように、転
流経路(a)は短くなる。
Since the commutation path (a) is relatively short and the wiring inductance is relatively small, the surge voltage applied to the first switching element 1 is small and poses no problem. In particular, in the present embodiment, the commutation path (a) is shortened as shown by the broken line in FIG.

【0029】次に、転流経路(b)は、スイッチング素
子2がターンオフする瞬間(前後の短時間)に生じる変
換器内の有電流路であって、スイッチング素子2のター
ンオフによって電流が変化させられることでサージ電圧
を発生する要因となるインダクタンスをもつ電路であ
る。スイッチング素子2がターンオフするときは、第
3,第4のスイッチング素子3,4内のフリーホイルダ
イオードが「交流(負荷)回路→スイッチング素子4,
3の逆並列のダイオード→交流端子→交流(負荷)回
路」の経路で導通し得る状態にあるため、図4(b)に
太線で示すように、「第2の平滑コンデンサ8の正極→
結合ダイオード5→第2のスイッチング素子2→第3,
第4のスイッチング素子3,4のフリーホイルダイオー
ド(逆方向)→第2の平滑コンデンサ8の負極」の経路
で電流が流れ得る。スイッチング素子2がターンオフす
るとき、この転流経路のインダクタンスによって高電圧
を発生し、スイッチング素子2に印加される。図6は、
この転流経路(b)を破線で示す側面図である。
Next, the commutation path (b) is a current path in the converter which occurs at the moment when the switching element 2 is turned off (a short time before and after), and the current is changed by the turning off of the switching element 2. This is an electric circuit having an inductance which causes a surge voltage to be generated when the electric circuit is operated. When the switching element 2 is turned off, the free wheel diodes in the third and fourth switching elements 3 and 4 are switched to an “AC (load) circuit → switching element 4”.
Since the circuit is in a state in which conduction is possible in the path of the anti-parallel diode 3 → AC terminal → AC (load) circuit 3 as shown by the bold line in FIG. 4B, “the positive electrode of the second smoothing capacitor 8 →
Coupling diode 5 → second switching element 2 → third third
A current can flow through a path of “freewheel diodes of the fourth switching elements 3 and 4 (reverse direction) → negative electrode of the second smoothing capacitor 8”. When the switching element 2 is turned off, a high voltage is generated by the inductance of the commutation path and applied to the switching element 2. FIG.
It is a side view which shows this commutation route (b) with a broken line.

【0030】ここで、この転流経路(b)の配線インダ
クタンスについて考える。この転流経路(b)は図から
も明らかなように前記転流経路(a)に比べ比較的長く
ならざるを得ない。配線インダクタンスは経路の長さに
よって大きくなるため、転流経路をできる限り短く設計
しなければならない。更に、スイッチング素子2がター
ンオフする直前,直後の電流経路が如何に沿わされ(重
ねられ)ているかも重要である。3レベル電力変換装置
は、PWM制御によって交流端子に、短時間に直流の3
レベルに電圧を切替え出力する。一方、交流負荷電流
は、負荷のインダクタンスを電流源としており、各スイ
ッチング素子のターンオフ時間のようなPWM制御のごく
短時間の出来事の間では殆ど変化しない。この交流負荷
電流の継続のためにフリーホイルダイオードが設けられ
ている。さて、スイッチング素子2がターンオフする直
前の交流負荷への電流I1は、「コンデンサ8の正極→
ダイオード5→スイッチング素子2→交流負荷→他の相
のスイッチング素子3,4→コンデンサ8の負極」の経
路で流れており、一方、スイッチング素子2がターンオ
フした直後の交流負荷の電流I2は、「交流負荷→他の
相のスイッチング素子3,4→スイッチング素子4,3
のフリーホイルダイオード→交流負荷」の経路で流れ
る。図7は、本実施例におけるこれらの電流I1,I2
を加筆した側面図である。電流I1が減少するのに合せ
て電流I2は増加し、あるいは、電流I1が消滅すると
同時に電流I2が立上がる関係にある。これらの電流が
図7の(e)部で重なり合って同方向に流れることで、
ターンオフの瞬間における実質的なインダクタンスを減
少させることができる。すなわち、この部分において
は、一方の増大(立上り)と他方の減少(消滅)とが重
なり合って、トータルの電流変化dI/dtが小さくな
り、実質的なインダクタンスが小さくなるのである。こ
の結果、スイッチング素子2に印加されるサージ電圧を
小さく抑制することができる。スイッチング素子3につ
いても全く同様である。実験によれば、先に述べた公報
に記載された従来技術に比べ、スイッチング素子2,3
へのサージ電圧の大きさを20%低減することができ
た。
Here, the wiring inductance of the commutation path (b) will be considered. The commutation path (b) must be relatively longer than the commutation path (a), as is apparent from the figure. Since the wiring inductance increases with the length of the path, the commutation path must be designed as short as possible. Further, it is also important how the current paths immediately before and immediately after the switching element 2 is turned off follow (overlap). The three-level power converter uses the PWM control to connect the AC terminal to the AC terminal in a short time.
The voltage is switched to the level and output. On the other hand, the AC load current uses the inductance of the load as a current source, and hardly changes during a very short period of the PWM control such as the turn-off time of each switching element. A free wheel diode is provided to maintain the AC load current. By the way, the current I1 to the AC load immediately before the switching element 2 is turned off is "the positive electrode of the capacitor 8 →
Diode 5 → switching element 2 → AC load → switching elements 3 and 4 of other phases → negative electrode of capacitor 8 ”, while current I2 of the AC load immediately after switching element 2 is turned off is“ AC load → other phase switching elements 3, 4 → switching elements 4, 3
Of the free wheel diode → AC load. FIG. 7 shows these currents I1, I2 in this embodiment.
FIG. The current I2 increases as the current I1 decreases, or the current I2 rises simultaneously with the disappearance of the current I1. These currents overlap in the part (e) of FIG. 7 and flow in the same direction.
The substantial inductance at the moment of turn-off can be reduced. That is, in this portion, one increase (rise) and the other decrease (extinction) overlap, and the total current change dI / dt decreases, and the substantial inductance decreases. As a result, the surge voltage applied to the switching element 2 can be reduced. The same applies to the switching element 3. According to the experiment, the switching elements 2, 3 were compared with the prior art described in the above-mentioned publication.
The magnitude of the surge voltage to the power supply was reduced by 20%.

【0031】このように、本実施態様においては、スイ
ッチング素子がターンオフする時の(a),(b)の2
種類の転流経路のうち、特に,転流経路が長く配線イン
ダクタンスが大きくなる転流経路(b)の配線インダク
タンスを低減するため、第1の直流電圧源としての平滑
コンデンサ7は、その負極端子11pが,第1の結合ダ
イオード5に最も近くなるように配置され,他方,第2
の直流電圧源としての平滑コンデンサ8は、その正極端
子11nが,第2の結合ダイオード6に最も近くなるよ
うに配置される。すなわち、導体層の一個所の表裏に、
その一方に第1の直流電圧源の負極端子11pがあり,
その他方に第1の結合ダイオード5のアノード端子が存
在するという位置関係である。同様に、導体層のもうひ
とつの個所の表裏に、その一方に第2の直流電圧源の正
極端子11nがあり,その他方に第2の結合ダイオード
6のカソード端子が存在する。
As described above, according to the present embodiment, two times (a) and (b) when the switching element is turned off.
In order to reduce the wiring inductance of the commutation path (b) in which the commutation path is long and the wiring inductance is large, the smoothing capacitor 7 as the first DC voltage source has a negative terminal. 11p is arranged closest to the first coupling diode 5, while the second
The smoothing capacitor 8 as the DC voltage source is arranged such that the positive terminal 11n is closest to the second coupling diode 6. That is, on one side of the conductor layer,
One of them is a negative terminal 11p of the first DC voltage source,
The positional relationship is that the anode terminal of the first coupling diode 5 exists on the other side. Similarly, on the other side of the conductor layer, there is a positive terminal 11n of the second DC voltage source on one side and a cathode terminal of the second coupling diode 6 on the other side.

【0032】このようにして、第2のスイッチング素子
2のターンオフ直前に前記交流端子に向って電流I1が
流れる第1の電流路と、前記第2のスイッチング素子2
のターンオフ直後に前記交流端子に向って電流I2が流
れる第2の電流路とを、ほぼ同一の長さとする位置(こ
の実施例では結合ダイオード5,6に近接する位置)に
それぞれ前記第1,第2の単位電圧源7及び8の接続端
子9p、11p及び10n,11nを配置するととも
に、前記第1,第2の電流路を(e)部で互いに沿わせ
て配置するのである。
In this manner, the first current path through which the current I1 flows toward the AC terminal immediately before the second switching element 2 is turned off, and the second switching element 2
The second current path through which the current I2 flows toward the AC terminal immediately after the turn-off of the first and second current paths is located at a position having substantially the same length (in this embodiment, a position close to the coupling diodes 5 and 6). The connection terminals 9p, 11p and 10n, 11n of the second unit voltage sources 7 and 8 are arranged, and the first and second current paths are arranged along the part (e).

【0033】図8は,本発明の第2の実施形態を示す側
面図である。図1〜7の構成に加え,導体層の上層と下
層との間に絶縁層17を設けたものである。絶縁層17
は例えば絶縁材料でできた平板であり,第1及び第2の
中間電位導体の絶縁確保用の穴または切り込みに合わせ
て穴または切り込みが設けられている。絶縁層を設ける
ことにより,導体層の上層と下層の距離を近くすること
が可能となり,相互誘導をさらに強めることができるの
で,さらにインダクタンスを低減可能である。絶縁層は
上層,下層のどちらか一方または両方に接触していても
構わない。
FIG. 8 is a side view showing a second embodiment of the present invention. In addition to the configuration shown in FIGS. 1 to 7, an insulating layer 17 is provided between an upper layer and a lower layer of a conductor layer. Insulating layer 17
Is a flat plate made of, for example, an insulating material, and is provided with holes or cuts corresponding to holes or cuts for securing insulation of the first and second intermediate potential conductors. By providing the insulating layer, the distance between the upper layer and the lower layer of the conductor layer can be reduced, and the mutual induction can be further enhanced, so that the inductance can be further reduced. The insulating layer may be in contact with one or both of the upper layer and the lower layer.

【0034】図9は,本発明の第3の実施形態の平面図
であり、上層、下層の導体層及び素子層を示している。
この実施の形態は,第1の実施形態において,各スイッ
チング素子1〜4及びダイオード5,6をそれぞれ2つ
ずつ並列に接続し、電流容量を2倍としたものである。
この場合にも、上記実施例と同様の効果を奏する。主回
路構成は前述した特開平11−89249号公報の図1
8と同一となる。
FIG. 9 is a plan view of the third embodiment of the present invention, showing the upper and lower conductor layers and element layers.
This embodiment differs from the first embodiment in that two switching elements 1 to 4 and two diodes 5 and 6 are connected in parallel to double the current capacity.
In this case, the same effects as in the above embodiment can be obtained. The main circuit configuration is the same as that shown in FIG. 1 of JP-A-11-89249.
8 and the same.

【0035】[0035]

【発明の効果】本発明によれば、スイッチング素子のタ
ーンオフ時のサージ電圧を抑制でき、小形軽量化された
3レベル電力変換装置を提供することができる。
According to the present invention, a surge voltage at the time of turning off a switching element can be suppressed, and a small and lightweight three-level power converter can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例による3レベル電力変換装置
の1相分の側面図である。
FIG. 1 is a side view of one phase of a three-level power converter according to an embodiment of the present invention.

【図2】本発明の一実施例による3レベル電力変換装置
の1相分の電気回路図である。
FIG. 2 is an electric circuit diagram of one phase of a three-level power converter according to one embodiment of the present invention.

【図3】本発明の一実施例による3レベル電力変換装置
の1相分の平面図である。
FIG. 3 is a plan view of one phase of a three-level power converter according to one embodiment of the present invention.

【図4】本発明の一実施例による4種の転流経路を示し
た電気回路図である。
FIG. 4 is an electric circuit diagram showing four types of commutation paths according to an embodiment of the present invention.

【図5】本発明の一実施例による転流経路(a)を加筆
した側面図である。
FIG. 5 is a side view in which a commutation path (a) according to an embodiment of the present invention is added.

【図6】本発明の一実施例による転流経路(b)を加筆
した側面図である。
FIG. 6 is a side view in which a commutation path (b) according to an embodiment of the present invention is added.

【図7】本発明の一実施例による転流経路(b)の電流
路を加筆した側面図である。
FIG. 7 is a side view in which a current path of a commutation path (b) according to one embodiment of the present invention is added.

【図8】絶縁層を付加した本発明の他の実施例の側面図
である。
FIG. 8 is a side view of another embodiment of the present invention to which an insulating layer is added.

【図9】並列接続した本発明の他の実施例の平面図であ
る。
FIG. 9 is a plan view of another embodiment of the present invention connected in parallel.

【符号の説明】[Explanation of symbols]

1…第1のスイッチング素子、2…第2のスイッチング
素子、3…第3のスイッチング素子、4…第4のスイッ
チング素子、5…第1の結合ダイオード、6…第2の結
合ダイオード、7,8…第1,第2の単位電圧源(平滑
コンデンサ)、9〜14…平板状導体、17…絶縁層、
9p,11p…第1の単位電圧源の接続端子、10n,
11n…第2の単位電圧源の接続端子。
DESCRIPTION OF SYMBOLS 1 ... 1st switching element, 2 ... 2nd switching element, 3 ... 3rd switching element, 4 ... 4th switching element, 5 ... 1st coupling diode, 6 ... 2nd coupling diode, 7, 8: first and second unit voltage sources (smoothing capacitors), 9 to 14: flat conductors, 17: insulating layer,
9p, 11p... Connection terminals of the first unit voltage source, 10n,
11n: Connection terminal of the second unit voltage source.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 仲田 清 茨城県ひたちなか市市毛1070番地 株式会 社日立製作所交通システム事業部水戸交通 システム本部内 (72)発明者 小柳 阿佐子 茨城県日立市大みか町七丁目2番1号 株 式会社日立製作所電力・電機開発研究所内 Fターム(参考) 5H007 AA06 CA01 CB05 CC04 CC06 CC14 FA01 FA13 HA03  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kiyoshi Nakata 1070 Ma, Hitachinaka-shi, Ibaraki Pref. Mito Traffic Systems Division, Transportation Systems Division, Hitachi, Ltd. (72) Inventor Asako Koyanagi Omikamachi, Hitachi, Ibaraki, Japan F-term (reference) in Hitachi, Ltd. Electric Power and Electric Power Development Laboratory 5H007 AA06 CA01 CB05 CC04 CC06 CC14 FA01 FA13 HA03

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】直列接続された第1,第2の単位電圧源を
含み,3つの直流電圧レベルの3端子を有する直流電圧
源と、前記第1の単位電圧源の正極端子と交流端子との
間に直列接続された第1,第2のスイッチング素子と、
その直列接続点と前記第1,第2の単位電圧源の直列接
続点との間に接続された第1の結合ダイオードと、前記
交流端子と前記第2の単位電圧源の負極端子との間に直
列接続された第3,第4のスイッチング素子と、その直
列接続点と前記第1,第2の単位電圧源の直列接続点と
の間に接続された第2の結合ダイオードと、前記第1の
スイッチング素子,第1の結合ダイオード,第2のスイ
ッチング素子,第3のスイッチング素子,第2の結合ダ
イオード及び第4のスイッチング素子の順に一列に配置
した素子群と、この素子群と前記直流電圧源とに挟まれ
るように配置され,前記の電気接続を担う平板状の導体
とを備え、前記交流端子に3つの電圧レベルを出力する
3レベル電力変換装置において、前記第1の単位電圧源
の負極端子を,前記素子群の中で第1の結合ダイオード
に最も近くなるように配置するとともに、前記第2の単
位電圧源の正極端子を前記素子群の中で第2の結合ダイ
オードに最も近くなるように配置したことを特徴とする
3レベル電力変換装置。
1. A DC voltage source including first and second unit voltage sources connected in series and having three terminals of three DC voltage levels; a positive terminal and an AC terminal of the first unit voltage source; First and second switching elements connected in series between
A first coupling diode connected between the series connection point and the series connection point of the first and second unit voltage sources, and between the AC terminal and the negative terminal of the second unit voltage source; Third and fourth switching elements connected in series with each other, a second coupling diode connected between the series connection point and the series connection point of the first and second unit voltage sources, A switching element, a first coupling diode, a second switching element, a third switching element, a second coupling diode, and a fourth switching element. A three-level power converter that is arranged to be sandwiched between a voltage source and a flat conductor that carries out the electrical connection and that outputs three voltage levels to the AC terminal. The negative terminal of The second unit voltage source is disposed so as to be closest to the second coupling diode in the element group, while being arranged so as to be closest to the first coupling diode in the element group. A three-level power conversion device characterized by the above-mentioned.
【請求項2】直列接続された第1,第2の単位電圧源を
含み,3つの直流電圧レベルの3端子を有する直流電圧
源と、前記第1の単位電圧源の正極端子と交流端子との
間に直列接続された第1,第2のスイッチング素子と、
その直列接続点と前記第1,第2の単位電圧源の直列接
続点との間に接続された第1の結合ダイオードと、前記
交流端子と前記第2の単位電圧源の負極端子との間に直
列接続された第3,第4のスイッチング素子と、その直
列接続点と前記第1,第2の単位電圧源の直列接続点と
の間に接続された第2の結合ダイオードと、前記第1の
スイッチング素子,第1の結合ダイオード,第2のスイ
ッチング素子,第3のスイッチング素子,第2の結合ダ
イオード及び第4のスイッチング素子の順に一列に配置
した素子群と、この素子群と前記直流電圧源とに挟まれ
るように配置され,前記の電気接続を担う平板状の導体
とを備え、前記交流端子に3つの電圧レベルを出力する
3レベル電力変換装置において、前記導体層の略同一個
所の表裏の一方に第1の単位電圧源の負極端子を配置
し,その他方に第1の結合ダイオードのアノード端子を
配置し、導体層のもうひとつの略同一個所の表裏の一方
に第2の単位電圧源の正極端子を配置し,その他方に第
2の結合ダイオードのカソード端子を配置したことを特
徴とする3レベル電力変換装置。
2. A DC voltage source including first and second unit voltage sources connected in series and having three terminals of three DC voltage levels, and a positive terminal and an AC terminal of the first unit voltage source. First and second switching elements connected in series between
A first coupling diode connected between the series connection point and the series connection point of the first and second unit voltage sources, and between the AC terminal and the negative terminal of the second unit voltage source; Third and fourth switching elements connected in series with each other, a second coupling diode connected between the series connection point and the series connection point of the first and second unit voltage sources, A switching element, a first coupling diode, a second switching element, a third switching element, a second coupling diode, and a fourth switching element. A three-level power converter that is disposed so as to be sandwiched by a voltage source and that carries out the electrical connection, and that outputs three voltage levels to the AC terminal. On one side A negative terminal of the first unit voltage source is disposed, an anode terminal of the first coupling diode is disposed on the other side, and a positive terminal of the second unit voltage source is disposed on one of the front and back of another substantially identical portion of the conductor layer. And a cathode terminal of a second coupling diode is disposed on the other side.
【請求項3】直列接続された第1,第2の単位電圧源を
含み,3つの直流電圧レベルの3端子を有する直流電圧
源と、前記第1の単位電圧源の正極端子と交流端子との
間に直列接続された第1,第2のスイッチング素子と、
前記交流端子と前記第2の単位電圧源の負極端子との間
に直列接続された第3,第4のスイッチング素子と、前
記第1〜第4のスイッチング素子を一列に配置した素子
群と、この素子群と前記直流電圧源とに挟まれるように
配置され,前記の電気接続を担う平板状の導体とを備
え、前記交流端子に3つの電圧レベルを出力する3レベ
ル電力変換装置において、前記第2のスイッチング素子
のターンオフ直前の電流が流れる平板状導体と、前記第
2のスイッチング素子のターンオフ直後の電流が流れる
平板状導体とを沿わせて配置するとともに、前記第3の
スイッチング素子のターンオフ直前の電流が流れる平板
状導体と、前記第3のスイッチング素子のターンオフ直
後の電流が流れる平板状導体とを沿わせて配置したこと
を特徴とする3レベル電力変換装置。
3. A DC voltage source including first and second unit voltage sources connected in series and having three terminals of three DC voltage levels, and a positive terminal and an AC terminal of the first unit voltage source. First and second switching elements connected in series between
A third and fourth switching elements connected in series between the AC terminal and a negative terminal of the second unit voltage source, and an element group in which the first to fourth switching elements are arranged in a line. In the three-level power conversion device, which is provided so as to be sandwiched between the element group and the DC voltage source and has a plate-shaped conductor that carries out the electrical connection, and outputs three voltage levels to the AC terminal, A plate-shaped conductor through which a current flows immediately before the second switching element is turned off and a plate-shaped conductor through which a current flows immediately after the second switching element is turned off are arranged along with the turn-off of the third switching element. A flat plate conductor in which current flows immediately before and a flat conductor in which current flows immediately after the third switching element is turned off are arranged along with each other. Power converter.
【請求項4】直列接続された第1,第2の単位電圧源を
含み,3つの直流電圧レベルの3端子を有する直流電圧
源と、前記第1の単位電圧源の正極端子と交流端子との
間に直列接続された第1,第2のスイッチング素子と、
前記交流端子と前記第2の単位電圧源の負極端子との間
に直列接続された第3,第4のスイッチング素子と、前
記第1〜第4のスイッチング素子を一列に配置した素子
群と、この素子群と前記直流電圧源とに挟まれるように
配置され,前記の電気接続を担う平板状の導体とを備
え、前記交流端子に3つの電圧レベルを出力する3レベ
ル電力変換装置において、前記第2のスイッチング素子
のターンオフ直前に前記交流端子に向って電流が流れる
電流路と、前記第2のスイッチング素子のターンオフ直
後に前記交流端子に向って電流が流れる電流路とを、ほ
ぼ同一の長さとする位置に前記第1,第2の単位電圧源
の接続端子を配置したことを特徴とする3レベル電力変
換装置。
4. A DC voltage source including first and second unit voltage sources connected in series and having three terminals of three DC voltage levels, and a positive terminal and an AC terminal of the first unit voltage source. First and second switching elements connected in series between
A third and fourth switching elements connected in series between the AC terminal and a negative terminal of the second unit voltage source, and an element group in which the first to fourth switching elements are arranged in a line. In the three-level power conversion device, which is provided so as to be sandwiched between the element group and the DC voltage source and has a plate-shaped conductor that carries out the electrical connection, and outputs three voltage levels to the AC terminal, A current path through which current flows toward the AC terminal immediately before the second switching element is turned off and a current path through which current flows toward the AC terminal immediately after the second switching element is turned off have substantially the same length. A three-level power converter, wherein connection terminals of the first and second unit voltage sources are arranged at positions to be determined.
【請求項5】直列接続された第1,第2の単位電圧源を
含み,3つの直流電圧レベルの3端子を有する直流電圧
源と、前記第1の単位電圧源の正極端子と交流端子との
間に直列接続された第1,第2のスイッチング素子と、
前記交流端子と前記第2の単位電圧源の負極端子との間
に直列接続された第3,第4のスイッチング素子と、前
記第1〜第4のスイッチング素子を一列に配置した素子
群と、この素子群と前記直流電圧源とに挟まれるように
配置され,前記の電気接続を担う平板状の導体とを備
え、前記交流端子に3つの電圧レベルを出力する3レベ
ル電力変換装置において、前記第2のスイッチング素子
のターンオフ直前に前記交流端子に向って電流が流れる
第1の電流路と、前記第2のスイッチング素子のターン
オフ直後に前記交流端子に向って電流が流れる第2の電
流路とを、ほぼ同一の長さとする位置に前記第1,第2
の単位電圧源の接続端子を配置するとともに、前記第
1,第2の電流路の一部を互いに沿わせて配置したこと
を特徴とする3レベル電力変換装置。
5. A DC voltage source including first and second unit voltage sources connected in series and having three terminals of three DC voltage levels, a positive terminal and an AC terminal of the first unit voltage source. First and second switching elements connected in series between
A third and fourth switching elements connected in series between the AC terminal and a negative terminal of the second unit voltage source, and an element group in which the first to fourth switching elements are arranged in a line. In the three-level power conversion device, which is provided so as to be sandwiched between the element group and the DC voltage source and has a plate-shaped conductor that carries out the electrical connection, and outputs three voltage levels to the AC terminal, A first current path through which a current flows toward the AC terminal immediately before the second switching element is turned off, and a second current path through which a current flows toward the AC terminal immediately after the second switching element is turned off. Are placed at positions having substantially the same length.
A three-level power converter, wherein the connection terminals of the unit voltage source are arranged and a part of the first and second current paths are arranged along with each other.
【請求項6】請求項1〜5のうちのいずれかにおいて、
下記(1)と(2)との間に挟まれるように平板状の絶
縁層を設けたことを特徴とする3レベル電力変換装置。 (1)第1の単位電圧源の正極端子と第1のスイッチン
グ素子とを接続する平板状の導体,第2の単位電圧源の
負極端子と第4のスイッチング素子とを接続する平板状
の導体及び第1,第2の単位電圧源を接続する平板状の
導体。 (2)第1と第2のスイッチング素子を接続する平板状
の導体,第2と第3のスイッチング素子を接続する平板
状の導体及び第3と第4のスイッチング素子を接続する
平板状の導体。
6. The method according to claim 1, wherein
A three-level power converter, wherein a flat insulating layer is provided between (1) and (2) below. (1) A plate-shaped conductor connecting the positive terminal of the first unit voltage source and the first switching element, and a plate-shaped conductor connecting the negative terminal of the second unit voltage source and the fourth switching element And a flat conductor for connecting the first and second unit voltage sources. (2) A flat conductor connecting the first and second switching elements, a flat conductor connecting the second and third switching elements, and a flat conductor connecting the third and fourth switching elements .
【請求項7】請求項1、2又は6のいずれかにおいて、
第1〜第4のスイッチング素子及び第1及び第2のダイ
オードをそれぞれ並列に接続された複数のスイッチング
素子及びダイオードで構成したことを特徴とする3レベ
ル電力変換装置。
7. The method according to claim 1, wherein
A three-level power converter, wherein the first to fourth switching elements and the first and second diodes are respectively constituted by a plurality of switching elements and diodes connected in parallel.
【請求項8】請求項1〜7のいずれかにおいて、前記第
1及び第2の単位電圧源はそれぞれ第1及び第2のコン
デンサを備えたことを特徴とする3レベル電力変換装
置。
8. A three-level power converter according to claim 1, wherein said first and second unit voltage sources include first and second capacitors, respectively.
JP2000342023A 2000-11-09 2000-11-09 3-level power converter Expired - Lifetime JP3637276B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000342023A JP3637276B2 (en) 2000-11-09 2000-11-09 3-level power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000342023A JP3637276B2 (en) 2000-11-09 2000-11-09 3-level power converter

Publications (2)

Publication Number Publication Date
JP2002153078A true JP2002153078A (en) 2002-05-24
JP3637276B2 JP3637276B2 (en) 2005-04-13

Family

ID=18816656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000342023A Expired - Lifetime JP3637276B2 (en) 2000-11-09 2000-11-09 3-level power converter

Country Status (1)

Country Link
JP (1) JP3637276B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403644C (en) * 2003-12-15 2008-07-16 株式会社东芝 Power converter
JP2010200525A (en) * 2009-02-26 2010-09-09 Fuji Electric Systems Co Ltd Three-level inverter circuit
JP2011078194A (en) * 2009-09-30 2011-04-14 Mitsubishi Electric Corp Electronic circuit device
US8111530B2 (en) 2006-12-20 2012-02-07 Mitsubishi Electric Corporation 3-level power converter
JP2013090427A (en) * 2011-10-18 2013-05-13 Hitachi Ltd Power conversion apparatus
JP2013192375A (en) * 2012-03-14 2013-09-26 Toshiba Mitsubishi-Electric Industrial System Corp Three-level power converter
JP2015089185A (en) * 2013-10-29 2015-05-07 富士電機株式会社 Three-level power conversion device
JP2015223019A (en) * 2014-05-22 2015-12-10 富士電機株式会社 Arrangement wiring structure of series connection capacitor
WO2016031295A1 (en) * 2014-08-26 2016-03-03 富士電機株式会社 Three-level power conversion device
JP2020150623A (en) * 2019-03-12 2020-09-17 富士電機株式会社 Power conversion device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6098207B2 (en) * 2013-02-13 2017-03-22 富士電機株式会社 Power converter

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403644C (en) * 2003-12-15 2008-07-16 株式会社东芝 Power converter
US8111530B2 (en) 2006-12-20 2012-02-07 Mitsubishi Electric Corporation 3-level power converter
JP2010200525A (en) * 2009-02-26 2010-09-09 Fuji Electric Systems Co Ltd Three-level inverter circuit
JP2011078194A (en) * 2009-09-30 2011-04-14 Mitsubishi Electric Corp Electronic circuit device
JP2013090427A (en) * 2011-10-18 2013-05-13 Hitachi Ltd Power conversion apparatus
JP2013192375A (en) * 2012-03-14 2013-09-26 Toshiba Mitsubishi-Electric Industrial System Corp Three-level power converter
JP2015089185A (en) * 2013-10-29 2015-05-07 富士電機株式会社 Three-level power conversion device
JP2015223019A (en) * 2014-05-22 2015-12-10 富士電機株式会社 Arrangement wiring structure of series connection capacitor
WO2016031295A1 (en) * 2014-08-26 2016-03-03 富士電機株式会社 Three-level power conversion device
JPWO2016031295A1 (en) * 2014-08-26 2017-04-27 富士電機株式会社 3-level power converter
US10153708B2 (en) 2014-08-26 2018-12-11 Fuji Electric Co., Ltd. Three-level power converter
JP2020150623A (en) * 2019-03-12 2020-09-17 富士電機株式会社 Power conversion device
JP7283143B2 (en) 2019-03-12 2023-05-30 富士電機株式会社 power converter
JP7364103B2 (en) 2019-03-12 2023-10-18 富士電機株式会社 power converter

Also Published As

Publication number Publication date
JP3637276B2 (en) 2005-04-13

Similar Documents

Publication Publication Date Title
JP5833220B2 (en) Modular multiple converter with reverse conductive power semiconductor switch
US10715053B2 (en) Power conversion apparatus in which an inductance of a last off closed circuit is smaller than an inductance of a non-last off closed circuit
US6028779A (en) Power inverter device
US20100328833A1 (en) Power module with additional transient current path and power module system
JP6179490B2 (en) Power module
JP2002247862A (en) Power converter
WO2014122877A1 (en) Semiconductor device
JP2008193839A (en) Semiconductor switch and power conversion apparatus applying same
JP2006166696A (en) Power semiconductor module with decreased parasitic inductance
JP2012105382A (en) Semiconductor device
JP2002153078A (en) 3-level power conversion device
US6021060A (en) Power converter device
JP2001274322A (en) Power semiconductor module
JP2005216876A (en) Power semiconductor module
JP4356434B2 (en) 3-level inverter circuit
JP3873743B2 (en) Power converter
JP3420021B2 (en) Semiconductor power converter
JP2000069766A (en) Power converting device
EP3796528B1 (en) Current balancing in power semiconductors of a dc/dc converter
JP2005236108A (en) Semiconductor device
JP5016965B2 (en) Power conversion circuit, conductor structure and power switching element
JP2008306872A (en) Semiconductor device
JP2007325387A (en) Power conversion device
JPH10285950A (en) Main circuit for three-level power converter
JP2015225988A (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050107

R151 Written notification of patent or utility model registration

Ref document number: 3637276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

EXPY Cancellation because of completion of term