JP2002152548A - 帰線容量性変圧機能を備えた偏向回路 - Google Patents
帰線容量性変圧機能を備えた偏向回路Info
- Publication number
- JP2002152548A JP2002152548A JP2001254792A JP2001254792A JP2002152548A JP 2002152548 A JP2002152548 A JP 2002152548A JP 2001254792 A JP2001254792 A JP 2001254792A JP 2001254792 A JP2001254792 A JP 2001254792A JP 2002152548 A JP2002152548 A JP 2002152548A
- Authority
- JP
- Japan
- Prior art keywords
- retrace
- capacitance
- pulse voltage
- deflection
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 実効帰線容量を減少させる偏向装置を提供す
る。 【解決手段】 ビデオ表示偏向装置は、第１及び第２の
帰線容量を含む。偏向巻線は、第１及び第２の帰線容量
Ｃｌａ，Ｃｌｂと結合され、帰線期間中に第１及び第２
の帰線容量と共に共振回路を形成する。第１のスイッチ
ングトランジスタＱ１は、第１の帰線容量に結合され、
共振回路に共振性の第１の帰線パルス電圧Ｖ１を発生さ
せる。第２のスイッチングトランジスタは、第２の帰線
容量に結合され、第１の帰線パルス電圧Ｖ１に応答す
る。第２の帰線パルス電圧は、容量性変圧が得られるよ
うに第２の帰線容量に発生させられる。変調器は、左右
ラスタ歪み補正を行うため第１及び第２の帰線パルス電
圧間の位相差を実質的に変えることなく偏向巻線の偏向
電流を変調する。
る。 【解決手段】 ビデオ表示偏向装置は、第１及び第２の
帰線容量を含む。偏向巻線は、第１及び第２の帰線容量
Ｃｌａ，Ｃｌｂと結合され、帰線期間中に第１及び第２
の帰線容量と共に共振回路を形成する。第１のスイッチ
ングトランジスタＱ１は、第１の帰線容量に結合され、
共振回路に共振性の第１の帰線パルス電圧Ｖ１を発生さ
せる。第２のスイッチングトランジスタは、第２の帰線
容量に結合され、第１の帰線パルス電圧Ｖ１に応答す
る。第２の帰線パルス電圧は、容量性変圧が得られるよ
うに第２の帰線容量に発生させられる。変調器は、左右
ラスタ歪み補正を行うため第１及び第２の帰線パルス電
圧間の位相差を実質的に変えることなく偏向巻線の偏向
電流を変調する。
Description
【０００１】
【発明の属する技術分野】本発明は、陰極線管（ＣＲ
Ｔ）の偏向回路に関する。
Ｔ）の偏向回路に関する。
【０００２】
【従来の技術】ＣＲＴ用の典型的な水平偏向回路は、た
とえば、帰線キャパシタによって与えられる帰線容量と
並列に接続された偏向ヨークの水平偏向巻線を含む。水
平偏向周波数で動作するスイッチングトランジスタの水
平出力は、リトレースキャパシタに供給される。電源電
圧は、スイッチングトランジスタに供給され、電源イン
ダクタンスを介して帰線キャパシタに供給される。
とえば、帰線キャパシタによって与えられる帰線容量と
並列に接続された偏向ヨークの水平偏向巻線を含む。水
平偏向周波数で動作するスイッチングトランジスタの水
平出力は、リトレースキャパシタに供給される。電源電
圧は、スイッチングトランジスタに供給され、電源イン
ダクタンスを介して帰線キャパシタに供給される。
【０００３】
【発明が解決しようとする課題】所定の偏向巻線インダ
クタンス及び電源電圧の大きさに対し、同じ偏向電流振
幅を生成するため要求される実効帰線容量は、高い偏向
周波数が利用されるとき、低い偏向周波数が利用される
ときよりも小さくしなければならない。したがって、水
平出力トランジスタに発生するフライバック電圧は、高
い方の偏向周波数で高くする必要がある。所定のスイッ
チングトランジスタ破壊電圧特性に対し、水平出力トラ
ンジスタに発生させることが許容される最大フライバッ
クパルス電圧は、利用できる許容可能な最大水平周波数
を制限する。したがって、水平出力トランジスタに発生
するフライバックパルス電圧を実質的に増加させること
なく、実効帰線容量を減少させることが望ましい。
クタンス及び電源電圧の大きさに対し、同じ偏向電流振
幅を生成するため要求される実効帰線容量は、高い偏向
周波数が利用されるとき、低い偏向周波数が利用される
ときよりも小さくしなければならない。したがって、水
平出力トランジスタに発生するフライバック電圧は、高
い方の偏向周波数で高くする必要がある。所定のスイッ
チングトランジスタ破壊電圧特性に対し、水平出力トラ
ンジスタに発生させることが許容される最大フライバッ
クパルス電圧は、利用できる許容可能な最大水平周波数
を制限する。したがって、水平出力トランジスタに発生
するフライバックパルス電圧を実質的に増加させること
なく、実効帰線容量を減少させることが望ましい。
【０００４】
【課題を解決するための手段】新規機能を具現化する水
平偏向回路は、偏向巻線と直列に接続されたスイッチン
グ型の第１及び第２の帰線キャパシタを含む。第１及び
第２のスイッチングトランジスタは、それぞれ、第１及
び第２の帰線キャパシタの両端に接続される。電源電圧
は、電源インダクタンスを介して、帰線キャパシタの間
の接合端子に接続される。スイッチングトランジスタ
は、第１の帰線容量の両端に第１の帰線パルス電圧を生
成し、第２の帰線容量の両端に第２の帰線パルス電圧を
生成するため、帰線中にスイッチが切られる。偏向巻線
の両端の帰線パルス電圧は、第１の帰線パルス電圧と第
２の帰線パルス電圧の合計に一致し、どちらよりも大き
い。偏向巻線の両端の帰線パルス電圧は、第１の容量と
第２の容量の比に比例する。これにより、容量性変圧が
実現される。同様に、偏向巻線と直列接続されたＳ字キ
ャパシタの両端の電圧は、第１の容量と第２の容量の比
に比例する。
平偏向回路は、偏向巻線と直列に接続されたスイッチン
グ型の第１及び第２の帰線キャパシタを含む。第１及び
第２のスイッチングトランジスタは、それぞれ、第１及
び第２の帰線キャパシタの両端に接続される。電源電圧
は、電源インダクタンスを介して、帰線キャパシタの間
の接合端子に接続される。スイッチングトランジスタ
は、第１の帰線容量の両端に第１の帰線パルス電圧を生
成し、第２の帰線容量の両端に第２の帰線パルス電圧を
生成するため、帰線中にスイッチが切られる。偏向巻線
の両端の帰線パルス電圧は、第１の帰線パルス電圧と第
２の帰線パルス電圧の合計に一致し、どちらよりも大き
い。偏向巻線の両端の帰線パルス電圧は、第１の容量と
第２の容量の比に比例する。これにより、容量性変圧が
実現される。同様に、偏向巻線と直列接続されたＳ字キ
ャパシタの両端の電圧は、第１の容量と第２の容量の比
に比例する。
【０００５】有利的には、各スイッチングトランジスタ
の両端に発生したピーク電圧は、偏向巻線の両端に発生
した加算帰線パルス電圧よりも実質的に小さい。その結
果として、所定のスイッチングトランジスタ破壊電圧特
性に対し、利用可能な最大走査周波数は、偏向巻線の両
端の全帰線パルス電圧が単一のスイッチングトランジス
タに発生される偏向回路における最大走査周波数よりも
大きい点が有利である。
の両端に発生したピーク電圧は、偏向巻線の両端に発生
した加算帰線パルス電圧よりも実質的に小さい。その結
果として、所定のスイッチングトランジスタ破壊電圧特
性に対し、利用可能な最大走査周波数は、偏向巻線の両
端の全帰線パルス電圧が単一のスイッチングトランジス
タに発生される偏向回路における最大走査周波数よりも
大きい点が有利である。
【０００６】新規の機能を具現化する水平偏向回路は、
ピンクッション形ラスタ歪みを補正する左右ラスタ歪み
補正回路を含む。スイッチングされる第１の帰線容量及
び第２の帰線容量が、上記容量性変圧を行うため設けら
れる。所定の垂直トレース区間を通じて、一方のスイッ
チングトランジスタの帰線スイッチングタイミングは、
他方のスイッチングトランジスタの帰線スイッチングタ
イミングに対して同じに保たれる。これにより、左右ラ
スタ歪み補正は、帰線時間変調を生じさせること無く、
実現できる利点が得られる。
ピンクッション形ラスタ歪みを補正する左右ラスタ歪み
補正回路を含む。スイッチングされる第１の帰線容量及
び第２の帰線容量が、上記容量性変圧を行うため設けら
れる。所定の垂直トレース区間を通じて、一方のスイッ
チングトランジスタの帰線スイッチングタイミングは、
他方のスイッチングトランジスタの帰線スイッチングタ
イミングに対して同じに保たれる。これにより、左右ラ
スタ歪み補正は、帰線時間変調を生じさせること無く、
実現できる利点が得られる。
【０００７】
【発明の実施の形態】本発明の特徴を具現化するビデオ
表示偏向装置は、第１の帰線容量及び第２の帰線容量を
含む。偏向巻線は、帰線期間中に第１の帰線容量及び第
２の帰線容量と共に共振回路を形成するため、第１の帰
線容量及び第２の帰線容量と結合される。第１のスイッ
チングトランジスタは、第１の帰線容量に結合され、共
振回路に第１の帰線パルス電圧を発生させる。第２のス
イッチングトランジスタは、第２の帰線容量に結合さ
れ、第２の帰線容量に第２の帰線パルス電圧を発生させ
る。第１の帰線パルス電圧及び第２の帰線パルス電圧
は、帰線容量性変圧を行うように偏向巻線へ印加され
る。第２のスイッチングトランジスタは、第１の帰線パ
ルス電圧に応答し、第１の帰線パルス電圧に従って、第
２のスイッチングトランジスタでスイッチング動作を行
うときを制御する。
表示偏向装置は、第１の帰線容量及び第２の帰線容量を
含む。偏向巻線は、帰線期間中に第１の帰線容量及び第
２の帰線容量と共に共振回路を形成するため、第１の帰
線容量及び第２の帰線容量と結合される。第１のスイッ
チングトランジスタは、第１の帰線容量に結合され、共
振回路に第１の帰線パルス電圧を発生させる。第２のス
イッチングトランジスタは、第２の帰線容量に結合さ
れ、第２の帰線容量に第２の帰線パルス電圧を発生させ
る。第１の帰線パルス電圧及び第２の帰線パルス電圧
は、帰線容量性変圧を行うように偏向巻線へ印加され
る。第２のスイッチングトランジスタは、第１の帰線パ
ルス電圧に応答し、第１の帰線パルス電圧に従って、第
２のスイッチングトランジスタでスイッチング動作を行
うときを制御する。
【０００８】
【実施例】図１ａの偏向回路１００は、図１ｂの回路１
００ｂと組み合わされて、ｆＨの３倍の水平周波数と、
Ｈの３分の１の周期で動作する。ここで、ｆＨは、１
５．５２５ｋＨｚのようなテレビジョン標準における水
平周波数を表す。同様に、Ｈは、テレビジョン標準にお
ける水平周期を表す。
００ｂと組み合わされて、ｆＨの３倍の水平周波数と、
Ｈの３分の１の周期で動作する。ここで、ｆＨは、１
５．５２５ｋＨｚのようなテレビジョン標準における水
平周波数を表す。同様に、Ｈは、テレビジョン標準にお
ける水平周期を表す。
【０００９】図１ａの偏向回路１００は、定電源電圧源
＋Ｂに結合された１次巻線Ｗ１を含む。従来型のフライ
バック変圧器Ｔの１次巻線Ｗ１は、約５０％のデューテ
ィサイクルを有する水平ドライブ信号５０によって制御
される水平出力又はスイッチングトランジスタＱ１に接
続される。トランジスタＱ１のエミッタ電圧は、コモン
導体電位又はグラウンドである。１次巻線Ｗ１とトラン
ジスタＱ１のコレクタとの接合端子５１は、帰線キャパ
シタＣ１ａに結合される。帰線キャパシタＣｂは、端子
５１へ結合され、トランジスタＱ１と並列である。キャ
パシタＣ１ａの端子５２は、帰線キャパシタＣ１ｂへ接
続される。従来型のダンパーダイオードＤ１ａは、キャ
パシタＣ１ａと並列結合される。従来型のダンパーダイ
オードＤ１ｂは、キャパシタＣ１ｂと並列結合される。
接合端子５２は、従来型の左右変調インダクタＬｅｗに
接続される。インダクタＬｅｗは，ダイオード変調器を
形成するため、従来型の左右変調及び従来型のフィルタ
キャパシタＣｅｗに結合された端子５３を有する。トラ
ンジスタＱＥＷは、周期Ｖを有する垂直レート左右変調
信号Ｅ／Ｗ−ＤＲＩＶＥによって従来通りに制御され
る。周期Ｖは、１６．６ミリ秒のようなテレビジョン標
準における垂直周期を表す。フィードバック抵抗器トラ
ンジスタＲｅｗは、Ａ級動作モードで動作を行うため、
トランジスタＱＥＷのコレクタとベースの間に接続され
る。垂直レート変調電圧Ｖｍは、従来通りの方法で端子
５３に発生する。従来型のＳ字キャパシタＣｓは、端子
５２と端子５４の間に結合される。
＋Ｂに結合された１次巻線Ｗ１を含む。従来型のフライ
バック変圧器Ｔの１次巻線Ｗ１は、約５０％のデューテ
ィサイクルを有する水平ドライブ信号５０によって制御
される水平出力又はスイッチングトランジスタＱ１に接
続される。トランジスタＱ１のエミッタ電圧は、コモン
導体電位又はグラウンドである。１次巻線Ｗ１とトラン
ジスタＱ１のコレクタとの接合端子５１は、帰線キャパ
シタＣ１ａに結合される。帰線キャパシタＣｂは、端子
５１へ結合され、トランジスタＱ１と並列である。キャ
パシタＣ１ａの端子５２は、帰線キャパシタＣ１ｂへ接
続される。従来型のダンパーダイオードＤ１ａは、キャ
パシタＣ１ａと並列結合される。従来型のダンパーダイ
オードＤ１ｂは、キャパシタＣ１ｂと並列結合される。
接合端子５２は、従来型の左右変調インダクタＬｅｗに
接続される。インダクタＬｅｗは，ダイオード変調器を
形成するため、従来型の左右変調及び従来型のフィルタ
キャパシタＣｅｗに結合された端子５３を有する。トラ
ンジスタＱＥＷは、周期Ｖを有する垂直レート左右変調
信号Ｅ／Ｗ−ＤＲＩＶＥによって従来通りに制御され
る。周期Ｖは、１６．６ミリ秒のようなテレビジョン標
準における垂直周期を表す。フィードバック抵抗器トラ
ンジスタＲｅｗは、Ａ級動作モードで動作を行うため、
トランジスタＱＥＷのコレクタとベースの間に接続され
る。垂直レート変調電圧Ｖｍは、従来通りの方法で端子
５３に発生する。従来型のＳ字キャパシタＣｓは、端子
５２と端子５４の間に結合される。
【００１０】図１ｂの偏向巻線Ｌｙは、端子５１と端子
５４の間に直列回路を形成するため、スイッチ型帰線キ
ャパシタＣ２に結合される。スイッチングトランジスタ
Ｑ２は、キャパシタＣ２をスイッチングするため、キャ
パシタＣ２と並列結合される。トランジスタＱ２の戻り
リカバリー電流は、理想的に形成された（図示しない）
ダンパーダイオードの動作によって得られる。このダン
パーダイオードは、トランジスタＱ２と共に同じ集積回
路に形成される。
５４の間に直列回路を形成するため、スイッチ型帰線キ
ャパシタＣ２に結合される。スイッチングトランジスタ
Ｑ２は、キャパシタＣ２をスイッチングするため、キャ
パシタＣ２と並列結合される。トランジスタＱ２の戻り
リカバリー電流は、理想的に形成された（図示しない）
ダンパーダイオードの動作によって得られる。このダン
パーダイオードは、トランジスタＱ２と共に同じ集積回
路に形成される。
【００１１】図２の（ａ）−（ｄ）は、図１ａ及び図１
ｂの回路の動作を説明するための波形図である。各波形
は、対応した水平周期Ｈ／３に適用可能である。図１
ａ、１ｂ及び図２の（ａ）−（ｄ）において類似した記
号及び番号は、類似したもの又は機能を示す。
ｂの回路の動作を説明するための波形図である。各波形
は、対応した水平周期Ｈ／３に適用可能である。図１
ａ、１ｂ及び図２の（ａ）−（ｄ）において類似した記
号及び番号は、類似したもの又は機能を示す。
【００１２】図１ａのトランジスタＱ１は、図１ｂの偏
向巻線Ｌｙ及び図１ａのキャパシタＣ１ａを含む帰線共
振回路を形成するためオフにされる（ターンオフ）。周
期Ｈ／３を有する共振帰線パルス電圧Ｖ１は、巻線Ｌｙ
の端子５１に発生する。図２の（ｃ）に示されるよう
に、電圧Ｖ１は、図１ａのトランジスタＱ１に関する図
２ａのコレクタ電流ｉＱ１が急激に零へ降下するとき生
成される。図２の（ｃ）のパルス電圧Ｖ１は、超高電圧
Ｕを生成するため、図１ａの変圧器Ｔに結合される。
向巻線Ｌｙ及び図１ａのキャパシタＣ１ａを含む帰線共
振回路を形成するためオフにされる（ターンオフ）。周
期Ｈ／３を有する共振帰線パルス電圧Ｖ１は、巻線Ｌｙ
の端子５１に発生する。図２の（ｃ）に示されるよう
に、電圧Ｖ１は、図１ａのトランジスタＱ１に関する図
２ａのコレクタ電流ｉＱ１が急激に零へ降下するとき生
成される。図２の（ｃ）のパルス電圧Ｖ１は、超高電圧
Ｕを生成するため、図１ａの変圧器Ｔに結合される。
【００１３】本発明の特徴を具現化する際に、端子５１
に発生したパルス電圧Ｖ１は、電源フィルタキャパシタ
Ｃ１０１と、キャパシタＣ３と、抵抗器Ｒ２と、抵抗器
Ｒ１と、トランジスタＱ２の図示されない内部ゲート・
ソース間容量とによって形成された電流路へ供給され
る。１２Ｖの電源電圧Ｖ＋１２は、キャパシタＣ１０１
で発生する。パルス電圧Ｖ１の結果として、抵抗器Ｒ２
の端子６１の電位に対し、抵抗Ｒ２の端子６２の電位が
正電圧になる。抵抗器Ｒ２は、トランジスタＱ３のエミ
ッタと、端子６１との間に接続される。端子６２は、ト
ランジスタＱ３のエミッタと、抵抗器Ｒ１と、抵抗器Ｒ
２との接合端子を形成する。抵抗器Ｒ２の端子６１に生
じた電圧は、ダイオードＤ４がトランジスタＱ３をター
ンオンさせるため順方向にバイアスをかけられたとき、
ダイオードＤ４を介してトランジスタＱ３のベースへ結
合される。
に発生したパルス電圧Ｖ１は、電源フィルタキャパシタ
Ｃ１０１と、キャパシタＣ３と、抵抗器Ｒ２と、抵抗器
Ｒ１と、トランジスタＱ２の図示されない内部ゲート・
ソース間容量とによって形成された電流路へ供給され
る。１２Ｖの電源電圧Ｖ＋１２は、キャパシタＣ１０１
で発生する。パルス電圧Ｖ１の結果として、抵抗器Ｒ２
の端子６１の電位に対し、抵抗Ｒ２の端子６２の電位が
正電圧になる。抵抗器Ｒ２は、トランジスタＱ３のエミ
ッタと、端子６１との間に接続される。端子６２は、ト
ランジスタＱ３のエミッタと、抵抗器Ｒ１と、抵抗器Ｒ
２との接合端子を形成する。抵抗器Ｒ２の端子６１に生
じた電圧は、ダイオードＤ４がトランジスタＱ３をター
ンオンさせるため順方向にバイアスをかけられたとき、
ダイオードＤ４を介してトランジスタＱ３のベースへ結
合される。
【００１４】トランジスタＱ３がターンオンしたとき、
トランジスタＱ２を導通状態に保つ正に帯電したゲート
・ソース間容量は、トランジスタＱ３と抵抗器Ｒ１とに
ｙほり形成された電流路によって急速に放電される。次
に、トランジスタＱ２は、ターンオフし、図２の（ａ）
−（ｄ）の帰線期間ＴＲＥＴの残りの全区間に亘ってタ
ーンオフ状態を維持する。これにより、図１ｂの帰線パ
ルス電圧Ｖ２はキャパシタＣ２に発生する。図２の
（ｃ）の電圧Ｖ２は、図１ｂのトランジスタＱ２に関す
る図２の（ｂ）のコレクタ電流ｉＱ２が急激に零まで降
下するときに発生する。
トランジスタＱ２を導通状態に保つ正に帯電したゲート
・ソース間容量は、トランジスタＱ３と抵抗器Ｒ１とに
ｙほり形成された電流路によって急速に放電される。次
に、トランジスタＱ２は、ターンオフし、図２の（ａ）
−（ｄ）の帰線期間ＴＲＥＴの残りの全区間に亘ってタ
ーンオフ状態を維持する。これにより、図１ｂの帰線パ
ルス電圧Ｖ２はキャパシタＣ２に発生する。図２の
（ｃ）の電圧Ｖ２は、図１ｂのトランジスタＱ２に関す
る図２の（ｂ）のコレクタ電流ｉＱ２が急激に零まで降
下するときに発生する。
【００１５】図１ａの偏向巻線Ｌｙの両端間に発生した
合成帰線パルス電圧ＶＬｙは、帰線キャパシタＣ１ａに
発生した図１ａの帰線パルス電圧Ｖ１ａと、帰線キャパ
シタＣ２に発生した図１ｂの帰線パルス電圧Ｖ２の合計
である。パルス電圧ＶＬｙは、パルス電圧Ｖ２と、図１
ａのパルス電圧Ｖ１ａの何れよりも大きい。したがっ
て、スイッチングトランジスタＱ１に発生するパルス電
圧Ｖ１のピークは、電圧ＶＬｙよりも実質的に小さくな
るという利点が得られる。すなわち、図１ｂの巻線Ｌｙ
の所定のインダクタンスと、図１ａのスイッチングトラ
ンジスタＱ１の破壊電圧とに対し利用可能な走査周波数
は、図１ｂの帰線パルス電圧ＶＬｙが図１ａのスイッチ
ングトランジスタＱ１で完全に発生した場合よりも高く
なる。その結果として、帰線容量性変圧が実現される。
合成帰線パルス電圧ＶＬｙは、帰線キャパシタＣ１ａに
発生した図１ａの帰線パルス電圧Ｖ１ａと、帰線キャパ
シタＣ２に発生した図１ｂの帰線パルス電圧Ｖ２の合計
である。パルス電圧ＶＬｙは、パルス電圧Ｖ２と、図１
ａのパルス電圧Ｖ１ａの何れよりも大きい。したがっ
て、スイッチングトランジスタＱ１に発生するパルス電
圧Ｖ１のピークは、電圧ＶＬｙよりも実質的に小さくな
るという利点が得られる。すなわち、図１ｂの巻線Ｌｙ
の所定のインダクタンスと、図１ａのスイッチングトラ
ンジスタＱ１の破壊電圧とに対し利用可能な走査周波数
は、図１ｂの帰線パルス電圧ＶＬｙが図１ａのスイッチ
ングトランジスタＱ１で完全に発生した場合よりも高く
なる。その結果として、帰線容量性変圧が実現される。
【００１６】図１ｂの回路１００ｂに接続された図１ａ
の回路１００は、容量性変圧、すなわち、有利な一定ス
ループット垂直トレースを実現する。
の回路１００は、容量性変圧、すなわち、有利な一定ス
ループット垂直トレースを実現する。
【００１７】簡単のため、１次巻線Ｗ１のインダクタン
スは大きいか、又は、無限大であると仮定する。この場
合、図１ａのキャパシタＣｓにおける電圧ＶＣｓの平均
値は、
スは大きいか、又は、無限大であると仮定する。この場
合、図１ａのキャパシタＣｓにおける電圧ＶＣｓの平均
値は、
【数１】 によって表される。ここで、項ＶｍＡｖは、電圧Ｖｍの
平均値を表す。次の項、
平均値を表す。次の項、
【数２】 は、容量性変圧率を表す。
【００１８】かくして、上記の容量性変圧率によって測
定された帰線容量性変圧のため、電圧ＶＣｓは、電圧Ｂ
＋と、電圧Ｖｍの平均電圧との間に一定の差がある場合
に、より大きくなる。電圧ＶＣｓの平均値が増大する
と、偏向電流ｉｙの一定の振幅をより高い偏向周波数で
発生させることができる。また、帰線容量性変圧のた
め、実効帰線容量は小さくなる。帰線容量が小さくなる
と、図２の（ａ）−（ｄ）の帰線期間ＩＲＥＴが短くな
る。
定された帰線容量性変圧のため、電圧ＶＣｓは、電圧Ｂ
＋と、電圧Ｖｍの平均電圧との間に一定の差がある場合
に、より大きくなる。電圧ＶＣｓの平均値が増大する
と、偏向電流ｉｙの一定の振幅をより高い偏向周波数で
発生させることができる。また、帰線容量性変圧のた
め、実効帰線容量は小さくなる。帰線容量が小さくなる
と、図２の（ａ）−（ｄ）の帰線期間ＩＲＥＴが短くな
る。
【００１９】トレースの前半に、ダイオードＤ１ａ及び
Ｄ１ｂは、従来通りに導通する。さらに、図１ｂのトラ
ンジスタＱ２の図示されない一体的に形成されたダンパ
ーダイオードも導通する。トレースの後半に、図１ａの
トランジスタＱ１は、従来通りの形でターンオンする。
Ｄ１ｂは、従来通りに導通する。さらに、図１ｂのトラ
ンジスタＱ２の図示されない一体的に形成されたダンパ
ーダイオードも導通する。トレースの後半に、図１ａの
トランジスタＱ１は、従来通りの形でターンオンする。
【００２０】図１ａのダンパーダイオードＤ１ａ及びＤ
１ｂと、図１ｂのトランジスタＱ２の図示されない一体
的に形成されたダイオードとが導通すると直ちに、図１
ａの端子５１はグラウンド電位にクランプされる。電圧
Ｖ＋１２が、図１ｂのダイオードＤ３を介して、キャパ
シタＣ３と並列結合される。その結果として、ダイオー
ドＤ３は順方向にバイアスをかけられ、トランジスタＱ
３はターンオフし、図示されない電流は、抵抗器Ｒ２及
びＲ１を介して、トランジスタＱ２の図示されないゲー
ト・ソース間容量を充電する。ダイオードＤ４は、逆向
きのベース・エミッタ間電圧によってトランジスタＱ３
が導通することを阻止する。
１ｂと、図１ｂのトランジスタＱ２の図示されない一体
的に形成されたダイオードとが導通すると直ちに、図１
ａの端子５１はグラウンド電位にクランプされる。電圧
Ｖ＋１２が、図１ｂのダイオードＤ３を介して、キャパ
シタＣ３と並列結合される。その結果として、ダイオー
ドＤ３は順方向にバイアスをかけられ、トランジスタＱ
３はターンオフし、図示されない電流は、抵抗器Ｒ２及
びＲ１を介して、トランジスタＱ２の図示されないゲー
ト・ソース間容量を充電する。ダイオードＤ４は、逆向
きのベース・エミッタ間電圧によってトランジスタＱ３
が導通することを阻止する。
【００２１】トランジスタＱ２の図示されないゲート・
ソース間容量によって決まる短い遅延時間の後、トラン
ジスタＱ２はターンオンし、小さいドレイン・ソース間
抵抗を形成する。この低抵抗は、図１ａのトランジスタ
Ｑ１のターンオン期間と類似したトレース期間の一部
で、トランジスタＱ２の一体的に形成され順方向バイア
スをかけられたダンパーダイオード（図示しない）と並
列に配置される。図１ｂのダイオードＤ５は、トランジ
スタＱ２を過剰ゲート電圧から保護する。
ソース間容量によって決まる短い遅延時間の後、トラン
ジスタＱ２はターンオンし、小さいドレイン・ソース間
抵抗を形成する。この低抵抗は、図１ａのトランジスタ
Ｑ１のターンオン期間と類似したトレース期間の一部
で、トランジスタＱ２の一体的に形成され順方向バイア
スをかけられたダンパーダイオード（図示しない）と並
列に配置される。図１ｂのダイオードＤ５は、トランジ
スタＱ２を過剰ゲート電圧から保護する。
【００２２】本発明の他の実施例を具現化する際に、図
２の（ｃ）の帰線電圧Ｖ１と、帰線電圧Ｖ２の間の位相
は、垂直期間Ｖを通して、各水平偏向サイクルで同じに
保たれる。このため、帰線期間ＴＲＥＴは、垂直期間Ｖ
の全域で同じ幅を有する。したがって、有利的には、帰
線時間変調が回避される。
２の（ｃ）の帰線電圧Ｖ１と、帰線電圧Ｖ２の間の位相
は、垂直期間Ｖを通して、各水平偏向サイクルで同じに
保たれる。このため、帰線期間ＴＲＥＴは、垂直期間Ｖ
の全域で同じ幅を有する。したがって、有利的には、帰
線時間変調が回避される。
【００２３】第２の実施例において、図１ａの偏向回路
１００は、図１ｂの回路１００ｂの代わりに、図１ｃの
ブースター回路１００ｃの回路に接続される。図１ｃ
と、図１ａ、図１ｂ及び図２の（ａ）−（ｄ）における
類似した記号及び番号は、プライム記号付きの記号及び
番号を除いて、類似したもの又は機能を表す。
１００は、図１ｂの回路１００ｂの代わりに、図１ｃの
ブースター回路１００ｃの回路に接続される。図１ｃ
と、図１ａ、図１ｂ及び図２の（ａ）−（ｄ）における
類似した記号及び番号は、プライム記号付きの記号及び
番号を除いて、類似したもの又は機能を表す。
【００２４】図１ｃの偏向巻線Ｌｙ’は、図１ａのキャ
パシタＣ２’とキャパシタＣ１ａの間に設けられる。有
利的には、図１ｃの回路１００ｃは、巻線Ｌｙ’におけ
る帰線パルス電圧ＶＬｙ’を、端子５１におけるグラウ
ンドに関して正の電位と、端子５４におけるグラウンド
に関して負の対称的な電位とに分割する。これにより、
対称的に分割された回路が得られる。端子５１及び５４
におけるグラウンドに対する各帰線パルス電圧のピーク
は、それらの合計の電圧のピークよりも低い。したがっ
て、非対称的に駆動される回路が与えられる図１ａの回
路と図１ｂの回路を組み合わせた回路の場合よりも、電
気的アイソレーションの必要性が低下するという利点が
得られる。
パシタＣ２’とキャパシタＣ１ａの間に設けられる。有
利的には、図１ｃの回路１００ｃは、巻線Ｌｙ’におけ
る帰線パルス電圧ＶＬｙ’を、端子５１におけるグラウ
ンドに関して正の電位と、端子５４におけるグラウンド
に関して負の対称的な電位とに分割する。これにより、
対称的に分割された回路が得られる。端子５１及び５４
におけるグラウンドに対する各帰線パルス電圧のピーク
は、それらの合計の電圧のピークよりも低い。したがっ
て、非対称的に駆動される回路が与えられる図１ａの回
路と図１ｂの回路を組み合わせた回路の場合よりも、電
気的アイソレーションの必要性が低下するという利点が
得られる。
【００２５】図１ｃのキャパシタＣ３’は、図１ｂの場
合に行われた方法と同様に、端子５１での帰線パルス電
圧Ｖ１の出現を検知するため使用される。キャパシタＣ
３’及びキャパシタＣ４’と直列結合され、順方向バイ
アスをかけられた図１ｃのダイオードＤ４’は、キャパ
シタＣ４’を充電することにより、トランジスタＱ３’
を導通させる。したがって、トランジスタＱ２’の図示
されない正に帯電したゲート・ソース間容量は、抵抗器
Ｒ１’及びトランジスタＱ３’を介して急速に放電させ
られる。トランジスタＱ２’はターンオフし、残りの帰
線期間の全体に亘りターンオフし続ける。水平帰線期間
の後半で、図２の（ｃ）の電圧Ｖ１がピーク振幅から減
少するとき、図１ｃのキャパシタＣ３’は、ダイオード
Ｄ３’、抵抗器Ｒ１’、順方向にバイアスをかけられた
ダウオードＤ５’、及び、偏向巻線Ｌｙ’を介して放電
する。ダイオードＤ３は、ダイオードＤ４’に対して並
列逆向きに結合される。キャパシタＣ４’は、キャパシ
タＣ３’の帰線放電電流路に含まれないので、キャパシ
タＣ４’のエネルギーは、帰線期間中に蓄積されたまま
である。トランジスタＱ３’は、帰線期間の後半にベー
ス電流が生じないので、非導通状態を保つ。
合に行われた方法と同様に、端子５１での帰線パルス電
圧Ｖ１の出現を検知するため使用される。キャパシタＣ
３’及びキャパシタＣ４’と直列結合され、順方向バイ
アスをかけられた図１ｃのダイオードＤ４’は、キャパ
シタＣ４’を充電することにより、トランジスタＱ３’
を導通させる。したがって、トランジスタＱ２’の図示
されない正に帯電したゲート・ソース間容量は、抵抗器
Ｒ１’及びトランジスタＱ３’を介して急速に放電させ
られる。トランジスタＱ２’はターンオフし、残りの帰
線期間の全体に亘りターンオフし続ける。水平帰線期間
の後半で、図２の（ｃ）の電圧Ｖ１がピーク振幅から減
少するとき、図１ｃのキャパシタＣ３’は、ダイオード
Ｄ３’、抵抗器Ｒ１’、順方向にバイアスをかけられた
ダウオードＤ５’、及び、偏向巻線Ｌｙ’を介して放電
する。ダイオードＤ３は、ダイオードＤ４’に対して並
列逆向きに結合される。キャパシタＣ４’は、キャパシ
タＣ３’の帰線放電電流路に含まれないので、キャパシ
タＣ４’のエネルギーは、帰線期間中に蓄積されたまま
である。トランジスタＱ３’は、帰線期間の後半にベー
ス電流が生じないので、非導通状態を保つ。
【００２６】キャパシタＣ３’が完全に放電されると直
ぐに、すなわち、帰線期間の最後に、キャパシタＣ４’
は放電を開始する。トランジスタＱ３’と巻線Ｌｙ’の
間に接続されたダイオードＤ６’は、順方向にバイアス
をかけられる。ここで電圧源であるキャパシタＣ４’
は、抵抗器Ｒ２’を介して、トランジスタＱ２’の図示
されないゲート・ソース間容量を充電する。トランジス
タＱ２’は、図１ｂの場合と同様に、遅延時間の後にタ
ーンオンする。ダイオードＤ５’は、図１ｂにおけるダ
イオードＤ５に関して説明した保護機能と類似した保護
機能を実現する。
ぐに、すなわち、帰線期間の最後に、キャパシタＣ４’
は放電を開始する。トランジスタＱ３’と巻線Ｌｙ’の
間に接続されたダイオードＤ６’は、順方向にバイアス
をかけられる。ここで電圧源であるキャパシタＣ４’
は、抵抗器Ｒ２’を介して、トランジスタＱ２’の図示
されないゲート・ソース間容量を充電する。トランジス
タＱ２’は、図１ｂの場合と同様に、遅延時間の後にタ
ーンオンする。ダイオードＤ５’は、図１ｂにおけるダ
イオードＤ５に関して説明した保護機能と類似した保護
機能を実現する。
【図１ａ】本発明の第１及び第２の特徴を具現化する偏
向回路の構成図である。
向回路の構成図である。
【図１ｂ】図１ａの偏向回路と組み合わされて本発明の
第１の特徴を具現化する回路の構成図である。
第１の特徴を具現化する回路の構成図である。
【図１ｃ】図１ａの偏向回路と組み合わされて本発明の
第２の特徴を具現化する回路の構成図である。
第２の特徴を具現化する回路の構成図である。
【図２】（ａ）、（ｂ）、（ｃ）及び（ｄ）は、図１ａ
と図１ｂの回路を組み合わせた回路の動作を説明する例
示的な波形のグラフである。
と図１ｂの回路を組み合わせた回路の動作を説明する例
示的な波形のグラフである。
５０ 水平ドライブ信号 ５１ 接合端子 ５２，５３，５４ 端子 １００ 偏向回路 ＋Ｂ 定電源電圧源 Ｃ１ａ，Ｃ１ｂ，Ｃｂ 帰線キャパシタ Ｃｅｗ フィルタキャパシタ Ｃｓ Ｓ字キャパシタ Ｄ１ａ，Ｄ１ｂ ダンパーダイオード Ｌｅｗ 左右変調インダクタ Ｌｙ 偏向巻線 Ｑ１ スイッチングトランジスタ ＱＥＷ トランジスタ Ｒｅｗ フィードバック抵抗器 Ｔ フライバック変圧器 Ｖ１ａ，Ｖ１ｂ 帰線パルス電圧 Ｖｍ 垂直レート変調電圧 ＶＬｙ 合成帰線パルス電圧 Ｗ１ １次巻線
【手続補正書】
【提出日】平成１３年９月１８日（２００１．９．１
８）
８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (71)出願人 300000708 46，Ｑｕａｉ Ａ， Ｌｅ Ｇａｌｌｏ Ｆ−92648 Ｂｏｕｌｏｇｎｅ Ｃｅｄｅ ｘ Ｆｒａｎｃｅ Ｆターム(参考） 5C068 AA20 BA09 CB01 EA07 HA18 JA03 LA01
Claims (9)
- 【請求項１】 第１の帰線容量と、 第２の帰線容量と、 該第１の帰線容量及び該第２の帰線容量に結合され、帰
線期間中に該第１の帰線容量及び該第２の帰線容量と共
に共振回路を形成する偏向巻線と、 該第１の帰線容量に結合され、該共振回路に第１の帰線
パルス電圧を発生させる第１のスイッチングトランジス
タと、を有するビデオ表示偏向装置であって、 該第２の帰線容量に結合され、該第２の帰線容量に第２
の帰線パルス電圧を発生させる第２のスイッチングトラ
ンジスタを更に有し、 該第１の帰線パルス電圧及び該第２の帰線パルス電圧
は、帰線容量性変圧が得られるように該偏向巻線に印加
され、 該第２のスイッチングトランジスタは、該第１の帰線パ
ルス電圧に応答し、該第１の帰線パルス電圧にしたがっ
て、該第２のスイッチングトランジスタでスイッチング
動作が行われるときを制御する、ことを特徴とするビデ
オ表示偏向装置。 - 【請求項２】 垂直偏向周波数に関連した周波数を有す
る周期的な制御信号に応答し、該偏向巻線の偏向電流を
変調する左右変調器を更に有し、 該第１の帰線パルス電圧と該第２の帰線パルス電圧の間
の位相差は、垂直帰線期間中に実質的に一定に保たれ
る、ことを特徴とする請求項１記載のビデオ表示偏向装
置。 - 【請求項３】 該左右変調器はダイオード変調器を含む
ことを特徴とする、請求項２記載のビデオ表示偏向装
置。 - 【請求項４】 該第１の帰線容量及び該第２の帰線容量
は、直列に結合され、該偏向巻線と並列に結合された回
路枝路を形成することを特徴とする、請求項１記載のビ
デオ表示偏向装置。 - 【請求項５】 該第１の帰線パルス電圧は該第１の帰線
容量で発生することを特徴とする請求項１記載のビデオ
表示偏向装置。 - 【請求項６】第１の帰線容量と、 第２の帰線容量と、 該第１の帰線容量及び該第２の帰線容量に結合され、帰
線期間中に該第１の帰線容量及び該第２の帰線容量と共
に共振回路を形成する偏向巻線と、 第１の偏向周波数に関連した周波数の入力信号に応答
し、該第１の帰線容量に結合され、該第１の帰線容量に
共振性の第１の帰線パルス電圧を発生させる第１のスイ
ッチングトランジスタと、 該入力信号に応答し、該第２の帰線容量に結合され、該
第２の帰線容量に第２の帰線パルス電圧を発生させる第
２のスイッチングトランジスタと、を有し、 該第１の帰線パルス電圧及び該第２の帰線パルス電圧
は、帰線容量性変圧が得られるように該偏向巻線に結合
され、 第２の偏向周波数に関連した周波数を有する周期的な制
御信号に応答し、該制御信号の１周期中に該第１の帰線
パルス電圧と該第２の帰線パルス電圧の間の位相差を変
化させること無くラスタ歪み補正を行うため、該偏向巻
線の偏向電流を変調する変調器を更に有する、ビデオ表
示偏向装置。 - 【請求項７】 該変調器は左右ラスタ歪み補正を行うこ
とを特徴とする請求項６記載のビデオ表示偏向装置。 - 【請求項８】 該第２のスイッチングトランジスタは、
該第１の帰線パルス電圧に応答し、該第１の帰線パルス
電圧にしたがって、該第２のスイッチングトランジスタ
でスイッチング動作が行われるときを制御することを特
徴とする、請求項６記載のビデオ表示偏向装置。 - 【請求項９】 該第１の帰線容量及び該第２の帰線容量
は、直列に結合され、該偏向巻線と並列に結合された回
路枝路を形成することを特徴とする、請求項６記載のビ
デオ表示偏向装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22823100P | 2000-08-25 | 2000-08-25 | |
| US228231 | 2001-06-26 | ||
| US09/892,112 US6479953B2 (en) | 2000-08-25 | 2001-06-26 | Deflection circuit with a retrace capacitive transformation |
| US892112 | 2001-06-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002152548A true JP2002152548A (ja) | 2002-05-24 |
Family
ID=26922159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001254792A Withdrawn JP2002152548A (ja) | 2000-08-25 | 2001-08-24 | 帰線容量性変圧機能を備えた偏向回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6479953B2 (ja) |
| EP (1) | EP1185086A1 (ja) |
| JP (1) | JP2002152548A (ja) |
| KR (1) | KR100799942B1 (ja) |
| CN (1) | CN1227894C (ja) |
| MX (1) | MXPA01008629A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552504B2 (en) * | 2000-08-25 | 2003-04-22 | Thomson Licensing Sa | Deflection circuit with a feedback controlled capacitive transformation |
| RU2483416C1 (ru) * | 2011-12-02 | 2013-05-27 | Открытое Акционерное Общество "Научно-Исследовательский Проектно-Конструкторский и Технологический Институт Электромашиностроения" | Шестифазный вентильно-индукторный двигатель с минимальными шумами, вибрациями и пульсациями момента, способ и устройство управления |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4104567A (en) | 1977-01-24 | 1978-08-01 | Rca Corporation | Television raster width regulation circuit |
| JPS5419324A (en) | 1977-07-14 | 1979-02-14 | Sony Corp | Current control circuit |
| US4147964A (en) | 1978-02-09 | 1979-04-03 | Rca Corporation | Complementary latching disabling circuit |
| JPS54127217A (en) | 1978-03-27 | 1979-10-03 | Sony Corp | Load driver circuit |
| NL8101721A (nl) | 1981-04-08 | 1982-11-01 | Philips Nv | Schakeling voor het opwekken van een zaagtandvormige stroom. |
| JPS58124372A (ja) * | 1982-01-20 | 1983-07-23 | Matsushita Electric Ind Co Ltd | 水平偏向回路 |
| US4540933A (en) | 1982-11-10 | 1985-09-10 | U.S. Philips Corporation | Circuit for simultaneous cut-off of two series connected high voltage power switches |
| JPH0681267B2 (ja) | 1986-01-20 | 1994-10-12 | 株式会社日立製作所 | 水平出力回路 |
| US4837457A (en) | 1986-12-19 | 1989-06-06 | U.S. Philips Corp. | High voltage power transistor circuits |
| US4864197A (en) * | 1987-05-14 | 1989-09-05 | Digital Equipment Corp. | Horizontal deflection circuit for video display monitor |
| IT1250203B (it) | 1991-07-23 | 1995-04-03 | St Microelectronics Srl | Dispositivo di controllo della linearita' in stadi di deflessione orizzontale |
| KR0164547B1 (ko) * | 1996-01-22 | 1999-03-20 | 김광호 | 디스플레이 장치의 수평 귀선 시간 조정 및 펄스 피크 제한회로 |
| JPH10108034A (ja) | 1996-09-30 | 1998-04-24 | Sony Corp | 水平偏向回路 |
| US6124686A (en) * | 1997-08-18 | 2000-09-26 | Sony Corporation | Horizontal deflection circuit |
| JP6081267B2 (ja) * | 2013-03-29 | 2017-02-15 | 積水化成品工業株式会社 | ポリスチレン系複合樹脂粒子とその製造方法、発泡性粒子、発泡粒子及び発泡成形体 |
-
2001
- 2001-06-26 US US09/892,112 patent/US6479953B2/en not_active Expired - Fee Related
- 2001-08-20 EP EP01402193A patent/EP1185086A1/en not_active Withdrawn
- 2001-08-24 JP JP2001254792A patent/JP2002152548A/ja not_active Withdrawn
- 2001-08-24 MX MXPA01008629A patent/MXPA01008629A/es active IP Right Grant
- 2001-08-25 KR KR1020010051540A patent/KR100799942B1/ko not_active IP Right Cessation
- 2001-08-25 CN CNB011410345A patent/CN1227894C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100799942B1 (ko) | 2008-02-01 |
| US6479953B2 (en) | 2002-11-12 |
| MXPA01008629A (es) | 2004-08-11 |
| US20020060531A1 (en) | 2002-05-23 |
| EP1185086A1 (en) | 2002-03-06 |
| CN1345158A (zh) | 2002-04-17 |
| CN1227894C (zh) | 2005-11-16 |
| KR20020016600A (ko) | 2002-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08317244A (ja) | 偏向回路 | |
| CA2040253C (en) | High voltage stabilization circuit for video display apparatus | |
| US4516058A (en) | Linearity corrected horizontal deflection circuit | |
| JP3617669B2 (ja) | テレビジョン偏向装置 | |
| US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
| KR950009649B1 (ko) | 라인 편향회로 | |
| KR930012094B1 (ko) | 집속 전압 발생용 회로 | |
| JPH0817447B2 (ja) | 陰極線管用の偏向回路 | |
| US5260628A (en) | Deflection distortion correction circuit | |
| JPS61242471A (ja) | 水平偏向帰線時間切換回路 | |
| US5994852A (en) | Wide band high voltage stabilizing circuit | |
| JP2573940B2 (ja) | 偏向装置 | |
| JP2002152548A (ja) | 帰線容量性変圧機能を備えた偏向回路 | |
| JPH03184479A (ja) | フォーカス電圧発生装置 | |
| JP3271581B2 (ja) | 偏向高圧一体型電源装置 | |
| US4607195A (en) | Picture display device comprising a power supply circuit and a line deflection circuit | |
| JPH0311146B2 (ja) | ||
| US6222330B1 (en) | Horizontal deflecting circuit | |
| US5262684A (en) | Driving circuit for horizontal output circuit | |
| US5485062A (en) | Horizontal deflection circuit for a television set | |
| JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
| US5087863A (en) | Feedback arrangement in a deflection circuit | |
| KR20010080642A (ko) | 라인 편향 회로, 동적 ｓ 수정 회로, 디스플레이 장치 | |
| GB2098424A (en) | Horizontal driver and linearity circuit | |
| JP2002135615A (ja) | フィードバック制御型容量性変圧機能を備えた偏向回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051212 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060307 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060802 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060816 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060908 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090706 |