JP2002151542A - 半導体パッケージの製造方法および半導体パッケージ製造装置 - Google Patents

半導体パッケージの製造方法および半導体パッケージ製造装置

Info

Publication number
JP2002151542A
JP2002151542A JP2000346897A JP2000346897A JP2002151542A JP 2002151542 A JP2002151542 A JP 2002151542A JP 2000346897 A JP2000346897 A JP 2000346897A JP 2000346897 A JP2000346897 A JP 2000346897A JP 2002151542 A JP2002151542 A JP 2002151542A
Authority
JP
Japan
Prior art keywords
semiconductor chip
load
platen
chip assembly
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000346897A
Other languages
English (en)
Inventor
Hitoshi Fujimoto
仁士 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000346897A priority Critical patent/JP2002151542A/ja
Publication of JP2002151542A publication Critical patent/JP2002151542A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップへの過剰な荷重印加による半導
体チップの破損を防止しつつ、ワイヤボンディングやダ
イボンディングを行なえるようにする。 【解決手段】 半導体パッケージの製造方法は、１以上
の半導体チップ２ｂ，２ｃと必要に応じて設けられる他
の部材とを組み合わせたものである半導体チップ結合体
１に対して下向きの荷重を伴う処理を行なう有荷重工程
を含み、前記有荷重工程は、下方から、荷重検出手段と
してのロードセル８を含むプラテン７ａを押し当てるこ
とで半導体チップ結合体１の下面を支持し、前記荷重検
出手段によって半導体チップ結合体１に加わる荷重を検
出しながら前記処理を行ない、かつ、前記荷重検出手段
で検出される荷重が所定の値を超える場合には前記処理
を停止するという条件下で行なう。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣ（Integrated
Circuit）チップなどといったチップ状の半導体装置
（以下、「半導体チップ」という。）を積層するなどし
て組み合わせた半導体パッケージを製造する際の製造方
法および製造装置に関するものである。
【０００２】
【従来の技術】携帯電話などに用いられるいわゆる「小
型パッケージ」として、ＳＲＡＭ（Static Random Acce
ss Memory）やフラッシュメモリなどのような２種類以
上のＩＣチップを上下に積層して一体形の製品としたパ
ッケージが近年実用化されている。
【０００３】本明細書では、こういったいわゆる小型パ
ッケージに例示されるように、用途に応じてパッド、フ
レーム、基板などに、１以上の半導体チップを搭載した
り、上下に積層するように搭載し、相互間の必要な電気
的接続を施し、パッケージとして完成した状態のもの
を、以下、「半導体パッケージ」というものとする。そ
の一例としての半導体パッケージ３０を、図１１に示
す。この半導体パッケージ３０の例では、フレーム３に
半導体チップ２が積層するように搭載され、ワイヤ６で
接続が行なわれている。
【０００４】また、半導体パッケージを作製するため
に、パッド、フレーム、基板などの部材に、１以上の半
導体チップ２を上下に積層するように搭載したものの、
半導体パッケージとしては未完成のもの、またはその搭
載の途中の段階にあるものを「半導体チップ結合体」と
いうものとする。その一例としての半導体チップ結合体
１を、図１２に示す。
【０００５】半導体パッケージ３０を作製するには、図
１３（ａ），（ｂ）に示すように、半導体チップ２を積
層して接着するダイボンディングを行なう。ダイボンデ
ィングでは、３次元ＮＣ制御によって移動可能なコレッ
ト１４によって、新たに搭載すべき半導体チップ２ａを
吸着保持して搬送し、図１３（ａ）に示すように、半導
体チップ結合体の上の接着剤が塗布された所望位置に上
側から降下して、図１３（ｂ）に示すように設置する。
この設置の際に、コレット１４の動作によって、半導体
チップ結合体および半導体チップ２ａにある程度の荷重
が加わる。
【０００６】このようにして新たな半導体チップ結合体
１を形成した後、図１４に示すように、半導体チップ結
合体１の半導体チップ２を加熱されたヒートブロックを
兼ねるプラテン７に接触させた状態で、ワイヤボンディ
ングを行なう。
【０００７】ワイヤボンディングに際しては、ワイヤ６
の先端は、キャピラリとよばれる筒状の部材（キャピラ
リ５）に保持されて半導体チップ２ｃの所望の箇所に押
し当てられるが、このときキャピラリ５を通じて半導体
チップ結合体１全体にある程度の荷重が及ぼされる。
【０００８】上述のようにダイボンディングやワイヤボ
ンディングの際に加わる荷重が過大となると、半導体チ
ップ２を破損したり、半導体チップ２の変位や振動を引
起したりするおそれがある。したがって、荷重が過大に
ならないように監視し、過大である場合には、不良品の
生産を避けるために、設備を停止する必要がある。
【０００９】
【発明が解決しようとする課題】従来は、ワイヤボンデ
ィングやダイボンディングの最中に半導体チップにかか
る荷重を測定する手段がなかったため、作用している荷
重が過大か否かを判断することは困難であった。
【００１０】また、この場合、半導体チップ２ｂの表面
にプラテン７を直接接触させるため、図１５に示すよう
に、半導体チップ２ｂの表面にシリコン屑などのように
高硬度の異物１３があれば、図１６に示すように、半導
体チップ２ｂとプラテン７との間に異物１３をかみ込
み、半導体チップ２ｂを局所的に破損するおそれがあっ
た。
【００１１】そこで、本発明では、半導体チップへの過
剰な荷重印加による半導体チップの破損を防止しつつ、
ワイヤボンディングやダイボンディングを行なえるよう
にする半導体パッケージの製造方法および半導体パッケ
ージ製造装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明に基づく半導体パッケージの製造方法の一つ
の局面では、１以上の半導体チップと必要に応じて設け
られる他の部材とを組み合わせたものである半導体チッ
プ結合体に対して下向きの荷重を伴う処理を行なう有荷
重工程を含み、上記有荷重工程は、下方から、荷重検出
手段を含むプラテンを押し当てることで上記半導体チッ
プ結合体の下面を支持し、上記荷重検出手段によって上
記半導体チップ結合体に加わる荷重を検出しながら上記
処理を行ない、かつ、上記荷重検出手段で検出される荷
重が所定の値を超える場合には上記処理を停止するとい
う条件下で行なわれるものである。
【００１３】上記構成を採用することにより、荷重が所
定の値を超える場合にはその事実を荷重検出手段でいち
はやく察知し、処理を停止することができるので、過大
な荷重印加によって半導体チップを破損することなく、
ワイヤボンディングやダイボンディングなどの有荷重工
程を行なうことができる。
【００１４】上記発明において好ましくは、上記有荷重
工程は、ワイヤの少なくとも一端を上記半導体チップ結
合体の上面に接続することによってワイヤボンディング
を施す工程を含む。この構成を採用することにより、過
大な荷重印加によって半導体チップを破損することな
く、安定してワイヤボンディングを行なうことができ
る。
【００１５】上記発明において好ましくは、上記有荷重
工程は、上記半導体チップ結合体に含まれるいずれかの
半導体チップを他の部材に接着させるためのボンディン
グを行なう工程を含む。この構成を採用することによ
り、過大な荷重印加によって半導体チップを破損するこ
となく、安定してダイボンディングを行なうことができ
る。
【００１６】また、上記目的を達成するため、本発明に
基づく半導体パッケージの製造方法の他の局面では、１
以上の半導体チップと必要に応じて設けられる他の部材
とを組み合わせたものである半導体チップ結合体の下面
に対して、下方から、気体を吹き付けるための噴出孔を
有するプラテンを接近させるプラテン接近工程と、上記
半導体チップ結合体の下面に対して、下方から、上記プ
ラテンを当接させるプラテン当接工程とを含み、上記プ
ラテン接近工程は、上記噴出孔から上記半導体チップ結
合体の下面に向けて空気を吹き付ける工程を含む。この
構成を採用することにより、半導体チップ結合体の下面
に付着する異物を吹き飛ばして除去することができる。
したがって、異物のかみ込みによる半導体チップの局所
的破壊を防止することができる。
【００１７】上記発明において好ましくは、上記プラテ
ン当接工程は、上記半導体チップ結合体の下面と上記プ
ラテンとが衝突する直前に、上記噴出孔から上記半導体
チップ結合体の下面に向けて空気を吹き付ける工程を含
む。この構成を採用することにより、空気の吹き付けに
よって抵抗力を生じさせ、半導体チップ結合体の下面と
プラテンとが衝突する相対速度を減じることができる。
したがって、衝突荷重を緩和することができる。
【００１８】また、上記目的を達成するため、本発明に
基づく半導体パッケージ製造装置の一つの局面では、１
以上の半導体チップと必要に応じて設けられる他の部材
とを組み合わせたものである半導体チップ結合体に上方
から下方への荷重を伴う処理である有荷重処理を行なう
際に上記半導体チップ結合体の下面を下方から支えるた
めのプラテンを備え、上記プラテンは、荷重検出手段を
含む。この構成を採用することにより、荷重検出手段に
よって半導体チップ結合体に加わる荷重を検出しながら
有荷重処理を行なうことができる。したがって、過大な
荷重がかかる際にはそのことを検出することができ、過
大な荷重による半導体チップの破損を防止することが可
能となる。
【００１９】上記発明において好ましくは、上記荷重検
出手段によって検出される荷重が所定の値以上になった
ときには上記有荷重処理を停止する、処理停止手段を備
える。この構成を採用することにより、所定値以上の荷
重となったときには処理停止手段によって有荷重処理を
停止することができるので、過大な荷重による半導体チ
ップの破損を防止することが可能となる。
【００２０】上記発明において好ましくは、上記プラテ
ンは、上記半導体チップ結合体の下面に向けて気体を吹
き付けるための噴出孔を有する。この構成を採用するこ
とにより、空気などの気体を吹き付けて、半導体チップ
結合体の下面に付着した異物を吹き飛ばしたり、衝突荷
重を緩和したりすることが可能となる。したがって、か
み込みによる半導体チップの局所的破壊や衝突荷重によ
る破壊を防止することが可能となる。
【００２１】上記発明において好ましくは、上記荷重検
出手段は歪みゲージを含む。この構成を採用することに
より、コンパクトな構造で荷重の検出を行なうことがで
きる。また、取り扱いも容易となる。
【００２２】また、上記目的を達成するため、本発明に
基づく半導体パッケージ製造装置の他の局面では、１以
上の半導体チップと必要に応じて設けられる他の部材と
を組み合わせたものである半導体チップ結合体に処理を
行なう際に上記半導体チップ結合体の下面を下方から支
えるためのプラテンを備え、上記プラテンは、上記半導
体チップ結合体の下面に向けて気体を吹き付けるための
噴出孔を有する。この構成を採用することにより、空気
などの気体を吹き付けて、半導体チップ結合体の下面に
付着した異物を吹き飛ばしたり、衝突荷重を緩和したり
することが可能となる。したがって、かみ込みによる半
導体チップの局所的破壊や衝突荷重による破壊を防止す
ることが可能となる。
【００２３】
【発明の実施の形態】（実施の形態１） （半導体パッケージ製造装置の構成）図１を参照して、
本発明に基づく実施の形態１における、半導体パッケー
ジ製造装置について説明する。この半導体パッケージ製
造装置は、半導体チップ結合体１に対して、ワイヤボン
ディングを行なうことによって、半導体パッケージ３０
を製造するためのものである。処理すべき半導体チップ
結合体１は、そのフレーム３の周縁部をフレーム押さえ
４と押さえブロック１５とによって保持される。半導体
チップ結合体１の下面、すなわち、半導体チップ結合体
１の最下層に位置する半導体チップ２ｂの下面に対して
は、下方からプラテン７ａが当接することとなってい
る。プラテン７ａはヒートブロックを兼ねており、半導
体チップ２ｂを加熱することができる。プラテン７ａに
接する半導体チップ２ｂを通じて、半導体チップ結合体
１全体が、ワイヤボンディングに必要な温度まで加熱さ
れる。
【００２４】半導体チップ結合体１の上方からは、ワイ
ヤ６を導くキャピラリ５が接近し、半導体チップ２ｃに
接触してワイヤボンディングを行なうことができるよう
になっている。
【００２５】ここで、プラテン７ａを抽出した斜視図を
図２（ａ）に示し、断面図を図２（ｂ）に示す。プラテ
ン７ａの上面は、チップ接触面１２であるが、その中央
には凹みがあり、荷重検出手段として、圧縮荷重を検出
できるタイプのロードセル８が埋め込まれている。ロー
ドセル８は、内部に歪みゲージを含んでおり、歪みゲー
ジで歪みを電気的に検出することができるようになって
いる。ロードセル８の上側の荷重検出部は、チップ接触
面１２に半導体チップ２の下面が接したときに、同じく
半導体チップ２の下面に当接されるように高さ方向の位
置を調整されている。
【００２６】この半導体パッケージ製造装置は、ロード
セル８によって検出される荷重が所定の値以上になった
ときはワイヤボンディングを停止する処理停止手段（図
示省略）を備える。処理停止手段としては、たとえば、
コンピュータにおいて荷重を監視し、荷重の値によって
処理停止信号を送信するような制御を行なうことが考え
られる。
【００２７】（半導体パッケージの製造方法）上述の半
導体パッケージ製造装置を用いた場合、キャピラリ５は
ワイヤボンディングの際にワイヤ６を接続すべき半導体
チップ２ｃに当接するが、その際に、半導体チップ結合
体１全体として、下向きの荷重を受ける。この荷重は、
荷重検出手段としてプラテン７ａの内部に埋め込まれた
ロードセル８によって検出される。ワイヤボンディング
の作業は、ロードセル８によって荷重を検出しながら行
なう。検出値は、図示しないコンピュータなどによって
監視される。荷重が所定の値を超える場合には、自動的
に、ワイヤボンディングの作業は停止されるように設定
されている。このような条件の下で、ワイヤボンディン
グを行なう。
【００２８】（作用・効果）上述のような半導体パッケ
ージの製造装置または製造方法を用いれば、キャピラリ
によって半導体チップに過大な荷重が加わるおそれのあ
るワイヤボンディングの処理の際には、荷重検出手段に
よって荷重を検出し、荷重が所定の値を超えた場合に
は、作業を停止できる条件の下で、ワイヤボンディング
を行なうことができるため、過大な荷重印加によって半
導体チップを破損することなく、ワイヤボンディングを
行なうことができる。
【００２９】なお、本実施の形態では、荷重検出手段と
して歪みゲージを内蔵したロードセルの例を挙げたが、
圧縮荷重を検出できるものであれば、他のタイプの荷重
センサであってもよい。
【００３０】（実施の形態２） （半導体パッケージ製造装置の構成）図３を参照して、
本発明に基づく実施の形態２における、半導体パッケー
ジ製造装置について説明する。この半導体パッケージ製
造装置は、ダイボンディングを行なうためのものであ
る。本実施の形態で示す例では、フレーム３を有する半
導体チップ結合体に対して半導体チップ２ａを結合す
る、または、基板などに対して半導体チップ２を結合す
ることとしてもよい。処理すべき半導体チップ結合体
は、そのフレーム３の周縁部をフレーム押さえ４によっ
て保持される。半導体チップ結合体１の下面、すなわ
ち、半導体チップ結合体１の最下層に位置する半導体チ
ップ２ｂの下面に対しては、下方からプラテン７ａによ
って支持することとなっている。プラテン７ａの構造
は、実施の形態１で説明したものと同じである。
【００３１】半導体チップ結合体の上方からは、半導体
チップ２ａを吸着保持したコレット１４が降下接近す
る。コレット１４はそのまま半導体チップ２ａを半導体
チップ結合体の上の接着剤が塗布された所望位置に、設
置する。
【００３２】コレット１４が半導体チップ２ａを設置す
る際には、コレット１４と、半導体チップ２ｂの下面に
対して下方から当接するプラテン７ａとによって挟まれ
る形となり、半導体チップ結合体および半導体チップ２
ａに一定の圧力を加えることで、半導体チップ２ａの接
着を確実にする。このようにして、ダイボンディングを
行なうことができる構造となっている。
【００３３】（半導体パッケージの製造方法）上述の半
導体パッケージ製造装置を用いた場合、ダイボンディン
グの際にプラテン７ａとコレット１４とに挟まれて圧力
を加えられることで、半導体チップ結合体および半導体
チップ２ａには、圧縮荷重が加わるが、この荷重は、荷
重検出手段としてプラテン７ａの内部に埋め込まれたロ
ードセル８によって検出される。ダイボンディングの作
業は、ロードセル８によって荷重を検出しながら行な
う。検出値は、図示しないコンピュータなどによって監
視される。荷重が所定の値を超える場合には、自動的
に、ダイボンディングの作業は停止されるように設定さ
れている。このような条件の下で、ダイボンディングを
行なう。
【００３４】（作用・効果）上述のような半導体パッケ
ージの製造装置または製造方法を用いれば、上下のプラ
テンによって半導体チップに過大な荷重が加わるおそれ
のあるダイボンディングの処理の際には、荷重検出手段
によって荷重を検出し、荷重が所定の値を超えた場合に
は、作業を停止できる条件の下で、ダイボンディングを
行なうことができるため、過大な荷重印加によって半導
体チップを破損することなく、ダイボンディングを行な
うことができる。
【００３５】なお、本実施の形態では、荷重検出手段と
して歪みゲージを内蔵したロードセルの例を挙げたが、
圧縮荷重を検出できるものであれば、他のタイプの荷重
センサであってもよい。
【００３６】実施の形態１，２では、ワイヤボンディン
グおよびダイボンディングの工程に本発明を適用する例
を順にそれぞれ説明したが、半導体チップ結合体に下向
きの荷重を及ぼす他の種類の処理においても、本発明は
適用可能である。
【００３７】（実施の形態３） （半導体パッケージ製造装置の構成）図４を参照して、
本発明に基づく実施の形態３における、半導体パッケー
ジ製造装置について説明する。この半導体パッケージ製
造装置は、フレーム３を有する半導体チップ結合体１に
対して、ワイヤボンディングを行なうことによって、半
導体パッケージ３０を製造するためのものである。処理
すべき半導体チップ結合体１は、フレーム３をフレーム
押さえ４によって保持される。半導体チップ結合体１の
下面、すなわち、半導体チップ結合体１の最下層に位置
する半導体チップ２の下面に対しては、下方からプラテ
ン７ｂが当接することとなっている。プラテン７ｂはヒ
ートブロックを兼ねており、半導体チップ２を加熱する
ことができる。プラテン７ｂに接する半導体チップ２を
通じて、半導体チップ結合体１は、ワイヤボンディング
に必要な温度まで加熱される。
【００３８】ここで、プラテン７ｂを抽出した斜視図を
図５に示し、断面図を図６に示す。プラテン７ｂの上面
は、チップ接触面１２であるが、その中央には凹部１０
がある。凹部１０の底面には複数の噴出穴１１が設けら
れている。図６の矢印に示すように、噴出穴１１から
は、空気を吹き出させることが可能な構造となってい
る。
【００３９】（半導体パッケージの製造方法）ワイヤボ
ンディングに先立って、プラテン接近工程として、フレ
ーム押さえ４によって保持された半導体チップ結合体１
の下面に対して、プラテン７ｂが下方から接近する。こ
のとき、図７に示すように、半導体チップ結合体１の下
面に、シリコン屑などの異物１３が付着している場合が
ある。このプラテン接近工程において、図８に示すよう
に、噴出孔１１から空気を吹き付けることによって、異
物１３を半導体チップ結合体１の下面から吹き飛ばす。
【００４０】次に、プラテン当接工程として、図９に示
すように、半導体チップ結合体１の下面にプラテン７ｂ
を当接させる。ここで、好ましくは、プラテン当接工程
において、図１０に示すように、衝突の直前に噴出孔１
１から空気を吹き付ける。「衝突の直前」とは、たとえ
ば、プラテン７ｂの移動を制御するプログラムの設定
上、プラテン７ｂが最も半導体チップ結合体１側に接近
することとなる、いわゆる下死点に到達する若干手前で
ある。具体的には、たとえば、プラテン７ｂの移動がＮ
Ｃ制御でなされているとき、ＮＣの数パルス分手前とす
ることが望ましい。
【００４１】このようにして、半導体チップ結合体１の
下面にプラテン７ｂを当接させ、ワイヤボンディングを
行なう。
【００４２】（作用・効果）上述のような半導体パッケ
ージの製造装置または製造方法を用いれば、半導体チッ
プ結合体の下面に異物が付着していたとしても、空気流
で吹き飛ばすことで除去することができる。その結果、
異物のかみ込みによる半導体チップの局所的破壊を防止
することができる。
【００４３】また、半導体チップ結合体とプラテンとが
衝突する直前に空気流を半導体チップ結合体の下面に当
てることで、半導体チップ結合体とプラテンとの間の接
近する向きの移動に一定の抵抗力を生じさせ、半導体チ
ップ結合体１の下面とプラテン７ｂとが衝突する相対速
度を減じることができる。その結果、衝突する際に作用
する衝突荷重を緩和することができる。
【００４４】プラテン接近工程における異物除去を目的
とした空気吹き付けは、継続的に、または常時、行なっ
ていてもよい。たとえば、プラテン接近工程における空
気吹き付けを常時継続したまま、その途中の一時期のみ
プラテン当接工程における衝突荷重緩和を目的とした空
気吹き付けとして、やや強めのパルス状の空気流を発す
ることとしてもよい。
【００４５】なお、ここでは、ワイヤボンディングを行
なうためにプラテンを当接させる工程を対象に例示した
が、ダイボンディングなど、他の処理のためにプラテン
を当接させる工程に対しても適用可能である。
【００４６】なお、今回開示した上記実施の形態はすべ
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
【００４７】
【発明の効果】本発明によれば、半導体チップ結合体に
加わる荷重が所定の値を超える場合にはその事実を荷重
検出手段でいちはやく察知し、処理を停止することがで
きるので、過大な荷重印加によって半導体チップ結合体
に含まれる半導体チップを破損することなく、ワイヤボ
ンディングやダイボンディングなどの有荷重工程を行な
うことができる。
【図面の簡単な説明】
【図１】 本発明に基づく実施の形態１における半導体
パッケージ製造装置による作業の説明図である。
【図２】 本発明に基づく実施の形態１における半導体
パッケージ製造装置のプラテンを示す図である。（ａ）
は、斜視図であり、（ｂ）は、断面図である。
【図３】 本発明に基づく実施の形態２における半導体
パッケージ製造装置による作業の説明図である。
【図４】 本発明に基づく実施の形態３における半導体
パッケージ製造装置による作業の説明図である。
【図５】 本発明に基づく実施の形態３における半導体
パッケージ製造装置のプラテンの斜視図である。
【図６】 本発明に基づく実施の形態３における半導体
パッケージ製造装置のプラテンの断面図である。
【図７】 本発明に基づく実施の形態３における半導体
パッケージ製造装置の動作の第１の説明図である。
【図８】 本発明に基づく実施の形態３における半導体
パッケージ製造装置の動作の第２の説明図である。
【図９】 本発明に基づく実施の形態３における半導体
パッケージ製造装置の動作の第３の説明図である。
【図１０】 本発明に基づく実施の形態３における半導
体パッケージ製造装置の動作の第４の説明図である。
【図１１】 従来技術に基づく半導体パッケージの正面
図である。
【図１２】 従来技術に基づく半導体パッケージの正面
図である。
【図１３】 （ａ），（ｂ）は、従来技術に基づくダイ
ボンディングの説明図である。
【図１４】 従来技術に基づくワイヤボンディングの説
明図である。
【図１５】 従来技術におけるプラテンを接近させる状
況の説明図である。
【図１６】 従来技術におけるプラテンを当接させた状
態の説明図である。
【符号の説明】
１ 半導体チップ結合体、２，２ａ，２ｂ，２ｃ 半導
体チップ、３ フレーム、４ フレーム押さえ、５ キ
ャピラリ、６ ワイヤ、７，７ａ，７ｂ プラテン、８
ロードセル、９ 歪みゲージ、１０ 凹部、１１ 噴
出孔、１２ チップ接触面、１３ 異物、１４ コレッ
ト、１５ 押さえブロック、３０ 半導体パッケージ。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 １以上の半導体チップと必要に応じて設
    けられる他の部材とを組み合わせたものである半導体チ
    ップ結合体に対して下向きの荷重を伴う処理を行なう有
    荷重工程を含み、 前記有荷重工程は、下方から、荷重検出手段を含むプラ
    テンを押し当てることで前記半導体チップ結合体の下面
    を支持し、前記荷重検出手段によって前記半導体チップ
    結合体に加わる荷重を検出しながら前記処理を行ない、
    かつ、前記荷重検出手段で検出される荷重が所定の値を
    超える場合には前記処理を停止するという条件下で行な
    われるものである、半導体パッケージの製造方法。
  2. 【請求項２】 前記有荷重工程は、ワイヤの少なくとも
    一端を前記半導体チップ結合体の上面に接続することに
    よってワイヤボンディングを施す工程を含む、請求項１
    に記載の半導体パッケージの製造方法。
  3. 【請求項３】 前記有荷重工程は、前記半導体チップ結
    合体に含まれるいずれかの半導体チップを他の部材に接
    着させるためのボンディングを行なう工程を含む、請求
    項１に記載の半導体パッケージの製造方法。
  4. 【請求項４】 １以上の半導体チップと必要に応じて設
    けられる他の部材とを組み合わせたものである半導体チ
    ップ結合体の下面に対して、下方から、気体を吹き付け
    るための噴出孔を有するプラテンを接近させるプラテン
    接近工程と、 前記半導体チップ結合体の下面に対して、下方から、前
    記プラテンを当接させるプラテン当接工程とを含み、 前記プラテン接近工程は、前記噴出孔から前記半導体チ
    ップ結合体の下面に向けて空気を吹き付ける工程を含
    む、半導体パッケージの製造方法。
  5. 【請求項５】 前記プラテン当接工程は、前記半導体チ
    ップ結合体の下面と前記プラテンとが衝突する直前に、
    前記噴出孔から前記半導体チップ結合体の下面に向けて
    空気を吹き付ける工程を含む、請求項４に記載の半導体
    パッケージの製造方法。
  6. 【請求項６】 １以上の半導体チップと必要に応じて設
    けられる他の部材とを組み合わせたものである半導体チ
    ップ結合体に上方から下方への荷重を伴う処理である有
    荷重処理を行なう際に前記半導体チップ結合体の下面を
    下方から支えるためのプラテンを備え、前記プラテン
    は、荷重検出手段を含む、半導体パッケージ製造装置。
  7. 【請求項７】 前記荷重検出手段によって検出される荷
    重が所定の値以上になったときには前記有荷重処理を停
    止する、処理停止手段を備える、請求項６に記載の半導
    体パッケージ製造装置。
  8. 【請求項８】 前記プラテンは、前記半導体チップ結合
    体の下面に向けて気体を吹き付けるための噴出孔を有す
    る、請求項６または７に記載の半導体パッケージ製造装
    置。
  9. 【請求項９】 前記荷重検出手段は歪みゲージを含む、
    請求項６から８のいずれかに記載の半導体パッケージ製
    造装置。
  10. 【請求項１０】 １以上の半導体チップと必要に応じて
    設けられる他の部材とを組み合わせたものである半導体
    チップ結合体に処理を行なう際に前記半導体チップ結合
    体の下面を下方から支えるためのプラテンを備え、前記
    プラテンは、前記半導体チップ結合体の下面に向けて気
    体を吹き付けるための噴出孔を有する、半導体パッケー
    ジ製造装置。
JP2000346897A 2000-11-14 2000-11-14 半導体パッケージの製造方法および半導体パッケージ製造装置 Withdrawn JP2002151542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000346897A JP2002151542A (ja) 2000-11-14 2000-11-14 半導体パッケージの製造方法および半導体パッケージ製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000346897A JP2002151542A (ja) 2000-11-14 2000-11-14 半導体パッケージの製造方法および半導体パッケージ製造装置

Publications (1)

Publication Number Publication Date
JP2002151542A true JP2002151542A (ja) 2002-05-24

Family

ID=18820707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000346897A Withdrawn JP2002151542A (ja) 2000-11-14 2000-11-14 半導体パッケージの製造方法および半導体パッケージ製造装置

Country Status (1)

Country Link
JP (1) JP2002151542A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103286A (ja) * 2012-11-21 2014-06-05 New Japan Radio Co Ltd ワイヤボンディング装置
US20190276363A1 (en) * 2014-08-25 2019-09-12 Taiheiyo Cement Corporation Cement composition and manufacturing method for cement cured body using same
CN113035725A (zh) * 2021-02-25 2021-06-25 北京时代民芯科技有限公司 一种深腔键合方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103286A (ja) * 2012-11-21 2014-06-05 New Japan Radio Co Ltd ワイヤボンディング装置
US20190276363A1 (en) * 2014-08-25 2019-09-12 Taiheiyo Cement Corporation Cement composition and manufacturing method for cement cured body using same
CN113035725A (zh) * 2021-02-25 2021-06-25 北京时代民芯科技有限公司 一种深腔键合方法
CN113035725B (zh) * 2021-02-25 2024-04-02 北京时代民芯科技有限公司 一种深腔键合方法

Similar Documents

Publication Publication Date Title
US8640943B2 (en) Fabrication method of semiconductor integrated circuit device
US9343338B2 (en) Pick-up method of die bonder and die bonder
US10639875B2 (en) Wafer bonding apparatus and wafer bonding system including the same
KR101384494B1 (ko) 다이 본더 및 본딩 방법
KR20200133634A (ko) 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법
KR100895520B1 (ko) 와이어 본딩 장치, 와이어 본딩 장치의 만곡 회로 기판고정 방법, 및 이를 위한 프로그램을 기억하는 컴퓨터판독가능한 기억매체
US6237833B1 (en) Method of checking wirebond condition
JP2002151542A (ja) 半導体パッケージの製造方法および半導体パッケージ製造装置
US11515285B2 (en) Methods of optimizing clamping of a semiconductor element against a support structure on a wire bonding machine, and related methods
CN110071058B (zh) 键合机用键合工具、半导体元件键合用键合机及相关方法
JP6914815B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
JP2008270278A (ja) 半導体製造装置および半導体装置の製造方法
JP4796610B2 (ja) 半導体集積回路装置の製造方法
US6164518A (en) Wire bonding method and apparatus
KR101165031B1 (ko) 와이어 본딩 방법
JP2008130727A (ja) 半導体装置の製造方法及びそれに用いられるチップボンダ
WO2024147188A1 (ja) 半導体チップのアライメント方法、接合方法、電子部品製造装置、並びに電子部品製造システム
KR100641342B1 (ko) 스트립 형상 인쇄회로기판의 세정장치 및 방법
KR100363577B1 (ko) 반도체 제조공정의 트리밍 및 포밍성형장치
US20230290666A1 (en) Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device
JPH0126174B2 (ja)
KR100670589B1 (ko) 다이어태치 장치
JP2904194B2 (ja) ワイヤーボンディング装置
JPH02246233A (ja) ダイボンダ
JPH01241138A (ja) 半導体装置のワイヤボンディング方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205