JP2002134758A

JP2002134758A - 半導体磁気センサ

Info

Publication number: JP2002134758A
Application number: JP2000321776A
Authority: JP
Inventors: Mitsuteru Kimura; 光照木村
Original assignee: Individual
Current assignee: Individual
Priority date: 2000-10-20
Filing date: 2000-10-20
Publication date: 2002-05-10

Abstract

(57)【要約】【課題】ダイオードの二重注入キャリアの磁場偏向を利
用する磁気センサにおいて、超小型で、経時変化の極め
て少なく、高感度で、駆動回路や増幅回路などと集積化
できる磁気センサを提供することを目的とする。【解決手段】高抵抗領域を介して第１導電型領域と第２
導電型領域とを接合してある半導体の磁気センサとして
のダイオードを、ＳＯＩ基板などの電気絶縁体上の単結
晶半導体薄膜層に形成し、キャリアの再結合層を高抵抗
領域の一方の表面付近に形成し、さらに二重注入キャリ
アが高抵抗領域のみを流れるように、単結晶半導体薄膜
層の一部をエッチ除去するか、部分酸化するなどして、
第１導電型領域と第２導電型領域とを高抵抗領域を除き
絶縁分離するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体を用いた高
感度の磁気センサに関するものであり、極めて小型で、
かつ、低消費電力で、磁界の大きさと方向が検出できる
とので、磁気ヘッド、電流センサ、磁界センサや地磁気
センサなどとして利用できるものである。

【０００２】

【従来の技術】従来、図１に示すように、Ｇｅなどの細
長い高抵抗単結晶半導体の両端の一方の端に第１導電型
領域１である、たとえばp型領域（ｐ＋）、他端に第２
導電型領域２である、たとえばｎ型領域（ｎ＋）を形成
し、これらのp型領域とｎ型領域との間の高抵抗領域３
（ここでは、真性半導体領域であるｉ領域を使用）の一
方の表面に欠陥などを形成して、キャリアの再結合層４
を形成しておいたデバイスで、ｐ型領域とｎ型領域との
間に順方向バイアスを印加して、キャリアの二重注入状
態で磁場Ｂを印加し、二重注入されたキャリアである電
子（−）と正孔（＋）が共に再結合領域にローレンツ力
により曲げられたときには、流れるキャリアが再結合に
より消滅し少なくなるので、二重注入が抑止される傾向
になると共にダイオード抵抗が高抵抗になり、ダイオー
ド電流が小さくなる。また、逆に二重注入された電子と
正孔のキャリアが共に再結合領域とは反対側に曲げられ
たときには、再結合が起こりにくい非再結合領域５とし
ているので、二重注入キャリアが十分流れ、ダイオード
抵抗が小さくなり、大きなダイオード電流が流れるとい
う原理を用いた半導体ダイオードの磁気センサがＳＭＤ
として商品化されている。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
このタイプの磁気センサは、二重注入されたキャリアの
寿命内で微弱な磁場でキャリアを偏向し表面付近の再結
合層まで到達する必要があるため、キャリア寿命が長
く、移動度が大きいGe単結晶を用いていたが、表面安定
化できる熱酸化膜などが形成できないという問題があ
り、このため同一基板に駆動回路や増幅回路などを集積
化することが当時の技術では困難であった。また、単体
の素子として扱うため厚み数百μｍ程度が必要で、磁気
感度を大きくするには長さ1mm程度以上の細長い棒状の
単結晶基板を用いる必要があるというように、第１導電
型領域と第２導電型領域との間の高抵抗領域の長さを大
きくする必要があった。このため比較的大きなデバイス
になり、厚みが大きい分大きな電流が流れ、電力消費も
大きく、更に、高密度記録の磁気センサとして使用する
には大きすぎるという問題があった。更に、再結合領域
を半導体表面を荒らすなどしてキャリアトラップや再結
合用欠陥を形成しており、表面安定化できる熱酸化膜な
どが形成できないために、経時変化が大きくなるという
問題や製作したセンサの特性のばらつきなど画一的なデ
バイスの形成が困難であるといった問題があった。

【０００４】本発明は、半導体ダイオードの二重注入キ
ャリアの磁場による偏向と再結合に基づく磁気抵抗変化
を利用するという上述した半導体磁気センサの基本原理
は同一であるが、半導体の最新の集積化技術が利用で
き、超小型、低消費電力、経時変化の極めて少なく、高
感度であり、駆動回路、増幅回路や各種補償回路などを
集積化できる半導体磁気センサを提供することを目的と
する。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の請求項１に係わる半導体磁気センサは、
高抵抗領域を介して第１導電型領域と第２導電型領域と
を接合してある半導体のダイオードの順方向二重注入状
態で磁場を印加し、二重注入されたキャリアである電子
と正孔の表面付近に形成してある再結合層での再結合に
よるダイオード電流（印加電圧一定の下では磁気抵抗変
化となる）の磁場依存性を検出する半導体磁気センサに
おいて、このダイオードを電気絶縁体上に形成してあ
る、たとえば５０μｍ以下の厚みの単結晶半導体薄膜層
に形成することにより達成される。ここで、５０μｍ以
下程度の厚みの単結晶半導体薄膜層に形成することは、
二重注入キャリアが弱い磁場により偏向された時、キャ
リア寿命以内に厚み方向の表面、特に再結合層に到達で
きる程度の厚みを考慮したものである。すなわち、半導
体のダイオードの順方向二重注入状態で第１導電型領域
から高抵抗領域に注入されたキャリアと第２導電型領域
から高抵抗領域に注入されたキャリアとが互いに逆方向
にドリフトするとき、これらのキャリアはドリフト方向
には電界があるので、実効的にキャリアの寿命が長くな
り、遠くまでキャリアが生きて届くが、電界の働かない
厚み方向にはキャリアの届く距離が長くない。このた
め、厚みが大きいと、厚み方向の深い所で高抵抗領域に
注入されたキャリアは、弱い磁場の下では、表面付近に
形成されたキャリアの再結合層まで到達できなくなり、
磁場感度が小さくなってしまうという問題があり、単結
晶半導体薄膜層を５０μｍ以下程度に薄くする必要があ
る。また、本発明の半導体磁気センサは、半絶縁GaAs基
板上の単結晶GaAs薄膜層に形成してもよい。単結晶GaAs
は、キャリアの移動度が大きいので、大きな磁気感度に
することができる。

【０００６】本発明の請求項２に係わる半導体磁気セン
サは、電気絶縁体上の単結晶半導体薄膜層を持つ基板と
して、ＳＯＩ基板を用いた場合であり、特に絶縁体上に
形成したシリコン単結晶薄膜層（ＳＯＩ基板）を用いた
場合は、現在の成熟した半導体の集積化技術（IC化技
術）が使用できるので、安価で、画一的で、大量生産性
のある高精度の超小型の半導体磁気センサが形成できる
ばかりでなく、同一基板上にセンサの駆動回路、増幅回
路や各種補償回路などの周辺回路を集積化できるという
利点を持つ。

【０００７】ＳＯＩ基板として、シリコン単結晶基板上
に形成してあるシリコンの酸化膜とその上に形成してあ
るシリコンの単結晶半導体薄膜層から成る基板を用いて
もよく、シリコンと格子定数の合う絶縁基板であるサフ
ァイア基板上にエピタキシャルシリコンの単結晶半導体
薄膜層を成長させた基板を用いてもよい。

【０００８】本発明の請求項３に係わる半導体磁気セン
サは、たとえば２μｍ以下の絶縁層である電気絶縁体を
持つＳＯＩ基板の導電性の下地基板に電圧を印加し、ダ
イオードの第１導電型領域と第２導電型領域との間のシ
リコン単結晶半導体薄膜層の領域がｐ型かｎ型であり、
必ずしも高抵抗でなくともＳＯＩ基板の絶縁層である電
気絶縁体を介した静電誘導効果で空乏化し高抵抗領域に
なるようにした請求項２に記載の半導体磁気センサで、
言わばＳＯＩ基板の絶縁層を介してＭＯＳ構造を形成
し、ゲート電圧によりシリコン単結晶半導体薄膜層の二
重注入領域を空乏化して高抵抗化させるものである。

【０００９】高抵抗領域を真性半導体（ｉ領域）にする
と、第1導電型または第2導電型の形成のための不純物拡
散時に高抵抗領域に形成した拡散用マスクが効かず高抵
抗領域もどちらかの伝導型になってしまうことが多い。
このため、実際には他の領域の不純物拡散時に薄膜層で
ある高抵抗領域を真性半導体（ｉ領域）に保つことが困
難である。

【００１０】本発明の請求項4に係わる半導体磁気セン
サは、高抵抗領域を真性半導体、高抵抗率の第1導電型
または第2導電型の半導体層とした半導体磁気センサ
で、高抵抗領域が真性半導体であればもちろんである
が、真性半導体でなくとも、ダイオードに電圧が印加さ
れ、この領域にも電圧が印加されて、キャリアの二重注
入が生じる程度に高抵抗ならば、二重注入されたキャリ
アは電界によりこの高抵抗領域でドリフトするので、外
部から磁場を印加することによりキャリアを曲げること
が可能であり、磁気センサとして機能できる。

【００１１】本発明の請求項５に係わる半導体磁気セン
サは、単結晶半導体薄膜層のうち、ダイオード形成部分
以外の一部または全部をエッチ除去して、第１導電型領
域と第２導電型領域間を流れるダイオード電流は、ほと
んどすべてダイオードとしての上述の高抵抗領域のみを
介して流れるようにした半導体磁気センサである。第１
導電型領域と第２導電型領域には、ダイオードとしての
電極を形成する必要があり、どうしてもこれらの領域を
大きな面積にせざるを得ない。このために第１導電型領
域と第２導電型領域の周囲長が長くなり、第１導電型領
域と第２導電型領域を上述の二重注入キャリアがドリフ
トする高抵抗領域を除き、電気的に絶縁分離しないと磁
気感度を持たない電流が流れるので、相対的に磁気感度
を悪くするからである。

【００１２】本発明の請求項６に係わる半導体磁気セン
サは、半導体のダイオードの第１導電型領域と第２導電
型領域の少なくとも一方をエミッタとして作用させるよ
うに、少なくともその高抵抗領域側にエミッタとは逆の
導電型の薄い半導体のベース層を設け、このベース層と
エミッタとの間に順方向電圧を印加することにより、エ
ミッタからベース層を経て高抵抗領域に注入されるキャ
リアを増大させて、二重注入を促進するようにした半導
体磁気センサで、逆にベース層とエミッタとの間の順方
向電圧を調節することにより、二重注入開始電圧を制御
することもできる。すなわち、半導体のダイオードの高
抵抗領域を介して接合された第１導電型領域と第２導電
型領域に順方向電圧を印加しても、高抵抗領域での電圧
降下が大きく、第１導電型領域と高抵抗領域との接合お
よび第２導電型領域と高抵抗領域との接合には、なかな
か順方向電圧が印加されないため、かなりの順方向電圧
を印加しないと二重注入状態にならないこと、また、ダ
イオードの製作法のちょっとした違いにより二重注入開
始電圧に大きな違いが生じることがある。このために積
極的にキャリアを第１導電型領域、第２導電型領域また
はこれらの両方から高抵抗領域に注入させて、二重注入
が開始するようにすると共に、開始電圧を制御するよう
にするものである。このためには、たとえば、第１導電
型領域と第２導電型領域とをそれぞれp型とｎ型とし、
高抵抗領域をｉ領域、第２導電型領域であるｎ型をエミ
ッタとして作用させるとすれば、高抵抗領域をｉ領域と
第２導電型領域であるｎ型のｎエミッタとの間に、第２
導電型領域とは逆の導電型であるｐ型の薄い半導体ベー
ス層（ｐベース）を設け、この薄いｐベースとｎエミッ
タに順方向電圧を印加して、ｐベースを介して高抵抗領
域のｉ領域にｎエミッタからキャリアの電子を注入し
て、二重注入状態を誘発させるものである。本発明のこ
の構造は三端子構造と成るが、ｐベースは二重注入の制
御領域と考え、高抵抗領域を介した第１導電型領域と第
２導電型領域との基本構造には変わりがなく、第１導電
型領域と第２導電型領域の二端子間に順方向になるよう
な電圧を印加し、これらの二端子間を流れる電流の磁気
の依存性を検出するものなので、ダイオードを呼ぶこと
にしている。また、エミッタを第１導電型領域としても
同様なことが言える。もちろん、第１導電型領域と第２
導電型領域のどちらもエミッタになるような構造にして
もよく、このときは四端子構造になるが、あくまでも、
第１導電型領域と第２導電型領域との二端子間を流れる
電流の磁気依存性を検出することには違いがない。

【００１３】本発明の請求項７に係わる半導体磁気セン
サは、同一の半導体の基板に、この半導体磁気センサの
駆動回路、増幅回路、各種補償回路、演算回路、メモリ
回路、出力などを表示するための表示回路など、半導体
磁気センサの周辺回路や他の目的の集積回路と共に本発
明の半導体磁気センサを集積化するもので、本発明の半
導体磁気センサの製作工程は、ＣＭＯＳプロセスに適合
するので、１つのチップに他の集積回路と共に集積化す
ることにより、リード線が短くて済むことなどから外部
からの誘導雑音が小さくなり、高感度で、高性能の半導
体磁気センサが提供できるばかりでなく、たとえば、温
度センサ、湿度センサや光センサなどの他のセンサやそ
れらのセンサに必要な駆動回路などの集積回路と共に集
積化して多機能センサの装置を作製する場合、１つのチ
ップに集積化できるので、ばらばらで組み上げるより小
型でハンデイな装置が提供できるという利点がある。

【００１４】半導体磁気センサでは、電源電圧をバッテ
リーからの供給を考えると、一般に、二重注入の開始電
圧が小さい方が有利であり、更に、高抵抗領域をドリフ
トする二重注入キャリアにとっても大きなドリフト電圧
よりも小さなドリフト電圧の方が大きくキャリアが曲げ
られるので、二重注入の開始電圧が小さい方が磁気感度
が大きくなり有利である。

【００１５】

【発明の実施の形態】以下、本発明の半導体磁気センサ
の実施例について図面を参照して詳細に説明する。

【００１６】

【実施例１】図２は、本発明の半導体磁気センサの一実
施例としての概略図で、基板１０としてＳＯＩ基板（た
とえば、ｐ型シリコン（Ｓｉ）の下地基板１１上にシリ
コン酸化膜からなる電気絶縁体５０の１μｍ厚の絶縁層
が形成されてあり、その上に更に単結晶半導体薄膜層２
０が５μｍ厚に形成されたもの）を用い、第１導電型領
域１としてのｐ型半導体（以下、本明細書ではｐ型とし
て例示する）と第２導電型領域２のとしてのｎ型半導体
（以下、本明細書ではｎ型として例示する）および高抵
抗領域３を、単結晶半導体薄膜層２０に形成し、その周
りの単結晶半導体薄膜層２０をエッチング除去してエッ
チング除去部６０を形成してあり、第１導電型領域１の
ｐ型と第２導電型領域２のｎ型に順方向バイアスが印加
されたときに、高抵抗領域３を介してのみ電流が流れる
ようにした例である。

【００１７】また、高抵抗領域３の表面には、たとえ
ば、アルゴンガスと少量の酸素ガスを流しながらこれら
のガスのイオンでスパッタリングして表面に欠陥を形成
して再結合層４を形成したり、溶液などを利用して化学
的に表面を荒らす、または、物理的なスパッタリング欠
陥と化学的な反応の組み合わせなどして再結合層４を形
成してもよい。また、金や白金などをイオン注入法や拡
散技術で添加してキラーセンターとして作用させ、キャ
リアの再結合を促進させる再結合層４を形成してもよ
い。また、図３に示すように、高抵抗領域３に浅いp型
領域の再結合層４ｐとｎ型領域の再結合層４ｎとを一部
重ね合わせた再結合層４ａを形成しておき、その最表面
のみ高濃度不純物層にしてトンネリングによる導通状態
にして再結合層４を形成してもよい。更には、浅いp型
領域とｎ型領域とを重ね合わせずに形成し、これらのp
型領域とｎ型領域とをオーム性電極で短絡状態にするな
どで再結合層４を形成してもよい。なお、再結合層４を
形成するのに、アルゴンガスのみでスパッタリングして
表面に欠陥を形成しても良いが、一般にスパッタリング
して表面に欠陥を形成するとアモルファス状態となりや
すく、このアモルファス状態は、結晶化しようという性
質があるため、結晶中の欠陥は熱処理により修復されて
結晶化するので、結晶化を阻害する意味で、スッパッタ
リング時に少量の酸素を導入し、欠陥に酸化物を形成し
てその後の熱処理などによる結晶化の促進を防止すると
共に、経時変化を防止することができる。もちろん、ア
ルゴンガスのみでスパッタリングして表面に欠陥を形成
しのち、熱酸化して、欠陥付近を部分酸化したり、薬品
処理をしたりして、結晶化による経時変化を防止するこ
とができる。単結晶半導体薄膜層２０としてシリコンを
用いているので、酸化膜は極めて安定なSiO₂膜となるの
で、極めて経時変化の少ない安定な再結合層４が形成で
きる。

【００１８】また、基板１０としてＳＯＩ基板が用いら
れており、単結晶半導体薄膜層２０の高抵抗領域３に形
成してある再結合層４の裏面側はシリコンの熱酸化膜が
安定に形成されてあり、非再結合領域５となっているの
で、二重注入キャリアが磁場Ｂによりこの非再結合領域
５側に曲げられても再結合が極めて少なくなるので、ダ
イオード電流が流れやすくなる。磁場Bを印加しない場
合は、高抵抗領域３の厚みと長さにも大きく依存する
が、実際には高抵抗領域３の再結合層４側にも二重注入
キャリアの一部または大部分が拡散して到達するので、
再結合してキャリアは消滅しており、抵抗が高くなって
ダイオード電流が流れにくくなっている。しかし、磁場
Bによる二重注入キャリアの曲がりが非再結合領域５側
になったときは、大部分の二重注入キャリアが非再結合
領域５側を経由するので再結合が少なく、かつ、単なる
キャリアの通路の長さからくる磁気抵抗効果は極めて小
さいので、ダイオード電流はむしろ大きくなる。

【００１９】図２に示した本発明の半導体磁気センサの
素子部分における製作工程の一例の概略を説明する。先
ず、基板１０として、ｐ型シリコン（Ｓｉ）の約５００
μｍ厚の下地基板１１上にシリコン酸化膜からなる電気
絶縁体５０の１μｍ厚の薄膜層が形成されてあり、その
上に更に２０Ωｃｍ程度のｐ⁻型の単結晶半導体薄膜層
２０が５μｍ厚に形成されたＳＯＩ基板を用いる。この
ＳＯＩ基板を熱酸化して全面にＳｉＯ₂から成る絶縁薄
膜５１を０．５μｍ厚に形成し、不純物拡散のマスクと
して用いる。その後、ダイオードの電極５０１、５０２
が形成される領域を確保したｐ型の第１導電型領域１
（たとえば、幅２００μｍ、長さ５００μｍ程度）とｎ
型の第２導電型領域２（たとえば、幅２００μｍ、長さ
５００μｍ程度）および高抵抗領域３（幅２０μｍ、長
さ５０μｍ程度）を残し、その周囲を一周して、公知の
フォトリソグラフィにより表面の絶縁薄膜５１および単
結晶半導体薄膜層２０をエッチング除去して、エッチ除
去部６０を形成する。２０Ωｃｍ程度のｐ⁻型の単結晶
半導体薄膜層２０でも５μｍ厚以下であれば、高抵抗領
域３が上述の長さと幅であれば十分高抵抗になり、高抵
抗領域３として動作する。

【００２０】一般に電子の移動度が正孔の移動度の３倍
程度大きいので、二重注入を起こしやすくするために高
抵抗領域３は、真性半導体であるｉ層か、ｐ⁻型の単結
晶半導体薄膜層２０を用いた方がよい。

【００２１】高抵抗領域３とｎ型の第２導電型領域２を
マスクして、ホウ素の熱拡散またはイオン注入技術によ
り、ｐ型の第１導電型領域１を形成し、その後、高抵抗
領域３と形成されたｐ型の第１導電型領域１をマスクし
て、リンの熱拡散またはイオン注入技術により、ｎ型の
第２導電型領域２を形成する。次に、高抵抗領域３上の
熱酸化膜の全部をエッチング除去した後、そこに薄い熱
酸化膜を形成するかまたは形成しないままで、スパッタ
リング装置を用いてアルゴンと少量の酸素ガス中で適当
なガス流量、電力と時間の調整でスッパタリングして、
この領域の表面層部分に欠陥を形成させて再結合層４を
形成する。その後、各第１導電型領域１と第２導電型領
域２からのオーム性電極５０１，５０２形成のための窓
であるコンタクトホール４１１，４１２を形成し、その
後、たとえばアルミニウム薄膜による電極５０１，５０
２を形成する。なお、ここでは、工程を省略したが表面
安定化のためにｐ型の第１導電型領域１とｎ型の第２導
電型領域２および高抵抗領域３の段差部分の周囲は、エ
ッチング除去後、露出せずに熱酸化膜の形成をしてい
る。このようにして作成した半導体のダイオードは、そ
の周囲がエッチング除去してエッチング除去部６０にし
てあるので、ダイオード電流Ｉはリーク電流がほとんど
なく高抵抗領域３を通してのみ流れるので、磁気に感応
する二重注入電流が主体となり高感度となる。

【００２２】また、ここでは省略するがＳＯＩ基板に形
成してあるので、この同一シリコン基板に駆動回路、増
幅回路、表示回路、各種補償回路などのＩＣ回路を形成
し小型化、高性能化することができることは言うまでも
ない。

【００２３】図２は、シリコンチップの端部に磁気感応
部である高抵抗領域３、特に再結合層４を形成した例
で、磁気ヘッドなどに好適である。また同図には、駆動
電源Ｅ、検出抵抗Ｒ、出力Ｖ０も示してある。

【００２４】このようにして作成した本発明の半導体磁
気センサの半導体ダイオードに、順方向電圧を印加して
いくと、図４に示すように、最初の電流・電圧特性はほ
ぼ一次直線であるが、その後電圧を印加し続けるとキャ
リアの二重注入状態になり、磁場Ｂを印加しない場合
（Ｂ＝０）には電流・電圧特性はほぼ二次曲線になる。
また、磁場Ｂを印加して二重注入キャリアが再結合層４
に曲げられるようにすると（たとえば、Ｂ＝５００
Ｇ）、二重注入キャリアが再結合により失われるように
なるので二重注入が起こりにくくなり、電流Ｉが流れに
くくなる。磁場Ｂを逆向きに印加して二重注入キャリア
が非再結合層５に曲げられるようにすると（たとえば、
Ｂ＝―５００Ｇ）、二重注入キャリアは再結合により失
われにくくなるので、二重注入は起こりやすくなり電流
Ｉが大きく流れるようになる。

【００２５】また、半導体ダイオードの磁気センサの感
応部である再結合層４を有する高抵抗領域３は、単結晶
半導体薄膜層２０に形成してあるので、高抵抗領域３が
短く小型でありながら、順方向電流Ｉが少なく、かつ低
電圧駆動できるので、低消費電力となり電池駆動のハン
デイな半導体磁気センサとなりえる。

【００２６】

【実施例２】図５には、本発明の半導体磁気センサの構
造を示す他の一実施例の概略図を示したもので、実施例
１の図２で示した構造とほぼ同様であるが、大きな違い
は単結晶半導体薄膜層２０に図２に示したようなエッチ
除去部６０を形成せず、単結晶半導体薄膜層２０を平坦
なまま使用した点にある。エッチ除去部６０の工程が省
けえるので製作工程が簡単になるが、ダイオードに順方
向電圧を印加したとき、狭い高抵抗領域３以外の領域を
流れる電流が高抵抗領域３を流れる電流に比べ無視でき
る程度に単結晶半導体薄膜層２０を真性半導体のような
高抵抗にすると共に、p型の第１導電型領域１とｎ型の
第２導電型領域２のうち、特に周囲面積の大きい部分は
離すように設計することが重要となる。この実施例で
は、電極５０１，５０２の電極パッドは、基板１０上に
形成された熱酸化膜から成る絶縁薄膜５１上に形成し
て、p型の第１導電型領域１とｎ型の第２導電型領域２
の周囲面積をできるだけ小さくなるようにしている。

【００２７】また、ここでは図示しないが、単結晶半導
体薄膜層２０を平坦なまま使用して、ダイオードに順方
向電圧を印加したとき、狭い高抵抗領域３以外の領域を
流れる電流が高抵抗領域３を流れる電流に比べ無視きる
ように単結晶半導体薄膜層２０にイオン注入などして真
性半導体のような高抵抗にしたり、部分酸化したりし
て、高抵抗領域３を除いてｐ型の第１導電型領域１とｎ
型の第２導電型領域２とを絶縁分離するようにしてもよ
い。

【００２８】

【実施例３】図６には、本発明の半導体磁気センサの構
造を示す他の一実施例の概略図を示したもので、図５に
示した半導体磁気センサと同様にエッチ除去部６０を形
成せず、単結晶半導体薄膜層２０を平坦なまま使用した
場合であるが、大きな違いは、半導体のダイオードのｐ
型の第１導電型領域１をエミッタ１０１として作用させ
るように、その高抵抗領域３側にエミッタ１０１とは逆
の導電型であるｎ型の薄い半導体のベース層１１３を設
け、このベース層１１３とエミッタ１０１との間に順方
向電圧を印加することにより、ｐ型エミッタ１０１から
ｎ型のベース層１１３を経て高抵抗領域３に注入される
正孔数を増大させて、二重注入を促進するようにしたこ
とである。ｎ型のベース層１１３の形成法について述べ
ると、まず、ｎ型のベース層１１３を不純物拡散により
形成しておき、その後、ｎ型のベース層１１３の拡散窓
のうち少なくとも高抵抗領域３側は、ベース層１１３の
拡散窓を通してｐ型エミッタ１０１をホウ素の熱拡散す
れば、エミッタ１０１と高抵抗領域３との間に狭いｎ型
のベース層１１３を形成することができる。ｐ型の第１
導電型領域１とｎ型の第２導電型領域２およびベース層
１１３にコンタクトホール４１１、４１２、４１３を形
成して、その後、電極５０１、５０２、５０３を形成す
る。

【００２９】また、前述のようにベース層１１３とエミ
ッタ１０１との間の順方向電圧を調節することにより、
二重注入開始電圧を制御することもできる。

【００３０】動作は、先ず、高抵抗領域３の長さと厚み
にも依るが、例えば５Ｖ以上印加しないと二重注入開始
しない図６のような高抵抗領域３を介したｐ型の第１導
電型領域１とｎ型の第２導電型領域２から成るダイオー
ドに順方向電圧３Ｖを印加しておく。この時にはもちろ
ん二重注入電流はまだ流れていない。しかし、ｐ型の第
１導電型領域１であるエミッタ１０１とベース層１１３
との間のｐｎ接合に順方向電圧を０．７Ｖ程度印加する
と、急に二重注入が開始し、ｐ型の第１導電型領域１と
ｎ型の第２導電型領域２との二端子間を流れる電流は、
急激に増大する。この状態で外部から磁場Ｂを基板１０
に平行に印加すると、その向きにより二重注入キャリア
が再結合層４側に曲げられれば電流Ｉは減少し、逆に非
再結合領域５側に曲げられれば電流Ｉは増加する。エミ
ッタ１０１とベース層１１３との間のｐｎ接合に印加す
る順方向電圧を大きくすれば、二重注入電流が流れ出す
ために必要なｐ型第１導電型領域１とｎ型第２導電型領
域２間の順方向印加電圧が小さくて済む。このようにエ
ミッタ１０１とベース層１１３間の順方向印加電圧の調
整により、ｐ型第１導電型領域１とｎ型第２導電型領域
２間の順方向印加電圧が制御できる。

【００３１】

【実施例４】図７には、本発明の半導体磁気センサの構
造を示す他の実施例として、強磁性体ヨーク３００と組
み合わせて磁気ヘッドを構成ししたときの一実施例の概
略図を示す。この例では、第１導電型領域１と第２導電
型領域２および高抵抗領域３を形成しているSOI基板１
０の単結晶半導体薄膜層２０をエッチ除去しエッチ除去
部６０を溝状に形成して分離し、第１導電型領域１と第
２導電型領域２の間を流れる電流は、高抵抗領域３を経
由しなければならないようにしている。例えば、軟磁性
体で強磁性体であるパーマロイの薄膜からなる強磁性体
ヨーク３００をスパッタリングと熱処理で形成し、公知
のフォトリソグラフィ技術によりパターン化し、表面ヨ
ーク部３１０ａ、３１０ｂおよび裏面の磁気抵抗を小さ
くするために幅広にした裏面ヨーク３２０を形成する。
表面ヨーク部３１０ａのうち記録媒体と接する個所は、
記録密度を上げるために先端を細くし読み出し用の磁気
ヘッド部の先端部３１１としている。なお、この例で
は、記録媒体の裏に高透磁率のフイルムが形成してある
場合で、磁気ヘッド部の先端部３１１と幅広にした裏面
のヨーク３２０とが近接配置してあり、高透磁率のフイ
ルムを介して磁気回路が形成されるもので、垂直磁気記
録などに使用する場合の例である。

【００３２】また、ここでは図示しないが、強磁性体の
ヨーク３００を基板１０の磁気感応部である高抵抗領域
３の形成してある側にのみ形成することもできる。

【００３３】また、ここでは図示しないが、基板１０以
外の外部に設けたヨークと組み合わせた閉磁気回路中に
本発明の半導体磁気センサの磁気感応部を設置すること
により、非接触電流センサなどへの応用も期待できる。

【００３４】上述の実施例は本発明の一実施例に過ぎ
ず、本発明の主旨および作用、効果が同一でありなが
ら、本発明の多くの変形があることは明らかである。

【００３５】

【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。

【００３６】本発明の半導体磁気センサでは、絶縁体上
の単結晶半導体薄膜層に、高抵抗領域を介したｐ型（第
１導電型領域）とｎ型（第２導電型領域）との接合を有
するダイオードが形成されており、この高抵抗領域の厚
み方向の表面付近にキャリアの再結合層が形成されてお
り、その厚み方向に磁場により曲げられた二重注入キャ
リアが小さな磁場でも有効に再結合層に到達できる程度
に薄い高抵抗領域なので、高感度で非常に小型かつ低電
圧駆動で低消費電力の磁気センサが提供できる。

【００３７】また、ＳＯＩ基板を用いた場合、容易にフ
ォトリソグラフィなどの半導体の集積化技術が用いるこ
とができるから、ここでは図示しないが、同一基板に半
導体磁気センサとその駆動回路、増幅回路、各種補償回
路、表示回路、演算回路、表示回路などの半導体磁気セ
ンサの周辺回路や他のセンサに関する集積回路なども一
緒に集積化できると共に低消費電力になるので、乾電池
や太陽電池による駆動などハンデイな磁気センサが提供
できる。また、ＳＯＩ基板を用いた場合、単結晶半導体
薄膜層が真性半導体ほどの高抵抗率でなくとも絶縁薄膜
を介して、下地基板にバイアスを印加することにより単
結晶半導体薄膜層の一部を空乏化して高抵抗領域にする
ことができる。

【００３８】また、高抵抗領域を介してのｐ型（第１導
電型領域）とｎ型（第２導電型領域）の接合を有するダ
イオードにおいて、少なくとも高抵抗領域とエミッタと
しての一方の導電型領域（例えば、第１導電型領域）と
の界面に異なる導電型の薄いベースを設けた場合に、エ
ミッタ・ベース間に順方向バイアスし、エミッタから薄
いベースを介して高抵抗領域にキャリア注入することに
より、ｐ型（第１導電型領域）とｎ型（第２導電型領
域）間の二重注入を促進することができると共に、その
二重注入開始電圧を制御することができる。また、ＣＭ
ＯＳ適合の微細加工技術を用いて磁気回路も集積化でき
るので、磁気センサとして各種の応用が期待できる。

【図面の簡単な説明】

【図１】従来からの半導体磁気センサの概念図である。

【図２】半導体磁気センサの一実施例の概略図で、基板
１０としてＳＯＩ基板を用い、単結晶半導体薄膜層エッ
チング除去部６０を形成した場合で、簡単な駆動回路も
図示してある。

【図３】半導体磁気センサの一実施例の概略図で、基板
１０としてＳＯＩ基板を用い、再結合層４として、ｐ型
とｎ型とを一部オーバーラップして高抵抗領域の表面付
近に形成した場合である。

【図４】半導体磁気センサのｐｉｎ構造ダイオードの順
方向バイアス電圧を印加した場合の電流・電圧特性の二
重注入状態での磁場依存性を示したグラフである。

【図５】半導体磁気センサの一実施例の概略図で、基板
１０としてＳＯＩ基板を用い、単結晶半導体薄膜層２０
にエッチング除去部６０を形成せず、平面のままで半導
体磁気センサのダイオードを形成した場合である。

【図６】半導体磁気センサの一実施例の概略図で、基板
１０としてＳＯＩ基板を用い、エミッタと狭いベースと
を形成し、二重注入を促進するようにした場合である。

【図７】半導体磁気センサの一実施例の概略図で、基板
１０としてＳＯＩ基板を用い、薄膜のヨークを用いた磁
気回路を同一基板上に形成し、磁気ヘッドに応用した場
合である。

【符号の説明】

１第１導電型領域２第２導電型領域３高抵抗領域４、４a、４ｐ、４ｎ再結合層５非再結合領域１０基板１１下地基板２０単結晶半導体薄膜層５０電気絶縁体５１，５１ａ、５１ｂ、５１ｃ絶縁薄膜６０エッチ除去部１０１エミッタ１１３ベース層３００磁気回路３１０、３１０ａ、３１０ｂ、３２０ヨーク３１１磁気ヘッド先端部４１１，４１２，４１３コンタクトホール５０１、５０２、５０３電極

Claims

【特許請求の範囲】

【請求項１】高抵抗領域（３）を介して第１導電型領域
（１）と第２導電型領域（２）とを接合してある半導体
のダイオードの順方向二重注入状態で磁場を印加し、表
面付近に形成してある再結合層（４）での二重注入され
たキャリアの再結合によるダイオード電流の磁場依存性
を検出する半導体磁気センサにおいて、該ダイオードを
電気絶縁体（５０）上の単結晶半導体薄膜層（２０）に
形成したことを特徴とする半導体磁気センサ。
【請求項２】電気絶縁体（５０）上の単結晶半導体薄膜
層（２０）を持つ基板（１０）として、ＳＯＩ基板とし
た請求項１記載の半導体磁気センサ。
【請求項３】ＳＯＩ基板の導電性の下地基板（１１）に
電圧を印加し、ダイオードの第１導電型領域（１）と第
２導電型領域（２）との間をＳＯＩ基板の絶縁層である
電気絶縁体（５０）を介した静電誘導効果で空乏化して
高抵抗領域（３）になるようにした請求項２に記載の半
導体磁気センサ。
【請求項４】高抵抗領域（３）を真性半導体、高抵抗率
の第１導電型または第２導電型の半導体層とした請求項
１または２に記載の半導体磁気センサ。
【請求項５】単結晶半導体薄膜層（２０）のうち、ダイ
オード形成部分以外の一部または全部をエッチ除去し
て、第１導電型領域（１）と第２導電型領域（２）間を
流れるダイオード電流は、ほとんどすべてダイオードの
高抵抗領域（３）のみを介して流れるようにした請求項
１乃至４のいずれかに記載の半導体磁気センサ。
【請求項６】半導体のダイオードの第１導電型領域
（１）と第２導電型領域（２）の少なくとも一方をエミ
ッタ（１０１）として作用させるように、少なくともそ
のエミッタ（１０１）の高抵抗領域（３）側にそのエミ
ッタ（１０１）とは逆の導電型の薄いベース層（１１
３）を設け、このベース層（１１３）とエミッタ（１０
１）との間に順方向電圧を印加することにより、エミッ
タ（１０１）からベース層（１１３）を経て高抵抗領域
（３）に注入されるキャリアを増大させることにより二
重注入を促進するようにした請求項１乃至５のいずれか
に記載の半導体磁気センサ。
【請求項７】同一の基板（１０）に他の集積回路と共に
集積化した請求項１乃至６のいずれかに記載の半導体磁
気センサ。