JP2002124838A - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JP2002124838A JP2002124838A JP2000311342A JP2000311342A JP2002124838A JP 2002124838 A JP2002124838 A JP 2002124838A JP 2000311342 A JP2000311342 A JP 2000311342A JP 2000311342 A JP2000311342 A JP 2000311342A JP 2002124838 A JP2002124838 A JP 2002124838A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- buffer
- signal
- level potential
- clamp level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 オフセット出力を適切に補正できる平均値ク
ランプ回路からなる半導体回路を得る。 【解決手段】 正弦波信号が入力される信号入力端子Ｖ
ＩＮ、クランプレベル電位信号が入力されるクランプレ
ベル電位入力端子ＣＰＩＮ、信号入力端子ＶＩＮに結合
コンデンサ１を介して接続される非反転入力端子を有し
平均値クランプ処理された信号出力を導出する第１のバ
ッファ２、クランプレベル電位入力端子ＣＰＩＮに接続
された非反転入力端子を有し第１のバッファ２における
非反転入力端子にクランプレベル電位信号を供給する第
２のバッファ３を備え、第１のバッファ２におけるオフ
セット出力について第１のバッファ２の非反転入力端子
にローパスフィルタ６を介しフィードバックを行う。
ランプ回路からなる半導体回路を得る。 【解決手段】 正弦波信号が入力される信号入力端子Ｖ
ＩＮ、クランプレベル電位信号が入力されるクランプレ
ベル電位入力端子ＣＰＩＮ、信号入力端子ＶＩＮに結合
コンデンサ１を介して接続される非反転入力端子を有し
平均値クランプ処理された信号出力を導出する第１のバ
ッファ２、クランプレベル電位入力端子ＣＰＩＮに接続
された非反転入力端子を有し第１のバッファ２における
非反転入力端子にクランプレベル電位信号を供給する第
２のバッファ３を備え、第１のバッファ２におけるオフ
セット出力について第１のバッファ２の非反転入力端子
にローパスフィルタ６を介しフィードバックを行う。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体回路、特
に、ＬＳＩ等の半導体装置におけるクランプ回路に関す
るものである。
に、ＬＳＩ等の半導体装置におけるクランプ回路に関す
るものである。
【０００２】
【従来の技術】近年、デジタル変調された信号を扱うに
あたり、平均値クランプ回路を搭載したシステムＬＳＩ
が殆どである。
あたり、平均値クランプ回路を搭載したシステムＬＳＩ
が殆どである。
【０００３】図４は、このようなＬＳＩにおける従来の
平均値クランプ回路の一例を示す回路図である。図にお
いて、１は入力端子ＶＩＮにその片電極が接続されてい
る入力結合コンデンサ、２はその結合コンデンサ１の残
りの片電極にその入力側が接続されているバッファ、３
はクランプレベル電位入力端子ＣＰＩＮが入力側に接続
されているバッファ、４はバッファ３の出力側の電位に
接続されているバイアス抵抗である。
平均値クランプ回路の一例を示す回路図である。図にお
いて、１は入力端子ＶＩＮにその片電極が接続されてい
る入力結合コンデンサ、２はその結合コンデンサ１の残
りの片電極にその入力側が接続されているバッファ、３
はクランプレベル電位入力端子ＣＰＩＮが入力側に接続
されているバッファ、４はバッファ３の出力側の電位に
接続されているバイアス抵抗である。
【０００４】図４のような構成の平均値クランプ回路に
おいて、バッファ２および３にオフセットが生じない場
合、信号入力端子ＶＩＮから、例えばａ［Ｖ］を中心に
±ｂ［Ｖ］の振幅を有する正弦波を入力すると、クラン
プレベル電位を基準として±ｂ［Ｖ］の振幅を有する正
弦波の出力信号が得られるようになる。しかし、実際は
プロセスおよび設計要因によるばらつきなどによりバッ
ファ２および３にオフセット出力α［Ｖ］が生じてしま
うため、バッファ２の出力の平均値が（クランプレベル
電位＋α）［Ｖ］になる。ここで、入力の直流成分ａ
［Ｖ］はコンデンサ１によりカットされるものである。
おいて、バッファ２および３にオフセットが生じない場
合、信号入力端子ＶＩＮから、例えばａ［Ｖ］を中心に
±ｂ［Ｖ］の振幅を有する正弦波を入力すると、クラン
プレベル電位を基準として±ｂ［Ｖ］の振幅を有する正
弦波の出力信号が得られるようになる。しかし、実際は
プロセスおよび設計要因によるばらつきなどによりバッ
ファ２および３にオフセット出力α［Ｖ］が生じてしま
うため、バッファ２の出力の平均値が（クランプレベル
電位＋α）［Ｖ］になる。ここで、入力の直流成分ａ
［Ｖ］はコンデンサ１によりカットされるものである。
【０００５】従来のような回路ではオフセット出力が発
生した場合、そのオフセット出力の情報が出力先である
Ａ／Ｄコンバータに伝わってしまい、Ａ／Ｄコンバータ
の精度に悪い影響を与える。
生した場合、そのオフセット出力の情報が出力先である
Ａ／Ｄコンバータに伝わってしまい、Ａ／Ｄコンバータ
の精度に悪い影響を与える。
【０００６】
【発明が解決しようとする課題】この発明は、上記のよ
うな問題を解決するためになされたものであり、オフセ
ット出力を適切に補正できる平均値クランプ回路を提供
するものである。
うな問題を解決するためになされたものであり、オフセ
ット出力を適切に補正できる平均値クランプ回路を提供
するものである。
【０００７】
【課題を解決するための手段】第１の発明に係る半導体
回路では、正弦波信号が入力される信号入力端子、クラ
ンプレベル電位信号が入力されるクランプレベル電位入
力端子、前記信号入力端子に結合コンデンサを介して接
続されるとともに前記クランプレベル電位入力端子から
クランプレベル電位信号の供給を受ける非反転入力端子
を有し平均値クランプ処理された信号出力を導出するバ
ッファ手段を備え、前記バッファ手段におけるオフセッ
ト出力について前記バッファ手段の非反転入力端子にフ
ィードバックを行うものである。
回路では、正弦波信号が入力される信号入力端子、クラ
ンプレベル電位信号が入力されるクランプレベル電位入
力端子、前記信号入力端子に結合コンデンサを介して接
続されるとともに前記クランプレベル電位入力端子から
クランプレベル電位信号の供給を受ける非反転入力端子
を有し平均値クランプ処理された信号出力を導出するバ
ッファ手段を備え、前記バッファ手段におけるオフセッ
ト出力について前記バッファ手段の非反転入力端子にフ
ィードバックを行うものである。
【０００８】第２の発明に係る半導体回路では、変調さ
れた正弦波信号が入力される信号入力端子、クランプレ
ベル電位信号が入力されるクランプレベル電位入力端
子、前記信号入力端子に結合コンデンサを介して接続さ
れるとともに前記クランプレベル電位入力端子からクラ
ンプレベル電位信号の供給を受ける非反転入力端子を有
し平均値クランプ処理された信号出力を導出するバッフ
ァ手段を備え、前記バッファ手段におけるオフセット出
力について前記バッファ手段の非反転入力端子にフィー
ドバックを行うものである。
れた正弦波信号が入力される信号入力端子、クランプレ
ベル電位信号が入力されるクランプレベル電位入力端
子、前記信号入力端子に結合コンデンサを介して接続さ
れるとともに前記クランプレベル電位入力端子からクラ
ンプレベル電位信号の供給を受ける非反転入力端子を有
し平均値クランプ処理された信号出力を導出するバッフ
ァ手段を備え、前記バッファ手段におけるオフセット出
力について前記バッファ手段の非反転入力端子にフィー
ドバックを行うものである。
【０００９】第３の発明に係る半導体回路では、正弦波
信号が入力される信号入力端子、クランプレベル電位信
号が入力されるクランプレベル電位入力端子、前記信号
入力端子に結合コンデンサを介して接続される非反転入
力端子を有し平均値クランプ処理された信号出力を導出
する第１のバッファ、前記クランプレベル電位入力端子
に接続された非反転入力端子を有し前記第１のバッファ
における非反転入力端子にクランプレベル電位信号を供
給する第２のバッファを備え、前記第１のバッファにお
けるオフセット出力について前記第１のバッファの非反
転入力端子にフィードバックを行うものである。
信号が入力される信号入力端子、クランプレベル電位信
号が入力されるクランプレベル電位入力端子、前記信号
入力端子に結合コンデンサを介して接続される非反転入
力端子を有し平均値クランプ処理された信号出力を導出
する第１のバッファ、前記クランプレベル電位入力端子
に接続された非反転入力端子を有し前記第１のバッファ
における非反転入力端子にクランプレベル電位信号を供
給する第２のバッファを備え、前記第１のバッファにお
けるオフセット出力について前記第１のバッファの非反
転入力端子にフィードバックを行うものである。
【００１０】第４の発明に係る半導体回路では、正弦波
信号が入力される信号入力端子、クランプレベル電位信
号が入力されるクランプレベル電位入力端子、前記信号
入力端子に結合コンデンサを介して接続される非反転入
力端子を有し平均値クランプ処理された信号出力を導出
する第１のバッファ、前記クランプレベル電位入力端子
に接続された非反転入力端子を有し前記第１のバッファ
における非反転入力端子にクランプレベル電位信号を供
給する第２のバッファを備え、前記第１のバッファにお
けるオフセット出力について前記第１のバッファの非反
転入力端子にローパスフィルタを介してフィードバック
を行うものである。
信号が入力される信号入力端子、クランプレベル電位信
号が入力されるクランプレベル電位入力端子、前記信号
入力端子に結合コンデンサを介して接続される非反転入
力端子を有し平均値クランプ処理された信号出力を導出
する第１のバッファ、前記クランプレベル電位入力端子
に接続された非反転入力端子を有し前記第１のバッファ
における非反転入力端子にクランプレベル電位信号を供
給する第２のバッファを備え、前記第１のバッファにお
けるオフセット出力について前記第１のバッファの非反
転入力端子にローパスフィルタを介してフィードバック
を行うものである。
【００１１】第５の発明に係る半導体回路では、正弦波
信号が入力される信号入力端子、クランプレベル電位信
号が入力されるクランプレベル電位入力端子、前記信号
入力端子に結合コンデンサを介して接続される非反転入
力端子を有し平均値クランプ処理された信号出力を導出
する第１のバッファ、前記クランプレベル電位入力端子
に接続された非反転入力端子を有し前記第１のバッファ
における非反転入力端子にクランプレベル電位信号を供
給する第２のバッファ、一方の入力端子に前記クランプ
レベル電位入力端子からのクランプレベル電位信号を受
けて他方の入力端子に第３のバッファおよびローパスフ
ィルタを介して第１のバッファの出力を受け、出力端子
を前記第１の非反転入力端子に接続される差動アンプを
備え、前記第１のバッファにおけるオフセット出力につ
いて前記第１のバッファの非反転入力端子にフィードバ
ックを行うものである。
信号が入力される信号入力端子、クランプレベル電位信
号が入力されるクランプレベル電位入力端子、前記信号
入力端子に結合コンデンサを介して接続される非反転入
力端子を有し平均値クランプ処理された信号出力を導出
する第１のバッファ、前記クランプレベル電位入力端子
に接続された非反転入力端子を有し前記第１のバッファ
における非反転入力端子にクランプレベル電位信号を供
給する第２のバッファ、一方の入力端子に前記クランプ
レベル電位入力端子からのクランプレベル電位信号を受
けて他方の入力端子に第３のバッファおよびローパスフ
ィルタを介して第１のバッファの出力を受け、出力端子
を前記第１の非反転入力端子に接続される差動アンプを
備え、前記第１のバッファにおけるオフセット出力につ
いて前記第１のバッファの非反転入力端子にフィードバ
ックを行うものである。
【００１２】第６の発明に係る半導体回路では、前記第
２のバッファの出力を第１のバイアス抵抗を介して前記
第１のバッファの非反転入力端子に供給し、前記差動ア
ンプの出力を第２のバイアス抵抗を介して前記第１のバ
ッファの非反転入力端子に供給するものである。
２のバッファの出力を第１のバイアス抵抗を介して前記
第１のバッファの非反転入力端子に供給し、前記差動ア
ンプの出力を第２のバイアス抵抗を介して前記第１のバ
ッファの非反転入力端子に供給するものである。
【００１３】第７の発明に係る半導体回路では、前記第
１のバッファの非反転入力端子に一端を接続された第３
の抵抗、前記第２のバッファの出力端子に一端を接続さ
れた第４の抵抗、前記差動アンプの出力端子に一端を接
続された第５の抵抗を設け、前記第３の抵抗の他端と前
記第４の抵抗の他端と前記第５の抵抗の他端とを互いに
接続したものである。
１のバッファの非反転入力端子に一端を接続された第３
の抵抗、前記第２のバッファの出力端子に一端を接続さ
れた第４の抵抗、前記差動アンプの出力端子に一端を接
続された第５の抵抗を設け、前記第３の抵抗の他端と前
記第４の抵抗の他端と前記第５の抵抗の他端とを互いに
接続したものである。
【００１４】第８の発明に係る半導体回路では、一方の
入力端子に前記クランプレベル電位入力端子からクラン
プレベル電位信号を受けるとともに他方の入力端子にロ
ーパスフィルタを介して前記バッファ手段の出力を受け
る差動アンプを設け、前記差動アンプの出力を前記バッ
ファ手段の非反転入力端子に供給するものである。
入力端子に前記クランプレベル電位入力端子からクラン
プレベル電位信号を受けるとともに他方の入力端子にロ
ーパスフィルタを介して前記バッファ手段の出力を受け
る差動アンプを設け、前記差動アンプの出力を前記バッ
ファ手段の非反転入力端子に供給するものである。
【００１５】第９の発明に係る半導体回路では、一方の
入力端子に前記クランプレベル電位入力端子からクラン
プレベル電位信号を受けるとともに他方の入力端子にフ
ィードバック用バッファおよびローパスフィルタを介し
て前記バッファ手段の出力を受ける差動アンプを設け、
前記差動アンプの出力をバイアス抵抗を介して前記バッ
ファ手段の非反転入力端子に供給するものである。
入力端子に前記クランプレベル電位入力端子からクラン
プレベル電位信号を受けるとともに他方の入力端子にフ
ィードバック用バッファおよびローパスフィルタを介し
て前記バッファ手段の出力を受ける差動アンプを設け、
前記差動アンプの出力をバイアス抵抗を介して前記バッ
ファ手段の非反転入力端子に供給するものである。
【００１６】
【発明の実施の形態】実施の形態１．この発明による実
施の形態１を図１について説明する。図１は、実施の形
態１における平均値クランプ回路Ａの全体構成を示す接
続図である。図において、１は信号入力端子ＶＩＮにそ
の片電極が接続されている入力結合コンデンサ、２はそ
の結合コンデンサ１の残りの片電極にその入力側が接続
されているバッファ、３はクランプレベル電位入力端子
ＣＰＩＮが入力側に接続されているバッファ、４はバッ
ファ３の出力側の電位に接続されているバイアス抵抗、
５はその入力側に２の出力が接続されているバッファ、
６はその入力側に５の出力が接続されていて、不要な高
周波成分を取り除いて平滑化させるローパスフィルタ
（ＬＰＦ）、７はその入力側にローパスフィルタ６の出
力が接続されている差動アンプ、８は差動アンプ７の出
力側に接続されているバイアス抵抗である。信号入力端
子ＶＩＮには、デジタル変調された正弦波信号が入力さ
れ、クランクレベル電位入力端子ＣＰＩＮには、クラン
クレベル電位信号が入力される。
施の形態１を図１について説明する。図１は、実施の形
態１における平均値クランプ回路Ａの全体構成を示す接
続図である。図において、１は信号入力端子ＶＩＮにそ
の片電極が接続されている入力結合コンデンサ、２はそ
の結合コンデンサ１の残りの片電極にその入力側が接続
されているバッファ、３はクランプレベル電位入力端子
ＣＰＩＮが入力側に接続されているバッファ、４はバッ
ファ３の出力側の電位に接続されているバイアス抵抗、
５はその入力側に２の出力が接続されているバッファ、
６はその入力側に５の出力が接続されていて、不要な高
周波成分を取り除いて平滑化させるローパスフィルタ
（ＬＰＦ）、７はその入力側にローパスフィルタ６の出
力が接続されている差動アンプ、８は差動アンプ７の出
力側に接続されているバイアス抵抗である。信号入力端
子ＶＩＮには、デジタル変調された正弦波信号が入力さ
れ、クランクレベル電位入力端子ＣＰＩＮには、クラン
クレベル電位信号が入力される。
【００１７】図１のような構成の平均値クランプ回路で
は、バッファ２および３の特性のバラツキによるオフセ
ットを考慮してバッファ２の出力の平均値がクランプレ
ベル電位となるように差動アンプ７の出力より帰還がか
かり、オフセットを補正できる。従って、信号入力端子
ＶＩＮより、例えばａ［Ｖ］を中心に±ｂ［Ｖ］の振幅
を有する正弦波を入力する場合は、クランプレベル電位
を基準として±ｂ［Ｖ］の振幅を有する正弦波が得られ
るようになる。ここで、入力の直流成分ａ［Ｖ］はコン
デンサ１によりカットされるものであり、ローパスフィ
ルタ（ＬＰＦ）６の出力はバッファ２の出力の直流成分
のみである。
は、バッファ２および３の特性のバラツキによるオフセ
ットを考慮してバッファ２の出力の平均値がクランプレ
ベル電位となるように差動アンプ７の出力より帰還がか
かり、オフセットを補正できる。従って、信号入力端子
ＶＩＮより、例えばａ［Ｖ］を中心に±ｂ［Ｖ］の振幅
を有する正弦波を入力する場合は、クランプレベル電位
を基準として±ｂ［Ｖ］の振幅を有する正弦波が得られ
るようになる。ここで、入力の直流成分ａ［Ｖ］はコン
デンサ１によりカットされるものであり、ローパスフィ
ルタ（ＬＰＦ）６の出力はバッファ２の出力の直流成分
のみである。
【００１８】この発明による実施の形態１によれば、デ
ジタル変調された正弦波信号が入力される信号入力端子
ＶＩＮ、クランプレベル電位信号が入力されるクランプ
レベル電位入力端子ＣＰＩＮ、前記信号入力端子ＶＩＮ
に結合コンデンサ１を介して接続される非反転入力端子
すなわち＋端子を有し平均値クランプ処理された信号出
力を導出する第１のバッファ２、前記クランプレベル電
位入力端子ＣＰＩＮに接続された非反転入力端子すなわ
ち＋端子を有し前記第１のバッファ２における非反転入
力端子に第１のバイアス抵抗４を介してクランプレベル
電位信号を供給する第２のバッファ３、一方の入力端子
すなわち＋端子に前記クランプレベル電位入力端子ＣＰ
ＩＮからのクランプレベル電位信号を受けて他方の入力
端子すなわち−端子に第３のバッファ５およびローパス
フィルタ６を介して第１のバッファ２の出力を受け、出
力端子を第２のバイアス抵抗８を介して前記第１のバッ
ファの非反転入力端子に接続される差動アンプ７を備
え、前記第１のバッファ２におけるオフセット出力につ
いて前記第１のバッファ２の非反転入力端子にフィード
バックを行うようにしたので、オフセット出力を適切に
補正できる平均値クランプ回路からなる半導体回路を得
ることができる。
ジタル変調された正弦波信号が入力される信号入力端子
ＶＩＮ、クランプレベル電位信号が入力されるクランプ
レベル電位入力端子ＣＰＩＮ、前記信号入力端子ＶＩＮ
に結合コンデンサ１を介して接続される非反転入力端子
すなわち＋端子を有し平均値クランプ処理された信号出
力を導出する第１のバッファ２、前記クランプレベル電
位入力端子ＣＰＩＮに接続された非反転入力端子すなわ
ち＋端子を有し前記第１のバッファ２における非反転入
力端子に第１のバイアス抵抗４を介してクランプレベル
電位信号を供給する第２のバッファ３、一方の入力端子
すなわち＋端子に前記クランプレベル電位入力端子ＣＰ
ＩＮからのクランプレベル電位信号を受けて他方の入力
端子すなわち−端子に第３のバッファ５およびローパス
フィルタ６を介して第１のバッファ２の出力を受け、出
力端子を第２のバイアス抵抗８を介して前記第１のバッ
ファの非反転入力端子に接続される差動アンプ７を備
え、前記第１のバッファ２におけるオフセット出力につ
いて前記第１のバッファ２の非反転入力端子にフィード
バックを行うようにしたので、オフセット出力を適切に
補正できる平均値クランプ回路からなる半導体回路を得
ることができる。
【００１９】実施の形態２．この発明による実施の形態
２を、図２について説明する。図２は、実施の形態にお
ける平均値クランプ回路Ｂの全体構成を示す接続図であ
る。この実施の形態２では、実施の形態１におけるクラ
ンプ回路の抵抗部Ａを抵抗部Ｂに置き換える。図におい
て、９はバッファ２の非反転入力端子に接続されている
バイアス抵抗、１０はバッファ３の出力側に接続されて
いるバイアス抵抗、１１はバッファ７のバイアス抵抗で
ある。
２を、図２について説明する。図２は、実施の形態にお
ける平均値クランプ回路Ｂの全体構成を示す接続図であ
る。この実施の形態２では、実施の形態１におけるクラ
ンプ回路の抵抗部Ａを抵抗部Ｂに置き換える。図におい
て、９はバッファ２の非反転入力端子に接続されている
バイアス抵抗、１０はバッファ３の出力側に接続されて
いるバイアス抵抗、１１はバッファ７のバイアス抵抗で
ある。
【００２０】図２のような構成の平均値クランプ回路で
は、バッファ２及び３の特性のバラツキによるオフセッ
ト出力を考慮してバッファ２の出力の平均値がクランプ
レベル電位となるように差動アンプ７の出力より帰還が
かかり、オフセット出力を補正できる。従って、信号入
力端子ＶＩＮより、例えばａ［Ｖ］を中心に±ｂ［Ｖ］
の振幅を有する正弦波を入力する場合は、クランプレベ
ル電位を基準として±ｂ［Ｖ］の振幅を有する正弦波が
得られるようになる。ここで、入力の直流成分ａ［Ｖ］
はコンデンサ１によりカットされるものであり、ローパ
スフィルタ（ＬＰＦ）６の出力はバッファ２の出力の直
流成分のみである。
は、バッファ２及び３の特性のバラツキによるオフセッ
ト出力を考慮してバッファ２の出力の平均値がクランプ
レベル電位となるように差動アンプ７の出力より帰還が
かかり、オフセット出力を補正できる。従って、信号入
力端子ＶＩＮより、例えばａ［Ｖ］を中心に±ｂ［Ｖ］
の振幅を有する正弦波を入力する場合は、クランプレベ
ル電位を基準として±ｂ［Ｖ］の振幅を有する正弦波が
得られるようになる。ここで、入力の直流成分ａ［Ｖ］
はコンデンサ１によりカットされるものであり、ローパ
スフィルタ（ＬＰＦ）６の出力はバッファ２の出力の直
流成分のみである。
【００２１】この発明による実施の形態２によれば、デ
ジタル変調された正弦波信号が入力される信号入力端子
ＶＩＮ、クランプレベル電位信号が入力されるクランプ
レベル電位入力端子ＣＰＩＮ、前記信号入力端子ＶＩＮ
に結合コンデンサ１を介して接続される非反転入力端子
すなわち＋端子を有し平均値クランプ処理された信号出
力を導出する第１のバッファ２、前記クランプレベル電
位入力端子ＣＰＩＮに接続された非反転入力端子すなわ
ち＋端子を有し前記第１のバッファ２における非反転入
力端子にクランプレベル電位信号を供給する第２のバッ
ファ３、一方の入力端子すなわち＋端子に前記クランプ
レベル電位入力端子ＣＰＩＮからのクランプレベル電位
信号を受けて他方の入力端子すなわち−端子に第３のバ
ッファ５およびローパスフィルタ６を介して第１のバッ
ファ２の出力を受け、出力端子を前記第１のバッファ２
の非反転入力端子に接続される差動アンプ７を備え、前
記第１のバッファにおけるオフセット出力について前記
第１のバッファ２の非反転入力端子にフィードバックを
行うものであって、前記第１のバッファ２の非反転入力
端子に一端を接続された第３の抵抗９、前記第２のバッ
ファ３の出力端子に一端を接続された第４の抵抗１０、
前記差動アンプ７の出力端子に一端を接続された第５の
抵抗１１を設け、前記第３の抵抗９の他端と前記第４の
抵抗１０の他端と前記第５の抵抗１１の他端とを互いに
接続したので、オフセット出力を適切に補正できる平均
値クランプ回路からなる半導体回路を得ることができ
る。
ジタル変調された正弦波信号が入力される信号入力端子
ＶＩＮ、クランプレベル電位信号が入力されるクランプ
レベル電位入力端子ＣＰＩＮ、前記信号入力端子ＶＩＮ
に結合コンデンサ１を介して接続される非反転入力端子
すなわち＋端子を有し平均値クランプ処理された信号出
力を導出する第１のバッファ２、前記クランプレベル電
位入力端子ＣＰＩＮに接続された非反転入力端子すなわ
ち＋端子を有し前記第１のバッファ２における非反転入
力端子にクランプレベル電位信号を供給する第２のバッ
ファ３、一方の入力端子すなわち＋端子に前記クランプ
レベル電位入力端子ＣＰＩＮからのクランプレベル電位
信号を受けて他方の入力端子すなわち−端子に第３のバ
ッファ５およびローパスフィルタ６を介して第１のバッ
ファ２の出力を受け、出力端子を前記第１のバッファ２
の非反転入力端子に接続される差動アンプ７を備え、前
記第１のバッファにおけるオフセット出力について前記
第１のバッファ２の非反転入力端子にフィードバックを
行うものであって、前記第１のバッファ２の非反転入力
端子に一端を接続された第３の抵抗９、前記第２のバッ
ファ３の出力端子に一端を接続された第４の抵抗１０、
前記差動アンプ７の出力端子に一端を接続された第５の
抵抗１１を設け、前記第３の抵抗９の他端と前記第４の
抵抗１０の他端と前記第５の抵抗１１の他端とを互いに
接続したので、オフセット出力を適切に補正できる平均
値クランプ回路からなる半導体回路を得ることができ
る。
【００２２】実施の形態３．この発明による実施の形態
３を、図３について説明する。図３は、実施の形態にお
ける平均値クランプ回路Ｃの全体構成を示す接続図であ
る。図において、１は入力端子ＶＩＮにその片電極が接
続されている入力結合コンデンサ、２はその結合コンデ
ンサ１の残りの片電極にその入力側が接続されているバ
ッファ、３はクランプレベル電位ＣＰＩＮが入力側に接
続されているバッファ、４は３の出力側の電位に接続さ
れているバイアス抵抗、５はその入力側に２の出力が接
続されているバッファ、６はその入力側に５の出力が接
続されていて、不要な高周波成分を取り除いて平滑化さ
せるローパスフィルタ（ＬＰＦ）である。
３を、図３について説明する。図３は、実施の形態にお
ける平均値クランプ回路Ｃの全体構成を示す接続図であ
る。図において、１は入力端子ＶＩＮにその片電極が接
続されている入力結合コンデンサ、２はその結合コンデ
ンサ１の残りの片電極にその入力側が接続されているバ
ッファ、３はクランプレベル電位ＣＰＩＮが入力側に接
続されているバッファ、４は３の出力側の電位に接続さ
れているバイアス抵抗、５はその入力側に２の出力が接
続されているバッファ、６はその入力側に５の出力が接
続されていて、不要な高周波成分を取り除いて平滑化さ
せるローパスフィルタ（ＬＰＦ）である。
【００２３】図３のような構成の平均値クランプ回路で
は、バッファ２におけるオフセットを考慮してバッファ
２の出力の平均値がクランプレベル電位となるように差
動アンプ１１の出力より帰還がかかり、オフセットを補
正できる。信号入力端子ＶＩＮより、例えばａ［Ｖ］を
中心に±ｂ［Ｖ］の振幅を有する正弦波を入力する場合
は、クランプレベル電位を基準として±ｂ［Ｖ］の振幅
を有する正弦波が得られるようになる。ここで、入力の
直流成分ａ［Ｖ］はコンデンサ１によりカットされるも
のであり、ローパスフィルタ（ＬＰＦ）６の出力はバッ
ファ２の出力の直流成分のみである。
は、バッファ２におけるオフセットを考慮してバッファ
２の出力の平均値がクランプレベル電位となるように差
動アンプ１１の出力より帰還がかかり、オフセットを補
正できる。信号入力端子ＶＩＮより、例えばａ［Ｖ］を
中心に±ｂ［Ｖ］の振幅を有する正弦波を入力する場合
は、クランプレベル電位を基準として±ｂ［Ｖ］の振幅
を有する正弦波が得られるようになる。ここで、入力の
直流成分ａ［Ｖ］はコンデンサ１によりカットされるも
のであり、ローパスフィルタ（ＬＰＦ）６の出力はバッ
ファ２の出力の直流成分のみである。
【００２４】この発明による実施の形態３によれば、変
調された正弦波信号が入力される信号入力端子ＶＩＮ、
クランプレベル電位信号が入力されるクランプレベル電
位入力端子ＣＰＩＮ、前記信号入力端子ＶＩＮに結合コ
ンデンサ１を介して接続されるとともに前記クランプレ
ベル電位入力端子ＣＰＩＮからクランプレベル電位信号
の供給を受ける非反転入力端子を有し平均値クランプ処
理された信号出力を導出するバッファ２からなるバッフ
ァ手段を備え、前記バッファ２からなるバッファ手段に
おけるオフセット出力について前記バッファ２からなる
バッファ手段の非反転入力端子すなわち＋端子にフィー
ドバックを行うものであって、一方の入力端子すなわち
＋端子に前記クランプレベル電位入力端子ＣＰＩＮから
クランプレベル電位信号を受けるとともに他方の入力端
子すなわち−端子にフィードバック用バッファ５および
ローパスフィルタ６を介して前記バッファ２からなるバ
ッファ手段の出力を受ける差動アンプ１２を設け、前記
差動アンプ１２の出力をバイアス抵抗４を介して前記バ
ッファ２からなるバッファ手段の非反転入力端子に供給
するようにしたので、オフセット出力を適切に補正でき
る平均値クランプ回路からなる半導体回路を得ることが
できる。
調された正弦波信号が入力される信号入力端子ＶＩＮ、
クランプレベル電位信号が入力されるクランプレベル電
位入力端子ＣＰＩＮ、前記信号入力端子ＶＩＮに結合コ
ンデンサ１を介して接続されるとともに前記クランプレ
ベル電位入力端子ＣＰＩＮからクランプレベル電位信号
の供給を受ける非反転入力端子を有し平均値クランプ処
理された信号出力を導出するバッファ２からなるバッフ
ァ手段を備え、前記バッファ２からなるバッファ手段に
おけるオフセット出力について前記バッファ２からなる
バッファ手段の非反転入力端子すなわち＋端子にフィー
ドバックを行うものであって、一方の入力端子すなわち
＋端子に前記クランプレベル電位入力端子ＣＰＩＮから
クランプレベル電位信号を受けるとともに他方の入力端
子すなわち−端子にフィードバック用バッファ５および
ローパスフィルタ６を介して前記バッファ２からなるバ
ッファ手段の出力を受ける差動アンプ１２を設け、前記
差動アンプ１２の出力をバイアス抵抗４を介して前記バ
ッファ２からなるバッファ手段の非反転入力端子に供給
するようにしたので、オフセット出力を適切に補正でき
る平均値クランプ回路からなる半導体回路を得ることが
できる。
【００２５】
【発明の効果】第１の発明によれば、正弦波信号が入力
される信号入力端子、クランプレベル電位信号が入力さ
れるクランプレベル電位入力端子、前記信号入力端子に
結合コンデンサを介して接続されるとともに前記クラン
プレベル電位入力端子からクランプレベル電位信号の供
給を受ける非反転入力端子を有し平均値クランプ処理さ
れた信号出力を導出するバッファ手段を備え、前記バッ
ファ手段におけるオフセット出力について前記バッファ
手段の非反転入力端子にフィードバックを行うようにし
たので、正弦波信号を平均値クランプ処理するにあた
り、オフセット出力を適切に補正できる平均値クランプ
回路からなる半導体回路を得ることができる。
される信号入力端子、クランプレベル電位信号が入力さ
れるクランプレベル電位入力端子、前記信号入力端子に
結合コンデンサを介して接続されるとともに前記クラン
プレベル電位入力端子からクランプレベル電位信号の供
給を受ける非反転入力端子を有し平均値クランプ処理さ
れた信号出力を導出するバッファ手段を備え、前記バッ
ファ手段におけるオフセット出力について前記バッファ
手段の非反転入力端子にフィードバックを行うようにし
たので、正弦波信号を平均値クランプ処理するにあた
り、オフセット出力を適切に補正できる平均値クランプ
回路からなる半導体回路を得ることができる。
【００２６】第２の発明によれば、変調された正弦波信
号が入力される信号入力端子、クランプレベル電位信号
が入力されるクランプレベル電位入力端子、前記信号入
力端子に結合コンデンサを介して接続されるとともに前
記クランプレベル電位入力端子からクランプレベル電位
信号の供給を受ける非反転入力端子を有し平均値クラン
プ処理された信号出力を導出するバッファ手段を備え、
前記バッファ手段におけるオフセット出力について前記
バッファ手段の非反転入力端子にフィードバックを行う
ようにしたので、変調された正弦波信号を平均値クラン
プ処理するにあたり、オフセット出力を適切に補正でき
る平均値クランプ回路からなる半導体回路を得ることが
できる。
号が入力される信号入力端子、クランプレベル電位信号
が入力されるクランプレベル電位入力端子、前記信号入
力端子に結合コンデンサを介して接続されるとともに前
記クランプレベル電位入力端子からクランプレベル電位
信号の供給を受ける非反転入力端子を有し平均値クラン
プ処理された信号出力を導出するバッファ手段を備え、
前記バッファ手段におけるオフセット出力について前記
バッファ手段の非反転入力端子にフィードバックを行う
ようにしたので、変調された正弦波信号を平均値クラン
プ処理するにあたり、オフセット出力を適切に補正でき
る平均値クランプ回路からなる半導体回路を得ることが
できる。
【００２７】第３の発明によれば、正弦波信号が入力さ
れる信号入力端子、クランプレベル電位信号が入力され
るクランプレベル電位入力端子、前記信号入力端子に結
合コンデンサを介して接続される非反転入力端子を有し
平均値クランプ処理された信号出力を導出する第１のバ
ッファ、前記クランプレベル電位入力端子に接続された
非反転入力端子を有し前記第１のバッファにおける非反
転入力端子にクランプレベル電位信号を供給する第２の
バッファを備え、前記第１のバッファにおけるオフセッ
ト出力について前記第１のバッファの非反転入力端子に
フィードバックを行うようにしたので、第２のバッファ
によってクランプレベル電位信号を供給される第１のバ
ッファの非反転入力端子にオフセット出力のフィードバ
ックを行うことにより、オフセット出力を適切に補正で
きる平均値クランプ回路からなる半導体回路を得ること
ができる。
れる信号入力端子、クランプレベル電位信号が入力され
るクランプレベル電位入力端子、前記信号入力端子に結
合コンデンサを介して接続される非反転入力端子を有し
平均値クランプ処理された信号出力を導出する第１のバ
ッファ、前記クランプレベル電位入力端子に接続された
非反転入力端子を有し前記第１のバッファにおける非反
転入力端子にクランプレベル電位信号を供給する第２の
バッファを備え、前記第１のバッファにおけるオフセッ
ト出力について前記第１のバッファの非反転入力端子に
フィードバックを行うようにしたので、第２のバッファ
によってクランプレベル電位信号を供給される第１のバ
ッファの非反転入力端子にオフセット出力のフィードバ
ックを行うことにより、オフセット出力を適切に補正で
きる平均値クランプ回路からなる半導体回路を得ること
ができる。
【００２８】第４の発明によれば、正弦波信号が入力さ
れる信号入力端子、クランプレベル電位信号が入力され
るクランプレベル電位入力端子、前記信号入力端子に結
合コンデンサを介して接続される非反転入力端子を有し
平均値クランプ処理された信号出力を導出する第１のバ
ッファ、前記クランプレベル電位入力端子に接続された
非反転入力端子を有し前記第１のバッファにおける非反
転入力端子にクランプレベル電位信号を供給する第２の
バッファを備え、前記第１のバッファにおけるオフセッ
ト出力について前記第１のバッファの非反転入力端子に
ローパスフィルタを介してフィードバックを行うように
したので、第２のバッファによってクランプレベル電位
信号を供給される第１のバッファの非反転入力端子にロ
ーパスフィルタを介してオフセット出力のフィードバッ
クを行うことにより、オフセット出力を適切に補正でき
る平均値クランプ回路からなる半導体回路を得ることが
できる。
れる信号入力端子、クランプレベル電位信号が入力され
るクランプレベル電位入力端子、前記信号入力端子に結
合コンデンサを介して接続される非反転入力端子を有し
平均値クランプ処理された信号出力を導出する第１のバ
ッファ、前記クランプレベル電位入力端子に接続された
非反転入力端子を有し前記第１のバッファにおける非反
転入力端子にクランプレベル電位信号を供給する第２の
バッファを備え、前記第１のバッファにおけるオフセッ
ト出力について前記第１のバッファの非反転入力端子に
ローパスフィルタを介してフィードバックを行うように
したので、第２のバッファによってクランプレベル電位
信号を供給される第１のバッファの非反転入力端子にロ
ーパスフィルタを介してオフセット出力のフィードバッ
クを行うことにより、オフセット出力を適切に補正でき
る平均値クランプ回路からなる半導体回路を得ることが
できる。
【００２９】第５の発明によれば、正弦波信号が入力さ
れる信号入力端子、クランプレベル電位信号が入力され
るクランプレベル電位入力端子、前記信号入力端子に結
合コンデンサを介して接続される非反転入力端子を有し
平均値クランプ処理された信号出力を導出する第１のバ
ッファ、前記クランプレベル電位入力端子に接続された
非反転入力端子を有し前記第１のバッファにおける非反
転入力端子にクランプレベル電位信号を供給する第２の
バッファ、一方の入力端子に前記クランプレベル電位入
力端子からのクランプレベル電位信号を受けて他方の入
力端子に第３のバッファおよびローパスフィルタを介し
て第１のバッファの出力を受け、出力端子を前記第１の
非反転入力端子に接続される差動アンプを備え、前記第
１のバッファにおけるオフセット出力について前記第１
のバッファの非反転入力端子にフィードバックを行うよ
うにしたので、第２のバッファによってクランプレベル
電位信号を供給される第１のバッファの非反転入力端子
に差動アンプを介してオフセット出力のフィードバック
を行うことにより、オフセット出力を適切に補正できる
平均値クランプ回路からなる半導体回路を得ることがで
きる。
れる信号入力端子、クランプレベル電位信号が入力され
るクランプレベル電位入力端子、前記信号入力端子に結
合コンデンサを介して接続される非反転入力端子を有し
平均値クランプ処理された信号出力を導出する第１のバ
ッファ、前記クランプレベル電位入力端子に接続された
非反転入力端子を有し前記第１のバッファにおける非反
転入力端子にクランプレベル電位信号を供給する第２の
バッファ、一方の入力端子に前記クランプレベル電位入
力端子からのクランプレベル電位信号を受けて他方の入
力端子に第３のバッファおよびローパスフィルタを介し
て第１のバッファの出力を受け、出力端子を前記第１の
非反転入力端子に接続される差動アンプを備え、前記第
１のバッファにおけるオフセット出力について前記第１
のバッファの非反転入力端子にフィードバックを行うよ
うにしたので、第２のバッファによってクランプレベル
電位信号を供給される第１のバッファの非反転入力端子
に差動アンプを介してオフセット出力のフィードバック
を行うことにより、オフセット出力を適切に補正できる
平均値クランプ回路からなる半導体回路を得ることがで
きる。
【００３０】第６の発明によれば、前記第２のバッファ
の出力を第１のバイアス抵抗を介して前記第１のバッフ
ァの非反転入力端子に供給し、前記差動アンプの出力を
第２のバイアス抵抗を介して前記第１のバッファの非反
転入力端子に供給するようにしたので、第１のバイアス
抵抗を介してクランプ電位信号を供給し、第２のバイア
ス抵抗を介してオフセット出力のフィードバックを行う
ことにより、オフセット出力を適切に補正できる平均値
クランプ回路からなる半導体回路を得ることができる。
の出力を第１のバイアス抵抗を介して前記第１のバッフ
ァの非反転入力端子に供給し、前記差動アンプの出力を
第２のバイアス抵抗を介して前記第１のバッファの非反
転入力端子に供給するようにしたので、第１のバイアス
抵抗を介してクランプ電位信号を供給し、第２のバイア
ス抵抗を介してオフセット出力のフィードバックを行う
ことにより、オフセット出力を適切に補正できる平均値
クランプ回路からなる半導体回路を得ることができる。
【００３１】第７の発明によれば、前記第１のバッファ
の非反転入力端子に一端を接続された第３の抵抗、前記
第２のバッファの出力端子に一端を接続された第４の抵
抗、前記差動アンプの出力端子に一端を接続された第５
の抵抗を設け、前記第３の抵抗の他端と前記第４の抵抗
の他端と前記第５の抵抗の他端とを互いに接続したの
で、クランプ電位信号の供給およびオフセット出力のフ
ィードバックを第３ないし第５の抵抗を介して行うこと
により、オフセット出力を適切に補正できる平均値クラ
ンプ回路からなる半導体回路を得ることができる。
の非反転入力端子に一端を接続された第３の抵抗、前記
第２のバッファの出力端子に一端を接続された第４の抵
抗、前記差動アンプの出力端子に一端を接続された第５
の抵抗を設け、前記第３の抵抗の他端と前記第４の抵抗
の他端と前記第５の抵抗の他端とを互いに接続したの
で、クランプ電位信号の供給およびオフセット出力のフ
ィードバックを第３ないし第５の抵抗を介して行うこと
により、オフセット出力を適切に補正できる平均値クラ
ンプ回路からなる半導体回路を得ることができる。
【００３２】第８の発明によれば、一方の入力端子に前
記クランプレベル電位入力端子からクランプレベル電位
信号を受けるとともに他方の入力端子にローパスフィル
タを介して前記バッファ手段の出力を受ける差動アンプ
を設け、前記差動アンプの出力を前記バッファ手段の非
反転入力端子に供給するようにしたので、クランプ電位
信号の供給およびオフセット出力のフィードバックを差
動アンプによって行うことにより、オフセット出力を適
切に補正できる平均値クランプ回路からなる半導体回路
を得ることができる。
記クランプレベル電位入力端子からクランプレベル電位
信号を受けるとともに他方の入力端子にローパスフィル
タを介して前記バッファ手段の出力を受ける差動アンプ
を設け、前記差動アンプの出力を前記バッファ手段の非
反転入力端子に供給するようにしたので、クランプ電位
信号の供給およびオフセット出力のフィードバックを差
動アンプによって行うことにより、オフセット出力を適
切に補正できる平均値クランプ回路からなる半導体回路
を得ることができる。
【００３３】第９の発明によれば、一方の入力端子に前
記クランプレベル電位入力端子からクランプレベル電位
信号を受けるとともに他方の入力端子にフィードバック
用バッファおよびローパスフィルタを介して前記バッフ
ァ手段の出力を受ける差動アンプを設け、前記差動アン
プの出力をバイアス抵抗を介して前記バッファ手段の非
反転入力端子に供給するようにしたので、クランプ電位
信号の供給およびオフセット出力のフィードバックを差
動アンプによってバイアス抵抗を介し行うことにより、
オフセット出力を適切に補正できる平均値クランプ回路
からなる半導体回路を得ることができる。
記クランプレベル電位入力端子からクランプレベル電位
信号を受けるとともに他方の入力端子にフィードバック
用バッファおよびローパスフィルタを介して前記バッフ
ァ手段の出力を受ける差動アンプを設け、前記差動アン
プの出力をバイアス抵抗を介して前記バッファ手段の非
反転入力端子に供給するようにしたので、クランプ電位
信号の供給およびオフセット出力のフィードバックを差
動アンプによってバイアス抵抗を介し行うことにより、
オフセット出力を適切に補正できる平均値クランプ回路
からなる半導体回路を得ることができる。
【図１】 この発明による実施の形態１における平均値
クランプ回路の構成を示す接続図である。
クランプ回路の構成を示す接続図である。
【図２】 この発明による実施の形態２における平均値
クランプ回路の構成を示す接続図である。
クランプ回路の構成を示す接続図である。
【図３】 この発明による実施の形態３における平均値
クランプ回路の構成を示す接続図である。
クランプ回路の構成を示す接続図である。
【図４】 従来技術による平均値クランプ回路の一般的
構成を示す接続図である。
構成を示す接続図である。
１ 入力結合コンデンサ、２，３ バッファ、４ バイ
アス抵抗、５ バッファ、６ ローパスフィルタ（ＬＰ
Ｆ）、７ 差動アンプ、８〜１１ バイアス抵抗、１２
差動アンプ。
アス抵抗、５ バッファ、６ ローパスフィルタ（ＬＰ
Ｆ）、７ 差動アンプ、８〜１１ バイアス抵抗、１２
差動アンプ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA47 CA13 CA81 DN02 FA10 FA17 HA25 HA32 HN07 HN17 KA01 KA12 KA21 KA42 MA13 MA20 MN02 NN06 NN13 NN17 TA01 5J091 AA01 AA47 CA13 CA81 FA10 FA17 HA25 HA32 KA01 KA12 KA21 KA42 MA13 MA20 TA01
Claims (9)
- 【請求項１】 正弦波信号が入力される信号入力端子、
クランプレベル電位信号が入力されるクランプレベル電
位入力端子、前記信号入力端子に結合コンデンサを介し
て接続されるとともに前記クランプレベル電位入力端子
からクランプレベル電位信号の供給を受ける非反転入力
端子を有し平均値クランプ処理された信号出力を導出す
るバッファ手段を備え、前記バッファ手段におけるオフ
セット出力について前記バッファ手段の非反転入力端子
にフィードバックを行うことを特徴とする半導体回路。 - 【請求項２】 変調された正弦波信号が入力される信号
入力端子、クランプレベル電位信号が入力されるクラン
プレベル電位入力端子、前記信号入力端子に結合コンデ
ンサを介して接続されるとともに前記クランプレベル電
位入力端子からクランプレベル電位信号の供給を受ける
非反転入力端子を有し平均値クランプ処理された信号出
力を導出するバッファ手段を備え、前記バッファ手段に
おけるオフセット出力について前記バッファ手段の非反
転入力端子にフィードバックを行うことを特徴とする半
導体回路。 - 【請求項３】 正弦波信号が入力される信号入力端子、
クランプレベル電位信号が入力されるクランプレベル電
位入力端子、前記信号入力端子に結合コンデンサを介し
て接続される非反転入力端子を有し平均値クランプ処理
された信号出力を導出する第１のバッファ、前記クラン
プレベル電位入力端子に接続された非反転入力端子を有
し前記第１のバッファにおける非反転入力端子にクラン
プレベル電位信号を供給する第２のバッファを備え、前
記第１のバッファにおけるオフセット出力について前記
第１のバッファの非反転入力端子にフィードバックを行
うことを特徴とする請求項１または請求項２に記載の半
導体回路。 - 【請求項４】 正弦波信号が入力される信号入力端子、
クランプレベル電位信号が入力されるクランプレベル電
位入力端子、前記信号入力端子に結合コンデンサを介し
て接続される非反転入力端子を有し平均値クランプ処理
された信号出力を導出する第１のバッファ、前記クラン
プレベル電位入力端子に接続された非反転入力端子を有
し前記第１のバッファにおける非反転入力端子にクラン
プレベル電位信号を供給する第２のバッファを備え、前
記第１のバッファにおけるオフセット出力について前記
第１のバッファの非反転入力端子にローパスフィルタを
介してフィードバックを行うことを特徴とする請求項１
ないし請求項３のいずれかに記載の半導体回路。 - 【請求項５】 正弦波信号が入力される信号入力端子、
クランプレベル電位信号が入力されるクランプレベル電
位入力端子、前記信号入力端子に結合コンデンサを介し
て接続される非反転入力端子を有し平均値クランプ処理
された信号出力を導出する第１のバッファ、前記クラン
プレベル電位入力端子に接続された非反転入力端子を有
し前記第１のバッファにおける非反転入力端子にクラン
プレベル電位信号を供給する第２のバッファ、一方の入
力端子に前記クランプレベル電位入力端子からのクラン
プレベル電位信号を受けて他方の入力端子に第３のバッ
ファおよびローパスフィルタを介して第１のバッファの
出力を受け、出力端子を前記第１の非反転入力端子に接
続される差動アンプを備え、前記第１のバッファにおけ
るオフセット出力について前記第１のバッファの非反転
入力端子にフィードバックを行うことを特徴とする請求
項１ないし請求項３のいずれかに記載の半導体回路。 - 【請求項６】 前記第２のバッファの出力を第１のバイ
アス抵抗を介して前記第１のバッファの非反転入力端子
に供給し、前記差動アンプの出力を第２のバイアス抵抗
を介して前記第１のバッファの非反転入力端子に供給す
ることを特徴とする請求項５に記載の半導体回路。 - 【請求項７】 前記第１のバッファの非反転入力端子に
一端を接続された第３の抵抗、前記第２のバッファの出
力端子に一端を接続された第４の抵抗、前記差動アンプ
の出力端子に一端を接続された第５の抵抗を設け、前記
第３の抵抗の他端と前記第４の抵抗の他端と前記第５の
抵抗の他端とを互いに接続したことを特徴とする請求項
５に記載の半導体回路。 - 【請求項８】 一方の入力端子に前記クランプレベル電
位入力端子からクランプレベル電位信号を受けるととも
に他方の入力端子にローパスフィルタを介して前記バッ
ファ手段の出力を受ける差動アンプを設け、前記差動ア
ンプの出力を前記バッファ手段の非反転入力端子に供給
することを特徴とする請求項１または請求項２に記載の
半導体回路。 - 【請求項９】 一方の入力端子に前記クランプレベル電
位入力端子からクランプレベル電位信号を受けるととも
に他方の入力端子にフィードバック用バッファおよびロ
ーパスフィルタを介して前記バッファ手段の出力を受け
る差動アンプを設け、前記差動アンプの出力をバイアス
抵抗を介して前記バッファ手段の非反転入力端子に供給
することを特徴とする請求項８に記載の半導体回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000311342A JP2002124838A (ja) | 2000-10-12 | 2000-10-12 | 半導体回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000311342A JP2002124838A (ja) | 2000-10-12 | 2000-10-12 | 半導体回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124838A true JP2002124838A (ja) | 2002-04-26 |
Family
ID=18791125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000311342A Pending JP2002124838A (ja) | 2000-10-12 | 2000-10-12 | 半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002124838A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017163661A (ja) * | 2016-03-08 | 2017-09-14 | Ｎｅｃプラットフォームズ株式会社 | 電圧降下補償回路、スイッチング電源装置、電圧降下補償方法、および、スイッチング電源制御方法 |
-
2000
- 2000-10-12 JP JP2000311342A patent/JP2002124838A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017163661A (ja) * | 2016-03-08 | 2017-09-14 | Ｎｅｃプラットフォームズ株式会社 | 電圧降下補償回路、スイッチング電源装置、電圧降下補償方法、および、スイッチング電源制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7218258B2 (en) | Method and system for mixed analog-digital automatic gain control | |
| JP2002223132A (ja) | 音声再生装置および方法 | |
| CA2092882A1 (en) | Circuit arrangement having a switching amplifier | |
| US7463090B2 (en) | Driving device | |
| US5200716A (en) | Cut-off frequency automatic adjusting filter | |
| JP2002124838A (ja) | 半導体回路 | |
| JPS58178670A (ja) | ビデオ・クランプ回路 | |
| JPH02504185A (ja) | 固定値のインダクタンスに対する可変インダクタンスを評価する回路 | |
| JP4199191B2 (ja) | バイナリ信号におけるスライスレベルを設定するための方法及び装置 | |
| TWI806542B (zh) | 用於聲音訊號處理之雜訊抑制的設備 | |
| JP2009118214A (ja) | 映像信号増幅回路および増幅用半導体集積回路 | |
| US20040196409A1 (en) | External output video signal processor | |
| JPH042270A (ja) | クランプ回路 | |
| EP0925642B1 (en) | Device for amplifying signals | |
| US7120848B2 (en) | Apparatus and method for forward error correction | |
| EP0146185A2 (en) | Telephone circuit comprising a class-B amplifier | |
| KR950007511Y1 (ko) | 인쇄회로기판(pcb) 자동조정 시스템 | |
| JP4462709B2 (ja) | オフセット補正方法 | |
| JP2002084183A (ja) | 自己バイアス調整回路 | |
| JPH09223933A (ja) | オペアンプ接続回路 | |
| JPH0936674A (ja) | 差動増幅器の電源リップル抑圧回路 | |
| JP3175157B2 (ja) | 半導体集積回路装置 | |
| JPH08162920A (ja) | データスライサ回路 | |
| JPH0628513B2 (ja) | 交流電圧歪除去回路 | |
| JP2006503470A (ja) | ダイナミックスライスレベル検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |