JP2002117398A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 品質、コストおよび設計労力（設計期間）に
おいて最適な画像処理装置を提供することを目的とす
る。 【解決手段】 画像信号をディジタル信号に変換して処
理し、特に、ディジタル信号に変換された画像信号で表
されるデータを記憶する記憶部と、記憶部へのアクセス
を管理するメモリ管理部とを有する画像処理装置におい
て、メモリ管理部にデータを処理する画像処理手段を設
置する。また、画像処理手段が行う処理のうち少なくと
も１つは、複数の画素のデータを同時並行で処理する処
理とする。さらに、メモリ管理部には、記憶する際にデ
ータを圧縮するデータ圧縮手段を設置し、画像処理手段
のうち少なくとも１つは、メモリ管理手段に入力された
データは画像処理手段によって処理された後にデータ圧
縮手段によって圧縮されるように設置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置に関
し、ディジタル画像信号によって転写紙に画像を再生す
る装置、特に、スキャナから画像を読み込んで転写紙に
画像を再生する装置に適用されるディジタル画像信号に
対して画像処理を行う画像処理装置に関する。

【０００２】

【従来の技術】ＭＦＰ（コピー、ＦＡＸ、プリンタ、ス
キャナ等の複合機）に於いて、読み取り信号の画像処
理、メモリへの画像蓄積、複数機能の並行動作及びそれ
ぞれの画像処理を最適化する『画像処理装置』（特開平
８−２７４９８６号公報）等が発明されており、各種の
画像処理を１つの画像処理構成で実行できるようになっ
ている。

【０００３】しかしながら、上記発明において、ＭＦＰ
でのメモリの有効活用、周辺ユニットの性能向上に伴う
機能向上の容易性、単体スキャナ、単体プリンタでの機
能分割の容易性が提供されていなかった。また、システ
ムの有効活用という点で最適な制御構成が構築されてい
ない。

【０００４】このような点から、画像処理アルゴリズム
及び処理のためのパラメタを容易に更新でき、マイクロ
プロッセサやデータ転送のパフォーマンスが異なるシス
テムでも最小限のユニットの変更のみでシステムに追従
でき、メモリを複数の機能動作で有効に利用できる画像
処理装置が発明されている。

【０００５】

【発明が解決しようとする課題】本発明は、上記の画像
処理装置において、画像処理の固定部分をハードウェア
で、プログラマブルな画像処理を画像処理プロセッサで
実現し、品質、コストおよび設計労力（設計期間）にお
いて最適な画像処理装置を提供することを目的とする。

【０００６】また、少なくともひとつは複数画素の処理
を同時並行で行うＳＩＭＤ型のアーキテクチャを採用し
た画像処理手段において、ＳＩＭＤ型プロセッサに不向
きな画像処理をハードウェアで実現する画像処理装置を
提供することを目的とする。

【０００７】さらに、ＰＣ（personal computer ）から
の画像処理を行い、高画質化を可能とすること、また、
圧縮、 伸長の効率を向上する画像処理装置を提供するこ
とを目的とする。

【０００８】

【課題を解決するための手段】かかる目的を達成するた
め、請求項１記載の画像処理装置は、画像信号をディジ
タル信号に変換して処理する画像処理装置であって、変
換された画像信号をプログラムに基づいて画像処理する
演算処理部と、変換された画像信号とバスとのインター
フェイスを一括管理するＩ／Ｆ管理部と、変換された画
像信号のメモリへのアクセスを一括管理するメモリ管理
部と、を有し、メモリ管理部は少なくとも１つの画像処
理手段を有することを特徴とする。

【０００９】請求項２記載の画像処理装置は、請求項１
記載の画像処理装置において、画像処理手段が行う処理
のうち少なくとも１つは、複数の画素の変換された画像
信号を逐次処理する処理であることを特徴とする。

【００１０】請求項３記載の画像処理装置は、請求項１
または２記載の画像処理装置において、メモリ管理部
は、記憶する際にデータを圧縮するデータ圧縮手段を、
さらに有し、画像処理手段のうち少なくとも１つは、デ
ータ圧縮手段の前に設置されていて、変換された画像信
号は画像処理手段によって処理された後に圧縮されるこ
とを特徴とする。

【００１１】

【発明の実施の形態】以下、添付図面を参照した本発明
に係る画像処理装置の実施形態を詳細に説明する。図１
から図１１には、本発明に係る画像処理装置の実施形態
が示されている。

【００１２】図１は本発明の一実施形態として適用され
る画像処理装置のブロック構成図である。原稿を光学的
に読み取る読み取りユニット２は、原稿に対するランプ
照射の反射光をミラー及びレンズにより受光素子に集光
する。読み取りユニット２で原稿面を読み取る。

【００１３】受光素子は、ＳＢＵ（センサ・ボード・ユ
ニット）３に搭載され、電気信号に変換された画像信号
はディジタル信号に変換された後、ＳＢＵ３から出力さ
れる。ＳＢＵ３から出力される画像信号はＣＤＩＣ（圧
縮/ 伸張及びデータインタフェース制御部）４に入力さ
れる。

【００１４】ＣＤＩＣ４は画像データに関し、ＳＢＵ
３、パラレルバス、ＩＰＰ（画像処理プロッセサ）５間
のデータ転送、本実施形態の全体制御を司るシステムコ
ントローラ１８と画像データに対するプロセスコントロ
ーラ１２間の通信を行う。

【００１５】各々のＳＢＵ３からの画像信号はＣＤＩＣ
４を経由してＩＰＰ５に転送され、光学系及びディジタ
ル信号への量子化に伴う信号劣化（スキャナ系の信号劣
化とする）を補正し、再度各々のＣＤＩＣ４へ出力され
る。各々のＣＤＩＣ４に出力された画像データはパラレ
ルバスを経由してＩＭＡＣ（画像メモリアクセス制御）
１０に送られる。

【００１６】ここではシステムコントローラ１８の制御
に基づき画像データとＭＥＭ（メモリモジュール）９の
アクセス制御、メモリ有効活用のための画像データの圧
縮／伸張を行う。ＩＭＡＣ１０へ送られた画像データは
データ圧縮後ＭＥＭ９へ蓄積される。読み出しデータは
伸張され、本来の画像データに戻しＩＭＡＣ１０からパ
ラレルバス経由でＣＤＩＣ４へ戻される。ＣＤＩＣ４に
戻された画像データはＩＰＰ５に転送される。

【００１７】ＩＰＰ５では裏うつり補正を行った後に通
常のＭＦＰでの処理が行われる。画質補正処理を行われ
てＩＰＰ５からＶＤＣ（ビデオ・データ制御）６に転送
される。ドット配置に関する後処理及びドットを再現す
るためのパルス制御を行い、作像ユニットに於いて転写
紙上に再生画像を形成する。

【００１８】図２に各ＩＰＰの画像処理概略を示す。読
み取り画像はＳＢＵ３、ＣＤＩＣ４を介してＩＰＰ５の
入力Ｉ／Ｆからスキャナ画像処理部２８へ伝達される。
読み取り画像信号の劣化補正が目的で、シェーディング
補正を行った後に地肌除去補正を行いスキャナγ変換等
を行った後にＣＤＩＣ４にデータは転送されてＭＥＭ９
での蓄積が行われる。ＭＥＭ９に蓄積、読み出された画
像はＣＤＩＣ４を経由して再びＩＰＰ５に転送される。

【００１９】ここでおもて面のデータにより裏うつり補
正処理が行われる。主走査の電気変倍処理が行われる。
その後一般的な階調処理が行われる。階調処理は濃度変
換、ディザ処理、誤差拡散処理等が有り、階調情報の面
積近似を主な処理とする。一旦スキャナ画像処理された
画像データをメモリに蓄積しておけば、画質処理を変え
る事によって種々の再生画像を確認することができる。

【００２０】例えば、再生画像の濃度を振ってみたり、
ディザマトリクスの線数を変更してみたりする事で、再
生画像の雰囲気を変更できる。この時処理を変更する度
に画像を読み取りユニットから読み込み直す必要はな
く、ＭＥＭ９から格納画像を読み出せば同一データに対
し、何度でも異なる処理を実施できる。

【００２１】図３にＩＰＰ５の内部構成の概略を示す。
外部とのデータ入出力に関し、複数個の入出力ポートを
持ち、それぞれ入力、出力を任意に設定できる。内部に
ローカルメモリ群を持ち、使用するメモリ領域、データ
パスの経路をメモリ制御部に於いて制御する。

【００２２】入力されたデータ、出力のためのデータは
ローカルメモリ群をバッファメモリとして割り当て、そ
れぞれに格納し、外部とのＩ／Ｆを制御される。ローカ
ルメモリ３２に格納された画像データをプロセッサアレ
ー部３４に於いて各種処理を行い、出力結果は再度ロー
カルメモリに格納する。

【００２３】プロセッサの処理手順、処理のためのパラ
メタ等はプログラムＲＡＭ３５及びデータＲＡＭ３６と
の間でやり取りを行う。プログラムＲＡＭ３５およびデ
ータＲＡＭ３６の内容はシリアルＩ／Ｆを通じ、プロセ
スコントローラからダウンロードされる。

【００２４】或いはプロセスコントローラ１２がデータ
ＲＡＭ３６の内容を読みだし、処理の経過を監視しす
る。処理の内容を変えたり、システムで要求される処理
形態が変更になる場合、プロセッサアレー部３４が参照
するプログラムＲＡＭ３５及びデータＲＡＭ３６の内容
を更新して対応する。

【００２５】図４にＣＤＩＣのブロック構成の概略を示
す。画像データ入出力部はＳＢＵ３からの画像データを
入力し、ＩＰＰ５に対してデータを出力する。画像デー
タ入力制御部４３では、ＩＰＰ５でスキャナ画像補正さ
れたデータが入力される。

【００２６】入力データはパラレルバスでの転送効率を
高めるためにデータ圧縮部４５に於いて、データ圧縮を
行う。パラレルデータＩ／Ｆ５０を介してパラレルバス
へ送出される。パラレルデータバスからパラレルデータ
Ｉ／Ｆ５０を介して入力される画像データは、バス転送
のために圧縮されており、データ伸張部４６で伸張され
る。

【００２７】伸張された画像データは画像データ出力制
御部４４に於いてＩＰＰ５へ転送される。パラレルデー
タとシリアルデータの変換機能を併せ持つ。システムコ
ントローラ１８はパラレルバスにデータを転送し、プロ
セスコントローラ１２はシリアルバスにデータを転送す
る。２つのコントローラの通信のためにデータ変換を行
う。シリアルデータＩ／ＦはＩＰＰ用にも更に１系統持
ち、ＩＰＰ５ともＩ／Ｆする。

【００２８】図５にＶＤＣ６のブロック構成の概略を示
す。入力される画像データに対し作像ユニットの特性に
応じて処理を行う。エッジ平滑処理５４によるドットの
再配置処理、ドット形成のための画像信号のパルス制御
を行い、画像データは作像ユニットを対象として出力さ
れる。

【００２９】画像データの変換とは別に、パラレルデー
タとシリアルデータのフォーマット変換機能を併せ持
ち、ＶＤＣ６単体でもシステムコントローラ１８とプロ
セスコントローラ１２の通信に対応できる。

【００３０】図６にＩＭＡＣのブロック構成の概略を示
す。パラレルデータＩ／Ｆ部６８は、パラレルバスとの
画像データのインタフェースを管理する。構成的にはＭ
ＥＭ９への画像データの格納／読み出しと、主に外部の
ＰＣから入力されるコードデータの画像データへの展開
を制御する。

【００３１】入力されたコードデータはラインバッファ
６３において、ローカル領域でのデータの格納を行う。
ラインバッファ６３に格納されたコードデータは、シス
テムコントローラＩ／Ｆ６１を介して入力されたシステ
ムコントローラ１８からの展開処理命令に基づき、ビデ
オ制御部６４に於いて画像データに展開される。

【００３２】展開された画像データもしくはパラレルデ
ータＩ／Ｆ６８を介してパラレルバスから入力された画
像データは、ＭＥＭ９に格納される。この場合、データ
変換部６７に於いて格納対象となる画像データを選択
し、データ圧縮部６５においてメモリー使用効率を上げ
るためにデータ圧縮を行い、メモリアクセス制御部６２
にてＭＥＭ９のアドレスを管理しながらＭＥＭ９に画像
データを格納する。

【００３３】ＭＥＭ９に格納された画像データの読み出
しは、メモリアクセス制御部６２にて読み出し先アドレ
スを制御し、読み出された画像データをデータ伸張部６
６にて伸張する。伸張された画像データをパラレルバス
へ転送する場合、パラレルデータＩ／Ｆ６８を介してデ
ータ転送を行う。

【００３４】図７にＭＥＭに画像を蓄積する処理のデー
タフローを示す。(a) はＰＣ７１からＭＥＭ７９までの
流れを示す。ＩＭＡＣ１０内データ変換部６７によりＰ
Ｃ７１からの画像データのフローが制御される。

【００３５】図８にＳＩＭＤ型プロセッサの概略構成を
示す。ＳＩＭＤは複数のデータに対し、単一の命令を並
列に実行させるもので、複数のＰＥ（プロセッサエレメ
ント）より構成される。それぞれのＰＥはデータを格納
するレジスタ（Ｒｅｇ）、他のＰＥのレジスタをアクセ
スするためのマルチプレクサ（ＭＵＸ）、バレルシフタ
（Shift Expand）、論理演算器（ＡＬＵ）、論理結果を
格納するアキュムレータ（Ａ）、アキュムレータの内容
を一時的に対比させるテンポラリレジスタ（Ｆ）から構
成される。

【００３６】各レジスタはアドレス及びデータバスに接
続されており、処理を規定する命令コード、処理の対象
となるデータを格納する。レジスタ内容はＡＬＵに入力
され、演算処理結果はＡに格納される。結果をＰＥ外部
に取り出すために、Ｆにいったん退避させる。

【００３７】Ｆの内容を取り出す事で、対象データに対
する処理結果が得られる。命令コードは各ＰＥに同一内
容で与え、処理の対象データをＰＥ毎に異なる状態で与
え、隣接ＰＥのＲｅｇ内容をＭＵＸにて参照する事で、
演算結果は並列処理され、各Ａに出力される。

【００３８】例えば、画像データ１ラインの内容を各画
素後とにＰＥに配置し、同一の命令コードで演算処理さ
せれば、１画素づつ逐次処理するよりも短時間で１ライ
ン分の処理結果が得られる。

【００３９】以上が従来からのＳＩＭＤ型プロセッサの
基本となる動作である。次に本実施形態の動作について
説明する。画像処理の例としてＩＩＲフィルタによる処
理を搭載する例を挙げる。これは図１１に示すような処
理ブロックである。ＩＩＲフィルタは、ＦＩＲフィルタ
と比較し、信号変化に対する反応が遅いため、強い平滑
化や地肌除去処理などに利用している。式で示すと ＯＤn ＝Ｋ×ＩＤn ＋（１−ｋ）×ＯＤn-1 ・・・（式１） ＩＤn ：ｎ番目の入力画像データ ＯＤn ：ｎ番目の
出力画像データ ＯＤn-1 ：n-1 番目の出力画像データ Ｋ：０以上１
以下の定数となる。

【００４０】ＩＩＲフィルタ処理はＳＩＭＤ型プロセッ
サに向かない。また、ハードウェア化しても図１０に示
すように規模は小さくて済むため、係数Ｋが固定になれ
ばコスト面でもハードウェアのほうが有利である。ま
た、プロセッサのプログラム削減にもなり、プロセッサ
の負担も削減可能となる。

【００４１】図９にはメモリ画像処理部をＩＭＡＣに搭
載したときのブロック図を示す。圧縮処理前に配置して
いるため、ビデオ制御部８４にて展開された画像データ
をメモリ画像処理部８８にて、例えばＩＩＲフィルタ処
理後データ変換部８７を介してＭＥＭ９へ保存すること
ができ、ＰＣからの画像データに有効な画像処理を行い
ＭＥＭ９に格納することが可能となる。

【００４２】なお、処理が不要の場合は図示しないが処
理をスルーさせることも可能である。以上の説明におい
て、画像処理機能にＩＩＲフィルタのみ示したが、これ
は一例であり、その他の画像処理（ＦＩＲフィルタ処
理、拡大・縮小処理、データマスク処理、ＳＩＭＤ向き
出ない処理としては誤差拡散処理など）、複数の画像処
理を搭載して良い。

【００４３】

【発明の効果】以上の説明から明らかなように、請求項
１記載の画像処理装置によれば、画像処理装置におい
て、インタフェース一括管理手段に少なくともひとつの
画像処理機能を搭載することを特徴とするので、汎用的
な画像処理をプロセッサに負担をかけず、かつ低コスト
で実現可能である。

【００４４】請求項２記載の画像処理装置によれば、請
求項１記載の画像処理装置において、画像処理手段のう
ち少なくともひとつがＳＩＭＤ型演算処理に向かない処
理であるので、ＳＩＭＤ型プロセッサで実現しにくいア
ルゴリズムを容易に実現できる。

【００４５】請求項３記載の画像処理装置によれば、請
求項１または２記載の画像処理装置において、画像処理
手段のうち少なくともひとつがメモリ（ＭＥＭ）へのデ
ータ圧縮手段の前にあるので、ＰＣからの画像データに
対して画像処理を行い、高画質化、または、ＭＥＭへの
格納手段の蓄積向上が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態として適用される画像処理
装置のブロック構成図である。

【図２】各ＩＰＰの画像処理概略が示されている。

【図３】ＩＰＰ５の内部構成の概略が示されている。

【図４】ＣＤＩＣ４のブロック構成の概略が示されてい
る。

【図５】ＶＤＣ６のブロック構成の概略が示されてい
る。

【図６】ＩＭＡＣ１０のブロック構成の概略が示されて
いる。

【図７】ＭＥＭに画像を蓄積する処理のデータフローが
示されている。

【図８】ＳＩＭＤ型プロセッサの概略構成が示されてい
る。

【図９】ＩＭＡＣ１０に画像処理手段を搭載したときの
ブロック図が示されている。

【図１０】ＩＩＲフィルタのハードウエア構成が示され
ている。

【図１１】ＩＩＲフィルタの構成が示されている。

【符号の説明】

８１ システムコントローラＩ／Ｆ ８２ メモリアクセス制御部 ８３ ラインバッファ ８４ ビデオ制御 ８５ データ圧縮部 ８６ データ伸長部 ８７ データ変換部 ８８ メモリ画像処理部 ８９ パラレルデータＩ／Ｆ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画像信号をディジタル信号に変換して処
   理する画像処理装置であって、 前記変換された画像信号をプログラムに基づいて画像処
   理する演算処理部と、 前記変換された画像信号とバスとのインターフェイスを
   一括管理するＩ／Ｆ管理部と、 前記変換された画像信号のメモリへのアクセスを一括管
   理するメモリ管理部と、を有し、 該メモリ管理部は少なくとも１つの画像処理手段を有す
   ることを特徴とする画像処理装置。
2. 【請求項２】 前記画像処理手段が行う処理のうち少な
   くとも１つは、複数の画素の前記変換された画像信号を
   逐次処理する処理であることを特徴とする請求項１記載
   の画像処理装置。
3. 【請求項３】 前記メモリ管理部は、前記記憶する際に
   前記データを圧縮するデータ圧縮手段を、さらに有し、 前記画像処理手段のうち少なくとも１つは、前記データ
   圧縮手段の前に設置されていて、前記変換された画像信
   号は前記画像処理手段によって処理された後に前記圧縮
   されることを特徴とする請求項１または２記載の画像処
   理装置。