JP4225455B2 - 情報処理装置および画像形成装置 - Google Patents
情報処理装置および画像形成装置 Download PDFInfo
- Publication number
- JP4225455B2 JP4225455B2 JP2002082458A JP2002082458A JP4225455B2 JP 4225455 B2 JP4225455 B2 JP 4225455B2 JP 2002082458 A JP2002082458 A JP 2002082458A JP 2002082458 A JP2002082458 A JP 2002082458A JP 4225455 B2 JP4225455 B2 JP 4225455B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- array
- conversion
- image
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、例えば原稿の画像を読み取る画像スキャナ,フイルムスキャナ,デジタルカメラ,DVD,コンピュータ(ワープロ,CG)など、画像データを出力する画像データ供給手段の画像データを、たとえばプリント,表示などの顕像形成用の画像データに画像処理する情報処理装置およびそれを用いる画像形成装置に関する。
【0002】
【従来技術】
たとえば複合機能(コピー,FAX,プリンタ,スキャナなどの機能)がある複写機に於いて、読み取り信号の画像処理、メモリへの画像蓄積、複数機能の並行動作及びそれぞれの画像処理を最適化する「画像処理装置」(特開平8−274986号公報)等が発明されており、各種の画像処理を1つの画像処理構成で実行できるようになっている。
【0003】
しかしながら、複合機能でのメモリの有効活用,周辺ユニットの性能向上に伴う機能向上の容易性、単体スキャナ,単体プリンタ,への機能分割の容易性が提供されていなかった。また、システムの有効活用という点で最適な制御構成が構築されていない。
【0004】
このような点から、画像処理アルゴリズム及び処理のためのパラメータを容易に更新でき、マイクロプロセッサやデータ転送のパフォーマンスが異なるシステムでも最小限のユニットの変更のみでシステムに追従でき、メモリを複数の機能動作で有効に利用できる、複合機能複写機を提供している(たとえば特開2000−316063号公報)。
【0005】
γ変換処理やフィルタ処理といった現処理画素(注目画素)及びその周辺画素の濃度情報から演算可能な処理はプログラマブルなSIMD型のプロセッサが実行し、誤差拡散処理のように、事前の処理結果が現処理結果に反映する処理は逐次型のプロセッサあるいは専用のハード構成で実行する。すなわち、所要の画像処理機能群を数種のプロセッサおよびハードウェアで、処理の特徴にあわせて分担する。
【0006】
【発明が解決しようとする課題】
本発明は、画像処理能力を高くすることを目的とする。
【0007】
【課題を解決するための手段】
(1)多階調数の画像データを、主走査方向の画素数および副走査方向のライン数共に複数のマトリクス上の特定点から順次に記録ドットを配置するドット集中型で、記録ドット有無を表す2値データに変換する階調処理手段(IPP);
主走査方向に連続する複数の前記マトリクスの同一ライン上の画素配列の、記録ドット有無を表す前記2値データの配列における、記録ドット/非記録ドットとなる変化点の数pをカウントし、カウント値pが一定数Pより大きいと、前記2値データの配列を、前記特定点に近い画素のものから順番に主走査方向に並べ替える配列変換機能を用いて変更し、該変更の有無を表す変換有無データを生成する、データ配列変換手段(60);
前記変更した配列および変更しなかった配列の2値データをランレングス符号化により圧縮データに変換する圧縮手段(46);
該圧縮したデータを前記変換有無データを付してメモリ(MEM)に書込むメモリアクセス制御手段(47);および、
前記メモリ (MEM) から読み出したデータの圧縮データを元の2値データに逆変換する伸張手段 (48) ;および、
前記圧縮データに付された前記変換有無データが変更有りを表すと、該圧縮データから逆変換された2値データの配列を、メモリ (RAM) 上の、前記並べ替え後の主走査方向の画素位置に並べ替え前の画素位置を割り付けた並べ直し用配列テーブルを用いて変更する、データ配列逆変換手段 (70) ;
を備える情報処理装置。
【0008】
なお、理解を容易にするためにカッコ内には、図面に示し後述する実施例の対応要素の符号を、例示として参考までに付記した。以下も同様である。
【0009】
これによれば、階調処理手段(IPP)が処理した多階調数の画像データを、圧縮手段(46)で圧縮して効率よくメモリ(MEM)に蓄積できる。
【0010】
【発明の実施の形態】
(2)前記データ配列変換手段(60)は、メモリ(RAM)上の、前記配並べ替え後の主走査方向の画素位置に並べ替え前の画素位置を割り付けた並べ変え用配列テーブルを用いて前記変更を行う;上記(1)に記載の情報処理装置。
【0011】
(3)前記並べ変え用配列テーブルは、複数の変更方式にそれぞれが対応した複数である;上記(2)に記載の情報処理装置。
【0012】
(4)前記並べ直し用配列テーブルは、複数の変更方式にそれぞれが対応した複数である;上記(3)に記載の情報処理装置。
【0013】
(5)上記(1)乃至(4)のいずれか1つに記載の情報処理装置;および、前記階調処理手段(IPP)が階調処理したデータに基づいて転写紙上に作像するプリンタ;を備える画像形成装置。
【0014】
本発明の他の目的および特徴は図面を参照した以下の実施例の説明により明らかになろう。
【0015】
【実施例】
−第1実施例−
図1に、本発明の第1実施例の画像形成装置の構成を示す。この画像形成装置は、大略で、原稿スキャナSCR,情報処理装置MFCおよびプリンタPRRを組み合わせた複合機能複写機である。
【0016】
原稿を光学的に読み取る読み取りユニット4は、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子に集光する。受光素子は、SBU(センサー・ボード・ユニット)に搭載され、電気信号に変換された画像信号はディジタル信号すなわち画像データに変換された後、SBUから出力される。SBUから出力される画像データは、バス管理手段であるCDIC(圧縮/伸張及びデータインターフェース制御部)に入力される。CDICは画像データに関し、SBU、パラレルバス、および、画像処理手段であるIPP(画像処理プロッセサー)間のデータ転送、ならびに、本実施例の全体制御を司るシステムコントローラ6と画像データに対するプロセスコントローラ1間の通信を行う。
【0017】
SBUからの画像データは、CDICを経由してIPPに転送され、光学系及びディジタル信号への量子化に伴う信号劣化(スキャナ読み取り系の読み取り劣化)を補正し、再度各々のCDICへ出力される。この補正が、「スキャナ画像処理」(図2)である。
【0018】
CDICに入力された画像データは、パラレルバスPbを経由してメモリ管理手段であるIMAC(画像メモリーアクセス制御)に送られる。ここではシステムコントローラ6の制御に基づき画像データとMEM(メモリモジュール)のアクセス制御、パソコンPCからの画像データの画像処理(図7の49内)およびメモリ有効活用のための画像データの圧縮/伸張を行う。
【0019】
IMACへ送られた画像データは、データ圧縮後MEMへ蓄積される。読み出しデータは伸張され、本来の画像データに戻しIMACからパラレルバスPb経由でCDICへ戻される。CDICに戻された画像データはIPPに転送される。IPPでは裏うつり補正を行った後に通常の、プリント出力用の「画質処理」(図2)が行われる。
【0020】
画質処理によってプリント出力用に2値又は低階調数の画像データに変換された画像データは、IPPからVDC(ビデオ・データ制御)に転送される。VDCは、画像データを作像信号に変換しドット配置に関する後処理及びドットを再現するためのパルス制御をして、作像ユニット5のレーザビーム露光器に与えて、感光体のレーザ露光を制御して感光体に静電潜像を形成する。静電潜像は現像されてトナー像を生じ、それが転写紙上に転写される。
【0021】
図2に、IPPの画像処理概略を示す。読み取り画像はSBU、CDICを介してIPPの入力I/F(インターフェース)から「スキャナ画像処理」へ伝達される。この「スキャナ画像処理」は、読み取り画像信号の読み取り劣化補正が目的で、シェーディング補正を行った後にスキャナγ変換等を行った後にCDICにデータは転送されて、MEMでの蓄積が行われる。
【0022】
MEMに蓄積し、そして読み出された画像データは、CDICを経由して再びIPPに転送される。ここで「地肌除去補正処理」が行われる。そして「画質処理」が行われる。「画質処理」の主要なものは、主走査の電気変倍処理,プリンタガンマ変換、および、多階調数の画像データを、プリンタPRRが使用する2値又は低階調数の画像データに変換する階調処理である。
【0023】
階調処理には、濃度変換、ディザ処理、誤差拡散処理等が有り、階調情報の面積近似を主な処理とする。一旦「スキャナ画像処理」された画像データをメモリMEMに蓄積しておけば、「画質処理」を変える事によって種々の再生画像を確認することができる。例えば再生画像の濃度を振ってみたり、ディザマトリクスの線数を変更してみたりする事で、再生画像の雰囲気を変更できる。この時処理を変更する度に画像を読み取りユニット4で読み込み直す必要はなく、MEMから格納画像を読み出せば同一データに対し、何度でも異なる処理を実施できる。
【0024】
図3に、IPPの内部構成の概要を示す。IPPは、スキャナSCRの出力I/FからCDICを介しての画像データの受け入れならびにCDICに対する画像データの入出力は入出力ポート141で行う。入出力画像データは、バススイッチおよびバッファメモリを含むデータバッファ又は入出力データレジスタ142に一旦格納してから、SIMD型プロセッサ143のメモリ制御を介してプロセッサアレー144に入力され、あるいはCDICに出力される。IPPを制御するデータならびにIPPの画像処理プログラム(プログラムと処理パラメータ)は、システムコントローラ6,CDICあるいはプロセスコントローラ1からホストバッファ147に与えられ、データRAM146およびプログラムRAM145に書き込まれる。
【0025】
図4に、プロセッサアレー144の内部の一部分の構成を示す。この実施例では、プロセッサアレー144は、SIMD(Single Instruction stream Multiple Data stream)型プロセッサであり、複数のデータに対し、単一の命令を並列に実行させるもので、複数のプロセッサエレメントPE1〜PE8等を含む。それぞれのプロセッサエレメントPE(以下では単にPEと表記する)は、自己宛てのデータを格納する入出力レジスタ150、他のPEのレジスタをアクセスするためのマルチプレクサ(以下ではMUXと表記)151、バレルシフタ(Shift Expand)152、論理演算器(以下ではALUと表記)153、論理結果を格納するアキュムレータ(A)154、アキュムレータの内容を一時的に退避させるテンポラリレジスタ(F)155から構成される。
【0026】
各入出力レジスタ150はアドレスバスおよびデータバス(リード線およびワード線)に接続されており、処理を規定する命令コード,処理の対象となるデータ等を格納する。入出力レジスタ150の内容は論理ALU153に入力され、演算処理結果はアキュムレータ154に格納される。結果をPE外部に取り出すために、テンポラリレジスタ155に一旦退避させる。テンポラリレジスタ155の内容を取り出すことにより、対象データに対する処理結果が得られる。
【0027】
命令コードは各PEに同一内容で与え、処理の対象データをPEごとに異なる状態で与え、隣接PEの入出力レジスタ150の内容をMUX151において参照することで、演算結果は並列処理され、各アキュムレータ154に出力される。
【0028】
たとえば、画像データ1ラインの内容を各画素ごとにPEに配置し、同一の命令コードで演算処理させれば、1画素づつ逐次処理するよりも短時間で1ライン分の処理結果が得られる。特に、空間フィルタ処理、シェーディング補正処理はPEごとの命令コードは演算式そのもので、PE全てに共通に処理を実施することができる。
【0029】
図5に、CDICの機能構成の概要を示す。画像データ入出力制御161は、SBUが出力する画像データをうけて、IPPに出力する。IPPは、「スキャナ画像処理」をして、CDICの画像データ入力制御162に送りだす。画像データ入力制御162が受けたデータは、パラレルバスPbでの転送効率を高めるためにデータ圧縮部163に於いて、画像データの1次圧縮を行う。圧縮した画像デ−タは、データ変換部164でパラレルデータに変換してパラレルデータI/F165を介してパラレルバスPbへ送出される。パラレルデータバスPbからパラレルデータI/F165を介して入力される画像データは、データ変換部164でシリアル変換される。このデータは、バス転送のために1次圧縮されており、データ伸張部166で伸張される。伸張された画像データは、画像データ出力制御167によってIPPへ転送される。IPPでは、「画質処理」によりRGB画像データをYMCK画像データに変換し、プリンタ100の画像出力用の画像データYpMpCpKpに変換してVDCに出力する。
【0030】
CDICは、パラレルバスPbで転送するパラレルデータとシリアルバスSbで転送するシリアルデータの変換機能を併せ持つ。システムコントローラ6は、パラレルバスPbにデータを転送し、プロセスコントローラ1は、シリアルバスSbにデータを転送する。2つのコントローラ6,1の通信のために、デ−タ変換部164およびシリアルデ−タI/F169で、パラレル/シリアルデータ変換を行う。シリアルデータI/F168は、IPP用であり、IPPともシリアルデ−タ転送する。
【0031】
図6にVDCのブロック構成の概略を示す。入力される画像データに対し作像ユニットの特性に応じて処理を行う。エッジ平滑処理によるドットの再配置処理、ドット形成のための、画像データ対応の画像信号のパルス制御を行い、パルス信号は作像ユニット5のレーザ露光器に出力される。画像データの変換とは別に、パラレルデータとシリアルデータのフォーマット変換機能を併せ持ち、VDC単体でもシステムコントローラ6とプロセスコントローラ1の通信に対応できる。
【0032】
図7にIMACのブロック構成の概略を示す。パラレルデータI/F41に於いて、パラレルバスPbとの画像データのインターフェースを管理する。構成的にはMEMへの画像データの格納/読み出しと、主に外部のパソコンPCから入力されるコードデータの画像データへの展開を制御する。入力されたコードデータは、ラインバッファ42において、ローカル領域でのデータの格納を行う。ラインバッファ42に格納されたコードデータは、システムコントローラI/F44を介して入力されたシステムコントローラ6からの展開処理命令に基づき、ビデオ制御43に於いて画像データに展開する。
【0033】
展開された画像データもしくはパラレルデータI/F41を介してパラレルバスPbから入力された画像データは、MEMに格納される。この場合、データ変換部45に於いて格納対象となる画像データを選択し、データ圧縮部46においてメモリ使用効率を上げるために可逆のデータ圧縮(2次圧縮)を行い、メモリアクセス制御部47にてMEMのアドレスを管理しながらMEMに画像データを格納する。MEMに格納された画像データの読み出しは、メモリアクセス制御部47にて読み出し先アドレスを制御し、読み出された画像データをデータ伸張部48にて伸張(2次伸張)する。伸張された画像データをパラレルバスPbへ転送する場合、パラレルデータI/F41を介してデータ転送を行う。
【0034】
なお、通常の場合、CDICがパラレルバスPbおよびIMACを介してMEMに蓄積するデータは、転送能率を高くするためにデータ圧縮部163で1次圧縮したものである。IMACではデータ圧縮部46でこのデータを更に圧縮するので、IMACでのデータ圧縮部46による圧縮を2次圧縮といっている。
【0035】
しかし、パソコンPC由来の画像データは、CDICを経由していないので、圧縮のない画像データである。また、CDICでデータ圧縮部163をスルーさせてパラレルバスPbおよびIMACを経由してMEMに書込むデータも、IMACには圧縮の無い画像データで到来する。これらの場合、IMACに到来する圧縮の無い画像データにIMACは、データ圧縮部46による可逆の「2次圧縮」を加えるが、画像データに対しては、これは第1(初回)の圧縮処理である。
【0036】
データ変換部45には、メモリ画像処理部49を接続している。この構成は図9に示しその機能は図9を参照して後述する。
【0037】
図8に、パソコンPCからのプリント指示画像をMEMに蓄積するときのパソコンPCからのデータの流れを示す。この流れは、IMAC内のデータ変換部45により制御される。
【0038】
次に、図9を参照する。この実施例では、図7に示すメモリ画像処理部49に、図9の(a)に示すように、IIRフィルタならびにデータ配列変換および逆変換を設けている。IIRフィルタ部50は図9の(b)に示すハードウエア構成であって、図9の(c)に示すような機能である。信号変化に対する反応が遅いため、強い平滑化や地肌除去処理などに利用している。式で示すと
ODn=K×IDn+(1−K)×ODn−1 ・・・(式1)
IDn:n番目の入力画像データ
ODn:n番目の出力画像データ
ODn−1:n−1番目の出力画像データ
K:0以上1以下の定数
となる。
【0039】
IIRフィルタ処理は、SIMD型プロセッサでの処理には向かない。また、ハードウェア化しても図9の(b)に示すように規模は小さくて済むため、係数Kが固定になればコスト面でもハードウェアのほうが有利である。また、SIMD型プロセッサ143のプログラム削減にもなり、プロセッサの負担も削減可能となる。図8の45から46の流れに示すように、画像データの圧縮処理46前にIIRフィルタ処理50(メモリ画像処理部49の中)を配置しているため、ビデオ制御部43にて展開された画像データをメモリ画像処理部49にて、例えばIIRフィルタ処理50の後データ変換部45を介してMEMへ保存することができ、パソコンPCからの画像データに有効な画像処理を行いMEMに格納することが可能となる。なお、処理が不要の場合は図示しないが処理をスルーさせることも可能である。
【0040】
また、CDICからIMAC経由でMEMに蓄積する画像データに、メモリ画像処理部49の処理を加えることもできる。ただしこの場合には、CDICでは、データバスでの転送能率を高くするための、データ圧縮/伸張(1次圧縮/伸張)をしない。すなわちデータ圧縮部163/データ伸張部166をスルーさせる。
【0041】
MEMに保存すなわち蓄積する画像データは、データ圧縮部46にて可逆の2次圧縮処理が行われる場合を考えると、その圧縮処理の方式と、入力される画像データの形式によって、圧縮効率が変動することが考えられる。その一例として、データ圧縮部の方式がランレングス符号方式を採用していた場合、入力される画像データのランレングスが短い形式の場合、圧縮効率が向上しない。
【0042】
図9の(a)に示すように、本実施例では、この問題に対して、MEMへ格納する前段に位置するデータ圧縮部46の圧縮率向上に有効な画像データの形式に変換する処理を、データ配列変換部60で施すことで、画像データを劣化することなく圧縮率を向上させる。そして、メモリMEMから読み出したデータをデータ圧縮部48で伸張するときは、データ配列を変換したデータの伸張のときには、データ配列逆変換部70でデータ配列を元に戻してから、データ変換部45,パラレルデータ41,パラレルバスPbおよびCDICを介して、IPPに出力する。この場合CDICでは、画像データが非圧縮のものであるので、データ伸張部166はスルーさせる。
【0043】
ここで、IMACのデータ圧縮部46の圧縮方式が、ランレングス符号化を主体としているものであって、MEMに入力する画像データは2値画像データである例を説明する。ランレングス符号の場合、画像データのランレングスを長くすることで圧縮効率は向上する。そのために、メモリ画像処理部49では入力された画像データを1定の画素数内で観測し、その画素内のデータの散らばり具合を判定する。散らばり具合が一定値以上の場合はランレングス符号化に不利であると判断し、散らばり補正処理すなわちデータ配列を変換する。散らばり具合が一定に満たない場合は、散らばり補正処理を行わない。
【0044】
前記、散らばり補正処理すなわちデータ配列の変換60の例について説明する。入力画像データの、図12の(a)に示すN×1画素のマトリックスと隣あったN×1画素マトリックスの2N×1マトリックスにて、その散らばり具合を判断する。2N×1画素中に変化点が一定数P 以上の場合に以降の散らばり補正処理を行う。変化点は、N×1マトリックス内を1画素目から観測し「0」(記録なし)から「1」(記録あり)と変化、もしくは「1」から「0」と変化したポイント数をpとしてカウントする。pを一定数Pと比較することで画像の散らばり具合を判断する。(図12の(b))
p>Pと判断された画像データは前記N×1マトリックス内で画素の並べ替えを試みる。一般に2値画像データの場合、画像処理において2値化されその方式には例えばディザ処理などが挙げられる。ディザ処理の場合L×Mの閾値マトリックスを使用して2値化する。その場合、閾値マトリックスによって形成される画像データの配置が決定される。例えばドット集中型ディザの場合L×1サイズマトリックスの中央lの位置から画像データが形成される特徴がある。同様に次のラインについても、lの位置から画像データが形成される。(図12の(c))
ここで、隣り合ったL×1マトリックスをつなぎ合わせた2L×1にて並び替えを行う。2L×1中の左側のL×1を中央(L/2)+1より、ディザ閾値マトリックスの閾値順と同様の順番に並べ替え番号(左1、左2・・・左L)が対応する。2L×1中の右側L×1の中央L/2からも並べ替え番号(右1、右2・・・右L)が対応する。並べ替えは先の並べ替え番号を利用して、2L×1マトリックスの左端から“左1、右1、左2、右2・・・・左L、右L”の順番に並べ替えを実行する。上記並べ替えの結果2L×1マトリックスの左端からデータ1(黒)が並び、2L×1マトリックスの右端からデータ0(白)が並ぶ傾向となり、連続した1もしくは0が集まるドット配列になる。結果ランレングス符号におけるランレングスが長くなることとなり、MEMへ格納際の圧縮率の向上が実現する(図12の(d))。
【0045】
並び替えすなわちデータ配列の変換をしたときには、変換有無ビット(信号)を変換指示の「1」として、それに続けて2L×1の変換済データをデータ変換部45を介してデータ圧縮部46に送り込む。データ圧縮部46は、先頭の変換有無ビットはそのままにして、2L×1を圧縮符号化して、変換有無ビットと圧縮コードを、2L×1マトリックス区切りの圧縮データとして出力し、メモリアクセス制御47がそれをMEMに書込む。
【0046】
また、MEMからの読み出した画像データをデータ伸張部にて復号する場合には、MEMから読み出した2L×1マトリックス区切りの圧縮データの先頭の変換有無ビットをそのままに、次のコードを伸張して2L×1のデータを復号伸張して、変換有無ビットとともにメモリ画像処理部49のデータ配列逆変換部70に入力する。データ配列逆変換部70は、変換有無ビットが「0」(データ配列の変換なし)であるときには2L×1の伸張データをそのまま出力するが、「1」(データ配列の変換あり)であると、データ配列逆変換部70は、前記並べ替えの逆の作業すなわちデータ配列の逆変換を行う。これにより並べ直しが完了し、元画像データが復元される(図12の(d))。
【0047】
図10の(a)には、メモリ画像処理部49の中のデータ配列変換部60の構成を、図10の(b)には、メモリ画像処理部49の中のデータ配列逆変換部70の構成を、また図11には、データ配列変換部60とデータ配列逆変換部70によるデータ配列の変換/逆変換のビット位置の変更を示す。
【0048】
図10の(a)に示すデータ配列変換部60は、S/P変換器61で、シリアル入力の画像データを14ビット区切りでパラレル出力に変換する。本実施例の場合は、7×7マトッリックス ドット集中型のディザ処理後の2値画像データがS/P変換器61にシリアルに与えられ、14画素分のシリアル14ビットの画像データをパラレル14ビットデータに変換して、バッファメモリBUF62に書込む。
【0049】
データ配列変換63が、BUF62に書き込んだパラレル14ビットデータを、該14ビットの区切りで、順次に読出す。そして各1区切りのパラレル14ビットデータに対しては、まずその中の「0」から「1」への変化点とその逆の変化点の数pをカウントし、pが設定値P(例えば4)以上であると、変換有無ビット(信号)を変換指示の「1」として、これを出力側のバッフアメモリBUF64に与えるとともに、パラレル14ビットデータの各ビットを1ビットとづつ順番に読み出して、そのビットNo.(元位置情報)を、RAMで構成したデータ配列テーブル66のアドレスに与えて、該アドレスの行先ビットNo.(行先位置情報)を読み出して、パラレル14ビットの変換後データフレームの、該行先ビットNo.の位置に書込む。
【0050】
pが設定値P未満であったパラレル14ビットデータの場合には、データ配列変換63は、BUF64に与える変換有無ビット(信号)は非変換指示の「0」として、BUF62から読み出したパラレル14ビットデータをそのままBUF64に書込む。
【0051】
14ビット全部をBUF64に書込むと、データ配列変換63は、BUF64に与えている1ビットの変換有無ビット(信号)とBUF64の14ビットデータをパラレルにP/S変換器65に与え、P/S変換器65が、1ビットの変換有無ビットを先頭につけて14ビットデータをシリアルに出力する。あわせて15ビットのシリアルデータがデータ圧縮部46に与えられる。データ圧縮部46が圧縮したデータはMEMに書き込まれる。
【0052】
MEMから該圧縮データを読出して伸張するときには、図10の(b)に示すデータ配列変換部70では、そのS/P変換器71が、先頭の変換有無ビット1ビットとあわせて15ビットの区切りに、シリアル入力データをパラレルに変換してバッファメモリBUF72に書込む。先頭の変換有無ビットは、BUF72からデータ配列逆変換73に与えられる。
【0053】
データ配列逆変換73は、変換有無ビットが「1」のときには、BUF72に書き込んだパラレル14ビットデータを、該14ビットの区切りで、順次に読出す。そして各1区切りのパラレル14ビットデータに対しては、各ビットを1ビットとづつ順番に読み出して、そのビットNo.(逆変換前元位置)を、RAMで構成したデータ配列テーブル76のアドレスに与えて、該アドレスの行先ビットNo.(逆変換後行先位置)を読み出して、パラレル14ビットの逆変換後データフレームの、該行先ビットNo.の位置に書込む。
【0054】
変換有無ビットが「0」であったパラレル14ビットデータの場合には、データ配列変換73は、BUF72から読み出したパラレル14ビットデータをそのままBUF74に書込む。
【0055】
14ビット全部をBUF74に書込むと、データ配列変換73は、BUF74の14ビットデータをパラレルにP/S変換器75に与え、P/S変換器75が、14ビットデータをシリアルに出力する。これはパラレルバスPbおよびCDICを介して、IPPの「画質処理」に与えられるが、CDICではデータ伸張部166をスルーする。そしてIPPの「画質処理」では階調処理以外の、プリンタPRRの作像特性に合わせる出力補正をした後、プリンタPRRのVDCに出力される。
【0056】
本実施例での2L×1(14×1)マトリックスでの並べ替えは1例であり、3L×1といった、マトリックスサイズを大きくすることで、並べ替え後のドット配置はランレングスが長くなる方向に行くことが予測されるため、並べ替えのマトリックスサイズは限定しない。本方式の場合、参照する画素データは1次元のみのため少量のハードリソースで実現が可能である。
【0057】
−第2実施例−
第2実施例のハードウエアの大要は、上述の第1実施例と同様であるが、メモリ画像処理部49の中のデータ配列変換部およびデータ配列逆変換部の構成が、第1実施例とは異なる。
【0058】
図13に、第2実施例のデータ配列変換部60Aの構成を示す。これは、第2実施例において、第1実施例のデータ配列変換部60と置き換えられたものである。第1実施例では参照するデータ配列は1次元のnL×1マトリックスサイズを対象としていたが、さらに圧縮率の向上を目的として、第2実施例では、圧縮効率をさらに向上するために、データ配列変換部60Aは入力された画像データを2次元のマトリックスサイズの画素数内で観測し、その画素内にて散らばり補正すなわちデータ配列の変換を行う。
【0059】
第2実施例において入力画像データは、図12の(a)に示すN×1画素のマトリックスと隣あったN×1画素マトリックスの2N×1マトリックスと、さらに副走査方向に次の1ラインの2N×1マトリックスをあわせた2N×2マトリックスにて、図14に示すようにデータ配列の変換を行う。なお散らばり具合の判断は、各2N×1マトリックスの前述の変化点の数pの和が、設定値P(これは第1実施例の値とは異なる)以上であると散らばっている(データ配列の変換要:変換有無ビット=「1」)とする。
【0060】
データ配列の変換要の場合には、画像データは前記2N×2マトリックス内で画素(のデータ)の並べ替えを行う。一般の2値画像データの場合には、前記図12を参照して説明したと同様に、2値化されその方式に挙げられるドット集中型のディザ処理のドット出現特性を利用する。ただし、副走査方向に2ドットの出現特性は前ラインに相関が強いため(上左1→下左1)の順で並べ替えを行う。結果、2L×2中の順番は左から“上左1、下左1、上右1、下右1、上左2、下左2、上右2、下右2、上左3、下左3、・・・・上左L、下左L、上右L、下右L”の順番に並べ替えを実行する。上記並べ替えの結果、図14中に示す並び替え後の4L×1マトリックスの左端からデータ1(黒)が並び、右端からデータ0(白)が並ぶ傾向となり、連続した1もしくは0が集まるドット配列になる。結果ランレングス符号におけるランレングスが長くなることとなり、MEMへ格納の際の圧縮率の向上が実現する。2L×3といった、マトリックスサイズを大きくすることで、並べ替え後のドット配置はランレングスが長くなる方向に行くことが予測されるため、並べ替えのマトリックスサイズは限定しない。本方式の場合、参照する画素データが2次元となるため、ハードリソースは大きくなるが、主走査,副走査方向に相関の強い画素データに対して、圧縮効率を向上させることが可能となる。
【0061】
図13を参照すると、RAMで構成したデータ変換テーブル66Aには、複数の変換方式のアルゴリズムを実現するために、複数のデータ配列変換用の変換テーブル1〜nを保持している。データ配列変換制御部63Aからデータ配列テーブル66Aに出力される、2L×2マトリクスデータ上の注目データの位置(ビットNo.)を示すStpeは、テーブルのアクセスアドレスを示すが、SEL部66にてアドレスの上位ビットに方式選択データが追加することで、データ変換テーブル内に保持されている複数の変換テーブルの1つを選択してそのデータすなわち行き先位置(ビットNo.)を読出すようにしている。その他、データ配列変換部60Aの機能および動作は、上述の第1実施例のものと同様であるので、ここでの詳細な説明は省略する。
【0062】
また、第2実施例の、第1実施例のデータ配列逆変換部70と置き換えられるデータ配列逆変換部70Aは、図13に示すに対応した、第1実施例のデータ配列変換部70と同様なデータ処理を行うものであるので、その図示と説明は省略した。
【0063】
尚、本実施例では7×7マトッリックスを使用したディザ処理後の2値データを入力画像データとした場合を1例として説明したが、マトリックスのサイズ、処理は限定するものではない。
【0064】
以上の説明において、IMACに搭載する画像処理機能にIIRフィルタのみ示したが、これは一例であり、その他の画像処理(FIRフィルタ処理、拡大・縮小処理、データマスク処理、SIMD型プロセッサ向きでない処理としては誤差拡散処理など)を搭載するか、複数の画像処理を搭載して良い。
【0065】
【発明の効果】
階調処理手段(IPP)が処理した多階調数の画像データを、圧縮手段(46)で圧縮して効率よくメモリ(MEM)に蓄積できる。
【図面の簡単な説明】
【図1】 本発明の第1実施例の複合機能複写機の構成を示すブロック図である。
【図2】 図1に示すIPPの機能の概要を示すブロック図である。
【図3】 図1に示すIPPのハードウエア構成の概要を示すブロック図である。
【図4】 図3に示すプロセッサアレー144の構成を示すブロック図である。
【図5】 図1に示すCDICの機能構成の概要を示すブロック図である。
【図6】 図1に示すVDCの構成の概要を示すブロック図である。
【図7】 図1に示すIMACの機能構成の概要を示すブロック図である。
【図8】 図1に示すパソコンPCからのプリント指示画像をイメージデータに変換してMEMに格納する過程でのデータ経路を示すフローチャートである。
【図9】 (a)は図7に示すメモリ画像処理部49の構成を示すブロック図、(b)は(a)に示すIIRフィルタ部50の構成を示すブロック図、(c)は(a)に示すIIRフィルタ部50の機能構成を示すブロック図である。
【図10】 (a)は図9に示すデータ配列変換部60の構成を示すブロック図、(b)はデータ配列逆変換部70の構成を示すブロック図である。
【図11】 図10に示すデータ配列変換部60とデータ配列逆変換部70による画像データのデータ配列の変換と逆変換によるデータビットの位置変化を示す平面図である。
【図12】 図10に示すデータ配列変換部60とデータ配列逆変換部70による、画像データのデータ配列の変換と逆変換によるデータビットの位置変化を説明するための、画素を拡大して示す平面図であり、(a)は画素の2ブロック区分を示し、(b)は各画素のデータビットの内容(黒ドット:1/空白:「0」を示し、(c)は、ドット集中型のディザ変換で形成される画素マトリクス上のデータビットの内容を示し、(d)はデータ配列の変換と逆変換によるデータビットの位置変化を示す。
【図13】 第2実施例で用いるデータ配列変換部60Aの構成を示すブロック図である。
【図14】 図13に示すデータ配列変換部60Aによる画像データのデータ配列の変換によるデータビットの位置変化を説明するための、画素を拡大して示す平面図である。
【符号の説明】
SBU:センサー・ボード・ユニット
CDIC:圧縮/伸張及びデータインターフェース制御部
IPP:画像処理プロッセッサ
Pb:パラレルバス
IMAC:画像メモリーアクセス制御
MEM:メモリモジュール
VDC:ビデオ・データ制御
Claims (5)
- 多階調数の画像データを、主走査方向の画素数および副走査方向のライン数共に複数のマトリクス上の特定点から順次に記録ドットを配置するドット集中型で、記録ドット有無を表す2値データに変換する階調処理手段;
主走査方向に連続する複数の前記マトリクスの同一ライン上の画素配列の、記録ドット有無を表す前記2値データの配列における、記録ドット/非記録ドットとなる変化点の数pをカウントし、カウント値pが一定数Pより大きいと、前記2値データの配列を、前記特定点に近い画素のものから順番に主走査方向に並べ替える配列変換機能を用いて変更し、該変更の有無を表す変換有無データを生成する、データ配列変換手段;
前記変更した配列および変更しなかった配列の2値データをランレングス符号化により圧縮データに変換する圧縮手段;
該圧縮したデータを前記変換有無データを付してメモリに書込むメモリアクセス制御手段;
前記メモリから読み出したデータの圧縮データを元の2値データに逆変換する伸張手段;および、
前記圧縮データに付された前記変換有無データが変更有りを表すと、該圧縮データから逆変換された2値データの配列を、メモリ上の、前記並べ替え後の主走査方向の画素位置に並べ替え前の画素位置を割り付けた並べ直し用配列テーブルを用いて変更する、データ配列逆変換手段;
を備える情報処理装置。 - 前記データ配列変換手段は、メモリ上の、前記並べ替え後の主走査方向の画素位置に並べ替え前の画素位置を割り付けた並べ変え用配列テーブルを用いて前記変更を行う;請求項1に記載の情報処理装置。
- 前記並べ変え用配列テーブルは、複数の変更方式にそれぞれが対応した複数である;請求項2に記載の情報処理装置。
- 前記並べ直し用配列テーブルは、複数の変更方式にそれぞれが対応した複数である;請求項3に記載の情報処理装置。
- 請求項1乃至4のいずれか1つに記載の情報処理装置;および、前記階調処理手段が階調処理したデータに基づいて転写紙上に作像するプリンタ;を備える画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002082458A JP4225455B2 (ja) | 2002-03-25 | 2002-03-25 | 情報処理装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002082458A JP4225455B2 (ja) | 2002-03-25 | 2002-03-25 | 情報処理装置および画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003281520A JP2003281520A (ja) | 2003-10-03 |
JP4225455B2 true JP4225455B2 (ja) | 2009-02-18 |
Family
ID=29230633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002082458A Expired - Fee Related JP4225455B2 (ja) | 2002-03-25 | 2002-03-25 | 情報処理装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4225455B2 (ja) |
-
2002
- 2002-03-25 JP JP2002082458A patent/JP4225455B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003281520A (ja) | 2003-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3660182B2 (ja) | 画像処理装置 | |
JP3927388B2 (ja) | 画像処理装置、画像処理方法及び記録媒体 | |
US20010021278A1 (en) | Method and apparatus for image processing, and a computer product | |
JP2001218060A (ja) | 画像処理装置 | |
JP2010171552A (ja) | 画像形成装置及び制御方法及びプログラム | |
US20050213120A1 (en) | Image data processing device, image data processing method, program, recording medium, and image reading device | |
JP3003319B2 (ja) | 画像処理装置 | |
JP2004080520A (ja) | 画像処理装置、画像読取装置及び画像形成装置 | |
JP4498174B2 (ja) | 像域情報生成装置、像域情報生成方法およびプログラム | |
JP4225455B2 (ja) | 情報処理装置および画像形成装置 | |
JPH11112753A (ja) | 画像処理装置 | |
JP5084688B2 (ja) | 画像形成装置 | |
JP4402676B2 (ja) | 画像処理装置および画像処理方法 | |
JP2001126057A (ja) | 画像処理装置 | |
JP4071809B2 (ja) | 画像処理装置 | |
JP2003250031A (ja) | 画像処理装置および画像処理方法 | |
JP4195624B2 (ja) | 画像処理装置、画像形成装置、画像読取装置、プログラム及び記憶媒体 | |
JP2002118756A (ja) | データ転送方法とデータ転送装置と画像処理装置及び画像形成装置 | |
JP3670918B2 (ja) | 画像処理装置 | |
JP3880793B2 (ja) | 画像処理装置及び画像形成装置 | |
JP3825796B2 (ja) | 画像処理装置 | |
JP3887135B2 (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2002101303A (ja) | 画像処理装置 | |
JP3982982B2 (ja) | 画像処理装置 | |
JP5742320B2 (ja) | 画像形成装置、画像形成方法、プログラムおよび記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4225455 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |