JP2002110742A - Method for manufacturing semiconductor device, and apparatus for manufacturing semiconductor - Google Patents

Method for manufacturing semiconductor device, and apparatus for manufacturing semiconductor

Info

Publication number
JP2002110742A
JP2002110742A JP2000302438A JP2000302438A JP2002110742A JP 2002110742 A JP2002110742 A JP 2002110742A JP 2000302438 A JP2000302438 A JP 2000302438A JP 2000302438 A JP2000302438 A JP 2000302438A JP 2002110742 A JP2002110742 A JP 2002110742A
Authority
JP
Japan
Prior art keywords
recognition
semiconductor chip
chip
optical system
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000302438A
Other languages
Japanese (ja)
Inventor
Mitsuaki Tate
充明 楯
Tomiji Suda
富司 須田
Yutaka Koda
豊 子田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP2000302438A priority Critical patent/JP2002110742A/en
Publication of JP2002110742A publication Critical patent/JP2002110742A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • H01L2224/75745Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75753Means for optical alignment, e.g. sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve processing capability in chip bonding. SOLUTION: When recognition marks 1c, 4a of a semiconductor 1 and a wiring board 4 are imaged by means of an optical system 12h, by moving a collet 12i of the tip of a bonding head, the recognition mark 1c of the semiconductor chip 1 and the recognition mark 4a of the wiring board 4 are arranged facing. As a result, positions, of the facing recognition marks 1c, 4a of the semiconductor chip 1 and the wiring board 4 are obtained by one recognizing operation of the optical system 12h, and by repeating this operation for the two recognition marks 1c, 4a, the positions of the semiconductor chip 1 and the wiring board 4 are effectively recognized and both are bonded.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、フリップチップボンダなどの半導体製造装
置におけるスループット向上に適用して有効な技術に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to an improvement in throughput in a semiconductor manufacturing apparatus such as a flip chip bonder.

【0002】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
2. Description of the Related Art The technology described below studies the present invention,
Upon completion, they were examined by the inventor, and the outline is as follows.

【0003】半導体チップをフリップチップ実装で配線
基板(チップ支持部材)に接合する半導体製造装置とし
て、フリップチップボンダが知られている。
A flip chip bonder is known as a semiconductor manufacturing apparatus for bonding a semiconductor chip to a wiring board (chip supporting member) by flip chip mounting.

【0004】また、小形化を図った半導体装置の一例と
して、CSP(Chip Scale Package) と呼ばれる半導体
装置が開発されており、このCSPでは、半導体チップ
を支持するチップ支持部材として、主にフィルムからな
る薄膜のテープ状の配線基板が用いられる。
Further, as an example of a miniaturized semiconductor device, a semiconductor device called a CSP (Chip Scale Package) has been developed. In this CSP, a chip supporting member for supporting a semiconductor chip is mainly made of a film. A thin-film tape-shaped wiring substrate is used.

【0005】そこで、フリップチップボンダを用いてC
SPのチップボンディングを行う際には、半導体チップ
の主面とテープ状の配線基板のチップ支持面とを対向し
て配置し、その間に、認識用カメラが設置された光学系
を配置して半導体チップと配線基板との位置合わせを行
って両者を接合している。
Therefore, using a flip chip bonder, C
When performing the chip bonding of the SP, the main surface of the semiconductor chip and the chip supporting surface of the tape-shaped wiring board are arranged to face each other, and an optical system in which a recognition camera is installed is arranged between the semiconductor chip and the semiconductor chip. The position of the chip and the wiring board are aligned and the two are joined.

【0006】その際、対向して配置された半導体チップ
と配線基板との位置合わせでは、2視野の光学系を用
い、2台の認識用カメラのうち一方を半導体チップ認識
用、他方を配線基板認識用として用いている。
At this time, in aligning the semiconductor chip and the wiring board arranged opposite to each other, an optical system having two visual fields is used, one of the two recognition cameras is used for recognition of the semiconductor chip, and the other is used for recognition of the wiring board. Used for recognition.

【0007】なお、種々のフリップチップボンダについ
ては、例えば、株式会社プレスジャーナル1998年7
月27日発行、「月刊Semiconductor World 増刊号 '99
半導体組立・検査技術」、119〜123頁に記載され
ている。
[0007] For various flip chip bonders, see, for example, Press Journal Inc., July 7, 1998.
Published on March 27, "Monthly Semiconductor World Extra Number '99
Semiconductor Assembly / Inspection Technology ", pp. 119-123.

【0008】[0008]

【発明が解決しようとする課題】ところが、前記した技
術のフリップチップボンダでは、対向して配置された半
導体チップと配線基板とにおいて、例えば、上側(半導
体チップ側)と下側(配線基板側)とでそれぞれ2箇所
の認識パターンを認識して両者の位置を求めており、そ
の際、それぞれの認識パターンが対向せずにずれている
と、2視野の光学系を用いた認識において4回の認識動
作を要している。
However, in the flip chip bonder of the above-mentioned technology, for example, the upper side (semiconductor chip side) and the lower side (wiring board side) of the semiconductor chip and the wiring board which are arranged opposite to each other. And the two recognition patterns are recognized respectively to obtain the positions of the two. In this case, if the respective recognition patterns are not opposed to each other and are shifted, four times in the recognition using the two-field optical system. Recognition operation is required.

【0009】すなわち、半導体チップ側(上側)に対し
て一方の半導体チップ認識用カメラによって2回の認識
動作を行って2箇所の認識パターンを読み取って半導体
チップの位置を求め、これと同様に、配線基板側(下
側)に対して他方の配線基板認識用カメラによって2回
の認識動作を行って2箇所の認識パターンを読み取って
配線基板の位置を求める。
That is, one recognition camera performs two recognition operations on the semiconductor chip side (upper side) to read two recognition patterns to determine the position of the semiconductor chip. Recognition operations are performed twice on the wiring board side (lower side) by the other wiring board recognition camera, and two recognition patterns are read to determine the position of the wiring board.

【0010】したがって、2視野の光学系を用いても半
導体チップと配線基板の位置を認識するのに、4回の認
識動作が必要となる。
Therefore, even if an optical system having two visual fields is used, four times of recognition operations are required to recognize the positions of the semiconductor chip and the wiring board.

【0011】これにより、光学系における画像入力が1
サイクル内で4回の動作が必要となり、その結果、半導
体チップと配線基板の位置を求めるのに膨大な時間が掛
かって生産性が極端に低下することが問題となる。
As a result, the image input to the optical system is 1
Four operations are required in a cycle, and as a result, it takes an enormous amount of time to find the positions of the semiconductor chip and the wiring board, which causes a problem that productivity is extremely reduced.

【0012】本発明の目的は、チップボンディングにお
ける処理能力の向上を図る半導体装置の製造方法および
半導体製造装置を提供することにある。
An object of the present invention is to provide a semiconductor device manufacturing method and a semiconductor manufacturing apparatus for improving the processing capability in chip bonding.

【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0014】[0014]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0015】すなわち、本発明の半導体装置の製造方法
は、ボンディングツールによって支持された半導体チッ
プとこれに対向するようにステージに搭載されたチップ
支持部材との間に、前記半導体チップと前記チップ支持
部材の両者の認識箇所を撮像可能な光学系を配置する工
程と、前記ボンディングツールまたは前記ステージのう
ち少なくとも何れか一方を移動させて前記両者の何れか
の認識箇所を対向して配置する工程と、前記光学系によ
って前記両者の対向する認識箇所を撮像して前記光学系
の1回の認識動作で前記両者の対向する認識箇所の位置
を求める工程と、求められた前記両者の認識箇所の位置
に基づいて前記半導体チップと前記チップ支持部材とを
位置合わせして接合する工程とを有し、前記光学系の1
回の認識動作で前記半導体チップと前記チップ支持部材
の対向する前記認識箇所の位置を求めて前記両者を接合
するものである。
That is, in the method of manufacturing a semiconductor device according to the present invention, the semiconductor chip and the chip support are provided between a semiconductor chip supported by a bonding tool and a chip support member mounted on a stage so as to face the semiconductor chip. A step of disposing an optical system capable of capturing an image of a recognition point of both members, and a step of moving at least one of the bonding tool and the stage to dispose the recognition point of either of the members opposite to each other; Obtaining a position of the recognition point opposite to the two by a single recognition operation of the optical system by capturing an image of the recognition point opposite to the two by the optical system; Aligning and joining the semiconductor chip and the chip support member on the basis of
The position of the opposing recognition point between the semiconductor chip and the chip supporting member is determined by a single recognition operation, and the two are joined together.

【0016】本発明によれば、半導体チップの認識箇所
とこれに対向するチップ支持部材の認識箇所とを同時に
撮像することができ、その結果、両者の位置をほぼ同時
に求めることができる。
According to the present invention, it is possible to simultaneously capture an image of a recognition position of a semiconductor chip and a recognition position of a chip supporting member facing the semiconductor chip, and as a result, it is possible to obtain the positions of both at substantially the same time.

【0017】これにより、光学系の1回の認識動作で半
導体チップとチップ支持部材との対向する認識箇所の位
置をほぼ同時に求めることができ、したがって、半導体
チップとチップ支持部材の位置の認識時間を大幅に低減
できる。
With this configuration, the positions of the recognition points where the semiconductor chip and the chip supporting member face each other can be obtained almost simultaneously by one recognition operation of the optical system. Therefore, the recognition time of the position of the semiconductor chip and the position of the chip supporting member can be obtained. Can be greatly reduced.

【0018】その結果、チップボンディングにおける処
理時間を大幅に短縮でき、これにより、チップボンディ
ングにおける処理能力を向上できる。
As a result, the processing time in chip bonding can be greatly reduced, thereby improving the processing capability in chip bonding.

【0019】したがって、チップマウント装置における
セットアップの時間の短縮と手間の省略とを図ることが
でき、その結果、チップマウント処理の効率化を図るこ
とができる。
Therefore, it is possible to shorten the setup time and to save time and labor in the chip mounting apparatus, and as a result, it is possible to improve the efficiency of the chip mounting process.

【0020】また、本発明の半導体製造装置は、半導体
チップを支持した状態で移動自在なボンディングツール
と、前記半導体チップと接合可能なチップ支持部材を前
記半導体チップと対向して配置可能なように設けられた
移動自在なステージと、前記ボンディングツールと前記
ステージとの間に移動可能に設置され、前記ボンディン
グツールによって支持された前記半導体チップの認識箇
所とこれに対向しかつ前記ステージに搭載された前記チ
ップ支持部材の認識箇所とを撮像する光学系と、前記光
学系が取り込んだ情報に基づいて前記半導体チップと前
記チップ支持部材の両者の対向する前記認識箇所の位置
を求める認識部と、前記認識部によって求められた前記
両者の認識箇所の位置に基づいて前記半導体チップと前
記チップ支持部材との接合を行うボンディング処理部と
を有し、前記光学系によって前記両者の認識箇所を撮像
する際に、前記ボンディングツールまたは前記ステージ
のうち少なくとも何れか一方を移動させて前記両者の何
れかの認識箇所を対向して配置し、前記光学系の1回の
認識動作で前記両者の対向する前記認識箇所の位置を求
め得るものである。
Further, the semiconductor manufacturing apparatus of the present invention is arranged such that a bonding tool movable while supporting the semiconductor chip and a chip supporting member which can be joined to the semiconductor chip can be arranged facing the semiconductor chip. A movable stage provided, movably installed between the bonding tool and the stage, a recognition location of the semiconductor chip supported by the bonding tool, and opposed to the semiconductor chip and mounted on the stage. An optical system that captures an image of the recognition location of the chip support member, and a recognition unit that determines the position of the recognition location where both the semiconductor chip and the chip support member face each other based on information captured by the optical system. The semiconductor chip and the chip supporting member based on the positions of the two recognition points obtained by the recognition unit; And a bonding processing unit that performs bonding of the two. When the optical system captures an image of the two recognition points, at least one of the bonding tool and the stage is moved to recognize either of the two. The positions are arranged so as to oppose each other, and the position of the opposing recognition point can be obtained by one recognition operation of the optical system.

【0021】[0021]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.

【0022】図1は本発明の実施の形態の半導体製造装
置の一例であるフリップチップボンダの構造を示す構成
概略図、図2は図1に示すフリップチップボンダを用い
て製造された半導体装置の一例であるCSPの構造を示
す断面図、図3は本発明の実施の形態の半導体装置であ
るCSPの製造方法の組み立て手順の一例を示す製造プ
ロセスフロー図、図4は図1に示すフリップチップボン
ダにおけるチップボンディング時の状態の一例を示す概
略図、図5は図1に示すフリップチップボンダにおける
チップ・基板位置認識方法の一例を示す認識原理図、図
6は図1に示すフリップチップボンダにおけるチップ・
基板位置認識方法の一例を示す認識原理図である。
FIG. 1 is a schematic structural view showing a structure of a flip chip bonder as an example of a semiconductor manufacturing apparatus according to an embodiment of the present invention, and FIG. 2 is a view of a semiconductor device manufactured using the flip chip bonder shown in FIG. FIG. 3 is a sectional view showing a structure of a CSP as an example, FIG. 3 is a manufacturing process flow chart showing an example of an assembling procedure of a method of manufacturing a CSP as a semiconductor device according to an embodiment of the present invention, and FIG. 4 is a flip chip shown in FIG. FIG. 5 is a schematic view showing an example of a state at the time of chip bonding in the bonder, FIG. 5 is a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder shown in FIG. 1, and FIG. 6 is a view in the flip chip bonder shown in FIG. Tip ・
It is a recognition principle figure showing an example of a substrate position recognition method.

【0023】図1に示す本実施の形態の半導体製造装置
の一例であるフリップチップボンダは、図2に示す小形
の半導体装置の一例であるCSP6を組み立てる際に、
半導体チップ1の配線基板(チップ支持部材)4へのボ
ンディング(マウント)を行う製造装置であり、半導体
チップ1と配線基板4との接合を行うものである。
The flip chip bonder as an example of the semiconductor manufacturing apparatus of the present embodiment shown in FIG. 1 is used to assemble the CSP 6 as an example of the small semiconductor device shown in FIG.
This is a manufacturing apparatus for bonding (mounting) the semiconductor chip 1 to the wiring board (chip supporting member) 4, and joins the semiconductor chip 1 and the wiring board 4.

【0024】本実施の形態では、配線基板4の一例とし
てテープ状の薄膜の配線基板4を用いた場合を説明す
る。したがって、図1に示すフリップチップボンダは、
チップ支持部材であるテープ状の配線基板4に半導体チ
ップ1をマウントするものである。
In this embodiment, a case where a tape-shaped thin film wiring substrate 4 is used as an example of the wiring substrate 4 will be described. Therefore, the flip chip bonder shown in FIG.
The semiconductor chip 1 is mounted on a tape-shaped wiring board 4 which is a chip supporting member.

【0025】図1〜図6を用いて、本実施の形態のフリ
ップチップボンダの概略構成について説明すると、ダイ
シング後の半導体ウェハ7から個々の半導体チップ1を
ピックアップするウェハセット部11と、半導体チップ
1を支持した状態で移動自在なボンディングツールであ
るボンディングヘッド12aと、半導体チップ1と接合
可能な配線基板4を半導体チップ1と対向して配置可能
なように設けられた移動自在な図4に示すマウントステ
ージ(ステージ)12bと、ボンディングヘッド12a
とマウントステージ12bとの間に移動可能に設置さ
れ、かつボンディングヘッド12aによって支持された
半導体チップ1の認識マーク(認識箇所)1cとこれに
対向しかつマウントステージ12bに搭載された配線基
板4の認識マーク(認識箇所)4aとを撮像する図5に
示す光学系12hと、光学系12hが取り込んだ情報に
基づいて半導体チップ1と配線基板4の両者の対向する
認識マーク1c,4aの位置を求める認識部13と、認
識部13によって求められた半導体チップ1と配線基板
4の認識マーク1c,4aの位置に基づいて半導体チッ
プ1と配線基板4との接合を行うボンディング処理部1
2と、ボンディング処理部12に配線基板4を搬送供給
する搬送部9とによって構成されている。
The schematic configuration of the flip chip bonder according to the present embodiment will be described with reference to FIGS. 1 to 6. The wafer set section 11 for picking up individual semiconductor chips 1 from the diced semiconductor wafer 7 and the semiconductor chip FIG. 4 shows a bonding head 12 a which is a movable bonding tool while supporting the semiconductor chip 1, and a movable board 4 which is provided so that a wiring board 4 which can be bonded to the semiconductor chip 1 can be arranged facing the semiconductor chip 1. Mounting stage (stage) 12b shown and bonding head 12a
And the mounting mark 12c of the semiconductor chip 1 movably installed between the mounting stage 12b and supported by the bonding head 12a and the wiring board 4 opposed to the mounting mark and mounted on the mounting stage 12b. The optical system 12h shown in FIG. 5 for imaging the recognition mark (recognition location) 4a, and the positions of the recognition marks 1c and 4a of the semiconductor chip 1 and the wiring board 4 facing each other are determined based on the information captured by the optical system 12h. The recognition unit 13 to be determined, and the bonding processing unit 1 that joins the semiconductor chip 1 and the wiring substrate 4 based on the positions of the recognition marks 1 c and 4 a of the semiconductor chip 1 and the wiring substrate 4 determined by the recognition unit 13.
2 and a transport unit 9 for transporting and supplying the wiring substrate 4 to the bonding processing unit 12.

【0026】そこで、本実施の形態のフリップチップボ
ンダの特徴は、光学系12hによって半導体チップ1お
よび配線基板4の認識マーク1c,4aを撮像する際
に、ボンディングヘッド12aを移動させて半導体チッ
プ1および配線基板4の何れかの認識マーク1c,4a
を対向させて配置し、これによって、光学系12hの1
回の認識動作で半導体チップ1と配線基板4とにおける
対向する認識マーク1c,4aの位置を求め、これを複
数箇所(例えば、2箇所)の認識マーク1c,4aに対
して繰り返して行って半導体チップ1と配線基板4の位
置を認識して両者を接合するものである。
Therefore, the feature of the flip chip bonder of the present embodiment is that when the optical system 12h captures the recognition marks 1c and 4a of the semiconductor chip 1 and the wiring board 4, the bonding head 12a is moved and the semiconductor chip 1 is moved. And any of the recognition marks 1c and 4a on the wiring board 4.
Are arranged so as to face each other.
The positions of the recognition marks 1c and 4a facing each other on the semiconductor chip 1 and the wiring board 4 are obtained by a single recognition operation, and this is repeated for a plurality of (for example, two) recognition marks 1c and 4a. The positions of the chip 1 and the wiring board 4 are recognized, and the two are joined.

【0027】すなわち、ボンディングヘッド12aを移
動させて半導体チップ1および配線基板4の何れかの認
識マーク1c,4aを対向させて配置した後、光学系1
2hの1回の認識動作で半導体チップ1と配線基板4に
おける対向する認識マーク1c,4aの位置を求めるこ
とにより、従来のフリップチップボンダの光学系12h
の認識動作の約1/2の認識動作で半導体チップ1およ
び配線基板4の認識マーク1c,4aの位置を求めて両
者の位置を認識することができ、その結果、チップボン
ディングの処理時間を大幅に短縮するものである。
That is, after moving the bonding head 12a to dispose the recognition marks 1c, 4a of the semiconductor chip 1 and the wiring board 4 so as to face each other, the optical system 1
By determining the positions of the recognition marks 1c and 4a facing each other on the semiconductor chip 1 and the wiring board 4 by one recognition operation of 2h, the optical system 12h of the conventional flip chip bonder is obtained.
Of the recognition marks 1c and 4a of the semiconductor chip 1 and the wiring board 4 by the recognition operation of about one half of the recognition operation of the semiconductor chip 1 and the positions of the recognition marks 1c and 4a. It is shortened to

【0028】なお、半導体チップ1における認識マーク
1cは、例えば、図2に示すようなその表面電極である
パッド1bなどであるが、パッド1b以外の専用の認識
マーク1cであってもよい。
The recognition mark 1c on the semiconductor chip 1 is, for example, a pad 1b as a surface electrode as shown in FIG. 2, but may be a dedicated recognition mark 1c other than the pad 1b.

【0029】また、配線基板4の認識マーク4aは、例
えば、配線基板4の配線パターンなどであるが、前記配
線パターン以外の専用の認識マーク4aであってもよ
い。
The recognition mark 4a of the wiring board 4 is, for example, a wiring pattern of the wiring board 4, but may be a dedicated recognition mark 4a other than the wiring pattern.

【0030】さらに、半導体チップ1の認識マーク1c
とこれに対向する配線基板4の認識マーク4aとの位置
を認識するタイミングは、ほぼ同時であってもよく、ま
た、僅かにずれていてもよい。
Further, the recognition mark 1c of the semiconductor chip 1
The timing for recognizing the position of the recognition mark 4a of the wiring board 4 facing the same may be substantially simultaneous or slightly deviated.

【0031】次に、図1に示すフリップチップボンダの
要部の構造について説明する。
Next, the structure of the main part of the flip chip bonder shown in FIG. 1 will be described.

【0032】まず、本実施の形態のフリップチップボン
ダのボンディング処理部12には、配線基板4支持用の
ステージであるマウントステージ12bと、マウントス
テージ12bと対向してその上方に設けられたボンディ
ングヘッド12aとが設置され、半導体ウェハ7からピ
ックアップされた半導体チップ1は、ボンディングヘッ
ド12aの先端のコレット12iによって吸着などによ
って支持される。
First, the bonding section 12 of the flip chip bonder according to the present embodiment includes a mount stage 12b, which is a stage for supporting the wiring substrate 4, and a bonding head provided above and opposed to the mount stage 12b. The semiconductor chip 1 picked up from the semiconductor wafer 7 is supported by the collet 12i at the tip of the bonding head 12a by suction or the like.

【0033】さらに、このボンディング処理部12に
は、光学系12hを搭載したカメラヘッド12eが、図
5に示すように、ボンディングヘッド12aのコレット
12iに支持された半導体チップ1と、マウントステー
ジ12bに搭載された配線基板4との間に配置可能なよ
うに移動自在に設けられている。
Further, the bonding section 12 includes a camera head 12e having an optical system 12h mounted thereon, as shown in FIG. 5, a semiconductor chip 1 supported by a collet 12i of the bonding head 12a, and a mount stage 12b. It is provided movably so that it can be arranged between the mounted wiring board 4.

【0034】なお、光学系12hは、半導体チップ1の
認識マーク1cを撮像するチップ認識カメラ12cと、
配線基板4の認識マーク4aを撮像するテープ認識カメ
ラ12dと、それぞれの像を反射させるプリズム12
f,12gとからなる。
The optical system 12h includes a chip recognition camera 12c for picking up an image of the recognition mark 1c of the semiconductor chip 1,
A tape recognition camera 12d for imaging the recognition mark 4a of the wiring board 4, and a prism 12 for reflecting the respective images
f, 12 g.

【0035】また、ボンディングヘッド12aは、回転
可能であるとともに、XYZ方向にも移動可能に設置さ
れている。
The bonding head 12a is installed so as to be rotatable and movable in the XYZ directions.

【0036】さらに、図4に示すマウントステージ12
bは、XY方向に移動自在な図1に示すXYテーブル1
0に取り付けられ、かつ、Z移動機構によってガイドさ
れており、これによってXYZ方向に移動可能となって
いる。
Further, the mounting stage 12 shown in FIG.
b is an XY table 1 shown in FIG.
0, and is guided by a Z movement mechanism, thereby being movable in the XYZ directions.

【0037】また、マウントステージ12bと、これと
対向して設置されたボンディングヘッド12aは、半導
体チップ1と配線基板4とに対して荷重および熱などを
付与して両者を接合するものである。
The mount stage 12b and the bonding head 12a placed opposite to the mount stage 12b apply a load and heat to the semiconductor chip 1 and the wiring board 4 to join them.

【0038】また、図1に示すように、ウェハセット部
11には、ダイシング済みの半導体ウェハ7が配置され
たウェハ支持台11aと、このウェハ支持台11aに搭
載されたダイシング済みの半導体ウェハ7からボンディ
ングすべき半導体チップ1をピックアップするととも
に、ピックアップした半導体チップ1を表裏反転させて
ボンディングヘッド12aのコレット12iに受け渡す
フリップヘッド11bとが設置されており、このウェハ
セット部11では、ダイシング済みの半導体ウェハ7か
らの半導体チップ1のピックアップと、この半導体チッ
プ1のボンディングヘッド12aへの移載とが行われ
る。
As shown in FIG. 1, a wafer support 11a on which a diced semiconductor wafer 7 is disposed and a diced semiconductor wafer 7 mounted on the wafer support 11a are provided in the wafer setting section 11. And a flip head 11b for picking up the semiconductor chip 1 to be bonded and transferring the picked-up semiconductor chip 1 upside down to the collet 12i of the bonding head 12a. Pickup of the semiconductor chip 1 from the semiconductor wafer 7 and transfer of the semiconductor chip 1 to the bonding head 12a.

【0039】なお、ウェハセット部11への半導体ウェ
ハ7の移載は、ウェハリフタ8によって行われる。
The transfer of the semiconductor wafer 7 to the wafer setting section 11 is performed by the wafer lifter 8.

【0040】また、搬送部9への配線基板4の送り出し
は、ローダ17によって行われ、さらに、チップボンデ
ィング後の配線基板4は、アンローダ18に収容され
る。
The wiring board 4 is sent out to the transfer section 9 by a loader 17, and the wiring board 4 after chip bonding is accommodated in an unloader 18.

【0041】次に、本実施の形態のフリップチップボン
ダ(半導体製造装置)を用いてチップボンディングが行
われた図2に示すCSP6の構造について説明する。
Next, the structure of the CSP 6 shown in FIG. 2 to which chip bonding has been performed using the flip chip bonder (semiconductor manufacturing apparatus) of the present embodiment will be described.

【0042】このCSP6は、その外観サイズが半導体
チップ1より若干大きい程度の小形のものであり、半導
体チップ1の主面1a(半導体集積回路が形成されてい
る面)の外周部にその表面電極である複数のパッド1b
が配置されている場合を説明する。
The CSP 6 is a small-sized one whose external size is slightly larger than that of the semiconductor chip 1, and is provided on the outer peripheral portion of the main surface 1 a (the surface on which the semiconductor integrated circuit is formed) of the semiconductor chip 1. Plural pads 1b
Will be described.

【0043】ただし、パッド1bが設置される箇所につ
いては、特に限定されるものではなく、半導体チップ1
の主面1aの外周部であっても、または、内方(例え
ば、センターパッド配列)であっても、あるいは、その
両者などであってもよい。
However, the location where the pad 1b is provided is not particularly limited, and the semiconductor chip 1
May be an outer peripheral portion of the main surface 1a, an inner side (for example, a center pad arrangement), or both.

【0044】前記CSP6の構成は、半導体チップ1の
パッド1bと接続されるリード4cを有し、かつこのリ
ード4cと接続されるとともに、外部端子であるバンプ
電極2とも接続される配線4dが設けられた薄膜のテー
プ状の配線基板4と、半導体チップ1と配線基板4との
間に配置された弾性部材であるエラストマ3と、配線基
板4の開口部4bにおいて封止樹脂などによりパッド1
bとリード4cとを封止して形成された封止部5とから
なる。
The configuration of the CSP 6 has a lead 4c connected to the pad 1b of the semiconductor chip 1 and a wiring 4d connected to the lead 4c and also to the bump electrode 2 as an external terminal. The thin-film tape-shaped wiring board 4, the elastomer 3, which is an elastic member disposed between the semiconductor chip 1 and the wiring board 4, and the pad 1 formed by sealing resin or the like in the opening 4 b of the wiring board 4.
b and a sealing portion 5 formed by sealing the lead 4c.

【0045】ここで、薄膜のテープ状の配線基板4は、
例えば、ポリイミド系のフィルム基材などによって形成
されたものである。
Here, the thin-film tape-shaped wiring board 4 is
For example, it is formed of a polyimide-based film substrate.

【0046】また、封止部5に用いられる前記封止樹脂
は、例えば、エポキシ系の熱硬化性樹脂などであり、モ
ールドあるいはポッティングなどによって樹脂封止が行
われる。
The sealing resin used for the sealing portion 5 is, for example, an epoxy-based thermosetting resin or the like, and the resin is sealed by molding or potting.

【0047】次に、本実施の形態による半導体装置(C
SP6)の製造方法をチップボンディング(チップマウ
ント)方法を含めて図3に示す製造プロセスフロー図に
したがって説明する。
Next, the semiconductor device (C
The manufacturing method of SP6) including the chip bonding (chip mounting) method will be described with reference to the manufacturing process flow chart shown in FIG.

【0048】まず、ステップS1に示すように、ポリイ
ミドなどからなる薄膜のテープ状の配線基板4を準備
し、これに弾性部材であるエラストマ3を張り付けるエ
ラストマ付けを行う(ステップS2)。
First, as shown in step S1, a thin-film tape-shaped wiring board 4 made of polyimide or the like is prepared, and an elastomer for attaching the elastomer 3, which is an elastic member, is performed (step S2).

【0049】一方、図1に示すフリップチップボンダの
ウェハセット部11のウェハ支持台11aに、ウェハリ
フタ8によってダイシング済みの半導体ウェハ7をセッ
トする。
On the other hand, the diced semiconductor wafer 7 is set by the wafer lifter 8 on the wafer support table 11a of the wafer setting section 11 of the flip chip bonder shown in FIG.

【0050】続いて、図1に示す本実施の形態のフリッ
プチップボンダを用いて、ステップS3に示すチップマ
ウント(チップボンディング)を行う。
Subsequently, the chip mount (chip bonding) shown in step S3 is performed using the flip chip bonder of the present embodiment shown in FIG.

【0051】その際、まず、ウェハセット部11におい
てチップボンディングが行われる半導体チップ1をフリ
ップヘッド11bによって半導体ウェハ7からピックア
ップし、さらに、その表裏を反転させてボンディング処
理部12に移動させる。
At that time, first, the semiconductor chip 1 to be subjected to chip bonding in the wafer setting section 11 is picked up from the semiconductor wafer 7 by the flip head 11b, and the flip chip 11 is turned upside down and moved to the bonding processing section 12.

【0052】その後、この半導体チップ1の裏面1dを
ボンディングヘッド12aの先端に設けられたコレット
12iによって吸着保持し、マウントステージ12bの
上方で待機する。
Thereafter, the back surface 1d of the semiconductor chip 1 is sucked and held by the collet 12i provided at the tip of the bonding head 12a, and waits above the mount stage 12b.

【0053】一方、ローダ17から搬送部9にテープ状
の配線基板(チップ支持部材)4を送り出し、搬送部9
からボンディング処理部12のマウントステージ12b
上にエラストマ3が張り付けられた配線基板4を配置さ
せる。
On the other hand, the tape-shaped wiring board (chip supporting member) 4 is sent out from the loader 17 to
From the mounting stage 12b of the bonding section 12
The wiring board 4 on which the elastomer 3 is adhered is arranged.

【0054】続いて、図5に示すように、ボンディング
ツールであるボンディングヘッド12aのコレット12
iによって支持された半導体チップ1とこれに対向する
ようにマウントステージ12bに搭載された配線基板4
との間に、カメラヘッド12eに搭載されかつ半導体チ
ップ1の認識マーク1cおよび配線基板4の認識マーク
4aを撮像可能な光学系12hを配置する。
Subsequently, as shown in FIG. 5, the collet 12 of the bonding head 12a as a bonding tool is formed.
i and the wiring board 4 mounted on the mount stage 12b so as to face the semiconductor chip 1
An optical system 12h mounted on the camera head 12e and capable of imaging the recognition mark 1c of the semiconductor chip 1 and the recognition mark 4a of the wiring board 4 is disposed between the optical system 12h.

【0055】さらに、半導体チップ1を支持したボンデ
ィングヘッド12aを移動させて半導体チップ1の認識
マーク(認識箇所)1cと配線基板4の認識マーク(認
識箇所)4aとを対向して配置する。
Further, by moving the bonding head 12a supporting the semiconductor chip 1, the recognition mark (recognition location) 1c of the semiconductor chip 1 and the recognition mark (recognition location) 4a of the wiring board 4 are arranged to face each other.

【0056】その際、まず、テープ認識カメラ12dに
よって配線基板4の認識マーク4aの像が取り込める箇
所にカメラヘッド12eを移動させ、続いて、チップ認
識カメラ12cによって半導体チップ1の認識マーク1
cの像が取り込める箇所にボンディングヘッド12aに
よって半導体チップ1を移動させる。
At this time, first, the camera head 12e is moved to a position where the image of the recognition mark 4a of the wiring board 4 can be captured by the tape recognition camera 12d, and then the recognition mark 1 of the semiconductor chip 1 is moved by the chip recognition camera 12c.
The semiconductor chip 1 is moved by the bonding head 12a to a position where the image of c can be taken.

【0057】すなわち、カメラヘッド12eを挟んで、
その上下に配線基板4の認識マーク4aと半導体チップ
1の認識マーク1cとが対向して配置されるようにボン
ディングヘッド12aのコレット12iによって半導体
チップ1を移動させる。
That is, with the camera head 12e interposed,
The semiconductor chip 1 is moved by the collet 12i of the bonding head 12a so that the recognition mark 4a of the wiring board 4 and the recognition mark 1c of the semiconductor chip 1 are arranged above and below the semiconductor chip 1 so as to face each other.

【0058】その後、光学系12hのチップ認識カメラ
12cとテープ認識カメラ12dとによってプリズム1
2f,12gを介して半導体チップ1および配線基板4
の対向する認識マーク1c,4aをそれぞれ撮像して光
学系12hの1回の認識動作で半導体チップ1および配
線基板4の対向する認識マーク1c,4aの位置をそれ
ぞれ求め、これを複数(例えば、2組)の対向する認識
マーク1c,4aに対して行う。
Thereafter, the prism 1 is moved by the chip recognition camera 12c and the tape recognition camera 12d of the optical system 12h.
Semiconductor chip 1 and wiring board 4 via 2f and 12g
The opposing recognition marks 1c and 4a are respectively imaged, and the positions of the opposing recognition marks 1c and 4a of the semiconductor chip 1 and the wiring board 4 are respectively obtained by one recognition operation of the optical system 12h. (2 sets) for the opposite recognition marks 1c and 4a.

【0059】その際、まず、図5に示すように、半導体
チップ1および配線基板4の1点目の認識マーク1c,
4aの画像をチップ認識カメラ12cとテープ認識カメ
ラ12dによってそれぞれほぼ同時に取り込んでデータ
処理する。
At that time, first, as shown in FIG. 5, the first recognition marks 1c and 1c of the semiconductor chip 1 and the wiring board 4 are formed.
The image of 4a is fetched almost simultaneously by the chip recognition camera 12c and the tape recognition camera 12d, and data processing is performed.

【0060】その後、図6に示すように、テープ認識カ
メラ12dによって配線基板4の2点目の認識マーク4
aの像が取り込める箇所にカメラヘッド12eを移動さ
せ、続いて、チップ認識カメラ12cによって半導体チ
ップ1の2点目の認識マーク1cの像が取り込める箇所
にボンディングヘッド12aによって半導体チップ1を
移動させる。
Then, as shown in FIG. 6, the second recognition mark 4 on the wiring board 4 is
The camera head 12e is moved to a position where the image of a can be captured, and then the semiconductor chip 1 is moved by the bonding head 12a to a position where the image of the second recognition mark 1c of the semiconductor chip 1 can be captured by the chip recognition camera 12c.

【0061】すなわち、カメラヘッド12eを挟んで、
その上下に配線基板4の2点目の認識マーク4aと半導
体チップ1の2点目の認識マーク1cとが対向して配置
されるようにボンディングヘッド12aのコレット12
iによって半導体チップ1を移動させる。
That is, with the camera head 12e interposed,
The collet 12 of the bonding head 12a is arranged such that the second recognition mark 4a of the wiring board 4 and the second recognition mark 1c of the semiconductor chip 1 are arranged above and below the opposing surface.
The semiconductor chip 1 is moved by i.

【0062】続いて、半導体チップ1および配線基板4
の2点目の認識マーク1c,4aの画像をチップ認識カ
メラ12cとテープ認識カメラ12dによってそれぞれ
ほぼ同時に取り込んでデータ処理する。
Subsequently, the semiconductor chip 1 and the wiring board 4
The images of the second recognition marks 1c and 4a are captured almost simultaneously by the chip recognition camera 12c and the tape recognition camera 12d, respectively, and processed.

【0063】その後、求められた半導体チップ1と配線
基板4の認識マーク1c,4aの位置に基づいて半導体
チップ1と配線基板4とを位置合わせして接合する。
Thereafter, the semiconductor chip 1 and the wiring board 4 are aligned and joined based on the determined positions of the recognition marks 1c and 4a on the wiring board 4.

【0064】その際、予め、データとしてもしくはティ
ーチングなどによってフリップチップボンダに登録され
た配線基板4および半導体チップ1における認識マーク
1c,4aの位置情報と、1点目と2点目の認識マーク
1c,4aの画像情報を認識部13で処理した情報とに
よって半導体チップ1および配線基板4の位置を求め
る。
At this time, the position information of the recognition marks 1c and 4a on the wiring board 4 and the semiconductor chip 1 registered in advance in the flip chip bonder as data or by teaching or the like, and the first and second recognition marks 1c , 4a, the positions of the semiconductor chip 1 and the wiring board 4 are determined based on the information obtained by processing the image information of the recognition unit 13.

【0065】続いて、求められた半導体チップ1と配線
基板4の位置に基づいて半導体チップ1と配線基板4と
を位置合わせし、図4に示すように、マウントステージ
12bとボンディングヘッド12aとによって半導体チ
ップ1および配線基板4に荷重や熱などを付与して両者
を接合してチップマウントする(チップボンディングす
る)。
Subsequently, the semiconductor chip 1 and the wiring substrate 4 are aligned based on the determined positions of the semiconductor chip 1 and the wiring substrate 4, and as shown in FIG. 4, the mounting stage 12b and the bonding head 12a are used. A load, heat, or the like is applied to the semiconductor chip 1 and the wiring substrate 4 to join them to perform chip mounting (chip bonding).

【0066】これらにより、本実施の形態のフリップチ
ップボンダでは、光学系12hの1回の認識動作で半導
体チップ1と配線基板4の対向する認識マーク1c,4
aの位置を求めることができ、これを複数の認識マーク
1c,4aに対して行って両者の位置を効率良く求める
ことができる。
As a result, in the flip chip bonder of the present embodiment, the recognition marks 1c, 4 of the semiconductor chip 1 and the wiring substrate 4 facing each other are recognized by one recognition operation of the optical system 12h.
The position of a can be obtained, and this can be performed on the plurality of recognition marks 1c and 4a to efficiently obtain both positions.

【0067】チップマウント後、配線基板4をアンロー
ダ18に送り、そこに収容する。
After the chip mounting, the wiring board 4 is sent to the unloader 18 and stored therein.

【0068】その後、図3のステップS4に示すリード
ボンディングを行う。
Thereafter, the lead bonding shown in step S4 of FIG. 3 is performed.

【0069】ここでは、図2に示す半導体チップ1のパ
ッド1bと配線基板4のリード4cとをインナリードボ
ンダなどを用いて接続する。
Here, the pads 1b of the semiconductor chip 1 shown in FIG. 2 and the leads 4c of the wiring board 4 are connected using an inner lead bonder or the like.

【0070】その後、ステップS5に示す封止を行う。Thereafter, the sealing shown in step S5 is performed.

【0071】封止工程では、封止樹脂を用いてポッティ
ングなどによって(モールドでもよい)半導体チップ1
のパッド1bおよびリード4cの樹脂封止を行い、これ
により、封止部5を形成する。
In the sealing step, the semiconductor chip 1 may be molded (or molded) by using a sealing resin.
The pad 1b and the lead 4c are sealed with resin, thereby forming a sealing portion 5.

【0072】続いて、ステップS6に示すボール付けを
行う。
Subsequently, ball attachment shown in step S6 is performed.

【0073】ここでは、配線基板4の配線4dとつなが
る所定位置のランドにそれぞれ1つずつ外部端子である
半田ボールを搭載して所定数のバンプ電極2を形成す
る。
Here, a predetermined number of bump electrodes 2 are formed by mounting solder balls as external terminals one by one on lands at predetermined positions connected to the wiring 4d of the wiring board 4.

【0074】その後、ステップS7に示す選別・マーク
を行って図2に示すCSP6の組み立てを終了する。
Thereafter, the sorting / marking shown in step S7 is performed, and the assembly of the CSP 6 shown in FIG. 2 is completed.

【0075】本実施の形態の半導体装置(CSP6)の
製造方法および半導体製造装置(フリップチップボン
ダ)によれば、以下のような作用効果が得られる。
According to the method of manufacturing a semiconductor device (CSP6) and the semiconductor manufacturing device (flip chip bonder) of the present embodiment, the following operational effects can be obtained.

【0076】すなわち、チップボンディングにおいて半
導体チップ1とこれに対向して配置された配線基板4と
の位置を求める際に、ボンディングヘッド12aを移動
させて半導体チップ1と配線基板4の認識マーク1c,
4aを対向して配置し、光学系12hによって半導体チ
ップ1と配線基板4の対向する認識マーク1c,4aを
撮像することにより、半導体チップ1の認識マーク1c
とこれに対向する配線基板4の認識マーク4aとを同時
に撮像することができ、その結果、半導体チップ1およ
び配線基板4の認識マーク1c,4aの位置をほぼ同時
に求めることができる。
That is, when the positions of the semiconductor chip 1 and the wiring substrate 4 disposed opposite to the semiconductor chip 1 are determined in the chip bonding, the bonding head 12a is moved to recognize the recognition marks 1c of the semiconductor chip 1 and the wiring substrate 4.
The recognition marks 1c of the semiconductor chip 1 are obtained by imaging the recognition marks 1c and 4a of the semiconductor chip 1 and the wiring board 4 facing each other with the optical system 12h.
And the recognition mark 4a of the wiring board 4 opposed thereto can be simultaneously imaged. As a result, the positions of the recognition marks 1c and 4a of the semiconductor chip 1 and the wiring board 4 can be obtained almost simultaneously.

【0077】これにより、光学系12hの1回の認識動
作で半導体チップ1と配線基板4との対向する認識マー
ク1c,4aの位置をほぼ同時に求めることができる。
Thus, the positions of the recognition marks 1c and 4a of the semiconductor chip 1 and the wiring substrate 4 facing each other can be obtained almost simultaneously by one recognition operation of the optical system 12h.

【0078】したがって、半導体チップ1と配線基板4
の位置の認識時間を大幅に低減でき(従来の約1/2程
度にできる)、これにより、チップボンディングにおけ
る処理時間を大幅に短縮できる。
Therefore, the semiconductor chip 1 and the wiring board 4
The time required for recognizing the position can be significantly reduced (approximately 1 / of the prior art), thereby greatly reducing the processing time in chip bonding.

【0079】その結果、チップボンディングにおける処
理能力(スループット)を向上できる。
As a result, the processing capability (throughput) in chip bonding can be improved.

【0080】また、半導体チップ1と配線基板4の位置
の認識時間を大幅に低減できるため、1チップのボンデ
ィングに掛かる時間を大幅に短縮でき、その結果、フリ
ップチップボンダ(半導体製造装置)のチップボンディ
ングにおけるスループットを向上できる。
Further, the time required for recognizing the positions of the semiconductor chip 1 and the wiring board 4 can be greatly reduced, so that the time required for bonding one chip can be significantly reduced. As a result, the chip of the flip chip bonder (semiconductor manufacturing apparatus) can be obtained. Throughput in bonding can be improved.

【0081】さらに、フリップチップボンダとして同業
他社との差別化が可能になり、したがって、フリップチ
ップボンダの装置拡販に繋げることができる。
Further, the flip chip bonder can be differentiated from other companies in the same industry, so that it is possible to expand the sales of the flip chip bonder.

【0082】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments of the invention, and does not depart from the gist of the invention. It is needless to say that various changes can be made.

【0083】例えば、前記実施の形態においては、チッ
プ認識カメラ12cとテープ認識カメラ12dの2つの
カメラを用いて半導体チップ1の認識マーク1cと配線
基板4の認識マーク4aとをほぼ同時に認識する場合を
説明したが、図7(a),(b)の変形例のチップ・基板
位置認識方法に示すように、1つの認識カメラ12jを
用いるだけでも、前記実施の形態と同様に、光学系12
hの1回の認識動作で半導体チップ1と配線基板4との
対向する認識マーク1c,4aの位置を求めることがで
きる。
For example, in the above embodiment, the recognition mark 1c of the semiconductor chip 1 and the recognition mark 4a of the wiring board 4 are recognized almost simultaneously using two cameras, the chip recognition camera 12c and the tape recognition camera 12d. However, as shown in the chip / substrate position recognition method of the modified example of FIGS. 7A and 7B, even if only one recognition camera 12j is used, similarly to the above-described embodiment, the optical system 12 is used.
The position of the recognition marks 1c and 4a of the semiconductor chip 1 and the wiring board 4 facing each other can be obtained by one recognition operation of h.

【0084】すなわち、カメラヘッド12eに搭載する
光学系12hとして、1つの認識カメラ12jと1つの
回転自在なプリズム12kとを設置し、図7(a)に示
すように、最初に半導体チップ1の認識マーク1cを撮
像した後、図7(b)に示すように、プリズム12kを
90°回転させて配線基板4の認識マーク4aを撮像す
るものである。
That is, as the optical system 12h mounted on the camera head 12e, one recognition camera 12j and one rotatable prism 12k are installed, and as shown in FIG. After imaging the recognition mark 1c, as shown in FIG. 7B, the recognition mark 4a of the wiring board 4 is imaged by rotating the prism 12k by 90 °.

【0085】これにより、光学系12hとして、1つの
認識カメラ12jとプリズム12kとの設置で済むた
め、フリップチップボンダのコストを低減できる。
As a result, only one recognition camera 12j and one prism 12k need be installed as the optical system 12h, so that the cost of the flip chip bonder can be reduced.

【0086】また、前記実施の形態では、半導体装置が
CSP6の場合について説明したが、前記半導体装置
は、半導体チップ1とチップ支持部材とが前記実施の形
態のチップボンディング方法によって接合されて組み立
てられたものであれば、図8〜図10に示す変形例の半
導体装置などであってもよい。
In the above embodiment, the case where the semiconductor device is the CSP 6 has been described. However, the semiconductor device is assembled by joining the semiconductor chip 1 and the chip supporting member by the chip bonding method of the embodiment. The semiconductor device according to the modification shown in FIGS.

【0087】まず、図8に示す変形例の半導体装置は、
半導体チップ1とチップ支持部材であるプリント配線基
板などの配線基板14とがフリップチップ接続されるマ
ルチチップモジュールなどのフリップチップ製品19で
あり、例えば、半導体チップ1に設けられた金バンプ2
0と、配線基板14の基板側端子14aとが金−金接続
されるものである。
First, the semiconductor device of the modification shown in FIG.
A flip-chip product 19 such as a multi-chip module in which the semiconductor chip 1 and a wiring board 14 such as a printed wiring board as a chip supporting member are flip-chip connected, for example, a gold bump 2 provided on the semiconductor chip 1
0 and the board-side terminals 14a of the wiring board 14 are gold-gold-connected.

【0088】この場合においても、チップボンディング
を行う際に、カメラヘッド12e(図5参照)を半導体
チップ1と配線基板14との間に配置して前記実施の形
態のチップボンディング方法によって半導体チップ1と
配線基板14とを接合するものである。
Also in this case, when performing the chip bonding, the camera head 12e (see FIG. 5) is arranged between the semiconductor chip 1 and the wiring board 14, and the semiconductor chip 1 is formed by the chip bonding method of the embodiment. And the wiring board 14.

【0089】また、図9に示す変形例の半導体装置は、
ワイヤボンディングタイプのCSP15であり、チップ
支持部材であるテープ基板15a上に搭載された半導体
チップ1とテープ基板15aとがボンディングワイヤ1
5bによって接続され、さらに、モールドによって形成
されたモールド部15cと、外部端子であるバンプ電極
15dとが設けられているものである。
The semiconductor device of the modification shown in FIG.
The semiconductor chip 1 mounted on the tape substrate 15a, which is a chip supporting member, and the tape substrate 15a are bonding wires 1
5b, a mold portion 15c formed by molding, and a bump electrode 15d as an external terminal are provided.

【0090】このCSP15の組み立てにおいても、チ
ップボンディングを行う際に、カメラヘッド12e(図
5参照)を半導体チップ1とテープ基板15aとの間に
配置して前記実施の形態のチップボンディング方法によ
って半導体チップ1のエッジなどを撮像してその位置を
求め、これにより、半導体チップ1とテープ基板15a
とを接合するものである。
Also in assembling the CSP 15, when performing chip bonding, the camera head 12e (see FIG. 5) is arranged between the semiconductor chip 1 and the tape substrate 15a, and the semiconductor is mounted by the chip bonding method of the embodiment. The edge and the like of the chip 1 are imaged to determine the position, whereby the semiconductor chip 1 and the tape substrate 15a are obtained.
Is to be joined.

【0091】さらに、図10に示す変形例の半導体装置
は、リードフレームを用いて組み立てるLOC(Lead O
n Chip) 16であり、絶縁テープ16cを介してチップ
支持部材であるインナリード16aによって半導体チッ
プ1が支持され、かつインナリード16aと半導体チッ
プ1とがボンディングワイヤ16dによって接続され、
さらに、モールドによって形成されたモールド部16e
と、J状の外部端子であるアウタリード16bとが設け
られているものである。
Further, the semiconductor device of the modified example shown in FIG. 10 has an LOC (Lead O) assembled using a lead frame.
n Chip) 16, the semiconductor chip 1 is supported by an inner lead 16a as a chip supporting member via an insulating tape 16c, and the inner lead 16a and the semiconductor chip 1 are connected by a bonding wire 16d.
Further, a mold portion 16e formed by the mold
And an outer lead 16b which is a J-shaped external terminal.

【0092】このLOC16の組み立てにおいても、チ
ップボンディング(チップマウント)を行う際に、カメ
ラヘッド12e(図5参照)を半導体チップ1とチップ
支持部材であるリードフレームのインナリード16aと
の間に配置して前記実施の形態のチップボンディング方
法によって半導体チップ1とインナリード16aとを接
合するものである。
In assembling the LOC 16, when performing chip bonding (chip mounting), the camera head 12e (see FIG. 5) is disposed between the semiconductor chip 1 and the inner lead 16a of the lead frame which is a chip supporting member. Then, the semiconductor chip 1 and the inner leads 16a are joined by the chip bonding method of the embodiment.

【0093】また、前記実施の形態では、半導体製造装
置がフリップチップボンダの場合について説明したが、
前記半導体製造装置は、前記実施の形態のチップボンデ
ィング方法によって半導体チップ1とチップ支持部材と
を接続するものであれば、ダイボンダやチップマウンタ
あるいは位置合わせ装置など他の組み立て装置であって
もよい。
In the above embodiment, the case where the semiconductor manufacturing apparatus is a flip chip bonder has been described.
The semiconductor manufacturing device may be another assembling device such as a die bonder, a chip mounter, or a positioning device as long as the semiconductor chip 1 and the chip supporting member are connected by the chip bonding method of the embodiment.

【0094】また、前記実施の形態では、フリップチッ
プボンダにおいては、半導体チップ1の認識マーク1c
と配線基板4の認識マーク4aとを対向させて配置する
際に、ボンディングヘッド12aに支持された半導体チ
ップ1(ボンディングヘッド12a側)を移動させる場
合を説明したが、配線基板4側すなわちマウントステー
ジ12b側を移動させて半導体チップ1の認識マーク1
cと配線基板4の認識マーク4aとを対向させてもよ
く、あるいは、ボンディングヘッド12a側とマウント
ステージ12b側の両側を移動させて半導体チップ1の
認識マーク1cと配線基板4の認識マーク4aとを対向
させてもよい。
In the above embodiment, the recognition mark 1c of the semiconductor chip 1 is used in the flip chip bonder.
When the semiconductor chip 1 (bonding head 12a side) supported by the bonding head 12a is moved when the recognition mark 4a of the wiring board 4 and the recognition mark 4a of the wiring board 4 are arranged to face each other, the wiring board 4 side, that is, the mounting stage has been described. 12b is moved to the recognition mark 1 of the semiconductor chip 1.
c and the recognition mark 4a of the wiring board 4 may be opposed to each other, or the recognition mark 1c of the semiconductor chip 1 and the recognition mark 4a of the wiring board 4 may be moved by moving both sides of the bonding head 12a and the mount stage 12b. May be opposed to each other.

【0095】[0095]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0096】(1).チップボンディングにおける半導
体チップとこれに対向して配置されたチップ支持部材と
の位置を求める際に、半導体チップとチップ支持部材の
認識箇所を対向して配置し、光学系によって半導体チッ
プとチップ支持部材の対向する認識箇所を撮像すること
により、光学系の1回の認識動作で両者の対向する認識
箇所の位置をほぼ同時に求めることができる。したがっ
て、半導体チップとチップ支持部材の位置の認識時間を
大幅に低減でき、これにより、チップボンディングにお
ける処理時間を大幅に短縮できる。
(1). When determining the positions of the semiconductor chip and the chip supporting member arranged opposite thereto in chip bonding, the recognition points of the semiconductor chip and the chip supporting member are arranged facing each other, and the semiconductor chip and the chip supporting member are arranged by an optical system. By picking up an image of the opposing recognition points, the positions of the opposing recognition points can be obtained almost simultaneously by one recognition operation of the optical system. Therefore, the time for recognizing the position of the semiconductor chip and the position of the chip supporting member can be significantly reduced, thereby greatly reducing the processing time in chip bonding.

【0097】(2).前記(1)により、チップボンデ
ィングにおける処理能力(スループット)を向上でき
る。
(2). According to the above (1), the processing capability (throughput) in chip bonding can be improved.

【0098】(3).半導体チップとチップ支持部材の
位置の認識時間を大幅に低減できるため、1チップのボ
ンディングに掛かる時間を大幅に短縮でき、その結果、
半導体製造装置のチップボンディングのスループットを
向上できる。さらに、半導体製造装置として同業他社と
の差別化が可能になり、したがって、半導体製造装置の
装置拡販に繋げることができる。
(3). Since the recognition time of the position of the semiconductor chip and the chip supporting member can be greatly reduced, the time required for bonding one chip can be significantly reduced, and as a result,
The chip bonding throughput of the semiconductor manufacturing apparatus can be improved. Further, the semiconductor manufacturing apparatus can be differentiated from other companies in the same industry, and this can lead to an increase in sales of the semiconductor manufacturing apparatus.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の半導体製造装置の一例で
あるフリップチップボンダの構造を示す構成概略図であ
る。
FIG. 1 is a schematic configuration diagram illustrating a structure of a flip chip bonder as an example of a semiconductor manufacturing apparatus according to an embodiment of the present invention.

【図2】図1に示すフリップチップボンダを用いて製造
された半導体装置の一例であるCSPの構造を示す断面
図である。
FIG. 2 is a cross-sectional view showing a structure of a CSP as an example of a semiconductor device manufactured using the flip chip bonder shown in FIG.

【図3】本発明の実施の形態の半導体装置であるCSP
の製造方法の組み立て手順の一例を示す製造プロセスフ
ロー図である。
FIG. 3 is a CSP as a semiconductor device according to the embodiment of the present invention;
FIG. 7 is a manufacturing process flow chart showing an example of an assembling procedure of the manufacturing method of FIG.

【図4】図1に示すフリップチップボンダにおけるチッ
プボンディング時の状態の一例を示す概略図である。
FIG. 4 is a schematic diagram showing an example of a state at the time of chip bonding in the flip chip bonder shown in FIG. 1;

【図5】図1に示すフリップチップボンダにおけるチッ
プ・基板位置認識方法の一例を示す認識原理図である。
FIG. 5 is a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder shown in FIG. 1;

【図6】図1に示すフリップチップボンダにおけるチッ
プ・基板位置認識方法の一例を示す認識原理図である。
FIG. 6 is a recognition principle diagram showing an example of a chip / substrate position recognition method in the flip chip bonder shown in FIG. 1;

【図7】(a),(b)は図5、図6に示すチップ・基板
位置認識方法に対する変形例のチップ・基板位置認識方
法を示す認識原理図である。
FIGS. 7A and 7B are recognition principle diagrams showing a chip / substrate position recognition method according to a modification of the chip / substrate position recognition method shown in FIGS. 5 and 6. FIG.

【図8】本発明の半導体装置の製造方法におけるチップ
・基板位置認識方法を用いて組み立てられる変形例の半
導体装置の構造を示す断面図である。
FIG. 8 is a cross-sectional view illustrating a structure of a semiconductor device according to a modification example assembled using the chip / substrate position recognition method in the semiconductor device manufacturing method of the present invention.

【図9】本発明の半導体装置の製造方法におけるチップ
・基板位置認識方法を用いて組み立てられる変形例の半
導体装置の構造を示す断面図である。
FIG. 9 is a cross-sectional view illustrating a structure of a semiconductor device according to a modification example assembled using the chip / substrate position recognition method in the semiconductor device manufacturing method of the present invention.

【図10】本発明の半導体装置の製造方法におけるチッ
プ・基板位置認識方法を用いて組み立てられる変形例の
半導体装置の構造を示す断面図である。
FIG. 10 is a cross-sectional view showing a structure of a semiconductor device according to a modified example assembled using the chip / substrate position recognition method in the method of manufacturing a semiconductor device of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体チップ 1a 主面 1b パッド 1c 認識マーク(認識箇所) 1d 裏面 2 バンプ電極 3 エラストマ 4 配線基板(チップ支持部材) 4a 認識マーク(認識箇所) 4b 開口部 4c リード 4d 配線 5 封止部 6 CSP(半導体装置) 7 半導体ウェハ 8 ウェハリフタ 9 搬送部 10 XYテーブル 11 ウェハセット部 11a ウェハ支持台 11b フリップヘッド 12 ボンディング処理部 12a ボンディングヘッド(ボンディングツール) 12b マウントステージ(ステージ) 12c チップ認識カメラ 12d テープ認識カメラ 12e カメラヘッド 12f,12g プリズム 12h 光学系 12i コレット 12j 認識カメラ 12k プリズム 13 認識部 14 配線基板(チップ支持部材) 14a 基板側端子 15 CSP(半導体装置) 15a テープ基板(チップ支持部材) 15b ボンディングワイヤ 15c モールド部 15d バンプ電極 16 LOC(半導体装置) 16a インナリード(チップ支持部材) 16b アウタリード 16c 絶縁テープ 16d ボンディングワイヤ 16e モールド部 17 ローダ 18 アンローダ 19 フリップチップ製品(半導体装置) 20 金バンプ DESCRIPTION OF SYMBOLS 1 Semiconductor chip 1a Main surface 1b Pad 1c Recognition mark (recognition location) 1d Back surface 2 Bump electrode 3 Elastomer 4 Wiring board (chip support member) 4a Recognition mark (recognition location) 4b Opening 4c Lead 4d Wiring 5 Sealing part 6 CSP (Semiconductor device) 7 Semiconductor wafer 8 Wafer lifter 9 Transfer unit 10 XY table 11 Wafer setting unit 11a Wafer support stand 11b Flip head 12 Bonding processing unit 12a Bonding head (bonding tool) 12b Mount stage (stage) 12c Chip recognition camera 12d Tape recognition Camera 12e Camera head 12f, 12g Prism 12h Optical system 12i Collet 12j Recognition camera 12k Prism 13 Recognition unit 14 Wiring board (chip support member) 14a Substrate side terminal 15 CSP Semiconductor device) 15a Tape substrate (chip supporting member) 15b Bonding wire 15c Mold portion 15d Bump electrode 16 LOC (semiconductor device) 16a Inner lead (chip supporting member) 16b Outer lead 16c Insulating tape 16d Bonding wire 16e Mold portion 17 Loader 18 Unloader 19 Flip chip product (semiconductor device) 20 Gold bump

───────────────────────────────────────────────────── フロントページの続き (72)発明者 須田 富司 東京都青梅市藤橋3丁目3番地2 日立東 京エレクトロニクス株式会社内 (72)発明者 子田 豊 東京都青梅市藤橋3丁目3番地2 日立東 京エレクトロニクス株式会社内 Fターム(参考) 5F044 PP15 PP17  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Tomoji Suda 3-3-2 Fujibashi, Ome-shi, Tokyo Within Hitachi Tokyo Electronics Co., Ltd. (72) Inventor Yutaka Koda 3-2-2, Fujibashi, Ome-shi, Tokyo Hitachi Tokyo Electronics Co., Ltd. F-term (reference) 5F044 PP15 PP17

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ボンディングツールによって支持された
半導体チップとこれに対向するようにステージに搭載さ
れたチップ支持部材との間に、前記半導体チップと前記
チップ支持部材の両者の認識箇所を撮像可能な光学系を
配置する工程と、 前記ボンディングツールまたは前記ステージのうち少な
くとも何れか一方を移動させて前記両者の何れかの認識
箇所を対向して配置する工程と、 前記光学系によって前記両者の対向する認識箇所を撮像
して前記光学系の1回の認識動作で前記両者の対向する
認識箇所の位置を求める工程と、 求められた前記両者の認識箇所の位置に基づいて前記半
導体チップと前記チップ支持部材とを位置合わせして接
合する工程とを有し、 前記光学系の1回の認識動作で前記半導体チップと前記
チップ支持部材の対向する前記認識箇所の位置を求めて
前記両者を接合することを特徴とする半導体装置の製造
方法。
An image of a recognition position of both the semiconductor chip and the chip supporting member can be taken between a semiconductor chip supported by a bonding tool and a chip supporting member mounted on a stage so as to face the semiconductor chip. Arranging an optical system; moving at least one of the bonding tool and the stage to arrange either of the recognition points facing each other; and opposing the two by the optical system. A step of imaging a recognition point to determine the positions of the recognition points facing each other in a single recognition operation of the optical system; and, based on the determined positions of the recognition points, the semiconductor chip and the chip support. Aligning and joining a member, and a pair of the semiconductor chip and the chip supporting member in one recognition operation of the optical system. The method of manufacturing a semiconductor device, characterized in that said seeking a position of recognition points for joining the two.
【請求項2】 ボンディングツールによって支持された
半導体チップとこれに対向するようにステージに搭載さ
れたチップ支持部材である配線基板との間に、前記半導
体チップと前記配線基板の両者の認識箇所を撮像可能な
光学系を配置する工程と、 前記ボンディングツールまたは前記ステージのうち少な
くとも何れか一方を移動させて前記両者の何れかの認識
箇所を対向して配置する工程と、 前記光学系によって前記両者の対向する認識箇所を撮像
して前記光学系の1回の認識動作で前記両者の対向する
認識箇所の位置を求め、これを複数の前記認識箇所に対
して行う工程と、 求められた前記両者の認識箇所の位置に基づいて前記半
導体チップと前記配線基板とを位置合わせして接合する
工程とを有し、 前記光学系の1回の認識動作で前記半導体チップと前記
配線基板の対向する前記認識箇所の位置を求めてこれを
複数の前記認識箇所に対して行って前記両者を接合する
ことを特徴とする半導体装置の製造方法。
2. A recognition position of both the semiconductor chip and the wiring substrate between a semiconductor chip supported by a bonding tool and a wiring substrate which is a chip supporting member mounted on a stage so as to face the semiconductor chip. Arranging an optical system capable of capturing an image; moving at least one of the bonding tool and the stage so as to oppose any one of the two recognition points; and A step of obtaining the positions of the recognition points facing each other in a single recognition operation of the optical system by taking an image of the recognition points facing each other, and performing this for a plurality of the recognition points; Positioning and joining the semiconductor chip and the wiring board based on the position of the recognition location of the optical system, and performing a single recognition operation of the optical system. The method of manufacturing a semiconductor device characterized by joining the said two doing this to a plurality of said recognition portion seeking the position of the recognition points facing the semiconductor chip and the wiring substrate.
【請求項3】 ボンディングツールによって支持された
半導体チップとこれに対向するようにステージに搭載さ
れたチップ支持部材である配線基板との間に、前記半導
体チップと前記配線基板の両者の認識箇所を撮像可能な
光学系を配置する工程と、 前記半導体チップを支持した前記ボンディングツールを
移動させて前記両者の何れかの認識箇所を対向して配置
する工程と、 前記光学系によって前記両者の対向する認識箇所を撮像
して前記光学系の1回の認識動作で前記両者の対向する
認識箇所の位置を求め、これを複数の前記認識箇所に対
して行う工程と、 求められた前記両者の認識箇所の位置に基づいて前記半
導体チップと前記配線基板とを位置合わせして接合する
工程とを有し、 前記光学系の1回の認識動作で前記半導体チップと前記
配線基板の対向する前記認識箇所の位置を求めてこれを
複数の前記認識箇所に対して行って前記両者を接合する
ことを特徴とする半導体装置の製造方法。
3. Between a semiconductor chip supported by a bonding tool and a wiring board which is a chip supporting member mounted on a stage so as to face the bonding tool, a recognition position of both the semiconductor chip and the wiring board is determined. Arranging an optical system capable of capturing an image; moving the bonding tool supporting the semiconductor chip to arrange any one of the recognition points facing each other; and opposing the two by the optical system. A step of obtaining a position of a recognition point facing the both by a single recognition operation of the optical system by capturing an image of a recognition point, and performing this for a plurality of the recognition points; Positioning and joining the semiconductor chip and the wiring board based on the position of the optical system. The method of manufacturing a semiconductor device characterized by bonding the both done this for a plurality of said recognition portion seeking the position of the recognition points facing the wiring board.
【請求項4】 半導体チップを支持した状態で移動自在
なボンディングツールと、 前記半導体チップと接合可能なチップ支持部材を前記半
導体チップと対向して配置可能なように設けられた移動
自在なステージと、 前記ボンディングツールと前記ステージとの間に移動可
能に設置され、前記ボンディングツールによって支持さ
れた前記半導体チップの認識箇所とこれに対向しかつ前
記ステージに搭載された前記チップ支持部材の認識箇所
とを撮像する光学系と、 前記光学系が取り込んだ情報に基づいて前記半導体チッ
プと前記チップ支持部材の両者の対向する前記認識箇所
の位置を求める認識部と、 前記認識部によって求められた前記両者の認識箇所の位
置に基づいて前記半導体チップと前記チップ支持部材と
の接合を行うボンディング処理部とを有し、 前記光学系によって前記両者の認識箇所を撮像する際
に、前記ボンディングツールまたは前記ステージのうち
少なくとも何れか一方を移動させて前記両者の何れかの
認識箇所を対向して配置し、前記光学系の1回の認識動
作で前記両者の対向する前記認識箇所の位置を求め得る
ことを特徴とする半導体製造装置。
4. A bonding tool that is movable while supporting the semiconductor chip, and a movable stage that is provided so that a chip supporting member that can be bonded to the semiconductor chip can be arranged to face the semiconductor chip. A recognition position of the semiconductor chip supported by the bonding tool and movably disposed between the bonding tool and the stage, and a recognition position of the chip support member opposed to the semiconductor chip and mounted on the stage; An optical system that captures an image, a recognition unit that obtains the position of the recognition location where the semiconductor chip and the chip support member face each other based on information captured by the optical system, and the two that are obtained by the recognition unit. Bonding process for joining the semiconductor chip and the chip support member based on the position of the recognition position of A part, and when imaging the two recognition points by the optical system, at least one of the bonding tool or the stage is moved to dispose one of the two recognition points facing each other. The semiconductor manufacturing apparatus is characterized in that the position of the recognition portion facing the both can be obtained by one recognition operation of the optical system.
【請求項5】 半導体チップを支持した状態で移動自在
なボンディングツールと、 前記半導体チップと接合可能なチップ支持部材である配
線基板を前記半導体チップと対向して配置可能なように
設けられた移動自在なステージと、 前記ボンディングツールと前記ステージとの間に移動可
能に設置され、前記ボンディングツールによって支持さ
れた前記半導体チップの認識箇所とこれに対向しかつ前
記ステージに搭載された前記配線基板の認識箇所とを撮
像する光学系と、 前記光学系が取り込んだ情報に基づいて前記半導体チッ
プと前記配線基板の両者の対向する前記認識箇所の位置
を求める認識部と、 前記認識部によって求められた前記両者の認識箇所の位
置に基づいて前記半導体チップと前記配線基板との接合
を行うボンディング処理部とを有し、 前記光学系によって前記両者の認識箇所を撮像する際
に、前記ボンディングツールを移動させて前記両者の何
れかの認識箇所を対向して配置し、前記光学系の1回の
認識動作で前記両者の対向する前記認識箇所の位置を求
め得ることを特徴とする半導体製造装置。
5. A bonding tool movable while supporting a semiconductor chip, and a moving tool provided so as to be able to arrange a wiring board which is a chip supporting member capable of being joined to the semiconductor chip so as to face the semiconductor chip. A flexible stage, and a movable portion of the semiconductor chip supported between the bonding tool and the stage, the semiconductor chip supported by the bonding tool, and the wiring board facing the same and mounted on the stage. An optical system that captures an image of a recognition location; a recognition unit that determines the position of the recognition location opposite to both the semiconductor chip and the wiring board based on information captured by the optical system; A bonding processing unit for bonding the semiconductor chip and the wiring board based on the positions of the recognition points of the two; When taking an image of the two recognition points with the optical system, the bonding tool is moved to arrange one of the two recognition points to face each other, and one recognition operation of the optical system is performed. Wherein the position of the recognition location facing the two can be obtained.
JP2000302438A 2000-10-02 2000-10-02 Method for manufacturing semiconductor device, and apparatus for manufacturing semiconductor Pending JP2002110742A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000302438A JP2002110742A (en) 2000-10-02 2000-10-02 Method for manufacturing semiconductor device, and apparatus for manufacturing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000302438A JP2002110742A (en) 2000-10-02 2000-10-02 Method for manufacturing semiconductor device, and apparatus for manufacturing semiconductor

Publications (1)

Publication Number Publication Date
JP2002110742A true JP2002110742A (en) 2002-04-12

Family

ID=18783789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000302438A Pending JP2002110742A (en) 2000-10-02 2000-10-02 Method for manufacturing semiconductor device, and apparatus for manufacturing semiconductor

Country Status (1)

Country Link
JP (1) JP2002110742A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095738A (en) * 2005-09-27 2007-04-12 Shibaura Mechatronics Corp Device and method for mounting electronic component
JP2011071225A (en) * 2009-09-24 2011-04-07 Bondtech Inc Alignment device
CN104064479A (en) * 2013-03-22 2014-09-24 瑞萨电子株式会社 Method For Manufacturing Semiconductor Device, And Semiconductor Device
KR20140117543A (en) 2012-06-11 2014-10-07 가부시키가이샤 신가와 Bonding device and method for producing semiconductor device
JP2016092350A (en) * 2014-11-11 2016-05-23 ボンドテック株式会社 Electronic component mounting device and electronic component mounting method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095738A (en) * 2005-09-27 2007-04-12 Shibaura Mechatronics Corp Device and method for mounting electronic component
JP4713287B2 (en) * 2005-09-27 2011-06-29 芝浦メカトロニクス株式会社 Electronic component mounting apparatus and mounting method
JP2011071225A (en) * 2009-09-24 2011-04-07 Bondtech Inc Alignment device
KR20140117543A (en) 2012-06-11 2014-10-07 가부시키가이샤 신가와 Bonding device and method for producing semiconductor device
US9385104B2 (en) 2012-06-11 2016-07-05 Shinkawa Ltd. Bonding apparatus
CN104064479A (en) * 2013-03-22 2014-09-24 瑞萨电子株式会社 Method For Manufacturing Semiconductor Device, And Semiconductor Device
JP2014187184A (en) * 2013-03-22 2014-10-02 Renesas Electronics Corp Semiconductor device manufacturing method and semiconductor device
JP2016092350A (en) * 2014-11-11 2016-05-23 ボンドテック株式会社 Electronic component mounting device and electronic component mounting method

Similar Documents

Publication Publication Date Title
JP4796271B2 (en) Manufacturing method of semiconductor device
JP5151053B2 (en) Manufacturing method of semiconductor device
US7067413B2 (en) Wire bonding method, semiconductor chip, and semiconductor package
JP2001223297A (en) Semiconductor device, its manufacturing method and its laminating method
JP4831091B2 (en) Die bonding apparatus and die bonding method
JP2002110742A (en) Method for manufacturing semiconductor device, and apparatus for manufacturing semiconductor
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
KR100389630B1 (en) Module package of image capturing unit
JP2000349228A (en) Laminated semiconductor package
JP4083533B2 (en) Manufacturing method of semiconductor device
JP2001250834A (en) Method of manufacturing semiconductor device
JP2006245359A (en) Photoelectric conversion device, and manufacturing method thereof
JP2002305266A (en) Manufacturing method of semiconductor device
JP2004134443A (en) Method of manufacturing semiconductor device
JPH06310569A (en) Face-down bonding method of semiconductor element
KR0182510B1 (en) Chip scale package using tab tape
JP2002334976A (en) Method for manufacturing semiconductor device
TWI833196B (en) Inner lead bonding apparatus and inner lead bonding method
JP2800806B2 (en) Semiconductor device and manufacturing method thereof
JP2003068793A (en) Semiconductor device and its manufacturing method
JP3326554B2 (en) Manufacturing method of laminated chip
US20060113654A1 (en) Package of a semiconductor device with a flexible wiring substrate and method for the same
JP2003188193A (en) Method for manufacturing semiconductor device
JP2000340606A (en) Manufacturing method for semiconductor device and semiconductor equipment using the same
JPH1074885A (en) High-density integrated circuit package