JP2002110633A - エッチング方法及び真空処理装置 - Google Patents

エッチング方法及び真空処理装置

Info

Publication number
JP2002110633A
JP2002110633A JP2000297136A JP2000297136A JP2002110633A JP 2002110633 A JP2002110633 A JP 2002110633A JP 2000297136 A JP2000297136 A JP 2000297136A JP 2000297136 A JP2000297136 A JP 2000297136A JP 2002110633 A JP2002110633 A JP 2002110633A
Authority
JP
Japan
Prior art keywords
etching
film
etched
sidewall
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000297136A
Other languages
English (en)
Inventor
Shogo Okita
尚吾 置田
Takayuki Kai
隆行 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000297136A priority Critical patent/JP2002110633A/ja
Publication of JP2002110633A publication Critical patent/JP2002110633A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 レジスト膜及びエッチング対象膜の側壁に側
壁膜を付着形成して高い異方性のエッチング行い、かつ
その側壁膜を完全に除去してショートの発生を防止す
る。 【解決手段】 強誘電体層2と、貴金属またはこれらの
シリコンとの化合物若しくは酸化物からなる層3で挟ん
だ積層構造のエッチング対象膜のエッチング工程時に、
レジスト4側壁及びエッチングパターン側壁に、エッチ
ング対象膜2、3と反応ガスから成る化合物を側壁膜5
として形成させてエッチングを行い、プラズマアッシン
グ処理工程時に、基板1を加熱するとともに酸素とフッ
素原子を含んだプラズマに晒して側壁膜5を除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、強誘電体デバイス
のキャパシタ電極を異方性加工するエッチング方法及び
真空処理装置に関するものである。
【0002】
【従来の技術】近年、半導体素子におけるメモリキャパ
シタの製造においては、キャパシタ容量材料に、チタン
酸バリウムストロンチウム、チタン酸ジルコニウム鉛な
どの高い誘電率のセラミック系の材料が用いられるよう
になっている。
【0003】しかし、これらの材料の結晶構造は、酸素
が離脱すると大きくキャパシタ特性を落としてしまう原
因になるため、キャパシタ電極材料は酸素との反応性が
低い材料を用いる必要があり、キャパシタ電極材料に、
ルテニウム、白金、イリジウムなどの反応性の低い貴金
属が用いられている。
【0004】しかし、これらの貴金属はドライエッチン
グにおいてハロゲン元素との反応性が低いことに加え、
反応生成物の低揮発性によってエッチングし難い性質が
ある。従来の貴金属薄膜のドライエッチングは、高い運
動エネルギーを有するイオンを貴金属薄膜表面に衝突さ
せて貴金属原子を剥ぎ取ることでエッチングを進行させ
るスパッタ性ドライエッチング方法が適用されている。
【0005】
【発明が解決しようとする課題】ところが、スパッタ性
ドライエッチングによりエッチングを行った場合、エッ
チングマスク及び形成したキャパシタの側壁に付着した
側壁膜が、エッチングマスク除去後にもフェンス状に残
るため、半導体装置のキャパシタと配線との間でショー
トが発生したり、半導体装置のキャパシタの上部電極と
下部電極間でショートが発生するなどの問題がある。
【0006】本発明は、上記従来の問題に鑑み、レジス
ト膜及びエッチング対象膜の側壁に付着した側壁膜を完
全に除去できてキャパシタの電極間や配線との間でショ
ートを発生する恐れのないエッチング方法及び真空処理
装置を提供することを目的としている。
【0007】
【課題を解決するための手段】本発明のエッチング方法
は、基板上のエッチング対象膜の上に選択的にレジスト
を形成するレジスト形成工程と、エッチング対象膜をエ
ッチングするエッチング工程と、レジストを除去するプ
ラズマアッシング処理工程とを備えたエッチング方法に
おいて、イリジウム、白金、パラジウム、レニウム、オ
スミウム、ルテニウムの何れかの層とこれらのシリコン
との化合物若しくは酸化物からなる層とから成る積層構
造のエッチング対象膜のエッチング時に、レジスト側壁
及びエッチングパターン側壁に、エッチング対象膜と反
応ガスから成る化合物を側壁膜として形成させてエッチ
ングを行い、プラズマアッシング処理時に、基板を加熱
するとともに酸素とフッ素原子を含んだプラズマに晒し
て側壁膜を除去するものであり、エッチング工程でレジ
スト側壁に付着した側壁膜を利用して異方性の高いエッ
チングを行い、プラズマアッシング工程でその側壁膜を
プラズマ処理によって除去することができ、異方性が高
くかつ側壁膜のないエッチングを実現することができ
る。
【0008】また、プラズマアッシング処理時に、基板
を250°以上に加温された電極上に載置して加熱する
と、より確実にかつ簡単に側壁膜を除去できる。
【0009】また、本発明の真空処理装置は、レジスト
側壁及びエッチングパターン側壁にエッチング対象膜と
反応ガスからなる化合物を側壁膜として形成させてエッ
チングを行うエッチング処理室と、基板を載置する電極
が250°以上に加温可能に構成され、反応ガスとして
酸素とフッ素を含むガスを導入してプラズマを発生させ
るようにしたプラズマアッシング処理室とを備えたもの
であり、上記エッチング方法を実施してその効果を奏す
ることができる。
【0010】
【発明の実施の形態】以下、本発明のエッチング方法の
一実施形態について、図1〜図3を参照して説明する。
【0011】本実施形態におけるエッチング対象膜はイ
リジウムと酸化イリジウムから成る積層膜であり、図1
(a)、(b)、(c)に、そのエッチング方法の経過
を示す。
【0012】図1(a)において、基板1上に、エッチ
ング対象膜であるイリジウム2と酸化イリジウム3が積
層されており、イリジウム2の上にエッチングマスクで
あるレジスト4を形成する。
【0013】次に、この基板1をエッチング装置に収容
し、Cl2 ガスとArガスを反応ガスとしてイリジウム
2と酸化イリジウム3を続けてエッチングする。
【0014】このドライエッチング方法には、図2に示
すような反応性イオンエッチング装置を用いる。このエ
ッチング装置は、エッチング処理室6に真空排気口7と
ガス入口8が設けられ、エッチング処理室6内に上部電
極11と下部電極12が対向して配設されている。高密
度プラズマ源である上部電極11には100MHzのV
HF周波数帯の高周波電力を供給する高周波電源9が接
続され、下部電極12には500kHzの低周波電力を
供給する低周波電源10が接続されている。また、エッ
チング処理室6の側壁を加熱するヒータ13及び冷媒に
より下部電極12の温度を一定温度に保持する温度保持
機構14が設けられている。
【0015】エッチングに際しては、基板1を下部電極
12上に載置し、エッチング処理室6を真空排気した
後、エッチングガスとして流量30sccmのArガスと流
量20sccmのCl2 の混合ガスをガス入口8からエッチ
ング処理室6に導入し、エッチング処理室6内圧力が
0.6Paに保持されるように真空排気口7から真空排
気する。この時、エッチング処理室6をヒータ13によ
り100℃に加熱し、下部電極12は温度保持機構14
により60℃に保持する。その状態で上部電極11に1
200W、下部電極12に450Wの電力を供給し、基
板1上面のイリジウム2と酸化イリジウム3から成る積
層膜をエッチングする。
【0016】これにより、図1(b)に示すように、レ
ジスト4とエッチングにて形成されたイリジウム2及び
酸化イリジウム3の側壁に、レジスト4の分解物及びC
2とイリジウム2が反応した塩化イリジウム5等が側
壁に付着して側壁膜が形成されることで、異方性の高い
エッチングが行われる。
【0017】次に、基板1をプラズマアッシング処理装
置に収容し、レジスト4及びエッチング形成されたパタ
ーンの側壁に付着した塩化イリジウム5及びレジスト4
の残膜を除去するために、プラズマアッシング処理を行
う。
【0018】このプラズマアッシング方法には、図3に
示すようなプラズマアッシング処理装置を用いる。この
プラズマアッシング処理装置は、真空排気口15とガス
入口16を有するプラズマアッシング処理室20と、そ
の外周に配設されたプラズマ源17と、プラズマアッシ
ング処理室20内に配設された下部電極18と、下部電
極18を加熱するヒータ19を備えている。
【0019】プラズマアッシングに際しては、基板1を
下部電極18上に載置し、プラズマアッシング処理室2
0を真空排気口15から真空排気した後、ヒータ19に
より下部電極18を250℃以上に加温して保持する。
また、流量20sccmのCF4ガスと流量1000sccmの
2 ガスとの混合ガスをガス入口16からプラズマアッ
シング処理室20内に導入し、プラズマアッシング処理
室20内圧力が133Paに保持されるように真空排気
口15から真空排気する。その状態でプラズマ源17に
1800Wの高周波電力を供給し、プラズマアッシング
処理を行う。
【0020】これにより、図1(c)に示すように、側
壁の塩化イリジウム5及びフォトレジスト4が除去され
る。
【0021】詳しく説明すると、エッチング時に形成さ
れるパターン側壁の塩化イリジウム5は、Ir、Cl、
O、C元素から成る不安定な物質であり、主にIrCl
x から成る。IrClx 物をO* プラズマに晒すと、下
記のような反応のため、パターン側壁の塩化イリジウム
5の除去ができない。
【0022】IrClx +O* → IrOx +Cl2 ↑ フッ素原子を含んだプラズマに晒すことで、下記のよう
な反応が生じ、パターン側壁の塩化イリジウム5の除去
が可能である。このとき、基板1が載置されているヒー
タ19の温度が200℃以下のときには、IrFx への
反応が進み難いため、側壁の除去が困難となり、250
℃以上が望ましい。
【0023】IrClx +O* +F* +C* → IrF
x ↑+Cl2 ↑+CO↑ 本実施形態によれば、以上のようにして不要な側壁膜を
残さずに、異方性の高いエッチングとプラズマアッシン
グ処理を行うことができる。
【0024】なお、上記実施形態の説明では、イリジウ
ムとイリジウム酸化物からなる積層膜をエッチング対象
膜とし、Cl2 をエッチャントとして用いた場合につい
て説明したが、その他のハロゲン系のエッチャントを用
いても良く、その場合フォトレジスト側壁にハロゲン系
ガスと貴金属及びその反応物からなる側壁膜を形成しつ
つ異方性エッチングを行い、その側壁膜をプラズマアッ
シング処理によって除去すればよい。
【0025】
【発明の効果】本発明のエッチング方法及び真空処理装
置によれば、以上のようにイリジウム、白金、パラジウ
ム、レニウム、オスミウム、ルテニウムの何れかの層と
これらのシリコンとの化合物若しくは酸化物からなる層
とから成る積層構造のエッチング対象膜のエッチング時
に、レジスト側壁及びエッチングパターン側壁に、エッ
チング対象膜と反応ガスから成る化合物を側壁膜として
形成させてエッチングを行い、プラズマアッシング処理
時に、基板を加熱するとともに酸素とフッ素原子を含ん
だプラズマに晒して側壁膜を除去するので、エッチング
工程でレジスト側壁に付着した側壁膜を利用して異方性
の高いエッチングを行い、プラズマアッシング工程でそ
の側壁膜をプラズマ処理によって除去することができ、
異方性が高くかつ側壁膜のないエッチングを実現するこ
とができる。
【図面の簡単な説明】
【図1】本発明の一実施形態のエッチング工程の説明図
である。
【図2】同実施形態で用いるエッチング装置の概略構成
図である。
【図3】同実施形態で用いるプラズマアッシング処理装
置の概略構成図である。
【符号の説明】
1 基板 2 イリジウム 3 酸化イリジウム 4 レジスト 5 塩化イリジウム(側壁膜) 6 エッチング処理室 18 下部電極 19 ヒータ 20 プラズマアッシング処理室
フロントページの続き Fターム(参考) 5F004 BA04 BA09 BA20 BB11 BB18 BB26 BD01 BD07 CA01 CA06 DA00 DA01 DA02 DA03 DA04 DA15 DA16 DA17 DA18 DA19 DA20 DA23 DA26 DB08 DB13 DB15 EA13 EB02 FA08

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板上のエッチング対象膜の上に選択的
    にレジストを形成するレジスト形成工程と、エッチング
    対象膜をエッチングするエッチング工程と、レジストを
    除去するプラズマアッシング処理工程とを備えたエッチ
    ング方法において、イリジウム、白金、パラジウム、レ
    ニウム、オスミウム、ルテニウムの何れかの層とこれら
    のシリコンとの化合物若しくは酸化物からなる層とから
    成る積層構造のエッチング対象膜のエッチング時に、レ
    ジスト側壁及びエッチングパターン側壁に、エッチング
    対象膜と反応ガスから成る化合物を側壁膜として形成さ
    せてエッチングを行い、プラズマアッシング処理時に、
    基板を加熱するとともに酸素とフッ素原子を含んだプラ
    ズマに晒して側壁膜を除去することを特徴とするエッチ
    ング方法。
  2. 【請求項2】 プラズマアッシング処理時に、基板を2
    50°以上に加温された電極上に載置して加熱すること
    を特徴とする請求項1記載のエッチング方法。
  3. 【請求項3】 レジスト側壁及びエッチングパターン側
    壁にエッチング対象膜と反応ガスからなる化合物を側壁
    膜として形成させてエッチングを行うエッチング処理室
    と、基板を載置する電極が250°以上に加温可能に構
    成され、反応ガスとして酸素とフッ素を含むガスを導入
    してプラズマを発生させるようにしたプラズマアッシン
    グ処理室とを備えたことを特徴とする真空処理装置。
JP2000297136A 2000-09-28 2000-09-28 エッチング方法及び真空処理装置 Pending JP2002110633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000297136A JP2002110633A (ja) 2000-09-28 2000-09-28 エッチング方法及び真空処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000297136A JP2002110633A (ja) 2000-09-28 2000-09-28 エッチング方法及び真空処理装置

Publications (1)

Publication Number Publication Date
JP2002110633A true JP2002110633A (ja) 2002-04-12

Family

ID=18779295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000297136A Pending JP2002110633A (ja) 2000-09-28 2000-09-28 エッチング方法及び真空処理装置

Country Status (1)

Country Link
JP (1) JP2002110633A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7407818B2 (en) 2005-03-07 2008-08-05 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7407818B2 (en) 2005-03-07 2008-08-05 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
JP3115715B2 (ja) 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法および薄膜キャパシタ素子の製造方法
CN102194686B (zh) 等离子体蚀刻方法
JPH08213364A (ja) 半導体装置の製造方法
JPH08264734A (ja) 強誘電性キャパシタの製造方法
JP2003517192A (ja) 誘電体の腐食防止方法
US7115522B2 (en) Method for manufacturing semiconductor device
US6492280B1 (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
TW201220388A (en) Plasma processing method and storage medium
TWI621174B (zh) 電漿處理方法及電漿處理裝置
JP2003282844A (ja) ハードマスク及びCl2/N2/O2及びCl2/CHF3/O2の化学的性質を利用するIr及びPZTのプラズマエッチング
US6127277A (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
US20030047532A1 (en) Method of etching ferroelectric layers
JP2001308070A (ja) ドライエッチング装置およびそれを用いた半導体基板の処理方法
JP5924941B2 (ja) プラズマ処理方法
JP2002110633A (ja) エッチング方法及び真空処理装置
US6071828A (en) Semiconductor device manufacturing method including plasma etching step
JPH11111695A (ja) 白金薄膜パターンの形成方法及び半導体装置の製造方法
JP2000138202A (ja) 半導体装置の製造方法及び製造装置
JP2001351898A (ja) 半導体装置の製造方法
JP2001085411A (ja) 真空処理方法
JP5800710B2 (ja) 圧電素子の製造方法
JP2012114156A (ja) 圧電素子の製造方法
TWI496515B (zh) 基板處理裝置之運轉方法
JPH1050680A (ja) 白金薄膜の乾式食刻方法
JP2004228487A (ja) ドライエッチング方法