JP2002108492A - 二相クロック信号生成装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路装置の動作環境が変化した場合でも、そ
の動作環境の変化に応じて適切なノンオーバラップ時間
を設定することができる二相クロック信号生成装置を提
供する。 【解決手段】 ＣＰＵは、マイクロコンピュータの動作
環境をセンシングする温度センサ，電圧センサが出力し
たセンサ信号に応じて、二相クロック信号のノンオーバ
ーラップ時間を調整するための調整用データが記憶され
ているメモリより適切なデータを読み出して、二相クロ
ック信号生成部４に配置されているディレイ制御部１２
ａ，１２ｂによって遅延時間ｄの設定を行う。ディレイ
制御部１２ａ，１２ｂは、ＣＰＵより与えられる設定デ
ータをデコーダ１６によりデコードしてスイッチ１５の
開閉を切換え遅延バッファ１４の直列段数を調整するこ
とで、遅延時間ｄを二相クロック信号の立上がりタイミ
ングに付加して生成出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路装置において
使用される二相クロック信号を生成するための二相クロ
ック信号生成装置に関する。

【０００２】

【従来の技術】半導体集積回路装置たるある種のマイク
ロコンピュータ（マイコン）においては、データ等をラ
ッチするためのラッチ回路に、直列に配置された２つの
ラッチ（マスタ，スレーブ）を備えてなる所謂ダブルラ
ッチ構成を採用しているものがある。即ち、図６（ａ）
に示すマスタクロック信号ＭＣＫから、図６（ｂ），
（ｃ）示すように位相が例えば略１８０度異なる二相
（Ａ相，Ｂ相）クロック信号を生成する。そして、例え
ばマイコンのＣＰＵがマスタクロック信号の立上がりに
同期して出力したデータを、ラッチ回路のマスタ側はＡ
相クロック信号の立上がりタイミングでラッチする（デ
ータの入力）。それから、ラッチ回路のスレーブ側は、
Ｂ相クロック信号の立上がりタイミングで、マスタ側に
ラッチされているデータをラッチする（データの出力）
ようになっている。

【０００３】斯様なダブルラッチ構成は、マイコンのＣ
ＰＵがマスタクロック信号に同期して出力するデータ
を、ラッチ回路が確実なタイミングでラッチできるよう
に採用されるものである。

【０００４】

【発明が解決しようとする課題】ところで、上述のよう
な二相クロック信号を生成する場合には、通常、何れの
クロック信号もロウレベルとなっているノンオーバラッ
プ時間が確保されるように生成される。即ち、ノンオー
バラップ時間を確保することで、ラッチ回路のマスタ側
がＡ相クロック信号に基づいてデータを読み出して（入
力して）いる途中において、スレーブ側がＢ相クロック
信号に基づいてデータを出力しようとすることを防止す
るようにしている。

【０００５】このノンオーバラップ時間を短く設定する
と、回路動作の余裕度が向上して高い周波数のクロック
信号による動作が可能となるが、短く設定し過ぎると誤
動作を起こす可能性が高くなる。また、ノンオーバラッ
プ時間を長く設定すると、回路動作の安定度は高くなる
一方で、回路動作の余裕度が低下して高い周波数のクロ
ック信号による動作ができなくなる。従って、ノンオー
バラップ時間の設定には、これらの動作条件を考慮した
上で適切に設定する必要がある。

【０００６】そして、従来の二相クロック信号生成装置
においては、ノンオーバラップ時間は固定的に設定され
るようになっている。ところが、マイコンが比較的低温
の環境において動作している場合や、電源電圧が高めに
変動しているような場合には、ノンオーバラップ時間は
短くなる傾向を示し、逆に、マイコンが比較的高温の環
境において動作している場合や、電源電圧が低めに変動
しているような場合には、ノンオーバラップ時間は高く
なる傾向を示す。

【０００７】従って、ノンオーバラップ時間は、以上の
ようなマイコンの動作環境を考慮し、十分なマージンを
持たせて設定しなければならず、結果としてマスタクロ
ック信号の周波数の上限を低めに設定せざるを得ないと
いう問題があった。また、ノンオーバラップ時間に十分
なマージンを持たせた場合でも、上記のようにマイコン
の動作環境が変化するとその分マージンが減少すること
になるので、誤動作の発生する確率が高くなってしまう
おそれがあった。

【０００８】本発明は上記事情に鑑みてなされたもので
あり、その目的は、回路装置の動作環境が変化した場合
でも、その動作環境の変化に応じて適切なノンオーバラ
ップ時間を設定することができる二相クロック信号生成
装置を提供することにある。

【課題を解決するための手段】請求項１記載の二相クロ
ック信号生成装置によれば、二相クロック信号のノンオ
ーバーラップ時間を可変設定できるので、回路装置の動
作環境が変化することで当初に設定したノンオーバーラ
ップ時間が変化しようとする場合でも、ノンオーバーラ
ップ時間が略一定となるように調整することができる。
従って、ノンオーバーラップ時間に過剰な冗長性を持た
せる必要がないので、回路装置の動作効率が最適となる
ように二相クロック信号の周波数を設定することが可能
となり、また、回路装置を常に安定した状態で動作させ
ることができる。

【０００９】請求項２記載の二相クロック信号生成装置
によれば、制御回路部は、回路装置の動作環境をセンシ
ングするセンサが出力したセンサ信号に応じて、ノンオ
ーバーラップ時間を調整するための調整用データが予め
記憶されている記憶回路部より適切なデータを読み出
す。そして、制御回路部は、二相クロック信号生成部に
配置されている遅延回路部に、前記調整用データに基づ
いて遅延時間の設定を行う。

【００１０】すると、遅延回路部では、制御回路部によ
って設定された遅延時間を、二相クロック信号の少なく
とも一相側の立上がりタイミングに付加するようにし
て、二相クロック信号を生成出力する。従って、二相ク
ロック信号のノンオーバーラップ時間を、センサによっ
てセンシングされた回路装置の動作環境に応じて適切に
調整することができる。

【００１１】請求項３記載の二相クロック信号生成装置
によれば、遅延回路部を、二相クロック信号生成部内に
おいて二相クロック信号の双方の立上がりタイミングを
遅延させるように配置するので、Ａ相の立下がりからＢ
相の立上がりまでのノンオーバーラップ時間と、Ｂ相の
立下がりからＡ相の立上がりまでのノンオーバーラップ
時間との双方を調整することができる。従って、回路動
作上双方のノンオーバーラップ時間を調整することが要
求される場合にも対応することができる。

【００１２】請求項４記載の二相クロック信号生成装置
によれば、回路装置をマイクロコンピュータとして構成
するので、マイクロコンピュータが備えているＣＰＵを
制御回路部として、同メモリを記憶回路部として動作さ
せることができる。そして、二相クロック信号を用いて
データのダブルラッチなどを行う構成のマイクロコンピ
ュータに有効に適用することができる。

【００１３】

【発明の実施の形態】以下、本発明を自動車のＥＣＵ(E
lectronic Control Unit) の一部として構成されるマイ
クロコンピュータに適用した場合の一実施例について図
１乃至図５を参照して説明する。図２は、マイコン（二
相クロック信号生成装置，半導体集積回路装置）１の電
気的構成を示す機能ブロック図であり、本発明の要旨に
係る部分のみを図示している。マシンクロック信号出力
部２は、マシンクロック信号ＭＣＫ（例えば、８ＭＨ
ｚ）を生成して出力するものであり、そのマシンクロッ
ク信号ＭＣＫは、ＣＰＵ（制御回路部）３及び二相クロ
ック信号生成部４に与えられている。

【００１４】ＣＰＵ３は、制御プログラムや制御用デー
タ等が記憶されているメモリ（記憶回路部）５よりそれ
らプログラムやデータ等を読み出して処理を実行するよ
うになっている。ＣＰＵ３には、マイコン１（またはＥ
ＣＵ）の外部に配置されており、該マイコン１が動作し
ている環境の温度（エンジンルームの気温）を検出する
ための温度センサ６や、マイコン１に供給される制御用
電源の電圧を検出するための電圧センサ７によって出力
されるセンサ信号が、Ａ／Ｄ変換されて与えられるよう
になっている。

【００１５】そして、ＣＰＵ３は、これらのセンサ信号
に応じて二相クロック信号のオーバーラップ時間を調整
するためのデータをメモリ５より読み出すと、その読み
出したデータに基づいて、二相クロック信号生成部４に
後述する遅延時間を設定するためのデータを出力するよ
うになっている。

【００１６】二相クロック信号生成部４は、ＣＰＵ３よ
り与えられる遅延時間設定用のデータによってＡ相，Ｂ
相クロック信号間のオーバーラップ時間を可変設定でき
るように構成されている。二相クロック信号生成部４よ
り出力されるＡ相，Ｂ相の二相クロック信号は、マイコ
ン１の内部回路に供給されて、前述のようにダブルラッ
チのタイミング制御などに使用される。

【００１７】また、ＣＰＵ３には、温度センサ６や電圧
センサ７以外にも、ＥＣＵの外部に配置されているスロ
ットル開度センサや、クランク位置センサ，エンジン回
転速度センサ等の各種センサ信号が与えられており、Ｃ
ＰＵ３は、これらのセンサ信号や制御プログラムに基づ
きＥＣＵとして自動車のエンジン制御を行うようになっ
ている。

【００１８】図１（ａ）は、二相クロック信号生成部４
の電気的構成を詳細に示す図である。マシンクロック信
号出力部２より出力されるマシンクロック信号ＭＣＫ
は、インバータゲート８を介してＯＲゲート９の一方の
入力端子に与えられていると共に、もう１つのＯＲゲー
ト１０の一方の入力端子に直接与えられている。

【００１９】ＯＲゲート９の出力信号は、インバータゲ
ート１１を介してＢ相クロック信号として出力される。
また、Ｂ相クロック信号は、ディレイ制御部（遅延回路
部）１２ｂを介してＯＲゲート１０の他方の入力端子に
与えられている。一方、ＯＲゲート１０の出力信号は、
インバータゲート１３を介してＡ相クロック信号として
出力される。また、Ａ相クロック信号は、ディレイ制御
部（遅延回路部）１２ｂを介してＯＲゲート９の他方の
入力端子に与えられている。

【００２０】図１（ｂ）は、ディレイ制御部１２（１２
ａ，１２ｂ）内部の電気的構成を示すものである。即
ち、ディレイ制御部１２は、直列接続された２個のイン
バータゲート１４ａ，１４ｂからなる遅延バッファ１４
の伝搬遅延時間を遅延時間の１単位とするようになって
おり、その遅延バッファ１４が複数段直列に接続されて
いる。

【００２１】そして、初段の遅延バッファ１４（即ち、
ディレイ制御部１２）の入力端子及び各遅延バッファ１
４の出力端子と、ディレイ制御部１２の出力端子との間
には、例えばアナログスイッチなどで構成される常開型
のスイッチ１５が配置されている。スイッチ１５の開閉
は、デコーダ１６の出力信号によって制御されるように
なっている。デコーダ１６は、ＣＰＵ３より出力された
遅延時間設定用のデータをデコードして、スイッチ１５
の何れか１つに閉制御信号を出力する。

【００２２】次に、本実施例の作用について図３乃至図
５をも参照して説明する。図３は、二相クロック信号生
成部４の動作を示すタイミングチャートである。尚、図
３では、ディレイ制御部１２ａ，１２ｂにおいて与えら
れる遅延時間以外の、各ゲートにおける伝搬遅延時間は
無視している。図３（ａ）は、二相クロック信号生成部
４に入力されるマシンクロック信号ＭＣＫであり、図３
（ｂ）は、インバータゲート８によるその反転信号ＩＭ
ＣＫである。

【００２３】Ａ相クロック信号が、既にＯＲゲート１３
より出力されているものとする（図３（ｃ）参照）。そ
のＡ相クロック信号は、ディレイ制御部１２ａによって
遅延時間ｄが与えられ、遅延信号Ａ−ｄとしてＯＲゲー
ト９の入力端子に与えられる（図３（ｄ）参照）。ＯＲ
ゲート９の出力信号ＯＲ１は、反転信号ＩＭＣＫと遅延
信号Ａ−ｄとの論理和として出力されている（図３
（ｅ）参照）。そして、図３（ｆ）に示すＢ相クロック
信号は、出力信号ＯＲ１の反転信号として生成される。

【００２４】一方、Ｂ相クロック信号は、ディレイ制御
部１２ｂによって遅延時間ｄが与えられ、遅延信号Ｂ−
ｄとしてＯＲゲート１０の入力端子に与えられる（図３
（ｇ）参照）。ＯＲゲート１０の出力信号ＯＲ２は、マ
シンクロック信号ＭＣＫと遅延信号Ｂ−ｄとの論理和と
して出力される（図３（ｈ）参照）。そして、図３
（ｃ）に示すＡ相クロック信号は、出力信号ＯＲ２の反
転信号として生成されている。

【００２５】以上のように、二相クロック信号生成部４
において、Ａ相，Ｂ相クロック信号は、互いの出力をデ
ィレイ制御部１２ａ，１２ｂにおいて遅延させた信号が
フィードバックされて生成されるようになっている。結
果として、ディレイ制御部１２ａにおいてＡ相クロック
信号に与えられる遅延時間ｄは、Ａ相クロック信号の立
下がりタイミングからＢ相クロック信号の立上がりタイ
ミングまでの時間を規定しており、ディレイ制御部１２
ｂにおいてＢ相クロック信号に与えられる遅延時間ｄ
は、Ｂ相クロック信号の立下がりタイミングからＡ相ク
ロック信号の立上がりタイミングまでの時間を規定して
いる。即ち、遅延時間ｄは、Ａ相，Ｂ相クロック信号に
ノンオーバーラップ時間を付与している。

【００２６】ここで、図５は、ＣＰＵ３によるノンオー
バーラップ時間の調整に係る制御内容を示すフローチャ
ートである。ＣＰＵ３は、起動すると、標準的な動作環
境（例えば、気温２５℃，電圧５Ｖ）に対応するノンオ
ーバーラップ時間の初期値を設定する（ステップＳ
１）。即ち、初期値設定用のデータをメモリ５から読み
出して、二相クロック信号生成部４に出力する。する
と、二相クロック信号生成部４内部のデコーダ１６によ
って与えられたデータがデコードされ、対応するスイッ
チ１５が閉塞することで、ノンオーバーラップ時間の初
期値が設定される。

【００２７】以降は通常動作時の処理となる。即ち、Ｃ
ＰＵ３は、温度センサ６，電圧センサ７のセンサ信号を
読み込んで（ステップＳ２，Ｓ３）、その時点における
温度，電圧に応じた遅延時間ｄの調整値をメモリ５に記
憶させたデータテーブルなどに基づいて決定し（ステッ
プＳ４）、設定データを二相クロック信号生成部４に出
力する（ステップＳ５）。そして、ステップＳ２に戻
り、通常動作時はステップＳ２〜Ｓ５を繰り返す。

【００２８】一例として、気温が２５℃から−４０℃に
変化するとノンオーバーラップ時間は４．５ｎｓ程度減
少し、１２５℃に変化すると５．０ｎｓ程度増加する。
また、電圧が５Ｖに対して０．１Ｖ上昇すると１．０ｎ
ｓ〜２．５ｎｓ程度減少し、０．１Ｖ下降すると同程度
増加する。

【００２９】従って、例えば遅延バッファ１４一個の伝
搬遅延時間が４．０ｎｓ程度であれば、気温が−４０℃
になった場合に遅延バッファ１４を１段増加させるよう
にし、気温が１００℃になった場合に遅延バッファ１４
を１段減少させるように調整する。また、電圧の変化＋
０．４Ｖ，−０．４Ｖに対して、同様に遅延バッファ１
４を１段増減させるようにすれば良い。斯様に遅延バッ
ファ１４の段数を調整することで、図４に示すように、
二相クロック信号の立上がりタイミングが変化してノン
オーバーラップ時間が調整される。

【００３０】以上のように本実施例によれば、ＣＰＵ３
は、マイコン１の動作環境をセンシングする温度センサ
６，電圧センサ７が出力したセンサ信号に応じて、二相
クロック信号のノンオーバーラップ時間を調整するため
の調整用データが記憶されているメモリ５より適切なデ
ータを読み出して、二相クロック信号生成部４に配置さ
れているディレイ制御部１２によって遅延時間ｄの設定
を行うようにした。

【００３１】即ち、ディレイ制御部１２は、ＣＰＵ３よ
り与えられる設定データをデコーダ１６によりデコード
して遅延バッファ１４の直列段数を調整することで、遅
延時間ｄを二相クロック信号（Ａ相，Ｂ相）の立上がり
タイミングに付加して生成出力する。

【００３２】従って、二相クロック信号のノンオーバー
ラップ時間、即ち、Ａ相クロック信号の立下がりからＢ
相クロック信号の立上がりまでの時間と、Ｂ相クロック
信号の立下がりからＡ相クロック信号の立上がりまでの
時間との双方を、マイコン１の動作環境たる気温や電圧
が変化した場合でも略一定となるように調整することが
できる。そして、ノンオーバーラップ時間に過剰な冗長
性を持たせる必要がないので、マイコン１の動作効率が
最適となるように二相クロック信号の周波数を設定する
ことが可能となり、また、マイコン１を常に安定した状
態で動作させることができる。

【００３３】また、本実施例によれば、自動車のＥＣＵ
を構成するマイコン１が備えているＣＰＵ３を制御回路
部とし、同メモリ５を記憶回路部として動作させるの
で、二相クロック信号を用いてデータのダブルラッチな
どを行う構成のマイクロコンピュータに有効に適用する
ことができる。そして、自動車のＥＣＵは、特に温度変
化の激しい環境において動作を保証する必要があるた
め、本発明を極めて有効に適用することができる。

【００３４】本発明は上記し且つ図面に記載した実施例
にのみ限定されるものではなく、次のような変形または
拡張が可能である。遅延時間等の具体的数値は一例であ
り、個々の設計や動作環境等に応じて適宜変更して実施
すれば良い。遅延回路部は、遅延バッファ１４に限ら
ず、例えば、受動素子（Ｌ，Ｃなど）で構成されるディ
レイラインを直列に接続して構成しても良い。図５に示
すフローチャートにおいて、遅延時間の初期値を設定す
る段階でセンサ信号の出力を参照し、その時点での温度
や電圧に応じた遅延時間を設定するようにしても良い。
二相クロック信号の何れか一相だけのノンオーバーラッ
プ時間を調整すれば回路動作等に支障を来さない場合
は、二相クロック信号生成部内において遅延回路部を一
相側にだけ配置しても良い。

【００３５】ＥＣＵを制御するＣＰＵとは別個のＣＰＵ
を制御回路部としても良い。即ち、単に二相クロック信
号を生成する装置として独立に構成しても良い。車両の
ＥＣＵに限ることなく、その他のマイクロコンピュータ
に適用しても良い。また、回路装置はマイクロコンピュ
ータに限ることなく、二相クロック信号を用いて動作す
る回路装置であれば適用が可能である。そして、半導体
集積回路装置に限ることなく、ディスクリート素子によ
って構成される回路装置に適用しても良い。

【図面の簡単な説明】

【図１】本発明を、自動車のＥＣＵの一部として構成さ
れるマイクロコンピュータに適用した場合の一実施例で
あり、（ａ）は二相クロック信号生成部の電気的構成を
詳細に示す図、（ｂ）はディレイ制御部の内部の電気的
構成を示す図

【図２】マイクロコンピュータの電気的構成を示す機能
ブロック図

【図３】二相クロック信号生成部の動作を示すタイミン
グチャート

【図４】（ａ）はマシンクロック信号ＭＣＫ，（ｂ）及
び（ｃ）は、マシンクロック信号ＭＣＫより生成される
二相（Ａ，Ｂ）クロック信号を示す図

【図５】ＣＰＵによるノンオーバーラップ時間の調整に
係る制御内容を示すフローチャート

【図６】従来技術を示す図４相当図

【符号の説明】

１はマイクロコンピュータ（二相クロック信号生成装
置，半導体集積回路装置）、３はＣＰＵ（制御回路
部）、４は二相クロック信号生成部、５はメモリ（記憶
回路部）、６は温度センサ、７は電圧センサ、１２ａ，
１２ｂはディレイ制御部（遅延回路部）を示す。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 回路装置において使用される二相クロッ
   ク信号を生成するための二相クロック信号生成装置であ
   って、 前記二相クロック信号のレベルが双方共にロウレベルと
   なるノンオーバーラップ時間を可変設定できるように構
   成したことを特徴とする二相クロック信号生成装置。
2. 【請求項２】 入力されるマスタクロック信号から二相
   クロック信号を生成して出力する二相クロック信号生成
   部と、 この二相クロック信号生成部内において少なくとも一相
   のクロック信号の立上がりタイミングを遅延させるよう
   に配置され、前記立上がりタイミングを遅延させるため
   の遅延時間が可変に構成される遅延回路部と、 前記回路装置の動作環境に基づいて、前記ノンオーバー
   ラップ時間を調整するための調整用データが予め記憶さ
   れている記憶回路部と、 前記回路装置の動作環境をセンシングするセンサにより
   出力されるセンサ信号に応じて前記記憶回路部より調整
   用データを読み出し、その調整用データに基づいて前記
   遅延回路部における遅延時間を設定する制御回路部とを
   備えてなることを特徴とする請求項１記載の二相クロッ
   ク信号生成装置。
3. 【請求項３】 前記遅延回路部を、前記二相クロック信
   号生成部内において二相クロック信号の双方の立上がり
   タイミングを遅延させるように配置したことを特徴とす
   る請求項２記載の二相クロック信号生成装置。
4. 【請求項４】 前記回路装置は、マイクロコンピュータ
   として構成されていることを特徴とする請求項１乃至３
   の何れかに記載の二相クロック信号生成装置。