JP2002083401A - ハードディスク用磁気ヘッド制御回路 - Google Patents
ハードディスク用磁気ヘッド制御回路Info
- Publication number
- JP2002083401A JP2002083401A JP2000274988A JP2000274988A JP2002083401A JP 2002083401 A JP2002083401 A JP 2002083401A JP 2000274988 A JP2000274988 A JP 2000274988A JP 2000274988 A JP2000274988 A JP 2000274988A JP 2002083401 A JP2002083401 A JP 2002083401A
- Authority
- JP
- Japan
- Prior art keywords
- head
- magnetic head
- output
- voltage
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【課題】 磁気記録の分野でMRヘッドを電力バイアスす
ることが要求されている。本発明は、この要求を実現す
るため、 ＭＲヘッドを電力バイアスする手段を提供す
ることを目的とする。 【解決手段】 磁気ヘッドと、前記磁気ヘッド両端の電
圧検出手段と、前記磁気ヘッドと直列に接続した電流検
出手段と、前記電圧検出手段の出力と前記電流検出手段
の出力との積をとるための乗算手段と、前記乗算手段の
出力と所望の設定電力に相当する基準値との差を増幅す
る手段と、前記増幅手段出力より前記磁気ヘッドの電流
または電圧を制御する手段を少なくとも１セット有する
ハードディスク用磁気ヘッド制御回路とする。これによ
り、MRヘッドの破損を防止する他、MRヘッドを最適な動
作条件にして動作させうる。
ることが要求されている。本発明は、この要求を実現す
るため、 ＭＲヘッドを電力バイアスする手段を提供す
ることを目的とする。 【解決手段】 磁気ヘッドと、前記磁気ヘッド両端の電
圧検出手段と、前記磁気ヘッドと直列に接続した電流検
出手段と、前記電圧検出手段の出力と前記電流検出手段
の出力との積をとるための乗算手段と、前記乗算手段の
出力と所望の設定電力に相当する基準値との差を増幅す
る手段と、前記増幅手段出力より前記磁気ヘッドの電流
または電圧を制御する手段を少なくとも１セット有する
ハードディスク用磁気ヘッド制御回路とする。これによ
り、MRヘッドの破損を防止する他、MRヘッドを最適な動
作条件にして動作させうる。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気記録の分野で
媒体に書き込まれた磁気信号を電気信号に変換するため
に磁気抵抗効果（Magnetroresistive)を利用したＭＲヘ
ッド、GMRヘッドおよびTMRヘッドの磁気ヘッドユニット
およびそれを用いたハードディスク装置に関する。
媒体に書き込まれた磁気信号を電気信号に変換するため
に磁気抵抗効果（Magnetroresistive)を利用したＭＲヘ
ッド、GMRヘッドおよびTMRヘッドの磁気ヘッドユニット
およびそれを用いたハードディスク装置に関する。
【０００２】
【発明が解決しようとする課題】磁気記録の分野でMRヘ
ッドでの電力消費をヘッド抵抗ばらつきに依存しないで
一定に制御する電力バイアス制御が要求されている。本
発明は、前記要求を満足させるためのものであり、実用
化に耐えうる回路を提供することを目的とする。
ッドでの電力消費をヘッド抵抗ばらつきに依存しないで
一定に制御する電力バイアス制御が要求されている。本
発明は、前記要求を満足させるためのものであり、実用
化に耐えうる回路を提供することを目的とする。
【０００３】
【課題を解決するための手段】上記目的を達成するため
に、本発明のバイアス回路は、ＭＲヘッドに掛かる電圧
ＶYとＭＲヘッドに流れる電流に比例した電圧ＶXを入力
とし、その積に比例した信号を出力する乗算回路と、そ
の出力信号が所望の電力に対応した基準値になるよう
に、乗算出力と基準値の差を増幅して、その出力をMRヘ
ッドに負帰還し、MRヘッドで発生する電力を前記基準値
に比例した一定値に制御することを特徴とするハードデ
ィスク用磁気ヘッドユニットである。
に、本発明のバイアス回路は、ＭＲヘッドに掛かる電圧
ＶYとＭＲヘッドに流れる電流に比例した電圧ＶXを入力
とし、その積に比例した信号を出力する乗算回路と、そ
の出力信号が所望の電力に対応した基準値になるよう
に、乗算出力と基準値の差を増幅して、その出力をMRヘ
ッドに負帰還し、MRヘッドで発生する電力を前記基準値
に比例した一定値に制御することを特徴とするハードデ
ィスク用磁気ヘッドユニットである。
【０００４】
【発明の実施の形態】以下、本発明の第１の実施例につ
いて図面を用いて説明する。
いて図面を用いて説明する。
【０００５】図１は、本発明の電力制御回路の第１の実
施例を示した構成図である。
施例を示した構成図である。
【０００６】本発明の磁気ヘッドユニットは、MRヘッド
１とＭＲヘッド１の両端に掛かる電圧とMRヘッド１に流
れる電流に比例した電圧との積に比例した信号を出力す
る乗算回路２と、乗算回路２より出力された信号と参照
信号を入力とし、出力をＭＲヘッド１両端に負帰還する
差動増幅器３とから構成される。
１とＭＲヘッド１の両端に掛かる電圧とMRヘッド１に流
れる電流に比例した電圧との積に比例した信号を出力す
る乗算回路２と、乗算回路２より出力された信号と参照
信号を入力とし、出力をＭＲヘッド１両端に負帰還する
差動増幅器３とから構成される。
【０００７】ＭＲヘッド１に流れる電流Imrは、ＮＭＯ
Ｓ５と抵抗４に流れる電流と等しいことより、抵抗４に
発生する電圧ＶRxは、ＭＲヘッド１に流れる電流に比例
した電圧となり、レベルシフト回路７に入力される。レ
ベルシフト回路７は抵抗４に発生する電圧ＶRXを、乗算
回路２の入力範囲にレベルをシフトして、電圧ＶXとし
て出力する。その関係は次の式（数１）で表される。
Ｓ５と抵抗４に流れる電流と等しいことより、抵抗４に
発生する電圧ＶRxは、ＭＲヘッド１に流れる電流に比例
した電圧となり、レベルシフト回路７に入力される。レ
ベルシフト回路７は抵抗４に発生する電圧ＶRXを、乗算
回路２の入力範囲にレベルをシフトして、電圧ＶXとし
て出力する。その関係は次の式（数１）で表される。
【０００８】
【数１】
【０００９】乗算回路２は、ＭＲヘッド１に流れる電流
Ｉmrに比例した電圧ＶXとＭＲヘッドに掛かる電圧ＶY
を入力として、その積に比例した信号Ioutを出力する。
乗算回路２の係数をA1とする抵抗９によって発生する電
圧Voutは数２で表される。
Ｉmrに比例した電圧ＶXとＭＲヘッドに掛かる電圧ＶY
を入力として、その積に比例した信号Ioutを出力する。
乗算回路２の係数をA1とする抵抗９によって発生する電
圧Voutは数２で表される。
【００１０】
【数２】
【００１１】差動増幅器３は、乗算回路２の出力Ｉout
が抵抗９に発生させたVoutとリファレンス電流Irefから
抵抗８により発生させた数３で表されるリファレンス電
圧Ｖrefを入力として、その差を増幅し出力をＮＭＯＳ
５とPMOS６のゲートに入力することで、ＮＭＯＳ５、Ｐ
ＭＯＳ６をソースフォロアとしてMRヘッド１を数４の関
係を保つように負帰還がかかりＭＲヘッドがバイアスさ
れる。
が抵抗９に発生させたVoutとリファレンス電流Irefから
抵抗８により発生させた数３で表されるリファレンス電
圧Ｖrefを入力として、その差を増幅し出力をＮＭＯＳ
５とPMOS６のゲートに入力することで、ＮＭＯＳ５、Ｐ
ＭＯＳ６をソースフォロアとしてMRヘッド１を数４の関
係を保つように負帰還がかかりＭＲヘッドがバイアスさ
れる。
【００１２】
【数３】
【００１３】
【数４】
【００１４】数４のＶthn、VthpはＮＭＯＳ５、ＰＭＯ
Ｓ６の閾値である。数１から数４を差動増幅器３の利得
A0が十分大きいとして整理すると数５となる。
Ｓ６の閾値である。数１から数４を差動増幅器３の利得
A0が十分大きいとして整理すると数５となる。
【００１５】
【数５】
【００１６】数５で左辺はＭＲヘッドの電力Ｐmrを表し
ているので、数６となり、
ているので、数６となり、
【００１７】
【数６】
【００１８】ＭＲヘッドでの電力が一定になるようにバ
イアスされる。また、Irefを制御することで所望の電力
値に制御が可能である。
イアスされる。また、Irefを制御することで所望の電力
値に制御が可能である。
【００１９】乗算回路２の一例を図２に示す。
【００２０】乗算回路２は、バイポーラトランジスタ１
０，１１，１４，１５と抵抗３７，３８からなる抵抗電
圧電流変換回路４０−ａ，４０−ｂとバイポーラトラン
ジスタ１２，１３，１６〜１９からなる乗算コア回路３
９とＭＯＳトランジスタ２１〜２４，３２，３３からな
る出力部から構成されている。この乗算回路の入力
ＶX、ＶYと出力Ｉoutの関係は数７となる。（文献：培
風館社出版「超ＬＳＩのためのアナログ集積回路設計技
術(下)」参照）
０，１１，１４，１５と抵抗３７，３８からなる抵抗電
圧電流変換回路４０−ａ，４０−ｂとバイポーラトラン
ジスタ１２，１３，１６〜１９からなる乗算コア回路３
９とＭＯＳトランジスタ２１〜２４，３２，３３からな
る出力部から構成されている。この乗算回路の入力
ＶX、ＶYと出力Ｉoutの関係は数７となる。（文献：培
風館社出版「超ＬＳＩのためのアナログ集積回路設計技
術(下)」参照）
【００２１】
【数７】
【００２２】数７より、乗算回路の係数A1は数８とな
る。
る。
【００２３】
【数８】
【００２４】また、数６は数９となる。
【００２５】
【数９】
【００２６】この数９より、磁気ヘッドでの消費電力を
所望の値に制御できることがわかる。また、抵抗比で比
例係数が構成されているので、回路設計も容易である。
所望の値に制御できることがわかる。また、抵抗比で比
例係数が構成されているので、回路設計も容易である。
【００２７】図３は、本発明における第２の実施例を示
した図である。
した図である。
【００２８】この第２の実施例は、本発明の回路におい
て、電力の設定範囲を広範囲にすると設定電力切替時に
過渡応答の安定性が悪くなる場合があり、このような場
合においての解決策の一例である。
て、電力の設定範囲を広範囲にすると設定電力切替時に
過渡応答の安定性が悪くなる場合があり、このような場
合においての解決策の一例である。
【００２９】この構成は、第１の実施例図１の抵抗８，
９の代わりに変換係数可変電流電圧変換回路40-a,40-b
を用いる。前記変換係数可変電流電圧変換回路の一例を
図４に示す。制御部はスイッチ43-1〜43-nのうち一つの
スイッチを選択してON/OFFを切り替える制御行う。これ
によりこの回路の変換係数Ｋは数１０で表される変換係
数が可変なものとなり、ＩkiとＶkoの関係式は数１１と
なる。
９の代わりに変換係数可変電流電圧変換回路40-a,40-b
を用いる。前記変換係数可変電流電圧変換回路の一例を
図４に示す。制御部はスイッチ43-1〜43-nのうち一つの
スイッチを選択してON/OFFを切り替える制御行う。これ
によりこの回路の変換係数Ｋは数１０で表される変換係
数が可変なものとなり、ＩkiとＶkoの関係式は数１１と
なる。
【００３０】
【数１０】
【００３１】
【数１１】
【００３２】変換係数可変電流電圧変換回路40-a,40-b
でＲkが各Ｒref，Ｒ0となるようにし、常に同じm/nをと
るように制御すると第２の実施例のヘッド消費電力Ｐmr
と基準信号Ｉrefとの関係式は数１２となる。
でＲkが各Ｒref，Ｒ0となるようにし、常に同じm/nをと
るように制御すると第２の実施例のヘッド消費電力Ｐmr
と基準信号Ｉrefとの関係式は数１２となる。
【００３３】
【数１２】
【００３４】またループゲインAloopは、ほぼ乗算回路
２の係数と変換係数可変電流電圧回路40-bの変換係数と
差動増幅器３の利得の積で決まりその値は数１３とな
る。
２の係数と変換係数可変電流電圧回路40-bの変換係数と
差動増幅器３の利得の積で決まりその値は数１３とな
る。
【００３５】
【数１３】
【００３６】数９と数１２より電力の比例係数は同じで
あることがわかり、数１３よりループゲインAloopは電
力の比例係数と無関係に可変できる。
あることがわかり、数１３よりループゲインAloopは電
力の比例係数と無関係に可変できる。
【００３７】以上の記述では、磁気ヘッドとしてMRヘッ
ドとしたが、GMRヘッドやTMRヘッド等にも適用できるこ
とは明白である。
ドとしたが、GMRヘッドやTMRヘッド等にも適用できるこ
とは明白である。
【００３８】
【発明の効果】本発明は、ＭＲヘッドを電力バイアスす
る構成法を提供し、数６または数９からわかるように、
磁気ヘッドの抵抗ばらつきによらず、容易に磁気ヘッド
電力を一定に制御できる。これにより磁気ヘッドは課題
電力により破損することなく最適条件で動作する。
る構成法を提供し、数６または数９からわかるように、
磁気ヘッドの抵抗ばらつきによらず、容易に磁気ヘッド
電力を一定に制御できる。これにより磁気ヘッドは課題
電力により破損することなく最適条件で動作する。
【図１】本発明の実施例における電力バイアス回路の構
成例を示す図である。
成例を示す図である。
【図２】乗算回路の一例を示す図である。
【図３】本発明における第２の実施例の回路を示す図で
ある。
ある。
【図４】第２の実施例における変換係数可変電流電圧変
換回路を示す図である。
換回路を示す図である。
１ ＭＲヘッド ２ 乗算回路 ３ 差動増幅器 ４，８，９，３７，３８，４４−１〜４４−ｎ 抵抗 ５，２５〜３３ ＮＭＯＳトランジスタ ６，２０〜２４ ＰＭＯＳトランジスタ １０〜１９ バイポーラトランジスタ ３４〜３６ 電流源 ３９ 乗算コア回路 ４０−ａ，４０−ｂ 電流電圧変換回路 ４１−ａ，４１−ｂ 変換係数可変電流電圧変換回路 ４２ 制御部 ４３−１〜４３−ｎ スイッチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 敏彦 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5D034 BA02 BB14 5D091 AA10 DD07 HH20
Claims (2)
- 【請求項１】磁気ヘッドと、前記磁気ヘッド両端の電圧
検出手段と、前記磁気ヘッドと直列に接続した電流検出
手段と、前記電圧検出手段の出力と前記電流検出手段の
出力との積をとるための乗算手段と、前記乗算手段の出
力と所望の設定電力に相当する基準値との差を増幅する
手段と、前記増幅手段出力より前記磁気ヘッドの電流ま
たは電圧を制御する手段を少なくとも１セット有するこ
とを特徴とするハードディスク用磁気ヘッド制御回路。 - 【請求項２】請求項１記載の磁気ヘッド制御回路におい
て、設定電力の切替に応じてループゲインを切り替える
手段を有することを特徴とするハードディスク用磁気ヘ
ッド制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000274988A JP2002083401A (ja) | 2000-09-06 | 2000-09-06 | ハードディスク用磁気ヘッド制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000274988A JP2002083401A (ja) | 2000-09-06 | 2000-09-06 | ハードディスク用磁気ヘッド制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002083401A true JP2002083401A (ja) | 2002-03-22 |
Family
ID=18760677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000274988A Pending JP2002083401A (ja) | 2000-09-06 | 2000-09-06 | ハードディスク用磁気ヘッド制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002083401A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009527185A (ja) * | 2006-02-16 | 2009-07-23 | アギア システムズ インコーポレーテッド | 近接信号線におけるクロスカップリングの低減のためのシステムおよび方法 |
-
2000
- 2000-09-06 JP JP2000274988A patent/JP2002083401A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009527185A (ja) * | 2006-02-16 | 2009-07-23 | アギア システムズ インコーポレーテッド | 近接信号線におけるクロスカップリングの低減のためのシステムおよび方法 |
| JP4901882B2 (ja) * | 2006-02-16 | 2012-03-21 | アギア システムズ インコーポレーテッド | 近接信号線におけるクロスカップリングの低減のためのシステムおよび方法 |
| US8233229B2 (en) | 2006-02-16 | 2012-07-31 | Agere Systems Inc. | Systems and methods for reduction of cross coupling in proximate signal lines |
| KR101207794B1 (ko) | 2006-02-16 | 2012-12-05 | 에이저 시스템즈 엘엘시 | 인접한 신호 라인들에서 크로스 커플링을 감소시키는 방법 및 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060012431A1 (en) | Class AB amplifier having adjustable quiescent current and output current | |
| JP2572528B2 (ja) | データ記憶装置 | |
| JP3337079B2 (ja) | 電源回路 | |
| US5351012A (en) | Low input resistance current-mode feedback operational amplifier input stage | |
| JPH06244646A (ja) | 増幅回路 | |
| WO1994028383A1 (en) | Integrated circuit thermal sensor | |
| JP3857255B2 (ja) | 磁気記録再生装置 | |
| EP0969594B1 (en) | A common-mode feedback circuit and method | |
| JPH10501672A (ja) | 増幅段 | |
| US5614850A (en) | Current sensing circuit and method | |
| JP2002083401A (ja) | ハードディスク用磁気ヘッド制御回路 | |
| JP3334707B2 (ja) | チャージポンプ回路 | |
| JP4331550B2 (ja) | 位相補償回路 | |
| JPH1166505A (ja) | 磁気抵抗性データ変換器用低ノイズ前置増幅器 | |
| JP2005143121A (ja) | 電圧／電流変換器並びに変換方法 | |
| US11855588B2 (en) | Differential driver | |
| US6208482B1 (en) | Signal amplifying circuit for an MR element | |
| JP3144361B2 (ja) | 差動増幅器 | |
| JP3435309B2 (ja) | バッファアンプ | |
| JP4961163B2 (ja) | 直流結合増幅回路 | |
| US6137361A (en) | Low power class A amplifier circuit | |
| Gross | New high speed amplifier designs, design techniques and layout problems | |
| JP4066411B2 (ja) | 光信号増幅回路 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JPH06350357A (ja) | 集積化増幅器 |