JP2002077297A - マルチプロセッサによる通信プロトコル処理装置 - Google Patents

Abstract

(57)【要約】 【課題】構成要素となるプロセッサの性能、バンド幅等
の要件を緩和することができ、全体としてより安価なコ
ストで通信プロトコル処理をプロセッサで行う通信プロ
トコル処理装置を提供する。 【解決手段】通信データストリーム上でリアルタイム性
が要求される処理を行う第１のプロセッサと、リアルタ
イム性が要求されない処理を行う第２のプロセッサとを
有し、前記第１のプロセッサは、使用するパラメータを
処理される通信データと対にして前記第２のプロセッサ
に転送し、前記第２のプロセッサでは、転送された通信
データとパラメータを参照して処理を行う用に構成され
たことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭ，ＳＤＨ等
の通信プロトコル処理をプロセッサで行う通信プロトコ
ル処理装置に関する。

【０００２】

【従来の技術】これまで高速な通信プロトコルを処理さ
せる為に、ＡＴＭ,ＳＤＨ等の通信プロトコルにおける
各処理をハードウェア構成（Hard Wired）で行ってい
るのが一般的技術である。

【０００３】その為、ＩＴＵ−Ｔ等の標準勧告仕様や小
規模の仕様変更・追加の度に再度ハードウェア設計を行
う必要があり問題となっていた。また、この問題を回避
する為に高速な通信プロトコル処理をプロセッサで処理
させようとすると、高性能なプロセッサやプロセッサに
膨大な帯域（バンド）幅が要求される。

【０００４】特に、ＡＴＭセル処理の様な多数のコネク
ションの処理を行い膨大なデータ量を高速に扱う場合に
あっては、プロセッサ処理させる上で、プロセッサに求
められる処理能力、必要バンド幅等からその実現性を難
しくしていた。

【０００５】図１は、かかる従来の問題を、ＡＴＭセル
処理を例にあげて説明する図である。６００Ｍbpsのメ
モリ等の記憶機能４を通してのＡＴＭセルスループット
に対してＩＴＵ−Ｔ標準勧告のＡＴＭレイヤの全機能
（セル識別、ＵＰＣ，ＮＤＣ，ＯＡＭ、課金、ヘッダ変
換 等）を命令メモリ３に格納される命令に基づき、プ
ロセッサ１で実行しようとする場合、扱うデータ量から
プロセッサ1に１セル処理あたりデータＲＡＭ等に記憶
されるパラメータ２との間でのデータ転送に１０Ｇbps
以上といった膨大なバンド幅が要求される。

【０００６】また、１セル時間（６８０ｎｓ）内に処理
を行わなければならないという高性能なプロセッサが要
求される等、かかる要求に対応できるプロセッサの実現
が困難となっていた。

【０００７】

【発明が解決しようとする課題】したがって、本発明の
目的は、構成要素となるプロセッサの性能、バンド幅等
の要件を緩和することができ、全体としてより安価なコ
ストで通信プロトコル処理をプロセッサで行う通信プロ
トコル処理装置を提供することにある。

【０００８】

【課題を解決するための手段】上記の課題を達成する本
発明に従うマルチプロセッサによる通信プロトコル処理
装置は、通信データストリーム上でリアルタイム性が要
求される処理を行う第１のプロセッサと、リアルタイム
性が要求されない処理を行う第２のプロセッサとを有
し、前記第１のプロセッサは、使用するパラメータを処
理される通信データと対にして前記第２のプロセッサに
転送し、前記第２のプロセッサでは、転送された通信デ
ータとパラメータを参照して処理を行う用に構成された
ことを特徴とする。

【０００９】さらに、上記の課題を達成する本発明に従
うマルチプロセッサによる通信プロトコル処理装置の好
ましい一態様として、前記第１及び第２のプロセッサの
間に通信データとパラメータの対を格納する処理待ちキ
ューを備えたことを特徴とする。

【００１０】また、上記の課題を達成する本発明に従う
マルチプロセッサによる通信プロトコル処理装置の好ま
しい一態様として、前記第１のプロセッサは、前記第２
のプロセッサに処理を要求する処理要求信号を発生する
ように構成され、前記第１のプロセッサが前記処理要求
信号を発生する前に、先に前記通信データ及びパラメー
タを無条件に前記処理待ちキューへ転送し、前記第１の
プロセッサからの処理要求信号の有無によって前記処理
待ちキューに転送済みのデータの有効／無効を、該処理
待ちキューが自立的に表示可能としたことを特徴とす
る。

【００１１】さらにまた、上記の課題を達成する本発明
に従うマルチプロセッサによる通信プロトコル処理装置
の好ましい一態様として、前記第１のプロセッサを複数
個設け、それらを直列に並べてパイプライン処理させ、
且つ、前記複数の第１のプロセッサの各々が前記第２の
プロセッサへ処理を要求可能であることを特徴とする。

【００１２】さらに、上記の課題を達成する本発明に従
うマルチプロセッサによる通信プロトコル処理装置の好
ましい一態様として、更に前記第１及び第２のプロセッ
サの間に前記第２のプロセッサの処理結果を格納するキ
ューと、ストリーム上の通信データを前記第２のプロセ
ッサの処理結果に書き換える手段である選択回路とを備
え、前記第１のプロセッサが前記キューに読み取りアク
セスを行い、該キューにデータが蓄積されていれば前記
選択回路の選択経路を前記キュー側に切り替えることを
特徴とする。

【００１３】本発明の特徴は、更に以下に図面に従い説
明される発明の実施の形態から明らかになる。

【００１４】

【発明の実施の形態】以下に図面に従い本発明の実施の
形態を説明する。なお、図に示す実施の形態は、本発明
の理解のためのものであり、本発明の適用がこれらに限
定されるものではない。

【００１５】図２は、本発明の一実施の形態の構成ブロ
ック図である。図３，図４は、それぞれ図２の構成に対
応する動作シーケンスフロー及び、動作タイムチャート
である。

【００１６】プロセッサ処理させる為の要件を緩和させ
る為に、本発明は、処理をリアルタイム性が必要とする
プロセッサと、処理をリアルタイム性が必要としないプ
ロセッサに分割している。

【００１７】図２において、リアルタイム性が要求され
る順方向の処理を行うプロセッサ１０―１及び逆方向の
処理を行うプロセッサ１０−２（以下、これらを総称し
てリアルタイム処理用プロセッサ１０と称す）と、リア
ルタイム性が要求されない処理を行うプロセッサ１１
（以下、非リアルタイム処理用プロセッサ１１と称す）
とを備える。

【００１８】図において、命令メモリ３−１，３−２及
び３−３は、それぞれプロセッサ１０とプロセッサ１１
に対する命令を格納するメモリである。

【００１９】リアルタイム処理用プロセッサ１０と非リ
アルタイム処理用プロセッサ１１とに分割した場合、双
方のプロセッサでアクセスされる、データＲＡＭ等に格
納されるパラメータ２が存在すると、各プロセッサ処理
時間の差によるパラメータ値の矛盾が生じるといった問
題が生じる。

【００２０】なお、ここで、パラメータとは、通信デー
タを除く処理に必要な記憶データ、例えば、状態遷移情
報、統計情報、各種設定情報等をいう。

【００２１】図５は、かかるパラメータの矛盾を説明す
る図である。

【００２２】通信データの受信イベントが、通信データ
１、２，３のように時間とともに発生する場合、非リア
ルタイム処理用プロセッサ１１は、通信データ１の処理
時にパラメータ（Ａ）の値をＸとして処理する必要があ
る。

【００２３】しかし、後に受信した通信データ３に対す
るリアルタイム用プロセッサ１０によるパラメータ
（Ａ）のＹへの更新が既に行われている。したがって、
非リアルタイム処理用プロセッサ１１が、パラメータ
（Ａ）の更新データＸを参照しに行った時は、Ｘは既に
更新されてＹとなっており、これを参照することになる
ので矛盾が生じる。

【００２４】ここで、図２において、かかる矛盾が生じ
るのを回避する為には、リアルタイム処理用プロセッサ
１０と非リアルタイム処理用プロセッサ１１の双方によ
りアクセスされるパラメータを扱う処理をリアルタイム
処理用プロセッサに纏めることが考えられる。しかし、
これではリアルタイム処理用プロセッサ１０の処理が増
え、負荷が大きくなるという問題がある。

【００２５】したがって、本発明では、非リアルタイム
処理用プロセッサ１１への処理要求をリアルタイム処理
用プロセッサ１０が生成、出力し、処理すべき通信デー
タと、双方のプロセッサ１０，１１で使用されるパラメ
ータとを対にして非リアルタイム処理用プロセッサ１１
に渡すようにする。

【００２６】非リアルタイム処理用プロセッサ１１は、
渡された通信データとパラメータを参照に用いて処理を
行っており、当該パラメータについてはパラメータ２が
格納されているデータＲＡＭ等のメモリにはアクセスを
行わないので双方のプロセッサ１０，１１でアクセスさ
れるパラメータの矛盾を回避できる。

【００２７】プロセッサ１１に分散させることができる
ので、プロセッサに要求されるバンド幅や性能を軽減で
きる。

【００２８】かかる様子を図３及び図４を用いて説明す
る。図３は、純方向通信データの処理を行うリアルタイ
ム処理用プロセッサ１０―１と、非リアルタイム処理用
プロセッサ１１との間の動作シーケンスを示す。

【００２９】リアルタイム処理用プロセッサ１０―１
は、通信データ１、２，３・・・の発生の都度、命令メ
モリ３−１のからの命令に対応してパラメータ２をアク
セスし、演算処理を行う（処理工程Ｐ１，２，３、４，
５）。

【００３０】そして、キュー書込データが発生すると
（図３では、通信データ２の処理工程Ｐ２の際）パラメ
ータ及び通信データ等を処理待ちキュー１４−１に書き
込む（処理工程Ｐ６）。図４において、リアルタイム処
理用プロセッサ１０―１が通信データ２を処理した後、
処理待ちキュー１４−１の状態が”１”に変化してい
る。

【００３１】一方、非リアルタイム処理用プロセッサ１
１では、処理待ちキュー１４−１に定期的にポーリング
を行っている（処理工程Ｐ７）。このポーリングの過程
で処理待ちキュー１４−１に要求データがあると、当該
キューの内容を読み込み（処理工程Ｐ８）、演算処理を
行う（処理工程Ｐ９）。

【００３２】この演算処理が終了するとポーリングを再
開する（処理工程Ｐ１０）。この時、処理待ちキュー１
４−１の状態は”０”に変化する。

【００３３】図６は、本発明の図２の構成を実施例とし
てＡＴＭセル処理における性能監視処理（ＩＴＵ−Ｔ勧
告 Ｉ．６１０）に適用した場合を説明する図である。
図７はは、図６の動作タイムチャートである。図６にお
いて、説明の簡単化にためにＡＴＭセルの受信側のみの
構成を示しているまた、命令メモリは図示省略してい
る。

【００３４】ＡＴＭセル処理における性能監視処理の意
味は、図８に示す如くである。図８Ａ、図８Ｂは１つの
コネクションについてのセル流を示す。図８Ａは、ＡＴ
Ｍセル送信側からのセル流である。最小１２８個を有す
るＮ個のユーザセルが継続し、Ｎ個のユーザセルの後
に、ユーザセルの数と、計算されたパリティ（ＢＩＰ：
Bit Interleaved Parity）をＦＰＭ（Forward Performa
nce Monitoring）セルのペイロードに付加して送信す
る。

【００３５】図８Ｂは、ＡＴＭセル受信側で受信される
ＡＴＭセル流である。受信したユーザセル数をカウント
し、且つパリティを求める。さらに、次に続くＦＰＭ
（Forward Performance Monitoring）セルのペイロード
に送信側で付加されたユーザセル数と、パリティと比較
する。これにより、受信した際のセルの廃棄数、セル誤
配数及び、誤りビット数が判定される。

【００３６】図８Ｃは、複数コネクションに着目した時
のＡＴＭセル流である。フレーム毎に構成するセルにコ
ネクションＩＤが付されている。コネクション毎に受信
ユーザセル数をカウントし、対応するコネクションＩＤ
のユーザセルのペイロード領域に対してＢＩＰ−１６演
算処理を行う（以降、中間計測処理と称す）。

【００３７】ついで、受信ＦＰＭセル間に流れたユーザ
セルの中間計測処理結果に基づいて、セル廃棄数、セル
誤配数、誤りビット数の統計をとる（以降、統計処理と
称す）ことによって性能監視機能を実現できる。

【００３８】なお、ＦＰＭセルの送信間隔は、ＩＴＵ−
Ｔ 勧告Ｉ.６１０で規定されており最小で１２８セル毎
に１セルの送信である（図８Ｃ）。

【００３９】図６に戻り、上記の中間計測処理をリアル
タイム処理用プロセッサ１０−１に、統計処理を非リア
ルタイム処理用プロセッサ１１に割り当てる。この場
合、リアルタイム処理用プロセッサ１０−１に必要なパ
ラメータ２は、受信ユーザセルカウント数、ＢＩＰ
−１６計算値である。非リアルタイム処理用プロセッサ
１１に必要なパラメータ２は、受信ユーザセルカウン
ト数、ＢＩＰ−１６計算値に加え、セル廃棄数、
セル誤配数、誤りビット数である。

【００４０】ここにあげたパラメータは参照と更新の両
方が行われるパラメータであり、これら以外にも参照の
み行われるパラメータが存在するが、それについては本
発明と直接関係しないので説明を割愛する。

【００４１】上記の受信ユーザセルカウント数、Ｂ
ＩＰ−１６計算値については、リアルタイム処理用プロ
セッサ１０−１と非リアルタイム処理用プロセッサ１１
の双方で必要なパラメータである。

【００４２】ユーザセル（図７ａ）受信時に、リアルタ
イム処理用プロセッサ１０−１は、中間計測処理（図７
ｂ）として、受信ユーザセルカウント数及びＢＩＰ
−１６計算値のパラメータを更新する（図７ｃ，ｄ）。

【００４３】さらに、ＦＰＭセル受信時に受信ユーザ
セルカウント数及びＢＩＰ−１６計算値のパラメータ
を受信ＦＰＭセルと一緒に非リアルタイム処理用プロセ
ッサ１１（または処理待ちキュー１４−１）に転送し
（図７ｅ）、これらのパラメータをリセットする（図７
ｃ，ｄ）。

【００４４】非リアルタイム処理用プロセッサ１１は、
転送された受信ユーザセルカウント数及びＢＩＰ−
１６計算値のパラメータを統計処理し、ＦＰＭ受信セル
を使用してセル廃棄数、セル誤配数、ビット誤り
数を計算する（図７ｆ）。

【００４５】ついで、これら計算されたセル廃棄数、
セル誤配数、ビットのパラメータを更新する（図７
ｇ，ｈ，ｉ）。

【００４６】以上によって、ＡＴＭセル処理における性
能監視処理（ＩＴＵ−Ｔ勧告 Ｉ．６１０）をリアルタ
イム処理用プロセッサ１０−１と非リアルタイム処理用
プロセッサ１１とに処理分散させることができる。

【００４７】これにより効果として、 ・ＡＴＭセル流のスループットを１セル時間＝Ｔ、 ・中間計測処理のプログラム処理実行ステップ数をＡ、 ・統計処理のプログラム処理実行ステップ数をＢ、 ・受信ユーザセルカウント数、ＢＩＰ−１６計算値
のパラメータは各１６ビット、 ・セル廃棄数、セル誤配数、ビットのパラメータ
は各３２ビットであるとした場合、 図１に示す従来例の構成により、ＡＴＭセル処理におけ
る性能監視処理に適用した場合、図９に示すように、プ
ロセッサ１０−１に必要なバンド幅(bit/s)は、１２８
／Ｔ（ ＝ （１６×２＋３２×３）／Ｔ ）、プロセッ
サ１０−１に要求される性能(step/s)は、（Ａ＋Ｂ）／
Ｔ となる。

【００４８】一方、本発明に従う構成では、ＦＰＭセル
の受信間隔は１２８セルに１回なので、リアルタイム処
理用プロセッサ１０−１に必要なバンド幅は、３２／Ｔ
（＝ （１６×２／Ｔ） ）、非リアルタイム処理用プ
ロセッサ１１に必要なバンド幅は、０．７５／Ｔ （ ＝
（３２×３）／１２８Ｔ））、リアルタイム処理用プロ
セッサ１０−１に要求される性能は、Ａ／Ｔ、非リアル
タイム処理用プロセッサ１１に要求される性能は、Ｂ／
１２８Ｔとなる。

【００４９】結果としてプロセッサに求められる性能、
必要なバンド幅を軽減できる。なお、実際には扱うパラ
メータは上記例に挙げたものよりも多く（特に統計用パ
ラメータ）、本発明の効果が更に大きくなることが理解
できる。

【００５０】さらに、図８Ｃに示すような複数コネクシ
ョンに対して性能監視を行う場合、リアルタイム処理用
プロセッサ１０−１から転送される通信データとパラメ
ータを保持する非リアルタイム処理用プロセッサ１１へ
の処理待ちキュー１４−１を備える。

【００５１】これによって、ＦＰＭセルを連続受信し、
非リアルタイム処理用プロセッサ１１の処理が連続して
要求されても、キュー１４−１に貯めておくだけでよ
い。プロセッサの処理能力を高める必要は生じない。

【００５２】性能監視処理はコネクション毎に最小１２
８個のユーザセル送信毎にＦＰＭセルを送信するため
に、複数コネクションのＦＰＭセルを連続受信して、非
リアルタイム処理用プロセッサ１１の処理が連続して要
求されても次にＦＰＭセルを受信して非リアルタイム処
理用プロセッサ１１の処理が要求されるのは、最小でも
１２８セル後である（図８Ｃ参照）。

【００５３】したがって、処理待ちキュー１４−１を備
えて（段数は連続受信するＦＰＭセル数以上にしてお
く）おけば、１２８セル時間内にその統計処理を終了す
ればよいので、非リアルタイム処理用プロセッサ１１の
処理能力を高める必要はない。

【００５４】上記のように、本発明によれば、リアルタ
イム処理用と非リアルタイム処理用とのプロセッサ１
０，１１を設ける。そして、双方のプロセッサが使用す
るパラメータ（通信データ以外の処理に用いる記憶デー
タ）を、処理を行う通信データと対にして非リアルタイ
ム処理用プロセッサ１１に転送する。

【００５５】非リアルタイム処理用プロセッサ１１は転
送された通信データとパラメータを参照に用いて統計処
理を行っている為に、双方のプロセッサの処理時間によ
るパラメータの矛盾を生じることが無い。したがって、
処理をリアルタイム処理用プロセッサ１０と非リアルタ
イム処理用プロセッサ１１に分散でき、システムを構成
するプロセッサの性能、バンド幅等の要件を緩和するこ
ができる。

【００５６】本発明により全体としてより安価なコスト
で通信プロトコル処理をプロセッサで行う通信プロトコ
ル処理装置を構築できる。

【００５７】さらに、本発明によれば、リアルタイム処
理用プロセッサ１０は非リアルタイム処理用プロセッサ
１１へ処理を要求する時は、処理要求として必要データ
をキュー１４−１に書き込んでいるだけなので、処理要
求の発生頻度を考慮して非リアルタイム処理用プロセッ
サ１１はキュー１４−１溢れが発生しない程度まで処理
能力を小さくすることができる。また、通信データスト
リームを乱さずに連続受信した通信データの処理を行う
ことができる。

【００５８】図１０は、本発明に従う別の実施の形態例
を示す図であり、通信データとパラメータを処理待ちキ
ュー１４−１へ転送する部分のみを表している。図１０
の実施例では更にＤＭＡ制御回路２０を備え、メモリ４
−１及びリアルタイム処理用プロセッサ１０−１のキャ
ッシュ、レジスタ等のローカルメモリ１０−３のデータ
転送を制御する。

【００５９】図１１は、図１０の実施の形態の動作シー
ケンスを示す。さらに、図１２は、動作フローチャー
ト、図１３は動作タイムチャートを示す。

【００６０】この実施の形態では、リアルタイム処理用
プロセッサ１０−１が通信データを受けると、ＤＭＡ制
御回路２０を起動し、更にパラメータ２にアクセスし
て、通信データ及びパラメータを、非リアルタイム処理
用プロセッサ１１へ処理要求を出す前に、先に通信デー
タとパラメータを無条件に処理待ちキュー１４−１へ転
送しておく（図１１のI、II参照）。

【００６１】図１１の例では、通信データ１は非リアル
タイム処理用プロセッサ１１への処理要求がなく、通信
データ２では処理要求が発生した場合の例である。した
がって、通信データ２に対する演算処理により処理要求
が発生すると、処理待ちキュー１４−１に処理要求を知
らせる（図１１，III参照）。

【００６２】処理待ちキュー１４−１の管理はライトポ
インタとリードポインタによる管理を行っている。処理
要求が発生するとライトポインタをインクリメントし、
非リアルタイム処理用プロセッサ１１はそれらポインタ
をポーリングし、ライトポインタとリードポインタの不
一致により処理待ちキュー１４−１に有効データが格納
されたかを認識している。

【００６３】処理待ちキュー１４−１に有効データが格
納されたことを認識下場合、非非リアルタイム処理用プ
ロセッサ１１は、リードポインタをインクリメントし、
処理を開始する（図１１，IV参照）。

【００６４】図１２は、図１１の動作シーケンスに対応
する詳細な動作フローチャートである。リアルタイム処
理用プロセッサ１０−１はメモリ４−１を監視し、通信
データの受信の有無を判断する（処理工程Ｐ２０）。通
信データを受信すると（処理工程Ｐ２０：Ｙｅｓ）、Ｄ
ＭＡ制御回路２０を起動する（処理工程Ｐ２１）。

【００６５】ＤＭＡ制御回路２０は起動されると、リア
ルタイム処理用プロセッサ１０−１に対し、処理待ちキ
ュー１４−１に通信データ及びパラメータの転送するよ
うに制御する（処理工程Ｐ２２）。

【００６６】一方、リアルタイム処理用プロセッサ１０
−１は、通信データを受信すると（処理工程Ｐ２０：Ｙ
ｅｓ）、パラメータ２の転送を受け（処理工程Ｐ２
３）、演算処理を行う（処理工程Ｐ２４）。

【００６７】この処理の結果、処理要求があれば（処理
工程Ｐ２５，Ｙｅｓ）、処理待ちキュー１４−１のライ
トポインタをインクリメントする（処理工程Ｐ２６）。
一方、処理工程Ｐ２５で処理要求がなければ、処理待ち
キュー１４−１への通信データの転送を無効とし、ライ
トポインタのインクリメントは行わない（処理工程Ｐ２
７）。

【００６８】図１３は、図１０の実施例の効果を説明す
る図である。図１３Ａでは、通信データに対する演算処
理を行った後に、パラメータと通信データを処理待ちキ
ュー１４−１に書き込む構成である。

【００６９】これに対し、図１０の実施例に対応する図
１３Ｂの処理では、通信データの受信と同時にパラメー
タと通信データが、ＤＭＡ制御回路２０により、処理待
ちキュー１４−１に転送される。したがって、図１３Ａ
との比較において、通信データとパラメータの転送時間
（Ｔ）を削減することができ、削減できた時間分の通信
データスループットを向上できる。

【００７０】上記の様に、図１０の実施例ではリアルタ
イム処理用プロセッサ１０−１が非リアルタイム処理プ
ロセッサ１１へ処理要求を出す前に、先に非リアルタイ
ム処理用プロセッサ１１に必要なデータをキュー１４−
１に転送している。この為に、扱う通信データ量が膨大
でも処理要求発生からデータ転送完了までの時間を短縮
できる。この短縮できた時間分の通信データのスループ
ットを向上、またはプロセッサの性能を小さくできる。

【００７１】ここで、上記図１０の実施例では、通信デ
ータの受信をイベントとしてプロセッサを介さないで受
信した通信データを直接ＤＭＡ転送で処理待ちキュー１
４−１へ転送する。このためにプロセッサ１０−１と通
信データ記憶メモリ４−１間のバスとは別のデータバス
を設けてデータ転送を行い、プロセッサ１０−１の負荷
を軽減することができる。

【００７２】通信データとして例えばＡＴＭセルを想定
した場合、５３バイトの膨大なデータ転送となりプロセ
ッサ１０−１の負荷が重くなりそうであるが、本発明で
はプロセッサ１０−１の処理とＡＴＭセルの転送は独立
しているためプロセッサ１０−１の負荷を軽減できる。

【００７３】図１４は、更に別の実施例構成を示す図で
ある。この実施例では、リアルタイム性が要求される処
理が非常に多い場合、または１個のリアルタイム処理用
プロセッサ１０−１で処理しきれない場合、複数個のリ
アルタイム処理用プロセッサ１００−１〜１００−３を
直列に並べてパイプライン処理させる構成をとる。

【００７４】この場合、複数のリアルタイム処理用プロ
セッサ１００−１〜１００−３による処理待ちキューへ
の書き込みの競合が生じたり、書き込みデータの冗長
（特に同一通信データに対する処理要求時）が生じる問
題が想定される。

【００７５】これに対応するべく、本発明では処理要求
を後段のプロセッサへフォワーディング（処理要求１１
０−１〜１１０−３、処理要求１１０−４〜１１０−
５）して、最後にマージ回路２１によりまとめて一つに
して処理要求を生成している。

【００７６】したがって、複数のリアルタイム処理用プ
ロセッサ１００−１〜１００−３による処理待ちキュー
への書き込みの競合が発生しない。同時に、書き込みデ
ータの冗長も生じない。

【００７７】また、処理要求を後段のプロセッサへフォ
ワーディングして最後にまとめて一つにして処理要求を
生成する前に、先に通信データ（場合によってはパラメ
ータも）を処理待ちキュー１４−１に転送しておけば、
図１０の実施例と同様に通信データの転送時間を削減す
ることができ、削減できた時間分の通信データスループ
ットを向上できる。

【００７８】ここで、図１４において、複数のリアルタ
イム処理用プロセッサ１００−１〜１００―３が処理要
求をフォワーディングして処理待ちキュー１４−１へ渡
すために、全てのリアルタイム処理用プロセッサ１００
−１〜１００―３に対して、フォワーディング用の記憶
機能１１０−１〜１１０−６を同一容量で設ける必要は
ない。

【００７９】すなわち、各プロセッサが処理要求を積み
重ねていくことにより、前段のプロセッサにおけるフォ
ワーディング用の記憶機能の容量、フォワーディング信
号数を削減することができる。

【００８０】図１５は、かかる図１４の処理要求の過程
を説明する図である。図１５において、受信した通信デ
ータａに対して、リアルタイム処理要求プロセッサ１０
０−１は、処理要求１を生成する（図１５ｂ参照）。し
たがって、リアルタイム処理要求プロセッサ１００−１
からリアルタイム処理要求プロセッサ１００−２にフォ
ワーディングされる処理要求は、図１５ｃに示すようで
ある。

【００８１】これに対し、リアルタイム処理要求プロセ
ッサ１００−２は、処理要求２を生成する（図１５ｄ参
照）。したがって、リアルタイム処理要求プロセッサ１
００−２からリアルタイム処理要求プロセッサ１００−
３にフォワーディングされる処理要求は、リアルタイム
処理要求プロセッサ１００−１からフォワーディングさ
れた処理要求と合わせて図１５ｅに示すようである。

【００８２】さらに、リアルタイム処理要求プロセッサ
１００−３は、処理要求３を生成する（図１５ｆ参
照）。したがって、リアルタイム処理要求プロセッサ１
００−３からマージ回路２１に送られる処理要求は、リ
アルタイム処理要求プロセッサ１００−２からフォワー
ディングされた処理要求と合わせて図１５ｇに示すよう
である。

【００８３】このように、各プロセッサが処理要求を積
み重ねていくことにより、前段のプロセッサにおけるフ
ォワーディング用の記憶機能の容量、フォワーディング
信号数を削減している。

【００８４】図１６は、図１４におけるリアルタイム処
理用プロセッサ１００−１〜１００−３の処理要求をフ
ォワーディングしていく機能の具体例であり、処理待ち
キュー１４−１への書き込みデータの生成、及び処理要
求の生成部分のみを表した構成図である。

【００８５】リアルタイム処理用プロセッサ１００−１
〜１００−３の各々は処理要求フラグＦとパラメータＤ
Ｐ等の処理に必要なデータを、通信データの次受信イベ
ントによってフォワーディングして行く。

【００８６】最終段において各々の処理要求フラグＦの
論理和をとることによって処理要求を生成する。また、
キュー１４−１への書き込みデータ（通信データ以外）
は各々のデータをマージしたものとする。したがって、
キュー１４−１への転送はハード管理で行うことでき、
非リアルタイム処理用プロセッサ１１への処理要求や必
要データを生成する必要がなくなるので、リアルタイム
処理用プロセッサ１００―１〜１００−３の負荷を軽減
することができる。

【００８７】上記図１４の実施例においては、複数のリ
アルタイム処理用プロセッサ１００―１〜１００−３に
よる非リアルタイム処理用プロセッサ１１への処理要求
を一括して纏めている。これにより、複数のリアルタイ
ム処理用プロセッサ１００―１〜１００−３による処理
待ちキュー１４−１へのデータ転送や処理要求の競合を
回避することができ、また、キュー１４−１に格納する
データの冗長をなくすことができる。

【００８８】また、上記図１４の実施例では、複数のリ
アルタイム処理用プロセッサ１００―１〜１００−３に
よる非リアルタイム処理用プロセッサ１１への処理要求
を一括して纏めて出力する前に、先に非リアルタイム処
理用プロセッサ１１に必要なデータをキュー１４−１に
転送している。これにより、扱う通信データ量が膨大で
も処理要求発生からデータ転送完了までの時間を短縮で
き、短縮できた時間分の通信データのスループットを向
上、またはプロセッサの性能を小さくできる。

【００８９】さらに、上記図１４の実施例では、複数の
リアルタイム処理用プロセッサ１００―１〜１００−３
による非リアルタイム処理用プロセッサ１１への処理要
求を一括して纏めるために、フォワーディングすべき必
要なデータを、各プロセッサが積み重ねていく構成であ
って、フォワーディングのコスト（記憶機能の容量、フ
ォワーディング容量）を削減できる。

【００９０】また、図１４において、シフトレジスタで
シフト動作により、通信データの受信をイベントとして
ハードウェア自立で処理要求をフォワーディングするこ
とが可能である。かかる場合、プロセッサ自身が処理要
求をフォワーディングする動作をすることが必要ないの
で、プロセッサの負荷を軽減できる。

【００９１】図１７は、図２の構成において実現される
本発明の他の実施例動作シーケンスを示す図であり、図
１８は、図１７の動作タイムチャートである。すなわ
ち、非リアルタイム処理用プロセッサ１１の処理結果を
リアルタイム処理用プロセッサ１０が利用する場合の動
作シーケンス及び動作タイムチャートである。

【００９２】このために、図２において、通信データを
格納しているメモリ等の記憶機能４−１、４−２と当該
キュー１５―１，１５−２とを選択する選択回路１７−
１、１７−２を備えている。

【００９３】図１７，図１８において、先に説明した実
施例と同様に順方向のデータ通信について説明する。非
リアルタイム処理用プロセッサ１１の処理結果を格納す
るキュー１５−１及び、非リアルタイム処理用プロセッ
サ１１は、処理結果をキューに書き込む（図１７，
I）。したがって、図１８において、キュー１５−１の
状態が”０”から”１”に変化する（図１８，ｂ）。

【００９４】一方、図１７において、リアルタイム処理
用プロセッサ１０−１は、通信データ１〜３を順に処理
する過程において、非リアルタイム処理用プロセッサ１
１の処理結果を得るために、プログラム処理によってキ
ュー１５−１を読み取りアクセスする。

【００９５】ストリーム上の通信データを非リアルタイ
ム処理用プロセッサ１１の処理結果に書き換える場合
に、当該キュー１５−１を読み出し、データがキュー１
５−１に蓄積されていれば、選択回路１７−１の選択先
をキュー１５−１側に切り替える。これによって非リア
ルタイム処理用プロセッサ１１の処理結果を通信データ
ストリーム上に反映させることができる（図１７，II、
図１８，ｄ）。

【００９６】ここで、キュー１５−１の管理方法として
は、図１１の動作シーケンスと同様に、ライトポインタ
とリードポインタによる管理方法で実現できる。

【００９７】非リアルタイム処理用プロセッサ１１の処
理結果を通信データストリーム上に反映させる例とし
て、ＡＴＭセル通信システムにおけるＯＡＭセル挿入処
理がある。ＡＴＭセルストリーム上に空きセルが存在し
た場合に、該当セルスロットにＯＡＭセルを挿入すると
いう処理である。

【００９８】非リアルタイム処理用プロセッサ１１で生
成したＯＡＭセルをキュー１５−１に書き込んでおき、
リアルタイム処理プロセッサ１０−１は空きセルを検出
時に当該キュー１５−１をリードし、データがあれば選
択回路１７−１の選択先をキュー１５−１側に切り替え
る。これにより、該当セルスロットの通信データをキュ
ー１５−１からリードした情報に書き換えを行う。

【００９９】図１９は、図１７の実施例動作シーケンス
を実現する好ましい構成例である。非リアルタイム処理
用プロセッサ１１の処理結果を格納するキュー１５−１
にデータが蓄積されているか否かを示すレジスタ２２
と、当該キュー１５−１を読み出す制御回路（読み出し
制御回路）２３を設けている。

【０１００】非リアルタイム処理用プロセッサ１１は当
該レジスタ２２をリードすることによってキュー１５−
１にデータが蓄積されていることを認識する。データ蓄
積時は読み出し制御回路２３を起動させることによって
プロセッサ１０−１を介さずにハードウェア自立でキュ
ー１５−１のデータを読み出すよう構成されている。

【０１０１】かかる図１７〜図１９の実施例では、非リ
アルタイム処理用プロセッサ１１の処理結果を格納する
キュー１５−１にデータが蓄積されている場合に出力通
信データを選択する回路１７−１の選択先をキュー１５
−１側に切り替えている。したがって、非リアルタイム
処理用プロセッサ１１の処理結果を高速に流れている通
信データ上に反映することが出きる。

【０１０２】また、図１７〜図１９の実施例では、非リ
アルタイム処理用プロセッサ１１の処理結果を格納する
キュー１５−１にデータが蓄積されているか否かを、レ
ジスタ値によってリアルタイム処理用プロセッサ１０−
１が認識し、キュー１５−１の読み出しは当該プロセッ
サではなく、キュー１５−１を読み出す制御回路２３に
よって行われるため、１０−１プロセッサの負荷を軽減
することができる。以上の様に、従来Hard Wiredで実現
していたATMセル処理に対して、本発明を適用すること
によってプロセッサで処理させた場合のプロセッサへの
要件が緩和でき、プロセッサ処理が実現できる。

【０１０３】（付記１）通信データストリーム上でリア
ルタイム性が要求される処理を行う第１のプロセッサ
と、リアルタイム性が要求されない処理を行う第２のプ
ロセッサとを有し、前記第１のプロセッサは、使用する
パラメータを処理される通信データと対にして前記第２
のプロセッサに転送し、前記第２のプロセッサでは、転
送された通信データとパラメータを参照して処理を行う
用に構成されたことを特徴とすることによって、処理を
ＲＴ−ＰとＮＲＴ−Ｐとに分散させたことを特徴とする
マルチプロセッサによる通信プロトコル処理装置。

【０１０４】（付記２）付記１において、前記パラメー
タは、通信データを除く処理に必要な状態遷移情報、統
計情報、あるいは各種設定情報であることを特徴とする
マルチプロセッサによる通信プロトコル処理装置。

【０１０５】（付記３）付記１において、前記第１及び
第２のプロセッサの間に通信データとパラメータの対を
格納する処理待ちキューを備えたことを特徴とするマル
チプロセッサによる通信プロトコル処理装置。

【０１０６】（付記４）付記３において、前記第１のプ
ロセッサは、前記第２のプロセッサに処理を要求する処
理要求信号を発生するように構成され、前記第１のプロ
セッサが前記処理要求信号を発生する前に、先に前記通
信データ及びパラメータを無条件に前記処理待ちキュー
へ転送し、前記第１のプロセッサからの処理要求信号の
有無によって前記処理待ちキューに転送済みのデータの
有効／無効を、該処理待ちキューが自立的に表示可能と
したことを特徴とするマルチプロセッサによる通信プロ
トコル処理装置。

【０１０７】（付記５）付記１において、前記第１のプ
ロセッサを複数個設け、それらを直列に並べてパイプラ
イン処理させ、且つ、前記複数の第１のプロセッサの各
々が前記第２のプロセッサへ処理を要求可能であること
を特徴とするにとできることを特徴とするマルチプロセ
ッサによる通信プロトコル処理装置。

【０１０８】（付記６）付記５において、前記前記複数
の第１のプロセッサの各々が、前記第２のプロセッサへ
の処理要求を生成し、後段の第１のプロセッサへ処理要
求とパラメータをフォワーディングし、最終段で一括し
て処理待ちキューに転送するように構成されたことを特
徴とするマルチプロセッサによる通信プロトコル処理装
置。

【０１０９】（付記７）付記５において、前記前記複数
の第１のプロセッサの各々が、前記第２のプロセッサへ
の処理要求を生成し、更に通信データやパラメータを無
条件に前記処理待ちキューへ転送し、後に処理要求の有
無によって前記処理待ちキューに転送済みのデータの有
効無効を当該キューが自立的に判断可能とすることを特
徴とするマルチプロセッサによる通信プロトコル処理装
置。

【０１１０】（付記８）付記６または７において、前記
処理要求とパラメータは、複数の第１のプロセッサの各
々において積み重ねていく様に構成されたことを特徴と
するマルチプロセッサによる通信プロトコル処理装置。

【０１１１】（付記９）付記２〜８のいずれかにおい
て、前記通信データの前記処理待ちキューへの転送は、
通信データの受信をイベントとして前記第１のプロセッ
サを介さずに直接転送することを特徴とするマルチプロ
セッサによる通信プロトコル処理装置。

【０１１２】（付記１０）付記１〜９のいずれかにおい
て、更に前記第１及び第２のプロセッサの間に前記第２
のプロセッサの処理結果を格納するキューと、ストリー
ム上の通信データを前記第２のプロセッサの処理結果に
書き換える手段である選択回路とを備え、前記第１のプ
ロセッサが前記キューに読み取りアクセスを行い、該キ
ューにデータが蓄積されていれば前記選択回路の選択経
路を前記キュー側に切り替えることを特徴とするマルチ
プロセッサによる通信プロトコル処理装置。

【０１１３】（付記１１）付記１０において、更に前記
第２のプロセッサの処理結果を格納するキューにデータ
が蓄積されているか否かを示すレジスタと、前記キュー
に蓄積されたデータを読み出す読出制御回路を設け、前
記第１のプロセッサは前記キューにアクセスせず、前記
レジスタのセット状態を読み出すことによって前記キュ
ーのデータ蓄積を認識し、データ蓄積時は前記読出制御
回路を起動させて、前記第１のプロセッサを介さずに前
記キューのデータを読み出すことを特徴とするマルチプ
ロセッサによる通信プロトコル処理装置。

【０１１４】（付記１２）付記６〜８のいずれかにおい
て、処理要求とパラメータのフォワーディングのタイミ
ングを通信データの次受信をイベントとすることを特徴
とするマルチプロセッサによる通信プロトコル処理装
置。

【０１１５】

【発明の効果】以上図面に従い実施の形態を説明したよ
うに、本発明によれば、従来ハードウェア（Hard Wire
d）で行っていたＡＴＭ，ＳＤＨ等の通信プロトコルの
各処理をプロセッサで処理させることが実現でき、ＩＴ
Ｕ−Ｔ等の標準勧告仕様や小規模の仕様変更・追加の度
に再度ハードウェア設計（作り直し）を行う必要がなく
なり、プログラム変更で対応できる。且つ、搭載するプ
ロセッサへの要件（性能、バンド幅 等）を緩和でき、
装置単体コストも削減できる。

【図面の簡単な説明】

【図１】ＡＴＭセル処理をプロセッサで処理知る場合の
従来例を示す図である。

【図２】本発明の一実施の形態の構成ブロック図であ
る。

【図３】図２の構成に対応する動作シーケンスフローで
ある。

【図４】図２の構成に対応する動作タイムチャートであ
る。

【図５】パラメータの矛盾を説明する図である。

【図６】本発明の図２の構成を実施例としてＡＴＭセル
処理における性能監視処理（ＩＴＵ−Ｔ勧告 Ｉ．６１
０）に適用した場合を説明する図である。

【図７】図６の動作タイムチャートである。

【図８】ＡＴＭセル処理における性能監視処理の意味を
説明する図である。

【図９】ＡＴＭセル処理における性能監視処理の従来例
を示す図である。

【図１０】本発明に従う別の実施の形態例を示す図であ
る。

【図１１】図１０の実施の形態の動作シーケンスを示す
図である。

【図１２】図１０の動作フローチャートを示す図であ
る。

【図１３】図１０の動作タイムチャートを示す図であ
る。

【図１４】更に別の実施例構成を示す図である。

【図１５】図１４の処理要求の過程を説明する図であ
る。

【図１６】図１４におけるリアルタイム処理用プロセッ
サ１００−１〜１００−３の処理要求をフォワーディン
グしていく機能の具体例である。

【図１７】図２の構成において実現される本発明の他の
実施例動作シーケンスを示す図である。

【図１８】図１７の動作タイムチャートを示す図であ
る。

【図１９】図１７の実施例動作シーケンスを実現する好
ましい構成例である。

【符号の説明】

１０−１，１０−２ リアルタイム処理用プロセッサ ２ パラメータ １１ 非リアルタイム処理用プロセッサ ４−１，４−２ メモリ等の記憶機能 ３−１．３−２．３−３ 命令メモリ １４−１，１４−２，１５−１，１５−２ 処理待ちキ
ュー １７−１，１７−２ 選択回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｌ 13/08 Ｈ０４Ｌ 13/00 ３０５Ｚ // Ｈ０４Ｌ 12/28 11/20 Ｄ (72)発明者 大場 康弘 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5B045 BB28 BB34 BB42 BB47 GG11 GG17 5K030 GA04 HA10 JL10 KA01 KX11 LE10 5K034 AA10 AA20 FF01 HH54

Claims (5)

【特許請求の範囲】
1. 【請求項１】通信データストリーム上でリアルタイム性
   が要求される処理を行う第１のプロセッサと、 リアルタイム性が要求されない処理を行う第２のプロセ
   ッサとを有し、 前記第１のプロセッサは、使用するパラメータを処理さ
   れる通信データと対にして前記第２のプロセッサに転送
   し、前記第２のプロセッサでは、転送された通信データ
   とパラメータを参照して処理を行う用に構成されたこと
   を特徴とするマルチプロセッサによる通信プロトコル処
   理装置。
2. 【請求項２】請求項１において、 前記第１及び第２のプロセッサの間に通信データとパラ
   メータの対を格納する処理待ちキューを備えたことを特
   徴とするマルチプロセッサによる通信プロトコル処理装
   置。
3. 【請求項３】請求項２において、 前記第１のプロセッサは、前記第２のプロセッサに処理
   を要求する処理要求信号を発生するように構成され、 前記第１のプロセッサが前記処理要求信号を発生する前
   に、先に前記通信データ及びパラメータを無条件に前記
   処理待ちキューへ転送し、 前記第１のプロセッサからの処理要求信号の有無によっ
   て前記処理待ちキューに転送済みのデータの有効／無効
   を、該処理待ちキューが自立的に表示可能としたことを
   特徴とするマルチプロセッサによる通信プロトコル処理
   装置。
4. 【請求項４】請求項１において、 前記第１のプロセッサを複数個設け、それらを直列に並
   べてパイプライン処理させ、且つ、前記複数の第１のプ
   ロセッサの各々が前記第２のプロセッサへ処理を要求可
   能であることを特徴とするマルチプロセッサによる通信
   プロトコル処理装置。
5. 【請求項５】請求項１〜４のいずれかにおいて、更に前
   記第１及び第２のプロセッサの間に前記第２のプロセッ
   サの処理結果を格納するキューと、 ストリーム上の通信データを前記第２のプロセッサの処
   理結果に書き換える手段である選択回路とを備え、 前記第１のプロセッサが前記キューに読み取りアクセス
   を行い、該キューにデータが蓄積されていれば前記選択
   回路の選択経路を前記キュー側に切り替えることを特徴
   とするマルチプロセッサによる通信プロトコル処理装
   置。