JPH10222477A - コンピュータ・システム間でデータ構造を転送する方法 - Google Patents
コンピュータ・システム間でデータ構造を転送する方法Info
- Publication number
- JPH10222477A JPH10222477A JP10008524A JP852498A JPH10222477A JP H10222477 A JPH10222477 A JP H10222477A JP 10008524 A JP10008524 A JP 10008524A JP 852498 A JP852498 A JP 852498A JP H10222477 A JPH10222477 A JP H10222477A
- Authority
- JP
- Japan
- Prior art keywords
- data
- link
- frame
- computer system
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【課題】 コマンドを発信するシステムとそれを受信す
るシステムとの間でデータのリンク・フレームを通信す
るときの有効リンク転送速度を高速化する。 【解決手段】 リンクを通して転送されたデータを含
む、または含むべき、コマンド受信システムの記憶域に
分散した多数の記憶ブロックの読取りまたは書込みを自
動的に制御するTRANSFER STRUCTURE命令を実行する。
るシステムとの間でデータのリンク・フレームを通信す
るときの有効リンク転送速度を高速化する。 【解決手段】 リンクを通して転送されたデータを含
む、または含むべき、コマンド受信システムの記憶域に
分散した多数の記憶ブロックの読取りまたは書込みを自
動的に制御するTRANSFER STRUCTURE命令を実行する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には、指令
コンピュータ・システムがリンクを通して被指令コンピ
ュータ・システムにコマンドを送り、リンクを通して転
送されるデータ構造を指令コンピュータ・システムとの
間で読み書きする、２つのコンピュータ・システム間の
通信リンクでのデータ転送の高速化に関し、特に、本発
明は、転送されたデータ構造の読み書きを目的に、被指
令システムでブロックを扱う単一移動法を提示する。
コンピュータ・システムがリンクを通して被指令コンピ
ュータ・システムにコマンドを送り、リンクを通して転
送されるデータ構造を指令コンピュータ・システムとの
間で読み書きする、２つのコンピュータ・システム間の
通信リンクでのデータ転送の高速化に関し、特に、本発
明は、転送されたデータ構造の読み書きを目的に、被指
令システムでブロックを扱う単一移動法を提示する。
【０００２】
【従来の技術】最新のコンピュータ・システムは、デー
タ・ビットのブロックをコンピュータのランダム・アク
セス電子記憶域に格納する。ここでビットは、普通はバ
イトまたはベクトルと呼ばれるグループにまとめられ
る。多くのコンピュータでランダム・アクセス記憶域
を、２ビットの累乗の長さの固定長のブロックに分ける
ことは都合がよいとされる。記憶域の境界は実アドレス
に位置する。実アドレスは、通常は２の累乗の倍数であ
り、これによりリンク・ブロック長が定義される。ここ
で各ブロックは記憶域の境界から始まり、次に続く境界
で終わるとみなされる。例えばＩＢＭのＳ／３９０アー
キテクチャを使用したメインフレームでは、ブロックは
３２７６８ビット境界に位置する（例えば４０９６バイ
ト境界）。Ｉｎｔｅｌ社のコンピュータ・アーキテクチ
ャを用いたパーソナル・コンピュータの場合、ブロック
は２０４８ビット境界または４０９６ビット境界（２５
６バイト境界または５１２バイト境界等）に置くことが
できる。実際の記憶域境界は、２ビットの累乗の倍数で
あるビット位置に置く必要はないが、コンピュータ・ア
ーキテクチャでは一般に、２つの境界の累乗を使用する
ことが好まれる。コンピュータ記憶域の生産及び使用に
伴う経済的なコストが最小になるからである。
タ・ビットのブロックをコンピュータのランダム・アク
セス電子記憶域に格納する。ここでビットは、普通はバ
イトまたはベクトルと呼ばれるグループにまとめられ
る。多くのコンピュータでランダム・アクセス記憶域
を、２ビットの累乗の長さの固定長のブロックに分ける
ことは都合がよいとされる。記憶域の境界は実アドレス
に位置する。実アドレスは、通常は２の累乗の倍数であ
り、これによりリンク・ブロック長が定義される。ここ
で各ブロックは記憶域の境界から始まり、次に続く境界
で終わるとみなされる。例えばＩＢＭのＳ／３９０アー
キテクチャを使用したメインフレームでは、ブロックは
３２７６８ビット境界に位置する（例えば４０９６バイ
ト境界）。Ｉｎｔｅｌ社のコンピュータ・アーキテクチ
ャを用いたパーソナル・コンピュータの場合、ブロック
は２０４８ビット境界または４０９６ビット境界（２５
６バイト境界または５１２バイト境界等）に置くことが
できる。実際の記憶域境界は、２ビットの累乗の倍数で
あるビット位置に置く必要はないが、コンピュータ・ア
ーキテクチャでは一般に、２つの境界の累乗を使用する
ことが好まれる。コンピュータ記憶域の生産及び使用に
伴う経済的なコストが最小になるからである。
【０００３】コンピュータ・メモリの記憶ブロック長の
選択は、一般的に、コンピュータに格納されるデータの
タイプ及び意味を考慮して調整され、選択されるブロッ
ク・サイズを大きくする場合は、格納済みブロックの終
わりで未使用記憶域の期待値が最小にされる。コンピュ
ータ命令はしばしばデータをブロック単位で記憶域内ま
たは記憶域間で移動させる。これにより、選択されるブ
ロック・サイズが小さすぎる場合は、ある量のデータに
ついて移動操作が過剰になることがある。あるコンピュ
ータ・アーキテクチャでのブロック長の決定は普通、デ
ータが使用されることの期待度が最大である状態を考慮
して行われる。
選択は、一般的に、コンピュータに格納されるデータの
タイプ及び意味を考慮して調整され、選択されるブロッ
ク・サイズを大きくする場合は、格納済みブロックの終
わりで未使用記憶域の期待値が最小にされる。コンピュ
ータ命令はしばしばデータをブロック単位で記憶域内ま
たは記憶域間で移動させる。これにより、選択されるブ
ロック・サイズが小さすぎる場合は、ある量のデータに
ついて移動操作が過剰になることがある。あるコンピュ
ータ・アーキテクチャでのブロック長の決定は普通、デ
ータが使用されることの期待度が最大である状態を考慮
して行われる。
【０００４】１つの記憶ブロック・サイズの選択は、記
憶域が一般には異なるタイプのデータを格納すると予測
されるときは、コンピュータが同じコンピュータ・アー
キテクチャを使用しているときであっても、コンピュー
タのタイプによって異なることがある。例えばこれは、
最大では数多いメインフレーム電子処理コンプレックス
（ＣＰＣ）を持つメインフレームに用いられるＩＢＭの
結合機構（ＣＦ）の場合である。ＣＦはデータを基本的
にはソフトウェアのキャッシュとリストに格納する。キ
ャッシュとリストのいずれかまたは両方は、大量のデー
タ（数ギガビット）を保持でき、データは多数のデータ
・ブロックを占める。データ・ブロックはいずれも、か
なり小さい単位で機能し、小さいブロック・サイズは例
えば５１２バイト等となる。他方、ＣＰＣは４０９６バ
イトのブロック長を長く使用することによって制約され
る。これはそのオペレーティング・システムによって移
動される頻度が最大の格納単位であり、オペレーティン
グ・システムは、４ＫＢブロックをその仮想メモリ割当
て単位として、また主記憶域とＤＡＳＤとの間でそのペ
ージング可能な単位として使用する。
憶域が一般には異なるタイプのデータを格納すると予測
されるときは、コンピュータが同じコンピュータ・アー
キテクチャを使用しているときであっても、コンピュー
タのタイプによって異なることがある。例えばこれは、
最大では数多いメインフレーム電子処理コンプレックス
（ＣＰＣ）を持つメインフレームに用いられるＩＢＭの
結合機構（ＣＦ）の場合である。ＣＦはデータを基本的
にはソフトウェアのキャッシュとリストに格納する。キ
ャッシュとリストのいずれかまたは両方は、大量のデー
タ（数ギガビット）を保持でき、データは多数のデータ
・ブロックを占める。データ・ブロックはいずれも、か
なり小さい単位で機能し、小さいブロック・サイズは例
えば５１２バイト等となる。他方、ＣＰＣは４０９６バ
イトのブロック長を長く使用することによって制約され
る。これはそのオペレーティング・システムによって移
動される頻度が最大の格納単位であり、オペレーティン
グ・システムは、４ＫＢブロックをその仮想メモリ割当
て単位として、また主記憶域とＤＡＳＤとの間でそのペ
ージング可能な単位として使用する。
【０００５】記憶域の割当てでは、記憶域の断片化を最
小にするために固定ブロック長が望ましい。ユーザが複
数の記憶ブロックを要する記憶域割当てを要求した場
合、システムは割当てられたブロックの位置を確認し、
ユーザが割当てられたブロックにアクセスするためにア
ドレスを使用できるようにしなければならない。連続し
たブロック位置は、結果として記憶域の割当て解除と再
割当てで記憶域が断片化されるので実際的ではない。ユ
ーザが連続ではない割当て済みブロック（記憶域の断片
化を避けるため必要）を使用しようとする場合、ユーザ
は連続でない実アドレスを割当て済み空間に持つが、こ
れはユーザにとってはかなり都合が悪い。仮想アドレス
指定は、数１０年前に連続ではないブロックの連続した
アドレスを使用できるように考え出された。
小にするために固定ブロック長が望ましい。ユーザが複
数の記憶ブロックを要する記憶域割当てを要求した場
合、システムは割当てられたブロックの位置を確認し、
ユーザが割当てられたブロックにアクセスするためにア
ドレスを使用できるようにしなければならない。連続し
たブロック位置は、結果として記憶域の割当て解除と再
割当てで記憶域が断片化されるので実際的ではない。ユ
ーザが連続ではない割当て済みブロック（記憶域の断片
化を避けるため必要）を使用しようとする場合、ユーザ
は連続でない実アドレスを割当て済み空間に持つが、こ
れはユーザにとってはかなり都合が悪い。仮想アドレス
指定は、数１０年前に連続ではないブロックの連続した
アドレスを使用できるように考え出された。
【０００６】コンピュータの記憶域には、様々なタイプ
のデータ構造を編み出すことができ、記憶域をアクセス
するために実アドレス指定が用いられるか仮想アドレス
指定が用いられるかとは無関係に、ブロックをデータ構
造に割当てる方法は様々考えられる。仮想アドレス指定
によりメモリ内のブロックの一部または全部がアクセス
されるとき、普通、これらのブロック全てに１つの固定
長が用いられる。連続した仮想アドレスは複数のブロッ
クをアクセスするため、これらのブロックが記憶域の分
散した位置にあっても使用できる。分散したブロックを
連続した仮想アドレス・セットにバインドするためペー
ジ・テーブルが用いられるが、これはページ・テーブル
または複数のページ・テーブルをセグメント・テーブル
にまとめることによって行われる。連続した仮想アドレ
ス・セットは、ページ・テーブルによってある範囲にマ
ップできる。範囲は仮想バイト・アドレス０から始ま
り、かなり大きいバイトの仮想アドレス（例えば２Ｇ
Ｂ）で終わるアドレス範囲が考えられる。このような仮
想アドレス範囲（例えばセグメント・テーブルによって
定義される）は、仮想アドレス・スペースと呼ぶことが
できる。複数のセグメント・テーブルを使用して、コン
ピュータ・システムに複数の仮想アドレス・スペースを
置くこともできる。
のデータ構造を編み出すことができ、記憶域をアクセス
するために実アドレス指定が用いられるか仮想アドレス
指定が用いられるかとは無関係に、ブロックをデータ構
造に割当てる方法は様々考えられる。仮想アドレス指定
によりメモリ内のブロックの一部または全部がアクセス
されるとき、普通、これらのブロック全てに１つの固定
長が用いられる。連続した仮想アドレスは複数のブロッ
クをアクセスするため、これらのブロックが記憶域の分
散した位置にあっても使用できる。分散したブロックを
連続した仮想アドレス・セットにバインドするためペー
ジ・テーブルが用いられるが、これはページ・テーブル
または複数のページ・テーブルをセグメント・テーブル
にまとめることによって行われる。連続した仮想アドレ
ス・セットは、ページ・テーブルによってある範囲にマ
ップできる。範囲は仮想バイト・アドレス０から始ま
り、かなり大きいバイトの仮想アドレス（例えば２Ｇ
Ｂ）で終わるアドレス範囲が考えられる。このような仮
想アドレス範囲（例えばセグメント・テーブルによって
定義される）は、仮想アドレス・スペースと呼ぶことが
できる。複数のセグメント・テーブルを使用して、コン
ピュータ・システムに複数の仮想アドレス・スペースを
置くこともできる。
【０００７】データは、メモリ内のブロックのセットを
識別することによって構成できる（仮想アドレス、実ア
ドレス、または他の方法により見つけられるかどうかと
は無関係に）。データ構造を定義する方法の１つは、ポ
インタのシーケンスを含むメモリ内のテーブルによる
（実アドレス等）。ポインタはそれぞれ、記憶域のどこ
かに分散した連続していない記憶ブロックのセットを見
つけることができる。
識別することによって構成できる（仮想アドレス、実ア
ドレス、または他の方法により見つけられるかどうかと
は無関係に）。データ構造を定義する方法の１つは、ポ
インタのシーケンスを含むメモリ内のテーブルによる
（実アドレス等）。ポインタはそれぞれ、記憶域のどこ
かに分散した連続していない記憶ブロックのセットを見
つけることができる。
【０００８】データ構造の例として、テーブル、リスト
及びキュー等がある。リストやキューは、記憶域に記憶
域内のどこかで見つけられる（つまり分散した）記憶ブ
ロックのセットに連結されるアンカ・エントリを持つ。
このとき各ブロックは、セット内の次のブロックを見つ
ける前方ポインタを持つことができ、また各ブロック
は、構造内の前のブロックを見つける後方ポインタを持
つこともできる。記憶ブロックをリストの単位として使
用する上での特性は、リストの各ブロックでスペースを
占めるポインタにより、データ記憶域の各ブロックに残
るのは２の累乗より小さいということである。テーブル
は記憶域のどこかで見つけられるブロックをポイントで
きる順次アドレスのリストを保持できる。
及びキュー等がある。リストやキューは、記憶域に記憶
域内のどこかで見つけられる（つまり分散した）記憶ブ
ロックのセットに連結されるアンカ・エントリを持つ。
このとき各ブロックは、セット内の次のブロックを見つ
ける前方ポインタを持つことができ、また各ブロック
は、構造内の前のブロックを見つける後方ポインタを持
つこともできる。記憶ブロックをリストの単位として使
用する上での特性は、リストの各ブロックでスペースを
占めるポインタにより、データ記憶域の各ブロックに残
るのは２の累乗より小さいということである。テーブル
は記憶域のどこかで見つけられるブロックをポイントで
きる順次アドレスのリストを保持できる。
【０００９】主としてリストやキャッシュのデータ構造
を格納するため用いられるコンピュータ・システムの例
として、ＩＢＭの結合機構（ＣＦ）がある。このＣＦの
ブロック長は、リンクを通してＣＦに接続されたＣＰＣ
によって用いられる４ＫＢブロック長の約数が使用でき
る。ブロック・サイズのこの違いにより、ＣＰＣとＣＦ
の間で通信するデータ構造に問題が生じ得る。なぜな
ら、異なるブロック長が用いられるために、同じデータ
構造にこれら２つの環境で異なる記述があることになる
からである。
を格納するため用いられるコンピュータ・システムの例
として、ＩＢＭの結合機構（ＣＦ）がある。このＣＦの
ブロック長は、リンクを通してＣＦに接続されたＣＰＣ
によって用いられる４ＫＢブロック長の約数が使用でき
る。ブロック・サイズのこの違いにより、ＣＰＣとＣＦ
の間で通信するデータ構造に問題が生じ得る。なぜな
ら、異なるブロック長が用いられるために、同じデータ
構造にこれら２つの環境で異なる記述があることになる
からである。
【００１０】ＣＦとＣＰＣの通信プロトコルにより、Ｃ
Ｆがデータ構造、つまりリストやキャッシュを保持でき
るデータ構造はリンク接続したＣＰＣからコマンドによ
って変更できる。ＣＰＣはリンクでコマンドを伝え、Ｃ
Ｆ内のデータ構造の全てまたは一部を格納またはフェッ
チすることができる。データ構造は、リンク上、ＣＦと
ＣＰＣとの間でデータ・フレームのシーケンスを転送す
ることによって通信される。順次に転送されるフレーム
は、データ構造のブロックを含むことができる。このブ
ロックはＣＦまたはＣＰＣの電子記憶域に分散し得る。
同じデータ構造を違う形で分散させ、ＣＰＣ、ＣＦの記
憶域（メモリ）内の長さの異なるブロックに格納するこ
とができる。その結果、データ構造をリンク・フレーム
のシーケンスとして転送することを、リンクの両端のコ
ンピュータ・システムにより（例えばＣＰＣとＣＦによ
り）違う形で処理する必要もでてくる。
Ｆがデータ構造、つまりリストやキャッシュを保持でき
るデータ構造はリンク接続したＣＰＣからコマンドによ
って変更できる。ＣＰＣはリンクでコマンドを伝え、Ｃ
Ｆ内のデータ構造の全てまたは一部を格納またはフェッ
チすることができる。データ構造は、リンク上、ＣＦと
ＣＰＣとの間でデータ・フレームのシーケンスを転送す
ることによって通信される。順次に転送されるフレーム
は、データ構造のブロックを含むことができる。このブ
ロックはＣＦまたはＣＰＣの電子記憶域に分散し得る。
同じデータ構造を違う形で分散させ、ＣＰＣ、ＣＦの記
憶域（メモリ）内の長さの異なるブロックに格納するこ
とができる。その結果、データ構造をリンク・フレーム
のシーケンスとして転送することを、リンクの両端のコ
ンピュータ・システムにより（例えばＣＰＣとＣＦによ
り）違う形で処理する必要もでてくる。
【００１１】１．市販のＩＢＭ ＣＦでのＣＰＣとＣＦ
との間で通信されるリンク・フレームの従来技術による
処理：ＣＦでは、各リンク・フレームと、ＣＦメモリの
構造の分散したブロック位置との間でデータを移動させ
るのに、「２つ」の別々または独立した「部分移動操
作」が必要だった。これら２つの移動操作は、いずれか
の方向（送信または受信）でのリンク転送と同様に、あ
る構造の転送された各リンク・フレームについて、別々
に開始し、繰り返す必要があった。
との間で通信されるリンク・フレームの従来技術による
処理：ＣＦでは、各リンク・フレームと、ＣＦメモリの
構造の分散したブロック位置との間でデータを移動させ
るのに、「２つ」の別々または独立した「部分移動操
作」が必要だった。これら２つの移動操作は、いずれか
の方向（送信または受信）でのリンク転送と同様に、あ
る構造の転送された各リンク・フレームについて、別々
に開始し、繰り返す必要があった。
【００１２】Ａ．部分移動の１つは（"チャネル・バッ
ファ・データ移動"命令によって行われる）、データを"
リンク・バッファ"と"ステージング・バッファ"との間
で移動させた。
ファ・データ移動"命令によって行われる）、データを"
リンク・バッファ"と"ステージング・バッファ"との間
で移動させた。
【００１３】Ｂ．他の部分移動（"ＣＦブロック反復移
動プログラム"によって行われる）は、ステージング・
バッファと、ＣＦメモリのデータ構造の最終的に分散し
たブロック位置との間でデータを移動させた。
動プログラム"によって行われる）は、ステージング・
バッファと、ＣＦメモリのデータ構造の最終的に分散し
たブロック位置との間でデータを移動させた。
【００１４】Ｃ．割込みまたはポーリングの操作は、第
１部分移動操作が完了して生じ、ＣＦプロセッサに、そ
れが第２部分移動操作を開始すべきことが通知された。
１部分移動操作が完了して生じ、ＣＦプロセッサに、そ
れが第２部分移動操作を開始すべきことが通知された。
【００１５】Ｄ．第２移動操作が完了した後、リンクで
受信側システムによって"確認"信号または"拒否"信号が
送信側システムに送られた。現在のデータ構造で転送す
るデータが残っている場合は、"確認"信号の受信によ
り、送信側システムは次のリンク・フレームを転送でき
た。"拒否"信号の受信では、送信側システムが拒否の適
用されたデータ・フレームを再送する必要があった。従
って、次のリンク・フレームはそれぞれ、最後のリンク
・フレームについて"確認"信号が受け入れられるまで転
送できなかった。
受信側システムによって"確認"信号または"拒否"信号が
送信側システムに送られた。現在のデータ構造で転送す
るデータが残っている場合は、"確認"信号の受信によ
り、送信側システムは次のリンク・フレームを転送でき
た。"拒否"信号の受信では、送信側システムが拒否の適
用されたデータ・フレームを再送する必要があった。従
って、次のリンク・フレームはそれぞれ、最後のリンク
・フレームについて"確認"信号が受け入れられるまで転
送できなかった。
【００１６】Ｅ．上のＡとＢで述べた２つの部分移動
に、ＣＦ書込み操作が実行されているかＣＦ読取り操作
が実行されているかに応じて「逆順」が生じ、次のよう
に、操作のタイプそれぞれに割込み、またはポーリング
の信号が必要だった。
に、ＣＦ書込み操作が実行されているかＣＦ読取り操作
が実行されているかに応じて「逆順」が生じ、次のよう
に、操作のタイプそれぞれに割込み、またはポーリング
の信号が必要だった。
【００１７】１）ＣＦ書込み操作の場合、ＣＰＣで送ら
れた各リンク・フレームはそれぞれ、ＣＦリンク・バッ
ファによって受信されたとき、部分的にリンク・バッフ
ァからステージング・バッファにＣＦの"チャネル・バ
ッファ・データ移動"命令によって移動された。"チャネ
ル・バッファ・データ移動"命令は非同期命令で、ＣＦ
プロセッサは、それがいつデータをステージング・バッ
ファに移動したかを認識しなかった。信号は、この第１
部分移動が完了し、ステージング・バッファから、ＣＦ
メモリ内で分散した最終的なブロック位置への第２部分
移動（ＣＦプロセッサの移動プログラムによって行われ
る）を開始すべきと通知されたとき、ＣＦプロセッサに
提示された。
れた各リンク・フレームはそれぞれ、ＣＦリンク・バッ
ファによって受信されたとき、部分的にリンク・バッフ
ァからステージング・バッファにＣＦの"チャネル・バ
ッファ・データ移動"命令によって移動された。"チャネ
ル・バッファ・データ移動"命令は非同期命令で、ＣＦ
プロセッサは、それがいつデータをステージング・バッ
ファに移動したかを認識しなかった。信号は、この第１
部分移動が完了し、ステージング・バッファから、ＣＦ
メモリ内で分散した最終的なブロック位置への第２部分
移動（ＣＦプロセッサの移動プログラムによって行われ
る）を開始すべきと通知されたとき、ＣＦプロセッサに
提示された。
【００１８】２）ＣＦ読取り操作の場合、ＣＰＣにより
要求されたデータ・フレームそれぞれは、最初にＣＦメ
モリ内の構造の分散したブロック位置から、ステージン
グ・バッファに"ＣＦプロセッサ移動プログラム"によっ
て移動された。次に"ＣＦプロセッサ移動プログラム"は
ステージング・バッファからリンクへの第２部分移動
を"チャネル・バッファ・データ移動"命令によって開始
した。"チャネル・バッファ・データ移動"命令は非同期
命令なので、ＣＦプロセッサは、それがそのリンク転送
操作を完了したことを認識しなかった。従って"チャネ
ル・バッファ・データ移動"命令は完了割込み信号、ま
たは完了ポーリング信号を生成し、ＣＦＣＣプログラム
に、それが次のブロックの転送準備を開始できることを
通知した。
要求されたデータ・フレームそれぞれは、最初にＣＦメ
モリ内の構造の分散したブロック位置から、ステージン
グ・バッファに"ＣＦプロセッサ移動プログラム"によっ
て移動された。次に"ＣＦプロセッサ移動プログラム"は
ステージング・バッファからリンクへの第２部分移動
を"チャネル・バッファ・データ移動"命令によって開始
した。"チャネル・バッファ・データ移動"命令は非同期
命令なので、ＣＦプロセッサは、それがそのリンク転送
操作を完了したことを認識しなかった。従って"チャネ
ル・バッファ・データ移動"命令は完了割込み信号、ま
たは完了ポーリング信号を生成し、ＣＦＣＣプログラム
に、それが次のブロックの転送準備を開始できることを
通知した。
【００１９】
【発明が解決しようとする課題】本発明の目的は、指令
コンピュータ・システム（コマンドを発信する）と被指
令コンピュータ・システム（コマンドを受信する）との
間でデータのリンク・フレームを通信するときの有効リ
ンク転送速度を高速化することである。
コンピュータ・システム（コマンドを発信する）と被指
令コンピュータ・システム（コマンドを受信する）との
間でデータのリンク・フレームを通信するときの有効リ
ンク転送速度を高速化することである。
【００２０】本発明の他の目的は、被指令コンピュータ
・システム側で書込まれまたは読取られるデータ構造を
処理する際に転送遅延を小さくし、プロセッサ使用率を
高める方法及び機構を提供することである。
・システム側で書込まれまたは読取られるデータ構造を
処理する際に転送遅延を小さくし、プロセッサ使用率を
高める方法及び機構を提供することである。
【００２１】本発明の他の目的は、従来のリンク・プロ
トコル、特にリンク・エラー回復手順でのリンク・プロ
トコルを本発明によって提供される、より効率的な新し
いブロック処理操作で使用できるようにし、本発明と従
来のリンク・プロトコル間で相互運用性を保証すること
である。
トコル、特にリンク・エラー回復手順でのリンク・プロ
トコルを本発明によって提供される、より効率的な新し
いブロック処理操作で使用できるようにし、本発明と従
来のリンク・プロトコル間で相互運用性を保証すること
である。
【００２２】本発明の他の目的は、２つのコンピュータ
・システムを接続するため、リンクの両端で同じリンク
・アダプタ・ハードウェアを使用できるようにするが、
データ構造の自動転送をデータ構造のデータ・フレーム
間の割込みなく、複数のデータ・フレームによって制御
するため、リンク両端で違った形で使用できるようにす
ることである。
・システムを接続するため、リンクの両端で同じリンク
・アダプタ・ハードウェアを使用できるようにするが、
データ構造の自動転送をデータ構造のデータ・フレーム
間の割込みなく、複数のデータ・フレームによって制御
するため、リンク両端で違った形で使用できるようにす
ることである。
【００２３】本発明の他の目的は、半導体チップに実現
可能でアドレス・レジスタ、ポインタ、カウンタ等の集
合を保持し、アドレスとパラメータを保持及び減分／増
分して、リンクで転送されたフレームと、リンクに接続
された対応するコンピュータ・システムのメモリ内に分
散したブロック位置との間でデータ・ブロックの単一直
接移動操作を制御するため、リンクの各端部で使用でき
るリンク・アダプタ・ハードウェアを提供することであ
る。
可能でアドレス・レジスタ、ポインタ、カウンタ等の集
合を保持し、アドレスとパラメータを保持及び減分／増
分して、リンクで転送されたフレームと、リンクに接続
された対応するコンピュータ・システムのメモリ内に分
散したブロック位置との間でデータ・ブロックの単一直
接移動操作を制御するため、リンクの各端部で使用でき
るリンク・アダプタ・ハードウェアを提供することであ
る。
【００２４】本発明の他の目的は、潜在的エラー状態を
持つと示されたリンク・フレームの再送または受信を制
御するため、リンク・アダプタ・ハードウェアのリスト
・ポインタをバック・アップする（または減分する）機
構を提供することである。
持つと示されたリンク・フレームの再送または受信を制
御するため、リンク・アダプタ・ハードウェアのリスト
・ポインタをバック・アップする（または減分する）機
構を提供することである。
【００２５】本発明の他の目的は、被指令コンピュータ
・システムが割込みなく、データ構造の各リンク・フレ
ームについて１つの内部移動操作を実行できるよう、リ
ンクに接続されたＣＦ等の被指令コンピュータ・システ
ムにより使用する、新しいプロセッサ命令、TRANSFER S
TRUCTUREを提供することである。TRANSFER STRUCTURE命
令の１回の実行により、リンク上のいずれかの方向で要
求されたデータ構造内の任意個数の分散したブロックの
リンク転送が、指令コンピュータ・システムからの１つ
のコマンドにより要求された通りに処理される。
・システムが割込みなく、データ構造の各リンク・フレ
ームについて１つの内部移動操作を実行できるよう、リ
ンクに接続されたＣＦ等の被指令コンピュータ・システ
ムにより使用する、新しいプロセッサ命令、TRANSFER S
TRUCTUREを提供することである。TRANSFER STRUCTURE命
令の１回の実行により、リンク上のいずれかの方向で要
求されたデータ構造内の任意個数の分散したブロックの
リンク転送が、指令コンピュータ・システムからの１つ
のコマンドにより要求された通りに処理される。
【００２６】
【課題を解決するための手段】本発明は、２つのコンピ
ュータ・システムを接続したリンクのいずれかの方向
で、データ構造のリンク・フレームを転送する際、現在
用いられている、データ転送速度が同じリンクを使用し
た従来のシステム間チャネル・リンク転送法と比較し
て、有効データ転送速度をおよそ２倍にする。
ュータ・システムを接続したリンクのいずれかの方向
で、データ構造のリンク・フレームを転送する際、現在
用いられている、データ転送速度が同じリンクを使用し
た従来のシステム間チャネル・リンク転送法と比較し
て、有効データ転送速度をおよそ２倍にする。
【００２７】本発明は、他のコンピュータ・システムの
メモリ内のブロックとは長さの異なるコンピュータ・シ
ステムのブロックにデータを格納する等、通信するコン
ピュータ・システムのメモリ内である構造のデータが異
なる形で格納されても、また、いずれかのコンピュータ
・システムのブロックが他のコンピュータ・システム内
の同じ構造のブロック（分散したブロック等）とは異な
る実アドレスにあっても、転送速度を大幅に向上させ
る。
メモリ内のブロックとは長さの異なるコンピュータ・シ
ステムのブロックにデータを格納する等、通信するコン
ピュータ・システムのメモリ内である構造のデータが異
なる形で格納されても、また、いずれかのコンピュータ
・システムのブロックが他のコンピュータ・システム内
の同じ構造のブロック（分散したブロック等）とは異な
る実アドレスにあっても、転送速度を大幅に向上させ
る。
【００２８】本発明は、ＣＰＣから転送コマンドを受信
するＣＦコンピュータ・システム等、被指令コンピュー
タ・システム（転送制御コマンドを受信するシステム）
のコストを削減する。コストの削減はＣＰＣ／ＣＦリン
ク上等、データ構造のリンク・フレームの転送を制御す
るため必要な、被指令システムのリソースを減らすこと
によって行われる。またこれと同時に本発明は、リンク
・フレームの有効データ転送速度を大幅に向上させる。
コストの削減はステージング・バッファ、ステージング
・バッファを使用していた従来の複数の部分移動操作を
なくすことによる処理時間の短縮、及び転送されたリン
ク・フレームそれぞれについて、ＣＦプロセッサへの従
来の移動制御割込みまたはＣＦプロセッサによるポーリ
ングをなくすことを含む。
するＣＦコンピュータ・システム等、被指令コンピュー
タ・システム（転送制御コマンドを受信するシステム）
のコストを削減する。コストの削減はＣＰＣ／ＣＦリン
ク上等、データ構造のリンク・フレームの転送を制御す
るため必要な、被指令システムのリソースを減らすこと
によって行われる。またこれと同時に本発明は、リンク
・フレームの有効データ転送速度を大幅に向上させる。
コストの削減はステージング・バッファ、ステージング
・バッファを使用していた従来の複数の部分移動操作を
なくすことによる処理時間の短縮、及び転送されたリン
ク・フレームそれぞれについて、ＣＦプロセッサへの従
来の移動制御割込みまたはＣＦプロセッサによるポーリ
ングをなくすことを含む。
【００２９】本発明は更に、被指令コンピュータ・シス
テムでのプロセッサの使用率を高めることによって、被
指令システム（ＣＦ等）の操作コストを削減する。この
コストの削減は、被指令システムのメモリにデータ構造
を保持するため、全てのリンク・フレームと分散した全
てのブロックとの間の全てのデータ移動を制御するた
め、本発明によって提供される新規なＴＳ命令の１回の
実行による結果である。これにより、部分移動プログラ
ム（多数の命令を含む）の複数回の実行、及び"チャネ
ル・バッファ・データ移動"命令の複数回の実行、つま
り転送されたデータ・フレームそれぞれについてプログ
ラム及び命令の１回の実行を要する従来の方法は不要に
なる。
テムでのプロセッサの使用率を高めることによって、被
指令システム（ＣＦ等）の操作コストを削減する。この
コストの削減は、被指令システムのメモリにデータ構造
を保持するため、全てのリンク・フレームと分散した全
てのブロックとの間の全てのデータ移動を制御するた
め、本発明によって提供される新規なＴＳ命令の１回の
実行による結果である。これにより、部分移動プログラ
ム（多数の命令を含む）の複数回の実行、及び"チャネ
ル・バッファ・データ移動"命令の複数回の実行、つま
り転送されたデータ・フレームそれぞれについてプログ
ラム及び命令の１回の実行を要する従来の方法は不要に
なる。
【００３０】以下に本発明の特徴（１乃至４）をまとめ
る。
る。
【００３１】１．本明細書は、リンク受信／送信バッフ
ァと、ＣＦ等、リンクの被指令コンピュータ・システム
のメモリ内の、あるデータ構造の分散したブロックの間
のリンク・フレーム当たり「１つ」の移動操作を開示す
る。
ァと、ＣＦ等、リンクの被指令コンピュータ・システム
のメモリ内の、あるデータ構造の分散したブロックの間
のリンク・フレーム当たり「１つ」の移動操作を開示す
る。
【００３２】２．１つの移動操作は、構造の転送された
リンク・フレームの数とは無関係に、構造「全体」で、
受信されたリンク・フレームの処理の時間または処理の
間に、割込みまたはポーリング「なく」生じる（従来技
術では、割込みが必要だった（転送されたデータ・フレ
ームそれぞれについて２つの部分移動の間に））。
リンク・フレームの数とは無関係に、構造「全体」で、
受信されたリンク・フレームの処理の時間または処理の
間に、割込みまたはポーリング「なく」生じる（従来技
術では、割込みが必要だった（転送されたデータ・フレ
ームそれぞれについて２つの部分移動の間に））。
【００３３】３．本発明は、リンクのビット転送速度を
変更せずに同じデータ・ブロックの転送に、従来技術に
必要な時間よりかなり短い時間で、"確認"信号または"
拒否"信号を送信側に転送する（これは本発明が、確認
信号を１つの移動操作の終わりに、割込み遅延なく送信
するからである。（従来技術の方法は、"確認"信号を２
つの部分移動操作の後に、２つの部分移動操作を調整す
るのに必要な割込みまたはポーリングの遅延で送信す
る）。
変更せずに同じデータ・ブロックの転送に、従来技術に
必要な時間よりかなり短い時間で、"確認"信号または"
拒否"信号を送信側に転送する（これは本発明が、確認
信号を１つの移動操作の終わりに、割込み遅延なく送信
するからである。（従来技術の方法は、"確認"信号を２
つの部分移動操作の後に、２つの部分移動操作を調整す
るのに必要な割込みまたはポーリングの遅延で送信す
る）。
【００３４】４．本発明は、ＣＦプロセッサ等の被指令
コンピュータ・システムにより使用するため、新規な"
転送構造"（ＴＳ）命令を提供する。このＴＳ命令の
「１回の実行」は、全てのリンク・フレーム及び被指令
コンピュータ・システムのメモリ内の転送された構造の
全ての分散した位置についてデータを移動させるため、
ある構造について転送された任意個数のリンク・フレー
ムに対応する。（従来技術の方法は、通常は被指令コン
ピュータ・システムのメモリ内のデータ構造の小さい部
分である１つのリンク・フレームだけのデータを移動さ
せるため、"チャネル・バッファ・データ移動"命令を使
用した。時間のかかる複数の実行は、ある構造で転送さ
れたリンク・フレームの数に等しい"チャネル・バッフ
ァ・データ移動"命令で構成された。）
コンピュータ・システムにより使用するため、新規な"
転送構造"（ＴＳ）命令を提供する。このＴＳ命令の
「１回の実行」は、全てのリンク・フレーム及び被指令
コンピュータ・システムのメモリ内の転送された構造の
全ての分散した位置についてデータを移動させるため、
ある構造について転送された任意個数のリンク・フレー
ムに対応する。（従来技術の方法は、通常は被指令コン
ピュータ・システムのメモリ内のデータ構造の小さい部
分である１つのリンク・フレームだけのデータを移動さ
せるため、"チャネル・バッファ・データ移動"命令を使
用した。時間のかかる複数の実行は、ある構造で転送さ
れたリンク・フレームの数に等しい"チャネル・バッフ
ァ・データ移動"命令で構成された。）
【００３５】転送構造命令を実行する前に被指令コンピ
ュータ・システムは、被指令コンピュータ・システムの
メモリ内のデータ構造内のデータ・ブロックのアドレス
を含むポインタ・リストを準備するプログラムを実行す
る。プロセッサはまた、指令コンピュータ・システムと
被指令コンピュータ・システムのメモリに構造を格納す
る際に用いられるデータ・ブロック長の比、各メモリ内
の構造のデータ・ブロック数のカウント、構造の分散し
たブロックへのポインタのリストの位置、ポインタのリ
ストのポインタ数等を記述する等、ＴＳ命令に必要なパ
ラメータをあらかじめ準備する。
ュータ・システムは、被指令コンピュータ・システムの
メモリ内のデータ構造内のデータ・ブロックのアドレス
を含むポインタ・リストを準備するプログラムを実行す
る。プロセッサはまた、指令コンピュータ・システムと
被指令コンピュータ・システムのメモリに構造を格納す
る際に用いられるデータ・ブロック長の比、各メモリ内
の構造のデータ・ブロック数のカウント、構造の分散し
たブロックへのポインタのリストの位置、ポインタのリ
ストのポインタ数等を記述する等、ＴＳ命令に必要なパ
ラメータをあらかじめ準備する。
【００３６】受信されたリンク・ブロックでビット・エ
ラーが検出されるとき、本発明は、エラーのあったデー
タ・フレームの再送及び送信されたデータの再受信を制
御するため、リストの現在のポインタをバック・アップ
できるようにする新規な方法をサポートする。これは指
令システムと被指令システムのデータ構造で用いるブロ
ックの長さが異なるときであり、転送されたリンク・フ
レームでエラー状態が検出されたとき、従来の回復リン
ク・プロトコルを使用することができる。
ラーが検出されるとき、本発明は、エラーのあったデー
タ・フレームの再送及び送信されたデータの再受信を制
御するため、リストの現在のポインタをバック・アップ
できるようにする新規な方法をサポートする。これは指
令システムと被指令システムのデータ構造で用いるブロ
ックの長さが異なるときであり、転送されたリンク・フ
レームでエラー状態が検出されたとき、従来の回復リン
ク・プロトコルを使用することができる。
【００３７】本発明の好適な実施例で、結合機構（Ｃ
Ｆ）は、リンクの一端の被指令コンピュータ・システム
で、中央処理コンプレックス（ＣＰＣ）は、リンクのも
う一端の指令コンピュータ・システムであり、ＣＦの構
造の書込みまたは読取りの操作を要求する。従ってＣＰ
ＣはリンクでＣＦに「書込みコマンド」を発行し、ＣＰ
ＣによってリンクでＣＦへのデータ・フレームのセット
として送られたデータ構造または構造の一部をＣＦメモ
リ内に格納することをＣＦに要求する。次にＣＰＣはリ
ンクで「読取りコマンド」をＣＦに発行し、ＣＦメモリ
に格納され、ＣＦによってＣＰＣとのリンク上のデータ
・フレームのセットとして送られる構造または構造の一
部の読取りをＣＦに要求する。
Ｆ）は、リンクの一端の被指令コンピュータ・システム
で、中央処理コンプレックス（ＣＰＣ）は、リンクのも
う一端の指令コンピュータ・システムであり、ＣＦの構
造の書込みまたは読取りの操作を要求する。従ってＣＰ
ＣはリンクでＣＦに「書込みコマンド」を発行し、ＣＰ
ＣによってリンクでＣＦへのデータ・フレームのセット
として送られたデータ構造または構造の一部をＣＦメモ
リ内に格納することをＣＦに要求する。次にＣＰＣはリ
ンクで「読取りコマンド」をＣＦに発行し、ＣＦメモリ
に格納され、ＣＦによってＣＰＣとのリンク上のデータ
・フレームのセットとして送られる構造または構造の一
部の読取りをＣＦに要求する。
【００３８】本発明は、被指令システム内のブロックの
セットのマルチブロック転送を指令システムと被指令シ
ステムの間で、"確認"（ＡＣＫ）フレームと"拒否"（Ｒ
ＥＪ）フレームにより、それにより送られた（書込み操
作）または受信された（読取り操作）ＡＣＫやＲＥＪの
フレームのいずれかにより被指令システムに対して割込
みを引き起こすことなく同期化する。指令システムは、
被指令システムが本発明を使用していることを認識する
必要がない。本発明は"TRANSFER STRUCTURE"（ＴＳ）命
令を実行して、この命令の実行中の被指令システムの操
作を制御し同期化する。
セットのマルチブロック転送を指令システムと被指令シ
ステムの間で、"確認"（ＡＣＫ）フレームと"拒否"（Ｒ
ＥＪ）フレームにより、それにより送られた（書込み操
作）または受信された（読取り操作）ＡＣＫやＲＥＪの
フレームのいずれかにより被指令システムに対して割込
みを引き起こすことなく同期化する。指令システムは、
被指令システムが本発明を使用していることを認識する
必要がない。本発明は"TRANSFER STRUCTURE"（ＴＳ）命
令を実行して、この命令の実行中の被指令システムの操
作を制御し同期化する。
【００３９】１つのＴＳ命令は、通常は可変数のブロッ
クを持つブロックのセット全体（ここでは一般に構造と
呼ぶ）を転送するため実行される。ＴＳ命令の１回の実
行は、被指令システムのメモリ内のブロック・アドレス
・ポインタ・リスト（好適な実施例ではＳＢＡＬと呼ば
れる）によって制御される。これは被指令システムの記
憶域内のセットの各記憶ブロックについてポインタ・エ
ントリを持つ。
クを持つブロックのセット全体（ここでは一般に構造と
呼ぶ）を転送するため実行される。ＴＳ命令の１回の実
行は、被指令システムのメモリ内のブロック・アドレス
・ポインタ・リスト（好適な実施例ではＳＢＡＬと呼ば
れる）によって制御される。これは被指令システムの記
憶域内のセットの各記憶ブロックについてポインタ・エ
ントリを持つ。
【００４０】リンクのフレーム転送はいずれかの方向で
あり、被指令システムで読取りと書込み両方の機能をサ
ポートする。ＡＣＫまたはＲＥＪのフレーム（各データ
・フレームの受信に応答）は、リンクのいずれかの方向
で送られ（関連データ・フレームを受信するシステムか
らデータ・フレームを転送するシステムへ）、指令シス
テムまたは被指令システムのいずれかがＡＣＫまたはＲ
ＥＪのフレームを送信でき、他方のシステムはこれを受
信する。しかしそれでも本発明の被指令システムのデー
タ・フレームの転送は被指令システム側で、被指令シス
テムがそれらを書込みのために送信するか、読取り操作
のために受信するかにかかわらず、ＡＣＫとＲＥＪのフ
レームによって制御される。
あり、被指令システムで読取りと書込み両方の機能をサ
ポートする。ＡＣＫまたはＲＥＪのフレーム（各データ
・フレームの受信に応答）は、リンクのいずれかの方向
で送られ（関連データ・フレームを受信するシステムか
らデータ・フレームを転送するシステムへ）、指令シス
テムまたは被指令システムのいずれかがＡＣＫまたはＲ
ＥＪのフレームを送信でき、他方のシステムはこれを受
信する。しかしそれでも本発明の被指令システムのデー
タ・フレームの転送は被指令システム側で、被指令シス
テムがそれらを書込みのために送信するか、読取り操作
のために受信するかにかかわらず、ＡＣＫとＲＥＪのフ
レームによって制御される。
【００４１】ＴＳ命令の実行はリンク上、被指令システ
ムに送られた制御フレームによって開始され、セットの
最後のブロックが受信される（これは制御フレーム内で
送られるカウントによって示すことができ、指令システ
ムによって、それが制御フレーム内で示されるように被
指令システムに書込まれるかまたはフェッチされるセッ
トのデータ・フレームを転送する際に減分できる）まで
割込みなく継続する。いずれかのリンク方向での被指令
システム側での続くデータ・フレームそれぞれの転送
は、最後のデータ・フレームに応答するＡＣＫまたはＲ
ＥＪフレームによって制御される。ＡＣＫフレームによ
り次のデータ・フレームの転送が起こる。
ムに送られた制御フレームによって開始され、セットの
最後のブロックが受信される（これは制御フレーム内で
送られるカウントによって示すことができ、指令システ
ムによって、それが制御フレーム内で示されるように被
指令システムに書込まれるかまたはフェッチされるセッ
トのデータ・フレームを転送する際に減分できる）まで
割込みなく継続する。いずれかのリンク方向での被指令
システム側での続くデータ・フレームそれぞれの転送
は、最後のデータ・フレームに応答するＡＣＫまたはＲ
ＥＪフレームによって制御される。ＡＣＫフレームによ
り次のデータ・フレームの転送が起こる。
【００４２】しかし本発明で特に独創的なことは、ＲＥ
Ｊフレームに対する被指令システムの応答である。これ
により最後のデータ・フレームが再送される。最後のデ
ータ・フレームは、被指令システムの記憶域（メモリ）
に記憶ブロックを２つ以上持ち得る。ここで後者は指令
システムの記憶域（メモリ）ブロック長より小さい。被
指令システムのブロック長が指令システムのブロック長
より大きい場合、被指令システムは、その最後に転送し
たブロックの一部の再送を制御する。
Ｊフレームに対する被指令システムの応答である。これ
により最後のデータ・フレームが再送される。最後のデ
ータ・フレームは、被指令システムの記憶域（メモリ）
に記憶ブロックを２つ以上持ち得る。ここで後者は指令
システムの記憶域（メモリ）ブロック長より小さい。被
指令システムのブロック長が指令システムのブロック長
より大きい場合、被指令システムは、その最後に転送し
たブロックの一部の再送を制御する。
【００４３】従って本発明は、初期制御フレームによ
り、指令記憶域のブロック長と被指令記憶域のブロック
長の、それらの比にでもある長さの関係を記述したイン
ジケータを送ることによって、被指令システムと指令シ
ステムの異なる記憶ブロック長をサポートする。
り、指令記憶域のブロック長と被指令記憶域のブロック
長の、それらの比にでもある長さの関係を記述したイン
ジケータを送ることによって、被指令システムと指令シ
ステムの異なる記憶ブロック長をサポートする。
【００４４】こうして、被指令システム側でのＴＳ命令
の１回の実行により、多数のデータ・ブロックのリンク
転送が行われる。これにはＲＥＪフレーム応答を受信し
たセット内のブロックの再送が含まれる。つまりいずれ
かの方向で転送された各ＲＥＪに対して再送１回であ
る。このＲＥＪ操作機能を持つ従来のリンク転送システ
ムは知られていない。
の１回の実行により、多数のデータ・ブロックのリンク
転送が行われる。これにはＲＥＪフレーム応答を受信し
たセット内のブロックの再送が含まれる。つまりいずれ
かの方向で転送された各ＲＥＪに対して再送１回であ
る。このＲＥＪ操作機能を持つ従来のリンク転送システ
ムは知られていない。
【００４５】本発明は、ＡＣＫとＲＥＪのフレームによ
り、被指令システム側で割込みが生じない場合は最大速
度で動作する。これは、プロセッサがＴＳ命令によりリ
ンク転送操作に専用される場合等である。しかし、被指
令システムはそのＡＣＫやＲＥＪのフレームの転送に割
込みを実際に使用する場合にも、本発明は、従来のシス
テムよりかなり高速に動作する。これはその転送制御法
により、ステージング・バッファを通して部分移動の利
用が避けられ、またこれら部分移動を制御するため用い
られる割込みが避けられるからである。
り、被指令システム側で割込みが生じない場合は最大速
度で動作する。これは、プロセッサがＴＳ命令によりリ
ンク転送操作に専用される場合等である。しかし、被指
令システムはそのＡＣＫやＲＥＪのフレームの転送に割
込みを実際に使用する場合にも、本発明は、従来のシス
テムよりかなり高速に動作する。これはその転送制御法
により、ステージング・バッファを通して部分移動の利
用が避けられ、またこれら部分移動を制御するため用い
られる割込みが避けられるからである。
【００４６】
【発明の実施の形態】好適な実施例について、Ａ、Ｂ、
Ｃ及びＤの４つの部分に分けて説明する。第１部Ａは、
コンピュータ間でメッセージを転送するため用いられる
リンク・プロトコルについて説明する。第２部Ｂは、メ
ッセージの引渡しをするハードウェアと、中央処理コン
プレックス（ＣＰＣ）の動作について説明する。ＣＰＣ
は、データ構造を送信または受信するためコマンドを発
行するシステムである。第３部Ｃはメッセージの引渡し
をするハードウェアと、結合機構（ＣＦ）の動作につい
て説明する。ＣＦは受信されたデータ構造を書込むまた
は先にＣＦに格納されたデータ構造を読取ることをＣＦ
に要求するコマンドをＣＰＣから受信するシステムであ
る。最後の部分Ｄはリンク・ビット・エラーからの回復
について説明する。
Ｃ及びＤの４つの部分に分けて説明する。第１部Ａは、
コンピュータ間でメッセージを転送するため用いられる
リンク・プロトコルについて説明する。第２部Ｂは、メ
ッセージの引渡しをするハードウェアと、中央処理コン
プレックス（ＣＰＣ）の動作について説明する。ＣＰＣ
は、データ構造を送信または受信するためコマンドを発
行するシステムである。第３部Ｃはメッセージの引渡し
をするハードウェアと、結合機構（ＣＦ）の動作につい
て説明する。ＣＦは受信されたデータ構造を書込むまた
は先にＣＦに格納されたデータ構造を読取ることをＣＦ
に要求するコマンドをＣＰＣから受信するシステムであ
る。最後の部分Ｄはリンク・ビット・エラーからの回復
について説明する。
【００４７】好適な実施例は、ＣＰＣとＣＦの両方で同
じリンク・アダプタ・ハードウェアを使用するが、この
ハードウェアはＣＰＣとＣＦでは動作が異なる。
じリンク・アダプタ・ハードウェアを使用するが、この
ハードウェアはＣＰＣとＣＦでは動作が異なる。
【００４８】"アドレス"と"ポインタ"という用語はそれ
ぞれ、メモリ内の位置を指定するフィールドの意味に用
いる。実アドレス、仮想アドレス、直接アドレス、また
は間接アドレスが含まれる。仮想アドレス指定または間
接アドレス指定のいずれかが使用できる。
ぞれ、メモリ内の位置を指定するフィールドの意味に用
いる。実アドレス、仮想アドレス、直接アドレス、また
は間接アドレスが含まれる。仮想アドレス指定または間
接アドレス指定のいずれかが使用できる。
【００４９】メッセージを引き渡すためのリンク・プロ
トコルについての説明：まず図１を参照する。２つのコ
ンピュータ要素１０２、１０４の間でデータを通信する
物理リンクが示してある。コンピュータ要素という用語
は、他のコンピュータ要素によって共有されるコンピュ
ータ・メモリの意味を含む。いずれの場合もコンピュー
タ要素１０２、１０４は、光ファイバ・バス１０８を含
むシステム間チャネル・リンク１０６によって接続され
る。光ファイバ・バス１０８はファイバ・ペア１１０で
形成される。ファイバ・ペアは２つの光ファイバを含
み、１つはデータを１０２から１０４へ転送するため、
もう１つはデータを１０４から１０２へ転送するため用
いられる。ファイバ・ペア１１０は、リンクの両端に位
置するトランシーバ（ＴＣＶＲ）１１２、１１４によっ
てコンピュータ要素１０２、１０４に接続される。トラ
ンシーバ１１２、１１４はそれぞれトランスミッタ・ユ
ニットとレシーバ・ユニットを含む。
トコルについての説明：まず図１を参照する。２つのコ
ンピュータ要素１０２、１０４の間でデータを通信する
物理リンクが示してある。コンピュータ要素という用語
は、他のコンピュータ要素によって共有されるコンピュ
ータ・メモリの意味を含む。いずれの場合もコンピュー
タ要素１０２、１０４は、光ファイバ・バス１０８を含
むシステム間チャネル・リンク１０６によって接続され
る。光ファイバ・バス１０８はファイバ・ペア１１０で
形成される。ファイバ・ペアは２つの光ファイバを含
み、１つはデータを１０２から１０４へ転送するため、
もう１つはデータを１０４から１０２へ転送するため用
いられる。ファイバ・ペア１１０は、リンクの両端に位
置するトランシーバ（ＴＣＶＲ）１１２、１１４によっ
てコンピュータ要素１０２、１０４に接続される。トラ
ンシーバ１１２、１１４はそれぞれトランスミッタ・ユ
ニットとレシーバ・ユニットを含む。
【００５０】光ファイバ・バス１０８上のデータ・トラ
フィックは全てコンピュータ要素１０２、１０４の間の
メッセージの引き渡しをサポートする。メッセージのタ
イプの１つは、コンピュータ要素１０２からコンピュー
タ要素１０４に送られるコマンドで、これは１０４によ
る読取りまたは書込みの操作を要求する。本発明は、コ
マンド・リクエストに関係するデータを扱い、データは
コンピュータ要素１０２からコンピュータ要素１０４に
送られる（要素１０４での書込み操作）かまたは、コン
ピュータ要素１０４からコンピュータ要素１０２に送ら
れる（要素１０４での読取り操作）かのいずれかであ
る。
フィックは全てコンピュータ要素１０２、１０４の間の
メッセージの引き渡しをサポートする。メッセージのタ
イプの１つは、コンピュータ要素１０２からコンピュー
タ要素１０４に送られるコマンドで、これは１０４によ
る読取りまたは書込みの操作を要求する。本発明は、コ
マンド・リクエストに関係するデータを扱い、データは
コンピュータ要素１０２からコンピュータ要素１０４に
送られる（要素１０４での書込み操作）かまたは、コン
ピュータ要素１０４からコンピュータ要素１０２に送ら
れる（要素１０４での読取り操作）かのいずれかであ
る。
【００５１】データが転送された後、応答が被指令コン
ピュータ要素１０４から指令コンピュータ要素１０２に
送られる。コマンド・リクエスト、データ及び応答を含
むメッセージが両方のコンピュータ要素にあるバッファ
に格納される。リクエスト、データまたは応答を転送す
るためには、コンピュータ要素１０２、１０４に転送バ
ッファ１１６、１２２及び受信バッファ１１８、１２０
が必要である。転送バッファ１１６、１２２は主プロセ
ッサ・メモリを含めて、転送側コンピュータ要素１０
２、１０４のどこに置いてもよいことは理解されたい。
また受信バッファ１１８、１２０は常にトランシーバ１
１２、１１４によってすぐにアクセスできなければなら
ないことも理解されたい。
ピュータ要素１０４から指令コンピュータ要素１０２に
送られる。コマンド・リクエスト、データ及び応答を含
むメッセージが両方のコンピュータ要素にあるバッファ
に格納される。リクエスト、データまたは応答を転送す
るためには、コンピュータ要素１０２、１０４に転送バ
ッファ１１６、１２２及び受信バッファ１１８、１２０
が必要である。転送バッファ１１６、１２２は主プロセ
ッサ・メモリを含めて、転送側コンピュータ要素１０
２、１０４のどこに置いてもよいことは理解されたい。
また受信バッファ１１８、１２０は常にトランシーバ１
１２、１１４によってすぐにアクセスできなければなら
ないことも理解されたい。
【００５２】従って、受信バッファ１１８、１２０は、
通常はチャネル専用の記憶アレイとして実現され、コン
ピュータ要素１０２、１０４内の異なる多くの要素間で
アクセスが共有される主プロセッサ・メモリにはない。
通常はチャネル専用の記憶アレイとして実現され、コン
ピュータ要素１０２、１０４内の異なる多くの要素間で
アクセスが共有される主プロセッサ・メモリにはない。
【００５３】データを持つ完全なメッセージを処理する
には、コンピュータ要素１０２、１０４両方でバッファ
を使用する必要がある。メッセージを開始するコンピュ
ータ要素は発信側であり、メッセージを処理するコンピ
ュータ要素は受信側である。図２は双方向リンクの両側
の複数のバッファを示す。例えばチャネルＡ２０２から
チャネルＢ２０４にデータを持つメッセージを引き渡す
には、ブロック２０６に示したチャネルＡの発信側バッ
ファ０−Ｎと、ブロック２０８に示したチャネルＢの受
信側バッファ０−Ｎを使用する必要がある。セット２０
６、２０８のバッファの各グループは"バッファ・セッ
ト"と呼ばれる。メッセージが送られるとき、発信側バ
ッファのリクエスト領域２１０にコマンド・リクエスト
がロードされ、リクエストはリンクを通して受信側バッ
ファ・リクエスト領域２１６に送られる。データが転送
される場合、データは書込み操作のために発信側バッフ
ァ・データ領域２１４から受信側バッファ・データ領域
２２０に送られるか、または読取り操作のため、受信側
バッファ・データ領域２２０から発信側バッファ・デー
タ領域２１４に送られるか、いずれかである。
には、コンピュータ要素１０２、１０４両方でバッファ
を使用する必要がある。メッセージを開始するコンピュ
ータ要素は発信側であり、メッセージを処理するコンピ
ュータ要素は受信側である。図２は双方向リンクの両側
の複数のバッファを示す。例えばチャネルＡ２０２から
チャネルＢ２０４にデータを持つメッセージを引き渡す
には、ブロック２０６に示したチャネルＡの発信側バッ
ファ０−Ｎと、ブロック２０８に示したチャネルＢの受
信側バッファ０−Ｎを使用する必要がある。セット２０
６、２０８のバッファの各グループは"バッファ・セッ
ト"と呼ばれる。メッセージが送られるとき、発信側バ
ッファのリクエスト領域２１０にコマンド・リクエスト
がロードされ、リクエストはリンクを通して受信側バッ
ファ・リクエスト領域２１６に送られる。データが転送
される場合、データは書込み操作のために発信側バッフ
ァ・データ領域２１４から受信側バッファ・データ領域
２２０に送られるか、または読取り操作のため、受信側
バッファ・データ領域２２０から発信側バッファ・デー
タ領域２１４に送られるか、いずれかである。
【００５４】各データ・バッファ領域の長さは、様々な
リンク・データ・ブロック長に対応できる。ブロック長
は常に２の累乗であり、最大でバッファ・データ領域２
１４、２２０の全長である。データ転送はコマンド・リ
クエストへの応答に必要になることがある。また２つ以
上のリンク・フレームと、リンク上で２回以上の交換が
必要になることもある。データ転送が完了した後、受信
側バッファ応答領域２１８に制御応答がロードされ、指
令システムのリンクを通して発信側バッファ応答領域２
１２に送られ、コマンドが被指令システムによって正常
に完了したかどうかが示される。
リンク・データ・ブロック長に対応できる。ブロック長
は常に２の累乗であり、最大でバッファ・データ領域２
１４、２２０の全長である。データ転送はコマンド・リ
クエストへの応答に必要になることがある。また２つ以
上のリンク・フレームと、リンク上で２回以上の交換が
必要になることもある。データ転送が完了した後、受信
側バッファ応答領域２１８に制御応答がロードされ、指
令システムのリンクを通して発信側バッファ応答領域２
１２に送られ、コマンドが被指令システムによって正常
に完了したかどうかが示される。
【００５５】リンクの一端からもう一端へ転送される情
報は全て、リンクのいずれかの方向に転送されるリンク
・フレームに含まれる。この情報は常に特定のバッファ
領域をターゲットにし、ターゲット情報はフレーム内の
リンク制御ワードに含まれる。このターゲット情報によ
り、フレームを任意の順序でリンクを通して多重化する
ことができる。図２の例で、チャネルＡはバッファ・セ
ット１の書込みコマンド、これに続くバッファ・セット
０の書込みデータ・フレーム、これに続くバッファ・セ
ット０の制御応答等を送ることができる。コンピュータ
要素は確立されるリンクの数とタイプに応じて、いろい
ろな数の発信側、受信側のバッファを動的にセット・ア
ップできることに注意されたい。
報は全て、リンクのいずれかの方向に転送されるリンク
・フレームに含まれる。この情報は常に特定のバッファ
領域をターゲットにし、ターゲット情報はフレーム内の
リンク制御ワードに含まれる。このターゲット情報によ
り、フレームを任意の順序でリンクを通して多重化する
ことができる。図２の例で、チャネルＡはバッファ・セ
ット１の書込みコマンド、これに続くバッファ・セット
０の書込みデータ・フレーム、これに続くバッファ・セ
ット０の制御応答等を送ることができる。コンピュータ
要素は確立されるリンクの数とタイプに応じて、いろい
ろな数の発信側、受信側のバッファを動的にセット・ア
ップできることに注意されたい。
【００５６】この実施例に用いられるフレーム形式を図
３に示す。フレームが転送されないときは、リンクでア
イドル・ワード（ＩＤＬＥ）３１０が連続的に送られ
る。フレームが転送されるときは、フレームはリンク制
御ワード（ＬＣ）３０２であるデータ・ワードで始ま
る。図４にリンク制御ワード３０２の様々なフィールド
を示す。これらのフィールドはフレームの形式とタイプ
を識別し、バッファ・セット領域を指定し、トランシー
バとリンクの状態を制御する。
３に示す。フレームが転送されないときは、リンクでア
イドル・ワード（ＩＤＬＥ）３１０が連続的に送られ
る。フレームが転送されるときは、フレームはリンク制
御ワード（ＬＣ）３０２であるデータ・ワードで始ま
る。図４にリンク制御ワード３０２の様々なフィールド
を示す。これらのフィールドはフレームの形式とタイプ
を識別し、バッファ・セット領域を指定し、トランシー
バとリンクの状態を制御する。
【００５７】図３のフレームはまたリンク制御ＣＲＣ
（巡回冗長検査）ワード３０４とこれに続くリンク制御
ワードを持つ。リンク制御ＣＲＣワード３０４は、従来
はリンク制御ワードの値から生成される。リンク制御Ｃ
ＲＣワードはレシーバでチェックされ、受信フレームの
リンク制御ワードの有効性がテストされる。
（巡回冗長検査）ワード３０４とこれに続くリンク制御
ワードを持つ。リンク制御ＣＲＣワード３０４は、従来
はリンク制御ワードの値から生成される。リンク制御Ｃ
ＲＣワードはレシーバでチェックされ、受信フレームの
リンク制御ワードの有効性がテストされる。
【００５８】ＣＲＣフィールド３０４には情報フィール
ド３０６が続き、これに情報フィールドＣＲＣワード３
０８が続く。情報フィールドＣＲＣワードは、従来は情
報フィールド３０６の値から生成される。情報フィール
ドＣＲＣワードは、レシーバでチェックされ、受信フレ
ームの情報フィールドの有効性がテストされる。
ド３０６が続き、これに情報フィールドＣＲＣワード３
０８が続く。情報フィールドＣＲＣワードは、従来は情
報フィールド３０６の値から生成される。情報フィール
ドＣＲＣワードは、レシーバでチェックされ、受信フレ
ームの情報フィールドの有効性がテストされる。
【００５９】制御フィールドと情報フィールドの２種類
のフレームがある。制御フィールドは情報フィールドを
持たない。制御フィールドのいくつかのタイプは、リン
ク制御ワード３０２とリンク制御ＣＲＣワード３０４し
か含まない。情報フィールドはリンク制御ワード３０
２、リンク制御ＣＲＣワード３０４、情報フィールド３
０６、及び情報ＣＲＣワード３０８を持つ。情報フィー
ルド３０６は、例えば１個乃至１０２４個のワードを保
持する。情報フィールドは、リンクの一端のバッファ・
セット領域から、もう一端のバッファ・セット領域に送
られた情報を保持する。
のフレームがある。制御フィールドは情報フィールドを
持たない。制御フィールドのいくつかのタイプは、リン
ク制御ワード３０２とリンク制御ＣＲＣワード３０４し
か含まない。情報フィールドはリンク制御ワード３０
２、リンク制御ＣＲＣワード３０４、情報フィールド３
０６、及び情報ＣＲＣワード３０８を持つ。情報フィー
ルド３０６は、例えば１個乃至１０２４個のワードを保
持する。情報フィールドは、リンクの一端のバッファ・
セット領域から、もう一端のバッファ・セット領域に送
られた情報を保持する。
【００６０】図４はリンク制御ワード３０２の詳細を示
す。形式ビット４０２はフレームが情報フィールド３０
６を保持しているかどうかを示す。コマンド・リクエス
ト、応答、及びデータのフレームは全て情報フィールド
を持ち、確認フレームと拒否フレームは情報フィールド
を持たない。"タイプ"・フィールド４０４はリクエス
ト、応答またはデータ・フレームを指定する。バッファ
・セット番号４０６は、どのバッファ・セットがターゲ
ットかを指定する。Ａビット４０８には２つの用途があ
る。コマンド・リクエスト・フレームでは、Ａビット状
態はデータ・フレームが続くことを示し（被指令システ
ムでは書込み操作）、応答フレームでは、Ａビット状態
はデータ・フレームが応答フレームの前に付くことを示
す（読取り操作）。データ・フレームでは、Ａビット状
態は続くデータ・フレームが残っていることを示す。
す。形式ビット４０２はフレームが情報フィールド３０
６を保持しているかどうかを示す。コマンド・リクエス
ト、応答、及びデータのフレームは全て情報フィールド
を持ち、確認フレームと拒否フレームは情報フィールド
を持たない。"タイプ"・フィールド４０４はリクエス
ト、応答またはデータ・フレームを指定する。バッファ
・セット番号４０６は、どのバッファ・セットがターゲ
ットかを指定する。Ａビット４０８には２つの用途があ
る。コマンド・リクエスト・フレームでは、Ａビット状
態はデータ・フレームが続くことを示し（被指令システ
ムでは書込み操作）、応答フレームでは、Ａビット状態
はデータ・フレームが応答フレームの前に付くことを示
す（読取り操作）。データ・フレームでは、Ａビット状
態は続くデータ・フレームが残っていることを示す。
【００６１】特定のバッファに転送された情報は２つ以
上のフレームから受信できる。あるバッファ領域で最初
のフレームは常に開始ビット４１０がＬＣワード３０２
でオン状態にセットされ、このビットのオン状態はカウ
ント・フィールド４１２の有効性を示す。カウントは、
データ・フレームでバッファに転送される２５６バイト
・グループの総数を示し、このカウントは、現在転送さ
れているフレームの長さは示さない。トランスミッタは
フレームの終わりに情報フィールド３０６の任意の２５
６バイト境界でＣＲＣワード３０８を付けることができ
る。トランスミッタがバッファへの転送を再開すると
き、トランスミッタは新しいフレームを、リンク制御ワ
ードの開始ビット４１０が０にリセットされた状態で始
める。開始ビットの０値は、このフレームが同じバッフ
ァをターゲットにした前のフレームの情報フィールドの
続きである情報フィールドを保持することを示す。レシ
ーバは、全てのフレームで転送された２５６バイト・グ
ループの総数が受信され、最初のフレームのリンク制御
ワードで転送されたカウント４１２を満足したとき、情
報が全て受信されたことを認識する。バッファ領域は、
１から総数２５６バイトのグループのまで任意個数のフ
レームによって転送できる。例えば１０２４バイトのバ
ッファ領域は１から４までの任意個数のフレームで転送
できる。
上のフレームから受信できる。あるバッファ領域で最初
のフレームは常に開始ビット４１０がＬＣワード３０２
でオン状態にセットされ、このビットのオン状態はカウ
ント・フィールド４１２の有効性を示す。カウントは、
データ・フレームでバッファに転送される２５６バイト
・グループの総数を示し、このカウントは、現在転送さ
れているフレームの長さは示さない。トランスミッタは
フレームの終わりに情報フィールド３０６の任意の２５
６バイト境界でＣＲＣワード３０８を付けることができ
る。トランスミッタがバッファへの転送を再開すると
き、トランスミッタは新しいフレームを、リンク制御ワ
ードの開始ビット４１０が０にリセットされた状態で始
める。開始ビットの０値は、このフレームが同じバッフ
ァをターゲットにした前のフレームの情報フィールドの
続きである情報フィールドを保持することを示す。レシ
ーバは、全てのフレームで転送された２５６バイト・グ
ループの総数が受信され、最初のフレームのリンク制御
ワードで転送されたカウント４１２を満足したとき、情
報が全て受信されたことを認識する。バッファ領域は、
１から総数２５６バイトのグループのまで任意個数のフ
レームによって転送できる。例えば１０２４バイトのバ
ッファ領域は１から４までの任意個数のフレームで転送
できる。
【００６２】実施例は順序番号を与えないが、各フレー
ムは後のフレーム及び前のフレームとインターロックさ
れる。インターロックはリンクのプロトコルによって行
われる。例えば、あるバッファ・セットの各メッセージ
はコマンド・リクエスト・フレームで始まり、これにデ
ータ・フレーム、そして応答フレームが続く。これらの
タイプのフレームはそれぞれ一意のリンク制御ワードを
持つ。各フレームが異なるバッファ・セット領域をター
ゲットにすることがあるからである。図５、図６にプロ
トコルを示す。
ムは後のフレーム及び前のフレームとインターロックさ
れる。インターロックはリンクのプロトコルによって行
われる。例えば、あるバッファ・セットの各メッセージ
はコマンド・リクエスト・フレームで始まり、これにデ
ータ・フレーム、そして応答フレームが続く。これらの
タイプのフレームはそれぞれ一意のリンク制御ワードを
持つ。各フレームが異なるバッファ・セット領域をター
ゲットにすることがあるからである。図５、図６にプロ
トコルを示す。
【００６３】図５は３つの動作例を示す。最初の例は"
情報データなし"の例で、データ転送のないコマンド・
リクエスト・フレームと応答フレームを表す。この例
で、発信側システム５０２（指令システム）はリクエス
トをメッセージ・コマンド・ブロック（ＭＣＢ）フレー
ム５０６で受信側システム５０４（被指令システム）に
送る。このフレームのＬＣ３０２はそのＡビット４０８
が０にセットされる。後に続くデータがないからであ
る。リクエスト・フレームが処理された後、受信側シス
テム５０４は応答をメッセージ応答ブロック（ＭＲＢ）
フレーム５０８で送る。このフレームのＬＣもＡビット
が０にセットされる。応答フレームの前に付くデータは
ないからである。
情報データなし"の例で、データ転送のないコマンド・
リクエスト・フレームと応答フレームを表す。この例
で、発信側システム５０２（指令システム）はリクエス
トをメッセージ・コマンド・ブロック（ＭＣＢ）フレー
ム５０６で受信側システム５０４（被指令システム）に
送る。このフレームのＬＣ３０２はそのＡビット４０８
が０にセットされる。後に続くデータがないからであ
る。リクエスト・フレームが処理された後、受信側シス
テム５０４は応答をメッセージ応答ブロック（ＭＲＢ）
フレーム５０８で送る。このフレームのＬＣもＡビット
が０にセットされる。応答フレームの前に付くデータは
ないからである。
【００６４】図５の第２の例は、１つのリンク・データ
・ブロックの受信側システムの書込み操作である。この
例でＭＣＢフレーム５１０のＡビットは０にセットされ
る。後に続くリンク・データ・ブロックが少なくとも１
つあるからである。受信側がリクエスト・フレームとそ
れに関連したデータを処理した後、受信側はＭＲＢを含
む応答フレーム５１４を送る。ＭＲＢフレームのＡビッ
トは０にセットされる。応答の前に続くデータ・フレー
ムはないからである。図５の第３の最後の例は、１つの
リンク・データ・ブロック・フレームを持つ読取り操作
である。この例でＭＣＢフレーム５１６はＡビットが０
にセットされる。後に続くデータ・フレームがないから
である。受信側システムはリクエスト・フレームを処理
し、リンク・データ・ブロック（ＤＡＴＡ）・フレーム
５１８を返す。このＤＡＴＡフレームのＡビットは０に
セットされる。後に続くデータ領域がないからである。
受信側システムはＤＡＴＡフレームを送った後、応答
（ＭＲＢ）フレーム５２０を送る。このＭＲＢフレーム
のＡビットは１にセットされる。応答フレームの前に少
なくとも１つのリンク・データ・ブロックが付くからで
ある。
・ブロックの受信側システムの書込み操作である。この
例でＭＣＢフレーム５１０のＡビットは０にセットされ
る。後に続くリンク・データ・ブロックが少なくとも１
つあるからである。受信側がリクエスト・フレームとそ
れに関連したデータを処理した後、受信側はＭＲＢを含
む応答フレーム５１４を送る。ＭＲＢフレームのＡビッ
トは０にセットされる。応答の前に続くデータ・フレー
ムはないからである。図５の第３の最後の例は、１つの
リンク・データ・ブロック・フレームを持つ読取り操作
である。この例でＭＣＢフレーム５１６はＡビットが０
にセットされる。後に続くデータ・フレームがないから
である。受信側システムはリクエスト・フレームを処理
し、リンク・データ・ブロック（ＤＡＴＡ）・フレーム
５１８を返す。このＤＡＴＡフレームのＡビットは０に
セットされる。後に続くデータ領域がないからである。
受信側システムはＤＡＴＡフレームを送った後、応答
（ＭＲＢ）フレーム５２０を送る。このＭＲＢフレーム
のＡビットは１にセットされる。応答フレームの前に少
なくとも１つのリンク・データ・ブロックが付くからで
ある。
【００６５】図６は複数のリンク・データ・フレームを
転送する２つの例を示す。最初の例で、２つのリンク・
データ・ブロックを転送する「書込み」操作がコマンド
発信側によって実行される。１つのリンク・データ・ブ
ロックの例と同様、ＭＣＢフレーム６０２と第１リンク
・データ・ブロック・フレーム６０４が発信側によって
送られる。この第１リンク・データ・ブロック・フレー
ム６０４はＡビットが１にセットされ、後に続くリンク
・データ・ブロック・フレームがあることが示される。
受信側システムは第１データ・フレームを処理し、それ
に保持されたデータ・ブロックをその主メモリに移動さ
せ（後述）、次のデータ・フレームの次のリンク・デー
タ・ブロックを受信するためにバッファ領域を空ける。
次に受信側は確認（ＡＣＫ）フレーム６０６を発信側シ
ステムに送り、最後のフレームが正常に受信されたこと
を示す。ＡＣＫフレームは情報フィールド３０６を保持
せず、そのＬＣワードはバッファ・セットを識別する。
発信側システムはＡＣＫフレームに応答するため、次の
（最後の）リンク・データ・ブロック（ＤＡＴＡ）フレ
ーム６０８を送る。このＤＡＴＡフレームのＡビットは
０にセットされる。後に続くリンク・データ・ブロック
・フレームがないからである。受信側は、リクエストと
それに関連するデータを処理した後、応答、ＭＲＢフレ
ーム６１０を送る。ＭＲＢフレームはＡビットが、１つ
のリンク・データ・ブロックの書込みの例と同様、オフ
である。
転送する２つの例を示す。最初の例で、２つのリンク・
データ・ブロックを転送する「書込み」操作がコマンド
発信側によって実行される。１つのリンク・データ・ブ
ロックの例と同様、ＭＣＢフレーム６０２と第１リンク
・データ・ブロック・フレーム６０４が発信側によって
送られる。この第１リンク・データ・ブロック・フレー
ム６０４はＡビットが１にセットされ、後に続くリンク
・データ・ブロック・フレームがあることが示される。
受信側システムは第１データ・フレームを処理し、それ
に保持されたデータ・ブロックをその主メモリに移動さ
せ（後述）、次のデータ・フレームの次のリンク・デー
タ・ブロックを受信するためにバッファ領域を空ける。
次に受信側は確認（ＡＣＫ）フレーム６０６を発信側シ
ステムに送り、最後のフレームが正常に受信されたこと
を示す。ＡＣＫフレームは情報フィールド３０６を保持
せず、そのＬＣワードはバッファ・セットを識別する。
発信側システムはＡＣＫフレームに応答するため、次の
（最後の）リンク・データ・ブロック（ＤＡＴＡ）フレ
ーム６０８を送る。このＤＡＴＡフレームのＡビットは
０にセットされる。後に続くリンク・データ・ブロック
・フレームがないからである。受信側は、リクエストと
それに関連するデータを処理した後、応答、ＭＲＢフレ
ーム６１０を送る。ＭＲＢフレームはＡビットが、１つ
のリンク・データ・ブロックの書込みの例と同様、オフ
である。
【００６６】図６の第２の例は、それぞれデータ・ブロ
ックを持つ２つのデータ・フレームを受信側システムか
ら発信側システムへ転送する「読取り」操作である。発
信側システムはＭＣＢフレーム６１２を送ることによっ
て操作を開始する。受信側は、リンク・データ・ブロッ
ク・フレーム（ＤＡＴＡ）６１４を返すことによって応
答する。このＤＡＴＡフレームのＡビットはオンで、少
なくとももう１つのデータ・ブロック・フレームが後に
続くことを示す。発信側がリンク・データ・ブロックを
受信し、その主メモリに移動させるとバッファ領域は空
き、次のフレームの次のリンク・データ・ブロックを受
信できるようになる。発信側は確認（ＡＣＫ）６１６を
送り、最後のデータ・フレームが正常に受信されたこと
を示す。（ＡＣＫフレーム６１６は書込みの場合のＡＣ
Ｋフレーム６０６と同様である。）受信側はＡＣＫに応
答するため、次のリンク・データ・ブロック・フレーム
（ＤＡＴＡ）６１８を発信側システムに送る。このＤＡ
ＴＡフレームのＡビットはオフで、最後のリンク・デー
タ・ブロックが保持されることが示される。受信側はＤ
ＡＴＡフレームを送った後、応答（ＭＲＢ）フレーム５
２０を送る。このＭＲＢフレームのＡビットは１にセッ
トされる。少なくとも１つのリンク・データ・ブロック
が応答の前に続くからである。
ックを持つ２つのデータ・フレームを受信側システムか
ら発信側システムへ転送する「読取り」操作である。発
信側システムはＭＣＢフレーム６１２を送ることによっ
て操作を開始する。受信側は、リンク・データ・ブロッ
ク・フレーム（ＤＡＴＡ）６１４を返すことによって応
答する。このＤＡＴＡフレームのＡビットはオンで、少
なくとももう１つのデータ・ブロック・フレームが後に
続くことを示す。発信側がリンク・データ・ブロックを
受信し、その主メモリに移動させるとバッファ領域は空
き、次のフレームの次のリンク・データ・ブロックを受
信できるようになる。発信側は確認（ＡＣＫ）６１６を
送り、最後のデータ・フレームが正常に受信されたこと
を示す。（ＡＣＫフレーム６１６は書込みの場合のＡＣ
Ｋフレーム６０６と同様である。）受信側はＡＣＫに応
答するため、次のリンク・データ・ブロック・フレーム
（ＤＡＴＡ）６１８を発信側システムに送る。このＤＡ
ＴＡフレームのＡビットはオフで、最後のリンク・デー
タ・ブロックが保持されることが示される。受信側はＤ
ＡＴＡフレームを送った後、応答（ＭＲＢ）フレーム５
２０を送る。このＭＲＢフレームのＡビットは１にセッ
トされる。少なくとも１つのリンク・データ・ブロック
が応答の前に続くからである。
【００６７】図５、図６の例では、１つのバッファ・セ
ットを使用した１つの操作しか示していないが、複数の
バッファ・セットをリンクによって同時に使用できるこ
と、また、リンク上のトラフィックは、複数のバッファ
・セットに送られたフレームをインタリーブできること
は理解されたい。
ットを使用した１つの操作しか示していないが、複数の
バッファ・セットをリンクによって同時に使用できるこ
と、また、リンク上のトラフィックは、複数のバッファ
・セットに送られたフレームをインタリーブできること
は理解されたい。
【００６８】図３に戻るが、ＬＣワード３０２と情報フ
ィールド３０６は、フレームについて独立したエラー・
チェック機能を持つ。このチェックは、シリアル転送の
データのエンコーディング（８ビット／１０ビット・コ
ード）及びＣＲＣフィールド３０４、３０８により実現
される。通常、転送エラーは一度に数ビットにしか影響
を与えず、転送エラーにより同じフレームのＬＣワード
３０２及び情報フィールド３０６が破壊される可能性は
小さい。ＬＣワードがエラーの場合はフレーム全体が失
われるとみなされる。レシーバは、フレーム・タイプ、
バッファ・セット番号等を含めて、フレームについて何
も認識しないからである。ＬＣワードがエラーでなく、
情報フィールドだけがエラーの場合はＬＣワードは、破
壊されたフレームのレシーバに、破壊されたフレームの
再送をセンダに依頼するのに充分な情報を提供する。情
報フィールドは通常はＬＣワードよりかなり長いので、
転送エラーが情報フィールドに影響を与え、ＬＣワード
には影響を与えない可能性は大きくなる。つまりフレー
ムに影響を与えるほとんどの転送エラーは、ＬＣワード
により提供される情報を使用してリトライができる。図
７に、リンク・データ・ブロック・フレーム（ＤＡＴ
Ａ）７０４にエラーのある「書込み」操作を示す。受信
側はエラーを検出し、拒否フレーム（ＲＥＪ）７０６を
発信側に送り返し、リンク・データ・ブロックの再送を
要求する。次に発信側システムはリンク・データ・ブロ
ック７０８を再送する。
ィールド３０６は、フレームについて独立したエラー・
チェック機能を持つ。このチェックは、シリアル転送の
データのエンコーディング（８ビット／１０ビット・コ
ード）及びＣＲＣフィールド３０４、３０８により実現
される。通常、転送エラーは一度に数ビットにしか影響
を与えず、転送エラーにより同じフレームのＬＣワード
３０２及び情報フィールド３０６が破壊される可能性は
小さい。ＬＣワードがエラーの場合はフレーム全体が失
われるとみなされる。レシーバは、フレーム・タイプ、
バッファ・セット番号等を含めて、フレームについて何
も認識しないからである。ＬＣワードがエラーでなく、
情報フィールドだけがエラーの場合はＬＣワードは、破
壊されたフレームのレシーバに、破壊されたフレームの
再送をセンダに依頼するのに充分な情報を提供する。情
報フィールドは通常はＬＣワードよりかなり長いので、
転送エラーが情報フィールドに影響を与え、ＬＣワード
には影響を与えない可能性は大きくなる。つまりフレー
ムに影響を与えるほとんどの転送エラーは、ＬＣワード
により提供される情報を使用してリトライができる。図
７に、リンク・データ・ブロック・フレーム（ＤＡＴ
Ａ）７０４にエラーのある「書込み」操作を示す。受信
側はエラーを検出し、拒否フレーム（ＲＥＪ）７０６を
発信側に送り返し、リンク・データ・ブロックの再送を
要求する。次に発信側システムはリンク・データ・ブロ
ック７０８を再送する。
【００６９】図８に、システム間チャネル・リンク８０
６によって結合機構８０４（被指令システム）に接続さ
れた中央処理コンプレックス８０２（指令システム）を
示す。中央処理コンプレックス８０２は、その接続をシ
ステム間チャネル・リンク８０６に提供する"センダ"の
システム間チャネル８０８を含む。結合機構は、その接
続をシステム間チャネル・リンクに提供する"レシーバ"
のシステム間チャネル８１０を含む。中央処理コンプレ
ックス８０２と結合機構８０４は両方ともメモリ（それ
ぞれ８１２、８１４）を持つ。
６によって結合機構８０４（被指令システム）に接続さ
れた中央処理コンプレックス８０２（指令システム）を
示す。中央処理コンプレックス８０２は、その接続をシ
ステム間チャネル・リンク８０６に提供する"センダ"の
システム間チャネル８０８を含む。結合機構は、その接
続をシステム間チャネル・リンクに提供する"レシーバ"
のシステム間チャネル８１０を含む。中央処理コンプレ
ックス８０２と結合機構８０４は両方ともメモリ（それ
ぞれ８１２、８１４）を持つ。
【００７０】中央処理コンプレックスの説明：コンピュ
ータ間でメッセージを転送するため用いられるリンク・
プロトコルについて説明してきたが、ここで、主記憶域
（メモリ９０２）を共有する複数のプロセッサ９０４を
含む中央処理コンプレックス（ＣＰＣ）の詳細について
述べる。図９は中央処理コンプレックスの内部を示す。
メモリ９０２はプロセッサ９０４に接続され、プロセッ
サ９０４はＣＰＵ（中央処理システム）またはＳＡＰ
（支援補助プロセッサ）等である。システム間チャネル
（ＩＳＣ）はメモリ９０２とプロセッサ９０４の両方に
接続されたデータ・ムーバ９０６を含む。データ・ムー
バ９０６はまたリンク・コントローラ９０８、及び結合
機構に接続するハードウェア・システム間チャネル・リ
ンク（ＩＳＣリンク）９１０に接続される。
ータ間でメッセージを転送するため用いられるリンク・
プロトコルについて説明してきたが、ここで、主記憶域
（メモリ９０２）を共有する複数のプロセッサ９０４を
含む中央処理コンプレックス（ＣＰＣ）の詳細について
述べる。図９は中央処理コンプレックスの内部を示す。
メモリ９０２はプロセッサ９０４に接続され、プロセッ
サ９０４はＣＰＵ（中央処理システム）またはＳＡＰ
（支援補助プロセッサ）等である。システム間チャネル
（ＩＳＣ）はメモリ９０２とプロセッサ９０４の両方に
接続されたデータ・ムーバ９０６を含む。データ・ムー
バ９０６はまたリンク・コントローラ９０８、及び結合
機構に接続するハードウェア・システム間チャネル・リ
ンク（ＩＳＣリンク）９１０に接続される。
【００７１】ＣＰＣのプログラムはコマンドを結合機構
に送るため、SEND MESSAGE命令を使用する。SEND MESSA
GE命令が実行される前、ＣＰＣプログラムはメモリ９０
２のその制御ブロックとデータ・ブロックをセット・ア
ップする。これら制御ブロックの１つはメッセージ操作
ブロック（ＭＯＢ）９２０で、これは、メッセージ・ブ
ロック・アドレス・リスト（ＭＢＡＬ）９３２と呼ばれ
る別の制御ブロックのアドレス（MBAL ADDRESS）を含む
エントリのシーケンスを保持する。ＭＯＢ９２０の他の
エントリとして、ＭＢＡＬの長さ（MBAL LENGTHフィー
ルド９２４）、各メッセージ・データ・ブロックの長さ
（BLOCK LENGTHフィールド９２６）、及びデータ転送の
方向（DIRECTIONフィールド９２８）がある。
に送るため、SEND MESSAGE命令を使用する。SEND MESSA
GE命令が実行される前、ＣＰＣプログラムはメモリ９０
２のその制御ブロックとデータ・ブロックをセット・ア
ップする。これら制御ブロックの１つはメッセージ操作
ブロック（ＭＯＢ）９２０で、これは、メッセージ・ブ
ロック・アドレス・リスト（ＭＢＡＬ）９３２と呼ばれ
る別の制御ブロックのアドレス（MBAL ADDRESS）を含む
エントリのシーケンスを保持する。ＭＯＢ９２０の他の
エントリとして、ＭＢＡＬの長さ（MBAL LENGTHフィー
ルド９２４）、各メッセージ・データ・ブロックの長さ
（BLOCK LENGTHフィールド９２６）、及びデータ転送の
方向（DIRECTIONフィールド９２８）がある。
【００７２】ＭＢＡＬ９３２は、ここではメッセージ・
ブロック・アドレス・ワード（ＭＢＡＷ）９３６と呼ば
れるメッセージ・データ・ブロック９３４のアドレスを
含む、順次エントリ９３６のリストを保持する。ＭＢＡ
Ｗはそれぞれ、メモリ９０２のどこかにある記憶ブロッ
クを見つける。本発明の実施例では、ＭＢＡＬは最大１
６のエントリを保持することができる（ＭＢＡＬは任意
個数のエントリを持つことができる）。メッセージ・デ
ータ・ブロック９３４はそれぞれ、２５６バイト、５１
２バイト、１０２４バイト、２０４８バイトまたは４０
９６バイトの長さである（それぞれ２の累乗）。
ブロック・アドレス・ワード（ＭＢＡＷ）９３６と呼ば
れるメッセージ・データ・ブロック９３４のアドレスを
含む、順次エントリ９３６のリストを保持する。ＭＢＡ
Ｗはそれぞれ、メモリ９０２のどこかにある記憶ブロッ
クを見つける。本発明の実施例では、ＭＢＡＬは最大１
６のエントリを保持することができる（ＭＢＡＬは任意
個数のエントリを持つことができる）。メッセージ・デ
ータ・ブロック９３４はそれぞれ、２５６バイト、５１
２バイト、１０２４バイト、２０４８バイトまたは４０
９６バイトの長さである（それぞれ２の累乗）。
【００７３】制御ブロックとデータ・ブロックがセット
・アップされた後、ＣＰＣプログラムはSEND MESSAGE命
令（従来から知られている命令）を発行する。ＣＰＣプ
ロセッサは、パラメータその他のオペランド情報がメモ
リ（図示なし）にあるSEND MESSAGE命令を実行する。こ
れはシステム間チャネル・ポートとバッファ・セットに
送られる。"データ構造識別子"（構造ＩＤ）がＭＣＢに
追加され、指令システム（結合機構）に特定のデータ構
造が通知される。このデータ構造は、SEND MESSAGE命令
により開始されるデータ転送の対象になる。システム間
チャネル・ポートとバッファ・セットの組み合わせはパ
スと呼ばれる。パスが選択されると、コマンドがＣＰＣ
のデータ・ムーバ９０６に送られ、これにＭＣＢ（図示
なし）をリンク・コントローラ９０８及びリンク９１０
を通して転送することが指示される。ＭＣＢ（メッセー
ジ制御ブロック）を結合機構に送るためのSEND MESSAGE
コマンドの一般動作は従来のとおりである。
・アップされた後、ＣＰＣプログラムはSEND MESSAGE命
令（従来から知られている命令）を発行する。ＣＰＣプ
ロセッサは、パラメータその他のオペランド情報がメモ
リ（図示なし）にあるSEND MESSAGE命令を実行する。こ
れはシステム間チャネル・ポートとバッファ・セットに
送られる。"データ構造識別子"（構造ＩＤ）がＭＣＢに
追加され、指令システム（結合機構）に特定のデータ構
造が通知される。このデータ構造は、SEND MESSAGE命令
により開始されるデータ転送の対象になる。システム間
チャネル・ポートとバッファ・セットの組み合わせはパ
スと呼ばれる。パスが選択されると、コマンドがＣＰＣ
のデータ・ムーバ９０６に送られ、これにＭＣＢ（図示
なし）をリンク・コントローラ９０８及びリンク９１０
を通して転送することが指示される。ＭＣＢ（メッセー
ジ制御ブロック）を結合機構に送るためのSEND MESSAGE
コマンドの一般動作は従来のとおりである。
【００７４】次にＣＰＣプロセッサは別のコマンド（リ
スト・コマンドと呼ばれる）をデータ・ムーバ９０６に
送り、これに、メッセージ・データ・ブロックをリンク
を通して転送するよう指示する。リスト・コマンド命令
のマイクロコードは、ＭＯＢ９２０から数個のパラメー
タを集め、データ・ムーバ９０６のハードウェア・レジ
スタに送る。これには、ＭＢＡＬアドレス・レジスタ
（MBAL ADDRESS）９４０に送られるMBAL ADDRESS９２
０、ＭＢＡＬ長さレジスタ（MBAL LENGTH）９４２に送
られるMBAL LENGTH９２４、ブロック長レジスタ（BLOCK
LENGTH）９４４に送られるBLOCK LENGTH９２６、及び
方向ビット・レジスタ（DIRECTION）９５２に送られるD
IRECTIONビット９２８が含まれる。ここでデータ・ムー
バには、SEND MESSAGE命令に伴うメッセージ・データ・
ブロックを全て、ＣＰＣプロセッサからの援助なしに自
動的に送るため必要な情報がある。
スト・コマンドと呼ばれる）をデータ・ムーバ９０６に
送り、これに、メッセージ・データ・ブロックをリンク
を通して転送するよう指示する。リスト・コマンド命令
のマイクロコードは、ＭＯＢ９２０から数個のパラメー
タを集め、データ・ムーバ９０６のハードウェア・レジ
スタに送る。これには、ＭＢＡＬアドレス・レジスタ
（MBAL ADDRESS）９４０に送られるMBAL ADDRESS９２
０、ＭＢＡＬ長さレジスタ（MBAL LENGTH）９４２に送
られるMBAL LENGTH９２４、ブロック長レジスタ（BLOCK
LENGTH）９４４に送られるBLOCK LENGTH９２６、及び
方向ビット・レジスタ（DIRECTION）９５２に送られるD
IRECTIONビット９２８が含まれる。ここでデータ・ムー
バには、SEND MESSAGE命令に伴うメッセージ・データ・
ブロックを全て、ＣＰＣプロセッサからの援助なしに自
動的に送るため必要な情報がある。
【００７５】ここで述べた実施例で、ＣＰＣのメッセー
ジ・データ・ブロック長は、各データ・フレームの情報
フィールドのリンク・ブロック長と同じにされるが、本
発明では、リンク・ブロック長を任意の値にすることが
でき、２の累乗が望ましい。メッセージ・ブロックとリ
ンク・データ・ブロック（データ・フレーム）の長さ
は、それぞれＣＰＣの同じ長さになるよう選択されるの
で、この詳細な実施例では、ＣＰＣ Ｍ／Ｌ比の値に１
つの値が選択される。この比はＣＰＣブロック長のリン
ク・ブロック長に対する比である。そこで、中央処理コ
ンプレックスでは、プロセッサはムーバ９０６のＭ／Ｌ
ＲＡＴＩＯレジスタ９４６に１つの値をセットする。
ジ・データ・ブロック長は、各データ・フレームの情報
フィールドのリンク・ブロック長と同じにされるが、本
発明では、リンク・ブロック長を任意の値にすることが
でき、２の累乗が望ましい。メッセージ・ブロックとリ
ンク・データ・ブロック（データ・フレーム）の長さ
は、それぞれＣＰＣの同じ長さになるよう選択されるの
で、この詳細な実施例では、ＣＰＣ Ｍ／Ｌ比の値に１
つの値が選択される。この比はＣＰＣブロック長のリン
ク・ブロック長に対する比である。そこで、中央処理コ
ンプレックスでは、プロセッサはムーバ９０６のＭ／Ｌ
ＲＡＴＩＯレジスタ９４６に１つの値をセットする。
【００７６】後で示すが、リンクのもう一端の結合機構
のデータ・ムーバ１００６は、長さがＣＰＣメモリ・ブ
ロックとは異なるＣＦのデータ・メモリ・ブロックを処
理し格納することができ、ＣＦは、ＣＰＣ Ｍ／Ｌ比と
は異なるＣＦ Ｓ／Ｌ比を使用できる。
のデータ・ムーバ１００６は、長さがＣＰＣメモリ・ブ
ロックとは異なるＣＦのデータ・メモリ・ブロックを処
理し格納することができ、ＣＦは、ＣＰＣ Ｍ／Ｌ比と
は異なるＣＦ Ｓ／Ｌ比を使用できる。
【００７７】ＣＰＣデータ・ムーバ９０６に対して、DI
RECTIONビット・レジスタ９５２にセットされるビット
のオン状態によりＣＰＣの「書込み」コマンドが指定さ
れ、このコマンドのデータ・フレームが中央処理コンプ
レックスから結合機構に送られデータ構造としてＣＦメ
モリに書込まれる予定であることが示される。図６の上
半分は、２つのデータ・ブロック・フレームをＣＦに転
送する書込み操作を表す。先に述べたように、コマンド
はリンクを通して送信予定の構造の構造ＩＤを含むＭＣ
Ｂ６０２を送ることによって開始される。次に送られる
フレームは最初のデータ・フレーム６０４である。最初
のデータ・フレームを送る前、データ・ムーバ９０６は
ＣＰＣメモリ９０２から、第１データ・フレーム６０４
で送られる最初のデータ・ブロックを、ＭＢＡＬアドレ
ス９２２がロードされたMBAL ADDRESSレジスタ９４０の
現在の内容を使用してフェッチする。ＭＢＡＬアドレス
は、最初のＭＢＡＷ９３２をフェッチし、それをＭＢＡ
Ｗレジスタ９５０にロードするため用いられる。次にMB
AL ADDRESSレジスタ９４０は、ＭＢＡＬ９３２の次のＭ
ＢＡＷアドレスの位置に増分される。好適な実施例で
は、各データ・ブロック・アドレスは８バイトで、MBAL
ADDRESSレジスタは８つ増分される。データ・ムーバ９
０６はまたMBAL LENGTHレジスタ９４２を１つ増分し、
これは構造の転送に用いられる残りのＭＢＡＷのカウン
トを維持する。この例では、２つのデータ・ブロックが
転送されるので、MBAL LENGTHレジスタ９４２は、リス
ト・コマンドの操作によって２にセットされた。MBAL L
ENGTHレジスタ９４２を減分した後、その値は１であ
る。データ・ムーバ９０６は次に次のＭＢＡＷ９３６を
ＭＢＡＷレジスタ９５０に置き、このレジスタの内容を
使用して、メモリからメッセージ・データ・ブロック９
３４をフェッチする。メッセージ・データ・ブロック９
３４が届くと、データ・ムーバ９０６はMBAL LENGTHレ
ジスタ９４２の内容を調べ、これがデータ構造について
転送される最後のメッセージ・データ・ブロックか確認
する。
RECTIONビット・レジスタ９５２にセットされるビット
のオン状態によりＣＰＣの「書込み」コマンドが指定さ
れ、このコマンドのデータ・フレームが中央処理コンプ
レックスから結合機構に送られデータ構造としてＣＦメ
モリに書込まれる予定であることが示される。図６の上
半分は、２つのデータ・ブロック・フレームをＣＦに転
送する書込み操作を表す。先に述べたように、コマンド
はリンクを通して送信予定の構造の構造ＩＤを含むＭＣ
Ｂ６０２を送ることによって開始される。次に送られる
フレームは最初のデータ・フレーム６０４である。最初
のデータ・フレームを送る前、データ・ムーバ９０６は
ＣＰＣメモリ９０２から、第１データ・フレーム６０４
で送られる最初のデータ・ブロックを、ＭＢＡＬアドレ
ス９２２がロードされたMBAL ADDRESSレジスタ９４０の
現在の内容を使用してフェッチする。ＭＢＡＬアドレス
は、最初のＭＢＡＷ９３２をフェッチし、それをＭＢＡ
Ｗレジスタ９５０にロードするため用いられる。次にMB
AL ADDRESSレジスタ９４０は、ＭＢＡＬ９３２の次のＭ
ＢＡＷアドレスの位置に増分される。好適な実施例で
は、各データ・ブロック・アドレスは８バイトで、MBAL
ADDRESSレジスタは８つ増分される。データ・ムーバ９
０６はまたMBAL LENGTHレジスタ９４２を１つ増分し、
これは構造の転送に用いられる残りのＭＢＡＷのカウン
トを維持する。この例では、２つのデータ・ブロックが
転送されるので、MBAL LENGTHレジスタ９４２は、リス
ト・コマンドの操作によって２にセットされた。MBAL L
ENGTHレジスタ９４２を減分した後、その値は１であ
る。データ・ムーバ９０６は次に次のＭＢＡＷ９３６を
ＭＢＡＷレジスタ９５０に置き、このレジスタの内容を
使用して、メモリからメッセージ・データ・ブロック９
３４をフェッチする。メッセージ・データ・ブロック９
３４が届くと、データ・ムーバ９０６はMBAL LENGTHレ
ジスタ９４２の内容を調べ、これがデータ構造について
転送される最後のメッセージ・データ・ブロックか確認
する。
【００７８】MBAL LENGTHレジスタ９４２の内容はこの
例ではまだ０ではないので、これは最後のデータ・ブロ
ックではなく、Ａビットは、最初にフェッチされたメッ
セージ・データ・ブロックを転送するため用いられる最
初のデータ・フレームで１にセットされる。データ・ム
ーバ９０６がＡビットの設定を確認した後、これは他の
フレーム情報で、データ・ブロックと共にＣＰＣリンク
・コントローラ９０８に送られる。リンク・コントロー
ラは次にデータ・フレーム６０４をリンク９１０を通し
てＣＦに送る。
例ではまだ０ではないので、これは最後のデータ・ブロ
ックではなく、Ａビットは、最初にフェッチされたメッ
セージ・データ・ブロックを転送するため用いられる最
初のデータ・フレームで１にセットされる。データ・ム
ーバ９０６がＡビットの設定を確認した後、これは他の
フレーム情報で、データ・ブロックと共にＣＰＣリンク
・コントローラ９０８に送られる。リンク・コントロー
ラは次にデータ・フレーム６０４をリンク９１０を通し
てＣＦに送る。
【００７９】データ・ムーバ９０６は、データ・ブロッ
クを送った後、MBAL ADDRESSレジスタ９４０の内容を使
用して次のＭＢＡＷ９３６をフェッチする。MBAL LENGT
Hレジスタ９４２の内容が０のとき、これは送られる最
後のデータ・ブロックであり、MBAL ADDRESSレジスタ９
４０は増分されない。でなければMBAL ADDRESSレジスタ
９４０のアドレスが再び、ＭＢＡＬ９３２の次のＭＢＡ
Ｗ９３６の位置に増分され、MBAL LENGTHレジスタ９４
２は１つ減分される。データ・ムーバ９０６は次に、フ
ェッチされたＭＢＡＷ９３６をＭＢＡＷレジスタ９５０
に置き、リンク・コントローラ９０８からのＡＣＫ／Ｒ
ＥＪ信号を待つ。
クを送った後、MBAL ADDRESSレジスタ９４０の内容を使
用して次のＭＢＡＷ９３６をフェッチする。MBAL LENGT
Hレジスタ９４２の内容が０のとき、これは送られる最
後のデータ・ブロックであり、MBAL ADDRESSレジスタ９
４０は増分されない。でなければMBAL ADDRESSレジスタ
９４０のアドレスが再び、ＭＢＡＬ９３２の次のＭＢＡ
Ｗ９３６の位置に増分され、MBAL LENGTHレジスタ９４
２は１つ減分される。データ・ムーバ９０６は次に、フ
ェッチされたＭＢＡＷ９３６をＭＢＡＷレジスタ９５０
に置き、リンク・コントローラ９０８からのＡＣＫ／Ｒ
ＥＪ信号を待つ。
【００８０】ＡＣＫ６０６が結合機構から受信された場
合、リンク・コントローラ９０８は、データ・ムーバ９
０６に対して信号を生成し、これに、次のデータ・フレ
ームの送信を指示する。データ・ムーバ９０６はＭＢＡ
Ｗレジスタ９５０の内容を使用して、メモリから次のメ
ッセージ・データ・ブロック９３６をフェッチする。メ
ッセージ・データ・ブロック９３４が届くと、データ・
ムーバ９０６は再び、MBAL LENGTHレジスタ９４２の内
容を調べ、これ（２番目のもの）が転送される最後のデ
ータ・ブロックか確認する。この例（データ・ブロック
が２つ）では、MBAL LENGTHレジスタ９４２の内容は０
であり、これは最後のデータ・ブロックなので、データ
・フレームのＡビットは０にセットされる。データ・ム
ーバ９０６は、Ａビットの設定を確認した後、この情報
をデータ・ブロックと共にリンク・コントローラ９０８
に送る。リンク・コントローラは次にデータ・フレーム
６０８をリンク９１０を通して送る。
合、リンク・コントローラ９０８は、データ・ムーバ９
０６に対して信号を生成し、これに、次のデータ・フレ
ームの送信を指示する。データ・ムーバ９０６はＭＢＡ
Ｗレジスタ９５０の内容を使用して、メモリから次のメ
ッセージ・データ・ブロック９３６をフェッチする。メ
ッセージ・データ・ブロック９３４が届くと、データ・
ムーバ９０６は再び、MBAL LENGTHレジスタ９４２の内
容を調べ、これ（２番目のもの）が転送される最後のデ
ータ・ブロックか確認する。この例（データ・ブロック
が２つ）では、MBAL LENGTHレジスタ９４２の内容は０
であり、これは最後のデータ・ブロックなので、データ
・フレームのＡビットは０にセットされる。データ・ム
ーバ９０６は、Ａビットの設定を確認した後、この情報
をデータ・ブロックと共にリンク・コントローラ９０８
に送る。リンク・コントローラは次にデータ・フレーム
６０８をリンク９１０を通して送る。
【００８１】結合機構は、最後のデータ・ブロックを受
信した後、その安全な到着を確認するため、ＭＲＢ６１
０を中央処理コンプレックスに送り返す。
信した後、その安全な到着を確認するため、ＭＲＢ６１
０を中央処理コンプレックスに送り返す。
【００８２】データ・ムーバ９０６に対して、DIRECTIO
Nビット９５２の状態をオフにセットすることによっ
て、ＣＰＣの「読取り」コマンドが指定される。これに
よりＣＦで構造がフェッチされ、リンクを通してデータ
・フレームとして中央処理コンプレックスに送ることが
要求される。図６の下半分は２つのデータ・ブロックを
持つ読取りコマンドの操作を表す。ＣＰＣ ＭＣＢコマ
ンド・フレーム６１２がリンクを通して送られ、コマン
ドのデータ構造ＩＤが指定された後、データ・ムーバ９
０６は、最初のデータ・フレーム６１４の受信に備える
ため、MBAL ADDRESSレジスタ９４０の内容を使用して、
最初のＭＢＡＬエントリ９３６をフェッチする。MBAL L
ENGTHエントリ９２４は２の値を保持するが、これは２
つのデータ・フレームがこの例ではある構造について転
送されているからである。MBAL ADDRESSレジスタ９４０
のアドレスは、ＭＢＡＬ９３２の次のＭＢＡＷの位置に
増分される。データ・ムーバ９０６はまた、MBAL LENGT
Hレジスタ９４２を１つ減分する。MBAL LENGTHレジスタ
９４２を減分した後、その値は１になる。データ・ムー
バ９０６は次に、フェッチされたＭＢＡＷ９３６をＭＢ
ＡＷレジスタ９５０に置き、このレジスタの内容を使用
して、メッセージ・データ・ブロック９３４を結合機構
から受信されたときにメモリに格納する。
Nビット９５２の状態をオフにセットすることによっ
て、ＣＰＣの「読取り」コマンドが指定される。これに
よりＣＦで構造がフェッチされ、リンクを通してデータ
・フレームとして中央処理コンプレックスに送ることが
要求される。図６の下半分は２つのデータ・ブロックを
持つ読取りコマンドの操作を表す。ＣＰＣ ＭＣＢコマ
ンド・フレーム６１２がリンクを通して送られ、コマン
ドのデータ構造ＩＤが指定された後、データ・ムーバ９
０６は、最初のデータ・フレーム６１４の受信に備える
ため、MBAL ADDRESSレジスタ９４０の内容を使用して、
最初のＭＢＡＬエントリ９３６をフェッチする。MBAL L
ENGTHエントリ９２４は２の値を保持するが、これは２
つのデータ・フレームがこの例ではある構造について転
送されているからである。MBAL ADDRESSレジスタ９４０
のアドレスは、ＭＢＡＬ９３２の次のＭＢＡＷの位置に
増分される。データ・ムーバ９０６はまた、MBAL LENGT
Hレジスタ９４２を１つ減分する。MBAL LENGTHレジスタ
９４２を減分した後、その値は１になる。データ・ムー
バ９０６は次に、フェッチされたＭＢＡＷ９３６をＭＢ
ＡＷレジスタ９５０に置き、このレジスタの内容を使用
して、メッセージ・データ・ブロック９３４を結合機構
から受信されたときにメモリに格納する。
【００８３】結合機構は最初のデータ・フレーム６１４
を中央処理コンプレックスに送り、このデータ・フレー
ムの先頭が受信されたとき、リンク・コントローラ９０
８は信号をデータ・ムーバ９０６に送る。ＣＰＣデータ
・ムーバ９０６は応答するため、必要なデータ・ブロッ
クをリンク・コントローラの対応するメッセージ・バッ
ファ９６０から移動する。このデータ・ブロックは次に
そのメモリ位置にＭＢＡＷレジスタ９５０のアドレスを
使用して送られる。リンク９１０から全てのデータが正
常に受信され、ＣＰＣメモリのメッセージ・データ・ブ
ロック位置９３４に格納された後、データ・ムーバ９０
６は信号をリンク・コントローラ９０８に送る。リンク
・コントローラ９０８は次にＡＣＫ信号６１６を結合機
構に送る。データ・ムーバ９０６は信号をリンク・コン
トローラに送った後、次のＭＢＡＷ９３６のアドレスを
含むMBAL ADDRESSレジスタ９４０の内容を使用して次の
データ・ブロックの到着に備える。MBAL ADDRESSレジス
タ９４０のアドレスは、ＭＢＡＬ９３２の次のＭＢＡＬ
エントリ９３６に増分され、その内容（次のＭＢＡＷ）
をＭＢＡＷレジスタ９５０にコピーする。データ・ムー
バ９０６はまたMBALLENGTHレジスタ９４２を１つ減分
し、これはここで０に達する。この例でこれは受信され
る２つのデータ・ブロックの最後のものだからである。
を中央処理コンプレックスに送り、このデータ・フレー
ムの先頭が受信されたとき、リンク・コントローラ９０
８は信号をデータ・ムーバ９０６に送る。ＣＰＣデータ
・ムーバ９０６は応答するため、必要なデータ・ブロッ
クをリンク・コントローラの対応するメッセージ・バッ
ファ９６０から移動する。このデータ・ブロックは次に
そのメモリ位置にＭＢＡＷレジスタ９５０のアドレスを
使用して送られる。リンク９１０から全てのデータが正
常に受信され、ＣＰＣメモリのメッセージ・データ・ブ
ロック位置９３４に格納された後、データ・ムーバ９０
６は信号をリンク・コントローラ９０８に送る。リンク
・コントローラ９０８は次にＡＣＫ信号６１６を結合機
構に送る。データ・ムーバ９０６は信号をリンク・コン
トローラに送った後、次のＭＢＡＷ９３６のアドレスを
含むMBAL ADDRESSレジスタ９４０の内容を使用して次の
データ・ブロックの到着に備える。MBAL ADDRESSレジス
タ９４０のアドレスは、ＭＢＡＬ９３２の次のＭＢＡＬ
エントリ９３６に増分され、その内容（次のＭＢＡＷ）
をＭＢＡＷレジスタ９５０にコピーする。データ・ムー
バ９０６はまたMBALLENGTHレジスタ９４２を１つ減分
し、これはここで０に達する。この例でこれは受信され
る２つのデータ・ブロックの最後のものだからである。
【００８４】データ・ムーバ９０６は、フェッチされた
ＭＢＡＷ９３６をＭＢＡＷレジスタ９５０に置いた後、
これは、結合機構から受信されたときに次のメッセージ
・データ・ブロック９３４をＣＰＣメモリに格納するた
め用いられる。
ＭＢＡＷ９３６をＭＢＡＷレジスタ９５０に置いた後、
これは、結合機構から受信されたときに次のメッセージ
・データ・ブロック９３４をＣＰＣメモリに格納するた
め用いられる。
【００８５】その間、結合機構が最初のデータ・フレー
ムについてＡＣＫ６１６をＣＰＣから受信したとき、Ｃ
Ｆは応答するため、最後のデータ・フレーム６１８を中
央処理コンプレックスに送る。このデータ・フレームの
先頭が受信されると、リンク・コントローラ９０８は信
号をデータ・ムーバ９０６に送る。データ・ムーバ９０
６は応答するため、データ・ブロックをリンク・コント
ローラの対応するメッセージ・バッファ９６０から引き
出す。このデータ・ブロックは次に、ＭＢＡＷレジスタ
９５０に現在あるアドレスを使用してメモリに移動され
る。リンク９１０から全てのデータが正常に受信されＣ
ＰＣメモリのＭＢＡＬアドレスに格納された後、データ
・ムーバ９０６は受信されたデータ・フレームそれぞれ
でMBAL LENGTHレジスタ９４２の内容を調べる。レジス
タ９４２の値が０のときは、信号をリンク・コントロー
ラ９０８に送る代わりに、データ・ムーバ９０６はDATA
RECEIVEDレジスタ９９０の内部インジケータ・ビット
をセットし、構造について全てのデータ・ブロックが正
常に受信されたという事実を管理する。
ムについてＡＣＫ６１６をＣＰＣから受信したとき、Ｃ
Ｆは応答するため、最後のデータ・フレーム６１８を中
央処理コンプレックスに送る。このデータ・フレームの
先頭が受信されると、リンク・コントローラ９０８は信
号をデータ・ムーバ９０６に送る。データ・ムーバ９０
６は応答するため、データ・ブロックをリンク・コント
ローラの対応するメッセージ・バッファ９６０から引き
出す。このデータ・ブロックは次に、ＭＢＡＷレジスタ
９５０に現在あるアドレスを使用してメモリに移動され
る。リンク９１０から全てのデータが正常に受信されＣ
ＰＣメモリのＭＢＡＬアドレスに格納された後、データ
・ムーバ９０６は受信されたデータ・フレームそれぞれ
でMBAL LENGTHレジスタ９４２の内容を調べる。レジス
タ９４２の値が０のときは、信号をリンク・コントロー
ラ９０８に送る代わりに、データ・ムーバ９０６はDATA
RECEIVEDレジスタ９９０の内部インジケータ・ビット
をセットし、構造について全てのデータ・ブロックが正
常に受信されたという事実を管理する。
【００８６】結合機構は、最後のデータ・フレームを送
った後すぐにＭＲＢ６２０を送る。ＣＰＣリンク・コン
トローラ９０８はＭＲＢを受信すると、そのデータ・ム
ーバ９０６に通知を出す。これは読取りコマンドなの
で、データ・ムーバ９０６はそのDATA RECEIVEDレジス
タ９９０を調べ、これが構造について全てのデータ・ブ
ロックの正常な到着を示すか確認する。全てのデータ・
ブロックが正常に受信された場合、最初にSEND MESSAGE
命令を発行したＣＰＣプログラムに通知が出される。
った後すぐにＭＲＢ６２０を送る。ＣＰＣリンク・コン
トローラ９０８はＭＲＢを受信すると、そのデータ・ム
ーバ９０６に通知を出す。これは読取りコマンドなの
で、データ・ムーバ９０６はそのDATA RECEIVEDレジス
タ９９０を調べ、これが構造について全てのデータ・ブ
ロックの正常な到着を示すか確認する。全てのデータ・
ブロックが正常に受信された場合、最初にSEND MESSAGE
命令を発行したＣＰＣプログラムに通知が出される。
【００８７】結合機構の説明：ここで結合機構の詳細に
移る。図１０に、これに関係する内部を示す。これは中
央処理コンプレックス側のデータ・ムーバ９０６とリン
ク・コントローラ９０８に似ているデータ・ムーバ１０
０６とリンク・コントローラ１００８を含む。ＣＰＵま
たはＳＡＰいずれかでよいＣＦプロセッサ１００４にＣ
Ｆメモリ１００２が接続される。ＣＦシステム間チャネ
ルは、メモリ１００２とプロセッサ１００４の両方に接
続されたデータ・ムーバ１００６を含む。データ・ムー
バ１００６はまたリンク・コントローラ１００８に接続
される。ＣＦは中央処理コンプレックスが接続された同
じシステム間チャネル・リンク９１０に接続される。
移る。図１０に、これに関係する内部を示す。これは中
央処理コンプレックス側のデータ・ムーバ９０６とリン
ク・コントローラ９０８に似ているデータ・ムーバ１０
０６とリンク・コントローラ１００８を含む。ＣＰＵま
たはＳＡＰいずれかでよいＣＦプロセッサ１００４にＣ
Ｆメモリ１００２が接続される。ＣＦシステム間チャネ
ルは、メモリ１００２とプロセッサ１００４の両方に接
続されたデータ・ムーバ１００６を含む。データ・ムー
バ１００６はまたリンク・コントローラ１００８に接続
される。ＣＦは中央処理コンプレックスが接続された同
じシステム間チャネル・リンク９１０に接続される。
【００８８】結合機構は従来技術のLOCATE CHANNEL BUF
FERプロセッサ命令を使用してメッセージ・コマンド
（ＭＣＢ）を受信し、従来技術のSIGNAL CHANNEL BUFFE
Rプロセッサ命令を使用してＭＲＢを含む応答フレーム
を送る。
FERプロセッサ命令を使用してメッセージ・コマンド
（ＭＣＢ）を受信し、従来技術のSIGNAL CHANNEL BUFFE
Rプロセッサ命令を使用してＭＲＢを含む応答フレーム
を送る。
【００８９】本発明は、ＣＰＣとＣＦとの間でいずれか
の方向でデータ構造の全てのデータ・ブロックを転送す
るため、後述するTRANSFER STRUCTURE（ＴＳ）命令を提
供する。ＴＳ命令はこの実施例では、ＣＰＣからSEND M
ESSAGEコマンドを受信するＣＦに応答して、ＣＦ（被指
令システム）でのみ実行され、構造がリンクを通してＣ
ＰＣとＣＦとの間で、いずれかのリンク方向で転送され
る。
の方向でデータ構造の全てのデータ・ブロックを転送す
るため、後述するTRANSFER STRUCTURE（ＴＳ）命令を提
供する。ＴＳ命令はこの実施例では、ＣＰＣからSEND M
ESSAGEコマンドを受信するＣＦに応答して、ＣＦ（被指
令システム）でのみ実行され、構造がリンクを通してＣ
ＰＣとＣＦとの間で、いずれかのリンク方向で転送され
る。
【００９０】ＣＦプロセッサが、ＭＣＢが到着したこと
を検出する結合機構の制御コード（ＣＦＣＣ）を実行し
た後、ＣＦＣＣはＭＣＢを調べ、ある場合はＣＦが実行
することになるデータ転送のタイプを確認する。ＣＦは
書込みまたは読取りのいずれかのコマンドを実行し、デ
ータ構造をリンクを通して結合機構へ、または結合機構
からＣＰＣへ転送する。データ構造は長さの等しい、結
合機構のメモリ１００２に分散したデータ・ブロックの
集まりである。構造のデータ・ブロックは、ＣＦメモリ
では連続ではない。ＭＣＢコマンド・フレームはリンク
を通して転送される構造の構造ＩＤ及びデータ・フレー
ムの長さと個数を指定する。例えば、ＭＣＢフレーム
は、構造について転送予定の長さがそれぞれ２０４８バ
イトの５つのデータ・フレームを指定できる。データ構
造はＣＰＣとＣＦのメモリに置かれた後、ブロック長と
ブロック数がＣＦメモリではＣＰＣメモリとは異なるこ
とがある。例えば構造は、ＣＦメモリでは長さがそれぞ
れ１０２４バイトで、ＣＰＣメモリではそれぞれ２０４
８バイトの１０個のデータ・ブロックを持つことができ
る。
を検出する結合機構の制御コード（ＣＦＣＣ）を実行し
た後、ＣＦＣＣはＭＣＢを調べ、ある場合はＣＦが実行
することになるデータ転送のタイプを確認する。ＣＦは
書込みまたは読取りのいずれかのコマンドを実行し、デ
ータ構造をリンクを通して結合機構へ、または結合機構
からＣＰＣへ転送する。データ構造は長さの等しい、結
合機構のメモリ１００２に分散したデータ・ブロックの
集まりである。構造のデータ・ブロックは、ＣＦメモリ
では連続ではない。ＭＣＢコマンド・フレームはリンク
を通して転送される構造の構造ＩＤ及びデータ・フレー
ムの長さと個数を指定する。例えば、ＭＣＢフレーム
は、構造について転送予定の長さがそれぞれ２０４８バ
イトの５つのデータ・フレームを指定できる。データ構
造はＣＰＣとＣＦのメモリに置かれた後、ブロック長と
ブロック数がＣＦメモリではＣＰＣメモリとは異なるこ
とがある。例えば構造は、ＣＦメモリでは長さがそれぞ
れ１０２４バイトで、ＣＰＣメモリではそれぞれ２０４
８バイトの１０個のデータ・ブロックを持つことができ
る。
【００９１】TRANSFER STRUCTURE命令が実行される前、
ＣＦプロセッサによって実行されているＣＦＣＣは、Ｃ
Ｆメモリ１００２のＣＦ制御ブロックとパラメータをセ
ット・アップする。構造のデータ・ブロック１０３４
は、通常は前もってセット・アップされている。いくつ
かのコマンドは構造を割振り、ＣＦＣＣはまた構造デー
タ・ブロック１０４３をセット・アップしなければなら
ない。構造ブロック・アドレス・リスト（ＳＢＡＬ）１
０３２は、構造の各ブロックのＣＦメモリにアドレスを
保持する。TRANSFER STRUCTURE制御ブロックとパラメー
タ１０２０は、複数のエントリを保持し、１つのエント
リ１０２２は、構造ブロック・アドレス・リストＳＢＡ
Ｌ１０３２のアドレスを保持する。ＳＢＡＬは、構造ブ
ロック・アドレス・ワード（ＳＢＡＷ）を保持する複数
のエントリを持つ。ＳＢＡＷは、最初のＳＢＡＷ１０３
６を起点に、現在の構造のブロックのアドレスを保持で
きる。制御ブロック１０２０はまた、ＳＢＡＬ１０２４
の有効構造エントリの個数を保持するエントリ（SBAL L
ENGTH）１０２４、ＣＰＣコマンド・フレームで受信さ
れた各リンク・データ・ブロックの長さまたはデータ・
フレーム長を保持する（BLOCK LENGTH）エントリ１０２
６を持つ。ＣＦの構造ブロック長のリンク・ブロック長
に対する比であるS/L RATIO１０２８（後述）を保持す
るエントリ、及びデータ転送の方向のインジケータを保
持するDIRECTIONエントリ１０３０を持つ。
ＣＦプロセッサによって実行されているＣＦＣＣは、Ｃ
Ｆメモリ１００２のＣＦ制御ブロックとパラメータをセ
ット・アップする。構造のデータ・ブロック１０３４
は、通常は前もってセット・アップされている。いくつ
かのコマンドは構造を割振り、ＣＦＣＣはまた構造デー
タ・ブロック１０４３をセット・アップしなければなら
ない。構造ブロック・アドレス・リスト（ＳＢＡＬ）１
０３２は、構造の各ブロックのＣＦメモリにアドレスを
保持する。TRANSFER STRUCTURE制御ブロックとパラメー
タ１０２０は、複数のエントリを保持し、１つのエント
リ１０２２は、構造ブロック・アドレス・リストＳＢＡ
Ｌ１０３２のアドレスを保持する。ＳＢＡＬは、構造ブ
ロック・アドレス・ワード（ＳＢＡＷ）を保持する複数
のエントリを持つ。ＳＢＡＷは、最初のＳＢＡＷ１０３
６を起点に、現在の構造のブロックのアドレスを保持で
きる。制御ブロック１０２０はまた、ＳＢＡＬ１０２４
の有効構造エントリの個数を保持するエントリ（SBAL L
ENGTH）１０２４、ＣＰＣコマンド・フレームで受信さ
れた各リンク・データ・ブロックの長さまたはデータ・
フレーム長を保持する（BLOCK LENGTH）エントリ１０２
６を持つ。ＣＦの構造ブロック長のリンク・ブロック長
に対する比であるS/L RATIO１０２８（後述）を保持す
るエントリ、及びデータ転送の方向のインジケータを保
持するDIRECTIONエントリ１０３０を持つ。
【００９２】ＳＢＡＬは、好適な実施例では、現在の構
造のブロックについて有効アドレスを保持する１乃至２
５６のエントリを持ち得、BLOCK LENGTH１０２６は、各
フレームの情報フィールドの長さを保持する。これは２
５６バイト、５１２バイト、１０２４バイト、２０４８
バイトまたは４０９６バイトである。従って、異なる構
造について、長さと個数の異なるデータ・ブロックに容
易に対応できる。
造のブロックについて有効アドレスを保持する１乃至２
５６のエントリを持ち得、BLOCK LENGTH１０２６は、各
フレームの情報フィールドの長さを保持する。これは２
５６バイト、５１２バイト、１０２４バイト、２０４８
バイトまたは４０９６バイトである。従って、異なる構
造について、長さと個数の異なるデータ・ブロックに容
易に対応できる。
【００９３】S/L RATIO１０２８は構造ブロック長のリ
ンク・ブロック長に対する比を指定する。リンク・ブロ
ック長はデータ・フレームのリンク・データ・ブロック
の長さであることに注意されたい。ＣＦ構造データ・ブ
ロックとリンク・フレームの長さは同じではないことが
あるので、ＣＦデータ・ムーバ１００６は、フレームの
再送を要する通常のリンク転送操作とリンク・エラー回
復操作の両方について、Ｓ／Ｌ比により、ＣＦブロック
を各リンク・データ・フレーム長にパッケージ化する方
法を決定する必要がある。
ンク・ブロック長に対する比を指定する。リンク・ブロ
ック長はデータ・フレームのリンク・データ・ブロック
の長さであることに注意されたい。ＣＦ構造データ・ブ
ロックとリンク・フレームの長さは同じではないことが
あるので、ＣＦデータ・ムーバ１００６は、フレームの
再送を要する通常のリンク転送操作とリンク・エラー回
復操作の両方について、Ｓ／Ｌ比により、ＣＦブロック
を各リンク・データ・フレーム長にパッケージ化する方
法を決定する必要がある。
【００９４】図１１乃至図１３に、異なるS/L RATIO１
０２８について説明した３つの例を示す。３つの例のい
ずれも中央処理コンプレックスから結合機構へ、または
結合機構から中央電子コンプレックスへ、データ構造は
いずれかの方向にも転送できる。最も簡単な状況は、S/
L RATIOが図１１に示したものと等しい場合である。こ
の例で中央処理コンプレックスは、ＣＰＣ構造の４つの
メッセージ・データ・ブロックを格納する。それぞれの
ブロックは２０４８（２Ｋ）バイトを保持する。結合機
構はまたＣＦの同じ構造の４つのデータ・ブロックを格
納する。それぞれのブロックは２０４８（２Ｋ）バイト
を保持する。
０２８について説明した３つの例を示す。３つの例のい
ずれも中央処理コンプレックスから結合機構へ、または
結合機構から中央電子コンプレックスへ、データ構造は
いずれかの方向にも転送できる。最も簡単な状況は、S/
L RATIOが図１１に示したものと等しい場合である。こ
の例で中央処理コンプレックスは、ＣＰＣ構造の４つの
メッセージ・データ・ブロックを格納する。それぞれの
ブロックは２０４８（２Ｋ）バイトを保持する。結合機
構はまたＣＦの同じ構造の４つのデータ・ブロックを格
納する。それぞれのブロックは２０４８（２Ｋ）バイト
を保持する。
【００９５】ＭＢＡＬ１１０２には４つのエントリがあ
り、ＭＢＡＬはリンクでのデータ・フレームの転送方法
を決定するので、リンクには４つのデータ・フレーム１
１０４ａ、１１０４ｂ、１１０４ｃ、１１０４ｄがあ
る。結合機構では、ＳＢＡＬ１１０６はまた４つのエン
トリを持つ。S/L RATIOは１に等しいからである。従っ
て各ＭＢＡＬ１１０２エントリは、１つのリンク・フレ
ームと１つのＳＢＡＬ１１０４エントリに対応する。図
１２はS/L RATIOが４である例を示す。この例で中央処
理コンプレックスは４つのメッセージ・データ・ブロッ
クを転送する。それぞれ４０９６（４Ｋ）バイトを保持
する。結合機構は１６の構造データ・ブロックを持ち、
それぞれ１０２４（１Ｋ）バイトを保持する。図１１と
同様、ＭＢＡＬ１１１０には４つのエントリがあり、Ｍ
ＢＡＬは、リンクでのデータ・フレームの転送方法を決
定するので、リンクには４つのデータ・フレーム１１１
２ａ、１１１２ｂ、１１１２ｃ、１１１２ｄがある。結
合機構では、ＳＢＡＬ１１１４には１６のエントリがあ
り、Ｓ／Ｌ比は４に等しくなる。従って各ＭＢＡＬ１１
１０エントリは、通常どおり１つのリンク・フレーム、
及び４つのＳＢＡＬ１１１４エントリに対応する。この
例は、次の結合機構の詳細説明でも使用する。
り、ＭＢＡＬはリンクでのデータ・フレームの転送方法
を決定するので、リンクには４つのデータ・フレーム１
１０４ａ、１１０４ｂ、１１０４ｃ、１１０４ｄがあ
る。結合機構では、ＳＢＡＬ１１０６はまた４つのエン
トリを持つ。S/L RATIOは１に等しいからである。従っ
て各ＭＢＡＬ１１０２エントリは、１つのリンク・フレ
ームと１つのＳＢＡＬ１１０４エントリに対応する。図
１２はS/L RATIOが４である例を示す。この例で中央処
理コンプレックスは４つのメッセージ・データ・ブロッ
クを転送する。それぞれ４０９６（４Ｋ）バイトを保持
する。結合機構は１６の構造データ・ブロックを持ち、
それぞれ１０２４（１Ｋ）バイトを保持する。図１１と
同様、ＭＢＡＬ１１１０には４つのエントリがあり、Ｍ
ＢＡＬは、リンクでのデータ・フレームの転送方法を決
定するので、リンクには４つのデータ・フレーム１１１
２ａ、１１１２ｂ、１１１２ｃ、１１１２ｄがある。結
合機構では、ＳＢＡＬ１１１４には１６のエントリがあ
り、Ｓ／Ｌ比は４に等しくなる。従って各ＭＢＡＬ１１
１０エントリは、通常どおり１つのリンク・フレーム、
及び４つのＳＢＡＬ１１１４エントリに対応する。この
例は、次の結合機構の詳細説明でも使用する。
【００９６】図１３は、S/L RATIOが０．５の例を示
す。この例で中央処理コンプレックスは、ある構造でそ
れぞれのブロックが５１２バイトを保持する８つのデー
タ・ブロックを格納し、結合機構は同じ構造について、
それぞれのブロックが１０２４（Ｋ）バイトを保持する
４つの構造データ・ブロックを格納する。ＭＢＡＬ１１
２０は８つのエントリを持ち、リンクを通してデータ・
フレームがどう転送されるかを決定するので、リンクに
は８つのデータ・フレーム１１２２（ａ乃至ｈ）があ
る。結合機構ではＳＢＡＬ１１２４に４つのエントリが
ある。４つの構造データ・ブロックに対して１つで、Ｓ
／Ｌ比は０．５に等しくなる。従って、各ＭＢＡＬ１１
２０エントリは１つのリンク・フレームに対応し、ＣＦ
側でそのＳＢＡＬ１１２４エントリそれぞれにつき２つ
のフレームが受信される。
す。この例で中央処理コンプレックスは、ある構造でそ
れぞれのブロックが５１２バイトを保持する８つのデー
タ・ブロックを格納し、結合機構は同じ構造について、
それぞれのブロックが１０２４（Ｋ）バイトを保持する
４つの構造データ・ブロックを格納する。ＭＢＡＬ１１
２０は８つのエントリを持ち、リンクを通してデータ・
フレームがどう転送されるかを決定するので、リンクに
は８つのデータ・フレーム１１２２（ａ乃至ｈ）があ
る。結合機構ではＳＢＡＬ１１２４に４つのエントリが
ある。４つの構造データ・ブロックに対して１つで、Ｓ
／Ｌ比は０．５に等しくなる。従って、各ＭＢＡＬ１１
２０エントリは１つのリンク・フレームに対応し、ＣＦ
側でそのＳＢＡＬ１１２４エントリそれぞれにつき２つ
のフレームが受信される。
【００９７】図１３で、８つのＳＢＡＬエントリがデー
タ・ムーバ１００６に引き渡され、受信された８つのデ
ータ・フレームそれぞれが格納される。次に、４つのＣ
Ｆデータ・ブロックそれぞれについて、２つのＳＢＡＬ
エントリ１０３２が用いられる。４つの構造データ・ブ
ロック１１２６ａ、１１２６ｂ、１１２６ｃ、１１２６
ｄそれぞれの最初のエントリは、各ＣＦデータ・ブロッ
クの開始アドレスであり、４つの構造データ・ブロック
１１２８ａ、１１２８ｂ、１１２８ｃ、１１２８ｄそれ
ぞれの第２エントリは、リンク・ブロック長（またはデ
ータ・フレーム長）を構造データ・ブロックの開始アド
レスに追加することによって生成される。
タ・ムーバ１００６に引き渡され、受信された８つのデ
ータ・フレームそれぞれが格納される。次に、４つのＣ
Ｆデータ・ブロックそれぞれについて、２つのＳＢＡＬ
エントリ１０３２が用いられる。４つの構造データ・ブ
ロック１１２６ａ、１１２６ｂ、１１２６ｃ、１１２６
ｄそれぞれの最初のエントリは、各ＣＦデータ・ブロッ
クの開始アドレスであり、４つの構造データ・ブロック
１１２８ａ、１１２８ｂ、１１２８ｃ、１１２８ｄそれ
ぞれの第２エントリは、リンク・ブロック長（またはデ
ータ・フレーム長）を構造データ・ブロックの開始アド
レスに追加することによって生成される。
【００９８】先の例では、整数、２つのS/L RATIOの累
乗しか示していない。Ｓ／Ｌ比をこれらの値に制限する
ことで、本発明の実施例は簡素になるが、本発明は、任
意の値のＳ／Ｌ比に対応する。
乗しか示していない。Ｓ／Ｌ比をこれらの値に制限する
ことで、本発明の実施例は簡素になるが、本発明は、任
意の値のＳ／Ｌ比に対応する。
【００９９】TRANSFER STRUCTURE命令は、図１０の結合
機構で次のように動作する。ＣＦＣＣは、構造データ・
ブロックの必要な制御ブロック、パラメータ及び位置
（つまり構造の１０２０、１０３２及びその内容）を全
て生成した後、TRANSFER STRUCTURE命令を発行する。TR
ANSFER STRUCTURE命令を実行するプロセッサのコード
は、リスト・コマンドというコマンドをデータ・ムーバ
１００６に送り、これに、リンクを通してDIRECTIONレ
ジスタ１０５２で指示された方向に、構造データ・ブロ
ックを転送するよう指示する。TRANSFER STRUCTURE命令
はリスト・コマンドを使用し、パラメータをTRANSFER S
TRUCTURE CONTROLS AND PARAMETERS１０２０のエントリ
からデータ・ムーバ１００６に送る。これは、SBAL ADD
RESS１０２２をＳＢＡＬアドレス・レジスタ（SBAL ADD
RESS）１０４０を送信すること、SBALLENGTH１０２４を
ＳＢＡＬ長さレジスタ（SBAL LENGTH）１０４２に送信
すること、BLOCK LENGTH１０２６をブロック長レジスタ
（BLOCK LENGTH）１０４４に送信すること、S/L RATIO
１０２８をS/L RATIOレジスタ１０４６に送信するこ
と、及びDIRECTIONビット１０３０を方向ビット・レジ
スタ（DIRECTION）１０５２に送信することを含む。こ
こでデータ・ムーバは、ＣＦプロセッサの援助を受けず
に、TRANSFER STRUCTURE命令に伴う構造データ・ブロッ
ク全てを自動的に送信するのに必要な情報を持つ。
機構で次のように動作する。ＣＦＣＣは、構造データ・
ブロックの必要な制御ブロック、パラメータ及び位置
（つまり構造の１０２０、１０３２及びその内容）を全
て生成した後、TRANSFER STRUCTURE命令を発行する。TR
ANSFER STRUCTURE命令を実行するプロセッサのコード
は、リスト・コマンドというコマンドをデータ・ムーバ
１００６に送り、これに、リンクを通してDIRECTIONレ
ジスタ１０５２で指示された方向に、構造データ・ブロ
ックを転送するよう指示する。TRANSFER STRUCTURE命令
はリスト・コマンドを使用し、パラメータをTRANSFER S
TRUCTURE CONTROLS AND PARAMETERS１０２０のエントリ
からデータ・ムーバ１００６に送る。これは、SBAL ADD
RESS１０２２をＳＢＡＬアドレス・レジスタ（SBAL ADD
RESS）１０４０を送信すること、SBALLENGTH１０２４を
ＳＢＡＬ長さレジスタ（SBAL LENGTH）１０４２に送信
すること、BLOCK LENGTH１０２６をブロック長レジスタ
（BLOCK LENGTH）１０４４に送信すること、S/L RATIO
１０２８をS/L RATIOレジスタ１０４６に送信するこ
と、及びDIRECTIONビット１０３０を方向ビット・レジ
スタ（DIRECTION）１０５２に送信することを含む。こ
こでデータ・ムーバは、ＣＦプロセッサの援助を受けず
に、TRANSFER STRUCTURE命令に伴う構造データ・ブロッ
ク全てを自動的に送信するのに必要な情報を持つ。
【０１００】図１２に示したブロック長を用い、読取り
と書込み両方の操作について説明する。書込み操作の
間、DIRECTIONビット１０５２でデータ・ムーバ１００
６に対して指定されるように、データ・フレームは中央
処理コンプレックスから結合機構に送られる。ＭＣＢが
リンクを通して送られた後、最初のデータ・フレーム１
１１２ａが受信される。リスト・コマンドを受信した
後、データ・ムーバ１００６はSBAL COUNTレジスタ１０
４８をS/L RATIOレジスタ１０４６の値に初期化する。
データ・ムーバ１００６は次にSBAL ADDRESSレジスタ１
０４０の内容を使用して、最初のＳＢＡＷ１０３６をフ
ェッチする。SBAL ADDRESSレジスタ１０４０のアドレス
は、ＳＢＡＬ１０３２の次のアドレスの位置に増分され
る。中央処理コンプレックスのMBAL ADDRESSレジスタ９
４０と同様に、各構造データ・ブロック・アドレスは８
バイトなので、SBAL ADDRESSレジスタ１０４０は８つ増
分される。データ・ムーバ１００６はまたSBAL LENGTH
レジスタ１０４４を１つ減分し、SBAL COUNTレジスタ１
０４８を１つ減分する。この例でS/L RATIOは４であ
り、転送されるリンク・データ・ブロック（またはデー
タ・フレーム）は４つあるので、MBAL LENGTHレジスタ
１０４２の値はここで１５であり、SBAL COUNTレジスタ
１０４８の値はここで３である。データ・ムーバ１００
６は次に、フェッチされたＳＢＡＷ１０３６をＳＢＡＷ
レジスタ１０５０に置き、リンク・コントローラ１００
８からの信号を待つ。
と書込み両方の操作について説明する。書込み操作の
間、DIRECTIONビット１０５２でデータ・ムーバ１００
６に対して指定されるように、データ・フレームは中央
処理コンプレックスから結合機構に送られる。ＭＣＢが
リンクを通して送られた後、最初のデータ・フレーム１
１１２ａが受信される。リスト・コマンドを受信した
後、データ・ムーバ１００６はSBAL COUNTレジスタ１０
４８をS/L RATIOレジスタ１０４６の値に初期化する。
データ・ムーバ１００６は次にSBAL ADDRESSレジスタ１
０４０の内容を使用して、最初のＳＢＡＷ１０３６をフ
ェッチする。SBAL ADDRESSレジスタ１０４０のアドレス
は、ＳＢＡＬ１０３２の次のアドレスの位置に増分され
る。中央処理コンプレックスのMBAL ADDRESSレジスタ９
４０と同様に、各構造データ・ブロック・アドレスは８
バイトなので、SBAL ADDRESSレジスタ１０４０は８つ増
分される。データ・ムーバ１００６はまたSBAL LENGTH
レジスタ１０４４を１つ減分し、SBAL COUNTレジスタ１
０４８を１つ減分する。この例でS/L RATIOは４であ
り、転送されるリンク・データ・ブロック（またはデー
タ・フレーム）は４つあるので、MBAL LENGTHレジスタ
１０４２の値はここで１５であり、SBAL COUNTレジスタ
１０４８の値はここで３である。データ・ムーバ１００
６は次に、フェッチされたＳＢＡＷ１０３６をＳＢＡＷ
レジスタ１０５０に置き、リンク・コントローラ１００
８からの信号を待つ。
【０１０１】第１データ・フレーム１１１２ａの先頭が
中央処理コンプレックスから届いたとき、リンク・コン
トローラ１００８は信号をデータ・ムーバ１００６に送
る。データ・ムーバ１００６は応答するため、データ・
フレームをリンク・コントローラ１００８の対応するメ
ッセージ・バッファ１０６０から引き出し始める。デー
タ・ムーバ１００６はＳＢＡＷレジスタ１０５０のアド
レスを使用し、第１データ・フレーム１１１２ａを結合
機構のメモリに格納し始める。構造データ・ブロック１
０３４に格納されたデータの量は、データ・ムーバ１０
０６によって計算される。そのためBLOCK LENGTHレジス
タ１０４４の内容が、S/L RATIOレジスタ１０４６の内
容によって割られる。この例でBLOCK LENGTHレジスタ１
０４４の内容は４０９６、S/L RATIOレジスタの内容は
４である。計算された各構造データ・ブロックの長さは
従って１０２４である。好適な実施例では全てのブロッ
クのサイズが２の累乗なので、データ・ムーバ１００６
はこれらの計算を簡単に行える。構造データ・ブロック
１０３４が結合機構メモリ１００２に格納された後、デ
ータ・ムーバ１００６は、SBAL ADDRESSレジスタ１０４
０の内容を使用し、次のＳＢＡＷ１０３６をフェッチす
る。SBAL ADDRESSレジスタ１０４０のアドレスは再び、
ＳＢＡＬ１０３２の次のアドレスの位置に増分され、SB
AL COUNTレジスタ１０４８は再び１つ減分される。SBAL
COUNTレジスタ１０４８はこれで値が２になる。データ
・ムーバ１００６は次に、フェッチされたＳＢＡＷ１０
３６をＳＢＡＷレジスタ１０５０に置き、このレジスタ
の内容を使用して、第１データ・フレーム１１１２ａを
結合機構メモリ１００２に格納する操作を続ける。
中央処理コンプレックスから届いたとき、リンク・コン
トローラ１００８は信号をデータ・ムーバ１００６に送
る。データ・ムーバ１００６は応答するため、データ・
フレームをリンク・コントローラ１００８の対応するメ
ッセージ・バッファ１０６０から引き出し始める。デー
タ・ムーバ１００６はＳＢＡＷレジスタ１０５０のアド
レスを使用し、第１データ・フレーム１１１２ａを結合
機構のメモリに格納し始める。構造データ・ブロック１
０３４に格納されたデータの量は、データ・ムーバ１０
０６によって計算される。そのためBLOCK LENGTHレジス
タ１０４４の内容が、S/L RATIOレジスタ１０４６の内
容によって割られる。この例でBLOCK LENGTHレジスタ１
０４４の内容は４０９６、S/L RATIOレジスタの内容は
４である。計算された各構造データ・ブロックの長さは
従って１０２４である。好適な実施例では全てのブロッ
クのサイズが２の累乗なので、データ・ムーバ１００６
はこれらの計算を簡単に行える。構造データ・ブロック
１０３４が結合機構メモリ１００２に格納された後、デ
ータ・ムーバ１００６は、SBAL ADDRESSレジスタ１０４
０の内容を使用し、次のＳＢＡＷ１０３６をフェッチす
る。SBAL ADDRESSレジスタ１０４０のアドレスは再び、
ＳＢＡＬ１０３２の次のアドレスの位置に増分され、SB
AL COUNTレジスタ１０４８は再び１つ減分される。SBAL
COUNTレジスタ１０４８はこれで値が２になる。データ
・ムーバ１００６は次に、フェッチされたＳＢＡＷ１０
３６をＳＢＡＷレジスタ１０５０に置き、このレジスタ
の内容を使用して、第１データ・フレーム１１１２ａを
結合機構メモリ１００２に格納する操作を続ける。
【０１０２】このプロセスは、データ・フレーム１１１
２ａがリンク・コントローラ１００８から受信され、Ｃ
Ｆメモリ１００２に格納されるとき続けられる。SBAL C
OUNTレジスタ１０４８の値が０に達し、データ・フレー
ムが４つのうち最初の構造データ・バッファ１０３４に
正常に格納されると、データ・ムーバ１００６は信号を
リンク・コントローラ１００８に送り、リンク・コント
ローラ１００８はそこでＡＣＫフレームを中央処理コン
プレックスに送る。
２ａがリンク・コントローラ１００８から受信され、Ｃ
Ｆメモリ１００２に格納されるとき続けられる。SBAL C
OUNTレジスタ１０４８の値が０に達し、データ・フレー
ムが４つのうち最初の構造データ・バッファ１０３４に
正常に格納されると、データ・ムーバ１００６は信号を
リンク・コントローラ１００８に送り、リンク・コント
ローラ１００８はそこでＡＣＫフレームを中央処理コン
プレックスに送る。
【０１０３】データ・ムーバ１００６は、ＡＣＫ信号を
リンク・コントローラ１００８に送った後、SBAL ADDRE
SSレジスタ１０４０の内容を使用して、次のデータ・ブ
ロックの到着に備え、次のＳＢＡＷ１０３６をフェッチ
し、SBAL COUNTレジスタ１０４８をS/L RATIOレジスタ
１０４６の値に初期化する（ここでもこの例では４）。
SBAL ADDRESSレジスタ１０４０のアドレスは、ＳＢＡＬ
１０３２の次のアドレスの位置に増分される。データ・
ムーバ１００６はまたSBAL LENGTHレジスタ１０４２を
１つ減分し、SBAL COUNTレジスタ１０４８も１つ減分す
る。この例ではS/L RATIOは４で、データ・ムーバ１０
０６は４つのリンク・データ・ブロック（またはデータ
・フレーム）の２番目の受信に備えるので、MBAL LENGT
Hレジスタ１０４２の値はここで１１、SBAL COUNTレジ
スタ１０４８の値はここで３である。データ・ムーバ１
００６は次に、フェッチされたＳＢＡＷ１０３６をＳＢ
ＡＷレジスタ１０５０に置く。
リンク・コントローラ１００８に送った後、SBAL ADDRE
SSレジスタ１０４０の内容を使用して、次のデータ・ブ
ロックの到着に備え、次のＳＢＡＷ１０３６をフェッチ
し、SBAL COUNTレジスタ１０４８をS/L RATIOレジスタ
１０４６の値に初期化する（ここでもこの例では４）。
SBAL ADDRESSレジスタ１０４０のアドレスは、ＳＢＡＬ
１０３２の次のアドレスの位置に増分される。データ・
ムーバ１００６はまたSBAL LENGTHレジスタ１０４２を
１つ減分し、SBAL COUNTレジスタ１０４８も１つ減分す
る。この例ではS/L RATIOは４で、データ・ムーバ１０
０６は４つのリンク・データ・ブロック（またはデータ
・フレーム）の２番目の受信に備えるので、MBAL LENGT
Hレジスタ１０４２の値はここで１１、SBAL COUNTレジ
スタ１０４８の値はここで３である。データ・ムーバ１
００６は次に、フェッチされたＳＢＡＷ１０３６をＳＢ
ＡＷレジスタ１０５０に置く。
【０１０４】その間、ＣＰＣはＡＣＫ信号を受信し、応
答するため、４つのデータ・フレームの２番目、１１１
２ｂを結合機構に送る。データ・フレームの先頭が受信
されると、リンク・コントローラ１００８は信号をデー
タ・ムーバ１００６に送り、次のデータ・フレームの格
納が、先に第１データ・フレーム１１１２ａで述べたよ
うに続けられる。
答するため、４つのデータ・フレームの２番目、１１１
２ｂを結合機構に送る。データ・フレームの先頭が受信
されると、リンク・コントローラ１００８は信号をデー
タ・ムーバ１００６に送り、次のデータ・フレームの格
納が、先に第１データ・フレーム１１１２ａで述べたよ
うに続けられる。
【０１０５】最後のデータ・フレーム１１１２ｄの最後
の構造ブロック１０３４がデータ・ムーバ１００６によ
って処理されるとき、SBAL LENGTHレジスタ１０４２の
値は０に達し、リンク・コントローラは、この最後の構
造データ・ブロック１０３４が全て正常に受信され、結
合機構メモリ１００２に格納されるまで待機する。SBAL
LENGTHレジスタ１０４２の値はここで０なので、デー
タ・ムーバはインジケータを結合機構メモリに格納し、
ＣＦＣＣに全ての構造データ・ブロック１０３４が受信
されたとの警告を出す。ＴＳ命令の書込み操作が完了す
ると、ＣＦＣＣはＭＲＢフレームを中央処理コンプレッ
クスに送り、ＣＰＣ書込みコマンドが終結したことを示
す。
の構造ブロック１０３４がデータ・ムーバ１００６によ
って処理されるとき、SBAL LENGTHレジスタ１０４２の
値は０に達し、リンク・コントローラは、この最後の構
造データ・ブロック１０３４が全て正常に受信され、結
合機構メモリ１００２に格納されるまで待機する。SBAL
LENGTHレジスタ１０４２の値はここで０なので、デー
タ・ムーバはインジケータを結合機構メモリに格納し、
ＣＦＣＣに全ての構造データ・ブロック１０３４が受信
されたとの警告を出す。ＴＳ命令の書込み操作が完了す
ると、ＣＦＣＣはＭＲＢフレームを中央処理コンプレッ
クスに送り、ＣＰＣ書込みコマンドが終結したことを示
す。
【０１０６】ＣＰＣ読取りコマンドも同様に、DIRECTIO
Nビット１０５２をセットすることによって示され、デ
ータ・フレームが結合機構から中央処理コンプレックス
に送られる。ＭＣＢフレームがＣＦによって受信され、
ＣＦＣＣによって処理された後、ＣＦＣＣはTRANSFER S
TRUCTURE命令を発行し、リスト・コマンドを実行して制
御情報エントリ内容を制御ブロック１０２０、１０３２
からデータ・ムーバ１００６に送る。ここでデータ・ム
ーバはそのレジスタを先にＣＰＣ書込みコマンド操作に
ついて説明した方法で初期化する。
Nビット１０５２をセットすることによって示され、デ
ータ・フレームが結合機構から中央処理コンプレックス
に送られる。ＭＣＢフレームがＣＦによって受信され、
ＣＦＣＣによって処理された後、ＣＦＣＣはTRANSFER S
TRUCTURE命令を発行し、リスト・コマンドを実行して制
御情報エントリ内容を制御ブロック１０２０、１０３２
からデータ・ムーバ１００６に送る。ここでデータ・ム
ーバはそのレジスタを先にＣＰＣ書込みコマンド操作に
ついて説明した方法で初期化する。
【０１０７】この読取り操作の例でも、S/L RATIOは４
であり、転送予定の４つのリンク・データ・ブロック
（またはデータ・フレーム）があるので、MBAL LENGTH
レジスタ１０４２の値はここで１５、SBAL COUNTレジス
タ１０４８の値はここで３である。データ・ムーバ１０
０６は次に、フェッチされたＳＢＡＷ１０３６をＳＢＡ
Ｗレジスタ１０５０に置き、第１構造データ・ブロック
１０３４を結合機構メモリ１００２からフェッチする。
構造データ・ブロック１０３４が届くと、データ・ムー
バ１００６はSBAL LENGTHレジスタ１０４２の内容を調
べ、これが転送される最後のデータ・フレームか確認す
る。SBAL LENGTHレジスタ１０４２の内容は、S/L RATIO
レジスタ１０４６の内容より小さくないので（SBAL LEN
GTHレジスタ１０４２は値１５、SBAL COUNTレジスタ１
０４８の値は３）、これは最後のデータ・フレームでは
なく、データ・フレームのＡビットは１にセットされ
る。データ・ムーバ１００６はまたBLOCK LENGTHレジス
タ１０４４の値を使って、リンク制御ワード３０２のカ
ウント４１２の値をセットする。データ・ムーバ１００
６はリンク制御ワード３０２の様々なフィールドの設定
を確認した後、この情報をデータ・ブロックと共にリン
ク・コントローラ１００８に送る。
であり、転送予定の４つのリンク・データ・ブロック
（またはデータ・フレーム）があるので、MBAL LENGTH
レジスタ１０４２の値はここで１５、SBAL COUNTレジス
タ１０４８の値はここで３である。データ・ムーバ１０
０６は次に、フェッチされたＳＢＡＷ１０３６をＳＢＡ
Ｗレジスタ１０５０に置き、第１構造データ・ブロック
１０３４を結合機構メモリ１００２からフェッチする。
構造データ・ブロック１０３４が届くと、データ・ムー
バ１００６はSBAL LENGTHレジスタ１０４２の内容を調
べ、これが転送される最後のデータ・フレームか確認す
る。SBAL LENGTHレジスタ１０４２の内容は、S/L RATIO
レジスタ１０４６の内容より小さくないので（SBAL LEN
GTHレジスタ１０４２は値１５、SBAL COUNTレジスタ１
０４８の値は３）、これは最後のデータ・フレームでは
なく、データ・フレームのＡビットは１にセットされ
る。データ・ムーバ１００６はまたBLOCK LENGTHレジス
タ１０４４の値を使って、リンク制御ワード３０２のカ
ウント４１２の値をセットする。データ・ムーバ１００
６はリンク制御ワード３０２の様々なフィールドの設定
を確認した後、この情報をデータ・ブロックと共にリン
ク・コントローラ１００８に送る。
【０１０８】ＣＦリンク・コントローラ１００８はそこ
でデータ・フレーム１１１２ａをリンク１０１０を通し
て送信し始める。データ・ムーバ１００６は、第１構造
データ・ブロック１０３４をリンク・コントローラ１０
０８に送信する操作を終了するとすぐ、ＳＢＡＬレジス
タ１０５０のアドレスを使用して次の構造データ・ブロ
ック１０３４をフェッチする。SBAL ADDRESSレジスタ１
０４０のアドレスは再びＳＢＡＬ１０３２の次のアドレ
スの位置に増分される。データ・ムーバ１００６はまた
SBAL LENGTHレジスタ１０４４を再び１つ減分し、SBAL
COUNTレジスタ１０４８も１つ減分する。この例でMBAL
LENGTHレジスタ１０４２の値はここで１４、SBAL COUNT
レジスタ１０４８の値はここで２である。データ・ムー
バ１００６は次に、フェッチされたＳＢＡＷ１０３６を
ＳＢＡＷレジスタ１０５０に置き、結合機構メモリ１０
０２から第２構造データ・ブロック１０３４をフェッチ
する。この構造データ・ブロック１０３４はリンク・コ
ントローラ１１０８に送られ、データ・フレームの転送
が続けられる。構造データ・ブロックをフェッチするこ
のプロセスはSBAL COUNTレジスタ１０４８が０に達し、
（この例では）４つの構造データ・ブロックが全て１つ
のデータ・フレーム１１１２ａとして中央処理コンプレ
ックスに送られるまで継続する。データ・ムーバはここ
で、信号がリンク・コントローラ１００８から受信さ
れ、次のデータ・フレームに進むよう指示されるまで待
機する。
でデータ・フレーム１１１２ａをリンク１０１０を通し
て送信し始める。データ・ムーバ１００６は、第１構造
データ・ブロック１０３４をリンク・コントローラ１０
０８に送信する操作を終了するとすぐ、ＳＢＡＬレジス
タ１０５０のアドレスを使用して次の構造データ・ブロ
ック１０３４をフェッチする。SBAL ADDRESSレジスタ１
０４０のアドレスは再びＳＢＡＬ１０３２の次のアドレ
スの位置に増分される。データ・ムーバ１００６はまた
SBAL LENGTHレジスタ１０４４を再び１つ減分し、SBAL
COUNTレジスタ１０４８も１つ減分する。この例でMBAL
LENGTHレジスタ１０４２の値はここで１４、SBAL COUNT
レジスタ１０４８の値はここで２である。データ・ムー
バ１００６は次に、フェッチされたＳＢＡＷ１０３６を
ＳＢＡＷレジスタ１０５０に置き、結合機構メモリ１０
０２から第２構造データ・ブロック１０３４をフェッチ
する。この構造データ・ブロック１０３４はリンク・コ
ントローラ１１０８に送られ、データ・フレームの転送
が続けられる。構造データ・ブロックをフェッチするこ
のプロセスはSBAL COUNTレジスタ１０４８が０に達し、
（この例では）４つの構造データ・ブロックが全て１つ
のデータ・フレーム１１１２ａとして中央処理コンプレ
ックスに送られるまで継続する。データ・ムーバはここ
で、信号がリンク・コントローラ１００８から受信さ
れ、次のデータ・フレームに進むよう指示されるまで待
機する。
【０１０９】その間、中央処理コンプレックスは、第１
データ・フレーム１１１２ａを正常に受信し格納した
後、ＡＣＫを結合機構に送り返す。リンク・コントロー
ラ１００８はＡＣＫを受信すると、信号をデータ・ムー
バ１００６に送り次のデータ・フレームを送るよう指示
する。データ・ムーバは次のデータ・フレーム１１１２
ｂの移動を始めるため、結合機構メモリ１００２から構
造データ・ブロック１０３４をフェッチし、プロセスは
第１データ・フレーム１１１２ａを送信する際と同じよ
うに進む。
データ・フレーム１１１２ａを正常に受信し格納した
後、ＡＣＫを結合機構に送り返す。リンク・コントロー
ラ１００８はＡＣＫを受信すると、信号をデータ・ムー
バ１００６に送り次のデータ・フレームを送るよう指示
する。データ・ムーバは次のデータ・フレーム１１１２
ｂの移動を始めるため、結合機構メモリ１００２から構
造データ・ブロック１０３４をフェッチし、プロセスは
第１データ・フレーム１１１２ａを送信する際と同じよ
うに進む。
【０１１０】データ・ムーバ１００６は、最後のデータ
・フレーム１１１２ｄの送信に備えるとき、SBAL LENGT
Hレジスタ１０４２の内容を調べ、これが転送される最
後のデータ・フレームか確認する。SBAL LENGTHレジス
タ１０４２の内容は、S/L RATIOレジスタ１０４６の内
容より小さいので（SBAL LENGTHレジスタ１０４２の値
は３、S/L RATIOレジスタの値は４）、これは最後のデ
ータ・フレームであり、データ・フレーム１１１２ｄの
Ａビットは０にセットされる。データ・ムーバ１００６
は、リンク制御ワード３０２の様々なフィールドの設定
を確認した後、この情報を、構造データ・ブロック１０
３４と共にリンク・コントローラ１００８に送る。リン
ク・コントローラはそこでリンク１０１０を通して最後
のデータ・フレーム１１１２での送信を開始する。
・フレーム１１１２ｄの送信に備えるとき、SBAL LENGT
Hレジスタ１０４２の内容を調べ、これが転送される最
後のデータ・フレームか確認する。SBAL LENGTHレジス
タ１０４２の内容は、S/L RATIOレジスタ１０４６の内
容より小さいので（SBAL LENGTHレジスタ１０４２の値
は３、S/L RATIOレジスタの値は４）、これは最後のデ
ータ・フレームであり、データ・フレーム１１１２ｄの
Ａビットは０にセットされる。データ・ムーバ１００６
は、リンク制御ワード３０２の様々なフィールドの設定
を確認した後、この情報を、構造データ・ブロック１０
３４と共にリンク・コントローラ１００８に送る。リン
ク・コントローラはそこでリンク１０１０を通して最後
のデータ・フレーム１１１２での送信を開始する。
【０１１１】最後のデータ・フレーム１１１２ｄの構造
の最後のデータ・ブロック１０３４がリンク・コントロ
ーラ１００８に送られているとき、SBAL LENGTHレジス
タ１０４２の値は０に達し、データ・ムーバ１００６は
結合機構メモリにインジケータを格納し、ＣＦＣＣに、
全ての構造ブロック１０３４が送られていることを警告
する。ＣＦＣＣは、読取り操作を終結するため、ＭＲＢ
フレームを中央処理コンプレックスに送る。
の最後のデータ・ブロック１０３４がリンク・コントロ
ーラ１００８に送られているとき、SBAL LENGTHレジス
タ１０４２の値は０に達し、データ・ムーバ１００６は
結合機構メモリにインジケータを格納し、ＣＦＣＣに、
全ての構造ブロック１０３４が送られていることを警告
する。ＣＦＣＣは、読取り操作を終結するため、ＭＲＢ
フレームを中央処理コンプレックスに送る。
【０１１２】リンク・ビット・エラーからの回復の説
明：図７はデータ・フレーム７０４で検出されたリンク
・エラーを示す。これにより拒否信号７０６がデータ・
フレームのセンダに送り返され、データ・フレーム７０
８全体がリンクで再送される。図１４はMBAL ADDRESSレ
ジスタ９４０（図９のMBAL ADDRESSレジスタ９４０と同
じレジスタ）とSBAL ADDRESSレジスタ１０４０（図１０
のSBAL ADDRESSレジスタ１０４０と同じレジスタ）が、
破壊されたデータ・フレームの回復手順でどのように制
御されるかを示す。図１４に示したシーケンスは、図１
２に示したシーケンスと同じであるが、第２データ・フ
レーム１２０４ｂ（図１２のデータ・フレーム１１１２
ｂと同じフレーム）にリンク・エラーが導入されてい
る。
明：図７はデータ・フレーム７０４で検出されたリンク
・エラーを示す。これにより拒否信号７０６がデータ・
フレームのセンダに送り返され、データ・フレーム７０
８全体がリンクで再送される。図１４はMBAL ADDRESSレ
ジスタ９４０（図９のMBAL ADDRESSレジスタ９４０と同
じレジスタ）とSBAL ADDRESSレジスタ１０４０（図１０
のSBAL ADDRESSレジスタ１０４０と同じレジスタ）が、
破壊されたデータ・フレームの回復手順でどのように制
御されるかを示す。図１４に示したシーケンスは、図１
２に示したシーケンスと同じであるが、第２データ・フ
レーム１２０４ｂ（図１２のデータ・フレーム１１１２
ｂと同じフレーム）にリンク・エラーが導入されてい
る。
【０１１３】回復手順を説明するため、データ・フレー
ム１２０４ｂが中央処理コンプレックスから結合機構に
送られる書込み操作を考える。データ・フレーム１２０
４ｂが受信されているとき、これは結合機構メモリ１０
０２に格納されている。リンク・エラーは、データ・フ
レーム１２０４ｂの受信の任意の時点で検出され得るの
で、SBAL ADDRESS１０４０は、データ・フレームのどこ
でエラーが検出されたかに応じて、エラーが検出された
時点でいくつか異なる値をとり得る。リンク・コントロ
ーラ１００８はエラーを検出したとき、データ・フレー
ムをデータ・ムーバ１００６に送信する操作を終了し、
データ・ムーバ１００６は、データ・フレームを結合機
構メモリ１００２に格納する操作を終了する。
ム１２０４ｂが中央処理コンプレックスから結合機構に
送られる書込み操作を考える。データ・フレーム１２０
４ｂが受信されているとき、これは結合機構メモリ１０
０２に格納されている。リンク・エラーは、データ・フ
レーム１２０４ｂの受信の任意の時点で検出され得るの
で、SBAL ADDRESS１０４０は、データ・フレームのどこ
でエラーが検出されたかに応じて、エラーが検出された
時点でいくつか異なる値をとり得る。リンク・コントロ
ーラ１００８はエラーを検出したとき、データ・フレー
ムをデータ・ムーバ１００６に送信する操作を終了し、
データ・ムーバ１００６は、データ・フレームを結合機
構メモリ１００２に格納する操作を終了する。
【０１１４】エラーは、データ・フレーム１２０４ｂ内
のどこでも検出され得るので、データ・ムーバ１００６
は、データ・フレーム１２０４ｂの終わりを含めて、デ
ータ・フレーム１２０４ｂの格納の間にいつでも停止で
きることに注意されたい。エラーがどこで検出されよう
と、データ・ムーバ１００６は、全てのデータが結合機
構メモリ１００２に正常に格納された後に、信号をリン
ク・コントローラ１００８に送る。
のどこでも検出され得るので、データ・ムーバ１００６
は、データ・フレーム１２０４ｂの終わりを含めて、デ
ータ・フレーム１２０４ｂの格納の間にいつでも停止で
きることに注意されたい。エラーがどこで検出されよう
と、データ・ムーバ１００６は、全てのデータが結合機
構メモリ１００２に正常に格納された後に、信号をリン
ク・コントローラ１００８に送る。
【０１１５】リンク・コントローラ１００８は、データ
・ムーバ１００６からそれが破壊されたデータ・フレー
ム１２０４ｂの格納を終了したことを示す信号を受信し
た後、拒否（ＲＥＪ７０６）フレームを中央処理コンプ
レックスに送り返す。通常、リンク・エラーがないと
き、リンク・コントローラ１００８はＡＣＫを中央処理
コンプレックスに送り返す。中央処理コンプレックスで
は、ＲＥＪフレーム７０６の受信により、そのリンク・
コントローラ９０８が信号をそのデータ・ムーバ９０６
に送り、それに最後のデータ・フレーム１２１２を結合
機構に再送するよう指示する。中央処理コンプレックス
では、正しいＭＢＡＬアドレスを計算することは容易で
ある。ＣＰＣのM/L RATIO９４６は１だからである。デ
ータ・ムーバ９０６は、リンク・コントローラ９０８か
ら信号を受信し再送するとき、MBALADDRESSレジスタ９
４０を正確に１位置バック・アップし、ＭＢＡＷ９３６
を再フェッチし、メッセージ・データ・ブロック９３４
を再フェッチしてから、それをリンク９１０を通して結
合機構に送る。
・ムーバ１００６からそれが破壊されたデータ・フレー
ム１２０４ｂの格納を終了したことを示す信号を受信し
た後、拒否（ＲＥＪ７０６）フレームを中央処理コンプ
レックスに送り返す。通常、リンク・エラーがないと
き、リンク・コントローラ１００８はＡＣＫを中央処理
コンプレックスに送り返す。中央処理コンプレックスで
は、ＲＥＪフレーム７０６の受信により、そのリンク・
コントローラ９０８が信号をそのデータ・ムーバ９０６
に送り、それに最後のデータ・フレーム１２１２を結合
機構に再送するよう指示する。中央処理コンプレックス
では、正しいＭＢＡＬアドレスを計算することは容易で
ある。ＣＰＣのM/L RATIO９４６は１だからである。デ
ータ・ムーバ９０６は、リンク・コントローラ９０８か
ら信号を受信し再送するとき、MBALADDRESSレジスタ９
４０を正確に１位置バック・アップし、ＭＢＡＷ９３６
を再フェッチし、メッセージ・データ・ブロック９３４
を再フェッチしてから、それをリンク９１０を通して結
合機構に送る。
【０１１６】結合機構での回復手順はＣＦのＳ／Ｌ比が
４であるため（従ってＣＰＣのＭ／Ｌ比１と同じではな
いため）より複雑である。SBAL ADDRESSレジスタ１０４
０は、任意の値を持ち得、破壊されたデータ・フレーム
１２０４ｂを受信する。再送されたデータ・フレーム１
２１２の先頭がリンク・コントローラ１００８によって
受信されると、リンク・コントローラ１００８は信号を
データ・ムーバ１００６に送り、最後のデータ・フレー
ムを再び格納することを指示する。データ・ムーバ１０
０６はこの信号を受信すると、最初にSBAL ADDRESSレジ
スタ１０４０を、受信された最後のデータ・フレーム１
２０４ｂの先頭にバック・アップしなければならない。
一般的な実施例の場合、SBAL ADDRESSレジスタ１０４０
をバック・アップするこの手順では、データ・ムーバ１
００６が最後のブロック１２１６について最後の受信さ
れたデータ・フレームの先頭に対するポインタを維持す
る必要がある。これにより、回復信号がリンク・コント
ローラ１００８から受信された場合にはこの値を使用す
ることができる。
４であるため（従ってＣＰＣのＭ／Ｌ比１と同じではな
いため）より複雑である。SBAL ADDRESSレジスタ１０４
０は、任意の値を持ち得、破壊されたデータ・フレーム
１２０４ｂを受信する。再送されたデータ・フレーム１
２１２の先頭がリンク・コントローラ１００８によって
受信されると、リンク・コントローラ１００８は信号を
データ・ムーバ１００６に送り、最後のデータ・フレー
ムを再び格納することを指示する。データ・ムーバ１０
０６はこの信号を受信すると、最初にSBAL ADDRESSレジ
スタ１０４０を、受信された最後のデータ・フレーム１
２０４ｂの先頭にバック・アップしなければならない。
一般的な実施例の場合、SBAL ADDRESSレジスタ１０４０
をバック・アップするこの手順では、データ・ムーバ１
００６が最後のブロック１２１６について最後の受信さ
れたデータ・フレームの先頭に対するポインタを維持す
る必要がある。これにより、回復信号がリンク・コント
ローラ１００８から受信された場合にはこの値を使用す
ることができる。
【０１１７】ブロック・サイズが２の累乗に制限される
この実施例で、データ・ムーバ１００６はS/L RATIOレ
ジスタ１０４６の値を使って、SBAL ADDRESSレジスタ１
０４０をバック・アップする。更にＳＢＡＬ１０３２自
体にアドレスを割当て、ＳＢＡＬ１０３２全体を２つの
アドレス境界の累乗内に維持することによって、単純
に、S/L RATIOレジスタ１０４６によって求められた低
次の（最下位の）適切な個数のSBAL ADDRESSレジスタ１
０４０ビットをリセットし、SBAL ADDRESSレジスタ１０
４０を正しくバック・アップする必要がある。これは２
ブロック長の累乗を使って得られるまた別の効率を示
す。この例でＳＢＡＬ１０３２エントリがそれぞれ８バ
イトの場合、SBAL ADDRESSレジスタはバイト・アドレス
・レジスタで、S/L RATIOは４である。５つの低次アド
レス・ビットをリセットすると、SBALADDRESSレジスタ
が破壊された最後のデータ・フレームの位置の先頭にバ
ック・アップされる。SBAL ADDRESSレジスタ１０４０が
正しくバック・アップされた後、ＳＢＡＷ１０３６がフ
ェッチされ、データ転送が正常に継続する。
この実施例で、データ・ムーバ１００６はS/L RATIOレ
ジスタ１０４６の値を使って、SBAL ADDRESSレジスタ１
０４０をバック・アップする。更にＳＢＡＬ１０３２自
体にアドレスを割当て、ＳＢＡＬ１０３２全体を２つの
アドレス境界の累乗内に維持することによって、単純
に、S/L RATIOレジスタ１０４６によって求められた低
次の（最下位の）適切な個数のSBAL ADDRESSレジスタ１
０４０ビットをリセットし、SBAL ADDRESSレジスタ１０
４０を正しくバック・アップする必要がある。これは２
ブロック長の累乗を使って得られるまた別の効率を示
す。この例でＳＢＡＬ１０３２エントリがそれぞれ８バ
イトの場合、SBAL ADDRESSレジスタはバイト・アドレス
・レジスタで、S/L RATIOは４である。５つの低次アド
レス・ビットをリセットすると、SBALADDRESSレジスタ
が破壊された最後のデータ・フレームの位置の先頭にバ
ック・アップされる。SBAL ADDRESSレジスタ１０４０が
正しくバック・アップされた後、ＳＢＡＷ１０３６がフ
ェッチされ、データ転送が正常に継続する。
【０１１８】読取り操作の間の回復手順は書込みの場合
と似ている。読取りの場合、結合機構のデータ・ムーバ
１００６はリンク・コントローラ１００８により、最後
のデータ・フレームを再送するよう指示され、中央処理
コンプレックスのリンク・コントローラ９０６は、リン
ク・コントローラ９０８により、最後のデータ・フレー
ムを再び受信するよう指示される。
と似ている。読取りの場合、結合機構のデータ・ムーバ
１００６はリンク・コントローラ１００８により、最後
のデータ・フレームを再送するよう指示され、中央処理
コンプレックスのリンク・コントローラ９０６は、リン
ク・コントローラ９０８により、最後のデータ・フレー
ムを再び受信するよう指示される。
【０１１９】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【０１２０】（１）データ構造を第１コンピュータ・シ
ステムから第２コンピュータ・システムにシステム間リ
ンクを通して転送する方法であって、転送されるデータ
構造を前記第２コンピュータ・システムに前記システム
間リンクを通して格納するため、前記第１コンピュータ
・システムによって前記第２コンピュータ・システムに
コマンドを発行し、該コマンドによって前記第２コンピ
ュータ・システムに、前記第２コンピュータ・システム
に転送される該データ構造の、前記システム間リンクに
該データ構造を転送するためリンク・フレームのシーケ
ンスの各リンク・フレーム内の該構造のデータの格納可
能なデータ単位の長さを示すパラメータを含む、パラメ
ータのセットとデータ構造識別子を通知するステップ
と、前記第１コンピュータ・システムによって、前記第
１コンピュータ・システムの記憶域内の識別されたデー
タ構造を含むデータ・ブロックの位置を表す第１ポイン
タ・リストをアクセスするステップと、前記第１コンピ
ュータ・システムの記憶域内のデータ・ブロックをアド
レス指定し、前記第１コンピュータ・システムの記憶域
で分散しており、ポインタによって見つけられた該デー
タ・ブロックをフェッチし、現在バッファされているブ
ロックの数が、前記第２コンピュータ・システムに転送
するため生成された各リンク・フレームに含まれるデー
タ・ブロック数を示すパラメータ番号と等しくなるま
で、バッファ内にフェッチ順序で該データ・ブロックの
サブセットを集めるため、前記第１記憶域リストに順序
付けられた順序で対応するポインタを利用するステップ
と、前記システム間リンクを通して、前記第１コンピュ
ータ・システムによってバッファされた各リンク・フレ
ームを転送するステップと、前記データ構造の受信の完
了を前記第２コンピュータ・システムによって確認する
ステップと、利用可能であり、前記第２コンピュータ・
システムの記憶域に受信済みデータを格納するため割当
てられたデータ・ブロックを見つけるため、ポインタ・
エントリの第２ポインタ・リストを与えるステップと、
前記第２コンピュータ・システムによって、前記システ
ム間リンクから正常に受信された各リンク・フレームに
データをバッファし、前記第２コンピュータ・システム
によって用いられるデータ・ブロック長に等しいバッフ
ァされたデータの長さを検出するステップと、前記バッ
ファされたデータを前記第２ポインタ・リストで順次に
選択されたポインタ・エントリによって、前記第２コン
ピュータ・システムの前記記憶域のどこかで見つけられ
た利用可能なデータ・ブロックに格納するステップと、
を含む、方法。 （２）第１コンピュータ・システムから第２コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第２コンピュータ・シス
テムによって送られ、前記第２バッファにリンク・フレ
ームがエラーなく受信された旨の確認信号が前記第１コ
ンピュータ・システムによって受信されるまで、前記第
２コンピュータ・システムにバッファされたデータのオ
ーバーレイを禁止するステップを含む、前記（１）記載
の方法。 （３）第１コンピュータ・システムから第２コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータ・シス
テム、前記第２コンピュータ・システム、及び各リンク
・フレームのデータ・ブロック長を、２の累乗に等しい
データ単位数にするステップを含む、前記（１）記載の
方法。 （４）第１コンピュータ・システムから第２コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータは中央
処理コンプレックスであり、前記第２コンピュータ・シ
ステムはプロセッサと、電子記憶域とを含む結合機構で
ある、前記（１）記載の方法。 （５）第２コンピュータ・システムから第１コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータ・シス
テムによって前記第２コンピュータ・システムにコマン
ドを発行し、転送されるデータ構造を前記第１コンピュ
ータ・システムへ前記システム間リンクを通してフェッ
チし、該コマンドによって前記第２コンピュータ・シス
テムに、前記第２コンピュータ・システムに転送される
該データ構造の、前記システム間リンクに該データ構造
を転送するリンク・フレームのシーケンスの各リンク・
フレーム内の該構造のデータの格納可能なデータ単位の
長さを示すパラメータを含む、パラメータのセットとデ
ータ構造識別子を通知するステップと、前記第２コンピ
ュータ・システムの記憶域の識別されたデータ構造を含
むデータ・ブロックの位置を表す第２ポインタ・リスト
を前記第２コンピュータ・システムによってアクセスす
るステップと、前記第２記憶リストでポインタが順序付
けられた順序で対応するポインタを利用し、前記第２コ
ンピュータ・システムの記憶域のデータ・ブロックをア
ドレス指定し、前記第２コンピュータ・システムの記憶
域で分散しており、ポインタによって見つけられたデー
タ・ブロックをフェッチし、現在バッファされているブ
ロックの数が、前記第１コンピュータ・システムに転送
するため生成された各リンク・フレームに含まれるデー
タ・ブロック数を示すパラメータ番号に等しくなるま
で、バッファ内にフェッチ順序でデータ・ブロックのサ
ブセットを集めるステップと、前記第２コンピュータ・
システムによってバッファされた各リンク・フレームを
前記システム間リンクを通して転送するステップと、前
記データ構造の受信の完了を前記第１コンピュータ・シ
ステムにより確認するステップと、ポインタ・エントリ
の第１ポインタ・リストを与え、利用可能な受信済みデ
ータを前記第１コンピュータ・システムの記憶域に格納
するため割当てられたデータ・ブロックを見つけるステ
ップと、前記システム間リンクから正常に受信された各
リンク・フレームのデータを前記第１コンピュータ・シ
ステムによりバッファし、前記第１コンピュータ・シス
テムによって用いられるデータ・ブロック長に等しいバ
ッファされたデータの長さを検出するステップと、前記
バッファされたデータを、前記第１コンピュータ・シス
テムの記憶域のどこかで、前記第１ポインタ・リストの
順次に選択されたポインタ・エントリによって見つけら
れた利用可能なデータ・ブロックに格納するステップ
と、を含む、方法。 （６）第２コンピュータ・システムから第１コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータ・シス
テムによって送られ、前記第１バッファにリンク・フレ
ームがエラーなく受信された旨の確認信号が前記第２コ
ンピュータ・システムによって受信されるまで、前記第
１コンピュータ・システムにバッファされたデータのオ
ーバーレイを禁止するステップを含む、前記（５）記載
の方法。 （７）第２コンピュータ・システムから第１コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータ・シス
テム、前記第２コンピュータ・システム、及び各リンク
・フレームのデータ・ブロック長を、２の累乗に等しい
データ単位数にするステップを含む、前記（５）記載の
方法。 （８）第２コンピュータ・システムから第１コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータは中央
処理コンプレックスであり、前記第２コンピュータ・シ
ステムはプロセッサと、電子記憶域とを含む結合機構で
ある、前記（５）記載の方法。 （９）被指令コンピュータ（被指令エンティティ）と指
令コンピュータ（指令エンティティ）の間のシステム間
リンクを通してデータ・フレームのセットのデータを、
該被指令エンティティ側の記憶ブロックのセットのデー
タの読取りまたは書込みの操作の間に転送し、指令エン
ティティの記憶域の記憶ブロックとは長さの異なる被指
令エンティティの記憶域の記憶ブロックをサポートする
方法であって、前記リンクを通して前記指令エンティテ
ィによって前記被指令エンティティへ、前記指令エンテ
ィティ側でいつ転送済みデータの終わりに達したかを確
認するインジケータと、前記被指令エンティティ側の前
記指令エンティティ側の記憶ブロックに等しいデータ量
を持つ複数の記憶ブロックを、被指令エンティティが確
認できるようにする相対ブロック長インジケータとを含
むコマンドを発行し、被指令システム記憶域のデータ・
ブロックのセットのデータを格納またはフェッチするこ
とを前記被指令エンティティに要求するステップと、TR
ANSFER STRUCTURE（ＴＳ）命令の実行を前記被指令エン
ティティによって開始し、前記被指令システム記憶域の
複数の記憶ブロックの読取りまたは書込みを制御し、リ
ンク・データのいずれかの方向に転送されるデータ・フ
レームのセットに全てのデータを加えるステップと、前
記被指令エンティティ側で、ポインタ・エントリのシー
ケンスを持つＴＳポインタ・リストを使用し、（前記被
指令システム記憶域に分散し得る）記憶ブロックのセッ
トを見つけ、前記ＴＳ命令の実行により制御されるフレ
ームのセットにデータを加えるステップと、確認（ＡＣ
Ｋ）フレームまたは拒否（ＲＥＪ）フレームを、受信さ
れた各データ・フレームのエラー状態に応答する送信エ
ンティティとしての前記指令エンティティまたは被指令
エンティティによって送信するステップと、送信された
ＡＣＫフレームまたは送信されたＲＥＪフレームを、受
信エンティティとして前記指令エンティティと被指令エ
ンティティのもう一方によって受信するステップと、送
信されたＡＣＫフレームに前記受信エンティティによっ
て応答し、データ・フレームのセットの次のデータ・フ
レームの転送を制御するステップと、送信されたＲＥＪ
フレームに前記受信エンティティによって応答し、デー
タ・フレームのセットの送信されたＲＥＪフレームに関
連した、最後に送信されたデータ・フレームの再送を制
御するステップと、を含む、方法。 （１０）データ・フレームのセットのデータをシステム
間リンクを通して転送する方法であって、記憶ブロック
長が前記被指令エンティティでは前記指令エンティティ
の記憶域とは異なるとき、送信されたＲＥＪフレームに
前記ＴＳ命令によって応答し、前記被指令エンティティ
側で記憶ブロックについて、ＲＥＪフレームの原因とな
った最後に転送されたデータ・フレームの再送を制御す
るステップを含む、前記（９）記載の方法。 （１１）データ・フレームのセットのデータをシステム
間リンクを通して転送する方法であって、前記被指令エ
ンティティの記憶域の主記憶域境界で２の累乗の前記Ｔ
Ｓポインタ・リストを見つけ、ポインタのアドレスに右
０を増やし、前記被指令システム記憶域の各フレームの
第１記憶ブロックをアドレス指定するステップと、前記
被指令エンティティの複数の記憶ブロック（パッケージ
化されたブロック）を、前記リンクで転送され、第１記
憶ブロックが同じフレームの他のブロックのポインタの
ポインタ位置よりも０が多いアドレスにて見つけられた
ポインタによりアドレス指定された、各フレームに書込
むまたは読取るステップと、現在のＲＥＪフレームを操
作するため、前記ＴＳポインタ・リストの現在のポイン
タ・アドレスの複数の右ビット位置を０にセットし、最
後に送られたデータ・フレームの第１ポインタをアドレ
ス指定することによって、現在のＴＳ命令の再送を制御
し、該ＲＥＪフレームを前記ＴＳポインタ・リストの開
始位置として受信し、再送のため最後に送られたデータ
・フレームを処理するステップと、を含む、前記（１
０）記載の方法。 （１２）データ・フレームのセットのデータをシステム
間リンクを通して転送する方法であって、各データ・フ
レームの第１ポインタの位置（格納されたポインタ位
置）を前記ＴＳポインタ・リストに格納するステップ
と、前記格納されたポインタ位置をフェッチして、前記
ＴＳポインタ・リストの現在用いられているポインタの
位置をバック・アップし、前記リンクを通して再送され
るフレームに、前記被指令エンティティの複数の記憶ブ
ロック（パッケージ化されたブロック）を書込むまたは
読取ることによって現在のＲＥＪフレームを操作するス
テップと、を含む、前記（１０）記載の方法。
ステムから第２コンピュータ・システムにシステム間リ
ンクを通して転送する方法であって、転送されるデータ
構造を前記第２コンピュータ・システムに前記システム
間リンクを通して格納するため、前記第１コンピュータ
・システムによって前記第２コンピュータ・システムに
コマンドを発行し、該コマンドによって前記第２コンピ
ュータ・システムに、前記第２コンピュータ・システム
に転送される該データ構造の、前記システム間リンクに
該データ構造を転送するためリンク・フレームのシーケ
ンスの各リンク・フレーム内の該構造のデータの格納可
能なデータ単位の長さを示すパラメータを含む、パラメ
ータのセットとデータ構造識別子を通知するステップ
と、前記第１コンピュータ・システムによって、前記第
１コンピュータ・システムの記憶域内の識別されたデー
タ構造を含むデータ・ブロックの位置を表す第１ポイン
タ・リストをアクセスするステップと、前記第１コンピ
ュータ・システムの記憶域内のデータ・ブロックをアド
レス指定し、前記第１コンピュータ・システムの記憶域
で分散しており、ポインタによって見つけられた該デー
タ・ブロックをフェッチし、現在バッファされているブ
ロックの数が、前記第２コンピュータ・システムに転送
するため生成された各リンク・フレームに含まれるデー
タ・ブロック数を示すパラメータ番号と等しくなるま
で、バッファ内にフェッチ順序で該データ・ブロックの
サブセットを集めるため、前記第１記憶域リストに順序
付けられた順序で対応するポインタを利用するステップ
と、前記システム間リンクを通して、前記第１コンピュ
ータ・システムによってバッファされた各リンク・フレ
ームを転送するステップと、前記データ構造の受信の完
了を前記第２コンピュータ・システムによって確認する
ステップと、利用可能であり、前記第２コンピュータ・
システムの記憶域に受信済みデータを格納するため割当
てられたデータ・ブロックを見つけるため、ポインタ・
エントリの第２ポインタ・リストを与えるステップと、
前記第２コンピュータ・システムによって、前記システ
ム間リンクから正常に受信された各リンク・フレームに
データをバッファし、前記第２コンピュータ・システム
によって用いられるデータ・ブロック長に等しいバッフ
ァされたデータの長さを検出するステップと、前記バッ
ファされたデータを前記第２ポインタ・リストで順次に
選択されたポインタ・エントリによって、前記第２コン
ピュータ・システムの前記記憶域のどこかで見つけられ
た利用可能なデータ・ブロックに格納するステップと、
を含む、方法。 （２）第１コンピュータ・システムから第２コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第２コンピュータ・シス
テムによって送られ、前記第２バッファにリンク・フレ
ームがエラーなく受信された旨の確認信号が前記第１コ
ンピュータ・システムによって受信されるまで、前記第
２コンピュータ・システムにバッファされたデータのオ
ーバーレイを禁止するステップを含む、前記（１）記載
の方法。 （３）第１コンピュータ・システムから第２コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータ・シス
テム、前記第２コンピュータ・システム、及び各リンク
・フレームのデータ・ブロック長を、２の累乗に等しい
データ単位数にするステップを含む、前記（１）記載の
方法。 （４）第１コンピュータ・システムから第２コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータは中央
処理コンプレックスであり、前記第２コンピュータ・シ
ステムはプロセッサと、電子記憶域とを含む結合機構で
ある、前記（１）記載の方法。 （５）第２コンピュータ・システムから第１コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータ・シス
テムによって前記第２コンピュータ・システムにコマン
ドを発行し、転送されるデータ構造を前記第１コンピュ
ータ・システムへ前記システム間リンクを通してフェッ
チし、該コマンドによって前記第２コンピュータ・シス
テムに、前記第２コンピュータ・システムに転送される
該データ構造の、前記システム間リンクに該データ構造
を転送するリンク・フレームのシーケンスの各リンク・
フレーム内の該構造のデータの格納可能なデータ単位の
長さを示すパラメータを含む、パラメータのセットとデ
ータ構造識別子を通知するステップと、前記第２コンピ
ュータ・システムの記憶域の識別されたデータ構造を含
むデータ・ブロックの位置を表す第２ポインタ・リスト
を前記第２コンピュータ・システムによってアクセスす
るステップと、前記第２記憶リストでポインタが順序付
けられた順序で対応するポインタを利用し、前記第２コ
ンピュータ・システムの記憶域のデータ・ブロックをア
ドレス指定し、前記第２コンピュータ・システムの記憶
域で分散しており、ポインタによって見つけられたデー
タ・ブロックをフェッチし、現在バッファされているブ
ロックの数が、前記第１コンピュータ・システムに転送
するため生成された各リンク・フレームに含まれるデー
タ・ブロック数を示すパラメータ番号に等しくなるま
で、バッファ内にフェッチ順序でデータ・ブロックのサ
ブセットを集めるステップと、前記第２コンピュータ・
システムによってバッファされた各リンク・フレームを
前記システム間リンクを通して転送するステップと、前
記データ構造の受信の完了を前記第１コンピュータ・シ
ステムにより確認するステップと、ポインタ・エントリ
の第１ポインタ・リストを与え、利用可能な受信済みデ
ータを前記第１コンピュータ・システムの記憶域に格納
するため割当てられたデータ・ブロックを見つけるステ
ップと、前記システム間リンクから正常に受信された各
リンク・フレームのデータを前記第１コンピュータ・シ
ステムによりバッファし、前記第１コンピュータ・シス
テムによって用いられるデータ・ブロック長に等しいバ
ッファされたデータの長さを検出するステップと、前記
バッファされたデータを、前記第１コンピュータ・シス
テムの記憶域のどこかで、前記第１ポインタ・リストの
順次に選択されたポインタ・エントリによって見つけら
れた利用可能なデータ・ブロックに格納するステップ
と、を含む、方法。 （６）第２コンピュータ・システムから第１コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータ・シス
テムによって送られ、前記第１バッファにリンク・フレ
ームがエラーなく受信された旨の確認信号が前記第２コ
ンピュータ・システムによって受信されるまで、前記第
１コンピュータ・システムにバッファされたデータのオ
ーバーレイを禁止するステップを含む、前記（５）記載
の方法。 （７）第２コンピュータ・システムから第１コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータ・シス
テム、前記第２コンピュータ・システム、及び各リンク
・フレームのデータ・ブロック長を、２の累乗に等しい
データ単位数にするステップを含む、前記（５）記載の
方法。 （８）第２コンピュータ・システムから第１コンピュー
タ・システムへ、システム間リンクを通してデータ構造
を転送する方法であって、前記第１コンピュータは中央
処理コンプレックスであり、前記第２コンピュータ・シ
ステムはプロセッサと、電子記憶域とを含む結合機構で
ある、前記（５）記載の方法。 （９）被指令コンピュータ（被指令エンティティ）と指
令コンピュータ（指令エンティティ）の間のシステム間
リンクを通してデータ・フレームのセットのデータを、
該被指令エンティティ側の記憶ブロックのセットのデー
タの読取りまたは書込みの操作の間に転送し、指令エン
ティティの記憶域の記憶ブロックとは長さの異なる被指
令エンティティの記憶域の記憶ブロックをサポートする
方法であって、前記リンクを通して前記指令エンティテ
ィによって前記被指令エンティティへ、前記指令エンテ
ィティ側でいつ転送済みデータの終わりに達したかを確
認するインジケータと、前記被指令エンティティ側の前
記指令エンティティ側の記憶ブロックに等しいデータ量
を持つ複数の記憶ブロックを、被指令エンティティが確
認できるようにする相対ブロック長インジケータとを含
むコマンドを発行し、被指令システム記憶域のデータ・
ブロックのセットのデータを格納またはフェッチするこ
とを前記被指令エンティティに要求するステップと、TR
ANSFER STRUCTURE（ＴＳ）命令の実行を前記被指令エン
ティティによって開始し、前記被指令システム記憶域の
複数の記憶ブロックの読取りまたは書込みを制御し、リ
ンク・データのいずれかの方向に転送されるデータ・フ
レームのセットに全てのデータを加えるステップと、前
記被指令エンティティ側で、ポインタ・エントリのシー
ケンスを持つＴＳポインタ・リストを使用し、（前記被
指令システム記憶域に分散し得る）記憶ブロックのセッ
トを見つけ、前記ＴＳ命令の実行により制御されるフレ
ームのセットにデータを加えるステップと、確認（ＡＣ
Ｋ）フレームまたは拒否（ＲＥＪ）フレームを、受信さ
れた各データ・フレームのエラー状態に応答する送信エ
ンティティとしての前記指令エンティティまたは被指令
エンティティによって送信するステップと、送信された
ＡＣＫフレームまたは送信されたＲＥＪフレームを、受
信エンティティとして前記指令エンティティと被指令エ
ンティティのもう一方によって受信するステップと、送
信されたＡＣＫフレームに前記受信エンティティによっ
て応答し、データ・フレームのセットの次のデータ・フ
レームの転送を制御するステップと、送信されたＲＥＪ
フレームに前記受信エンティティによって応答し、デー
タ・フレームのセットの送信されたＲＥＪフレームに関
連した、最後に送信されたデータ・フレームの再送を制
御するステップと、を含む、方法。 （１０）データ・フレームのセットのデータをシステム
間リンクを通して転送する方法であって、記憶ブロック
長が前記被指令エンティティでは前記指令エンティティ
の記憶域とは異なるとき、送信されたＲＥＪフレームに
前記ＴＳ命令によって応答し、前記被指令エンティティ
側で記憶ブロックについて、ＲＥＪフレームの原因とな
った最後に転送されたデータ・フレームの再送を制御す
るステップを含む、前記（９）記載の方法。 （１１）データ・フレームのセットのデータをシステム
間リンクを通して転送する方法であって、前記被指令エ
ンティティの記憶域の主記憶域境界で２の累乗の前記Ｔ
Ｓポインタ・リストを見つけ、ポインタのアドレスに右
０を増やし、前記被指令システム記憶域の各フレームの
第１記憶ブロックをアドレス指定するステップと、前記
被指令エンティティの複数の記憶ブロック（パッケージ
化されたブロック）を、前記リンクで転送され、第１記
憶ブロックが同じフレームの他のブロックのポインタの
ポインタ位置よりも０が多いアドレスにて見つけられた
ポインタによりアドレス指定された、各フレームに書込
むまたは読取るステップと、現在のＲＥＪフレームを操
作するため、前記ＴＳポインタ・リストの現在のポイン
タ・アドレスの複数の右ビット位置を０にセットし、最
後に送られたデータ・フレームの第１ポインタをアドレ
ス指定することによって、現在のＴＳ命令の再送を制御
し、該ＲＥＪフレームを前記ＴＳポインタ・リストの開
始位置として受信し、再送のため最後に送られたデータ
・フレームを処理するステップと、を含む、前記（１
０）記載の方法。 （１２）データ・フレームのセットのデータをシステム
間リンクを通して転送する方法であって、各データ・フ
レームの第１ポインタの位置（格納されたポインタ位
置）を前記ＴＳポインタ・リストに格納するステップ
と、前記格納されたポインタ位置をフェッチして、前記
ＴＳポインタ・リストの現在用いられているポインタの
位置をバック・アップし、前記リンクを通して再送され
るフレームに、前記被指令エンティティの複数の記憶ブ
ロック（パッケージ化されたブロック）を書込むまたは
読取ることによって現在のＲＥＪフレームを操作するス
テップと、を含む、前記（１０）記載の方法。
【図１】２つのコンピュータ・システム間の物理リンク
を示すブロック図である。
を示すブロック図である。
【図２】マルチメッセージ・チャネル・バッファ構造を
示す図である。
示す図である。
【図３】代表的リンク・フレームの形式を示す図であ
る。
る。
【図４】図３のリンク・フレームのリンク制御ワードの
内容を示す図である。
内容を示す図である。
【図５】２つのコンピュータ・システム間でのコマン
ド、データ、及び応答フレームの交換を含む、フレーム
転送のシーケンスを示す図である。
ド、データ、及び応答フレームの交換を含む、フレーム
転送のシーケンスを示す図である。
【図６】複数のデータ・フレームが転送されるコマン
ド、データ及び応答フレームの交換を含む、フレーム転
送のシーケンスでの別の交換を示す図である。
ド、データ及び応答フレームの交換を含む、フレーム転
送のシーケンスでの別の交換を示す図である。
【図７】データ・フレームの１つに転送エラーがあるフ
レーム交換のシーケンスを示す図である。
レーム交換のシーケンスを示す図である。
【図８】結合機構（被指令システム）に接続された中央
処理コンプレックス（指令システム）の図である。
処理コンプレックス（指令システム）の図である。
【図９】リンクでのメッセージの引渡しに用いられる制
御ブロック、データ・ブロック、及びリンク・ハードウ
ェアを示す中央処理コンプレックスの内部の図である。
御ブロック、データ・ブロック、及びリンク・ハードウ
ェアを示す中央処理コンプレックスの内部の図である。
【図１０】リンクでのメッセージの引渡しに用いられる
制御ブロック、データ・ブロック、及びリンク・ハード
ウェアを示す結合機構の内部の図である。
制御ブロック、データ・ブロック、及びリンク・ハード
ウェアを示す結合機構の内部の図である。
【図１１】長さの異なるデータ・ブロックがアクセスさ
れるときの結合機構でのデータ・ブロックの分散／集合
の図である。
れるときの結合機構でのデータ・ブロックの分散／集合
の図である。
【図１２】長さの異なるデータ・ブロックがアクセスさ
れるときの結合機構でのデータ・ブロックの分散／集合
の図である。
れるときの結合機構でのデータ・ブロックの分散／集合
の図である。
【図１３】長さの異なるデータ・ブロックがアクセスさ
れるときの結合機構でのデータ・ブロックの分散／集合
の図である。
れるときの結合機構でのデータ・ブロックの分散／集合
の図である。
【図１４】回復操作を要するデータ・フレームのリンク
・ビット・エラーによる通信障害を示す図である。
・ビット・エラーによる通信障害を示す図である。
１０２、１０４ コンピュータ要素 １０６ システム間チャネル・リンク １０８ 光ファイバ・バス １１０ ファイバ・ペア １１２、１１４ トランシーバ １１６、１２２ 転送バッファ １１８、１２０ 受信バッファ ２０２ チャネルＡ ２０４ チャネルＢ ２１０ リクエスト領域 ２１２ 受信側バッファ応答領域 ２１４ 発信側バッファ・データ領域 ２１６ 受信側バッファ・リクエスト領域 ２２０ 受信側バッファ応答領域 ３０２ リンク制御ワード（ＬＣ） ３０４ リンク制御ＣＲＣ（巡回冗長検査）ワード ３０６ 情報ワード ３０８ 情報フィールドＣＲＣワード ３１０ アイドル・ワード（ＩＤＬＥ） ４０２ 形式ビット ４０４ タイプ・フィールド ４０６ バッファ・セット番号 ４０８ Ａビット ４１０ 開始ビット ４１２ カウント・フィールド ５０２ 発信側システム ５０４ 受信側システム ５０６、５１０、５１６、６０２、６１２ メッセージ
・コマンド・ブロック（ＭＣＢ）・フレーム ５０８、５２０、６１０ メッセージ・応答ブロック
（ＭＲＢ）・フレーム ５１４、５２０ 応答フレーム ５１８、６０８、６１４、６１８、７０４ リンク・デ
ータ・ブロック（ＤＡＴＡ）・フレーム ６０４ 第１リンク・データ・ブロック・フレーム ６０６、６１６ 確認（ＡＣＫ）フレーム ７０６ 拒否フレーム（ＲＥＪ） ７０８ リンク・データ・ブロック ８０２ 中央処理コンプレックス ８０４ 結合機構 ８０６ システム間チャネル・リンク ８０８、８１０ システム間チャネル ８１２、８１４ メモリ ９０２、１００２ 主記憶域 ９０４ プロセッサ ９０６、１００６ データ・ムーバ ９０８、１００８、１１０８ リンク・コントローラ ９１０、１０１０ ハードウェア・システム間チャネル
・リンク ９２０ メッセージ操作ブロック（ＭＯＢ） ９２２ ＭＢＡＬアドレス ９２４ MBAL LENGTHフィールド ９２６ BLOCK LENGTHフィールド ９２８ DIRECTIONフィールド ９３２、１１０２、１１１０、１１２０ メッセージ・
ブロック・アドレス・リスト（ＭＢＡＬ） ９３６ メッセージ・データ・ブロック・アドレス・ワ
ード（ＭＢＡＷ） ９３４ メッセージ・データ・ブロック ９４０ ＭＢＡＬアドレス・レジスタ（MBAL ADDRESS） ９４２ ＭＢＡＬ長さレジスタ（MBAL LENGTH） ９４４ ブロック長レジスタ（BLOCK LENGTH） ９４６ M/L RATIOレジスタ ９５０ ＭＢＡＷレジスタ ９５２、１０３０ DIRECTIONビット・レジスタ ９６０、１０６０ メッセージ・バッファ ９９０ DATA RECEIVEDレジスタ １０２０ パラメータ １０２４、１０３２、１１０４、１１１４、１１２４
構造ブロック・アドレス・リスト（ＳＢＡＬ） １０２６、１０４４ ブロック長レジスタ（BLOCK LENG
TH） １０２８ S/L RATIO １０３０ DIRECTIONエントリ １０３４ データ・ブロック １０３６ ＳＢＡＷ １０４０ ＳＢＡＬアドレス・レジスタ（SBAL ADDRES
S） １０４２ ＳＢＡＬ長さレジスタ（SBAL LENGTH） １０４６ S/L RATIOレジスタ １０４８ SBAL COUNTレジスタ １０５０ ＳＢＡＷレジスタ １０５２ DIRECTIONレジスタ １１２２、１２１２ データ・フレーム
・コマンド・ブロック（ＭＣＢ）・フレーム ５０８、５２０、６１０ メッセージ・応答ブロック
（ＭＲＢ）・フレーム ５１４、５２０ 応答フレーム ５１８、６０８、６１４、６１８、７０４ リンク・デ
ータ・ブロック（ＤＡＴＡ）・フレーム ６０４ 第１リンク・データ・ブロック・フレーム ６０６、６１６ 確認（ＡＣＫ）フレーム ７０６ 拒否フレーム（ＲＥＪ） ７０８ リンク・データ・ブロック ８０２ 中央処理コンプレックス ８０４ 結合機構 ８０６ システム間チャネル・リンク ８０８、８１０ システム間チャネル ８１２、８１４ メモリ ９０２、１００２ 主記憶域 ９０４ プロセッサ ９０６、１００６ データ・ムーバ ９０８、１００８、１１０８ リンク・コントローラ ９１０、１０１０ ハードウェア・システム間チャネル
・リンク ９２０ メッセージ操作ブロック（ＭＯＢ） ９２２ ＭＢＡＬアドレス ９２４ MBAL LENGTHフィールド ９２６ BLOCK LENGTHフィールド ９２８ DIRECTIONフィールド ９３２、１１０２、１１１０、１１２０ メッセージ・
ブロック・アドレス・リスト（ＭＢＡＬ） ９３６ メッセージ・データ・ブロック・アドレス・ワ
ード（ＭＢＡＷ） ９３４ メッセージ・データ・ブロック ９４０ ＭＢＡＬアドレス・レジスタ（MBAL ADDRESS） ９４２ ＭＢＡＬ長さレジスタ（MBAL LENGTH） ９４４ ブロック長レジスタ（BLOCK LENGTH） ９４６ M/L RATIOレジスタ ９５０ ＭＢＡＷレジスタ ９５２、１０３０ DIRECTIONビット・レジスタ ９６０、１０６０ メッセージ・バッファ ９９０ DATA RECEIVEDレジスタ １０２０ パラメータ １０２４、１０３２、１１０４、１１１４、１１２４
構造ブロック・アドレス・リスト（ＳＢＡＬ） １０２６、１０４４ ブロック長レジスタ（BLOCK LENG
TH） １０２８ S/L RATIO １０３０ DIRECTIONエントリ １０３４ データ・ブロック １０３６ ＳＢＡＷ １０４０ ＳＢＡＬアドレス・レジスタ（SBAL ADDRES
S） １０４２ ＳＢＡＬ長さレジスタ（SBAL LENGTH） １０４６ S/L RATIOレジスタ １０４８ SBAL COUNTレジスタ １０５０ ＳＢＡＷレジスタ １０５２ DIRECTIONレジスタ １１２２、１２１２ データ・フレーム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カルウォント・マンドラ・パンディ アメリカ合衆国12540、ニューヨーク州ラ グランジビル、アンドリュース・ロード
Claims (12)
- 【請求項１】データ構造を第１コンピュータ・システム
から第２コンピュータ・システムにシステム間リンクを
通して転送する方法であって、 転送されるデータ構造を前記第２コンピュータ・システ
ムに前記システム間リンクを通して格納するため、前記
第１コンピュータ・システムによって前記第２コンピュ
ータ・システムにコマンドを発行し、該コマンドによっ
て前記第２コンピュータ・システムに、前記第２コンピ
ュータ・システムに転送される該データ構造の、前記シ
ステム間リンクに該データ構造を転送するためリンク・
フレームのシーケンスの各リンク・フレーム内の該構造
のデータの格納可能なデータ単位の長さを示すパラメー
タを含む、パラメータのセットとデータ構造識別子を通
知するステップと、 前記第１コンピュータ・システムによって、前記第１コ
ンピュータ・システムの記憶域内の識別されたデータ構
造を含むデータ・ブロックの位置を表す第１ポインタ・
リストをアクセスするステップと、 前記第１コンピュータ・システムの記憶域内のデータ・
ブロックをアドレス指定し、前記第１コンピュータ・シ
ステムの記憶域で分散しており、ポインタによって見つ
けられた該データ・ブロックをフェッチし、現在バッフ
ァされているブロックの数が、前記第２コンピュータ・
システムに転送するため生成された各リンク・フレーム
に含まれるデータ・ブロック数を示すパラメータ番号と
等しくなるまで、バッファ内にフェッチ順序で該データ
・ブロックのサブセットを集めるため、前記第１記憶域
リストに順序付けられた順序で対応するポインタを利用
するステップと、 前記システム間リンクを通して、前記第１コンピュータ
・システムによってバッファされた各リンク・フレーム
を転送するステップと、 前記データ構造の受信の完了を前記第２コンピュータ・
システムによって確認するステップと、 利用可能であり、前記第２コンピュータ・システムの記
憶域に受信済みデータを格納するため割当てられたデー
タ・ブロックを見つけるため、ポインタ・エントリの第
２ポインタ・リストを与えるステップと、 前記第２コンピュータ・システムによって、前記システ
ム間リンクから正常に受信された各リンク・フレームに
データをバッファし、前記第２コンピュータ・システム
によって用いられるデータ・ブロック長に等しいバッフ
ァされたデータの長さを検出するステップと、 前記バッファされたデータを前記第２ポインタ・リスト
で順次に選択されたポインタ・エントリによって、前記
第２コンピュータ・システムの前記記憶域のどこかで見
つけられた利用可能なデータ・ブロックに格納するステ
ップと、 を含む、方法。 - 【請求項２】第１コンピュータ・システムから第２コン
ピュータ・システムへ、システム間リンクを通してデー
タ構造を転送する方法であって、 前記第２コンピュータ・システムによって送られ、前記
第２バッファにリンク・フレームがエラーなく受信され
た旨の確認信号が前記第１コンピュータ・システムによ
って受信されるまで、前記第２コンピュータ・システム
にバッファされたデータのオーバーレイを禁止するステ
ップを含む、請求項１記載の方法。 - 【請求項３】第１コンピュータ・システムから第２コン
ピュータ・システムへ、システム間リンクを通してデー
タ構造を転送する方法であって、 前記第１コンピュータ・システム、前記第２コンピュー
タ・システム、及び各リンク・フレームのデータ・ブロ
ック長を、２の累乗に等しいデータ単位数にするステッ
プを含む、請求項１記載の方法。 - 【請求項４】第１コンピュータ・システムから第２コン
ピュータ・システムへ、システム間リンクを通してデー
タ構造を転送する方法であって、 前記第１コンピュータは中央処理コンプレックスであ
り、前記第２コンピュータ・システムはプロセッサと、
電子記憶域とを含む結合機構である、請求項１記載の方
法。 - 【請求項５】第２コンピュータ・システムから第１コン
ピュータ・システムへ、システム間リンクを通してデー
タ構造を転送する方法であって、 前記第１コンピュータ・システムによって前記第２コン
ピュータ・システムにコマンドを発行し、転送されるデ
ータ構造を前記第１コンピュータ・システムへ前記シス
テム間リンクを通してフェッチし、該コマンドによって
前記第２コンピュータ・システムに、前記第２コンピュ
ータ・システムに転送される該データ構造の、前記シス
テム間リンクに該データ構造を転送するリンク・フレー
ムのシーケンスの各リンク・フレーム内の該構造のデー
タの格納可能なデータ単位の長さを示すパラメータを含
む、パラメータのセットとデータ構造識別子を通知する
ステップと、 前記第２コンピュータ・システムの記憶域の識別された
データ構造を含むデータ・ブロックの位置を表す第２ポ
インタ・リストを前記第２コンピュータ・システムによ
ってアクセスするステップと、 前記第２記憶リストでポインタが順序付けられた順序で
対応するポインタを利用し、前記第２コンピュータ・シ
ステムの記憶域のデータ・ブロックをアドレス指定し、
前記第２コンピュータ・システムの記憶域で分散してお
り、ポインタによって見つけられたデータ・ブロックを
フェッチし、現在バッファされているブロックの数が、
前記第１コンピュータ・システムに転送するため生成さ
れた各リンク・フレームに含まれるデータ・ブロック数
を示すパラメータ番号に等しくなるまで、バッファ内に
フェッチ順序でデータ・ブロックのサブセットを集める
ステップと、 前記第２コンピュータ・システムによってバッファされ
た各リンク・フレームを前記システム間リンクを通して
転送するステップと、 前記データ構造の受信の完了を前記第１コンピュータ・
システムにより確認するステップと、 ポインタ・エントリの第１ポインタ・リストを与え、利
用可能な受信済みデータを前記第１コンピュータ・シス
テムの記憶域に格納するため割当てられたデータ・ブロ
ックを見つけるステップと、 前記システム間リンクから正常に受信された各リンク・
フレームのデータを前記第１コンピュータ・システムに
よりバッファし、前記第１コンピュータ・システムによ
って用いられるデータ・ブロック長に等しいバッファさ
れたデータの長さを検出するステップと、 前記バッファされたデータを、前記第１コンピュータ・
システムの記憶域のどこかで、前記第１ポインタ・リス
トの順次に選択されたポインタ・エントリによって見つ
けられた利用可能なデータ・ブロックに格納するステッ
プと、 を含む、方法。 - 【請求項６】第２コンピュータ・システムから第１コン
ピュータ・システムへ、システム間リンクを通してデー
タ構造を転送する方法であって、 前記第１コンピュータ・システムによって送られ、前記
第１バッファにリンク・フレームがエラーなく受信され
た旨の確認信号が前記第２コンピュータ・システムによ
って受信されるまで、前記第１コンピュータ・システム
にバッファされたデータのオーバーレイを禁止するステ
ップを含む、請求項５記載の方法。 - 【請求項７】第２コンピュータ・システムから第１コン
ピュータ・システムへ、システム間リンクを通してデー
タ構造を転送する方法であって、 前記第１コンピュータ・システム、前記第２コンピュー
タ・システム、及び各リンク・フレームのデータ・ブロ
ック長を、２の累乗に等しいデータ単位数にするステッ
プを含む、請求項５記載の方法。 - 【請求項８】第２コンピュータ・システムから第１コン
ピュータ・システムへ、システム間リンクを通してデー
タ構造を転送する方法であって、 前記第１コンピュータは中央処理コンプレックスであ
り、前記第２コンピュータ・システムはプロセッサと、
電子記憶域とを含む結合機構である、請求項５記載の方
法。 - 【請求項９】被指令コンピュータ（被指令エンティテ
ィ）と指令コンピュータ（指令エンティティ）の間のシ
ステム間リンクを通してデータ・フレームのセットのデ
ータを、該被指令エンティティ側の記憶ブロックのセッ
トのデータの読取りまたは書込みの操作の間に転送し、
指令エンティティの記憶域の記憶ブロックとは長さの異
なる被指令エンティティの記憶域の記憶ブロックをサポ
ートする方法であって、 前記リンクを通して前記指令エンティティによって前記
被指令エンティティへ、前記指令エンティティ側でいつ
転送済みデータの終わりに達したかを確認するインジケ
ータと、前記被指令エンティティ側の前記指令エンティ
ティ側の記憶ブロックに等しいデータ量を持つ複数の記
憶ブロックを、被指令エンティティが確認できるように
する相対ブロック長インジケータとを含むコマンドを発
行し、被指令システム記憶域のデータ・ブロックのセッ
トのデータを格納またはフェッチすることを前記被指令
エンティティに要求するステップと、 TRANSFER STRUCTURE（ＴＳ）命令の実行を前記被指令エ
ンティティによって開始し、前記被指令システム記憶域
の複数の記憶ブロックの読取りまたは書込みを制御し、
リンク・データのいずれかの方向に転送されるデータ・
フレームのセットに全てのデータを加えるステップと、 前記被指令エンティティ側で、ポインタ・エントリのシ
ーケンスを持つＴＳポインタ・リストを使用し、（前記
被指令システム記憶域に分散し得る）記憶ブロックのセ
ットを見つけ、前記ＴＳ命令の実行により制御されるフ
レームのセットにデータを加えるステップと、 確認（ＡＣＫ）フレームまたは拒否（ＲＥＪ）フレーム
を、受信された各データ・フレームのエラー状態に応答
する送信エンティティとしての前記指令エンティティま
たは被指令エンティティによって送信するステップと、 送信されたＡＣＫフレームまたは送信されたＲＥＪフレ
ームを、受信エンティティとして前記指令エンティティ
と被指令エンティティのもう一方によって受信するステ
ップと、 送信されたＡＣＫフレームに前記受信エンティティによ
って応答し、データ・フレームのセットの次のデータ・
フレームの転送を制御するステップと、 送信されたＲＥＪフレームに前記受信エンティティによ
って応答し、データ・フレームのセットの送信されたＲ
ＥＪフレームに関連した、最後に送信されたデータ・フ
レームの再送を制御するステップと、 を含む、方法。 - 【請求項１０】データ・フレームのセットのデータをシ
ステム間リンクを通して転送する方法であって、 記憶ブロック長が前記被指令エンティティでは前記指令
エンティティの記憶域とは異なるとき、送信されたＲＥ
Ｊフレームに前記ＴＳ命令によって応答し、前記被指令
エンティティ側で記憶ブロックについて、ＲＥＪフレー
ムの原因となった最後に転送されたデータ・フレームの
再送を制御するステップを含む、請求項９記載の方法。 - 【請求項１１】データ・フレームのセットのデータをシ
ステム間リンクを通して転送する方法であって、 前記被指令エンティティの記憶域の主記憶域境界で２の
累乗の前記ＴＳポインタ・リストを見つけ、ポインタの
アドレスに右０を増やし、前記被指令システム記憶域の
各フレームの第１記憶ブロックをアドレス指定するステ
ップと、 前記被指令エンティティの複数の記憶ブロック（パッケ
ージ化されたブロック）を、前記リンクで転送され、第
１記憶ブロックが同じフレームの他のブロックのポイン
タのポインタ位置よりも０が多いアドレスにて見つけら
れたポインタによりアドレス指定された、各フレームに
書込むまたは読取るステップと、 現在のＲＥＪフレームを操作するため、前記ＴＳポイン
タ・リストの現在のポインタ・アドレスの複数の右ビッ
ト位置を０にセットし、最後に送られたデータ・フレー
ムの第１ポインタをアドレス指定することによって、現
在のＴＳ命令の再送を制御し、該ＲＥＪフレームを前記
ＴＳポインタ・リストの開始位置として受信し、再送の
ため最後に送られたデータ・フレームを処理するステッ
プと、 を含む、請求項１０記載の方法。 - 【請求項１２】データ・フレームのセットのデータをシ
ステム間リンクを通して転送する方法であって、 各データ・フレームの第１ポインタの位置（格納された
ポインタ位置）を前記ＴＳポインタ・リストに格納する
ステップと、 前記格納されたポインタ位置をフェッチして、前記ＴＳ
ポインタ・リストの現在用いられているポインタの位置
をバック・アップし、前記リンクを通して再送されるフ
レームに、前記被指令エンティティの複数の記憶ブロッ
ク（パッケージ化されたブロック）を書込むまたは読取
ることによって現在のＲＥＪフレームを操作するステッ
プと、 を含む、請求項１０記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/788,755 US5948060A (en) | 1997-01-24 | 1997-01-24 | Speeding-up communication rates on links transferring data structures by a method of handing scatter/gather of storage blocks in commanded computer systems |
| US08/788755 | 1997-01-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10222477A true JPH10222477A (ja) | 1998-08-21 |
Family
ID=25145450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10008524A Pending JPH10222477A (ja) | 1997-01-24 | 1998-01-20 | コンピュータ・システム間でデータ構造を転送する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5948060A (ja) |
| JP (1) | JPH10222477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005339538A (ja) * | 2004-05-21 | 2005-12-08 | Agilent Technol Inc | 分散データモデル |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7342581B2 (en) | 1996-07-18 | 2008-03-11 | Computer Associates Think, Inc. | Method and apparatus for displaying 3-D state indicators |
| US7680879B2 (en) * | 1996-07-18 | 2010-03-16 | Computer Associates Think, Inc. | Method and apparatus for maintaining data integrity across distributed computer systems |
| US5958012A (en) * | 1996-07-18 | 1999-09-28 | Computer Associates International, Inc. | Network management system using virtual reality techniques to display and simulate navigation to network components |
| US7003587B1 (en) | 1996-07-18 | 2006-02-21 | Computer Associates Think, Inc. | Method and apparatus for maintaining data integrity across distributed computer systems |
| US20030023721A1 (en) * | 1997-07-15 | 2003-01-30 | Computer Associates Think, Inc. | Method and apparatus for generating context-descriptive messages |
| US7315893B2 (en) * | 1997-07-15 | 2008-01-01 | Computer Associates Think, Inc. | Method and apparatus for filtering messages based on context |
| US20030018771A1 (en) * | 1997-07-15 | 2003-01-23 | Computer Associates Think, Inc. | Method and apparatus for generating and recognizing speech as a user interface element in systems and network management |
| JP3036489B2 (ja) * | 1997-10-24 | 2000-04-24 | 日本電気株式会社 | マルチプロセッサシステムにおける集団通信装置 |
| JPH11272825A (ja) * | 1998-03-24 | 1999-10-08 | Toshiba Corp | アクセス管理方法及びその装置 |
| US6615383B1 (en) * | 1998-05-29 | 2003-09-02 | Sun Microsystems, Inc. | System and method for message transmission between network nodes connected by parallel links |
| US7013305B2 (en) | 2001-10-01 | 2006-03-14 | International Business Machines Corporation | Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange |
| KR20020038575A (ko) * | 1999-04-26 | 2002-05-23 | 엘그레시 도론 | 분산 컴퓨터 시스템을 통하여 저장된 데이터의 완전성을유지하는 방법 |
| US6570885B1 (en) * | 1999-11-12 | 2003-05-27 | International Business Machines Corporation | Segment-controlled process for controlling castouts from a communication cache in a port in any of multiple nodes in a communications network |
| US6826573B1 (en) * | 2000-02-15 | 2004-11-30 | Intel Corporation | Method and apparatus for queue issue pointer |
| US6832308B1 (en) | 2000-02-15 | 2004-12-14 | Intel Corporation | Apparatus and method for instruction fetch unit |
| US6909723B1 (en) | 2000-08-04 | 2005-06-21 | Intellon Corporation | Segment bursting with priority pre-emption and reduced latency |
| US6907044B1 (en) | 2000-08-04 | 2005-06-14 | Intellon Corporation | Method and protocol to support contention-free intervals and QoS in a CSMA network |
| US7469297B1 (en) * | 2000-08-04 | 2008-12-23 | Intellon Corporation | Mechanism for using a quasi-addressed response to bind to a message requesting the response |
| US7352770B1 (en) | 2000-08-04 | 2008-04-01 | Intellon Corporation | Media access control protocol with priority and contention-free intervals |
| US6987770B1 (en) | 2000-08-04 | 2006-01-17 | Intellon Corporation | Frame forwarding in an adaptive network |
| US7298691B1 (en) | 2000-08-04 | 2007-11-20 | Intellon Corporation | Method and protocol to adapt each unique connection in a multi-node network to a maximum data rate |
| US20020147809A1 (en) * | 2000-10-17 | 2002-10-10 | Anders Vinberg | Method and apparatus for selectively displaying layered network diagrams |
| US6874040B2 (en) | 2000-12-19 | 2005-03-29 | International Business Machines Corporation | Employing a data mover to communicate between dynamically selected zones of a central processing complex |
| US6907480B2 (en) * | 2001-07-11 | 2005-06-14 | Seiko Epson Corporation | Data processing apparatus and data input/output apparatus and data input/output method |
| US6678754B1 (en) * | 2001-07-30 | 2004-01-13 | Lsi Logic Corporation | Methods and structure for recursive scatter/gather lists |
| US6859866B2 (en) * | 2001-10-01 | 2005-02-22 | International Business Machines Corporation | Synchronizing processing of commands invoked against duplexed coupling facility structures |
| US6944787B2 (en) * | 2001-10-01 | 2005-09-13 | International Business Machines Corporation | System-managed duplexing of coupling facility structures |
| US6813726B2 (en) | 2001-10-01 | 2004-11-02 | International Business Machines Corporation | Restarting a coupling facility command using a token from another coupling facility command |
| US7099935B2 (en) * | 2001-10-01 | 2006-08-29 | International Business Machines Corporation | Dynamically determining whether to process requests synchronously or asynchronously |
| US6910158B2 (en) * | 2001-10-01 | 2005-06-21 | International Business Machines Corporation | Test tool and methods for facilitating testing of duplexed computer functions |
| US6954817B2 (en) * | 2001-10-01 | 2005-10-11 | International Business Machines Corporation | Providing at least one peer connection between a plurality of coupling facilities to couple the plurality of coupling facilities |
| US8190766B2 (en) * | 2002-05-09 | 2012-05-29 | Broadcom Corporation | Across-device communication protocol |
| US8149703B2 (en) | 2002-06-26 | 2012-04-03 | Qualcomm Atheros, Inc. | Powerline network bridging congestion control |
| US7826466B2 (en) | 2002-06-26 | 2010-11-02 | Atheros Communications, Inc. | Communication buffer scheme optimized for VoIP, QoS and data networking over a power line |
| US7120847B2 (en) | 2002-06-26 | 2006-10-10 | Intellon Corporation | Powerline network flood control restriction |
| US7120746B2 (en) * | 2002-09-09 | 2006-10-10 | International Business Machines Corporation | Technique for data transfer |
| WO2004038980A2 (en) | 2002-10-21 | 2004-05-06 | Intellon Corporation | Contention-free access intervals on a csma network |
| US7281187B2 (en) | 2003-11-20 | 2007-10-09 | Intellon Corporation | Using error checking bits to communicated an address or other bits |
| US8090857B2 (en) | 2003-11-24 | 2012-01-03 | Qualcomm Atheros, Inc. | Medium access control layer that encapsulates data from a plurality of received data units into a plurality of independently transmittable blocks |
| US7440468B2 (en) * | 2003-12-11 | 2008-10-21 | International Business Machines Corporation | Queue management of a global link control byte in an input/output subsystem |
| US7660327B2 (en) | 2004-02-03 | 2010-02-09 | Atheros Communications, Inc. | Temporary priority promotion for network communications in which access to a shared medium depends on a priority level |
| US7715425B2 (en) | 2004-02-26 | 2010-05-11 | Atheros Communications, Inc. | Channel adaptation synchronized to periodically varying channel |
| US7579683B1 (en) | 2004-06-29 | 2009-08-25 | National Semiconductor Corporation | Memory interface optimized for stacked configurations |
| US8223647B2 (en) * | 2004-07-21 | 2012-07-17 | Nokia Corporation | System and method for increasing data throughout using a block acknowledgement |
| US20060136614A1 (en) * | 2004-07-30 | 2006-06-22 | Nokia Corporation | System and method for variable length aggregate acknowledgements in a shared resource network |
| US20060034274A1 (en) * | 2004-07-30 | 2006-02-16 | Nokia Corporation | System and method for variable length acknowledgements in a shared resource network |
| US7363742B2 (en) * | 2004-11-12 | 2008-04-29 | Taser International, Inc. | Systems and methods for electronic weaponry having audio and/or video recording capability |
| US7636370B2 (en) | 2005-03-03 | 2009-12-22 | Intellon Corporation | Reserving time periods for communication on power line networks |
| US7797465B2 (en) * | 2005-06-10 | 2010-09-14 | Intel Corporation | Apparatus and methods to reduce frame interrupts in packet-based communication |
| US8175190B2 (en) | 2005-07-27 | 2012-05-08 | Qualcomm Atheros, Inc. | Managing spectra of modulated signals in a communication network |
| US7822059B2 (en) | 2005-07-27 | 2010-10-26 | Atheros Communications, Inc. | Managing contention-free time allocations in a network |
| EP2159966A1 (en) | 2007-05-10 | 2010-03-03 | Intellon Corporation | Managing distributed access to a shared medium |
| US8693558B2 (en) | 2010-04-12 | 2014-04-08 | Qualcomm Incorporated | Providing delimiters for low-overhead communication in a network |
| CN103186491B (zh) * | 2011-12-30 | 2017-11-07 | 中兴通讯股份有限公司 | 一种端到端硬件消息传输的实现方法和装置 |
| US8891605B2 (en) | 2013-03-13 | 2014-11-18 | Qualcomm Incorporated | Variable line cycle adaptation for powerline communications |
| US11449367B2 (en) | 2019-02-27 | 2022-09-20 | International Business Machines Corporation | Functional completion when retrying a non-interruptible instruction in a bi-modal execution environment |
| US10698854B1 (en) | 2019-02-27 | 2020-06-30 | International Business Machines Corporation | Secure and efficient application data processing |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0485110B1 (en) * | 1990-11-09 | 1999-08-25 | Emc Corporation | Logical partitioning of a redundant array storage system |
| JP2575557B2 (ja) * | 1990-11-13 | 1997-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | スーパーコンピユータシステム |
| US5537574A (en) * | 1990-12-14 | 1996-07-16 | International Business Machines Corporation | Sysplex shared data coherency method |
| US5327570A (en) * | 1991-07-22 | 1994-07-05 | International Business Machines Corporation | Multiprocessor system having local write cache within each data processor node |
| JPH05207023A (ja) * | 1992-01-24 | 1993-08-13 | Hitachi Ltd | 大量データ伝送方法 |
| US5509122A (en) * | 1992-02-20 | 1996-04-16 | International Business Machines Corporation | Configurable, recoverable parallel bus |
| US5455831A (en) * | 1992-02-20 | 1995-10-03 | International Business Machines Corporation | Frame group transmission and reception for parallel/serial buses |
| US5357608A (en) * | 1992-02-20 | 1994-10-18 | International Business Machines Corporation | Configurable, recoverable parallel bus |
| CA2086691C (en) * | 1992-03-30 | 1997-04-08 | David A. Elko | Communicating messages between processors and a coupling facility |
| JP2532194B2 (ja) * | 1992-03-30 | 1996-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プロセッサと結合機能間に対するメッセ―ジ経路指定機能を有するデ―タ処理システム |
| US5339427A (en) * | 1992-03-30 | 1994-08-16 | International Business Machines Corporation | Method and apparatus for distributed locking of shared data, employing a central coupling facility |
| US5659690A (en) * | 1992-10-15 | 1997-08-19 | Adaptec, Inc. | Programmably configurable host adapter integrated circuit including a RISC processor |
| JP3451103B2 (ja) * | 1992-11-27 | 2003-09-29 | 富士通株式会社 | データ通信装置及び方法 |
| US5377337A (en) * | 1993-06-08 | 1994-12-27 | International Business Machines Corporation | Method and means for enabling virtual addressing control by software users over a hardware page transfer control entity |
| JP2967897B2 (ja) * | 1993-07-22 | 1999-10-25 | エヌ・ティ・ティ移動通信網株式会社 | 自動再送要求データ伝送方法 |
| US5574945A (en) * | 1993-11-04 | 1996-11-12 | International Business Machines Corporation | Multi channel inter-processor coupling facility processing received commands stored in memory absent status error of channels |
| US5581705A (en) * | 1993-12-13 | 1996-12-03 | Cray Research, Inc. | Messaging facility with hardware tail pointer and software implemented head pointer message queue for distributed memory massively parallel processing system |
-
1997
- 1997-01-24 US US08/788,755 patent/US5948060A/en not_active Expired - Lifetime
-
1998
- 1998-01-20 JP JP10008524A patent/JPH10222477A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005339538A (ja) * | 2004-05-21 | 2005-12-08 | Agilent Technol Inc | 分散データモデル |
| US8086660B2 (en) | 2004-05-21 | 2011-12-27 | Ixia | Distributed data model |
Also Published As
| Publication number | Publication date |
|---|---|
| US5948060A (en) | 1999-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10222477A (ja) | コンピュータ・システム間でデータ構造を転送する方法 | |
| US5931915A (en) | Method for processing early arrival messages within a multinode asynchronous data communications system | |
| US5613068A (en) | Method for transferring data between processors on a network by establishing an address space for each processor in each other processor's | |
| EP0676695B1 (en) | Clock fault detection circuit | |
| JP3208397B2 (ja) | 制御要素転送システム | |
| US5604866A (en) | Flow control system having a counter in transmitter for decrementing and incrementing based upon transmitting and received message size respectively for indicating free space in receiver | |
| US6836808B2 (en) | Pipelined packet processing | |
| JP3553634B2 (ja) | 相互接続インターフェース | |
| US8719456B2 (en) | Shared memory message switch and cache | |
| US5448558A (en) | Method and apparatus for managing packet FIFOS | |
| US5630059A (en) | Expedited message transfer in a multi-nodal data processing system | |
| US6857030B2 (en) | Methods, system and article of manufacture for pre-fetching descriptors | |
| EP0676701A1 (en) | Flexible bridge between processor channel and switching mechanism | |
| US6615282B1 (en) | Adaptive messaging | |
| US5915088A (en) | Interprocessor messaging system | |
| US5944797A (en) | Data mover hardware controlled processing in a commanding system and in a commanded system for controlling frame communications on a link | |
| US20050235072A1 (en) | Data storage controller | |
| EP0432076B1 (en) | High performance shared main storage interface | |
| US20050152274A1 (en) | Efficient command delivery and data transfer | |
| US6115803A (en) | Parallel computer which verifies direct data transmission between local memories with a send complete flag | |
| WO1992015053A1 (en) | Data transfer within a data storage subsystem | |
| US7788437B2 (en) | Computer system with network interface retransmit | |
| US5878226A (en) | System for processing early arrival messages within a multinode asynchronous data communications system | |
| US5613141A (en) | Data storage subsystem having dedicated links connecting a host adapter, controller and direct access storage devices | |
| JP2924783B2 (ja) | リモートリード処理方法およびその装置 |