JP2002077175A - 通信制御装置 - Google Patents

通信制御装置

Info

Publication number
JP2002077175A
JP2002077175A JP2000257048A JP2000257048A JP2002077175A JP 2002077175 A JP2002077175 A JP 2002077175A JP 2000257048 A JP2000257048 A JP 2000257048A JP 2000257048 A JP2000257048 A JP 2000257048A JP 2002077175 A JP2002077175 A JP 2002077175A
Authority
JP
Japan
Prior art keywords
cell
buffer
time
cells
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000257048A
Other languages
English (en)
Inventor
Kazue Miura
和恵 三浦
Hiroki Yaguchi
洋樹 矢口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000257048A priority Critical patent/JP2002077175A/ja
Priority to EP20010120257 priority patent/EP1185036B1/en
Priority to DE2001619639 priority patent/DE60119639T2/de
Priority to US09/938,737 priority patent/US6947426B2/en
Publication of JP2002077175A publication Critical patent/JP2002077175A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254Centralised controller, i.e. arbitration or scheduling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5603Access techniques
    • H04L2012/5604Medium of transmission, e.g. fibre, cable, radio
    • H04L2012/5607Radio
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647Cell loss
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651Priority, marking, classes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679Arbitration or scheduling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • H04L49/205Quality of Service based

Abstract

(57)【要約】 【課題】 固定長のセルを用いた多重通信において、輻
輳時のセルの廃棄処理の簡素化、効率化を図る。 【解決手段】 複数の入力ポートで共有されるセル格
納用のセルバッファ120を設ける。セルバッファへの
書き込みおよび読み出しは、書込制御部101、読出制
御部102によって制御する。セルバッファの各領域と
対応づけて、その書き込み時刻を管理する書込時刻管理
メモリ140を設ける。廃棄制御部103は、書込制御
部101、読出制御部102とは独立の処理によって、
書込時刻管理メモリ140に格納された書込時刻からの
経過時間が長いセルの廃棄を行う。書き込み、読み出し
とは独立の処理によって、古いセルから廃棄することに
より、所望の通信レートを確保しつつ効率的にセルの廃
棄を行うことが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、固定長のセル単位
で多重通信を行う通信制御に関し、詳しくは、バッファ
に記憶されたセルを管理するバッファ管理に関する。
【0002】
【従来の技術】動画像データなどの大容量のデータを高
速に伝送する技術として非同期転送モード(ATM: Async
hronous Transfer Mode)を用いた通信方法が知られて
いる。ATMとは、音声、静止画像、動画像などのデー
タを通常53バイトからなる固定長のセルに分割し、セ
ル単位で通信を行う技術である。セルを時分割で伝送す
ることにより、複数の入力ポートからの信号を多重通信
することができる。セルは、多重化装置とも称される通
信制御装置内のバッファに一旦格納され、このバッファ
から通信ごとに所望のレート、即ち時間間隔で読み出さ
れて送信される。
【0003】この際、全入力ポートでバッファを共有す
る技術が知られている。入力ポートごとにセルをバッフ
ァのどの位置にどんな順序で格納したかを管理すること
により、セルを格納する領域を共有する方法であり、次
の構成によって実現される。
【0004】図18は従来技術としての通信制御処理の
構成を示す説明図である。n個の入力ポートから入力さ
れたセルは書込制御部1の制御の下で全ポートに共有の
セルバッファ3に格納される。セルバッファ3の書き込
み可能な領域は、空きバッファ管理メモリ4によって管
理されている。書込制御部1は、空きバッファ管理メモ
リ4から指定された空き領域に、セルを書き込むととも
に、格納場所に関する情報をクラス管理メモリ2受け渡
す。クラス管理メモリ2は、入力ポートごとにセルの格
納位置および格納順序を管理する。
【0005】一方、読出制御部6は、セルバッファ3か
ら適宜セルを読み出して多重化しATM網に出力する。
クラス管理メモリ2を参照することにより、入力ポート
ごとのセルの読み出し順序を特定することができる。読
出制御部6は、この順序に従い、所定のレートで時分割
して各入力ポートのセルを読み出して出力する。読み出
しが完了した領域は、空き領域として空きバッファ管理
メモリ4によって管理される。書き込みおよび読み出し
の動作は、所定の通信レートを確保するよう、時計5の
信号に基づいて実行される。
【0006】かかる通信制御によれば、入力ポートごと
に固有のバッファを用意する必要がないため、バッファ
の容量を抑制することができる利点がある。また、クラ
ス管理メモリの領域を増やすことにより、バッファの増
設を伴わず容易に入力ポートを増設できる利点もある。
【0007】
【発明が解決しようとする課題】ATMでは、入力ポー
トごとに最小使用帯域MCR(Minimum Cell Rate)が
設定されている。トラフィックが低い場合には、MCR
を超える転送レートが許容されるが、トラフィックの輻
輳時には、他の入力ポートのMCRを確保するために、
適宜セルの廃棄が行われる。従来、セルの廃棄はバッフ
ァの記憶領域の占有率に基づいて行われていた。トラフ
ィックの輻輳時にバッファの占有率が所定の閾値を超え
ると、MCRを超える転送レートで格納されたセル、即
ち非優先セルが廃棄されていた。
【0008】バッファ内へのセルの格納位置の管理上、
非優先セルの廃棄は、セルの読み出し制御の一環として
行われていた。即ち、読み出し制御部が、バッファから
セルを読み出す過程において、非優先セルについてはセ
ルの送信を行わずに廃棄するという処理が行われてい
た。読み出し制御部がセルの読み出しと廃棄という2種
類の制御を実行するため、制御処理が複雑になってい
た。送信不要であるにも関わらず非優先セルの読み出し
が必要であり、処理に時間を要するという課題もあっ
た。更に、非優先セルの廃棄は、その前に送信されるべ
き通常のセルの読み出しが完了した後に行われることに
なるため、処理が非効率的であった。
【0009】本発明は、かかる課題を解決するためにな
されたものであり、固定長さのセル単位の多重通信にお
いて、バッファ内のセルを廃棄する処理の簡素化および
効率化を図ることを目的とする。
【0010】
【課題を解決するための手段およびその作用・効果】上
記課題の少なくとも一部を解決するために、本発明で
は、固定長のセル単位で行われる多重通信を制御する通
信制御装置を、多重通信のセルを格納するための共有の
セルバッファと、セルバッファへの前記セルの書き込み
および読み出しを介して、多数の入出力ポートと多重通
信網との間の通信を制御するバッファ管理部とを備える
構成とし、バッファ管理部には、セルバッファに格納さ
れた後、所定の廃棄基準期間以上の期間が経過したセル
を廃棄する廃棄制御部を備えるものとした。本発明は、
固定長のセル単位で行われる種々の多重通信に適用可能
であり、例えば、ATMに適用することができる。
【0011】廃棄専用の廃棄制御部でセルの廃棄を制御
するため、セルの書き込みおよび読み出し処理とは独立
して廃棄処理を行うことができる。このため、バッファ
管理部の制御処理を簡素化することができる。また、廃
棄処理の実行タイミングを柔軟に変更することも可能と
なる。
【0012】セルの廃棄は、格納後の経過期間に基づい
て行われる。換言すれば、古いセルを優先的に廃棄する
ことになる。上述の「所定の廃棄基準期間」は、セル廃
棄の基準となる期間であり、この値を通信ごとに適宜設
定することにより、各通信に要求されるMCRは確保し
つつ、容易にセルの廃棄を行うことが可能となる。
【0013】経過期間は、セル格納後の経過時間を用い
るものとしてもよいし、セル格納後の制御処理のステッ
プ数、廃棄処理の繰り返し数などを用いるものとしても
よい。経過時間に基づく廃棄処理は、例えば、セルの書
き込み時刻をセルごとに対応付けて管理する書き込み時
刻管理部を備えることにより実現できる。経過時間を用
いることにより、MCRの確保が容易かつ確実に行うこ
とができる利点がある。
【0014】経過時間に基づく廃棄を行う場合、書き込
み時刻管理部には、書き込み時刻バッファと関連情報記
憶部とを備えることが望ましい。書き込み時刻バッファ
には、セルへの書き込みが行われた時刻を、時系列的に
記憶し、関連情報記憶部には、セルバッファと前記書き
込み時刻バッファのデータ間を関連付ける関連情報を記
憶する。書き込み時刻バッファを検索することにより、
経過時間が長いセルを容易に特定することができ、廃棄
処理の効率化を図ることができる。
【0015】関連情報記憶部は、セルバッファおよび書
き込み時刻バッファとは個別の記憶領域として設けるこ
とができる。この場合は、セルバッファの格納領域、書
き込み時刻バッファの格納領域を対にして記憶する必要
がある。この他、関連情報記憶部は、セルバッファまた
は書き込み時刻バッファ内に設けることも可能である。
例えば、セルバッファ内に設ける態様としては、セルバ
ッファに格納される各セルと対にして書き込み時刻バッ
ファの格納位置を記憶する態様が挙げられる。こうする
ことにより、関連情報記憶部に記憶すべき容量を抑制す
ることができる利点がある。
【0016】一般に多重通信では、所望の転送レートま
たは帯域、誤り率の許容範囲などの転送パラメータによ
って区分される品質クラスが異なる通信が混在して行わ
れることがある。本発明では、かかる場合、廃棄の基準
となる所定の廃棄基準期間を品質クラスに応じて設定
し、バッファ管理部が品質クラスに応じて廃棄制御を含
む通信制御を行うことにより、容易に品質クラスごとの
要求を満足したセルの廃棄処理を実現することができ
る。
【0017】共有のバッファを利用したセルの書き込み
および読み出しの管理は、種々の構成で実現可能であ
る。例えば、バッファ管理部に、空きバッファ管理部、
セル管理部、書き込み制御部、読み出し制御部とを備え
る構成を採ることができる。空きバッファ管理部は、セ
ルバッファ内の空き領域を管理するユニットである。セ
ル管理部は、各通信を構成する一連のセルの格納場所を
管理するユニットである。書き込み制御部は、空きバッ
ファ管理部から指定された空き領域に新たなセルを書き
込むと共に、該書き込み結果を前記セル管理部に反映さ
せるユニットである。読み出し制御部は、セル管理部の
管理情報に基づいて前記セルバッファからセルを読み出
すと共に、該読み出し結果を前記空きバッファ管理部に
反映させるユニットである。
【0018】本発明では、これに加えて先に説明した廃
棄制御部が備えられる構成となる。ここで、上述したバ
ッファ管理部の構成を用いる場合には、廃棄制御部は、
廃棄すべきセルの格納場所に関する情報をセル管理部か
ら削除するとともに、格納場所を空き領域として空きバ
ッファ管理部に反映させることにより廃棄を行うことが
できる。こうすることにより、セルバッファからの廃棄
されるセルの読み出しを伴わず、管理情報の変更だけで
セルの廃棄を行うことができる。従って、廃棄処理の高
速化を図ることができる。
【0019】本発明は、上述した通信制御装置としての
態様の他、通信時に使用されるバッファを管理するバッ
ファ管理装置として構成することも可能である。また、
通信制御方法、バッファ管理方法として構成してもよ
い。更に、これらの通信制御およびバッファ管理を実現
するためのプログラムまたはこれと同視し得る種々の信
号体系、該プログラムをコンピュータ読みとり可能に記
録した記録媒体として構成することも可能である。
【0020】ここで、記憶媒体としては、フレキシブル
ディスクやCD−ROM、光磁気ディスク、ICカー
ド、ROMカートリッジ、パンチカード、バーコードな
どの符号が印刷された印刷物、コンピュータの内部記憶
装置(RAMやROMなどのメモリ)および外部記憶装
置などコンピュータが読取り可能な種々の媒体を利用で
きる。
【0021】
【発明の実施の形態】以下、本発明の実施の形態につい
て、実施例に基づき以下の項目に分けて説明する。 A.装置構成: B.通信制御処理: B1.書込制御処理: B2.読出制御処理: B3.廃棄制御処理: B4.廃棄制御処理の変形例:
【0022】A.装置構成:図1は実施例としての通信
システムの概略構成を示す説明図である。携帯電話CP
1,CP2間で音声通信を行う場合の構成を例示した。
携帯電話CP1で入力された音声信号は、無線によっ
て、基地局BS1に伝送される。基地局BS1は、図示
する他にも複数の携帯電話と同時に通信することが可能
である。各携帯電話は、基地局BS1の各入力ポートに
対応づけられて通信が行われる。
【0023】基地局BS1には、音声/セル変換装置1
0と通信制御装置100とが備えられている。音声/セ
ル変換装置10は、携帯電話CP1から受信した音声信
号を、固定長のセルに変換する。本実施例では、48バ
イトの本体データと5バイトの制御データとからなるセ
ルを用いるものとした。
【0024】生成されたセルは、通信制御装置100に
よってATM網に送信される。通信制御装置100は、
入力ポートごとに一定のレートが保たれるようにATM
網にセルを時分割して出力する。
【0025】ATM網には交換機SRを介して複数の基
地局が接続されている。交換機SRは指定された送信先
に応じて、ATM網をルーティングしてセルを受信側の
基地局BS2に伝送する。受信側の基地局BS2には基
地局BS1と同様、通信制御装置100,音声/セル変
換装置10が備えられている。ATM網から受信された
セルは通信制御装置100によって出力ポートごとに分
配される。このセルは、音声/セル変換装置100によ
って、音声信号に変換され、出力ポートに対応づけられ
た携帯電話CP2に無線で通信される。
【0026】本実施例では、上述の構成を例にとって、
通信制御装置100の構成および制御処理について説明
する。以下では、音声の通信を例にとって説明するが、
各基地局に接続される端末は、携帯電話に限定されるも
のではない。基地局にコンピュータを接続し、これらの
間で動画像、静止画像、テキストなど種々のディジタル
データを通信することも可能である。種類の異なるデー
タが混在しても構わない。
【0027】図2は通信制御装置100の構成を示す説
明図である。従来の通信制御装置(図18参照)に対
し、書込時刻管理メモリ140および廃棄制御部103
が設けられている点で相違する。
【0028】通信制御装置100は、ハードウェア的に
は内部にCPUおよびメモリ等を備えるコンピュータで
構成される。図2に示した構成のうち、書込制御部10
1、読出制御部102、廃棄制御部103は、ソフトウ
ェア的に構築される。クラス管理メモリ110、セルバ
ッファ120、空きバッファ管理メモリ130、書込時
刻管理メモリ140は、RAM上に設定された領域、お
よびこれらの領域を管理するのに必要なソフトウェアに
よって構築される。時計104は、コンピュータの動作
用のクロックを計数するカウンタにより構築される。
【0029】図3はクラス管理メモリ110の内部構成
を示す説明図である。クラス管理メモリ110内には、
通信制御装置100に接続されるn個の入力ポートに対
応してn個の領域、つまり第1クラス管理バッファ11
0(1)〜第nクラス管理バッファ110に分割されて
いる。それぞれのクラス管理バッファは、入力ポートに
一義的に対応しており、先頭セルバッファ番号、末尾セ
ルバッファ番号の2種類のデータを保持する。先頭セル
バッファ番号とは、それぞれの入力ポートから入力され
た一連のセルのうち、セルバッファ120内で先頭のセ
ルが格納されている位置を特定するデータである。末尾
セルバッファ番号とは、セルバッファ120内で末尾の
セルが格納されている位置を特定するデータである。
【0030】図4はセルバッファ120の内部構成を示
す説明図である。セルバッファ120は第1セルバッフ
ァ120(1)〜第mセルバッファ120(m)のm個
の領域に分割されている。バッファ数mは、セルバッフ
ァ120に同時に格納可能な最大のセル数に相当する値
である。バッファ数mは、通信制御装置100に接続さ
れた入力ポート数nおよび各入力ポートについて確保す
べき通信レートに応じて適宜設定される。
【0031】本実施例では、セルバッファ120へのセ
ルの格納位置は、1〜mまでのバッファ番号を用いて特
定される。もちろん、ハードウェア的にはセルバッファ
120の各記憶領域には、固有のアドレスが与えられて
いるから、このアドレスを用いて格納領域を直接的に特
定しても構わない。
【0032】第1〜第nセルバッファには、それぞれ時
刻管理バッファ番号、セルデータ、後続セルバッファ番
号の3種類のデータがセットで格納される。セルデータ
は、通信されるべき53バイトのセルである。後続セル
バッファ番号は、次に読み出されるべきセルバッファを
特定するバッファ番号である。セルを読み出すごとに後
続セルバッファ番号を参照することにより、連鎖的に一
連のセルを読み出すことが可能となる。時刻管理バッフ
ァ番号については、後述する。
【0033】図5は空きバッファ管理メモリ130の内
部構成を示す説明図である。空きバッファ管理メモリ1
30には、セルバッファ120のバッファ数mに対応し
て、第1管理バッファ130(1)〜第m管理バッファ
130(m)のm個の領域が設けられている。各管理バ
ッファには、セルバッファ120の空き領域を特定する
空きバッファ番号が格納されている。空きバッファ管理
メモリ130のそれぞれのバッファ番号は、セルバッフ
ァ120のバッファ番号と一義的に対応するものではな
い。例えば、第1管理バッファ130(1)には、空き
バッファ番号として2〜mの値が格納される可能性もあ
る。
【0034】本実施例では、セルバッファ120の全領
域が空き領域となった場合への対応を考慮して空きバッ
ファ管理メモリ130にm個の領域を設けた。空きバッ
ファ管理メモリ130の領域数は、セルバッファ120
に生じ得る空き領域の最大値に応じて設定すればよい。
必ずしも、セルバッファ120のバッファ数mに一致さ
せる必要はない。
【0035】セルバッファ120の空きバッファを特定
する目的からすれば、空きバッファ管理メモリ130は
mビットのフラグで代用することも可能である。mビッ
トの各桁を第1セルバッファ120(1)〜第mセルバ
ッファ120(m)に一義的に対応付け、空いているか
否かを「0」「1」で示せば足りる。但し、かかる構成
では、セルを格納する際に、mビットのフラグからセル
バッファ120の空き領域を検索する必要が生じる。こ
れに対し、図5で示した構成を採れば、第1管理バッフ
ァ130(1)〜第m管理バッファ130(m)を順次
参照することにより、検索を要せずに空いているバッフ
ァ番号を特定できる利点がある。
【0036】図6は書込時刻管理メモリ140の内部構
成を示す説明図である。書込時刻管理メモリ140は、
入力ポート数nに対応する第1時刻管理バッファ140
(1)〜第n時刻管理バッファ140(n)の領域に分
かれている。これらの領域は、入力ポートと一義的に関
連付けられている。それぞれの時刻管理バッファは、セ
ルバッファ120のバッファ数mに対応してバッファ
[1]〜バッファ[m]に分けられている。各バッファ
には、イネーブルフラグ、タイムスタンプ、クラス情報
の3種類のデータが格納される。イネーブルフラグと
は、バッファに格納されているタイムスタンプの有効性
を示すフラグである。このフラグが「1」の場合は有
効、「0」の場合は無効を意味する。
【0037】クラス情報とは、通信の品質クラスを表す
データである。品質クラスとは、通信レートや誤り率な
どの通信パラメータによって区分される通信の種別を表
す情報である。通信の品質クラスが全ポートで1種類に
限定される場合には、品質クラスの記憶を省略しても構
わない。本実施例では、入力ポートごとに品質クラスが
相違する場合にセルの廃棄を柔軟に行うことを可能とす
るため、クラス情報を記憶するものとした。また、一つ
の入力ポートを通じて品質クラスの異なるデータが混在
した通信が行われる場合を考慮して、バッファ[1]〜
バッファ[m]のそれぞれにクラス情報を記憶するもの
とした。
【0038】タイムスタンプは、書込時刻管理メモリ1
40の各バッファに対応付けられたセルバッファ120
へのセルの書き込みが行われた時刻である。両者の対応
付けは、セルバッファ120に書き込まれている時刻管
理バッファ番号によって行われる。図4に示した通り、
セルバッファ120には、セルデータおよび後続セルバ
ッファ番号とともに時刻管理バッファ番号が記憶されて
いる。この時刻管理バッファ番号は、書込時刻管理メモ
リ140について、タイムスタンプが格納されているバ
ッファ番号に相当する。一例として、1番の入力ポート
から入力されたセルが第1セルバッファ120(1)に
格納され、第1セルバッファ120(1)の時刻管理バ
ッファ番号に「2」が格納されている場合を考える。こ
のとき、第1セルバッファ120(1)のタイムスタン
プは、1番の入力ポートに対応する第1時刻管理バッフ
ァ140(1)のバッファ[2]に格納されることにな
る。
【0039】このように書込時刻管理メモリ140のバ
ッファ番号は、セルバッファ120のバッファ番号と一
義的には対応しない。セルバッファ120への書き込み
が行われるたびに、タイムスタンプは、書込時刻管理メ
モリ140のバッファ[1]〜バッファ[m]に順次格
納される。こうすることによって、書き込みが行われた
セルを時系列で容易に管理することが可能となる。
【0040】図2に示した書込制御部101、読出制御
部102および廃棄制御部103は、クラス管理メモリ
110,セルバッファ120、空きバッファ管理メモリ
130、書込時刻管理メモリ140を適宜利用して、後
述する通り、通信に関する種々の制御を実行する。
【0041】B.通信制御処理:通信制御装置100で
行われる通信制御処理は、主として、セルバッファ12
0へのセルの書込制御処理、セルの読出制御処理、セル
の廃棄処理に分けられる。本実施例では、書込制御処
理、読出制御処理、廃棄処理の順に繰り返し実行するも
のとした。これらの3種類の処理は、基本的に独立した
処理であるため、実行タイミングは任意に設定可能であ
る。書込制御処理、読出制御処理が所定回数行われるた
びに1回の割合で廃棄処理を行うものとしてもよい。セ
ルバッファ120の占有率が所定の閾値を超えるなど特
定の条件が満たされた時点で廃棄処理を行うものとして
もよい。以下、それぞれの処理内容について説明する。
【0042】B1.書込制御処理:図7は書込制御処理
のフローチャートである。図8は書込制御処理時の各要
素間のアクセス状況を示す説明図である。両者を参照し
て、書込制御処理の内容を説明する。この処理は、図2
中の書込制御部101によって実行される処理である。
【0043】書込制御部101は、入力ポートからデー
タセルを入力する(ステップS10)。次に、空きバッ
ファ管理部130から空きバッファ番号EBNを取得す
る(ステップS12)。空きバッファ管理部130は、
先に図5で示した構成を成しており、第1管理バッファ
130(1)〜第m管理バッファ130(m)のうち、
空きバッファ番号を読み出すべきバッファ番号はリード
ポインタで特定される。ステップS12で空きバッファ
番号が取得されると、この処理に合わせてリードポイン
タが一つ進められる。また、読み出しが行われたバッフ
ァには、Nullデータが入力される。
【0044】書込制御部101は、書込時刻管理メモリ
140にタイムスタンプおよびクラス情報を書き込む
(ステップS14)。書き込む位置は、書込時刻管理メ
モリ140のライトポインタによって特定される。例え
ば、1番の入力ポートから入力されたセルの書き込みを
考える。1番の入力ポートに対応づけられた第1時刻管
理バッファ140(1)(図6参照)のライトポインタ
が「k」という値であったとする。このときは、第1時
刻管理バッファ140(1)のバッファ[k]にタイム
スタンプ等が書き込まれる。タイムスタンプは、時計1
04から入力される。この処理と合わせて、バッファ
[k]のデータが有効であることを示すために、イネー
ブルフラグをオン、つまり「1」とする。また、ライト
ポインタを値1だけインクリメントする。ライトポイン
タが値mを超えた場合には、再び1に戻される。こうす
ることで、書込時刻管理メモリ140のバッファ[1]
〜バッファ[m]には古い順にタイムスタンプが格納さ
れる。
【0045】次に、セルバッファ120に時刻管理バッ
ファ番号、セルデータおよび後続バッファ番号の書き込
みが行われる(ステップS16)。データは、空きバッ
ファ番号EBNで特定された領域に格納される。時刻管
理バッファ番号は、タイムスタンプが格納されたバッフ
ァ番号である。上述の「k」がこの値に相当する。セル
データは入力ポートから入力されたデータである。この
セル書込時には、後続するセルを格納するバッファ番号
は不定であるから、自身のバッファ番号EBNが一時的
に書き込まれる。
【0046】書込制御部101は、セルが格納される
と、クラス管理メモリ110から末尾セルバッファ番号
LBNを取得する(ステップS18)。1番の入力ポー
トの処理時であれば、第1クラス管理バッファ110
(1)に格納されているデータを取得することになる。
このデータは、ステップS16でバッファ番号EBNに
書き込まれたセルの直前のセルが格納されているバッフ
ァを特定する。換言すれば、バッファ番号LBNのセル
の後続セルはバッファ番号EBNのセルとなる。従っ
て、書込制御部101は、セルバッファ120内のバッ
ファ番号LBNの後続セルバッファ番号を値EBNに更
新する(ステップS20)。また、末尾セルはバッファ
番号EBNに格納されていることになるから、クラス管
理メモリ110の末尾セルバッファ番号を値EBNに更
新する(ステップS20)。以上の処理で書込制御処理
が完了する。
【0047】以上の処理内容を具体例で示す。図9は書
込制御処理時における各バッファのデータの変遷例を示
す説明図である。1番の入力ポートから入力されたセル
の書き込み時を具体例として示した。図示の便宜上、セ
ルバッファが4つ設けられている場合を例示した。図中
のハッチングを示した領域は、Nullデータまたは無
効扱いされるデータが格納されている領域であることを
意味する。
【0048】図示する通り、セルの書き込み処理を開始
する時点で、従前の処理により、第1セルバッファのみ
にセルデータが格納されているものとする。従って、ク
ラス管理バッファには、先頭セルバッファ番号、末尾セ
ルバッファ番号ともに「1」が入力されている。第2セ
ルバッファ〜第4セルバッファは空きバッファであるた
め、空きバッファ管理メモリには、これらのバッファ番
号が格納されている。この例では、第1管理バッファ〜
第3管理バッファにそれぞれ「3」、「4」、「2」が
格納されているものとした。バッファ番号は種々の順序
で格納され得る。第1時刻管理バッファのバッファ
[1]には、第1セルバッファのタイムスタンプ「a
a:aa」が格納されている。また、クラス情報には1
番の入力ポートに対応する品質クラス情報「1」が格納
されている。タイムスタンプがバッファ[1]に格納さ
れているため、第1セルバッファの時刻管理バッファ番
号にはバッファ[1]に対応したバッファ番号「1」が
格納されている。
【0049】この状態から、1番の入力ポートから入力
されたセルデータの書き込みが行われたとする(図中の
S14欄参照)。書き込み制御部101は、空きバッフ
ァ管理メモリの第1管理バッファからセルを書き込むバ
ッファ番号「3」を取得すると、第1管理バッファをN
ullデータにする。そして、第1時刻管理バッファの
バッファ[2]に書き込みを行うタイムスタンプ「b
b:bb」を入力する。
【0050】次に、書き込み制御部101は、バッファ
番号「3」に対応するセルバッファ、即ち第3セルバッ
ファにセルデータ「BBB」を入力する(S16欄参
照)。これと合わせて時刻管理バッファ番号には、バッ
ファ[2]に対応する「2」を格納する。後続セルバッ
ファ番号には、自身のバッファ番号「3」を格納する。
そして、第1クラス管理バッファの末尾セルバッファ番
号「1」を取得する。
【0051】最後に書き込み制御部101は、末尾セル
バッファ番号「1」に対応する第1セルバッファの後続
セルバッファ番号を「3」に更新する(S20欄参
照)。また、第1クラス管理バッファの末尾セルバッフ
ァ番号を「3」に更新する。以後、同様の処理を繰り返
すことにより、セルバッファにデータが継続的に格納さ
れる。
【0052】B2.読出制御処理:図10は読出制御処
理のフローチャートである。図11は読出制御処理時の
各要素間のアクセス状況を示す説明図である。両者を参
照して、読出制御処理の内容を説明する。この処理は、
図2中の読出制御部102によって実行される処理であ
る。
【0053】読出制御部102は、クラス管理メモリ1
10から先頭バッファ番号TBNを入力する(ステップ
S30)。読出制御部102は、入力ポートごとに所定
の通信レートが確保されるようにセルの読み出しを行
う。従って、第1クラス管理バッファ110(1)〜第
nクラス管理バッファ110(n)のいずれにアクセス
するかは、通信レートによって決まる。
【0054】次に読出制御部102は、セルバッファ1
20内のバッファ番号TBNの領域から、時刻管理バッ
ファ番号、セルデータ、後続バッファ番号NBNを読み
出す(ステップS32)。読み出されたセルデータは、
多重信号の一部としてATM網に出力される。この処理
により、バッファ番号TBNは空きバッファとなるか
ら、空きバッファ管理メモリ130に値TBNを格納す
る(ステップS34)。格納する領域は、空きバッファ
管理メモリ130のライトポインタによって指定され
る。空きバッファ管理メモリ130への格納が済むと、
読出制御部102ライトポインタは、値1だけインクリ
メントする。
【0055】次に、ステップS32で入力された時刻管
理バッファ番号にアクセスし、イネーブルフラグを
「0」、即ちオフにする。これにより、このバッファに
格納されているタイムスタンプは無効のデータ扱いとな
る。
【0056】セルバッファTBNの読み出しにより、こ
の入力ポートの信号については、後続バッファ番号NB
Nに対応するセルバッファが先頭バッファとなる。従っ
て、読出制御部102は、クラス管理メモリ110の先
頭バッファ番号をNBNに更新する(ステップS3
8)。以上の処理で読出制御処理が完了する。
【0057】以上の処理内容を具体例で示す。図12は
読出制御処理時における各バッファのデータの変遷例を
示す説明図である。先に図9で示した最終状態(S20
欄の状態)を初期状態としてセルの読み込みを行うもの
とする。
【0058】読出制御部102は、第1クラス管理バッ
ファから、先頭セルバッファ番号「1」を取得する。次
に、このバッファ番号に対応した第1セルバッファから
セルデータを読み出し、ATM網に出力する(S32欄
参照)。セルデータの読み出しが行われても、第1セル
バッファには、新たなデータがオーバーライトされるま
で、そのままデータが保持されているが、読み出し処理
以後は使用されないため、無効のデータとして図示し
た。
【0059】この読み出し処理により、第1セルバッフ
ァは空きバッファとなる。従って、読出制御部102
は、このバッファ番号「1」を空きバッファ管理メモリ
に入力する。ここではライトポインタによって第4管理
メモリに入力されるものとした。
【0060】また、第1セルバッファに格納されていた
時刻管理バッファ番号は「1」であるから、第1時刻管
理バッファのうち、この番号に対応するバッファ[1]
のイネーブルフラグを「0」にする(S36欄参照)。
これにより、バッファ[1]のタイムスタンプは無効デ
ータ扱いとなる。
【0061】第1セルバッファに格納されていた後続セ
ルバッファ番号は「3」であるから、読み出し処理の完
了により、第3セルバッファが先頭バッファとなる。従
って、読出制御部102は、第1クラス管理バッファの
先頭セルバッファ番号を「3」に更新する。以後、同様
の処理を繰り返すことにより、セルバッファから、逐次
データが継続的に読み出される。
【0062】B3.廃棄制御処理:図13は廃棄制御処
理のフローチャートである。図14は廃棄制御処理時の
各要素間のアクセス状況を示す説明図である。両者を参
照して、廃棄制御処理の内容を説明する。この処理は、
図2中の廃棄制御部103によって実行される処理であ
る。
【0063】廃棄制御部103は、書込時刻管理メモリ
からタイムスタンプを取得し、現在時刻とタイムスタン
プとの差分から書き込み後の経過時間を算出する(ステ
ップS50)。書き込み時刻管理メモリ140には、多
数のタイムスタンプが格納されている。廃棄制御部10
3は、書き込み時刻管理メモリ140のうち、イネーブ
ルフラグが「1」となっているバッファについて順次こ
の処理を実行する。書き込み時刻管理メモリ140のバ
ッファは、タイムスタンプの古い順に配列されているか
ら、第1時刻管理バッファ140(1)〜第n時刻管理
バッファ140(n)のそれぞれについて、最も古いタ
イムスタンプに相当するバッファについてのみ経過時間
の算出を行うものとしてもよい。ここでは、いずれか一
つのバッファについての処理内容を例にとって説明す
る。
【0064】廃棄制御部103は、ステップS50で算
出された経過時間が所定の閾値Tlimを超えているか
否かを判定する(ステップS52)。経過時間が閾値T
lim以下の場合には、書き込み後、長時間経過してい
ないセルであることを意味しているため、廃棄処理を行
わずに廃棄制御処理ルーチンを終了する。
【0065】経過時間が閾値Tlimを超えている場合
には、書き込み後、長時間経過しているセルであること
を意味するから、該当するセルの廃棄を行う。長時間格
納されたままのセルを放置すると、バッファの占有率が
増大し、各入力ポートの通信レートが確保できなくなる
からである。
【0066】閾値Tlimは、セルの廃棄を行うか否か
の判断基準となる値である。閾値Tlimは、通信の品
質クラスごとに設定される。例えば、高い通信レート、
換言すれば広い帯域が確保されている品質クラスについ
ては、セルの書き込み、読み出しを頻繁に行う必要が生
じるから、閾値Tlimは比較的小さい値となる。逆
に、低い通信レート、換言すれば狭い帯域に相当する品
質クラスについては、閾値Tlimは比較的大きい値と
なる。閾値Tlimは通信レートによってのみ定まるも
のではなく、誤り率の許容範囲等のパラメータによって
も影響を受ける。閾値Tlimは、品質クラスごとに要
求された通信仕様を満足するために必要となる最小のデ
ータ保持時間、および他の品質クラスの通信を妨げない
範囲で許容される最大のデータ保持時間の双方を考慮し
て、通信制御装置100の構成に応じて適宜設定される
値である。書込時刻管理メモリ140には、クラス情報
が格納されているから、廃棄制御処理において、このデ
ータに基づいて品質クラスに応じた閾値Tlimを使い
分けることができる。
【0067】廃棄処理は、読出制御処理(図10〜図1
2参照)と基本的に同じ処理で行われる。廃棄制御部1
03は、クラス管理メモリから先頭バッファ番号TBN
を入力する(ステップS54)。読み出し時と異なり、
クラス管理メモリ110のいずれにアクセスするかは、
書き込み時刻管理メモリ140によって定まる。例え
ば、第1時刻管理バッファ140(1)に記憶されたタ
イムスタンプに基づいて廃棄処理が行われる場合には、
これに対応する第1クラス管理バッファ110(1)か
らバッファ番号TBNを入力することになる。
【0068】次に、廃棄制御部103は、セルバッファ
120のバッファ番号TBNから、後続バッファ番号N
BNを読み出す(ステップS56)。時刻管理バッファ
番号、セルデータは不要であるため、読み出さない。こ
の分、読出制御処理に較べて処理時間の短縮化を図るこ
とができる。
【0069】以後は、読出制御処理と同様、空きバッフ
ァ管理メモリ120にバッファ番号TBNを格納し(ス
テップS58)、書込時刻管理メモリ140の処理対象
となっているバッファ番号に格納されたイネーブルフラ
グをオフにする(ステップS60)。また、先頭セルバ
ッファ番号を、後続バッファ番号NBNに更新する(ス
テップS62)。以上の処理によりセルの廃棄が完了す
る。
【0070】図15は廃棄制御処理時における各バッフ
ァのデータの変遷例を示す説明図である。先に図9で示
した最終状態(S20欄の状態)を初期状態としてセル
の廃棄を行うものとする。
【0071】廃棄制御部103は、第1時刻管理バッフ
ァのタイムスタンプ「aa:aa」に基づきセルの廃棄
を行うか否かを判定する。セルの廃棄を行うべきと判断
した場合には、第1クラス管理バッファから、先頭セル
バッファ番号「1」を取得する。次に、このバッファ番
号に対応した第1セルバッファから後続バッファ番号
「3」を取得する(S56欄参照)。
【0072】廃棄処理によって、第1セルバッファは空
きバッファとなるから、廃棄制御部103は、このバッ
ファ番号「1」を空きバッファ管理メモリに入力する。
ここではライトポインタによって第4管理メモリに入力
されるものとした(S58欄参照)。
【0073】また、廃棄処理の対象となっているタイム
スタンプが格納されているバッファ[1]のイネーブル
フラグを「0」にする(S60欄参照)。これにより、
バッファ[1]のタイムスタンプは無効データ扱いとな
る。
【0074】第1セルバッファに格納されていた後続セ
ルバッファ番号は「3」であるから、廃棄処理の完了に
より、第3セルバッファが先頭バッファとなる。従っ
て、廃棄制御部103は、第1クラス管理バッファの先
頭セルバッファ番号を「3」に更新する。これにより、
閾値Tlimを超えて格納されていたセルの廃棄が完了
する。S62欄の処理時点では、第1セルバッファに
は、従前のデータが保持されているが、廃棄処理によっ
て第1セルバッファのデータは無効扱いとなることか
ら、ハッチングを付して示した。
【0075】B4.廃棄制御処理の変形例:実施例で
は、各入力ポートからは時系列的にセルが入力されるこ
とを前提としてセルの廃棄を行う処理を例示した。例え
ば、セルA,B,Cの順序で構成される一連の信号があ
る場合、セルの入力は必ずこの順序で行われ、セルB,
A,Cのように順序が入れ替わって入力されることはな
いことを前提とした。かかる前提下では、あるセルの経
過時間が閾値Tlimを超えた場合には、最も古くに入
力される先頭セルが廃棄されるべきセルに相当すること
になる。
【0076】セルが時系列的に入力されない場合の廃棄
制御処理は、図13の処理の変形により容易に実現可能
である。図16は廃棄制御処理の変形例を示すフローチ
ャートである。図13の制御処理からの変更部分のみを
例示した。
【0077】セルの廃棄を行うと判断された場合、廃棄
制御部103は、先頭バッファ番号TBNに対応するセ
ルバッファから時刻管理バッファ番号と後続バッファ番
号とを読み出す(ステップS56A)。セルデータの読
み出しは行わない。次に、ステップS56Aで読み出し
対象となったセルバッファが廃棄セルに相当するか否か
を判断する(ステップS57)。この判断は、読み出さ
れた時刻管理バッファ番号が、書込時刻管理メモリ14
0のうち、閾値Tlimを超えるタイムスタンプを格納
するバッファ番号に一致するか否かによって行われる。
一致する場合には、廃棄セルと判断される。不一致の場
合には、後続バッファ番号で指定されたセルバッファか
らデータを読み出し、同様の判断を行う。ステップS5
6,S57の繰り返しにより、廃棄セルのバッファ番号
が特定される。また、廃棄セルの直前セルのバッファ番
号、および後続セルのバッファ番号も特定される。
【0078】こうして廃棄セルが特定されると、廃棄制
御部103は、空きバッファ管理メモリ130に、廃棄
セルのバッファ番号を格納し(ステップS58A)、書
込時刻管理メモリのイネーブルフラグをオフにする(ス
テップS60)。
【0079】この時点で、直前セルに対応するセルバッ
ファには、後続セル番号として廃棄セルに対応するバッ
ファ番号が格納されている。セルの廃棄後は、直前セル
の次に廃棄セルの後続セルが読み出されるようにこれら
の管理情報を更新する必要がある。このため、廃棄制御
部103は、直前セルの後続バッファ番号に、廃棄セル
の後続バッファ番号を格納する(ステップS61)。
【0080】以上の処理を具体例で説明する。図17は
変形例の廃棄制御処理時におけるセルバッファ内のデー
タの変遷を示す説明図である。図示の便宜上、セルバッ
ファ内に第1セルバッファ〜第4セルバッファの4つの
領域が確保されている場合を例示した。各セル内のデー
タは、上から時刻管理バッファ番号、セルデータ、後続
バッファ番号に対応している。
【0081】上段には、廃棄処理を行う前の状態を示し
た。第1セルバッファに先頭セルデータ「AAA」が格
納されているものとする。第1セルバッファの後続バッ
ファ番号は「4」であるから、次のセルは第4セルバッ
ファに格納されている。以下、同様にセルは、第2セ
ル、第3セルの順に格納されている。
【0082】廃棄すべきセルのタイムスタンプは書込時
刻管理メモリ140のバッファ[3]に格納されている
ものとする。図16で説明したステップS56A,S5
7の繰り返しにより、各セルに格納されている時刻管理
バッファ番号が「3」となっているセル、即ち第4セル
バッファが廃棄セルであるものと特定される。
【0083】廃棄制御部103は、第4セルバッファの
廃棄処理を行うとともに、第4セルバッファに格納され
ている後続バッファ番号「2」を、直前セルに対応する
第1セルバッファに格納する。これにより、第1セルバ
ッファの後続バッファ番号は「2」となる。図17の下
段には、この状態を示した。この結果、廃棄処理後は、
第1セルバッファ、第2セルバッファ、第3セルバッフ
ァの順で読み出しが行われる。
【0084】以上で説明した本実施例の通信制御装置に
よれば、廃棄制御部103が、書込制御部101および
読出制御部102とは独立の処理によってセルの廃棄を
行うことができる。従って、書込制御および読み出し制
御の処理内容を簡素化することができる。また、廃棄処
理の実行タイミングを柔軟に調整することができる。実
施例では、書込制御処理、読出制御処理、廃棄制御処理
を同じ割合で順次実行する場合を例示した。廃棄制御処
理の実行率を他の制御処理と異ならせてもよい。セルバ
ッファ120の占有率に応じて廃棄制御処理の実行率を
変動させてもよい。
【0085】本実施例によれば、セルデータ自体の読み
出しを伴うことなく、セルの廃棄を行うことができる。
つまり、空きバッファ管理メモリ130、クラス管理メ
モリ110、書込時刻管理メモリ140に格納されてい
る管理情報を書き換えることによってセルの廃棄が行わ
れる。従って、廃棄処理の簡素化、高速化を図ることが
できる。
【0086】以上、本発明の種々の実施例について説明
したが、本発明はこれらの実施例に限定されず、その趣
旨を逸脱しない範囲で種々の構成を採ることができるこ
とはいうまでもない。例えば、以上の制御処理はソフト
ウェアで実現する他、ハードウェア的に実現するものと
してもよい。
【図面の簡単な説明】
【図1】実施例としての通信システムの概略構成を示す
説明図である。
【図2】通信制御装置100の構成を示す説明図であ
る。
【図3】クラス管理メモリ110の内部構成を示す説明
図である。
【図4】セルバッファ120の内部構成を示す説明図で
ある。
【図5】空きバッファ管理メモリ130の内部構成を示
す説明図である。
【図6】書込時刻管理メモリ140の内部構成を示す説
明図である。
【図7】書込制御処理のフローチャートである。
【図8】書込制御処理時の各要素間のアクセス状況を示
す説明図である。
【図9】書込制御処理時における各バッファのデータの
変遷例を示す説明図である。
【図10】読出制御処理のフローチャートである。
【図11】読出制御処理時の各要素間のアクセス状況を
示す説明図である。
【図12】読出制御処理時における各バッファのデータ
の変遷例を示す説明図である。
【図13】廃棄制御処理のフローチャートである。
【図14】廃棄制御処理時の各要素間のアクセス状況を
示す説明図である。
【図15】廃棄制御処理時における各バッファのデータ
の変遷例を示す説明図である。
【図16】廃棄制御処理の変形例を示すフローチャート
である。
【図17】変形例の廃棄制御処理時におけるセルバッフ
ァ内のデータの変遷を示す説明図である。
【図18】従来技術としての通信制御処理の構成を示す
説明図である。
【符号の説明】
100…通信制御装置 101…書込制御部 102…読出制御部 103…廃棄制御部 104…時計 110…クラス管理メモリ 120…セルバッファ 130…空きバッファ管理メモリ 140…書込時刻管理メモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04Q 7/24 7/26 7/30 Fターム(参考) 5K030 GA03 HA10 HB15 HB19 HB29 JA07 JT09 KA21 KX02 KX11 LC18 5K034 AA02 FF02 HH42 HH65 5K067 AA14 BB04 DD30 DD52 DD53 DD54 DD57 EE10 EE16 EE22 HH23 KK15

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 固定長のセル単位で行われる多重通信を
    制御する通信制御装置であって、 前記多重通信のセルを格納するための共有のセルバッフ
    ァと、 該セルバッファへの前記セルの書き込みおよび読み出し
    を介して、多数の入出力ポートと多重通信網との間の通
    信を制御するバッファ管理部とを備え、 該バッファ管理部は、 前記セルバッファに格納された後、所定の廃棄基準期間
    以上の期間が経過したセルを廃棄する廃棄制御部を備え
    る通信制御装置。
  2. 【請求項2】 請求項1記載の通信制御装置であって、 前記バッファ管理部は、 前記セルと該セルの書き込み時刻とを、セルごとに対応
    付けて管理する書き込み時刻管理部を備え、 前記廃棄制御部は、該書き込み時刻からの経過時間に基
    づいて前記廃棄を行う通信制御装置。
  3. 【請求項3】 請求項2記載の通信制御装置であって、 前記書き込み時刻管理部は、 セルへの書き込みが行われた時刻を、時系列的に記憶す
    る書き込み時刻バッファと、 前記セルバッファと前記書き込み時刻バッファのデータ
    間を関連付ける関連情報を記憶する関連情報記憶部とを
    備える通信制御装置。
  4. 【請求項4】 請求項1記載の通信制御装置であって、 前記多重通信には複数の品質クラスの通信が混在してお
    り、 前記所定の廃棄基準期間は、該品質クラスに応じて設定
    された期間であり、 前記バッファ管理部は、前記品質クラスに応じて前記通
    信の制御を行う通信制御装置。
  5. 【請求項5】 請求項1記載の通信制御装置であって、 前記バッファ管理部は、 前記セルバッファ内の空き領域を管理する空きバッファ
    管理部と、 前記各通信を構成する一連のセルの格納場所を管理する
    セル管理部と、 該空きバッファ管理部から指定された空き領域に新たな
    セルを書き込むと共に、該書き込み結果を前記セル管理
    部に反映させる書き込み制御部と、 前記セル管理部の管理情報に基づいて前記セルバッファ
    からセルを読み出すと共に、該読み出し結果を前記空き
    バッファ管理部に反映させる読み出し制御部とを備える
    通信制御装置。
  6. 【請求項6】 請求項5記載の通信制御装置であって、 前記廃棄制御部は、前記廃棄すべきセルの格納場所に関
    する情報を前記セル管理部から削除するとともに、該格
    納場所を空き領域として前記空きバッファ管理部に反映
    させることにより、前記廃棄を行う通信制御装置。
  7. 【請求項7】 固定長のセル単位で行われる多重通信時
    に、該多重通信のセルを格納するための共有のセルバッ
    ファを管理するバッファ管理方法であって、 前記セルバッファに格納された後、所定の廃棄基準期間
    以上の期間が経過したセルを廃棄する工程を備えるバッ
    ファ管理方法。
  8. 【請求項8】 請求項7記載のバッファ管理方法であっ
    て、(a) 前記セルバッファに新たなセルを書き込む
    とともに、書き込み時刻を該セルと対応付けて管理する
    工程と、(b) 書き込み時刻からの経過時間が所定値
    以上の場合に、該書き込み時刻に対応付けられた前記セ
    ルを廃棄する工程とを備えるバッファ管理方法。
  9. 【請求項9】 固定長のセル単位で行われる多重通信時
    に、該多重通信のセルを格納するための共有のセルバッ
    ファを管理するためのプログラムをコンピュータ読みと
    り可能に記録した記録媒体であって、 前記セルバッファに格納された後、所定の廃棄基準期間
    以上の期間が経過したセルを廃棄する機能を実現するプ
    ログラムを記録した記録媒体。
  10. 【請求項10】 請求項9記載の記録媒体であって、 前記セルバッファに新たなセルを書き込むとともに、書
    き込み時刻を該セルと対応付けて管理する機能と、 書き込み時刻からの経過時間が所定値以上の場合に、該
    書き込み時刻に対応付けられた前記セルを廃棄する機能
    とを実現するプログラムを記録した記録媒体。
JP2000257048A 2000-08-28 2000-08-28 通信制御装置 Pending JP2002077175A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000257048A JP2002077175A (ja) 2000-08-28 2000-08-28 通信制御装置
EP20010120257 EP1185036B1 (en) 2000-08-28 2001-08-23 Communication control system, method and recording medium for multiplex communication
DE2001619639 DE60119639T2 (de) 2000-08-28 2001-08-23 Kommunikationssteuerungssystem, -verfahren und -speichermedium für Multiplexkommunikation
US09/938,737 US6947426B2 (en) 2000-08-28 2001-08-27 Communication control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000257048A JP2002077175A (ja) 2000-08-28 2000-08-28 通信制御装置

Publications (1)

Publication Number Publication Date
JP2002077175A true JP2002077175A (ja) 2002-03-15

Family

ID=18745571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000257048A Pending JP2002077175A (ja) 2000-08-28 2000-08-28 通信制御装置

Country Status (4)

Country Link
US (1) US6947426B2 (ja)
EP (1) EP1185036B1 (ja)
JP (1) JP2002077175A (ja)
DE (1) DE60119639T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239634A (ja) * 2008-03-27 2009-10-15 Fujitsu Ltd 到着パケット廃棄決定を行うパケットバッファ管理装置及びその廃棄決定方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885638B2 (en) * 2002-06-13 2005-04-26 Motorola, Inc. Method and apparatus for enhancing the quality of service of a wireless communication

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561045B2 (ja) 1987-07-15 1996-12-04 株式会社日立製作所 スイッチングシステム
JP2569118B2 (ja) 1987-07-15 1997-01-08 株式会社日立製作所 スイッチングシステム及びその構成方法
JP2561046B2 (ja) 1987-07-15 1996-12-04 株式会社日立製作所 スイッチングシステム
US5537400A (en) * 1994-04-15 1996-07-16 Dsc Communications Corporation Buffered crosspoint matrix for an asynchronous transfer mode switch and method of operation
JP2770786B2 (ja) * 1995-06-05 1998-07-02 日本電気株式会社 構造化データの多重atm/stm変換装置
US5963564A (en) * 1995-06-13 1999-10-05 Telefonaktiebolaget Lm Ericsson Synchronizing the transmission of data via a two-way link
JPH11103297A (ja) * 1997-09-26 1999-04-13 Sony Corp パケット伝送制御方法および装置
US6738381B1 (en) * 1997-12-19 2004-05-18 Telefonaktiebolaget Lm Ericsson (Publ) ATM time stamped queuing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239634A (ja) * 2008-03-27 2009-10-15 Fujitsu Ltd 到着パケット廃棄決定を行うパケットバッファ管理装置及びその廃棄決定方法

Also Published As

Publication number Publication date
US6947426B2 (en) 2005-09-20
EP1185036A3 (en) 2002-11-06
DE60119639D1 (de) 2006-06-22
EP1185036B1 (en) 2006-05-17
EP1185036A2 (en) 2002-03-06
US20020024976A1 (en) 2002-02-28
DE60119639T2 (de) 2007-05-03

Similar Documents

Publication Publication Date Title
US5495482A (en) Packet transmission system and method utilizing both a data bus and dedicated control lines
US5475681A (en) Wireless in-building telecommunications system for voice and data communications
US6414961B1 (en) ATM switching with virtual circuit FIFO buffers
US6977941B2 (en) Shared buffer type variable length packet switch
CA2151180C (en) Method and apparatus for multicast of atm cells
US5343467A (en) Space/time switching element having input/output circuits each separately switchable between two or more bit rates
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
RU2142646C1 (ru) Система для мультиплексирования/демультиплексирования данных межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи
JP2820106B2 (ja) トラヒックシェーパ装置
JP2002077175A (ja) 通信制御装置
JP3500511B2 (ja) 空間分割交換マトリクスの入力へ接続するための入力待ち行列システム
JP3255113B2 (ja) パケットスイッチシステム、これを含む集積回路、パケットスイッチ制御方法、パケットスイッチ制御プログラム記録媒体
US5600647A (en) Communication data switching apparatus and communication system with such switching apparatus
US6556566B1 (en) Time division switch with inserter and dropper using external memory and time division switching method
CN113660180B (zh) 一种数据存储方法、装置、终端及存储介质
JP2000183959A (ja) スケジューリング管理装置
JP2806726B2 (ja) セル組立多重処理装置
JPH04363939A (ja) セル出力装置
JPH1041957A (ja) Atmセルの同報制御方式
JPH0974410A (ja) 通信中継装置
JP2000092066A (ja) Atmセル組立・分解装置
JP3436984B2 (ja) Atm通信システムのトラフィックシェーピング装置
EP0614585A1 (en) METHOD AND UNIT FOR RECONSTRUCTING THE CORRECT SEQUENCE OF DATA CELLS IN ASYNCHRONOUS TRANSFER MODE.
JP2006135379A (ja) パケット処理装置及びパケット処理方法
JPH07107992B2 (ja) セル分解多重処理装置