JP2002076779A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2002076779A JP2002076779A JP2000258328A JP2000258328A JP2002076779A JP 2002076779 A JP2002076779 A JP 2002076779A JP 2000258328 A JP2000258328 A JP 2000258328A JP 2000258328 A JP2000258328 A JP 2000258328A JP 2002076779 A JP2002076779 A JP 2002076779A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- unit
- transistors
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
るようにした増幅回路を提供すること。 【解決手段】 差動増幅部10は、入力信号の差動増幅
を行う。駆動部30は、差動増幅部10からの出力電圧
を、電圧値として反対方向にシフトする反転部21と、
この反転部21から出力される電圧値と反比例にある大
きさの電圧を生成する演算部22とからなる。プッシュ
プル部30は、差動増幅部10からの出力と駆動部20
からの出力とにより、一対のMOSトランジスタQ6、
Q7を相補的に動作させる。出力部40は、駆動部20
からの出力とプッシュプル部30からの出力とにより、
同一導電型のNMOSトランジスタQ8、Q9を動作さ
せる。NMOSトランジスタQ8、Q9は、しきい値電
圧が低いものを使用するのが好ましい。
Description
負荷を低消費電力で駆動できるようにした増幅回路に関
する。
幅回路は、図4に示すように、差動入力部1、駆動部
2、および出力部3から構成されている。そして、出力
部3は、図示のように、駆動部2からの2つの出力電圧
Vp、Vnにより、PMOSトランジスタQ11とNM
OSトランジスタQ12とを相補的に動作させるプッシ
ュプル出力回路から構成されている。
使用する場合に、PMOSトランジスタQ11をオン状
態にするためには、出力部3の電源電圧VDDは、駆動
部2の出力電圧Vpよりもしきい値電圧Vth分だけ大
きくする必要がある。
来の増幅回路において、低インピーダンスの負荷(例え
ばインピーダンスが16Ωのヘッドフォン)を駆動する
場合には、出力部3の電源電圧VDDが大きくなると、
その負荷に大きな電流が流れて消費電力が大きくなるの
で、その消費電力の低減化が望まれていた。
み、低インピーダンス負荷を低消費電力で駆動するよう
にした増幅回路を提供することにある。
明の目的を達成するために、請求項1〜請求項3に記載
の各発明は以下のように構成した。すなわち、請求項1
に記載の発明は、入力信号を増幅する増幅部と、前記増
幅部の出力が所定値以下の場合には略一定のゲインにな
り、前記増幅部の出力が所定値以上の場合にはゲインが
大となる駆動部と、前記増幅回路からの出力と前記駆動
回路からの出力とにより、一対のトランジスタを相補的
に動作させる、プッシュプル部と、前記プッシュプル部
の出力により駆動する第1のトランジスタと、前記駆動
部の出力により駆動する第2のトランジスタとからな
り、前記両トランジスタは同一導電型からなる出力部
と、を備えるようにしたことを特徴とするものである。
の増幅回路において、前記駆動部は、前記増幅部の出力
電圧を、電圧値としては反対方向にシフトする反転部
と、この反転部から出力される電圧値と反比例関係にあ
る大きさの電圧を生成する演算部と、を含んでいること
を特徴とするものである。このような構成からなる請求
項1、請求項2に記載の各発明によれば、出力部は、電
源電圧が低くても増幅動作ができるので、低インピーダ
ンス負荷を低消費電力で駆動することができる。
請求項2に記載の増幅回路において前記出力部の第1お
よび第2のトランジスタはNMOSトランジスタからな
り、かつ、その各しきい値電圧は低いものを使用するよ
うにしたことを特徴とするものである。このような構成
からなる請求項3に記載の発明によれば、第1および第
2のトランジスタを、各しきい値電圧が低いものを使用
するようにした。このため、通常のしきい値電圧のもの
を使用する場合に比べてプッシュプル部の電源電圧も低
くでき、CMOS演算増幅回路の消費電力もより低減化
できる。
態について、図1を参照して説明する。この実施形態に
係る増幅回路は、図1に示すように、差動増幅部10
と、駆動部20と、プッシュプル部30と、出力部40
とを、少なくとも備えている。差動増幅部10は、MO
Sトランジスタから構成する一般的な差動増幅器であ
り、その出力が駆動部20のPMOSトランジスタQ1
のゲートに供給されるようになっている。
電圧を、電圧値として反対方向にシフトする反転部21
と、この反転部21から出力される電圧値と反比例にあ
る大きさの電圧を生成する演算部22とから構成する。
反転部21は、図1に示すように、電源電圧VDD1が
供給される電源ライン1と電位が接地電位VSSになっ
ている接地ライン2との間に、PMOSトランジスタQ
1と、ダイオード接続されたNMOSトランジスタQ2
と、NMOSトランジスタQ3とを直列に接続させるこ
とにより構成されている。そして、PMOSトランジス
タQ1のゲートが後述のPMOSトランジスタQ7のゲ
ートに接続されるとともに、NMOSトランジスタQ
2、Q3の各ゲートは同電位になるように共通に接続さ
れている。ここで、電源電圧VDD1は、例えば1.8
〜2.6V程度である。
2との間に、電流源6と、NMOSトランジスタQ5
と、NMOSトランジスタQ4とを直列に接続させるこ
とにより構成されている。さらに、NMOSトランジス
タQ4のゲートとNMOSトランジスタQ5のドレイン
とが同電位になるように接続されている。また、反転部
21のNMOSトランジスタQ2、Q3の両ゲートと、
演算部22のNMOSトランジスタQ5のゲートとが同
電位になるように接続されている。さらに、NMOSト
ランジスタQ4のゲートが、プッシュプル部30のNM
OSトランジスタQ6と出力部40のNMOSトランジ
スタQ9とに接続されている。
らの出力と駆動部20からの出力とにより、一対のMO
SトランジスタQ6、Q7を相補的に動作させるように
なっている。すなわち、プッシュプル出力30は、電源
ライン1と接地ライン2との間に、PMOSトランジス
タQ7と、NMOSトランジスタQ6とが直列に接続さ
れることにより構成されている。また、PMOSトラン
ジスタQ7のドレインとNMOSトランジスタQ6のド
レインとが共通に接続される共通接続部が、出力部40
のNMOSトランジスタQ8のゲートに接続されてい
る。
ッシュプル部30からの出力とにより、同一導電型のN
MOSトランジスタQ8、Q9を動作させるようになっ
ている。すなわち、出力部40は、NMOSトランジス
タQ8とNMOSトランジスタQ9とを直列に接続する
とともに、NMOSトランジスタQ8のドレインに電源
電圧VDD2が供給され、NMOSトランジスタQ9の
ソースが接地ラインに接続され、NMOSトランジスタ
Q8のソースから出力電圧Voを取り出すようになって
いる。ここで、電源電圧VDD2は、例えば0.9V〜
3.6V程度である。
かかる増幅回路の動作について説明する。まず、この実
施形態の駆動部20とプッシュプル部30の動作につい
て説明する。差動増幅部10に入力信号が供給される
と、その入力信号が差動増幅されて入力信号に応じた電
圧が出力され、これがPMOSトランジスタQ1の入力
電圧V1となる。この入力電圧V1は、PMOSトラン
ジスタQ1によって電圧−電流変換され、さらに、NM
OSトランジスタQ2、Q3によって電流−電圧変換さ
れた電圧がNMOSトランジスタQ5のゲートに出力さ
れる。
される電圧が下降すると、NMOSトランジスタQ5の
オン抵抗が大きくなり、電流源6の電流との電圧降下に
より演算部22の出力電圧V2は上昇する。このよう
に、演算部22は、反転部21から出力される電圧値と
反比例関係にある大きさの電圧を生成する。いま、入力
電圧V1が上昇すると、PMOSトランジスタQ1に流
れる電流が減少し、NMOSトランジスタQ2、Q3の
ゲートの電圧VAが減少し、この結果、演算部22の出
力電圧VCが上昇し、この出力電圧VCがNMOSトラ
ンジスタQ6に印加される。このとき、入力電圧V1
は、PMOSトランジスタQ7のゲートの電位を上昇さ
せる。
SトランジスタQ1に流れる電流が増加し、NMOSト
ランジスタQ2、Q3のゲートの電圧VAが上昇し、こ
の結果、NMOSトランジスタQ5のオン抵抗が小さく
なり、NMOSトランジスタQ4のオン抵抗が支配的に
なる。結果として、出力電圧VCは一定となる。以上か
らわかるように、反転部21は、差動増幅部10の出力
電圧を反対方向(出力電圧が上昇すれば下降、下降すれ
ば上昇する方向)にシフトする。演算部22は、その反
転部21から出力される電圧値と反比例関係にある大き
さの電圧を生成する。従って、駆動部20の全体の動作
は、入力電圧V1がある電圧値になるまではその出力電
圧が略一定となってゲインが略一定であると共に、入力
電圧V1がある電圧値になるとその出力電圧が増加して
ゲインが大きくなるように動作する。
ついて説明する。まず、駆動部20の入力電圧V1が下
降した場合の動作について説明すると、以下のようにな
る。すなわち、駆動部20の入力電圧V1が下降する
と、PMOSトランジスタQ7のドレイン電圧VDが上
昇する。このドレイン電圧VDは、NMOSトランジス
タQ8のゲートに印加されているので、これにより、出
力部40の出力電圧Voは上昇する。このときには、後
述のように、演算部22の出力電圧VCの電圧変化は小
さく、その出力電圧VCがNMOSトランジスタQ9の
ゲートに入力されるので、NMOSトランジスタQ9に
流れる電流値はほとんど変化しない。従って、出力部4
0はソースフォロワのように働くことになる。
が上昇した場合の動作は、以下にようになる。すなわ
ち、駆動部20の入力電圧V1が上昇すると、PMOS
トランジスタQ7のドレイン電圧VDが下降し、このド
レイン電圧VDがNMOSトランジスタQ8のゲートに
入力されるので、これにより、出力部40の出力電圧V
oは下降する。このときには、演算部22の出力電圧V
Cが上昇し、その出力電圧VCがNMOSトランジスタ
Q9のゲートに入力されるので、NMOSトランジスタ
Q9は電流を引くことができ、これにより出力電圧Vo
を下げることができる。
る電流は、ドレイン電圧VDと出力電圧Voの電位差で
決まるが、NMOSトランジスタQ8での電圧降下がな
いとすると(オン抵抗を無視すると)電源電圧VDD2
の最小値は出力電圧Voと同じで良い。つまり、必要な
出力電圧に対してその電圧まで電源電圧VDD2を下げ
ることができ、低い電源電圧で動作できる。
40は、その電源電圧VDD2を低くても出力電圧が広
い範囲(必要な振幅)で動作可能となるので、低消費電
力とすることができる。次に、図1に示す駆動回路20
とプッシュプル部30の一部とからなる回路を図2に示
し、この図2の回路の動作について詳述する。
である。この小信号等価回路においては、MOSトラン
ジスタQ4の相互コンダクタンスをGm4、MOSトラ
ンジスタQ5の相互コンダクタンスをGm5、MOSト
ランジスタQ4、Q5、電流源6の各抵抗分をR4、R
5、R6としている。図2において、MOSトランジス
タQ1は、差動増幅部10からの出力される入力電圧V
1によって、流れる電流量が制御される。電流源6の供
給電流をI0とし、信号無入力時にMOSトランジスタ
Q1に電流I0 が流れるように設定されているものとす
る。MOSトランジスタQ2〜Q5のトランジスタサイ
ズ(例えばゲート幅Wとゲート長Lの比)を等しくして
おけば、MOSトランジスタQ1、電流源6には同一電
流値I0 の電流が流れているため、電圧VCと電圧VA
は等しくなる。
レイン電流は、電圧VCと電圧VAとが等しいため、
「(Q6の寸法比/Q2(=Q3=Q4=Q5)の寸法
比)×2×I0 」となる。このとき、MOSトランジス
タQ2、Q5、Q6は飽和領域にあり、MOSトランジ
スタQ3、Q4は線形領域にある。さて、図3を参照し
てキルヒホッフの電流方程式をたてると、以下の(式
1)、(式2)のようになる。
合、Gm4≒10-4、Gm5≒10-4、R4≒107 、
R5≒107 、R6≒107 程度と仮定できるので、
「Gm5・Gm4・R4=10-1、Gm4・R4/R5
=10-4、Gm5・R4/R6=10-4、R4/(R5
・R6)+1/R5+1/R6=10-7」となり、(式
5)は次の(式6)となる。
ンジスタQ4が線形領域にある場合、Gm4≒0、Gm
5≒10-4、R4≒103 〜104 、R5≒103 〜1
04 R6≒103 〜104 程度と仮定できるので、「V
C/VA=−Gm5/(Gm5・R4/R6+R4/
(R5・R6)+1/R5+1/R6)≒1/(R4/
R6+1/(Gm5・R5)+1/Gm5・R6))」
となって、分母の3項の値は略等しいオーダーとなり、
電流源6が理想的である(R6=∞)すると、(式5)
は、次の(式7)のようになる。
てMOSトランジスタQ1に流れる電流値I0 が増加す
ると、MOSトランジスタQ2、Q3で電流−電圧変換
が行われて、MOSトランジスタQ1のドレインの電位
VAが上昇する。これにより、MOSトランジスタQ5
のゲートの電位が上昇するので、MOSトランジスタQ
5のソースの電位VBが上昇し、その結果、MOSトラ
ンジスタQ4は、線形領域から飽和領域に移行する。こ
のとき、(式6)から「VC/VA≒1/(Gm4・R
4)≒0」となり、電位VAの変化はMOSトランジス
タQ5のドレインには伝達しないため、そのドレインの
電位VCは変化しない。この結果、MOSトランジスタ
Q6のゲートに印加される電位も変化しないので、MO
SトランジスタQ6に流れるドレイン電流は変化しな
い。
り、これに伴ってMOSトランジスタQ1に流れる電流
値I0 が減少すると、MOSトランジスタQ1のドレイ
ンの電位VAが下降する。これにより、MOSトランジ
スタQ5のゲートの電位が下降するので、MOSトラン
ジスタQ5の相互コンダクタンスGm5が減少し、MO
SトランジスタQ5のドレインの電位VCが上昇する。
このとき、(式7)から「VC/VA≒−Gm5・(R
5//R6)、|VC/VA|≫1」となり、電位VC
の上昇によりMOSトランジスタQ6に流れるドレイン
電流は増加する。その電位VCは、電源電圧VDD1近
くまで上昇可能になるので、MOSトランジスタQ6お
よび図1のNMOSトランジスタQ9は大きな出力電圧
振幅が得られることになる。
ば、出力部40は、電源電圧VDD2が低くても増幅動
作ができるので、ヘッドフォンなどの低インピーダンス
負荷を低消費電力で駆動することができる。ところで、
この実施形態の出力部40のNMOSトランジスタQ
8、Q9は、各しきい値電圧が低いものを使用するのが
好ましい。すなわち、出力電圧Voは、ドレイン電圧V
DよりNMOSトランジスタQ8のしきい値Vth分だ
け低い値となるので、NMOSトランジスタQ8のしき
い値Vthが低ければ、ドレイン電圧も低くすることが
できる。結局、所望の出力電圧範囲がある場合に、しき
い値Vthを低くすれば、プッシュプル部の電源電圧V
DD1をも低くすることができる。
用すると、しきい値電圧が高いものを使用する場合に比
べて、電源電圧VDD1の電圧を低くでき、もって、消
費電力もより低減化できる。
にかかる各発明によれば、出力部は、電源電圧が低くて
も増幅動作ができるので、低インピーダンス負荷を低消
費電力で駆動することができる。また、請求項3にかか
る発明によれば、第1および第2のトランジスタを、各
しきい値電圧が低いものを使用するようにしたので、し
きい値電圧が高いものを使用する場合に比べてプッシュ
プル部の電源電圧を低くでき、もって、消費電力もより
低減化できる。
る。
る。
Claims (3)
- 【請求項1】 入力信号を増幅する増幅部と、 前記増幅部の出力が所定値以下の場合には略一定のゲイ
ンになり、前記増幅部の出力が所定値以上の場合にはゲ
インが大となる駆動部と、 前記増幅回路からの出力と前記駆動回路からの出力とに
より、一対のトランジスタを相補的に動作させる、プッ
シュプル部と、 前記プッシュプル部の出力により駆動する第1のトラン
ジスタと、前記駆動部の出力により駆動する第2のトラ
ンジスタとからなり、前記両トランジスタは同一導電型
からなる出力部と、 を備えるようにしたことを特徴とする増幅回路。 - 【請求項2】 前記駆動部は、 前記増幅部の出力電圧を、電圧値としては反対方向にシ
フトする反転部と、 この反転部から出力される電圧値と反比例関係にある大
きさの電圧を生成する演算部と、 を含んでいることを特徴とする請求項1に記載の増幅回
路。 - 【請求項3】 前記出力部の第1および第2のトランジ
スタはNMOSトランジスタからなり、かつ、その各し
きい値電圧は低いものを使用するようにしたことを特徴
とする請求項1または請求項2に記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000258328A JP4988979B2 (ja) | 2000-08-29 | 2000-08-29 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000258328A JP4988979B2 (ja) | 2000-08-29 | 2000-08-29 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076779A true JP2002076779A (ja) | 2002-03-15 |
JP4988979B2 JP4988979B2 (ja) | 2012-08-01 |
Family
ID=18746656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000258328A Expired - Fee Related JP4988979B2 (ja) | 2000-08-29 | 2000-08-29 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4988979B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005011280A (ja) * | 2003-06-23 | 2005-01-13 | Rohm Co Ltd | 電源回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0258911A (ja) * | 1988-08-24 | 1990-02-28 | Toshiba Corp | 電力増幅回路 |
JPH11274860A (ja) * | 1998-03-24 | 1999-10-08 | Asahi Kasei Micro Syst Co Ltd | プッシュプル増幅回路 |
-
2000
- 2000-08-29 JP JP2000258328A patent/JP4988979B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0258911A (ja) * | 1988-08-24 | 1990-02-28 | Toshiba Corp | 電力増幅回路 |
JPH11274860A (ja) * | 1998-03-24 | 1999-10-08 | Asahi Kasei Micro Syst Co Ltd | プッシュプル増幅回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005011280A (ja) * | 2003-06-23 | 2005-01-13 | Rohm Co Ltd | 電源回路 |
US7221132B2 (en) | 2003-06-23 | 2007-05-22 | Rohm Co. Ltd. | Power supply circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4988979B2 (ja) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6437645B1 (en) | Slew rate boost circuitry and method | |
USRE47461E1 (en) | Differential amplifying circuit | |
JP3251019B2 (ja) | 低インピーダンスcmos出力段および方法 | |
JP3150101B2 (ja) | 演算増幅回路 | |
US6118340A (en) | Low noise differential input, differential output amplifier and method | |
US20060220741A1 (en) | CMOS class AB folded cascode operational amplifier for high-speed applications | |
JP4666346B2 (ja) | 電圧比較器 | |
JPH11220341A (ja) | 演算増幅器 | |
JP2705317B2 (ja) | 演算増幅器 | |
US6466093B1 (en) | Low voltage low thd CMOS audio (power) amplifier | |
JPH0758872B2 (ja) | 電力増幅回路 | |
US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
JPH04234209A (ja) | Ab級cmos増幅器 | |
JP3482159B2 (ja) | 電源装置、及びこれを用いた液晶表示装置 | |
KR20060004260A (ko) | 자체 바이어스 차동 증폭기 | |
US20020067213A1 (en) | Cascode amplifying circuit and folded cascode amplifying circuit | |
JP3971605B2 (ja) | ゲインブースト演算増幅回路 | |
JP4988979B2 (ja) | 増幅回路 | |
JPS62159905A (ja) | 半導体差動増幅器 | |
JP4020220B2 (ja) | プッシュプル増幅回路 | |
JP4532847B2 (ja) | 差動増幅器 | |
JP4020221B2 (ja) | プッシュプル増幅回路 | |
JP3119221B2 (ja) | 演算増幅器 | |
JP3123094B2 (ja) | 演算増幅器 | |
JPH08307224A (ja) | 演算増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100224 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100326 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4988979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |