JP2002076574A - プリント基板およびプリント基板の製造方法 - Google Patents
プリント基板およびプリント基板の製造方法Info
- Publication number
- JP2002076574A JP2002076574A JP2000267520A JP2000267520A JP2002076574A JP 2002076574 A JP2002076574 A JP 2002076574A JP 2000267520 A JP2000267520 A JP 2000267520A JP 2000267520 A JP2000267520 A JP 2000267520A JP 2002076574 A JP2002076574 A JP 2002076574A
- Authority
- JP
- Japan
- Prior art keywords
- region
- circuit pattern
- selectively
- pattern
- water
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 回路パターン領域にのみ金属触媒を付着させ
る。 【解決手段】 レジストパターン２が形成された多孔質
基板１をフッ化性ガスの存在下でプラズマ処理すること
により、多孔質基板１の露出面を撥水化させた後、撥水
性領域３が形成された多孔質基板１の触媒活性化を行
い、触媒活性化領域４が形成された多孔質基板１の無電
解めっきを行うことにより、めっきパターン５を形成す
る。
る。 【解決手段】 レジストパターン２が形成された多孔質
基板１をフッ化性ガスの存在下でプラズマ処理すること
により、多孔質基板１の露出面を撥水化させた後、撥水
性領域３が形成された多孔質基板１の触媒活性化を行
い、触媒活性化領域４が形成された多孔質基板１の無電
解めっきを行うことにより、めっきパターン５を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板およ
びプリント基板の製造方法に関し、特に、フルアディテ
ィブ法により回路パターンを形成する場合に適用して好
適なものである。
びプリント基板の製造方法に関し、特に、フルアディテ
ィブ法により回路パターンを形成する場合に適用して好
適なものである。
【０００２】
【従来の技術】従来、プリント基板に回路パターンを形
成する方法として、サブトラクティブ法とフルアディテ
ィブ法とがある。ここで、フルアディティブ法は回路パ
ターン領域にのみ銅めっきを行うことができ、サブトラ
クティブ法に比べ、銅の消費量を減らすことが可能とな
るとともに、工程を簡略化できるという利点がある。
成する方法として、サブトラクティブ法とフルアディテ
ィブ法とがある。ここで、フルアディティブ法は回路パ
ターン領域にのみ銅めっきを行うことができ、サブトラ
クティブ法に比べ、銅の消費量を減らすことが可能とな
るとともに、工程を簡略化できるという利点がある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
フルアディティブ法では、無電解めっきの析出核を基板
表面に形成するために、パラジウムなどの金属触媒を基
板全体に予め沈着させるようにしていた。このため、フ
ルアディティブ法では、基板価格が高くなり、また、回
路パターンが形成される領域以外は無電解めっきが付か
ないようレジストで覆うが、ファインパターンではめっ
きが析出して絶縁不良などが起こりやすいという問題が
あった。
フルアディティブ法では、無電解めっきの析出核を基板
表面に形成するために、パラジウムなどの金属触媒を基
板全体に予め沈着させるようにしていた。このため、フ
ルアディティブ法では、基板価格が高くなり、また、回
路パターンが形成される領域以外は無電解めっきが付か
ないようレジストで覆うが、ファインパターンではめっ
きが析出して絶縁不良などが起こりやすいという問題が
あった。
【０００４】そこで、本発明の目的は、回路パターン領
域にのみ金属触媒を付着させることが可能なプリント基
板およびプリント基板の製造方法を提供することであ
る。
域にのみ金属触媒を付着させることが可能なプリント基
板およびプリント基板の製造方法を提供することであ
る。
【０００５】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１記載の発明によれば、回路パターン以
外の領域が選択的に撥水化された撥水化領域と、前記回
路パターン領域に選択的に形成された触媒活性化領域
と、前記触媒活性化領域に選択的に形成された無電解め
っき層とを備えることを特徴とする。
ために、請求項１記載の発明によれば、回路パターン以
外の領域が選択的に撥水化された撥水化領域と、前記回
路パターン領域に選択的に形成された触媒活性化領域
と、前記触媒活性化領域に選択的に形成された無電解め
っき層とを備えることを特徴とする。
【０００６】これにより、回路パターン領域のみを触媒
活性化するために、回路パターン領域にのみ金属触媒を
付着させることが可能となり、撥水化領域に金属触媒が
付着することを防止することができることから、回路パ
ターン間の絶縁特性を向上させることが可能となる。
活性化するために、回路パターン領域にのみ金属触媒を
付着させることが可能となり、撥水化領域に金属触媒が
付着することを防止することができることから、回路パ
ターン間の絶縁特性を向上させることが可能となる。
【０００７】また、請求項２記載の発明によれば、回路
パターン領域を選択的に触媒活性化した触媒活性化領域
と、前記触媒活性化領域に選択的に形成された無電解め
っき層とを備えることを特徴とする。
パターン領域を選択的に触媒活性化した触媒活性化領域
と、前記触媒活性化領域に選択的に形成された無電解め
っき層とを備えることを特徴とする。
【０００８】これにより、回路パターン領域にのみ金属
触媒を付着させ、回路パターン以外の領域に金属触媒が
付着しないようにすることが可能となり、回路パターン
間の絶縁特性を向上させることが可能となる。
触媒を付着させ、回路パターン以外の領域に金属触媒が
付着しないようにすることが可能となり、回路パターン
間の絶縁特性を向上させることが可能となる。
【０００９】また、請求項３記載の発明によれば、多孔
質ポリマーの回路パターン以外の領域を選択的に撥水化
する工程と、前記回路パターン領域を選択的に触媒活性
化する工程と、前記触媒活性化領域に無電解めっきを行
う工程とを備えることを特徴とする。
質ポリマーの回路パターン以外の領域を選択的に撥水化
する工程と、前記回路パターン領域を選択的に触媒活性
化する工程と、前記触媒活性化領域に無電解めっきを行
う工程とを備えることを特徴とする。
【００１０】これにより、回路パターン領域にのみ金属
触媒を付着させ、その金属触媒を核として触媒活性化領
域にのみ無電解めっき層を形成することが可能となる。
このため、回路パターン領域にのみ自己整合的に無電解
めっき層を形成することが可能となり、フルアディティ
ブ法による回路パターン間の絶縁特性の劣化を防止する
ことが可能となる。
触媒を付着させ、その金属触媒を核として触媒活性化領
域にのみ無電解めっき層を形成することが可能となる。
このため、回路パターン領域にのみ自己整合的に無電解
めっき層を形成することが可能となり、フルアディティ
ブ法による回路パターン間の絶縁特性の劣化を防止する
ことが可能となる。
【００１１】
【発明の実施の形態】以下、本発明の実施形態に係わる
プリント基板の製造方法について図面を参照しながら説
明する。
プリント基板の製造方法について図面を参照しながら説
明する。
【００１２】図１は、本発明の実施形態に係わるプリン
ト基板の製造方法を示す斜視図である。
ト基板の製造方法を示す斜視図である。
【００１３】図１（ａ）において、多孔質基板１にレジ
ストを塗布する。そして、図１（ｂ）に示すように、レ
ジストを露光・現像し、回路パターン以外の領域のレジ
ストを除去することにより、回路パターンに対応したレ
ジストパターン２を形成する。
ストを塗布する。そして、図１（ｂ）に示すように、レ
ジストを露光・現像し、回路パターン以外の領域のレジ
ストを除去することにより、回路パターンに対応したレ
ジストパターン２を形成する。
【００１４】なお、多孔質基板１として、例えば、エポ
キシ樹脂、フェノール樹脂、ポリフェニレンエーテル、
ポリイミド、ポリエステル、またはポリブタジエンなど
の多孔質フィルム、あるいは親水性のある多孔質フィル
ムなどを用いることができる。
キシ樹脂、フェノール樹脂、ポリフェニレンエーテル、
ポリイミド、ポリエステル、またはポリブタジエンなど
の多孔質フィルム、あるいは親水性のある多孔質フィル
ムなどを用いることができる。
【００１５】次に、図１（ｃ）において、レジストパタ
ーン２が形成された多孔質基板１をフッ化性ガスの存在
下でプラズマ処理することにより、多孔質基板１の露出
面を撥水化する。この結果、レジストパターン２に覆わ
れた部分以外の領域が撥水化され、撥水性領域３が多孔
質基板１上に形成される。
ーン２が形成された多孔質基板１をフッ化性ガスの存在
下でプラズマ処理することにより、多孔質基板１の露出
面を撥水化する。この結果、レジストパターン２に覆わ
れた部分以外の領域が撥水化され、撥水性領域３が多孔
質基板１上に形成される。
【００１６】次に、図１（ｄ）において、多孔質基板１
からレジストパターン２を剥離し、撥水性領域３が形成
された多孔質基板１の触媒活性化を行う。ここで、多孔
質基板１の触媒活性化を行うと、レジストパターン２に
覆われていた撥水化されていない領域のみにパラジウム
などの金属触媒核が形成される。この結果、撥水性領域
３に金属触媒核が形成されることを防止しつつ、回路パ
ターンに対応する領域にのみ触媒活性化領域４を形成す
ることができる。
からレジストパターン２を剥離し、撥水性領域３が形成
された多孔質基板１の触媒活性化を行う。ここで、多孔
質基板１の触媒活性化を行うと、レジストパターン２に
覆われていた撥水化されていない領域のみにパラジウム
などの金属触媒核が形成される。この結果、撥水性領域
３に金属触媒核が形成されることを防止しつつ、回路パ
ターンに対応する領域にのみ触媒活性化領域４を形成す
ることができる。
【００１７】ここで、触媒活性化は、センシタイザー、
アクチベイター系を用いてもよく、キャタリスト、アク
セレレーター系を用いてもよい。
アクチベイター系を用いてもよく、キャタリスト、アク
セレレーター系を用いてもよい。
【００１８】次に、図１（ｅ）において、触媒活性化領
域４が形成された多孔質基板１の無電解めっきを行うこ
とにより、めっきパターン５を形成する。ここで、無電
解めっき層は金属触媒を核として触媒活性化領域５に対
してのみ形成され、触媒活性化されていない撥水性領域
６には無電解めっき層は形成されない。このため、回路
パターンに対応する領域にのみめっきパターン５が形成
され、めっきパターン５と触媒活性化領域４とを自己整
合的に一致させることが可能となる。
域４が形成された多孔質基板１の無電解めっきを行うこ
とにより、めっきパターン５を形成する。ここで、無電
解めっき層は金属触媒を核として触媒活性化領域５に対
してのみ形成され、触媒活性化されていない撥水性領域
６には無電解めっき層は形成されない。このため、回路
パターンに対応する領域にのみめっきパターン５が形成
され、めっきパターン５と触媒活性化領域４とを自己整
合的に一致させることが可能となる。
【００１９】なお、プリント基板１に撥水性を付与する
ために、フッ化ガスの存在下でプラズマ処理する方法の
ほかに、例えば、テフロン（登録商標）加工などを行う
ようにしてもよい。
ために、フッ化ガスの存在下でプラズマ処理する方法の
ほかに、例えば、テフロン（登録商標）加工などを行う
ようにしてもよい。
【００２０】このように、上述した実施形態によれば、
回路パターン領域にのみ金属触媒を付着させることが可
能となり、金属触媒核が絶縁領域に付着することを防止
できる。このため、回路パターン間の間隔を狭くした場
合においても、絶縁不良を低減することが可能となり、
プリント基板のファインパターン化が可能となる。
回路パターン領域にのみ金属触媒を付着させることが可
能となり、金属触媒核が絶縁領域に付着することを防止
できる。このため、回路パターン間の間隔を狭くした場
合においても、絶縁不良を低減することが可能となり、
プリント基板のファインパターン化が可能となる。
【００２１】なお、図１（ｂ）の工程で回路パターン１
３に対応する多孔質基板１１の露出部分をサンドブラス
ト法などで表面粗化した後、図１（ｃ）の工程で触媒活
性化領域１４を形成してもよい。これにより、触媒活性
化領域１４における金属触媒の密着性を向上させること
ができる。
３に対応する多孔質基板１１の露出部分をサンドブラス
ト法などで表面粗化した後、図１（ｃ）の工程で触媒活
性化領域１４を形成してもよい。これにより、触媒活性
化領域１４における金属触媒の密着性を向上させること
ができる。
【００２２】次に、本発明に係わる実施例について説明
する。
する。
【００２３】第１実施例として、ポリイミド製の多孔質
フィルムにパターンめっき用感光剤を塗布し、露光・現
像することにより、回路パターン領域のみが覆われたジ
ストパターンを多孔質フィルム上に形成した。
フィルムにパターンめっき用感光剤を塗布し、露光・現
像することにより、回路パターン領域のみが覆われたジ
ストパターンを多孔質フィルム上に形成した。
【００２４】次に、多孔質フィルムに対し、レジストパ
ターンをマスクとして、ＣＦ４ガス下で１０分間のプラ
ズマ処理を行うことにより、多孔質フィルムのレジスト
パターンで覆われていない部分を選択的に撥水化した。
ターンをマスクとして、ＣＦ４ガス下で１０分間のプラ
ズマ処理を行うことにより、多孔質フィルムのレジスト
パターンで覆われていない部分を選択的に撥水化した。
【００２５】次に、多孔質フィルムからレジストを剥離
し、めっき装置により、プレディップ室温２分間、キャ
タリスト２５℃３分間、アクセレレータ２５℃５分間、
無電解めっき２５℃１時間行った。
し、めっき装置により、プレディップ室温２分間、キャ
タリスト２５℃３分間、アクセレレータ２５℃５分間、
無電解めっき２５℃１時間行った。
【００２６】これにより、回路パターン領域にのみ選択
的にパラジウム金属が沈着し、このパラジウム金属を核
として無電解めっき層が形成される。このため、回路パ
ターン部分以外の領域にはパラジウム金属が残存しない
ようにして、回路パターンを形成することができた。
的にパラジウム金属が沈着し、このパラジウム金属を核
として無電解めっき層が形成される。このため、回路パ
ターン部分以外の領域にはパラジウム金属が残存しない
ようにして、回路パターンを形成することができた。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
回路パターン領域にのみ金属触媒を付着させることが可
能となり、絶縁不良を低減することが可能となる。
回路パターン領域にのみ金属触媒を付着させることが可
能となり、絶縁不良を低減することが可能となる。
【図１】本発明の第１実施形態に係わるプリント基板の
製造工程を示す斜視図である。
製造工程を示す斜視図である。
１、１１ 多孔質基板 ２ レジストパターン ３ 撥水性領域 ４、１４ 触媒活性化領域 ５、１５ めっきパターン １２ レジスト １３ 回路パターン
Claims (3)
- 【請求項１】 回路パターン以外の領域が選択的に撥水
化された撥水化領域と、 前記回路パターン領域に選択的に形成された触媒活性化
領域と、 前記触媒活性化領域に選択的に形成された無電解めっき
層とを備えることを特徴とするプリント基板。 - 【請求項２】 回路パターン領域を選択的に触媒活性化
した触媒活性化領域と、 前記触媒活性化領域に選択的に形成された無電解めっき
層とを備えることを特徴とするプリント基板。 - 【請求項３】 多孔質ポリマーの回路パターン以外の領
域を選択的に撥水化する工程と、 前記回路パターン領域を選択的に触媒活性化する工程
と、 前記触媒活性化領域に無電解めっきを行う工程とを備え
ることを特徴とするプリント基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000267520A JP2002076574A (ja) | 2000-09-04 | 2000-09-04 | プリント基板およびプリント基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000267520A JP2002076574A (ja) | 2000-09-04 | 2000-09-04 | プリント基板およびプリント基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076574A true JP2002076574A (ja) | 2002-03-15 |
Family
ID=18754432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000267520A Withdrawn JP2002076574A (ja) | 2000-09-04 | 2000-09-04 | プリント基板およびプリント基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076574A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005068134A1 (ja) * | 2004-01-14 | 2005-07-28 | Sumitomo Electric Industries, Ltd | パターン加工した多孔質成形体または不織布の製造方法、及び電気回路部品 |
| JP2007242689A (ja) * | 2006-03-06 | 2007-09-20 | Sharp Corp | ポリイミド表面への金属パターン形成方法およびスルーホールを有するポリイミド配線基板の製造方法 |
| WO2011049284A1 (en) * | 2009-10-23 | 2011-04-28 | Korea Institute Of Machinery & Materials | Method for fabricating highly conductive fine patterns using self-patterned conductors and plating |
| KR101124784B1 (ko) | 2011-03-03 | 2012-03-23 | 엘지이노텍 주식회사 | 배선 기판 및 그 제조 방법 |
| WO2022109369A1 (en) * | 2020-11-20 | 2022-05-27 | Advanced Lighting Concepts, LLC | Chip-on-board led lighting devices |
-
2000
- 2000-09-04 JP JP2000267520A patent/JP2002076574A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005068134A1 (ja) * | 2004-01-14 | 2005-07-28 | Sumitomo Electric Industries, Ltd | パターン加工した多孔質成形体または不織布の製造方法、及び電気回路部品 |
| US7586047B2 (en) | 2004-01-14 | 2009-09-08 | Sumitomo Electric Industries, Ltd. | Method for manufacturing patterned porous molded product or nonwoven fabric, and electric circuit component |
| JP2007242689A (ja) * | 2006-03-06 | 2007-09-20 | Sharp Corp | ポリイミド表面への金属パターン形成方法およびスルーホールを有するポリイミド配線基板の製造方法 |
| WO2011049284A1 (en) * | 2009-10-23 | 2011-04-28 | Korea Institute Of Machinery & Materials | Method for fabricating highly conductive fine patterns using self-patterned conductors and plating |
| KR101124784B1 (ko) | 2011-03-03 | 2012-03-23 | 엘지이노텍 주식회사 | 배선 기판 및 그 제조 방법 |
| WO2022109369A1 (en) * | 2020-11-20 | 2022-05-27 | Advanced Lighting Concepts, LLC | Chip-on-board led lighting devices |
| US11359797B1 (en) | 2020-11-20 | 2022-06-14 | Advanced Lighting Concepts, LLC | Chip-on-board LED lighting devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1278877C (en) | Resist inactivation method for manufacture of printed circuit boards | |
| KR100273887B1 (ko) | 배선구조물및그의제조방법 | |
| US4770900A (en) | Process and laminate for the manufacture of through-hole plated electric printed-circuit boards | |
| US4388351A (en) | Methods of forming a patterned metal film on a support | |
| JP2003234573A (ja) | 多層配線基板の製造方法およびこれにより製造される多層配線基板 | |
| AU7969687A (en) | Selective metallization process, additive method for manufacturing printed circuit boards, and composition for use therein | |
| JP2000294903A (ja) | プリント回路基板の製造方法 | |
| US5998739A (en) | Stepped configured circuit board | |
| US6767445B2 (en) | Method for the manufacture of printed circuit boards with integral plated resistors | |
| JP2002076574A (ja) | プリント基板およびプリント基板の製造方法 | |
| EP0837623B1 (en) | Method for the manufacture of printed circuit boards with plated resistors | |
| JP2002076573A (ja) | プリント基板およびプリント基板の製造方法 | |
| CA2177708C (en) | Method of making a printed circuit board | |
| JP2513158B2 (ja) | プリント配線板の製造方法 | |
| EP0848585A1 (en) | Process for the manufacture of printed circuit boards with plated resistors | |
| JPS6345887A (ja) | プリント配線板の製造方法 | |
| US6048465A (en) | Circuit board and fabrication method thereof | |
| JP3071733B2 (ja) | 多層印刷配線板の製造方法 | |
| JPS61113296A (ja) | プリント回路板の製造方法 | |
| JP3330410B2 (ja) | プリント配線板の製造方法 | |
| JPH05218620A (ja) | プリント配線板の製造方法 | |
| JPH10190198A (ja) | プリント配線板の製造方法 | |
| JPH05218621A (ja) | プリント配線板の製造方法 | |
| JP2001189549A (ja) | 配線基板の製造方法 | |
| JPH06204646A (ja) | プリント配線板用無電解銅めっき方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |