JP2002076397A - 光起電力素子の製造方法 - Google Patents
光起電力素子の製造方法Info
- Publication number
- JP2002076397A JP2002076397A JP2000258961A JP2000258961A JP2002076397A JP 2002076397 A JP2002076397 A JP 2002076397A JP 2000258961 A JP2000258961 A JP 2000258961A JP 2000258961 A JP2000258961 A JP 2000258961A JP 2002076397 A JP2002076397 A JP 2002076397A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous semiconductor
- semiconductor film
- transparent electrode
- layer
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【課題】 結晶系半導体基板１の主面上に非晶質半導体
膜２，３を設け、さらにその上に透明電極層４，５を設
けた光起電力素子の製造方法において、基板端部１ａに
おける電流リークを防止し、有効面積の拡大を図る。 【解決手段】 結晶系半導体基板１の側面１ａをカバー
部材１０で覆った後、非晶質半導体膜２，３及び透明電
極層４，５を形成することを特徴としている。
膜２，３を設け、さらにその上に透明電極層４，５を設
けた光起電力素子の製造方法において、基板端部１ａに
おける電流リークを防止し、有効面積の拡大を図る。 【解決手段】 結晶系半導体基板１の側面１ａをカバー
部材１０で覆った後、非晶質半導体膜２，３及び透明電
極層４，５を形成することを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、光起電力素子の製
造方法に関するものであり、詳細には単結晶シリコン基
板などの結晶系半導体基板の上にこれと逆導電型の非晶
質半導体膜を設けた光起電力素子の製造方法に関するも
のである。
造方法に関するものであり、詳細には単結晶シリコン基
板などの結晶系半導体基板の上にこれと逆導電型の非晶
質半導体膜を設けた光起電力素子の製造方法に関するも
のである。
【０００２】
【従来の技術】太陽電池を用いた太陽光発電システム
は、クリーンで無尽蔵のエネルギー源である太陽からの
光を直接電気に変換できるので新しいエネルギー変換装
置として期待され、近年においては一般家庭用の電源と
しての利用が盛んに進められている。
は、クリーンで無尽蔵のエネルギー源である太陽からの
光を直接電気に変換できるので新しいエネルギー変換装
置として期待され、近年においては一般家庭用の電源と
しての利用が盛んに進められている。
【０００３】エネルギー変換効率の高い太陽電池とし
て、単結晶シリコン基板などの結晶系半導体基板の上に
これと逆導電型の非晶質半導体薄膜を形成した太陽電池
が知られている。さらに、このような太陽電池におい
て、半導体接合で生じる界面準位での光生成キャリアの
再結合を低減するため、結晶系半導体基板と非晶質半導
体膜の間に真性の非晶質半導体膜を挿入した構造の太陽
電池が提案されている。
て、単結晶シリコン基板などの結晶系半導体基板の上に
これと逆導電型の非晶質半導体薄膜を形成した太陽電池
が知られている。さらに、このような太陽電池におい
て、半導体接合で生じる界面準位での光生成キャリアの
再結合を低減するため、結晶系半導体基板と非晶質半導
体膜の間に真性の非晶質半導体膜を挿入した構造の太陽
電池が提案されている。
【０００４】図５は、このような太陽電池の従来の製造
工程を示す断面図である。図５に示す太陽電池では、裏
面側に単結晶シリコン基板と同じ導電型の非晶質半導体
膜が、真性の非晶質半導体膜を介して設けられ、ＢＳＦ
（ｂａｃｋ ｓｕｒｆａｃｅｆｉｅｌｄ）構造が形成さ
れている。
工程を示す断面図である。図５に示す太陽電池では、裏
面側に単結晶シリコン基板と同じ導電型の非晶質半導体
膜が、真性の非晶質半導体膜を介して設けられ、ＢＳＦ
（ｂａｃｋ ｓｕｒｆａｃｅｆｉｅｌｄ）構造が形成さ
れている。
【０００５】まず、図５（ａ）に示すように、ｎ型単結
晶シリコン基板１を用意する。ｎ型単結晶シリコン基板
１の両主面には、アルカリ水溶液を用いた異方性エッチ
ングにより、ピラミッド形状の凹凸構造が形成されてい
る。このような凹凸構造により、シリコンウエハー表面
での光の反射率を低減し、光閉じ込め効果により変換効
率を向上させることができる。
晶シリコン基板１を用意する。ｎ型単結晶シリコン基板
１の両主面には、アルカリ水溶液を用いた異方性エッチ
ングにより、ピラミッド形状の凹凸構造が形成されてい
る。このような凹凸構造により、シリコンウエハー表面
での光の反射率を低減し、光閉じ込め効果により変換効
率を向上させることができる。
【０００６】次に、図５（ｂ）に示すように、ｎ型単結
晶シリコン基板１の一方主面上に、非晶質半導体膜２を
形成する。非晶質半導体膜２は、真性の非晶質シリコン
層とｐ型非晶質シリコン層を積層して構成されている。
従って、ｎ型単結晶シリコン基板１とｐ型非晶質シリコ
ン層との間に真性の非晶質シリコン層が挿入された構造
になっている。
晶シリコン基板１の一方主面上に、非晶質半導体膜２を
形成する。非晶質半導体膜２は、真性の非晶質シリコン
層とｐ型非晶質シリコン層を積層して構成されている。
従って、ｎ型単結晶シリコン基板１とｐ型非晶質シリコ
ン層との間に真性の非晶質シリコン層が挿入された構造
になっている。
【０００７】ｎ型単結晶シリコン基板１の他方（裏面
側）主面上には、非晶質半導体膜３が形成されている。
非晶質半導体膜３は、真性の非晶質シリコン層とｎ型非
晶質シリコン層を積層して構成されている。従って、ｎ
型非晶質シリコン層とｎ型単結晶シリコン基板１との間
に真性の非晶質シリコン層が挿入された構造となってい
る。
側）主面上には、非晶質半導体膜３が形成されている。
非晶質半導体膜３は、真性の非晶質シリコン層とｎ型非
晶質シリコン層を積層して構成されている。従って、ｎ
型非晶質シリコン層とｎ型単結晶シリコン基板１との間
に真性の非晶質シリコン層が挿入された構造となってい
る。
【０００８】非晶質半導体膜２及び３は、マスクによっ
て形成領域が制限されており、ここではｎ型単結晶シリ
コン基板１の側面１ａよりも内側に非晶質半導体膜２及
び３が制限されて形成されている。
て形成領域が制限されており、ここではｎ型単結晶シリ
コン基板１の側面１ａよりも内側に非晶質半導体膜２及
び３が制限されて形成されている。
【０００９】次に、図５（ｃ）に示すように、非晶質半
導体膜２及び３の上に、それぞれ透明電極層４及び５が
形成される。透明電極層４及び５の形成領域も、マスク
によって制限されるが、ここでは、透明電極４及び５
が、ｎ型単結晶シリコン基板１の側面１ａ上の部分にも
形成され、互いに接触して電流リーク部Ａが形成されて
いる。また、図５（ｃ）に示すように、セルの有効部の
面積、すなわちセルの有効面積は、ｎ型単結晶シリコン
基板１と非晶質半導体膜２により形成された接合部の面
積に等しくなる。
導体膜２及び３の上に、それぞれ透明電極層４及び５が
形成される。透明電極層４及び５の形成領域も、マスク
によって制限されるが、ここでは、透明電極４及び５
が、ｎ型単結晶シリコン基板１の側面１ａ上の部分にも
形成され、互いに接触して電流リーク部Ａが形成されて
いる。また、図５（ｃ）に示すように、セルの有効部の
面積、すなわちセルの有効面積は、ｎ型単結晶シリコン
基板１と非晶質半導体膜２により形成された接合部の面
積に等しくなる。
【００１０】次に、図５（ｄ）に示すように、透明電極
層４の上にＡｇからなる集電極６が設けられ、透明電極
層５の上にＡｇからなる集電極７が形成される。
層４の上にＡｇからなる集電極６が設けられ、透明電極
層５の上にＡｇからなる集電極７が形成される。
【００１１】
【発明が解決しようとする課題】図５に示す例では、基
板の両面上に形成した透明電極層が基板の側面において
互いに接触し電流リークを生じているが、透明電極層が
非晶質半導体膜を介さずに、直接結晶系半導体基板上に
接触する場合も同様に電流リークが生じる。このような
電流リークの発生を防止するために、非晶質半導体膜及
び透明電極層の形成領域を基板の外側端部から余裕をも
って内側に制限すると、さらにセルの有効面積が減少
し、出力が低下するという問題を生じる。
板の両面上に形成した透明電極層が基板の側面において
互いに接触し電流リークを生じているが、透明電極層が
非晶質半導体膜を介さずに、直接結晶系半導体基板上に
接触する場合も同様に電流リークが生じる。このような
電流リークの発生を防止するために、非晶質半導体膜及
び透明電極層の形成領域を基板の外側端部から余裕をも
って内側に制限すると、さらにセルの有効面積が減少
し、出力が低下するという問題を生じる。
【００１２】本発明の目的は、基板端部における電流リ
ークを防止し、有効面積の拡大を図ることができる光起
電力素子の製造方法を提供することにある。
ークを防止し、有効面積の拡大を図ることができる光起
電力素子の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明は、結晶系半導体
基板の主面上に非晶質半導体膜を設け、さらにその上に
透明電極層を設けた光起電力素子の製造方法であり、結
晶系半導体基板の側面をカバー部材で覆った後、非晶質
半導体膜及び透明電極層を形成することを特徴としてい
る。
基板の主面上に非晶質半導体膜を設け、さらにその上に
透明電極層を設けた光起電力素子の製造方法であり、結
晶系半導体基板の側面をカバー部材で覆った後、非晶質
半導体膜及び透明電極層を形成することを特徴としてい
る。
【００１４】本発明に従い、非晶質半導体膜及び透明電
極層を形成する前に、結晶系半導体基板の側面をカバー
部材で覆うことにより、結晶系半導体基板の主面の外側
端部を超えてカバー部材に及ぶ領域まで非晶質半導体膜
を形成することができる。従って、その上に形成する透
明電極層が直接結晶系半導体基板に接することがなく、
電流リークの発生を防止することができる。また、結晶
系半導体基板の側面は、カバー部材で覆われているの
で、結晶系半導体基板の側面に透明電極層が接するのを
防止することができる。
極層を形成する前に、結晶系半導体基板の側面をカバー
部材で覆うことにより、結晶系半導体基板の主面の外側
端部を超えてカバー部材に及ぶ領域まで非晶質半導体膜
を形成することができる。従って、その上に形成する透
明電極層が直接結晶系半導体基板に接することがなく、
電流リークの発生を防止することができる。また、結晶
系半導体基板の側面は、カバー部材で覆われているの
で、結晶系半導体基板の側面に透明電極層が接するのを
防止することができる。
【００１５】また、図５に示す例のように、結晶系半導
体基板の両主面上に非晶質半導体膜を設け、さらにその
上に透明電極層を設ける場合、一方面側の透明電極層が
カバー部材上で他方面側の透明電極層と接するように形
成される場合がある。このような場合、非晶質半導体膜
及び透明電極層を形成した後、カバー部材を結晶系半導
体基板の側面から取り除くことにより、透明電極層同士
の接触部分が存在しなくなるので、電流リークの発生が
防止される。
体基板の両主面上に非晶質半導体膜を設け、さらにその
上に透明電極層を設ける場合、一方面側の透明電極層が
カバー部材上で他方面側の透明電極層と接するように形
成される場合がある。このような場合、非晶質半導体膜
及び透明電極層を形成した後、カバー部材を結晶系半導
体基板の側面から取り除くことにより、透明電極層同士
の接触部分が存在しなくなるので、電流リークの発生が
防止される。
【００１６】本発明において、カバー部材は、絶縁性を
有する材質であれば特に限定されるものではないが、例
えば、ポリイミドなどの耐熱性の絶縁性樹脂や、ガラス
やセラミック材料などから形成することができる。ま
た、フォトレジストに用いられるレジスト材料などから
形成してもよい。樹脂材料の場合には有機溶剤などで希
釈し塗布して形成することができる。また、ガラス材料
の場合は、ガラス（ＳｉＯ2 ）ペーストなどを塗布した
後乾燥して形成することができる。これらの材料から形
成したカバー部材を、非晶質半導体膜及び透明電極層を
形成した後、取り除く場合は、有機溶剤やアルカリ性溶
液で溶解除去したり、あるいは物理的な方法で除去する
ことができる。
有する材質であれば特に限定されるものではないが、例
えば、ポリイミドなどの耐熱性の絶縁性樹脂や、ガラス
やセラミック材料などから形成することができる。ま
た、フォトレジストに用いられるレジスト材料などから
形成してもよい。樹脂材料の場合には有機溶剤などで希
釈し塗布して形成することができる。また、ガラス材料
の場合は、ガラス（ＳｉＯ2 ）ペーストなどを塗布した
後乾燥して形成することができる。これらの材料から形
成したカバー部材を、非晶質半導体膜及び透明電極層を
形成した後、取り除く場合は、有機溶剤やアルカリ性溶
液で溶解除去したり、あるいは物理的な方法で除去する
ことができる。
【００１７】また、カバー部材は、結晶系半導体基板の
側面に対し取り付け及び取り外し可能な部材であっても
よい。このような部材を用いる場合、繰り返し複数回使
用することができる。
側面に対し取り付け及び取り外し可能な部材であっても
よい。このような部材を用いる場合、繰り返し複数回使
用することができる。
【００１８】本発明において、結晶系半導体基板と非晶
質半導体膜で光電変換層を形成する場合、非晶質半導体
膜は、結晶系半導体基板に対し逆導電型の非晶質半導体
層とするか、あるいは真性の非晶質半導体層と該逆導電
型の非晶質半導体層を積層して構成される半導体膜とす
る。すなわち、例えば結晶系半導体基板の導電型がｎ型
である場合、非晶質半導体膜は、ｐ層とするか、あるい
はｐ層がｉ層を介して接合されるように積層された、ｉ
層とｐ層からなる半導体膜とする。
質半導体膜で光電変換層を形成する場合、非晶質半導体
膜は、結晶系半導体基板に対し逆導電型の非晶質半導体
層とするか、あるいは真性の非晶質半導体層と該逆導電
型の非晶質半導体層を積層して構成される半導体膜とす
る。すなわち、例えば結晶系半導体基板の導電型がｎ型
である場合、非晶質半導体膜は、ｐ層とするか、あるい
はｐ層がｉ層を介して接合されるように積層された、ｉ
層とｐ層からなる半導体膜とする。
【００１９】結晶系半導体基板の両主面上にそれぞれ非
晶質半導体膜及び透明電極層が設けられる場合、一方の
非晶質半導体膜は、上述のような光電変換層を形成する
非晶質半導体膜とし、他方の非晶質半導体膜はＢＳＦ構
造を形成する非晶質半導体膜とすることができる。すな
わち、結晶系半導体基板と同じ導電型の非晶質半導体層
とするか、あるいは真性の非晶質半導体層と該同じ導電
型の非晶質半導体層を積層して構成される半導体膜とす
ることができる。例えば、結晶系半導体基板の導電型が
ｎ型である場合、ｎ層とするか、あるいはｉ層を介して
ｎ層が接合されるようなｉ層とｎ層を積層して構成され
る半導体膜とすることができる。
晶質半導体膜及び透明電極層が設けられる場合、一方の
非晶質半導体膜は、上述のような光電変換層を形成する
非晶質半導体膜とし、他方の非晶質半導体膜はＢＳＦ構
造を形成する非晶質半導体膜とすることができる。すな
わち、結晶系半導体基板と同じ導電型の非晶質半導体層
とするか、あるいは真性の非晶質半導体層と該同じ導電
型の非晶質半導体層を積層して構成される半導体膜とす
ることができる。例えば、結晶系半導体基板の導電型が
ｎ型である場合、ｎ層とするか、あるいはｉ層を介して
ｎ層が接合されるようなｉ層とｎ層を積層して構成され
る半導体膜とすることができる。
【００２０】本発明における結晶系半導体基板として
は、単結晶及び多結晶のものを用いることができる。ま
た、非晶質半導体膜としては、微結晶シリコンなどの微
結晶半導体も用いることができる。
は、単結晶及び多結晶のものを用いることができる。ま
た、非晶質半導体膜としては、微結晶シリコンなどの微
結晶半導体も用いることができる。
【００２１】
【発明の実施の形態】図１及び図２は、本発明に従う一
実施例の製造工程を説明するための断面図である。
実施例の製造工程を説明するための断面図である。
【００２２】図１（ａ）に示すように、まずｎ型単結晶
シリコン基板１を準備する。ｎ型単結晶シリコン基板１
の表面は、ＮａＯＨとイソプロピルアルコール（ＩＰ
Ａ）の混合液を用いて異方性エッチングによりエッチン
グされ、表面にピラミッド形状の凹凸構造が形成されて
いる。また、このエッチング処理の後、ＨＦを用いて表
面の酸化膜及びアルカリ成分が除去されている。
シリコン基板１を準備する。ｎ型単結晶シリコン基板１
の表面は、ＮａＯＨとイソプロピルアルコール（ＩＰ
Ａ）の混合液を用いて異方性エッチングによりエッチン
グされ、表面にピラミッド形状の凹凸構造が形成されて
いる。また、このエッチング処理の後、ＨＦを用いて表
面の酸化膜及びアルカリ成分が除去されている。
【００２３】図１（ｂ）に示すように、ｎ型単結晶シリ
コン基板１の側面１ａをカバー部材１０で覆う。カバー
部材１０は、例えばポリイミドの溶液を塗布した後乾燥
することにより形成することができる。カバー部材１０
の厚みは、例えば１ｍｍである。
コン基板１の側面１ａをカバー部材１０で覆う。カバー
部材１０は、例えばポリイミドの溶液を塗布した後乾燥
することにより形成することができる。カバー部材１０
の厚みは、例えば１ｍｍである。
【００２４】図１（ｃ）に示すように、ｎ型単結晶シリ
コン基板１の一方主面上に、非晶質半導体膜２を形成す
る。非晶質半導体膜２は、プラズマＣＶＤ法により、ｉ
型非晶質シリコン層（膜厚１００Å）とｐ型非晶質シリ
コン層（膜厚１００Å）を積層することにより形成され
ている。従って、ｐ型非晶質シリコン層は、ｉ型非晶質
シリコン層を介してｎ型単結晶シリコン基板と接合し、
光電変換層を構成している。
コン基板１の一方主面上に、非晶質半導体膜２を形成す
る。非晶質半導体膜２は、プラズマＣＶＤ法により、ｉ
型非晶質シリコン層（膜厚１００Å）とｐ型非晶質シリ
コン層（膜厚１００Å）を積層することにより形成され
ている。従って、ｐ型非晶質シリコン層は、ｉ型非晶質
シリコン層を介してｎ型単結晶シリコン基板と接合し、
光電変換層を構成している。
【００２５】ｎ型単結晶シリコン基板１の他方主面上に
は、非晶質半導体膜３が形成されている。非晶質半導体
膜３は、プラズマＣＶＤ法により、ｉ型非晶質シリコン
層（膜厚１００Å）とｎ型非晶質シリコン層（膜厚１０
０Å）を積層することにより形成されている。従って、
ｎ型非晶質シリコン層がｉ型非晶質シリコン層を介して
ｎ型単結晶シリコン基板１と接合し、ＢＳＦ領域を形成
している。
は、非晶質半導体膜３が形成されている。非晶質半導体
膜３は、プラズマＣＶＤ法により、ｉ型非晶質シリコン
層（膜厚１００Å）とｎ型非晶質シリコン層（膜厚１０
０Å）を積層することにより形成されている。従って、
ｎ型非晶質シリコン層がｉ型非晶質シリコン層を介して
ｎ型単結晶シリコン基板１と接合し、ＢＳＦ領域を形成
している。
【００２６】図１（ｃ）に示すように、非晶質半導体膜
２及び非晶質半導体膜３は、ｎ型単結晶シリコン基板１
の外側端部を超えて、カバー部材１０上に到達するよう
に形成されている。
２及び非晶質半導体膜３は、ｎ型単結晶シリコン基板１
の外側端部を超えて、カバー部材１０上に到達するよう
に形成されている。
【００２７】図１（ｄ）に示すように、次に、非晶質半
導体膜２の上に透明電極層４（膜厚１０００Å）が形成
され、非晶質半導体膜３の上に透明電極層５（膜厚１０
００Å）が形成される。透明電極層４及び５は、スパッ
タリング法によりＩＴＯから形成されている。透明電極
層４及び５の外側端部は、カバー部材１０の外側端部よ
りも内側になるように形成されている。従って、カバー
部材１０の側面には透明電極層４及び５は付着していな
い。
導体膜２の上に透明電極層４（膜厚１０００Å）が形成
され、非晶質半導体膜３の上に透明電極層５（膜厚１０
００Å）が形成される。透明電極層４及び５は、スパッ
タリング法によりＩＴＯから形成されている。透明電極
層４及び５の外側端部は、カバー部材１０の外側端部よ
りも内側になるように形成されている。従って、カバー
部材１０の側面には透明電極層４及び５は付着していな
い。
【００２８】次に、カバー部材１０を有機溶剤などによ
って溶解して除去する。この際、カバー部材１０に被着
した非晶質半導体膜２，３及び及び透明電極層４，５
も、その膜厚が極めて薄いために同時に除去され、図２
（ｅ）に示すような状態となる。図２（ｅ）に示すよう
に、透明電極層４及び５は互いに接触しておらず、また
ｎ型単結晶シリコン基板にも接触していない。従って、
電流リークを生じることがなく、曲線因子（Ｆ．Ｆ．）
の低下により出力が低下することがない。また、非晶質
半導体膜２及び３をｎ型単結晶シリコン基板１の端部に
まで形成することができるので、図２（ｅ）に示すよう
に、セルの有効面積を従来よりも拡大することができ、
短絡電流（Ｉｓｃ）を向上させることができる。
って溶解して除去する。この際、カバー部材１０に被着
した非晶質半導体膜２，３及び及び透明電極層４，５
も、その膜厚が極めて薄いために同時に除去され、図２
（ｅ）に示すような状態となる。図２（ｅ）に示すよう
に、透明電極層４及び５は互いに接触しておらず、また
ｎ型単結晶シリコン基板にも接触していない。従って、
電流リークを生じることがなく、曲線因子（Ｆ．Ｆ．）
の低下により出力が低下することがない。また、非晶質
半導体膜２及び３をｎ型単結晶シリコン基板１の端部に
まで形成することができるので、図２（ｅ）に示すよう
に、セルの有効面積を従来よりも拡大することができ、
短絡電流（Ｉｓｃ）を向上させることができる。
【００２９】次に、図２（ｆ）に示すように、透明電極
層４及び５の上に、それぞれＡｇペーストからなる櫛形
の集電極６及び７をそれぞれ形成する。上記実施例にお
いて、カバー部材１０は、絶縁性樹脂であるポリイミド
から形成されており、かつ透明電極層４及び５がカバー
部材１０の側面上で接触していない。従って、カバー部
材１０は、透明電極層４及び５の形成後に必ずしも取り
除く必要はない。従って、図３に示すように、カバー部
材１０を残した状態のままで、集電極６及び７を形成
し、光起電力素子を完成させてもよい。
層４及び５の上に、それぞれＡｇペーストからなる櫛形
の集電極６及び７をそれぞれ形成する。上記実施例にお
いて、カバー部材１０は、絶縁性樹脂であるポリイミド
から形成されており、かつ透明電極層４及び５がカバー
部材１０の側面上で接触していない。従って、カバー部
材１０は、透明電極層４及び５の形成後に必ずしも取り
除く必要はない。従って、図３に示すように、カバー部
材１０を残した状態のままで、集電極６及び７を形成
し、光起電力素子を完成させてもよい。
【００３０】図１及び図２に示す製造工程で得られた本
発明に従う太陽電池と、図５に示す製造工程で得られた
従来例の太陽電池について、１００ｍＷ／ｃｍ2 の照度
のソーラーシミュレータを用いて、太陽電池特性を評価
した。評価結果を表１に示す。
発明に従う太陽電池と、図５に示す製造工程で得られた
従来例の太陽電池について、１００ｍＷ／ｃｍ2 の照度
のソーラーシミュレータを用いて、太陽電池特性を評価
した。評価結果を表１に示す。
【００３１】
【表１】
【００３２】表１に示すように、本発明の太陽電池で
は、電流リークが解消されたことにより、従来例に比べ
開放電圧が０．４％向上し、曲線因子が２．０％向上し
ている。また、有効面積が拡大したことにより、短絡電
流が２．０％向上している。これらの結果、本発明の太
陽電池は、従来例の太陽電池に比べ、最大出力が４．５
％改善されている。
は、電流リークが解消されたことにより、従来例に比べ
開放電圧が０．４％向上し、曲線因子が２．０％向上し
ている。また、有効面積が拡大したことにより、短絡電
流が２．０％向上している。これらの結果、本発明の太
陽電池は、従来例の太陽電池に比べ、最大出力が４．５
％改善されている。
【００３３】また、図１及び図２に示す本発明の製造工
程と、図５に示す製造工程で、それぞれ５０個の太陽電
池を作製し、得られた太陽電池の最大出力（Ｐｍａｘ）
を測定し、図４にその結果を示した。図４から明らかな
ように、本発明に従えば、出力特性が向上し、出力の低
い製品が減少するので、生産工程における歩留りを向上
させることができる。
程と、図５に示す製造工程で、それぞれ５０個の太陽電
池を作製し、得られた太陽電池の最大出力（Ｐｍａｘ）
を測定し、図４にその結果を示した。図４から明らかな
ように、本発明に従えば、出力特性が向上し、出力の低
い製品が減少するので、生産工程における歩留りを向上
させることができる。
【００３４】上記実施例では、カバー部材としてポリイ
ミドなどの絶縁性樹脂から形成したものを用いている
が、本発明はこれに限定されるものではなく、例えば結
晶系半導体基板の側面に対し取り付け及び取り外しが可
能な部材を用いても、上記実施例と同様の効果を得るこ
とができる。
ミドなどの絶縁性樹脂から形成したものを用いている
が、本発明はこれに限定されるものではなく、例えば結
晶系半導体基板の側面に対し取り付け及び取り外しが可
能な部材を用いても、上記実施例と同様の効果を得るこ
とができる。
【００３５】
【発明の効果】本発明によれば、基板端部における電流
リークを防止することができるので、開放電圧及び曲線
因子を向上させることができる。また、セルの有効面積
を拡大することができるので、短絡電流を向上させるこ
とができる。従って、出力特性を向上させることがで
き、製造工程における歩留りを高めることができる。
リークを防止することができるので、開放電圧及び曲線
因子を向上させることができる。また、セルの有効面積
を拡大することができるので、短絡電流を向上させるこ
とができる。従って、出力特性を向上させることがで
き、製造工程における歩留りを高めることができる。
【図１】本発明に従う一実施例の製造工程を示す断面
図。
図。
【図２】本発明に従う一実施例の製造工程を示す断面
図。
図。
【図３】本発明に従う一実施例の製造工程を示す断面
図。
図。
【図４】本発明の製造工程に従い得られた太陽電池の出
力特性を示す図。
力特性を示す図。
【図５】従来の製造工程を示す断面図。
１…ｎ型単結晶シリコン基板 １ａ…ｎ型単結晶シリコン基板の側面 ２，３…非晶質半導体膜 ４，５…透明電極層 ６，７…集電極 １０…カバー部材 Ａ…電流リーク部
Claims (6)
- 【請求項１】 結晶系半導体基板の主面上に非晶質半導
体膜を設け、さらにその上に透明電極層を設けた光起電
力素子の製造方法において、 前記結晶系半導体基板の側面をカバー部材で覆った後、
前記非晶質半導体膜及び前記透明電極層を形成すること
を特徴とする光起電力素子の製造方法。 - 【請求項２】 前記非晶質半導体膜及び前記透明電極層
を形成した後、前記カバー部材を前記結晶系半導体基板
の側面から取り除くことを特徴とする請求項１に記載の
光起電力素子の製造方法。 - 【請求項３】 前記カバー部材が絶縁性樹脂から形成さ
れていることを特徴とする請求項１または２に記載の光
起電力素子の製造方法。 - 【請求項４】 前記カバー部材が、前記結晶系半導体基
板の側面に対し取り付け及び取り外し可能な部材である
ことを特徴とする請求項１〜３のいずれか１項に記載の
光起電力素子の製造方法。 - 【請求項５】 前記非晶質半導体膜が、前記結晶系半導
体基板に対し逆導電型の非晶質半導体層であるか、ある
いは真性の非晶質半導体層と該逆導電型の非晶質半導体
層を積層して構成される半導体膜であることを特徴とす
る請求項１〜４のいずれか１項に記載の光起電力素子の
製造方法。 - 【請求項６】 前記結晶系半導体基板の両主面上にそれ
ぞれ前記非晶質半導体膜及び前記透明電極層が設けられ
ており、一方の前記非晶質半導体膜が請求項５に記載さ
れた非晶質半導体膜であり、他方の前記非晶質半導体膜
が、前記結晶系半導体基板と同じ導電型の非晶質半導体
層であるか、あるいは真性の非晶質半導体層と該同じ導
電型の非晶質半導体層を積層して構成される半導体膜で
あることを特徴とする請求項１〜４のいずれか１項に記
載の光起電力素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000258961A JP4169463B2 (ja) | 2000-08-29 | 2000-08-29 | 光起電力素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000258961A JP4169463B2 (ja) | 2000-08-29 | 2000-08-29 | 光起電力素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076397A true JP2002076397A (ja) | 2002-03-15 |
| JP4169463B2 JP4169463B2 (ja) | 2008-10-22 |
Family
ID=18747191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000258961A Expired - Fee Related JP4169463B2 (ja) | 2000-08-29 | 2000-08-29 | 光起電力素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4169463B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010504636A (ja) * | 2006-09-26 | 2010-02-12 | コミサリア、ア、レネルジ、アトミク | 背面ヘテロ接合太陽電池製造方法 |
| US7781669B2 (en) | 2005-02-25 | 2010-08-24 | Sanyo Electric Co., Ltd. | Photovoltaic cell |
| JP2011091131A (ja) * | 2009-10-21 | 2011-05-06 | Kaneka Corp | 結晶シリコン系太陽電池の製造方法 |
| WO2015064354A1 (ja) * | 2013-11-01 | 2015-05-07 | パナソニックＩｐマネジメント株式会社 | 太陽電池 |
| JP2015153831A (ja) * | 2014-02-12 | 2015-08-24 | 株式会社カネカ | 太陽電池およびその製造方法、ならびに太陽電池モジュール |
| WO2020202840A1 (ja) * | 2019-03-29 | 2020-10-08 | 株式会社カネカ | 太陽電池の製造方法および太陽電池 |
| EP2682990B1 (en) | 2012-07-02 | 2021-03-24 | Meyer Burger (Germany) GmbH | Hetero-junction solar cells with edge isolation and methods of manufacturing same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9640676B2 (en) * | 2012-06-29 | 2017-05-02 | Sunpower Corporation | Methods and structures for improving the structural integrity of solar cells |
-
2000
- 2000-08-29 JP JP2000258961A patent/JP4169463B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7781669B2 (en) | 2005-02-25 | 2010-08-24 | Sanyo Electric Co., Ltd. | Photovoltaic cell |
| USRE45872E1 (en) | 2005-02-25 | 2016-01-26 | Panasonic Intellectual Property Management Co., Ltd. | Photovoltaic cell |
| JP2010504636A (ja) * | 2006-09-26 | 2010-02-12 | コミサリア、ア、レネルジ、アトミク | 背面ヘテロ接合太陽電池製造方法 |
| JP2011091131A (ja) * | 2009-10-21 | 2011-05-06 | Kaneka Corp | 結晶シリコン系太陽電池の製造方法 |
| EP2682990B1 (en) | 2012-07-02 | 2021-03-24 | Meyer Burger (Germany) GmbH | Hetero-junction solar cells with edge isolation and methods of manufacturing same |
| WO2015064354A1 (ja) * | 2013-11-01 | 2015-05-07 | パナソニックＩｐマネジメント株式会社 | 太陽電池 |
| JP2015153831A (ja) * | 2014-02-12 | 2015-08-24 | 株式会社カネカ | 太陽電池およびその製造方法、ならびに太陽電池モジュール |
| WO2020202840A1 (ja) * | 2019-03-29 | 2020-10-08 | 株式会社カネカ | 太陽電池の製造方法および太陽電池 |
| JPWO2020202840A1 (ja) * | 2019-03-29 | 2021-11-25 | 株式会社カネカ | 太陽電池の製造方法および太陽電池 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4169463B2 (ja) | 2008-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101627217B1 (ko) | 태양전지 및 그 제조방법 | |
| EP3170209B1 (en) | Solar cell with interdigitated back contact | |
| US10084107B2 (en) | Transparent conducting oxide for photovoltaic devices | |
| KR101000064B1 (ko) | 이종접합 태양전지 및 그 제조방법 | |
| US7964431B2 (en) | Method to make electrical contact to a bonded face of a photovoltaic cell | |
| KR101225978B1 (ko) | 태양전지 및 그 제조방법 | |
| KR100847741B1 (ko) | ｐ-ｎ접합 계면에 패시베이션층을 구비하는 점 접촉 이종접합 실리콘 태양전지 및 그의 제조방법 | |
| JP3205613U (ja) | ヘテロ接合太陽電池構造 | |
| AU2010331900B2 (en) | Rear-contact heterojunction photovoltaic cell | |
| JP2009152222A (ja) | 太陽電池素子の製造方法 | |
| JP2009529236A (ja) | 薄膜型太陽電池及びその製造方法 | |
| JP2012015523A (ja) | 太陽電池モジュール及びその製造方法 | |
| US9761749B2 (en) | Photoelectric conversion device | |
| TWI424582B (zh) | 太陽能電池的製造方法 | |
| WO2019144611A1 (zh) | 异质结太阳能电池及其制备方法 | |
| JP4169463B2 (ja) | 光起電力素子の製造方法 | |
| JP2006286820A (ja) | 光起電力装置 | |
| KR101643871B1 (ko) | 태양전지 및 그 제조방법 | |
| US20110088779A1 (en) | Method for manufacturing thin-film solar cell and thin-film solar cell | |
| KR101322628B1 (ko) | 태양전지의 후면반사막 형성방법, 이를 포함하는후면전극부 형성방법 및 태양전지의 제조방법 | |
| CN114005886B (zh) | 一种适用于室内发电的硅异质结太阳电池结构及其制备方法 | |
| JP2003158275A (ja) | 光電変換素子およびその製造方法 | |
| KR101303594B1 (ko) | 표면 텍스처가 형성된 유리기판을 이용한 박막형 태양전지 및 이의 제조방법 | |
| JP2012114388A (ja) | 両面電極型太陽電池用基板、その一部から形成される両面電極型太陽電池セル、および、両面電極型太陽電池セルの製造方法 | |
| JP2004296550A (ja) | 光起電力素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |