JP2002076291A

JP2002076291A - 圧電・強誘電体薄膜デバイスの製造方法

Info

Publication number: JP2002076291A
Application number: JP2000252635A
Authority: JP
Inventors: Kazumasa Hasegawa; 和正長谷川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-08-23
Filing date: 2000-08-23
Publication date: 2002-03-15

Abstract

(57)【要約】【課題】基板材料の選択に自由度を持たせることが可
能で、構成体へのダメージが生じず、構成体への剥離層
の残存がない圧電・強誘電体デバイスの製造方法を提供
すること。【解決手段】第１の基板１０１上に犠牲層１０２、緩
衝層１０３、下電極１０４、圧電・強誘電体薄膜１０
５、上電極１０６を形成し、その後、上電極１０６、圧
電・強誘電体薄膜１０５、下電極１０４のパターニング
行い、圧電・強誘電体キャパシタを形成し、犠牲層１０
２をエッチングすることにより第１の基板１０１から緩
衝層１０３及び前記圧電・強誘電体キャパシタを剥離す
る。その後、第１の基板１０１から剥離した緩衝層１０
３と圧電・強誘電体キャパシタを第２の基板１０７上へ
固定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】近年、ＰＺＴ（チタン酸ジル
コン酸鉛）系薄膜等のセラミックス薄膜及びそれらを用
いたマイクロアクチュエーター、強誘電体メモリー、焦
電センサー等のデバイスの研究開発が盛んに行われてい
る。

【０００２】本発明は、これらの圧電・強誘電・焦電体
薄膜を用いたデバイスの製造方法に関するもので、特
に、第１の基板上に圧電・強誘電・焦電体薄膜によるキ
ャパシタを形成し、これを第２の基板上に転写してデバ
イス化する製造方法に関わり、特に前記キャパシタを第
１の基板から剥離する方法に関するものである。

【０００３】

【従来の技術】従来の、これらの機能性薄膜を含む構成
体を第１の基板から第２の基板へ転写する方法として
は、特願平９−５５０４に所載の明細書がある。同明細
書中には、基板上に非晶質珪素等による分離層と圧電体
薄膜を含んだ構成体を形成し、前記分離層に光を照射す
ることにより、該分離層の内部結合力または該分離層と
接触する層間の密着力を低下させて前記構成体を剥離
し、別基板上に転写する技術が開示されている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来技術においては、以下に述べるような課題を有する。
まず、前記圧電・強誘電体薄膜を含んだ構成体を基板か
ら剥離する際、分離層に光を照射する必要がある。該分
離層上部に金属電極が存在する場合、照射する光は基板
側から入射させる必要がある。更に、該分離層に非晶質
珪素を用いた場合、塩化キセノンや弗化クリプトン等の
紫外線レーザー光を照射する必要が生じ、この場合基板
として前記レーザー光を透過させる石英やガラス等の材
料を用いる必要がある。即ち、基板材料の選択に制約が
生じていた。更に、前記紫外線レーザー光の照射時に、
圧電体薄膜を含んだ構成体へのダメージが生じていた。
また、分離層というデバイス構成上は必要のない層を形
成するため、製造工程が増え、デバイスの高コスト化を
招いていた。更には、該分離層における剥離状況が、分
離層内部から剥離したり、分離層と構成体との界面から
剥離したり、また分離層と基板との界面から剥離したり
とまちまちであり、これが原因でデバイス特性のばらつ
きが生じていた。

【０００５】本発明は上記従来技術の問題点に鑑みてな
されたものであり、レーザー光照射のプロセスを用いず
に構成体を剥離することにより、基板材料の選択に自由
度を持たせることが可能で、構成体へのダメージが生じ
ない、また、構成体への剥離層の残存がない圧電・強誘
電体薄膜デバイスの製造方法を提供することを目的とす
るものである。

【０００６】

【課題を解決するための手段】以上の課題を解決するた
め、本発明の圧電・強誘電体薄膜デバイスの製造方法
は、（１）第１の基板上に、犠牲層を形成する工程、前記犠
牲層上に緩衝層を形成する工程、前記緩衝層上に少なく
とも１層以上の導電層を有してなる下電極を形成する工
程、圧電・強誘電体薄膜を形成する工程、少なくとも１
層以上の導電層を有してなる上電極を形成する工程、前
記上電極及び圧電・強誘電体薄膜をパターニングする工
程、前記下電極をパターニングする工程、前記犠牲層を
エッチングすることにより前記下電極、圧電・強誘電体
薄膜、及び上電極からなる圧電・強誘電体キャパシタ及
び前記緩衝層を第１の基板上から剥離する工程、さらに
第１の基板から剥離した圧電・強誘電体キャパシタ及び
緩衝層を第２の基板上に固定する工程を有することを特
徴とする。上記構成によれば、前記犠牲層をエッチング
することにより前記緩衝層下から前記圧電・強誘電体キ
ャパシタを第１の基板から剥離することが可能となるた
め、第１の基板材料の選択の自由度が向上し、構成体へ
のダメージが生じない、さらに前記緩衝層への剥離層の
残存がない圧電・強誘電体薄膜デバイスが実現される。
このため、この圧電・強誘電体デバイスは特性ばらつき
の少ないものとなる。

【０００７】（２）前記犠牲層をエッチングすることに
より前記圧電・強誘電体キャパシタ及び緩衝層を第１の
基板から剥離する工程の際、圧電・強誘電体キャパシタ
の形成された第１の基板上全面を保護層にて覆うことを
特徴とする。上記構成によれば、前記犠牲層エッチング
時において圧電・強誘電体キャパシタを保護することが
できる。

【０００８】（３）前記保護層上に、第３の基板を固定
し、この状態で前記犠牲層のエッチングを行うことを特
徴とする。上記構成によれば、圧電・強誘電体キャパシ
タの剥離後の取り扱いを容易にすることができる。

【０００９】（４）前記下電極をパターニングする工程
の後、前記緩衝層をパターニングし局所的に除去する工
程を設け、前記犠牲層のエッチングを、局所的に除去し
た緩衝層の位置から行うことを特徴とする。上記構成に
よれば、前記犠牲層のエッチングを短時間で行う事がで
きるようになり、圧電・強誘電体キャパシタの第１の基
板からの剥離が容易となる。

【００１０】（５）前記下電極をパターニングする工程
がフォトレジストの形成及び下電極のエッチングからな
り、前記フォトレジストを除去することなく前記緩衝層
をパターニングする工程及び前記犠牲層をエッチングす
る工程を行うことを特徴とする。上記構成によれば、圧
電・強誘電体キャパシタを第１の基板から剥離する工程
を簡略化することができ、同時に圧電・強誘電体キャパ
シタの保護を行うことができる。

【００１１】（６）前記下電極をパターニングする工程
がフォトレジストの形成及び下電極のエッチングからな
り、前記フォトレジストを除去することなく、前記下電
極の平面パターンと同一パターンで連続的に前記緩衝層
をパターニングする工程及び前記犠牲層をエッチングす
る工程を行うことを特徴とする。上記構成によれば、圧
電・強誘電体キャパシタを第１の基板から剥離する工程
をさらに簡略化することができ、同時に圧電・強誘電体
キャパシタの保護を行うことができる。

【００１２】（７）前記犠牲層を形成する工程の前に、
第２の緩衝層を形成する工程を設けたことを特徴とす
る。上記構成によれば、犠牲層と第１の基板との密着力
を向上することができ、圧電・強誘電体キャパシタの歩
留まりを向上することができる。

【００１３】（８）前記第１の基板が石英またはガラ
ス、前記犠牲層が多結晶または非晶質の珪素、前記緩衝
層が酸化珪素であることを特徴とする。上記構成によれ
ば、犠牲層エッチング時に犠牲層と第１の基板とのエッ
チング選択比を向上することができ、第１の基板のリサ
イクル使用が可能となる。

【００１４】（９）前記犠牲層材料の多結晶珪素は、非
晶質珪素として成膜され、その後の熱処理により多結晶
化されたものであることを特徴とする。上記構成によれ
ば、前記犠牲層材料を非晶質珪素として、プラズマＣＶ
Ｄ等の方法で大型基板に成長させることができる。

【００１５】（１０）前記犠牲層のエッチングを弗化キ
セノンによる化学的ドライエッチングにて行うことを特
徴とする。上記構成によれば、前記犠牲層材料である多
結晶または非晶質の珪素と、他の構成要素（第１の基板
及び圧電・強誘電体キャパシタ及びフォトレジスト等）
とのエッチング選択比が大きいドライエッチングを行う
ことができるため、犠牲層エッチングの工程における圧
電・強誘電体キャパシタの歩留まりを向上することがで
きる。

【００１６】

【発明の実施の形態】以下、本発明の実施例について図
面を参照しながら説明する。

【００１７】（実施例１）図１は、本発明の実施例にお
ける、圧電・強誘電体薄膜デバイスの製造工程順の断面
図であり、同図（ａ）は第１の基板上への圧電・強誘電
体キャパシタ形成工程終了時の断面図、同図（ｂ）は圧
電・強誘電体キャパシタを第１の基板上から剥離する工
程終了時の断面図、同図（ｃ）は第１の基板上から剥離
した圧電・強誘電体キャパシタを第２の基板上に固定す
る工程終了時の断面図である。

【００１８】第１の基板１０１として、本発明者らは石
英基板を用いた。その上に犠牲層１０２として非晶質珪
素層をプラズマＣＶＤ法により形成し、さらに緩衝層１
０３として酸化珪素層をＥＣＲＣＶＤ法にて形成した。
その上に下電極１０４として、チタン層、白金層、イリ
ジウム層、チタン層の３層をこの順番にスパッタリング
法にて形成した。さらに、溶液塗布法にて圧電・強誘電
体薄膜１０５を形成した。圧電・強誘電体薄膜１０５と
して、チタン酸ジルコン酸鉛（以下、ＰＺＴと記す）を
用いた。そして、上電極１０６として酸化イリジウム
層、イリジウム層の２層をこの順番にスパッタリング法
にて形成した。その後、上電極１０６上にフォトレジス
トを形成し、上電極１０６と圧電・強誘電体薄膜１０５
を連続的にＲＩＥ法によりパターニングを行い、さらに
前記フォトレジストを除去することなく、その上にフォ
トレジストを形成し、下電極１０４のパターニングをＲ
ＩＥ法にて行い、形成したフォトレジストの剥離を行っ
て、図１（ａ）に示す断面図となる。ＰＺＴによる圧電
・強誘電体薄膜１０５の形成時に高温焼成の工程を行う
が、この時犠牲層１０２を構成する非晶質珪素は結晶化
されて多結晶珪素になることもある。

【００１９】この状態から、前記非晶質または多結晶珪
素による犠牲層１０２を、弗化キセノンによる化学的ド
ライエッチングすることにより、緩衝層１０３と、下電
極１０４、圧電・強誘電体薄膜１０５、上電極１０６よ
り成る圧電・強誘電体キャパシタを第１の基板１０１か
ら剥離することにより、図１（ｂ）に示す断面図とな
る。弗化キセノンによる化学的ドライエッチングを用い
る場合、珪素による犠牲層１０２と、緩衝層１０３等の
構成体との選択比が大きく、圧電・強誘電体キャパシタ
へのダメージの少ない剥離プロセスが可能となる。

【００２０】第１の基板１０１から剥離した緩衝層１０
３と圧電・強誘電体キャパシタを第２の基板１０７上へ
固定することにより、図１（ｃ）に示す断面図となる。
第２の基板１０７上で圧電・強誘電体キャパシタはデバ
イスとして動作する。

【００２１】以上の実施例において、第１の基板１０１
を石英としているが、もちろん他の材料、例えばガラ
ス、セラミックス等いろいろな材料を用いることができ
る。また、第１の基板１０１上に犠牲層１０２との密着
性を向上させる、第２の緩衝層を形成してもよい。

【００２２】この、圧電・強誘電体薄膜デバイスは、犠
牲層エッチングのプロセスを用いて圧電・強誘電体キャ
パシタを剥離することができるため、第１、第２の基板
材料の選択に自由度をもたせることが可能で、圧電・強
誘電体キャパシタへのダメージが生じず、また、圧電・
強誘電体キャパシタを含む構成体への剥離層の残存がな
いものとなる。

【００２３】（実施例２）図２は、本発明の実施例にお
ける、犠牲層をエッチングする際、圧電・強誘電体キャ
パシタの形成された第１の基板上全面を保護層にて覆う
工程を有する圧電・強誘電体薄膜デバイスの製造工程順
の断面図である。同図（ａ）は第１の基板上への圧電・
強誘電体キャパシタ形成工程終了時の断面図、同図
（ｂ）は圧電・強誘電体キャパシタの形成された第１の
基板上全面を保護層にて覆う工程終了時の断面図、同図
（ｃ）は圧電・強誘電体キャパシタを第１の基板上から
剥離する工程終了時の断面図、同図（ｄ）は第１の基板
上から剥離した圧電・強誘電体キャパシタを第２の基板
上に固定する工程終了時の断面図である。

【００２４】本実施例の圧電・強誘電体薄膜デバイスの
製造方法は（実施例１）に示すものとほぼ同じである
が、下電極１０４、圧電・強誘電体薄膜１０５、上電極
１０６による圧電・強誘電体キャパシタを形成した後、
保護層２０１を、例えばフォトレジストにより第１の基
板上を全面に覆うように形成し同図（ｂ）に示す断面図
とした後、犠牲層１０２のエッチングを行い緩衝層１０
３と強誘電体キャパシタを剥離して同図（ｃ）に示す断
面図とし、さらに緩衝層と強誘電体キャパシタを第２の
基板１０７に固定し、フォトレジスト等で形成された保
護層２０１を剥離して同図（ｄ）に示す断面図とする。

【００２５】本実施例の製造方法においては、犠牲層１
０２をエッチングすることにより緩衝層１０３及び圧電
・強誘電体キャパシタを第１の基板上から剥離する工程
の際、圧電・強誘電体キャパシタを保護することができ
るため、圧電・強誘電体キャパシタに全くダメージのな
い圧電・強誘電体デバイスを実現することが可能とな
る。また、犠牲層１０２のエッチングをエッチング速度
の早いウェットエッチング等を用いて行うことも可能で
ある。

【００２６】また、本実施例の圧電・強誘電体薄膜デバ
イスの製造方法において、下電極１０４をパターニング
する際に形成したフォトレジストを除去することなく、
その上に保護層２０１用のフォトレジストを形成しても
よい。この場合、圧電・強誘電体キャパシタを第２の基
板１０７に固定した後の保護層２０１の除去と同時に、
下電極１０４をパターニングする際に形成したフォトレ
ジストを除去すればよく、この場合フォトレジスト除去
工程を１工程削減することが可能となる。

【００２７】また、本実施例の圧電・強誘電体薄膜デバ
イスの製造方法において、保護層２０１上に緩衝層１０
３及び圧電・強誘電体キャパシタを固定し、この状態で
犠牲層１０２のエッチングを行い第１の基板１０１上か
ら圧電・強誘電体キャパシタを剥離し、第２の基板１０
７上に前記緩衝層１０３及び圧電・強誘電体キャパシタ
を固定し、保護層２０１の除去と第３の基板の取り外し
を同時に行うようにしてもよい。このような製造方法を
用いた場合、第１の基板から剥離した緩衝層１０３及び
圧電・強誘電体キャパシタの取り扱いが容易になり、製
造歩留まりが向上した。

【００２８】（実施例３）図３は、本発明の実施例にお
ける、局所的に除去した緩衝層の位置から犠牲層のエッ
チングを行う、圧電・強誘電体薄膜デバイスの製造工程
順の断面図である。同図（ａ）は圧電・強誘電体キャパ
シタを形成すると同時に緩衝層を局所的に除去する工程
終了時の断面図、同図（ｂ）は圧電・強誘電体キャパシ
タを第１の基板上から剥離する工程終了時の断面図、同
図（ｃ）は第１の基板上から剥離した圧電・強誘電体キ
ャパシタを第２の基板上に固定する工程終了時の断面図
である。

【００２９】第１の基板１０１上に犠牲層１０２、緩衝
層１０３、下電極１０４、圧電・強誘電体薄膜１０５、
上電極１０６を形成し、上電極１０６、圧電・強誘電体
薄膜１０５、下電極１０４、緩衝層１０３の順にパター
ニングを行いスルーホール３０１を形成し、図３（ａ）
に示す断面図となる。緩衝層１０３に酸化珪素、犠牲層
１０２に珪素を用いた場合は、４弗化炭素等のガスを用
いてドライエッチングしてスルーホール３０１を形成す
ればよい。その後、形成したスルーホール３０１から犠
牲層１０２のエッチングを行い、緩衝層１０３及び圧電
・強誘電体キャパシタを第１の基板１０１から剥離し、
図３（ｂ）に示す断面図となる。さらに第１の基板１０
１から剥離した緩衝層１０３及び圧電・強誘電体キャパ
シタを第２の基板１０７に固定し、図３（ｃ）に示す断
面図となる。

【００３０】本実施例の製造方法を用いることにより、
犠牲層１０２のエッチングを基板上に多数あけた緩衝層
のスルーホール３０１から行うことにより、短時間で行
うことができるようになった。

【００３１】（実施例４）図４は本発明の実施例におけ
る、下電極パターニング工程時に形成するフォトレジス
トを除去することなく、下電極の平面パターンと同一パ
ターンで連続的に緩衝層をパターニングする工程及び犠
牲層をエッチングする工程を行う圧電・強誘電体薄膜デ
バイスの製造工程中の断面図である。同図（ａ）は圧電
・強誘電体キャパシタを形成すると同時に緩衝層を局所
的に除去する工程終了時の断面図、同図（ｂ）は圧電・
強誘電体キャパシタを第１の基板上から剥離する工程終
了時の断面図、同図（ｃ）は第１の基板上から剥離した
圧電・強誘電体キャパシタを第２の基板上に固定する工
程終了時の断面図である。

【００３２】第１の基板１０１上に犠牲層１０２、緩衝
層１０３、下電極１０４、圧電・強誘電体薄膜１０５、
上電極１０６を形成し、上電極１０６、圧電・強誘電体
薄膜１０５のパターニングを行う。さらに、フォトレジ
スト４０１を形成し、これを除去することなく、同一平
面パターンで下電極１０４、緩衝層１０３の順にパター
ニングを行いスルーホール３０１を形成し、図４（ａ）
に示す断面図となる。緩衝層１０３に酸化珪素、犠牲層
１０２に珪素を用いた場合は、４弗化炭素等のガスを用
いてドライエッチングしてスルーホール３０１を形成す
ればよい。その後、フォトレジスト４０１を剥離するこ
となく、形成したスルーホール３０１から犠牲層１０２
のエッチングを行い、緩衝層１０３及び圧電・強誘電体
キャパシタを第１の基板１０１から剥離し、図４（ｂ）
に示す断面図となる。さらに第１の基板１０１から剥離
した緩衝層１０３及び圧電・強誘電体キャパシタを第２
の基板１０７に固定し、さらにフォトレジスト４０１を
除去して図４（ｃ）に示す断面図となる。

【００３３】本実施例の圧電・強誘電体デバイスの製造
方法においては、下電極１０４のパターニング後にフォ
トレジスト４０１を剥離することなく第２の基板１０７
上に圧電・強誘電体キャパシタを固定する工程まで行う
ことが可能なため、簡略な工程で圧電・強誘電体デバイ
スの製造が可能となり、さらに犠牲層１０２のエッチン
グを行う工程時に、フォトレジスト４０１により圧電・
強誘電体キャパシタは保護されるため、犠牲層１０２の
エッチング時にエッチングレートの早いウェットエッチ
ング等を用いることが可能となる。

【００３４】（実施例５）図５は、本発明の圧電・強誘
電体デバイスの製造方法を用いて作成した、強誘電体メ
モリーの断面図であり、同図において図１と同一の記号
は図１と同一のものを表す。５０１は単結晶珪素基板、
５０２はＭＯＳトランジスタのソース・ドレイン領域、
５０３はＭＯＳトランジスタのゲート絶縁膜、５０４は
ＭＯＳトランジスタのゲート電極、５０５はフィールド
酸化膜、５０６は第１の層間絶縁膜、５０７は第２の層
間絶縁膜、５０８は配線用金属電極である。

【００３５】まず、単結晶珪素基板５０１上にフィール
ド酸化膜５０５、ゲート絶縁膜５０３、ゲート電極５０
４、及びソース・ドレイン領域５０２を形成し、ＭＯＳ
トランジスタを作成する。この後、第１の層間絶縁膜５
０６を形成する。その上に、図示しない緩衝層を介して
下電極１０４及び強誘電体薄膜１０５及び上電極１０６
による強誘電体キャパシタが固定される。この強誘電体
薄膜素子は、上記の実施例の如く、別の第１の基板上に
形成されたものを、第２の基板となるこの単結晶珪素基
板５０１上のフィールド酸化膜５０５上に転写形成され
る。強誘電体薄膜１０５としては、ＰＺＴや、ＳｒＢｉ
₂Ｔａ₂Ｏ₉等を好適に用いることができる。更に、第２
の層間絶縁膜５０７及びスルーホール、配線用金属電極
５０８を形成して、強誘電体メモリーが完成する。

【００３６】以上の如く形成した強誘電体メモリーは、
ＭＯＳトランジスタを形成するプロセスと、強誘電体薄
膜素子を形成するプロセスを別々に行うことができるた
め、例えば、これらを同一基板上に連続形成する製造プ
ロセス中に起こる、強誘電体薄膜１０５への酸素アニー
ル時における鉛その他の元素の層間絶縁膜中への拡散
や、ＭＯＳトランジスタへの酸素拡散の影響等を抑える
ことができ、すぐれた特性を持つものとなる。

【００３７】（実施例６）図６は、本発明の製造方法を
用いて形成した、圧電体薄膜デバイスである、液体噴射
記録ヘッドの斜視図である。同図において、図１と同一
の記号は図１と同一のものを表す。表から裏に貫通パタ
ーン６０２を形成したジルコニア基板６０１上に、下電
極１０４及びＰＺＴ等による圧電薄膜１０５及び上電極
１０６からなる圧電体キャパシタが図示しない緩衝層を
会して上記の方法で転写、固定されている。図示しない
緩衝層は振動板となる。ジルコニア基板６０１の下部に
は、液体導通路６０４の形成された流路基板６０３が接
着されている。以下、この液体噴射記録ヘッドの動作を
説明する。貫通パターン６０２が液室となり、この中に
液体が満たされている。下電極１０４と上電極１０６の
間に電圧を印加することにより、振動板を液室６０２の
体積が減少する方向に撓ませると、液室６０２中の液体
は液体導通路６０４を通って、ノズル孔６０５より外部
に噴射される。図示していないが、液体導通路６０４は
その奥側にある液体供給孔６０６を介して液体貯蔵室に
接続されている。振動板への電圧印加をやめると、振動
板は元の状態に戻り、液体は毛細管現象により、前記図
示していない液体貯蔵室より液体供給孔６０６及び液体
導通路６０４を通って液室６０２を満たす。以上の動作
を繰り返すことにより、液体噴射記録がなされる。

【００３８】以上の実施例の液体噴射記録ヘッドにおい
ては、液室６０２を設けた基板６０１と圧電体キャパシ
タを別に形成することが可能であるため、大型の基板を
用いて圧電体キャパシタを形成することが可能となるた
め、多ノズルの液体噴射記録ヘッドを安価に製造するこ
とができる。

【００３９】

【発明の効果】以上述べたごとく、本発明の圧電・強誘
電体デバイスの製造方法を用いることにより、レーザー
光照射のプロセスを用いずに第１の基板からの構成体の
剥離を行うことが可能となり、このため、基板材料とし
て単結晶珪素等の非透光性基板を用いることが可能とな
り、基板材料の選択に自由度が増し、また、レーザー光
照射による構成体へのダメージのない、また構成体への
剥離層の残存がない圧電・強誘電体デバイスの製造が可
能となった。

【図面の簡単な説明】

【図１】本発明の実施例における、圧電・強誘電体薄膜
デバイスの製造工程順の断面図。同図（ａ）は第１の基
板上への圧電・強誘電体キャパシタ形成工程終了時の断
面図、同図（ｂ）は圧電・強誘電体キャパシタを第１の
基板上から剥離する工程終了時の断面図、同図（ｃ）は
第１の基板上から剥離した圧電・強誘電体キャパシタを
第２の基板上に固定する工程終了時の断面図。

【図２】本発明の実施例における、犠牲層をエッチング
する際、圧電・強誘電体キャパシタの形成された第１の
基板上全面を保護層にて覆う工程を有する圧電・強誘電
体薄膜デバイスの製造工程順の断面図。同図（ａ）は第
１の基板上への圧電・強誘電体キャパシタ形成工程終了
時の断面図、同図（ｂ）は圧電・強誘電体キャパシタの
形成された第１の基板上全面を保護層にて覆う工程終了
時の断面図、同図（ｃ）は圧電・強誘電体キャパシタを
第１の基板上から剥離する工程終了時の断面図、同図
（ｄ）は第１の基板上から剥離した圧電・強誘電体キャ
パシタを第２の基板上に固定する工程終了時の断面図。

【図３】本発明の実施例における、局所的に除去した緩
衝層の位置から犠牲層のエッチングを行う、圧電・強誘
電体薄膜デバイスの製造工程順の断面図。同図（ａ）は
圧電・強誘電体キャパシタを形成すると同時に緩衝層を
局所的に除去する工程終了時の断面図、同図（ｂ）は圧
電・強誘電体キャパシタを第１の基板上から剥離する工
程終了時の断面図、同図（ｃ）は第１の基板上から剥離
した圧電・強誘電体キャパシタを第２の基板上に固定す
る工程終了時の断面図。

【図４】本発明の実施例における、下電極パターニング
工程時に形成するフォトレジストを除去することなく、
下電極の平面パターンと同一パターンで連続的に緩衝層
をパターニングする工程及び犠牲層をエッチングする工
程を行う圧電・強誘電体薄膜デバイスの製造工程中の断
面図。同図（ａ）は圧電・強誘電体キャパシタを形成す
ると同時に緩衝層を局所的に除去する工程終了時の断面
図、同図（ｂ）は圧電・強誘電体キャパシタを第１の基
板上から剥離する工程終了時の断面図、同図（ｃ）は第
１の基板上から剥離した圧電・強誘電体キャパシタを第
２の基板上に固定する工程終了時の断面図。

【図５】本発明の圧電・強誘電体デバイスの製造方法を
用いて作成した、強誘電体メモリーの断面図。

【図６】本発明の製造方法を用いて形成した、圧電体薄
膜デバイスである、液体噴射記録ヘッドの斜視図。

【符号の説明】

１０１第１の基板１０２犠牲層１０３緩衝層１０４下電極１０５圧電・強誘電体薄膜１０６上電極１０７第２の基板

Claims

【特許請求の範囲】

【請求項１】第１の基板上に、犠牲層を形成する工
程、前記犠牲層上に緩衝層を形成する工程、前記緩衝層
上に少なくとも１層以上の導電層を有してなる下電極を
形成する工程、圧電・強誘電体薄膜を形成する工程、少
なくとも１層以上の導電層を有してなる上電極を形成す
る工程、前記上電極及び圧電・強誘電体薄膜をパターニ
ングする工程、前記下電極をパターニングする工程、前
記犠牲層をエッチングすることにより前記下電極、圧電
・強誘電体薄膜、及び上電極からなる圧電・強誘電体キ
ャパシタ及び前記緩衝層を第１の基板上から剥離する工
程、さらに第１の基板から剥離した圧電・強誘電体キャ
パシタ及び緩衝層を第２の基板上に固定する工程を有す
ることを特徴とする、圧電・強誘電体薄膜デバイスの製
造方法。
【請求項２】前記犠牲層をエッチングすることにより
前記圧電・強誘電体キャパシタ及び緩衝層を第１の基板
から剥離する工程の際、圧電・強誘電体キャパシタの形
成された第１の基板上全面を保護層にて覆うことを特徴
とする、請求項１記載の圧電・強誘電体薄膜デバイスの
製造方法。
【請求項３】前記保護層上に、第３の基板を固定し、
この状態で前記犠牲層のエッチングを行うことを特徴と
する、請求項２記載の圧電・強誘電体薄膜デバイスの製
造方法。
【請求項４】前記下電極をパターニングする工程の
後、前記緩衝層をパターニングし局所的に除去する工程
を設け、前記犠牲層のエッチングを、局所的に除去した
緩衝層の位置から行うことを特徴とする、請求項１記載
の圧電・強誘電体薄膜デバイスの製造方法。
【請求項５】前記下電極をパターニングする工程がフ
ォトレジストの形成及び下電極のエッチングからなり、
前記フォトレジストを除去することなく前記緩衝層をパ
ターニングする工程及び前記犠牲層をエッチングする工
程を行うことを特徴とする、請求項４記載の圧電・強誘
電体薄膜デバイスの製造方法。
【請求項６】前記下電極をパターニングする工程がフ
ォトレジストの形成及び下電極のエッチングからなり、
前記フォトレジストを除去することなく、前記下電極の
平面パターンと同一パターンで連続的に前記緩衝層をパ
ターニングする工程及び前記犠牲層をエッチングする工
程を行うことを特徴とする、請求項５記載の圧電・強誘
電体薄膜デバイスの製造方法。
【請求項７】前記犠牲層を形成する工程の前に、第２
の緩衝層を形成する工程を設けたことを特徴とする、請
求項１記載の圧電・強誘電体薄膜デバイスの製造方法。
【請求項８】前記第１の基板が石英またはガラス、前
記犠牲層が多結晶または非晶質の珪素、前記緩衝層が酸
化珪素であることを特徴とする、請求項１乃至７のいず
れかに記載の圧電・強誘電体薄膜デバイスの製造方法。
【請求項９】前記犠牲層材料の多結晶珪素は、非晶質
珪素として成膜され、その後の熱処理により多結晶化さ
れたものであることを特徴とする、請求項８記載の圧電
・強誘電体薄膜デバイスの製造方法。
【請求項１０】前記犠牲層のエッチングを弗化キセノ
ンによる化学的ドライエッチングにて行うことを特徴と
する、請求項１乃至９のいずれかに記載の圧電・強誘電
体薄膜デバイスの製造方法。