JPH1140541A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1140541A JPH1140541A JP21123897A JP21123897A JPH1140541A JP H1140541 A JPH1140541 A JP H1140541A JP 21123897 A JP21123897 A JP 21123897A JP 21123897 A JP21123897 A JP 21123897A JP H1140541 A JPH1140541 A JP H1140541A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- resist mask
- silicon
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Thin Film Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタのアモルファスシリコンか
らなるシリコン層の表面にウォータマークと呼ばれるシ
ミが発生しないようにする。 【解決手段】 レジストマスク６をマスクとしてチャネ
ル保護膜５をエッチングすると、レジストマスク６下に
のみチャネル保護膜５が残存される。次に、酸素プラズ
マ処理を行うと、チャネル保護膜５下以外の領域におけ
るシリコン層４の表面にシリコン酸化膜４ａが形成され
る。次に、レジストマスク６をレジスト剥離液を用いて
剥離する。この場合、シリコン酸化膜４ａの表面にレジ
ストマスク６の剥離に伴う汚染層は形成されない。次
に、シリコン酸化膜４ａを除去すると、この除去により
露出されたシリコン層４の表面が本来の高撥水性を示す
ことになる。これにより、ウォータマークが発生しない
ようにすることができる。
らなるシリコン層の表面にウォータマークと呼ばれるシ
ミが発生しないようにする。 【解決手段】 レジストマスク６をマスクとしてチャネ
ル保護膜５をエッチングすると、レジストマスク６下に
のみチャネル保護膜５が残存される。次に、酸素プラズ
マ処理を行うと、チャネル保護膜５下以外の領域におけ
るシリコン層４の表面にシリコン酸化膜４ａが形成され
る。次に、レジストマスク６をレジスト剥離液を用いて
剥離する。この場合、シリコン酸化膜４ａの表面にレジ
ストマスク６の剥離に伴う汚染層は形成されない。次
に、シリコン酸化膜４ａを除去すると、この除去により
露出されたシリコン層４の表面が本来の高撥水性を示す
ことになる。これにより、ウォータマークが発生しない
ようにすることができる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】半導体装置には、例えばアクティブマト
リックス型の液晶表示装置の画素用スイッチング素子と
して用いられる薄膜トランジスタがある。次に、従来の
このような薄膜トランジスタの製造方法の一例につい
て、図４を参照して説明する。
リックス型の液晶表示装置の画素用スイッチング素子と
して用いられる薄膜トランジスタがある。次に、従来の
このような薄膜トランジスタの製造方法の一例につい
て、図４を参照して説明する。
【０００３】まず、図４（Ａ）に示すように、ガラス基
板１の上面の所定の箇所にゲート電極２を含む走査信号
ライン（図示せず）を形成し、その上面にゲート絶縁膜
３を成膜し、その上面にアモルファスシリコンからなる
シリコン層４を成膜し、その上面に窒化シリコンからな
るチャネル保護膜５を成膜し、その上面においてゲート
電極２に対応する部分にレジストマスク６を形成する。
板１の上面の所定の箇所にゲート電極２を含む走査信号
ライン（図示せず）を形成し、その上面にゲート絶縁膜
３を成膜し、その上面にアモルファスシリコンからなる
シリコン層４を成膜し、その上面に窒化シリコンからな
るチャネル保護膜５を成膜し、その上面においてゲート
電極２に対応する部分にレジストマスク６を形成する。
【０００４】次に、レジストマスク６をマスクとしてチ
ャネル保護膜５をエッチング液を用いてエッチングする
と、図４（Ｂ）に示すように、レジストマスク６下にの
みチャネル保護膜５が残存される。次に、シリコン層４
の表面等に残存するエッチング液を除去するために純水
で洗浄する。次に、シリコン層４の表面等に残存する純
水を除去するために乾燥する。この場合の乾燥方法とし
ては、ガラス基板１を高速回転させて遠心力により水滴
を振り切るスピンドライ法があり、またスリット状のノ
ズルから窒素を吹き付けて水滴を吹き飛ばすエアーナイ
フ法がある。
ャネル保護膜５をエッチング液を用いてエッチングする
と、図４（Ｂ）に示すように、レジストマスク６下にの
みチャネル保護膜５が残存される。次に、シリコン層４
の表面等に残存するエッチング液を除去するために純水
で洗浄する。次に、シリコン層４の表面等に残存する純
水を除去するために乾燥する。この場合の乾燥方法とし
ては、ガラス基板１を高速回転させて遠心力により水滴
を振り切るスピンドライ法があり、またスリット状のノ
ズルから窒素を吹き付けて水滴を吹き飛ばすエアーナイ
フ法がある。
【０００５】次に、レジストマスク６をレジスト剥離液
を用いて剥離する。この場合、レジスト剥離液がシリコ
ン層４の表面に接触するので、図４（Ｃ）に示すよう
に、シリコン層４の表面がレジストの成分である有機物
により汚染され、汚染層７が形成される。次に、汚染層
７の表面等に残存するレジスト剥離液を除去するために
純水で洗浄する。次に、汚染層７の表面等に残存する純
水を除去するためにスピンドライ法やエアーナイフ法に
より乾燥する。
を用いて剥離する。この場合、レジスト剥離液がシリコ
ン層４の表面に接触するので、図４（Ｃ）に示すよう
に、シリコン層４の表面がレジストの成分である有機物
により汚染され、汚染層７が形成される。次に、汚染層
７の表面等に残存するレジスト剥離液を除去するために
純水で洗浄する。次に、汚染層７の表面等に残存する純
水を除去するためにスピンドライ法やエアーナイフ法に
より乾燥する。
【０００６】次に、フッ酸やフッ化アンモン等のエッチ
ング液を用いてエッチングを行うことにより、汚染層７
を除去する（図４（Ｄ）参照）。次に、シリコン層４の
表面等に残存するエッチング液を除去するために純水で
洗浄する。次に、シリコン層４の表面等に残存する純水
を除去するためにスピンドライ法やエアーナイフ法によ
り乾燥する。
ング液を用いてエッチングを行うことにより、汚染層７
を除去する（図４（Ｄ）参照）。次に、シリコン層４の
表面等に残存するエッチング液を除去するために純水で
洗浄する。次に、シリコン層４の表面等に残存する純水
を除去するためにスピンドライ法やエアーナイフ法によ
り乾燥する。
【０００７】以下、簡単に説明すると、図４（Ｅ）に示
すように、シリコン層４を素子分離する。次に、シリコ
ン層４及びチャネル保護膜５の上面の両側にｎ+シリコ
ン層８、９を形成し、ｎ+シリコン層８、９の各上面に
ドレイン電極１０及びソース電極１１を形成する。ま
た、ドレイン電極１０及びソース電極１１の形成と同時
に、ゲート絶縁膜３の上面の所定の箇所にデータ信号ラ
イン（図示せず）を形成する。なお、ドレイン電極１
０、ソース電極１１及びデータ信号ラインを形成する前
に、ゲート絶縁膜３の上面の所定の箇所に画素電極１２
を形成する。かくして、薄膜トランジスタが製造され
る。
すように、シリコン層４を素子分離する。次に、シリコ
ン層４及びチャネル保護膜５の上面の両側にｎ+シリコ
ン層８、９を形成し、ｎ+シリコン層８、９の各上面に
ドレイン電極１０及びソース電極１１を形成する。ま
た、ドレイン電極１０及びソース電極１１の形成と同時
に、ゲート絶縁膜３の上面の所定の箇所にデータ信号ラ
イン（図示せず）を形成する。なお、ドレイン電極１
０、ソース電極１１及びデータ信号ラインを形成する前
に、ゲート絶縁膜３の上面の所定の箇所に画素電極１２
を形成する。かくして、薄膜トランジスタが製造され
る。
【０００８】以上のように、従来の薄膜トランジスタの
製造方法では、所定の工程後に、純水で洗浄して乾燥す
る工程がある。そこで、次に、特に、シリコン層４の表
面と純水との一般的な関係について説明する。シリコン
層４の表面は高撥水性を示すので、この表面に純水が静
止した場合、純水の接触角は７０°程度以上と大きくな
る。ここで、接触角について説明すると、例えば図５に
示すように、シリコン層４の表面に静止した純水１３の
表面とシリコン層４の表面とのなす角θを接触角とい
う。そして、純水の接触角が７０°程度以上と大きくな
ると、シリコン層４の表面に静止した純水１３はほぼ半
球状の水滴となる。このほぼ半球状の水滴１３は、シリ
コン層４の表面が高撥水性を示し、水はじきが良いの
で、スピンドライ法やエアーナイフ法による乾燥工程を
経ると、すべて除去される。
製造方法では、所定の工程後に、純水で洗浄して乾燥す
る工程がある。そこで、次に、特に、シリコン層４の表
面と純水との一般的な関係について説明する。シリコン
層４の表面は高撥水性を示すので、この表面に純水が静
止した場合、純水の接触角は７０°程度以上と大きくな
る。ここで、接触角について説明すると、例えば図５に
示すように、シリコン層４の表面に静止した純水１３の
表面とシリコン層４の表面とのなす角θを接触角とい
う。そして、純水の接触角が７０°程度以上と大きくな
ると、シリコン層４の表面に静止した純水１３はほぼ半
球状の水滴となる。このほぼ半球状の水滴１３は、シリ
コン層４の表面が高撥水性を示し、水はじきが良いの
で、スピンドライ法やエアーナイフ法による乾燥工程を
経ると、すべて除去される。
【０００９】ところで、上述の従来の薄膜トランジスタ
の製造方法では、例えば図４（Ｃ）に示す汚染層７を除
去すると、図４（Ｄ）に示すように、チャネル保護膜５
下以外の領域におけるシリコン層４の表面が露出され
る。しかし、この露出されたシリコン層４の表面は汚染
層７によって一度汚染されているので、当該表面に対す
る純水の接触角が５５°程度となり、撥水性が低下す
る。このため、スピンドライ法やエアーナイフ法による
乾燥工程を経ても、シリコン層４の表面に純水が残存す
ることがある。特に、ガラス基板１の上面に走査信号ラ
イン等の配線がある場合、この配線上に形成されるシリ
コン層４に段差部が生じ、またチャネル保護膜５も段差
部を形成し、このような段差部に純水が引っ掛かって残
りやすい。この残存する純水の接触角は５５°程度であ
るので、依然としてほぼ半球状の水滴となり、蒸発する
のに時間がかかる。このため、水滴が静止してから数十
秒程度経過すると、シリコン層４から極めて微量のシリ
コンが水滴中に溶け出し、水滴が蒸発した後に水滴中の
シリコンが酸化シリコンとして析出し、この析出された
酸化シリコンがウォータマークと呼ばれるシミ（以下、
ウォータマークという。）として残存することになる。
の製造方法では、例えば図４（Ｃ）に示す汚染層７を除
去すると、図４（Ｄ）に示すように、チャネル保護膜５
下以外の領域におけるシリコン層４の表面が露出され
る。しかし、この露出されたシリコン層４の表面は汚染
層７によって一度汚染されているので、当該表面に対す
る純水の接触角が５５°程度となり、撥水性が低下す
る。このため、スピンドライ法やエアーナイフ法による
乾燥工程を経ても、シリコン層４の表面に純水が残存す
ることがある。特に、ガラス基板１の上面に走査信号ラ
イン等の配線がある場合、この配線上に形成されるシリ
コン層４に段差部が生じ、またチャネル保護膜５も段差
部を形成し、このような段差部に純水が引っ掛かって残
りやすい。この残存する純水の接触角は５５°程度であ
るので、依然としてほぼ半球状の水滴となり、蒸発する
のに時間がかかる。このため、水滴が静止してから数十
秒程度経過すると、シリコン層４から極めて微量のシリ
コンが水滴中に溶け出し、水滴が蒸発した後に水滴中の
シリコンが酸化シリコンとして析出し、この析出された
酸化シリコンがウォータマークと呼ばれるシミ（以下、
ウォータマークという。）として残存することになる。
【００１０】
【発明が解決しようとする課題】このように、従来の薄
膜トランジスタの製造方法では、所定の洗浄、乾燥工程
後に、チャネル保護膜５下以外の領域におけるシリコン
層４の表面に局部的にウォータマークが発生することが
ある。このような現象が生じた場合には、シリコン層４
を素子分離するとき、ウォータマークがエッチングマス
クとして機能し、シリコン層４が局部的に不要に残存
し、この不要に残存するシリコン層４を介して、画素電
極１２とデータ信号ラインとがショートしてしまうこと
があり、歩留低下の一要因となっているという問題があ
った。なお、シリコンウェハを用いた半導体装置の製造
方法においても、ウォータマークの発生に起因する問題
があった。この発明の課題は、ウォータマークが発生し
ないようにすることである。
膜トランジスタの製造方法では、所定の洗浄、乾燥工程
後に、チャネル保護膜５下以外の領域におけるシリコン
層４の表面に局部的にウォータマークが発生することが
ある。このような現象が生じた場合には、シリコン層４
を素子分離するとき、ウォータマークがエッチングマス
クとして機能し、シリコン層４が局部的に不要に残存
し、この不要に残存するシリコン層４を介して、画素電
極１２とデータ信号ラインとがショートしてしまうこと
があり、歩留低下の一要因となっているという問題があ
った。なお、シリコンウェハを用いた半導体装置の製造
方法においても、ウォータマークの発生に起因する問題
があった。この発明の課題は、ウォータマークが発生し
ないようにすることである。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
シリコン層上に形成された薄膜をレジストマスクをマス
クとしてエッチングして前記レジストマスク下に前記薄
膜を残存させ、前記薄膜下以外の領域における前記シリ
コン層の表面にシリコン酸化膜を形成した上、前記レジ
ストマスクを剥離し、この後前記シリコン酸化膜を除去
するようにしたものである。請求項３記載の発明は、シ
リコン層上に形成された薄膜をレジストマスクをマスク
としてエッチングして前記レジストマスク下に前記薄膜
を残存させ、次いで酸素プラズマ処理を行いフルアッシ
ングにより前記レジストマスクを除去するようにしたも
のである。請求項５記載の発明は、シリコン層上に形成
された薄膜をレジストマスクをマスクとしてエッチング
して前記レジストマスク下に前記薄膜を残存させ、次い
で前記レジストマスクを剥離した上、酸素プラズマ処理
により前記レジストマスクの剥離時に前記シリコン層の
表面に形成された汚染層を除去するようにしたものであ
る。
シリコン層上に形成された薄膜をレジストマスクをマス
クとしてエッチングして前記レジストマスク下に前記薄
膜を残存させ、前記薄膜下以外の領域における前記シリ
コン層の表面にシリコン酸化膜を形成した上、前記レジ
ストマスクを剥離し、この後前記シリコン酸化膜を除去
するようにしたものである。請求項３記載の発明は、シ
リコン層上に形成された薄膜をレジストマスクをマスク
としてエッチングして前記レジストマスク下に前記薄膜
を残存させ、次いで酸素プラズマ処理を行いフルアッシ
ングにより前記レジストマスクを除去するようにしたも
のである。請求項５記載の発明は、シリコン層上に形成
された薄膜をレジストマスクをマスクとしてエッチング
して前記レジストマスク下に前記薄膜を残存させ、次い
で前記レジストマスクを剥離した上、酸素プラズマ処理
により前記レジストマスクの剥離時に前記シリコン層の
表面に形成された汚染層を除去するようにしたものであ
る。
【００１２】請求項１記載の発明によれば、薄膜下以外
の領域におけるシリコン層の表面にシリコン酸化膜を形
成してからレジストマスクを剥離しているので、レジス
トマスクの剥離時にシリコン酸化膜の表面に汚染層が形
成されず、このためシリコン酸化膜の除去により露出さ
れたシリコン層の表面が本来の高撥水性を示し、この結
果ウォータマークが発生しないようにすることができ
る。請求項３記載の発明によれば、酸素プラズマ処理を
行いフルアッシングによりレジストマスクを除去してお
り、このためシリコン層の表面に汚染層が形成されるこ
とがないので、シリコン層の表面が本来の高撥水性を示
し、この結果ウォータマークが発生しないようにするこ
とができる。請求項５記載の発明によれば、酸素プラズ
マ処理によりレジストマスクの剥離時にシリコン層の表
面に形成された汚染層を除去しているので、汚染層の除
去により露出されたシリコン層の表面が本来の高撥水性
を示し、この結果ウォータマークが発生しないようにす
ることができる。
の領域におけるシリコン層の表面にシリコン酸化膜を形
成してからレジストマスクを剥離しているので、レジス
トマスクの剥離時にシリコン酸化膜の表面に汚染層が形
成されず、このためシリコン酸化膜の除去により露出さ
れたシリコン層の表面が本来の高撥水性を示し、この結
果ウォータマークが発生しないようにすることができ
る。請求項３記載の発明によれば、酸素プラズマ処理を
行いフルアッシングによりレジストマスクを除去してお
り、このためシリコン層の表面に汚染層が形成されるこ
とがないので、シリコン層の表面が本来の高撥水性を示
し、この結果ウォータマークが発生しないようにするこ
とができる。請求項５記載の発明によれば、酸素プラズ
マ処理によりレジストマスクの剥離時にシリコン層の表
面に形成された汚染層を除去しているので、汚染層の除
去により露出されたシリコン層の表面が本来の高撥水性
を示し、この結果ウォータマークが発生しないようにす
ることができる。
【００１３】
【発明の実施の形態】次に、この発明を薄膜トランジス
タの製造方法に適用した場合の第１実施形態について、
図１を参照して説明する。この場合、図１（Ａ）、
（Ｂ）に示す工程までは、図４（Ａ）、（Ｂ）に示す従
来の場合と同じであるが、再度説明する。まず、図１
（Ａ）に示すように、ガラス基板１の上面の所定の箇所
にゲート電極２を含む走査信号ライン（図示せず）を形
成し、その上面にゲート絶縁膜３を成膜し、その上面に
アモルファスシリコンからなるシリコン層４を成膜し、
その上面に窒化シリコンからなるチャネル保護膜５を成
膜し、その上面においてゲート電極２に対応する部分に
レジストマスク６を形成する。次に、レジストマスク６
をマスクとしてチャネル保護膜５をエッチング液を用い
てエッチングすると、図１（Ｂ）に示すように、レジス
トマスク６下にのみチャネル保護膜５が残存される。次
に、シリコン層４の表面等に残存するエッチング液を除
去するために純水で洗浄する。次に、シリコン層４の表
面等に残存する純水を除去するためにスピンドライ法や
エアーナイフ法により乾燥する。この場合、シリコン層
４の表面は高撥水性を示すので、ウォータマークが発生
することはない。
タの製造方法に適用した場合の第１実施形態について、
図１を参照して説明する。この場合、図１（Ａ）、
（Ｂ）に示す工程までは、図４（Ａ）、（Ｂ）に示す従
来の場合と同じであるが、再度説明する。まず、図１
（Ａ）に示すように、ガラス基板１の上面の所定の箇所
にゲート電極２を含む走査信号ライン（図示せず）を形
成し、その上面にゲート絶縁膜３を成膜し、その上面に
アモルファスシリコンからなるシリコン層４を成膜し、
その上面に窒化シリコンからなるチャネル保護膜５を成
膜し、その上面においてゲート電極２に対応する部分に
レジストマスク６を形成する。次に、レジストマスク６
をマスクとしてチャネル保護膜５をエッチング液を用い
てエッチングすると、図１（Ｂ）に示すように、レジス
トマスク６下にのみチャネル保護膜５が残存される。次
に、シリコン層４の表面等に残存するエッチング液を除
去するために純水で洗浄する。次に、シリコン層４の表
面等に残存する純水を除去するためにスピンドライ法や
エアーナイフ法により乾燥する。この場合、シリコン層
４の表面は高撥水性を示すので、ウォータマークが発生
することはない。
【００１４】次に、図１（Ｃ）に示すように、酸素プラ
ズマ処理を行うと、チャネル保護膜５下以外の領域にお
けるシリコン層４の表面にシリコン酸化膜４ａが形成さ
れる。次に、レジストマスク６をレジスト剥離液を用い
て剥離する。この場合、レジスト剥離液がシリコン酸化
膜４ａの表面に接触するが、シリコン酸化膜４ａの表面
にレジストの成分である有機物の汚染層は形成されな
い。次に、フッ酸やフッ化アンモン等のエッチング液を
用いてエッチングを行うことにより、シリコン酸化膜４
ａを除去する（図１（Ｄ）参照）。この場合、シリコン
酸化膜４ａの表面に汚染層は形成されていないので、シ
リコン酸化膜４ａは完全に除去され、この除去により露
出されたシリコン層４の表面が本来の高撥水性を示すこ
とになる。ちなみに、フッ化アンモンによるエッチング
処理時間が３０〜６０秒程度であると、シリコン層４の
表面に対する純水の接触角が６０〜６５°程度となっ
た。次に、シリコン層４の表面等に残存するエッチング
液を除去するために純水で洗浄する。次に、シリコン層
４の表面等に残存する純水を除去するためにスピンドラ
イ法やエアーナイフ法により乾燥する。この場合、シリ
コン層４の表面は本来の高撥水性を示すので、ウォータ
マークが発生することはない。以下、図１（Ｅ）に示す
工程となるが、この工程は図４（Ｅ）に示す従来の場合
と同じであるので、その説明を省略する。
ズマ処理を行うと、チャネル保護膜５下以外の領域にお
けるシリコン層４の表面にシリコン酸化膜４ａが形成さ
れる。次に、レジストマスク６をレジスト剥離液を用い
て剥離する。この場合、レジスト剥離液がシリコン酸化
膜４ａの表面に接触するが、シリコン酸化膜４ａの表面
にレジストの成分である有機物の汚染層は形成されな
い。次に、フッ酸やフッ化アンモン等のエッチング液を
用いてエッチングを行うことにより、シリコン酸化膜４
ａを除去する（図１（Ｄ）参照）。この場合、シリコン
酸化膜４ａの表面に汚染層は形成されていないので、シ
リコン酸化膜４ａは完全に除去され、この除去により露
出されたシリコン層４の表面が本来の高撥水性を示すこ
とになる。ちなみに、フッ化アンモンによるエッチング
処理時間が３０〜６０秒程度であると、シリコン層４の
表面に対する純水の接触角が６０〜６５°程度となっ
た。次に、シリコン層４の表面等に残存するエッチング
液を除去するために純水で洗浄する。次に、シリコン層
４の表面等に残存する純水を除去するためにスピンドラ
イ法やエアーナイフ法により乾燥する。この場合、シリ
コン層４の表面は本来の高撥水性を示すので、ウォータ
マークが発生することはない。以下、図１（Ｅ）に示す
工程となるが、この工程は図４（Ｅ）に示す従来の場合
と同じであるので、その説明を省略する。
【００１５】以上のように、この薄膜トランジスタの製
造方法では、ウォータマークが発生しないようにするこ
とができ、したがってウォータマークの発生に起因する
不都合を解消することができ、歩留の向上を図ることが
できる。
造方法では、ウォータマークが発生しないようにするこ
とができ、したがってウォータマークの発生に起因する
不都合を解消することができ、歩留の向上を図ることが
できる。
【００１６】次に、この発明を薄膜トランジスタの製造
方法に適用した場合の第２実施形態について、図２を参
照して説明する。この場合、図２（Ａ）、（Ｂ）に示す
工程までは、図１（Ａ）、（Ｂ）に示す場合と同じであ
るので、レジストマスク６をマスクとしてエッチングし
てレジストマスク６下にのみチャネル保護膜５を残存さ
せた後の工程から説明する。まず、図２（Ｂ）に示す状
態では、レジストマスク６を剥離するためのレジスト剥
離液には浸漬されていないので、シリコン層４の表面に
はレジストの成分である有機物の汚染層は形成されてい
ない。この状態で、酸素プラズマ処理を行いフルアッシ
ングにより、レジストマスク６を除去する。すなわち、
酸素プラズマ処理であるため、レジストマスク６は分解
されて除去されることになり、シリコン層４の表面にレ
ジストの成分である有機物の汚染層は形成されず、図２
（Ｃ）に示すように、レジストマスク６が除去された状
態となる。ただし、この酸素プラズマ処理により、同図
（Ｃ）に示すように、シリコン層４の表面にシリコン酸
化膜４ａが形成される。
方法に適用した場合の第２実施形態について、図２を参
照して説明する。この場合、図２（Ａ）、（Ｂ）に示す
工程までは、図１（Ａ）、（Ｂ）に示す場合と同じであ
るので、レジストマスク６をマスクとしてエッチングし
てレジストマスク６下にのみチャネル保護膜５を残存さ
せた後の工程から説明する。まず、図２（Ｂ）に示す状
態では、レジストマスク６を剥離するためのレジスト剥
離液には浸漬されていないので、シリコン層４の表面に
はレジストの成分である有機物の汚染層は形成されてい
ない。この状態で、酸素プラズマ処理を行いフルアッシ
ングにより、レジストマスク６を除去する。すなわち、
酸素プラズマ処理であるため、レジストマスク６は分解
されて除去されることになり、シリコン層４の表面にレ
ジストの成分である有機物の汚染層は形成されず、図２
（Ｃ）に示すように、レジストマスク６が除去された状
態となる。ただし、この酸素プラズマ処理により、同図
（Ｃ）に示すように、シリコン層４の表面にシリコン酸
化膜４ａが形成される。
【００１７】次に、フッ酸やフッ化アンモン等のエッチ
ング液を用いてエッチングを行うことにより、シリコン
酸化膜４ａを除去する（図２（Ｄ）参照）。この場合、
シリコン酸化膜４ａは有機物を含まないものであるので
完全に除去され、この除去により露出されたシリコン層
４の表面が本来の高撥水性を示すことになる。ちなみ
に、フッ化アンモンによるエッチング処理時間が６０〜
９０秒程度であると、シリコン層４の表面に対する純水
の接触角が６０〜６２°程度となった。次に、シリコン
層４の表面等に残存するエッチング液を除去するために
純水で洗浄する。次に、シリコン層４の表面等に残存す
る純水を除去するためにスピンドライ法やエアーナイフ
法により乾燥する。この場合、シリコン層４の表面は本
来の高撥水性を示すので、ウォータマークが発生するこ
とはない。以下、図２（Ｅ）に示す工程となるが、この
工程は図４（Ｅ）に示す従来の場合と同じであるので、
その説明を省略する。
ング液を用いてエッチングを行うことにより、シリコン
酸化膜４ａを除去する（図２（Ｄ）参照）。この場合、
シリコン酸化膜４ａは有機物を含まないものであるので
完全に除去され、この除去により露出されたシリコン層
４の表面が本来の高撥水性を示すことになる。ちなみ
に、フッ化アンモンによるエッチング処理時間が６０〜
９０秒程度であると、シリコン層４の表面に対する純水
の接触角が６０〜６２°程度となった。次に、シリコン
層４の表面等に残存するエッチング液を除去するために
純水で洗浄する。次に、シリコン層４の表面等に残存す
る純水を除去するためにスピンドライ法やエアーナイフ
法により乾燥する。この場合、シリコン層４の表面は本
来の高撥水性を示すので、ウォータマークが発生するこ
とはない。以下、図２（Ｅ）に示す工程となるが、この
工程は図４（Ｅ）に示す従来の場合と同じであるので、
その説明を省略する。
【００１８】次に、この発明を薄膜トランジスタの製造
方法に適用した場合の第３実施形態について、図３を参
照して説明する。この場合、図３（Ａ）〜（Ｃ）に示す
工程までは、図４（Ａ）〜（Ｃ）に示す従来の場合と同
じであるので、レジストマスク６をレジスト剥離液を用
いて剥離した後の工程から説明する。この場合、図３
（Ｂ）に示すように、チャネル保護膜５下以外の領域に
おけるシリコン層４の表面が露出した状態で、レジスト
マスク６をレジスト剥離液を用いて剥離するので、チャ
ネル保護膜５下以外の領域におけるシリコン層４の表面
にはレジストの成分である有機物の汚染層７が形成され
る。そこで、次に、酸素プラズマ処理により汚染層７を
除去する。この場合、酸素プラズマ処理であるので、レ
ジストの成分である有機物は分解され、シリコン層４の
表面に有機汚染層が形成されることはないが、図３
（Ｄ）に示すように、シリコン層４の表面にシリコン酸
化膜４ａが形成される。
方法に適用した場合の第３実施形態について、図３を参
照して説明する。この場合、図３（Ａ）〜（Ｃ）に示す
工程までは、図４（Ａ）〜（Ｃ）に示す従来の場合と同
じであるので、レジストマスク６をレジスト剥離液を用
いて剥離した後の工程から説明する。この場合、図３
（Ｂ）に示すように、チャネル保護膜５下以外の領域に
おけるシリコン層４の表面が露出した状態で、レジスト
マスク６をレジスト剥離液を用いて剥離するので、チャ
ネル保護膜５下以外の領域におけるシリコン層４の表面
にはレジストの成分である有機物の汚染層７が形成され
る。そこで、次に、酸素プラズマ処理により汚染層７を
除去する。この場合、酸素プラズマ処理であるので、レ
ジストの成分である有機物は分解され、シリコン層４の
表面に有機汚染層が形成されることはないが、図３
（Ｄ）に示すように、シリコン層４の表面にシリコン酸
化膜４ａが形成される。
【００１９】次に、フッ酸やフッ化アンモン等のエッチ
ング液を用いてエッチングを行うことにより、シリコン
酸化膜４ａを除去する。この場合、シリコン酸化膜４ａ
は有機物を含まないものであるので完全に除去され、こ
の除去により露出されたシリコン層４の表面が本来の高
撥水性を示すことになる。ちなみに、フッ化アンモンに
よるエッチング処理時間が３０〜６０秒程度であると、
シリコン層４の表面に対する純水の接触角が６３〜６５
°程度となった。次に、シリコン層４の表面等に残存す
るエッチング液を除去するために純水で洗浄する。次
に、シリコン層４の表面等に残存する純水を除去するた
めにスピンドライ法やエアーナイフ法により乾燥する。
この場合、シリコン層４の表面は本来の高撥水性を示す
ので、ウォータマークが発生することはない。以下、図
３（Ｅ）に示す工程となるが、この工程は図４（Ｅ）に
示す従来の場合と同じであるので、その説明を省略す
る。
ング液を用いてエッチングを行うことにより、シリコン
酸化膜４ａを除去する。この場合、シリコン酸化膜４ａ
は有機物を含まないものであるので完全に除去され、こ
の除去により露出されたシリコン層４の表面が本来の高
撥水性を示すことになる。ちなみに、フッ化アンモンに
よるエッチング処理時間が３０〜６０秒程度であると、
シリコン層４の表面に対する純水の接触角が６３〜６５
°程度となった。次に、シリコン層４の表面等に残存す
るエッチング液を除去するために純水で洗浄する。次
に、シリコン層４の表面等に残存する純水を除去するた
めにスピンドライ法やエアーナイフ法により乾燥する。
この場合、シリコン層４の表面は本来の高撥水性を示す
ので、ウォータマークが発生することはない。以下、図
３（Ｅ）に示す工程となるが、この工程は図４（Ｅ）に
示す従来の場合と同じであるので、その説明を省略す
る。
【００２０】なお、上記実施形態では、この発明を、成
膜したアモルファスシリコン層からなるシリコン層４を
備えた薄膜トランジスタの製造方法に適用した場合につ
いて説明したが、これに限らず、成膜したポリシリコン
層からなるシリコン層４を備えた薄膜トランジスタの製
造方法にも適用することができる。また、シリコンウェ
ハを用いた半導体装置の製造方法にも適用することがで
きる。
膜したアモルファスシリコン層からなるシリコン層４を
備えた薄膜トランジスタの製造方法に適用した場合につ
いて説明したが、これに限らず、成膜したポリシリコン
層からなるシリコン層４を備えた薄膜トランジスタの製
造方法にも適用することができる。また、シリコンウェ
ハを用いた半導体装置の製造方法にも適用することがで
きる。
【００２１】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、薄膜下以外の領域におけるシリコン層の表
面にシリコン酸化膜を形成してからレジストマスクを剥
離しているので、レジストマスクの剥離時にシリコン酸
化膜の表面に汚染層が形成されず、このためシリコン酸
化膜の除去により露出されたシリコン層の表面が本来の
高撥水性を示し、この結果ウォータマークが発生しない
ようにすることができる。請求項３記載の発明によれ
ば、酸素プラズマ処理を行いフルアッシングによりレジ
ストマスクを除去しており、このためシリコン層の表面
に汚染層が形成されることがないので、シリコン層の表
面が本来の高撥水性を示し、この結果ウォータマークが
発生しないようにすることができる。請求項５記載の発
明によれば、酸素プラズマ処理によりレジストマスクの
剥離時にシリコン層の表面に形成された汚染層を除去し
ているので、汚染層の除去により露出されたシリコン層
の表面が本来の高撥水性を示し、この結果ウォータマー
クが発生しないようにすることができる。
明によれば、薄膜下以外の領域におけるシリコン層の表
面にシリコン酸化膜を形成してからレジストマスクを剥
離しているので、レジストマスクの剥離時にシリコン酸
化膜の表面に汚染層が形成されず、このためシリコン酸
化膜の除去により露出されたシリコン層の表面が本来の
高撥水性を示し、この結果ウォータマークが発生しない
ようにすることができる。請求項３記載の発明によれ
ば、酸素プラズマ処理を行いフルアッシングによりレジ
ストマスクを除去しており、このためシリコン層の表面
に汚染層が形成されることがないので、シリコン層の表
面が本来の高撥水性を示し、この結果ウォータマークが
発生しないようにすることができる。請求項５記載の発
明によれば、酸素プラズマ処理によりレジストマスクの
剥離時にシリコン層の表面に形成された汚染層を除去し
ているので、汚染層の除去により露出されたシリコン層
の表面が本来の高撥水性を示し、この結果ウォータマー
クが発生しないようにすることができる。
【図１】（Ａ）〜（Ｅ）はそれぞれこの発明を適用した
薄膜トランジスタの製造方法の第１実施形態における各
製造工程を示す断面図。
薄膜トランジスタの製造方法の第１実施形態における各
製造工程を示す断面図。
【図２】（Ａ）〜（Ｅ）はそれぞれこの発明を適用した
薄膜トランジスタの製造方法の第２実施形態における各
製造工程を示す断面図。
薄膜トランジスタの製造方法の第２実施形態における各
製造工程を示す断面図。
【図３】（Ａ）〜（Ｅ）はそれぞれこの発明を適用した
薄膜トランジスタの製造方法の第３実施形態における各
製造工程を示す断面図。
薄膜トランジスタの製造方法の第３実施形態における各
製造工程を示す断面図。
【図４】（Ａ）〜（Ｅ）はそれぞれ従来の薄膜トランジ
スタの製造方法の一例における各製造工程を示す断面
図。
スタの製造方法の一例における各製造工程を示す断面
図。
【図５】純水の接触角を説明するために示す図。
１ ガラス基板 ４ シリコン層 ４ａ シリコン酸化膜 ５ チャネル保護膜 ６ レジストマスク
Claims (7)
- 【請求項１】 シリコン層上に形成された薄膜をレジス
トマスクをマスクとしてエッチングして前記レジストマ
スク下に前記薄膜を残存させ、前記薄膜下以外の領域に
おける前記シリコン層の表面にシリコン酸化膜を形成し
た上、前記レジストマスクを剥離し、この後前記シリコ
ン酸化膜を除去することを特徴とする半導体装置の製造
方法。 - 【請求項２】 請求項１記載の発明において、前記シリ
コン酸化膜は酸素プラズマ処理により形成することを特
徴とする半導体装置の製造方法。 - 【請求項３】 シリコン層上に形成された薄膜をレジス
トマスクをマスクとしてエッチングして前記レジストマ
スク下に前記薄膜を残存させ、次いで酸素プラズマ処理
を行いフルアッシングにより前記レジストマスクを除去
することを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３記載の発明において、前記レジ
ストマスクを除去した後、前記シリコン層の表面に形成
されたシリコン酸化膜を除去する工程を有することを特
徴とする半導体装置の製造方法。 - 【請求項５】 シリコン層上に形成された薄膜をレジス
トマスクをマスクとしてエッチングして前記レジストマ
スク下に前記薄膜を残存させ、次いで前記レジストマス
クを剥離した上、酸素プラズマ処理により前記レジスト
マスクの剥離時に前記シリコン層の表面に形成された汚
染層を除去することを特徴とする半導体装置の製造方
法。 - 【請求項６】 請求項５記載の発明において、前記汚染
層を除去した後、前記シリコン層の表面に形成されたシ
リコン酸化膜を除去する工程を有することを特徴とする
半導体装置の製造方法。 - 【請求項７】 請求項１〜６のいずれかに記載の発明に
おいて、前記シリコン層は基板上に成膜されたアモルフ
ァスシリコン層またはポリシリコン層であることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21123897A JP3677956B2 (ja) | 1997-07-23 | 1997-07-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21123897A JP3677956B2 (ja) | 1997-07-23 | 1997-07-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140541A true JPH1140541A (ja) | 1999-02-12 |
| JP3677956B2 JP3677956B2 (ja) | 2005-08-03 |
Family
ID=16602583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21123897A Expired - Fee Related JP3677956B2 (ja) | 1997-07-23 | 1997-07-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3677956B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061760A1 (fr) * | 2000-02-15 | 2001-08-23 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication d'un transistor a couches minces, et ecran a cristaux liquides |
-
1997
- 1997-07-23 JP JP21123897A patent/JP3677956B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061760A1 (fr) * | 2000-02-15 | 2001-08-23 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication d'un transistor a couches minces, et ecran a cristaux liquides |
| US6716768B2 (en) | 2000-02-15 | 2004-04-06 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin-film transistor, and liquid-crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3677956B2 (ja) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001061760A1 (fr) | Procede de fabrication d'un transistor a couches minces, et ecran a cristaux liquides | |
| JP3677956B2 (ja) | 半導体装置の製造方法 | |
| JP3185732B2 (ja) | 基板表面金属汚染除去方法 | |
| JP2983356B2 (ja) | 半導体素子の製造方法 | |
| JP3543168B2 (ja) | 半導体装置の製造方法 | |
| JPH11233780A (ja) | 半導体素子の製造方法と液晶表示パネル | |
| KR100301250B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JP3413098B2 (ja) | ドライエッチ基板の表面処理方法および装置 | |
| US6667243B1 (en) | Etch damage repair with thermal annealing | |
| KR100460801B1 (ko) | 반도체소자제조방법 | |
| JP2000195848A (ja) | 半導体装置の製造方法 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100507279B1 (ko) | 액정표시장치의 제조방법 | |
| US6706612B2 (en) | Fabrication method for shallow trench isolation | |
| JPH1064841A (ja) | 半導体装置の製造方法 | |
| KR100425999B1 (ko) | 반도체 소자의 비아홀 린스 방법 | |
| KR100468705B1 (ko) | 집적 회로 장치의 상이한 두께를 가지는 게이트 산화막 구조 형성 방법 | |
| KR100256261B1 (ko) | 반도체장치제조방법 | |
| JP3065726B2 (ja) | 半導体装置の製造方法 | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05291295A (ja) | 薄膜トランジスタの製造方法 | |
| KR100205096B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| JP2001308342A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JPH09270420A (ja) | 半導体装置の製造方法 | |
| KR20090037122A (ko) | 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040909 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041124 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050117 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050308 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |