JP2002076078A - 基板付着物質の評価方法 - Google Patents
基板付着物質の評価方法Info
- Publication number
- JP2002076078A JP2002076078A JP2000253044A JP2000253044A JP2002076078A JP 2002076078 A JP2002076078 A JP 2002076078A JP 2000253044 A JP2000253044 A JP 2000253044A JP 2000253044 A JP2000253044 A JP 2000253044A JP 2002076078 A JP2002076078 A JP 2002076078A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- evaluating
- substance
- solution
- attached
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 基板付着物質の評価方法において、基板の端
面及び裏面に付着した物質の量を正確に測定すること。 【解決手段】 基板Ｗの端面Ｔ及び裏面Ｒに付着した物
質を評価する方法であって、前記基板の表面だけを保護
体Ｐで覆う表面保護工程と、前記基板の材料を溶解可能
な溶液Ｌに、前記保護体を付けた基板を浸けるエッチン
グ工程と、該エッチング工程後に前記溶液中に含まれる
物質の濃度を測定する分析工程とを有する。
面及び裏面に付着した物質の量を正確に測定すること。 【解決手段】 基板Ｗの端面Ｔ及び裏面Ｒに付着した物
質を評価する方法であって、前記基板の表面だけを保護
体Ｐで覆う表面保護工程と、前記基板の材料を溶解可能
な溶液Ｌに、前記保護体を付けた基板を浸けるエッチン
グ工程と、該エッチング工程後に前記溶液中に含まれる
物質の濃度を測定する分析工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば表面にＳｉ
Ｇｅ（シリコンゲルマニウム）を成膜した半導体基板の
端面及び裏面に付着したＧｅの量を分析する基板付着物
質の評価方法に関する。
Ｇｅ（シリコンゲルマニウム）を成膜した半導体基板の
端面及び裏面に付着したＧｅの量を分析する基板付着物
質の評価方法に関する。
【０００２】
【従来の技術】半導体デバイスの製造プロセスでは、Ｓ
ｉ（シリコン）ウェーハ上にＳｉＧｅの半導体薄膜をエ
ピタキシャル成長する場合があるが、この際に、基板表
面だけでなく、端面や裏面にＳｉＧｅが回り込んで成膜
されてしまうことがある。このように成膜された半導体
基板を後工程で処理を行う際に、基板の端面及び裏面に
付着したＧｅが、基板表面に形成された絶縁膜（ＳｉＯ
2等）に不純物として混入し、絶縁膜の絶縁耐圧を低下
させてしまうことが知られている。
ｉ（シリコン）ウェーハ上にＳｉＧｅの半導体薄膜をエ
ピタキシャル成長する場合があるが、この際に、基板表
面だけでなく、端面や裏面にＳｉＧｅが回り込んで成膜
されてしまうことがある。このように成膜された半導体
基板を後工程で処理を行う際に、基板の端面及び裏面に
付着したＧｅが、基板表面に形成された絶縁膜（ＳｉＯ
2等）に不純物として混入し、絶縁膜の絶縁耐圧を低下
させてしまうことが知られている。
【０００３】このため、ＳｉＧｅ成膜後における半導体
基板の端面及び裏面にどの程度のＧｅが存在するかを正
確に把握することは、成膜工程及び後工程の評価におい
て重要である。従来、表面以外に付着した不純物の評価
方法として、例えば、特開平１０−９２８８９号公報に
記載された方法がある。この技術は、基板の端面（面取
り面）を回収液の液滴に浸けて、その液滴中の不純物の
分析を行うものである。
基板の端面及び裏面にどの程度のＧｅが存在するかを正
確に把握することは、成膜工程及び後工程の評価におい
て重要である。従来、表面以外に付着した不純物の評価
方法として、例えば、特開平１０−９２８８９号公報に
記載された方法がある。この技術は、基板の端面（面取
り面）を回収液の液滴に浸けて、その液滴中の不純物の
分析を行うものである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の評価技術では、以下のような課題が残されている。
すなわち、上記従来の評価方法は、基板の端面に付着し
た不純物を分析するものであって、裏面側に付着した不
純物を分析するものではなく、表面以外、すなわち端面
及び裏面の両方に付着したＧｅ等の不純物を定量的に正
確に測定する手段が従来は確立されていなかった。
来の評価技術では、以下のような課題が残されている。
すなわち、上記従来の評価方法は、基板の端面に付着し
た不純物を分析するものであって、裏面側に付着した不
純物を分析するものではなく、表面以外、すなわち端面
及び裏面の両方に付着したＧｅ等の不純物を定量的に正
確に測定する手段が従来は確立されていなかった。
【０００５】本発明は、前述の課題に鑑みてなされたも
ので、基板の端面及び裏面に付着した物質の量を正確に
測定することができる基板付着物質の評価方法を提供す
ることを目的とする。
ので、基板の端面及び裏面に付着した物質の量を正確に
測定することができる基板付着物質の評価方法を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明は、前記課題を解
決するために以下の構成を採用した。すなわち、本発明
の基板付着物質の評価方法は、基板の端面及び裏面に付
着した物質（基板付着物質）を評価する方法であって、
前記基板の表面だけを保護体で覆う表面保護工程と、前
記基板の材料を溶解可能な溶液に、前記保護体を付けた
基板を浸けるエッチング工程と、該エッチング工程後に
前記溶液中に含まれる物質の濃度を測定する分析工程と
を有することを特徴とする。
決するために以下の構成を採用した。すなわち、本発明
の基板付着物質の評価方法は、基板の端面及び裏面に付
着した物質（基板付着物質）を評価する方法であって、
前記基板の表面だけを保護体で覆う表面保護工程と、前
記基板の材料を溶解可能な溶液に、前記保護体を付けた
基板を浸けるエッチング工程と、該エッチング工程後に
前記溶液中に含まれる物質の濃度を測定する分析工程と
を有することを特徴とする。
【０００７】この基板付着物質の評価方法では、表面保
護工程において基板の表面を保護体で覆って保護するの
で、エッチング工程において保護体を付けた基板を溶液
中に浸けると基板表面以外の端面及び裏面がエッチング
される。そして、分析工程において、この溶液中の物質
の濃度を測定することにより、エッチングされて基板材
料と共に溶解した付着物質（表面以外に付着していた物
質）を定量的に求めることができる。
護工程において基板の表面を保護体で覆って保護するの
で、エッチング工程において保護体を付けた基板を溶液
中に浸けると基板表面以外の端面及び裏面がエッチング
される。そして、分析工程において、この溶液中の物質
の濃度を測定することにより、エッチングされて基板材
料と共に溶解した付着物質（表面以外に付着していた物
質）を定量的に求めることができる。
【０００８】また、本発明の基板付着物質の評価方法
は、前記表面保護工程において、前記基板の表面が鏡面
であるとき、表面が鏡面である板状の前記保護体と互い
の鏡面同士を張り合わせて接合体を形成することが好ま
しい。すなわち、この基板付着物質の評価方法では、基
板の鏡面と保護体の鏡面とを互いに接触させ、軽く圧着
（吸着）させることにより張り合わされ、汚染物質の原
因となる接着剤や治具等が不要になり、基板表面を容易
にカバーすることができる。
は、前記表面保護工程において、前記基板の表面が鏡面
であるとき、表面が鏡面である板状の前記保護体と互い
の鏡面同士を張り合わせて接合体を形成することが好ま
しい。すなわち、この基板付着物質の評価方法では、基
板の鏡面と保護体の鏡面とを互いに接触させ、軽く圧着
（吸着）させることにより張り合わされ、汚染物質の原
因となる接着剤や治具等が不要になり、基板表面を容易
にカバーすることができる。
【０００９】また、本発明の基板付着物質の評価方法
は、前記基板が、成膜処理、不純物注入処理又は熱処理
を行った後の半導体基板である場合に好適である。すな
わち、半導体基板の表面に成膜処理を施すと、端面及び
裏面側にまで回り込んで成膜が行われる場合があり、イ
オン注入等の不純物注入処理又はＲＴＡ等の熱処理を施
したときは、ホルダー、ボートやサセプタ等から不純物
が基板の端面及び裏面に付着する場合があり、本発明の
基板付着物質の評価方法によれば、正確に端面及び裏面
に付着している特定の不純物を定量的に評価することが
できる。
は、前記基板が、成膜処理、不純物注入処理又は熱処理
を行った後の半導体基板である場合に好適である。すな
わち、半導体基板の表面に成膜処理を施すと、端面及び
裏面側にまで回り込んで成膜が行われる場合があり、イ
オン注入等の不純物注入処理又はＲＴＡ等の熱処理を施
したときは、ホルダー、ボートやサセプタ等から不純物
が基板の端面及び裏面に付着する場合があり、本発明の
基板付着物質の評価方法によれば、正確に端面及び裏面
に付着している特定の不純物を定量的に評価することが
できる。
【００１０】さらに、本発明の基板付着物質の評価方法
は、前記基板が、表面にＳｉＧｅを成膜処理したＳｉ基
板であり、前記保護体をＳｉ基板とし、前記溶液をフッ
酸と硝酸との混合液とし、前記分析工程として、前記溶
液中のＧｅの濃度を測定する技術が採用される。すなわ
ち、この基板付着物質の評価方法では、Ｓｉ基板にＳｉ
Ｇｅを成膜した際に、Ｓｉ基板を保護体として張り付
け、さらにＳｉを溶解可能な溶液としてフッ硝酸を用い
て基板の端面及び裏面全体を若干溶かすことで、付着し
ているＧｅを溶液中に全て落とし、そして溶液中のＧｅ
濃度を測定することで、端面及び裏面に付着したＳｉＧ
ｅのＧｅの量を正確に評価することができる。
は、前記基板が、表面にＳｉＧｅを成膜処理したＳｉ基
板であり、前記保護体をＳｉ基板とし、前記溶液をフッ
酸と硝酸との混合液とし、前記分析工程として、前記溶
液中のＧｅの濃度を測定する技術が採用される。すなわ
ち、この基板付着物質の評価方法では、Ｓｉ基板にＳｉ
Ｇｅを成膜した際に、Ｓｉ基板を保護体として張り付
け、さらにＳｉを溶解可能な溶液としてフッ硝酸を用い
て基板の端面及び裏面全体を若干溶かすことで、付着し
ているＧｅを溶液中に全て落とし、そして溶液中のＧｅ
濃度を測定することで、端面及び裏面に付着したＳｉＧ
ｅのＧｅの量を正確に評価することができる。
【００１１】
【発明の実施の形態】以下、本発明に係る基板付着物質
の評価方法の一実施形態を、図１を参照しながら説明す
る。
の評価方法の一実施形態を、図１を参照しながら説明す
る。
【００１２】本実施形態は、枚葉式ＣＶＤ炉にて、図１
の（ａ）に示すように、直径１５０ｍｍのＳｉ基板ＳＩ
の表面ＳにＧｅ混晶比０．１５のＳｉＧｅを４０ｎｍ成
膜し、さらにＳｉを２０ｎｍ成膜して薄膜ＳＧを形成し
たＳｉＧｅ基板Ｗの端面Ｔ及び裏面Ｒに付着したＧｅの
量を評価する方法である。なお、Ｓｉ基板ＳＩの表面Ｓ
は、予め鏡面研磨されている。まず、溶解皿１に溶解用
の溶液Ｌを入れる。この溶液Ｌは、ＨＦ（フッ酸）：Ｈ
ＮＯ3（硝酸）＝１：１の割合でＨＦとＨＮＯ3とを混合
したフッ硝酸である。
の（ａ）に示すように、直径１５０ｍｍのＳｉ基板ＳＩ
の表面ＳにＧｅ混晶比０．１５のＳｉＧｅを４０ｎｍ成
膜し、さらにＳｉを２０ｎｍ成膜して薄膜ＳＧを形成し
たＳｉＧｅ基板Ｗの端面Ｔ及び裏面Ｒに付着したＧｅの
量を評価する方法である。なお、Ｓｉ基板ＳＩの表面Ｓ
は、予め鏡面研磨されている。まず、溶解皿１に溶解用
の溶液Ｌを入れる。この溶液Ｌは、ＨＦ（フッ酸）：Ｈ
ＮＯ3（硝酸）＝１：１の割合でＨＦとＨＮＯ3とを混合
したフッ硝酸である。
【００１３】〔表面保護工程〕また、ＳｉＧｅ基板Ｗの
表面Ｓに保護板として表面Ｓが鏡面研磨されたＳｉ基板
（保護体）Ｐを載せて軽く押え、張り合わせて接合体２
とする。このとき、ＳｉＧｅ基板Ｗの表面ＳとＳｉ基板
Ｐの表面Ｓとが互いに鏡面同士であるので、吸着しあう
ことになる。なお、Ｓｉ基板Ｐは、成膜処理等を施さな
い清純なＳｉ基板である。
表面Ｓに保護板として表面Ｓが鏡面研磨されたＳｉ基板
（保護体）Ｐを載せて軽く押え、張り合わせて接合体２
とする。このとき、ＳｉＧｅ基板Ｗの表面ＳとＳｉ基板
Ｐの表面Ｓとが互いに鏡面同士であるので、吸着しあう
ことになる。なお、Ｓｉ基板Ｐは、成膜処理等を施さな
い清純なＳｉ基板である。
【００１４】〔エッチング工程〕次に、この接合体２
を、裏面Ｒ側を下にして溶解皿１内の溶液Ｌに入れる。
なお、本実施形態では、成膜した薄膜ＳＧの膜厚以上を
エッチングするように約２０秒間エッチングする。この
とき、ＳｉＧｅ基板Ｗの表面Ｓは、Ｓｉ基板Ｐで保護さ
れているため、端面Ｔや裏面Ｒに付着しているＳｉＧｅ
が溶液Ｌ中に溶解する。
を、裏面Ｒ側を下にして溶解皿１内の溶液Ｌに入れる。
なお、本実施形態では、成膜した薄膜ＳＧの膜厚以上を
エッチングするように約２０秒間エッチングする。この
とき、ＳｉＧｅ基板Ｗの表面Ｓは、Ｓｉ基板Ｐで保護さ
れているため、端面Ｔや裏面Ｒに付着しているＳｉＧｅ
が溶液Ｌ中に溶解する。
【００１５】上記エッチング終了後、ＳｉＧｅ基板Ｗを
溶解皿１から取り出し、さらに溶解皿１内の溶液Ｌを２
００ｍｌテフロン（登録商標）ビーカーに移入する。次
に、上記テフロンビーカー内に硫酸（１＋１（濃硫酸：
水＝１：１））４ｍｌを添加し、加熱して溶液Ｌ中に溶
解しているＳｉをＳｉＦ4として揮散・除去する。さら
に、硫酸白煙が生じるまで加熱を続け、完全にＨＦ分を
除く。 〔分析工程〕そして、テフロンビーカー内の溶液ＬのＧ
ｅ濃度を、ＩＣＰ−ＡＥＳ（誘導結合プラズマ発光分析
法（測定波長２６５．１１８ｎｍ、２次線利用））にて
測定する。
溶解皿１から取り出し、さらに溶解皿１内の溶液Ｌを２
００ｍｌテフロン（登録商標）ビーカーに移入する。次
に、上記テフロンビーカー内に硫酸（１＋１（濃硫酸：
水＝１：１））４ｍｌを添加し、加熱して溶液Ｌ中に溶
解しているＳｉをＳｉＦ4として揮散・除去する。さら
に、硫酸白煙が生じるまで加熱を続け、完全にＨＦ分を
除く。 〔分析工程〕そして、テフロンビーカー内の溶液ＬのＧ
ｅ濃度を、ＩＣＰ−ＡＥＳ（誘導結合プラズマ発光分析
法（測定波長２６５．１１８ｎｍ、２次線利用））にて
測定する。
【００１６】このようにして、ＳｉＧｅ基板Ｗの端面Ｔ
及び裏面Ｒに付着したＧｅの量を測定したところ、２４
μｇが検出された。なお、同一ＳｉＧｅ基板Ｗについ
て、もう一度上記エッチングを行って同様に測定した結
果、Ｇｅが１μｇ検出された。したがって、最初のエッ
チングにより９４％程度のＧｅが回収されることがわか
る。また、同様の評価方法を複数の試料で行ったとこ
ろ、Ｇｅ濃度が２４．０±０．２μｇであり、測定誤差
が小さく高い再現性をもってＧｅが検出された。
及び裏面Ｒに付着したＧｅの量を測定したところ、２４
μｇが検出された。なお、同一ＳｉＧｅ基板Ｗについ
て、もう一度上記エッチングを行って同様に測定した結
果、Ｇｅが１μｇ検出された。したがって、最初のエッ
チングにより９４％程度のＧｅが回収されることがわか
る。また、同様の評価方法を複数の試料で行ったとこ
ろ、Ｇｅ濃度が２４．０±０．２μｇであり、測定誤差
が小さく高い再現性をもってＧｅが検出された。
【００１７】したがって、本実施形態では、表面保護工
程において、ＳｉＧｅ基板Ｗの表面ＳにＳｉ基板Ｐを張
り合わせて保護するので、エッチング工程において、接
合体２を溶液Ｌ中に浸けると表面Ｓ以外の端面Ｔ及び裏
面Ｒがエッチングされ、分析工程において、この溶液Ｌ
中のＧｅ濃度を測定することにより、端面Ｔ及び裏面Ｒ
に付着していたＧｅを定量的にかつ正確に求めることが
できる。
程において、ＳｉＧｅ基板Ｗの表面ＳにＳｉ基板Ｐを張
り合わせて保護するので、エッチング工程において、接
合体２を溶液Ｌ中に浸けると表面Ｓ以外の端面Ｔ及び裏
面Ｒがエッチングされ、分析工程において、この溶液Ｌ
中のＧｅ濃度を測定することにより、端面Ｔ及び裏面Ｒ
に付着していたＧｅを定量的にかつ正確に求めることが
できる。
【００１８】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば、上記実施形態では、Ｓｉ基板ＳＩの表面Ｓ上にＳ
ｉＧｅ及びＳｉの薄膜ＳＧを形成する成膜処理の際に、
端面Ｔ及び裏面Ｒに付着したＧｅを定量分析したが、他
の物質の付着について評価する方法に適用しても構わな
い。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば、上記実施形態では、Ｓｉ基板ＳＩの表面Ｓ上にＳ
ｉＧｅ及びＳｉの薄膜ＳＧを形成する成膜処理の際に、
端面Ｔ及び裏面Ｒに付着したＧｅを定量分析したが、他
の物質の付着について評価する方法に適用しても構わな
い。
【００１９】すなわち、他の成膜処理として、Ｓｉ等の
半導体薄膜のエピタキシャル成長、、ＳｉＯ2等の絶縁
膜や誘電体膜等の成膜処理、Ｓｉウェーハ裏面にＰｏｌ
ｙ−Ｓｉ膜を成膜する処理、他のＣＶＤやＰＶＤによる
成膜等に適用してもよい。また、不純物注入処理とし
て、Ｂ（ボロン）やＰ（リン）等の不純物のイオン注入
処理、又は熱処理として、不純物の熱拡散処理やＲＴＡ
等のアニール処理等に適用してもよい。
半導体薄膜のエピタキシャル成長、、ＳｉＯ2等の絶縁
膜や誘電体膜等の成膜処理、Ｓｉウェーハ裏面にＰｏｌ
ｙ−Ｓｉ膜を成膜する処理、他のＣＶＤやＰＶＤによる
成膜等に適用してもよい。また、不純物注入処理とし
て、Ｂ（ボロン）やＰ（リン）等の不純物のイオン注入
処理、又は熱処理として、不純物の熱拡散処理やＲＴＡ
等のアニール処理等に適用してもよい。
【００２０】なお、上記イオン注入処理では、ステンレ
スのホルダーから出たＦｅ（鉄）やＮｉ（ニッケル）等
がウェーハに付着する場合があり、また上記熱拡散で
も、ボートから出た汚染物質がウェーハに付着する場合
があり、これらの量を本発明により容易に評価すること
ができる。また、上記実施形態では、ＳｉＧｅ基板Ｗの
表面ＳにＳｉ基板Ｐを張り付けて保護したが、他のもの
で保護しても構わない。例えば、ＳｉＧｅ基板Ｗの表面
Ｓに溶液Ｌ（フッ硝酸）に溶けない保護膜（保護体）を
形成してもよい。なお、保護膜は、評価対象の物質（Ｇ
ｅ等）が含まれていない材質のものが好ましい。
スのホルダーから出たＦｅ（鉄）やＮｉ（ニッケル）等
がウェーハに付着する場合があり、また上記熱拡散で
も、ボートから出た汚染物質がウェーハに付着する場合
があり、これらの量を本発明により容易に評価すること
ができる。また、上記実施形態では、ＳｉＧｅ基板Ｗの
表面ＳにＳｉ基板Ｐを張り付けて保護したが、他のもの
で保護しても構わない。例えば、ＳｉＧｅ基板Ｗの表面
Ｓに溶液Ｌ（フッ硝酸）に溶けない保護膜（保護体）を
形成してもよい。なお、保護膜は、評価対象の物質（Ｇ
ｅ等）が含まれていない材質のものが好ましい。
【００２１】
【発明の効果】本発明によれば、以下の効果を奏する。
本発明の基板付着物質の評価方法では、基板の表面を保
護体で覆って保護するので、保護体を付けた基板を溶液
中に浸けると端面及び裏面がエッチングされ、この溶液
中の物質の濃度を測定することにより、端面及び裏面の
付着物質を定量的に求めることができる。これにより、
例えば、ＳｉＧｅ成膜処理におけるＧｅの端面及び裏面
への回り込み量を容易に把握でき、付着Ｇｅと半導体デ
バイスの特性（絶縁膜の絶縁耐圧等）との相関関係を正
確に評価することが可能になる。
本発明の基板付着物質の評価方法では、基板の表面を保
護体で覆って保護するので、保護体を付けた基板を溶液
中に浸けると端面及び裏面がエッチングされ、この溶液
中の物質の濃度を測定することにより、端面及び裏面の
付着物質を定量的に求めることができる。これにより、
例えば、ＳｉＧｅ成膜処理におけるＧｅの端面及び裏面
への回り込み量を容易に把握でき、付着Ｇｅと半導体デ
バイスの特性（絶縁膜の絶縁耐圧等）との相関関係を正
確に評価することが可能になる。
【図面の簡単な説明】
【図１】 本発明に係る基板付着物質の評価方法の一実
施形態において、評価方法を工程順に示す概略断面図で
ある。
施形態において、評価方法を工程順に示す概略断面図で
ある。
２ 接合体 Ｌ 溶液 Ｐ Ｓｉ基板（保護体） Ｒ ＳｉＧｅ基板の裏面 Ｓ ＳｉＧｅ基板の表面 Ｗ ＳｉＧｅ基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林部 豊 埼玉県大宮市北袋町１丁目297番地 三菱 マテリアル株式会社総合研究所内 (72)発明者 水嶋 一樹 埼玉県大宮市北袋町１丁目297番地 三菱 マテリアル株式会社総合研究所内 Ｆターム(参考） 4M106 AA01 AA10 BA12 CA41 DB01 DB30 5F043 AA01 AA08 BB12 CC20 DD12
Claims (4)
- 【請求項１】 基板の端面及び裏面に付着した物質を評
価する方法であって、 前記基板の表面だけを保護体で覆う表面保護工程と、 前記基板の材料を溶解可能な溶液に、前記保護体を付け
た基板を浸けるエッチング工程と、 該エッチング工程後に前記溶液中に含まれる物質の濃度
を測定する分析工程とを有することを特徴とする基板付
着物質の評価方法。 - 【請求項２】 請求項１記載の基板付着物質の評価方法
において、 前記表面保護工程は、前記基板の表面が鏡面であると
き、表面が鏡面である板状の前記保護体と互いの鏡面同
士を張り合わせて接合体を形成することを特徴とする基
板付着物質の評価方法。 - 【請求項３】 請求項１又は２記載の基板付着物質の評
価方法において、 前記基板は、成膜処理、不純物注入処理又は熱処理を行
った後の半導体基板であることを特徴とする基板付着物
質の評価方法。 - 【請求項４】 請求項３記載の基板付着物質の評価方法
において、 前記基板は、表面にＳｉＧｅを成膜処理したＳｉ基板で
あり、 前記保護体を、Ｓｉ基板とし、 前記溶液を、フッ酸と硝酸との混合液とし、 前記分析工程は、前記溶液中のＧｅの濃度を測定するこ
とを特徴とする基板付着物質の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000253044A JP2002076078A (ja) | 2000-08-23 | 2000-08-23 | 基板付着物質の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000253044A JP2002076078A (ja) | 2000-08-23 | 2000-08-23 | 基板付着物質の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076078A true JP2002076078A (ja) | 2002-03-15 |
Family
ID=18742198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000253044A Withdrawn JP2002076078A (ja) | 2000-08-23 | 2000-08-23 | 基板付着物質の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076078A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009222427A (ja) * | 2008-03-13 | 2009-10-01 | Fuji Electric Holdings Co Ltd | 合金の組成分析方法及び組成分析装置 |
-
2000
- 2000-08-23 JP JP2000253044A patent/JP2002076078A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009222427A (ja) * | 2008-03-13 | 2009-10-01 | Fuji Electric Holdings Co Ltd | 合金の組成分析方法及び組成分析装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8822242B2 (en) | Methods for monitoring the amount of metal contamination in a process | |
| US8859393B2 (en) | Methods for in-situ passivation of silicon-on-insulator wafers | |
| US8796116B2 (en) | Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods | |
| US7888265B2 (en) | Method for assaying copper in silicon wafers | |
| WO2014152510A1 (en) | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness | |
| JP2014508405A5 (ja) | ||
| US8729673B1 (en) | Structured wafer for device processing | |
| US5953620A (en) | Method for fabricating a bonded SOI wafer | |
| JP2002076078A (ja) | 基板付着物質の評価方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JPH10308355A (ja) | 半導体基板の製造方法 | |
| JPH0964133A (ja) | 半導体基板内部のＣｕ濃度の検出方法 | |
| JP2959352B2 (ja) | 半導体ウエーハの製造方法及びｓｉｍｓによる分析方法 | |
| JPS63127531A (ja) | 半導体装置の製造方法 | |
| JP3259386B2 (ja) | 汚染の評価方法 | |
| JP2847228B2 (ja) | 半導体治具材料の評価方法 | |
| JP2004063721A (ja) | シリコンウエーハのＮｉ汚染の評価方法 | |
| JP3807265B2 (ja) | 基板表面多層膜の層別分析方法 | |
| US20080196747A1 (en) | Molecular bonding method with cleaning with hydrofluoric acid in vapor phase and rinsing with deionized water | |
| JP2006228874A (ja) | 貼り合わせｓｏｉウェーハ表面金属不純物の評価方法 | |
| TW201013766A (en) | A method of dicing wafers to give high die strength | |
| Choi et al. | Wafer to wafer direct bonding using surfaces activated by hydrogen plasma treatment | |
| JPH0448628A (ja) | 半導体表面の不純物測定方法 | |
| JP2000058610A (ja) | 不純物濃度分布測定方法 | |
| JPH0982769A (ja) | シリコンウエーハ内部の不純物分析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |