JP2002071752A - Method and substrate for testing semiconductor element and method for manufacturing test substrate - Google Patents

Method and substrate for testing semiconductor element and method for manufacturing test substrate

Info

Publication number
JP2002071752A
JP2002071752A JP2001208391A JP2001208391A JP2002071752A JP 2002071752 A JP2002071752 A JP 2002071752A JP 2001208391 A JP2001208391 A JP 2001208391A JP 2001208391 A JP2001208391 A JP 2001208391A JP 2002071752 A JP2002071752 A JP 2002071752A
Authority
JP
Japan
Prior art keywords
test
electrode
semiconductor element
substrate
test substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001208391A
Other languages
Japanese (ja)
Other versions
JP3449997B2 (en
Inventor
Tsuneo Hamaguchi
恒夫 濱口
Kenji Toshida
賢二 利田
Goro Ideta
吾朗 出田
Mitsunori Ishizaki
光範 石崎
Osamu Hayashi
修 林
Susumu Hoshinouchi
進 星之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001208391A priority Critical patent/JP3449997B2/en
Publication of JP2002071752A publication Critical patent/JP2002071752A/en
Application granted granted Critical
Publication of JP3449997B2 publication Critical patent/JP3449997B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve the simplification of a test process and the reduction of testing cost. SOLUTION: The burn-in test of a semiconductor element is performed in such a state that the projected electrodes 12 of the test substrate 10 and the electrical connection electrode 3a of a semiconductor element 3 are bonded under heating and pressure and, when the semiconductor element 3 is peeled from the test substrate 10 after the test of the semiconductor element 3 is completed, the projected electrodes 12 are peeled from the test substrate 10 along with the semiconductor element 3 and the projected electrodes 12 are formed on the semiconductor element 3 to simultaneously perform the test of the semiconductor element 3 and the formation of the projected electrodes 12 to the semiconductor element 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は半導体素子のテスト方
法、そのテスト基板及びそのテスト基板の製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of testing a semiconductor device, a test board thereof, and a method of manufacturing the test board.

【0002】[0002]

【従来の技術】半導体素子は実装する前に、150℃の
加熱雰囲気中で機能テストを行い、欠陥/不具合を出さ
せるバーンインテストを実施する。半導体素子がパッケ
ージングされていれば、パッケージのリードをソケット
に挿入し、テストが可能であるが、パッケージされてい
ないベアチップと呼ばれる半導体素子をテストすること
は、半導体素子の電気接続用電極全部にテスト用のピン
を均一に接触させることは困難であるとされてきた。
2. Description of the Related Art Before mounting a semiconductor device, a function test is performed in a heating atmosphere at 150.degree. C., and a burn-in test for causing defects / defects is performed. If the semiconductor element is packaged, the package leads can be inserted into the socket and tested.However, testing an unpackaged semiconductor element called a bare chip can be performed on all the electrical connection electrodes of the semiconductor element. It has been difficult to achieve uniform contact of the test pins.

【0003】このようなことから、図14に示す方法が
開発されている(第34回SHM技術講演会予稿集、第
19〜23頁、塚田)。図14において、3は半導体素
子、40は高融点はんだ、41は低融点はんだ、42は
テスト配線、43はテスト基板を示す。a図において、
半導体素子3には高融点はんだ40が蒸着等で形成さ
れ、b図において、高融点はんだ40には低融点はんだ
41が積層される。つまり、溶融したはんだを有する容
器の底板に穴を設けておき、溶融はんだに空気などで圧
力を加え、容器の穴より押し出されたはんだを半導体素
子3の高融点はんだ40上に堆積することによって、低
融点はんだ41が高融点はんだ40上に形成される。そ
して、c図において、低融点はんだ41の下面をテスト
配線42先端部の上面に接合させる一方、テスト配線4
2の後端部に図外のソケットを接続し、加熱雰囲気中で
機能テストを行う。さらに、d図において、テスト後に
加熱して低融点はんだ41を溶融させ、半導体素子3を
テスト基板43のテスト配線42より取り外す。低融点
はんだ41はテスト基板43に残る。最後に、e図にお
いて、テストで良品と確認された半導体素子3の高融点
はんだ40上に、低融点はんだ41を再度形成し、この
良品の半導体素子3の実装に備える。
[0003] Under such circumstances, a method shown in FIG. 14 has been developed (Preprint of the 34th SHM Technical Conference, pp. 19-23, Tsukada). In FIG. 14, 3 is a semiconductor element, 40 is a high melting point solder, 41 is a low melting point solder, 42 is a test wiring, and 43 is a test board. In FIG.
A high melting point solder 40 is formed on the semiconductor element 3 by vapor deposition or the like, and a low melting point solder 41 is laminated on the high melting point solder 40 in FIG. That is, a hole is provided in the bottom plate of the container having the molten solder, pressure is applied to the molten solder with air or the like, and the solder extruded from the hole of the container is deposited on the high melting point solder 40 of the semiconductor element 3. The low melting point solder 41 is formed on the high melting point solder 40. In FIG. 3C, the lower surface of the low melting point solder 41 is joined to the upper surface of the tip of the test wiring 42 while the test wiring 4
2, a socket (not shown) is connected to the rear end, and a function test is performed in a heated atmosphere. Further, in FIG. 3D, after the test, the semiconductor element 3 is heated to melt the low melting point solder 41, and the semiconductor element 3 is removed from the test wiring 42 of the test board 43. The low melting point solder 41 remains on the test board 43. Finally, in FIG. 7E, a low-melting-point solder 41 is formed again on the high-melting-point solder 40 of the semiconductor element 3 which has been confirmed as a non-defective product in the test, and the semiconductor element 3 is prepared for mounting.

【0004】[0004]

【発明が解決しようとする課題】図14に示した従来の
半導体素子のテスト方法は突起電極が、それぞれ別々の
方法で形成された高融点はんだ40と低融点はんだ41
の2層で構成され、テスト後、低融点はんだ41を再度
形成しなければならず、工程が繁雑である第一の問題点
がある。高融点はんだ40上に、低融点はんだ41を形
成するため、2つのはんだの位置がずれ、微細な突起電
極が形成できない第ニの問題がある。
The conventional method for testing a semiconductor device shown in FIG. 14 uses a high melting point solder 40 and a low melting point solder 41 in which projecting electrodes are formed by different methods.
After the test, the low-melting-point solder 41 must be formed again, and there is a first problem that the process is complicated. Since the low-melting-point solder 41 is formed on the high-melting-point solder 40, there is a second problem in that the positions of the two solders are displaced and a fine bump electrode cannot be formed.

【0005】この発明は上記課題を解決するためになさ
れたもので、半導体素子のテスト方法とテスト基板及び
そのテスト基板の製造方法を提供することを目的とす
る。
The present invention has been made to solve the above problems, and has as its object to provide a method of testing a semiconductor device, a test substrate, and a method of manufacturing the test substrate.

【0006】[0006]

【課題を解決するための手段】請求項1に記載した第1
の発明に係る半導体素子のテスト方法は、テスト配線を
有するテスト基板に突起電極をそのテスト配線に電気的
に接続させて形成し、このテスト基板の突起電極に半導
体素子の電気接続用電極を接合し、この半導体素子を加
熱雰囲気中でテストし、このテスト終了後に半導体素子
をテスト基板より剥離することによってその半導体素子
の電気接続用電極が突起電極を供連れさせてテスト基板
から剥離するようにしたものである。
A first aspect of the present invention is the first aspect.
In the method for testing a semiconductor device according to the invention, a protruding electrode is formed on a test substrate having a test wiring by electrically connecting the protruding electrode to the test wiring, and an electrical connection electrode of the semiconductor device is bonded to the protruding electrode on the test substrate. Then, the semiconductor element is tested in a heating atmosphere, and after the test is completed, the semiconductor element is peeled off from the test substrate by detaching the semiconductor element from the test substrate so that the electrode for electrical connection of the semiconductor element accompanies the protruding electrode. It was done.

【0007】請求項2に記載した第3の発明に係る半導
体素子のテスト方法は、第1の発明に電気接続用電極に
供連れされてテスト基板から剥離された突起電極のテス
ト基板からの剥離部をエッチングする工程を付加したも
のである。
According to a second aspect of the present invention, there is provided a method for testing a semiconductor device according to the first aspect, wherein the protruding electrode peeled off from the test substrate by the electric connection electrode is peeled off from the test substrate. The step of etching the portion is added.

【0008】請求項3に記載した第3の発明に係る半導
体素子のテスト方法は第1の発明に電気接続用電極に供
連れされてテスト基板から剥離された突起電極のテスト
基板からの剥離部を研磨する工程を付加したものであ
る。
According to a third aspect of the present invention, there is provided a method for testing a semiconductor device according to the first aspect, wherein the protruding electrode peeled off from the test substrate by the electric connection electrode is separated from the test substrate. Is added to the polishing step.

【0009】請求項4に記載した第4の発明に係る半導
体素子のテスト基板は、突起電極とテスト配線とがテス
ト基板の表面に形成され、その突起電極がテスト配線の
端面に接続される構成としたものである。
According to a fourth aspect of the present invention, there is provided a test substrate for a semiconductor device, wherein a protruding electrode and a test wiring are formed on a surface of the test substrate, and the protruding electrode is connected to an end surface of the test wiring. It is what it was.

【0010】請求項5に記載した第5の発明に係る半導
体素子のテスト基板は、突起電極を除き、テスト基板の
表面に配置されたテスト配線が高分子樹脂で覆われ、こ
の高分子樹脂のテスト配線より外側がテスト基板の表面
に接合される構成としたものである。
According to a fifth aspect of the present invention, there is provided a test substrate for a semiconductor device, except that the test wiring disposed on the surface of the test substrate is covered with a polymer resin except for the protruding electrodes. The outer side of the test wiring is joined to the surface of the test substrate.

【0011】請求項6に記載した第6の発明に係る半導
体素子のテスト基板は、突起電極がめっきで形成される
構成としたものである。
A test substrate for a semiconductor device according to a sixth aspect of the present invention has a structure in which the protruding electrodes are formed by plating.

【0012】請求項7に記載した第7の発明に係る半導
体素子のテスト基板は、突起電極が積層された複数の金
属層で形成される構成としたものである。
According to a seventh aspect of the present invention, a test substrate for a semiconductor device according to the present invention has a configuration in which a projecting electrode is formed by a plurality of metal layers stacked.

【0013】請求項8に記載した第8の発明に係る半導
体素子のテスト基板は、突起電極とテスト配線とがテス
ト基板の表面に形成され、その突起電極がテスト配線に
テスト配線の厚さ以下の薄膜で接続される構成としたも
のである。
According to an eighth aspect of the present invention, in the test substrate for a semiconductor device, the protruding electrode and the test wiring are formed on the surface of the test substrate, and the protruding electrode is formed on the test wiring by a thickness equal to or less than the thickness of the test wiring. It is configured to be connected by a thin film.

【0014】請求項9に記載した第9の発明に係る半導
体素子のテスト基板は、テスト基板が可撓性を有する高
分子樹脂と金属を用いた導体とで構成されたものであ
る。
According to a ninth aspect of the present invention, in the test substrate for a semiconductor device, the test substrate is made of a flexible polymer resin and a conductor made of metal.

【0015】請求項10に記載した第10の発明に係る
半導体素子のテスト基板は、第24の発明の突起電極と
テスト基板との間に金薄膜が介在される構成としたもの
である。
According to a tenth aspect of the present invention, there is provided a test substrate for a semiconductor device, wherein a gold thin film is interposed between the bump electrode and the test substrate according to the twenty-fourth aspect.

【0016】請求項11に記載した第11の発明に係る
テスト基板の製造方法は、突起電極をテスト基板に形成
し、この突起電極の上部を研磨するものである。
According to an eleventh aspect of the present invention, in the method of manufacturing a test substrate, a protruding electrode is formed on the test substrate, and an upper portion of the protruding electrode is polished.

【0017】[0017]

【作用】第1の発明の半導体素子のテスト方法は、テス
ト終了後に、半導体素子をテスト基板から剥離すると、
突起電極が半導体素子に供連れしてテスト基板から剥離
し、半導体素子に突起電極が形成される。つまり、半導
体素子のテストと半導体素子への突起電極形成とが同時
に行われるため、テスト工程が簡略化され、テストのコ
ストが低減する。
The method for testing a semiconductor device according to the first aspect of the present invention includes the steps of:
The protruding electrode is carried along with the semiconductor element and peeled off from the test substrate, and the protruding electrode is formed on the semiconductor element. That is, since the test of the semiconductor element and the formation of the protruding electrodes on the semiconductor element are performed simultaneously, the test process is simplified, and the cost of the test is reduced.

【0018】第2の発明の半導体素子のテスト方法は、
半導体素子とともに突起電極をテスト基板から剥離後、
突起電極の先端部をエッチングするので、突起電極の表
面が清浄になり、半導体素子の配線基板への接続がよく
なる。
A method for testing a semiconductor device according to a second aspect of the present invention
After peeling off the protruding electrode from the test substrate together with the semiconductor element,
Since the tip of the protruding electrode is etched, the surface of the protruding electrode is cleaned, and the connection of the semiconductor element to the wiring board is improved.

【0019】第3の発明の半導体素子のテスト方法は、
半導体素子とともに突起電極をテスト基板から剥離後、
突起電極の先端部を研磨するので、突起電極の高さが揃
い、半導体素子の配線基板への接続がよくなる。
According to a third aspect of the present invention, there is provided a method for testing a semiconductor device.
After peeling off the protruding electrode from the test substrate together with the semiconductor element,
Since the tip of the protruding electrode is polished, the height of the protruding electrode is uniform, and the connection of the semiconductor element to the wiring board is improved.

【0020】第4の発明のテスト基板は、突起電極がテ
スト基板の絶縁体上に形成され、その突起電極がテスト
配線の端面で接続するので、突起電極とテスト基板との
密着力が突起電極と半導体素子との密着力よりも小さく
なり、テスト後における半導体素子のテスト基板からの
剥離が容易となり、半導体素子への突起電極形成も確実
になる。
In the test substrate according to the fourth aspect of the present invention, since the protruding electrodes are formed on the insulator of the test substrate and the protruding electrodes are connected at the end surfaces of the test wiring, the adhesion between the protruding electrodes and the test substrate is reduced. It becomes smaller than the adhesive force between the semiconductor element and the semiconductor element, so that the semiconductor element can be easily separated from the test substrate after the test, and the formation of the protruding electrode on the semiconductor element is also ensured.

【0021】第5の発明のテスト基板は、高分子樹脂が
突起電極を除きテスト配線を覆い、高分子樹脂がテスト
配線を保持するので、半導体素子をテスト基板から剥離
する際、半導体素子への供連れによって突起電極がテス
ト基板から剥離するとき、テスト配線の剥離が防止され
る。
In the test board according to the fifth aspect of the invention, the polymer resin covers the test wiring except for the protruding electrodes, and the polymer resin holds the test wiring. When the protruding electrode peels off from the test substrate due to the accompanying, peeling of the test wiring is prevented.

【0022】第6の発明のテスト基板は、突起電極をめ
っきで形成するので、多種類の金属からなる突起電極が
容易に得られる。
In the test substrate according to the sixth aspect of the present invention, since the protruding electrodes are formed by plating, protruding electrodes made of various kinds of metals can be easily obtained.

【0023】第7の発明のテスト基板の製造方法は、突
起電極を複数の金属で構成するので、はんだ接合の外
に、金−金の熱拡散接合も可能となり、半導体素子の配
線基板との接続条件の幅が広がる。
In the method of manufacturing a test board according to the seventh aspect of the present invention, since the protruding electrodes are made of a plurality of metals, gold-gold heat diffusion bonding can be performed in addition to the solder bonding, and the semiconductor element can be connected to the wiring board. The range of connection conditions expands.

【0024】第8の発明のテスト基板は、突起電極とテ
スト配線とをテスト配線より薄い薄膜導体で接続するの
で、テスト配線を残して、突起電極の剥離が容易とな
る。
In the test board according to the eighth aspect of the present invention, the protruding electrode and the test wiring are connected by a thin film conductor thinner than the test wiring, so that the protruding electrode is easily peeled off while leaving the test wiring.

【0025】第9の発明のテスト基板は、テスト基板を
高分子樹脂と金属で構成するので、テスト基板が可撓性
を有し、突起電極を接続した後の半導体素子のテスト基
板からの剥離が容易になる。
In the test board according to the ninth aspect of the present invention, since the test board is made of a polymer resin and a metal, the test board has flexibility, and the semiconductor element is separated from the test board after connecting the protruding electrodes. Becomes easier.

【0026】第10の発明のテスト基板は、高分子樹脂
で構成されたテスト基板と突起電極との間に金を設ける
ので、突起電極とテスト基板との密着力が小さくなり、
半導体素子のテスト基板からの剥離が容易になる。
In the test substrate according to the tenth aspect of the present invention, since gold is provided between the test substrate made of a polymer resin and the protruding electrode, the adhesion between the protruding electrode and the test substrate is reduced.
Separation of the semiconductor element from the test substrate is facilitated.

【0027】第11の発明のテスト基板の製造方法は、
テスト基板に突起電極が形成された後、突起電極の上部
を研磨するので、突起電極の高さが揃い、半導体素子と
突起電極との均一な接続が行われる。
According to an eleventh aspect of the present invention, there is provided a
After the protruding electrodes are formed on the test substrate, the upper portions of the protruding electrodes are polished, so that the heights of the protruding electrodes are uniform and uniform connection between the semiconductor element and the protruding electrodes is performed.

【0028】[0028]

【実施例】以下、この発明の各実施例を図1乃至図14
を用い、前述の従来例と同一部分に同一符号を付して説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to FIGS.
In the following description, the same parts as those of the above-described conventional example are denoted by the same reference numerals.

【0029】実施例1.図1はこの発明の実施例1によ
る半導体素子のテスト方法に使用するテスト基板とテス
トを行うための半導体素子と分解した斜視図を示し、図
2はこの実施例1による半導体素子のテスト方法の断面
図を示し、図2のa図はテスト基板10上に突起電極1
2を形成した状態であり、図2のb図は突起電極12に
半導体素子3を接合した状態であり、図2のc図はテス
トを実施する状態であり、図2のd図は半導体素子3を
テスト基板10から剥離した状態である。図1におい
て、半導体素子3は物理的な素子形成プロセスを経たウ
エハから切り出されその一表面に信号伝送用および給電
用などの電気接続用電極3aが設けられたベアチップに
なっている。テスト基板10はセラミックで形成され、
このテスト基板10の一表面に半導体素子3の電気接続
用電極3aと同数のテスト配線10aがあらかじめ形成
され、各テスト配線10aのテスト基板10の左右縁に
延設された終端部はテスト基板10の左右縁に装着され
たコネクタ11と電気的に接続され、各テスト配線10
aの先端部のテスト基板10上には突起電極12が配置
され、これらの突起電極12は半導体素子3の電気接続
用電極3aと対向するように位置している。
Embodiment 1 FIG. 1 is an exploded perspective view showing a test substrate and a semiconductor element for performing a test used in a method for testing a semiconductor device according to a first embodiment of the present invention, and FIG. FIG. 2A is a cross-sectional view, and FIG.
2 is a state in which the semiconductor element 3 is bonded to the bump electrode 12, FIG. 2c is a state in which a test is performed, and FIG. 3 is a state where it is peeled off from the test substrate 10. In FIG. 1, a semiconductor element 3 is a bare chip that is cut out from a wafer that has undergone a physical element formation process and has one surface provided with electrical connection electrodes 3a for signal transmission and power supply. The test board 10 is formed of ceramic,
The same number of test wirings 10a as the number of the electrical connection electrodes 3a of the semiconductor element 3 are formed on one surface of the test substrate 10 in advance. Are electrically connected to the connectors 11 mounted on the left and right edges of the
The protruding electrodes 12 are arranged on the test substrate 10 at the tip end of “a”, and these protruding electrodes 12 are positioned so as to face the electrical connection electrodes 3 a of the semiconductor element 3.

【0030】上記半導体素子3のテスト方法を図2を用
いて説明する。a図に示すように、テスト配線10aが
形成されたテスト基板10には突起電極12の形成部分
が露出するようにレジストをパターニングした後、錫と
鉛をマスク蒸着し、加熱とレジスト除去とにより、突起
電極12を形成する。この形成された突起電極12はそ
の側面がテスト配線10aの先端面に接触されている。
次にb図に示すように、突起電極12上に半導体素子3
の電気接続用電極3aを突起電極12上面に接触させ、
加熱と加圧を行うことによって電気接続用電極3aを突
起電極12に接合する。そしてc図に示すように、テス
ト配線10aにコネクタ11を接続した状態で、半導体
素子3を150℃の加熱雰囲気中にさらし、コネクタ1
1から半導体素子3に通電し、半導体素子3のバーイン
テストを実施する。このバーインテストが終了したら、
半導体素子3をテスト基板10から引き剥がす。この半
導体素子3の引き剥がしにおいては、突起電極12と電
気接続用電極3aとが金属同士の接合で、突起電極12
とテスト基板10とが金属とセラミックとの接合である
ので、突起電極12の電気接続用電極3aとの密着力の
方が突起電極12のテスト基板10との密着力よりも大
きいため、d図に示すように、突起電極12が半導体素
子3と一体となってテスト基板10から剥離し、半導体
素子3がその電気接続用電極3aそれぞれに突起電極1
2を有する形態となる。この後、a図に示すように、テ
スト基板10に突起電極12を上記と同様な方法で新た
に形成した後、b図に示すように新たな半導体素子3を
突起電極12に接合して、c図に示すバーインテスト
と、d図に示す半導体素子3のテスト基板10からの剥
離とを順次経由することによって、半導体素子3のテス
トが繰り返される。
A test method of the semiconductor element 3 will be described with reference to FIG. As shown in FIG. 3A, a resist is patterned on the test substrate 10 on which the test wiring 10a is formed so that a portion where the protruding electrode 12 is formed is exposed. Then, tin and lead are vapor-deposited by mask, and heating and resist removal are performed. Then, the protruding electrodes 12 are formed. The side surface of the formed protruding electrode 12 is in contact with the tip end surface of the test wiring 10a.
Next, as shown in FIG.
The electrical connection electrode 3a of FIG.
The electric connection electrode 3 a is joined to the protruding electrode 12 by performing heating and pressurization. Then, as shown in FIG. 3C, with the connector 11 connected to the test wiring 10a, the semiconductor element 3 was exposed to a heating atmosphere of 150 ° C.
The semiconductor element 3 is energized from 1 to perform a burn-in test on the semiconductor element 3. After this burn-in test is over,
The semiconductor element 3 is peeled off from the test substrate 10. When the semiconductor element 3 is peeled off, the protruding electrode 12 and the electrical connection electrode 3a are joined to each other by a metal-to-metal connection.
And the test substrate 10 is a joint between metal and ceramic, and the adhesion between the protruding electrode 12 and the electrical connection electrode 3a is greater than the adhesion between the protruding electrode 12 and the test substrate 10; As shown in FIG. 3, the protruding electrode 12 is peeled off from the test substrate 10 integrally with the semiconductor element 3 and the protruding electrode 1 is connected to each of the electrical connection electrodes 3a.
2. Thereafter, as shown in FIG. 7A, a protruding electrode 12 is newly formed on the test substrate 10 in the same manner as described above, and then a new semiconductor element 3 is joined to the protruding electrode 12 as shown in FIG. The test of the semiconductor element 3 is repeated by sequentially passing through the burn-in test shown in FIG. c and the peeling of the semiconductor element 3 from the test substrate 10 shown in FIG.

【0031】したがって、この実施例1の半導体素子3
のテスト方法によれば、バーインテストの終了に伴い、
半導体素子3に突起電極12が形成されるので、半導体
素子3への突起電極12の形成とテストとを同時に行う
ため、テスト工程が簡略となり、テストの低コストが図
れる。
Therefore, the semiconductor device 3 of the first embodiment
According to the test method, with the completion of the burn-in test,
Since the protruding electrode 12 is formed on the semiconductor element 3, the formation of the protruding electrode 12 on the semiconductor element 3 and the test are performed at the same time, so that the test process is simplified and the cost of the test can be reduced.

【0032】なお、この実施例1ではテスト基板10の
材料としてセラミックを用い、セラミック基板上に直に
テスト配線10aを形成した場合を例として図示して説
明したが、テスト基板10としてセラミック基板上にポ
リイミド、エポキシなどの高分子材料の層を形成し、そ
の上にテスト配線10aを形成したものでも同様の効果
が得られる。
In the first embodiment, the test substrate 10 is made of ceramic, and the test wiring 10a is formed directly on the ceramic substrate. A similar effect can be obtained by forming a layer of a polymer material such as polyimide, epoxy, or the like, and forming a test wiring 10a thereon.

【0033】実施例2.図3はこの発明の実施例2によ
る半導体素子のテスト方法の断面図を示し、a図はテス
ト後の半導体素子剥離状態であり、b図は半導体素子の
後処理状態である。a図に示すように、テスト後におい
て半導体素子3をテスト基板10から剥がすと、突起電
極12の電気接続用電極3aとの密着力の方が薄膜導体
17のテスト基板10との密着力よりも大きいため、薄
膜導体17および突起電極12が半導体素子3と一体と
なってテスト基板10から剥離し、半導体素子3がその
電気接続用電極3aそれそれに突起電極12を有する形
態となる。この後、b図に示すように、テスト基板10
から剥がした半導体素子3の表面をエッチャントにさら
し、薄膜導体17をエッチングする。この薄膜導体17
に銅を用いた場合、エッチャントとしては過硫化アンモ
ニウム溶液を用いる。
Embodiment 2 FIG. FIG. 3 is a cross-sectional view of a method for testing a semiconductor device according to Embodiment 2 of the present invention. FIG. 3A shows a semiconductor device peeled state after the test, and FIG. 3B shows a post-process state of the semiconductor device. As shown in FIG. 3A, when the semiconductor element 3 is peeled off from the test substrate 10 after the test, the adhesive force between the protruding electrode 12 and the electrical connection electrode 3a is greater than the adhesive force between the thin film conductor 17 and the test substrate 10. Since it is large, the thin film conductor 17 and the protruding electrode 12 are peeled off from the test substrate 10 integrally with the semiconductor element 3, so that the semiconductor element 3 has the electric connection electrode 3 a and the protruding electrode 12. Thereafter, as shown in FIG.
The surface of the semiconductor element 3 peeled off from the substrate is exposed to an etchant, and the thin film conductor 17 is etched. This thin film conductor 17
When copper is used, an ammonium persulfide solution is used as an etchant.

【0034】したがって、この実施例2の半導体素子の
テスト方法によれば、半導体素子3をテスト基板10か
ら剥離後、半導体素子3に接合された突起電極12をエ
ッチングし、突起電極12から薄膜導体17を除去する
ので、突起電極12の表面が清浄され、半導体素子3の
テスト後の半導体素子3を搭載する配線基板との接合の
信頼性が向上できる。
Therefore, according to the method for testing a semiconductor device of the second embodiment, after the semiconductor device 3 is peeled off from the test substrate 10, the protruding electrode 12 bonded to the semiconductor device 3 is etched, and the thin film conductor is removed from the protruding electrode 12. Since 17 is removed, the surface of the protruding electrode 12 is cleaned, and the reliability of bonding of the semiconductor element 3 to the wiring board on which the semiconductor element 3 is mounted after the test can be improved.

【0035】実施例3.図4はこの発明の実施例3によ
る半導体素子のテスト方法の断面図を示し、a図はテス
ト後の半導体素子剥離状態であり、b図は半導体素子の
後処理状態である。a図に示すように、テスト後におい
て半導体素子3をテスト基板10から剥がすと、突起電
極12の電気接続用電極3aとの密着力の方が薄膜導体
17のテスト基板10との密着力よりも大きいため、薄
膜導体17および突起電極12が半導体素子3と一体と
なってテスト基板10から剥離し、半導体素子3がその
電気接続用電極3aそれぞれに突起電極12を有する形
態となる。この後、b図に示すように、テスト基板10
から剥がした突起電極12の下部を研磨し、薄膜導体1
7を除去する。この研磨はポリウレタン製の不織布上
で、研磨液としてコロイダルシリカを用いて行う。
Embodiment 3 FIG. 4A and 4B are cross-sectional views of a method for testing a semiconductor device according to Embodiment 3 of the present invention. FIG. 4A shows a semiconductor device peeling state after the test, and FIG. 4B shows a post-processing state of the semiconductor device. As shown in FIG. 3A, when the semiconductor element 3 is peeled off from the test substrate 10 after the test, the adhesive force between the protruding electrode 12 and the electrical connection electrode 3a is greater than the adhesive force between the thin film conductor 17 and the test substrate 10. Since it is large, the thin film conductor 17 and the protruding electrode 12 are peeled off from the test substrate 10 integrally with the semiconductor element 3, and the semiconductor element 3 has the protruding electrode 12 on each of the electrical connection electrodes 3 a. Thereafter, as shown in FIG.
The lower portion of the protruding electrode 12 peeled off from the thin film conductor 1 is polished.
7 is removed. This polishing is performed on a polyurethane nonwoven fabric using colloidal silica as a polishing liquid.

【0036】したがって、この実施例3の半導体素子の
テスト方法によれば、半導体素子3をテスト基板10か
ら剥離後、半導体素子3に接合された突起電極12を研
磨するので、突起電極12の表面が清浄されるととも
に、突起電極12の高さを揃えることができ、半導体素
子3をテスト後の半導体素子3を搭載する配線基板に実
装するとき、半導体素子3の突起電極12の全ての高さ
が揃い、接合の信頼性が向上できる。
Therefore, according to the method for testing a semiconductor device of the third embodiment, after the semiconductor device 3 is peeled off from the test substrate 10, the protruding electrode 12 bonded to the semiconductor device 3 is polished. Can be cleaned and the heights of the protruding electrodes 12 can be made uniform. When the semiconductor element 3 is mounted on a wiring board on which the semiconductor element 3 after the test is mounted, the entire height of the protruding electrodes 12 of the semiconductor element 3 And the reliability of bonding can be improved.

【0037】実施例4.図5はこの発明の実施例4によ
るテスト基板の断面図を示す。図5において、テスト基
板10はセラミックで構成され、その一表面にはテスト
配線10aを有する。このテスト配線10aはレジスト
を用いた写真製版技術とスパッタなどの成膜技術とでテ
スト基板10上に薄膜に形成される。このテスト配線1
0aの形成後において、突起電極12の形成部分を除
き、テスト配線10aを含むテスト基板10上にレジス
トをパターニングする。そして、錫と鉛をマスク蒸着
し、加熱し、レジストを除去することにより、突起電極
12がテスト基板10上に形成される。この突起電極1
2の側面はテスト配線10aの先端面で接触し、突起電
極12の下端面がテスト基板10の表面に直に接触して
いる。
Embodiment 4 FIG. FIG. 5 is a sectional view of a test board according to Embodiment 4 of the present invention. In FIG. 5, a test substrate 10 is made of ceramic, and has a test wiring 10a on one surface. The test wiring 10a is formed as a thin film on the test substrate 10 by a photolithography technique using a resist and a film forming technique such as sputtering. This test wiring 1
After the formation of Oa, the resist is patterned on the test substrate 10 including the test wiring 10a except for the portion where the bump electrode 12 is formed. Then, tin and lead are mask-deposited, heated, and the resist is removed, so that the bump electrodes 12 are formed on the test substrate 10. This protruding electrode 1
2 are in contact with the front end surface of the test wiring 10a, and the lower end surface of the protruding electrode 12 is in direct contact with the surface of the test substrate 10.

【0038】したがって、この実施例4のテスト基板1
0によれば、突起電極12がセラミック製のテスト基板
10の表面に形成され、突起電極12の側面が薄膜に形
成されたテスト配線10aの端面に接続された構造であ
るので、上記実施例1で説明した半導体素子3のバーイ
ンテストにおいて、突起電極12のテスト基板10との
密着力が突起電極12の電気接続用電極3aとの密着力
よりも小さくでき、半導体素子3のテスト後に、半導体
素子3のテスト基板10からの剥離が容易になるととも
に、半導体素子3への突起電極12形成とテストとを同
時に行うことができる。
Therefore, the test board 1 of the fourth embodiment
0, the projecting electrode 12 is formed on the surface of the ceramic test substrate 10 and the side surface of the projecting electrode 12 is connected to the end face of the test wiring 10a formed in a thin film. In the burn-in test of the semiconductor element 3 described in the above, the adhesive force of the projecting electrode 12 to the test substrate 10 can be made smaller than the adhesive force of the projecting electrode 12 to the electrical connection electrode 3a. 3 can be easily separated from the test substrate 10, and the formation of the protruding electrodes 12 on the semiconductor element 3 and the test can be performed simultaneously.

【0039】なお、この実施例4ではテスト基板10と
してセラミック基板上に直にテスト配線10aを形成し
た場合を例として図示して説明したが、図6に示すよう
に、セラミックまたは例えばプリント基板などのような
剛性を有する高分子材料などの材料からなる基板13上
にポリイミドまたはエポキシなどの絶縁体14を層状に
形成し、その上にテスト配線10aと突起電極12とを
形成したものでも同様の効果が得られる。
In the fourth embodiment, the case where the test wiring 10a is formed directly on the ceramic substrate as the test substrate 10 has been illustrated and described as an example. However, as shown in FIG. The same applies to the case where an insulator 14 such as polyimide or epoxy is formed in a layer on a substrate 13 made of a material such as a polymer material having rigidity, and the test wiring 10a and the bump electrode 12 are formed thereon. The effect is obtained.

【0040】実施例5.図7はこの発明の実施例5によ
るテスト基板であって、a図は断面図を示し、b図はa
図のA−A線断面図を示す。図7において、テスト基板
10の一表面にはテスト配線10aと突起電極12とを
有し、このテスト配線10aを含むテスト基板10の一
表面にはコート膜16を有する。このコート膜16はテ
スト配線10aの形成後で突起電極12の形成前までの
間か、またはテスト配線10aと突起電極12との形成
後に、ポリイミドをテスト配線10aを含むテスト基板
10の一表面全体に塗布し、写真製版技術を用いて、突
起電極12上のコート膜16を除去する。
Embodiment 5 FIG. 7 shows a test board according to Embodiment 5 of the present invention. FIG. 7A is a sectional view, and FIG.
FIG. 2 shows a cross-sectional view taken along line AA of FIG. In FIG. 7, a test wiring 10a and a protruding electrode 12 are provided on one surface of a test substrate 10, and a coat film 16 is provided on one surface of the test substrate 10 including the test wiring 10a. The coating film 16 is formed by coating polyimide on the entire surface of the test substrate 10 including the test wiring 10a after the test wiring 10a is formed and before the bump electrode 12 is formed, or after the test wiring 10a and the bump electrode 12 are formed. Then, the coating film 16 on the bump electrodes 12 is removed by using a photoengraving technique.

【0041】したがって、この実施例5のテスト基板1
0によれば、図7のb図に示すように、テスト配線10
aを被覆したコート膜16の両側がテスト基板10上に
接合する構造であるので、コート膜16がテスト配線1
0aを固定する役割を持つため、半導体素子3(図2参
照)をテスト基板10より剥離する際、突起電極12の
テスト基板10からの剥離に伴うテスト配線10aの剥
離を確実に防止できる。
Therefore, the test board 1 of the fifth embodiment
According to FIG. 0, as shown in FIG.
a is coated on the test substrate 10 on both sides of the coating film 16.
Since it has a role of fixing Oa, when the semiconductor element 3 (see FIG. 2) is peeled from the test substrate 10, peeling of the test wiring 10a accompanying peeling of the protruding electrode 12 from the test substrate 10 can be reliably prevented.

【0042】なお、この実施例5ではコート膜16の材
料としてポリイミドを用いたが、エポキシなどの高分子
材料を用いても同様の効果が期待できる。
Although polyimide is used as the material of the coating film 16 in the fifth embodiment, the same effect can be expected by using a polymer material such as epoxy.

【0043】実施例6.図8はこの発明の実施例6によ
るテスト基板の製造方法の断面図を示し、a図はテスト
配線形成後の状態であり、b図は突起電極形成の予備段
階の状態であり、c図はテスト基板完成状態である。先
ず、a図において、テスト配線10aがテスト基板10
の一表面に形成された後、テスト配線10aを含むテス
ト基板10の一表面全面に銅などの薄膜導体17をスパ
ッタまたは蒸着などにより形成する。ここでは、薄膜導
体17をスパッタなどのドライによる方法を用いたが、
無電解めっきによる方法を用いてもよい。次に、b図に
示すように、薄膜導体17上にレジスト18をパターニ
ングして突起電極形成用孔19を形成する。そして、c
図に示すように、突起電極形成用孔19に露出する薄膜
導体17を電極として、電気めっきにより突起電極12
を突起電極形成用孔19内に析出し形成した後、レジス
ト18と薄膜導体17とを除去する。
Embodiment 6 FIG. FIG. 8 is a cross-sectional view of a test substrate manufacturing method according to Embodiment 6 of the present invention. FIG. 8A is a state after test wiring is formed, FIG. 8B is a preliminary state of bump electrode formation, and FIG. The test board is in a completed state. First, in FIG.
Then, a thin film conductor 17 such as copper is formed on the entire surface of the test substrate 10 including the test wiring 10a by sputtering or vapor deposition. Here, the thin film conductor 17 is formed by a dry method such as sputtering.
A method based on electroless plating may be used. Next, as shown in FIG. 2B, a resist 18 is patterned on the thin film conductor 17 to form a projection electrode forming hole 19. And c
As shown in the figure, the protruding electrode 12 is formed by electroplating using the thin film conductor 17 exposed in the protruding electrode forming hole 19 as an electrode.
Is formed in the projection electrode forming hole 19, and then the resist 18 and the thin film conductor 17 are removed.

【0044】したがって、この実施例6のテスト基板の
製造方法によれば、突起電極をめっきで形成するので、
容易に多種類の金属からなる突起電極12を得ることが
できる。
Therefore, according to the test substrate manufacturing method of the sixth embodiment, since the protruding electrodes are formed by plating,
The protruding electrodes 12 made of various metals can be easily obtained.

【0045】なお、この実施例6では薄膜導体17の材
料としては銅を用いたが、アルミニウムなど金属であれ
ば同等の効果がある。また、突起電極12の材料として
はんだを用いたが、金を用いてもよい。
Although copper is used as the material of the thin-film conductor 17 in the sixth embodiment, a similar effect can be obtained with a metal such as aluminum. In addition, although solder is used as the material of the protruding electrode 12, gold may be used.

【0046】実施例7.図9はこの発明の実施例7によ
るテスト基板の断面図を示す。この実施例7は上記実施
例6の製造方法によって多種類の金属で突起電極12を
形成したものである。図9において、突起電極12は薄
膜導体17側から第1層12a、第2層12bおよび第
3層12cを順に積層して形成され、第1層12aと第
2層12bの材料ははんだを用い、第2層12bの材料
は銅を用いたが、第1層12aと第3層12cの材料と
して金を用い、第2層12bの材料として銅を用いても
よい。また、この実施例7では突起電極12の材料を2
種類で構成したが、各層ごとに異なる材料の3種類で構
成してもよく、第1層12aの材料は突起電極12とプ
リント配線基板との接続関係によって決定され、第3層
12cの材料は突起電極12半導体素子3との接続関係
によって決定される。また、第1層12a、第2層12
bおよび第3層12cそれぞれの界面にはそれぞれの材
料の密着力を大きくするために、厚さ数千オングストロ
ームの金属層、例えばチタン、クロム、ニッケルなどを
形成してもよい。
Embodiment 7 FIG. FIG. 9 is a sectional view of a test board according to Embodiment 7 of the present invention. In the seventh embodiment, the protruding electrodes 12 are formed of various kinds of metals by the manufacturing method of the sixth embodiment. 9, the bump electrode 12 is formed by sequentially laminating a first layer 12a, a second layer 12b, and a third layer 12c from the thin film conductor 17 side, and the first layer 12a and the second layer 12b are formed by using solder. Although copper is used as the material of the second layer 12b, gold may be used as the material of the first layer 12a and the third layer 12c, and copper may be used as the material of the second layer 12b. In the seventh embodiment, the material of the bump electrode 12 is 2
Although the first layer 12a may be formed of three types of different materials for each layer, the material of the first layer 12a is determined by the connection relationship between the bump electrode 12 and the printed wiring board, and the material of the third layer 12c is The protrusion electrode 12 is determined by the connection relationship with the semiconductor element 3. In addition, the first layer 12a and the second layer 12
A metal layer having a thickness of several thousand angstroms, for example, titanium, chromium, nickel or the like may be formed on the interface between each of the layers b and the third layer 12c in order to increase the adhesion between the respective materials.

【0047】したがって、この実施例7のテスト基板に
よれば、突起電極12を複数の金属で構成した構造であ
るので、はんだ接続だけでなく、金−金の熱拡散接合も
可能になり、突起電極12のテスト後の半導体素子を搭
載する配線基板との接合を広範囲な条件で行うことがで
きる。
Therefore, according to the test board of the seventh embodiment, since the protruding electrode 12 is constituted by a plurality of metals, not only solder connection but also heat diffusion bonding of gold-gold can be performed. The bonding of the electrode 12 to the wiring board on which the semiconductor element is mounted after the test can be performed over a wide range of conditions.

【0048】実施例8.図10はこの発明の実施例8に
よるテスト基板の断面図を示す。この実施例8は上記実
施例6の製造方法によって突起電極12を形成したもの
であるが、図10に示すように、突起電極12とテスト
配線10aとの間に隙間20を形成した点に特徴があ
る。つまり、テスト配線10aの先端部を突起電極形成
部分より隙間20だけ離して形成しておき、突起電極形
成用のレジストのパターニング時に、突起電極形成用孔
を上記テスト配線10aの先端部から隙間20だけ離れ
た正規位置に形成しておくことにより、突起電極12を
形成する。この突起電極12の形成後にレジストを除去
すると、突起電極12とテスト配線10aとの間に隙間
20が形成され、この隙間20には薄膜導体17の一部
が細幅で露出する。
Embodiment 8 FIG. FIG. 10 is a sectional view of a test board according to Embodiment 8 of the present invention. The eighth embodiment is different from the sixth embodiment in that the protruding electrode 12 is formed by the manufacturing method of the sixth embodiment. As shown in FIG. 10, a feature is that a gap 20 is formed between the protruding electrode 12 and the test wiring 10a. There is. In other words, the tip of the test wiring 10a is formed with a gap 20 away from the protruding electrode forming portion, and the protruding electrode forming hole is formed from the tip of the test wiring 10a at the time of patterning the resist for forming the protruding electrode. The protruding electrodes 12 are formed by forming them at regular positions only apart from each other. When the resist is removed after the formation of the projecting electrode 12, a gap 20 is formed between the projecting electrode 12 and the test wiring 10a, and a part of the thin film conductor 17 is exposed in the gap 20 with a small width.

【0049】したがって、この実施例8のテスト基板に
よれば、突起電極12とテスト配線10aとをテスト配
線10aの厚さ以下の薄膜導体17で接続した構造であ
るので、テスト後に半導体素子を剥がすとき、半導体素
子と一緒に剥がれる突起電極12の剥がれ力がテスト配
線10aの先端部に伝わらず、突起電極12で連れ上が
る薄膜導体17からの極小な力が作用するだけであり、
この薄膜導体17はテスト配線10aをテスト基板10
から剥離する以前に切断される。結果として、テスト配
線10aはテスト基板10に確実に残り、突起電極12
が薄膜導体17を引き連れてテスト基板10から剥離さ
れるので、突起電極12の剥離が容易に行える。
Therefore, according to the test board of the eighth embodiment, since the protruding electrode 12 and the test wiring 10a are connected by the thin film conductor 17 having a thickness equal to or less than the thickness of the test wiring 10a, the semiconductor element is peeled off after the test. At this time, the peeling force of the protruding electrode 12 that peels off together with the semiconductor element is not transmitted to the tip of the test wiring 10a, and only a minimal force from the thin film conductor 17 that rises with the protruding electrode 12 acts.
The thin film conductor 17 is used to connect the test wiring 10a to the test board 10
Cut before peeling from As a result, the test wiring 10a reliably remains on the test substrate 10, and the projecting electrode 12
Is peeled off from the test substrate 10 with the thin film conductor 17 attracted, so that the protruding electrode 12 can be easily peeled off.

【0050】実施例9.図11はこの発明の実施例9に
よるテスト基板の断面図を示す。図11において、テス
ト基板10Aはポリイミドなどの高分子材料で構成され
た可撓性を有し、このテスト基板10Aの一表面にテス
ト配線10aが形成され、突起電極形成部分のテスト基
板10A上には薄膜導体17が形成され、この薄膜導体
17上には突起電極12が形成されている。上記テスト
配線10aは、テスト配線10aとしての導体フィルム
をテスト基板10Aに図外の接着剤で接合するか、また
はテスト基板10A上にテスト配線10aとしての導体
をスパッタまたは蒸着するか、さらにはテスト基板10
A上にテスト配線10aとしての導体をめっきするかの
いずかで形成できる。また、テスト基板10Aの高分子
材料としてはエポキシなどを用いてもよい。
Embodiment 9 FIG. FIG. 11 is a sectional view of a test board according to Embodiment 9 of the present invention. In FIG. 11, a test substrate 10A has flexibility made of a polymer material such as polyimide, and has a test wiring 10a formed on one surface of the test substrate 10A. Is formed with a thin-film conductor 17, on which the protruding electrode 12 is formed. The test wiring 10a is formed by bonding a conductor film as the test wiring 10a to the test substrate 10A with an adhesive (not shown), or by sputtering or depositing a conductor as the test wiring 10a on the test substrate 10A, and further performing a test. Substrate 10
A conductor as the test wiring 10a can be formed on A by plating or not. Epoxy or the like may be used as the polymer material of the test substrate 10A.

【0051】したがって、この実施例9のテスト基板に
よれば、テスト基板10Aが高分子材料で可撓性を有す
る構造であるので、テスト後に半導体素子を剥がすと
き、突起電極12が高分子材料との剥離良好性に起因し
てテスト基板10Aより容易に剥離できる。
Therefore, according to the test substrate of the ninth embodiment, since the test substrate 10A is made of a polymer material and has a flexible structure, when the semiconductor element is peeled off after the test, the projecting electrodes 12 are made of the polymer material. Can be easily peeled off from the test substrate 10A due to the good peeling performance.

【0052】実施例10.図12はこの発明の実施例1
0によるテスト基板の断面図を示す。この実施例10は
上記実施例9のテスト基板の薄膜導体17を金薄膜21
に代替したものである。つまり図12において、ポリイ
ミドやエポキシなどの高分子材料で構成された可撓性を
有するテスト基板10Aの一表面にはテスト配線10a
が形成され、突起電極形成部分のテスト基板10A上に
は金薄膜21がスパッタまたは蒸着によって形成され、
この金薄膜21上には突起電極12が形成されている。
Embodiment 10 FIG. FIG. 12 shows Embodiment 1 of the present invention.
0 shows a sectional view of the test board according to FIG. In the tenth embodiment, the thin film conductor 17 of the test substrate of the ninth embodiment is
Is an alternative to That is, in FIG. 12, a test wiring 10a is formed on one surface of a flexible test substrate 10A made of a polymer material such as polyimide or epoxy.
Is formed, and a gold thin film 21 is formed by sputtering or vapor deposition on the test substrate 10A at the protruding electrode formation portion,
The protruding electrode 12 is formed on the gold thin film 21.

【0053】したがって、この実施例10のテスト基板
によれば、高分子材料で可撓性を有するテスト基板10
A上に金薄膜21を介在させて突起電極12を設けた構
造であるので、金薄膜21の高分子材料との密着力が極
めて弱いことに起因し、テスト後に半導体素子を剥がす
とき、突起電極12をテスト基板10Aより容易に剥離
できる。
Therefore, according to the test substrate of the tenth embodiment, the flexible test substrate 10 made of a polymer material is used.
Since the structure is such that the protruding electrode 12 is provided with the gold thin film 21 interposed on A, the adhesion of the gold thin film 21 to the polymer material is extremely weak. 12 can be easily peeled off from the test substrate 10A.

【0054】実施例11.図13はこの発明の実施例1
1によるテスト基板の製造方法の断面図を示し、a図は
突起電極形成状態であり、b図は突起電極研磨後の状態
である。a図において、セラミックで形成されたテスト
基板10はその一表面上にテスト配線10aと薄膜導体
17とを有し、この薄膜導体17はその上に突起電極1
2を有する。半導体技術のミクロ的な点からすると、突
起電極12は薄膜導体17上に形成されたときその高さ
が異なる可能性がある。そこで、突起電極12の形成後
に、突起電極12の上面を研磨し、b図に示すように突
起電極12の高さを揃える。この研磨はポリウレタン製
の不織布上で、研磨液としてコロイダルシリカを用いて
行う。
Embodiment 11 FIG. FIG. 13 shows Embodiment 1 of the present invention.
1A and 1B are cross-sectional views of a method for manufacturing a test substrate according to No. 1, wherein FIG. 1A, a test substrate 10 made of ceramic has a test wiring 10a and a thin-film conductor 17 on one surface thereof, and the thin-film conductor 17 has a projecting electrode 1 thereon.
2 From a micro point of view of semiconductor technology, the height of the protruding electrode 12 when formed on the thin film conductor 17 may be different. Therefore, after the formation of the projecting electrodes 12, the upper surfaces of the projecting electrodes 12 are polished, and the heights of the projecting electrodes 12 are made uniform as shown in FIG. This polishing is performed on a polyurethane nonwoven fabric using colloidal silica as a polishing liquid.

【0055】したがって、この実施例11のテスト基板
の製造方法によれば、突起電極12の形成後に、突起電
極12の上面を研磨するので、突起電極12の高さを揃
えることができ、突起電極12の半導体素子との均一な
接合が可能になる。
Therefore, according to the test substrate manufacturing method of the eleventh embodiment, since the upper surface of the bump electrode 12 is polished after the bump electrode 12 is formed, the height of the bump electrode 12 can be made uniform, and Uniform bonding with twelve semiconductor elements becomes possible.

【0056】[0056]

【発明の効果】第1の発明によれば、テスト終了後に、
半導体素子をテスト基板から剥離すると、突起電極が半
導体素子に供連れしてテスト基板から剥離し、半導体素
子に突起電極が形成される構成であるので、半導体素子
のテストと半導体素子への突起電極形成とが同時に行う
ことができ、テスト工程が簡略化され、テストのコスト
が低減できるという効果がある。
According to the first invention, after the test is completed,
When the semiconductor element is peeled off from the test substrate, the protruding electrode is accompanied by the semiconductor element and peeled off from the test substrate, so that the protruding electrode is formed on the semiconductor element. The formation can be performed at the same time, the test process is simplified, and the cost of the test can be reduced.

【0057】第2の発明によれば、半導体素子とともに
突起電極をテスト基板から剥離後、突起電極の先端部を
エッチングする構成であるので、突起電極の表面が清浄
になり、半導体素子の配線基板への接続が向上できると
いう効果がある。
According to the second aspect of the present invention, since the protruding electrode is peeled off from the test substrate together with the semiconductor element, the tip of the protruding electrode is etched. The effect is that the connection to the device can be improved.

【0058】第3の発明によれば、半導体素子とともに
突起電極をテスト基板から剥離後、突起電極の先端部を
研磨する構成であるので、突起電極の高さが揃い、半導
体素子の配線基板への接続がよくなるという効果があ
る。
According to the third aspect of the present invention, the protruding electrodes are peeled off from the test substrate together with the semiconductor element, and then the tip of the protruding electrode is polished. This has the effect of improving the connection.

【0059】第4の発明によれば、突起電極がテスト基
板の絶縁体状に形成され、その突起電極がテスト配線の
端面で接続する構成であるので、突起電極とテスト基板
との密着力が突起電極と半導体素子との密着力よりも小
さくなり、テスト後における半導体素子のテスト基板か
らの剥離が容易にでき、半導体素子への突起電極形成も
確実にできるという効果がある。
According to the fourth aspect of the present invention, since the protruding electrodes are formed in the form of an insulator on the test substrate and the protruding electrodes are connected at the end surfaces of the test wiring, the adhesion between the protruding electrodes and the test substrate is reduced. This is smaller than the adhesive force between the protruding electrode and the semiconductor element, so that the semiconductor element can be easily separated from the test substrate after the test, and the protruding electrode can be reliably formed on the semiconductor element.

【0060】第5の発明によれば、高分子樹脂が突起電
極を除きテスト配線を覆い、高分子樹脂がテスト配線を
保持する構成であるので、半導体素子をテスト基板から
剥離する際、半導体素子への供連れによって突起電極が
テスト基板からの剥離するとき、テスト配線の剥離が防
止できるという効果がある。
According to the fifth aspect of the present invention, the polymer resin covers the test wiring except for the protruding electrodes, and the polymer resin holds the test wiring. When the protruding electrode separates from the test substrate due to being carried over, the peeling of the test wiring can be prevented.

【0061】第6の発明によれば、突起電極をめっきで
形成する構成であるので、多種類の金属からなる突起電
極が容易に得ることができるという効果がある。
According to the sixth aspect of the present invention, since the projecting electrodes are formed by plating, there is an effect that projecting electrodes made of various kinds of metals can be easily obtained.

【0062】第7の発明によれば、突起電極を複数の金
属で形成する構成であるので、はんだ接合の外に、金−
金の熱拡散接合も可能となり、半導体素子の配線基板と
の接続条件の幅が広がるという効果がある。
According to the seventh aspect of the present invention, since the protruding electrodes are formed of a plurality of metals, a gold-
The heat diffusion bonding of gold is also possible, and there is an effect that the range of connection conditions of the semiconductor element with the wiring board is widened.

【0063】第8の発明によれば、突起電極とテスト配
線とをテスト配線より薄い薄膜導体で接続する構成であ
るので、テスト配線を残して、突起電極の剥離が容易に
できるという効果がある。
According to the eighth aspect, since the protruding electrode and the test wiring are connected by a thin film conductor thinner than the test wiring, there is an effect that the protruding electrode can be easily separated while leaving the test wiring. .

【0064】第9の発明によれば、テスト基板を高分子
樹脂と金属で形成する構成であるので、テスト基板が可
撓性を有し、突起電極を接続した後の半導体素子のテス
ト基板からの剥離が容易にできるという効果がある。
According to the ninth aspect of the present invention, since the test substrate is formed of a polymer resin and a metal, the test substrate has flexibility, and the test substrate of the semiconductor device after the connection of the protruding electrodes is used. There is an effect that the peeling can be easily performed.

【0065】第10の発明によれば、高分子樹脂で構成
されたテスト基板と突起電極との間に金を設ける構成で
あるので、突起電極とテスト基板との密着力が小さくな
り、半導体素子のテスト基板からの剥離が容易にできる
という効果がある。
According to the tenth aspect, since gold is provided between the test substrate made of a polymer resin and the protruding electrode, the adhesion between the protruding electrode and the test substrate is reduced, and the semiconductor device This has the effect that it can be easily separated from the test substrate.

【0066】第11の発明によれば、テスト基板に突起
電極が形成された後、突起電極の上部を研磨する構成で
あるので、突起電極の高さが揃い、半導体素子と突起電
極との均一な接続ができるという効果がある。
According to the eleventh aspect of the present invention, after the protruding electrodes are formed on the test substrate, the upper portions of the protruding electrodes are polished, so that the height of the protruding electrodes is uniform, and the uniformity of the semiconductor element and the protruding electrodes is achieved. There is an effect that a simple connection can be made.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例1のテスト基板と半導体素子とを分解し
た斜視図である。
FIG. 1 is an exploded perspective view of a test substrate and a semiconductor element according to a first embodiment.

【図2】実施例1のテスト方法を示す断面図である。FIG. 2 is a cross-sectional view illustrating a test method according to the first embodiment.

【図3】実施例2のテスト方法を示す断面図である。FIG. 3 is a cross-sectional view illustrating a test method according to a second embodiment.

【図4】実施例3のテスト方法を示す断面図である。FIG. 4 is a sectional view illustrating a test method according to a third embodiment.

【図5】実施例4のテスト基板の断面図である。FIG. 5 is a sectional view of a test board according to a fourth embodiment.

【図6】実施例4の異なる例を示す断面図である。FIG. 6 is a sectional view showing another example of the fourth embodiment.

【図7】実施例5のテスト基板の断面図である。FIG. 7 is a cross-sectional view of a test board according to a fifth embodiment.

【図8】実施例6のテスト基板の製造方法を示す断面図
である。
FIG. 8 is a cross-sectional view illustrating a method of manufacturing a test substrate according to a sixth embodiment.

【図9】実施例7のテスト基板の断面図である。FIG. 9 is a sectional view of a test board according to a seventh embodiment.

【図10】実施例8のテスト基板の断面図である。FIG. 10 is a sectional view of a test board according to an eighth embodiment.

【図11】実施例9のテスト基板の断面図である。FIG. 11 is a sectional view of a test board according to a ninth embodiment.

【図12】実施例10のテスト基板の断面図である。FIG. 12 is a sectional view of a test board according to a tenth embodiment.

【図13】実施例11のテスト基板の製造方法を示す断
面図である。
FIG. 13 is a cross-sectional view illustrating the method for manufacturing the test substrate according to the eleventh embodiment.

【図14】従来の半導体素子のテスト方法を示す説明図
である。
FIG. 14 is an explanatory diagram showing a conventional semiconductor device test method.

【符号の説明】[Explanation of symbols]

3 半導体素子 3a 電気接続用電極 10 テスト基板 10a テスト配線 12 突起電極 16 コート膜 Reference Signs List 3 semiconductor element 3a electrode for electrical connection 10 test board 10a test wiring 12 protruding electrode 16 coat film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/92 604G (72)発明者 出田 吾朗 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社生産技術研究所内 (72)発明者 石崎 光範 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社生産技術研究所内 (72)発明者 林 修 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社生産技術研究所内 (72)発明者 星之内 進 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社生産技術研究所内 Fターム(参考) 2G003 AA07 AB01 AC01 AD01 AG03 AG12 AH04 AH07 2G011 AA16 AA21 AB06 AB10 AC14 AE22 AF07 4M106 AA02 AD08 AD10 BA14 DH44──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 21/92 604G (72) Inventor Goro 8-1, 1-1 Tsukaguchi Honcho, Amagasaki City Mitsubishi Electric Corporation Within the Institute of Industrial Science (72) Inventor Mitsunori Ishizaki 8-1-1, Tsukaguchi Honcho, Amagasaki City Mitsubishi Electric Corporation Inside the Institute of Industrial Science (72) Inventor Osamu Hayashi 8-1-1, Tsukaguchi Honmachi, Amagasaki City Mitsubishi Electric Corporation Within the Research Institute of Industrial Science (72) Inventor Susumu Hoshinouchi 8-1-1, Tsukaguchi-Honmachi, Amagasaki-shi F-term (reference) 2M003 AA07 AB01 AC01 AD01 AG03 AG12 AH04 AH07 2G011 AA16 AA21 AB06 AB10 AC14 AE22 AF07 4M106 AA02 AD08 AD10 BA14 DH44

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 テスト配線を有するテスト基板に突起電
極をそのテスト配線に電気的に接続させて形成する工程
と、このテスト基板の突起電極に半導体素子の電気接続
用電極を接合する工程と、この半導体素子を加熱雰囲気
中でテストする工程と、このテスト終了後に半導体素子
をテスト基板より剥離することによってその半導体素子
の電気接続用電極が突起電極を供連れさせてテスト基板
から剥離する工程とからなる半導体素子のテスト方法。
A step of forming a protruding electrode on a test substrate having a test wiring by electrically connecting the protruding electrode to the test wiring; and a step of bonding an electrical connection electrode of a semiconductor element to the protruding electrode of the test substrate. A step of testing the semiconductor element in a heating atmosphere, and a step of separating the semiconductor element from the test substrate by peeling the semiconductor element from the test substrate after completion of the test so that the electrode for electrical connection of the semiconductor element accompanies the protruding electrode. A method for testing a semiconductor device comprising:
【請求項2】 前記テスト終了後に半導体素子をテスト
基板より剥離することによってその半導体素子の電気接
続用電極が突起電極を供連れさせてテスト基板から剥離
する工程の後に、上記電気接続用電極に供連れされてテ
スト基板から剥離された突起電極のテスト基板からの剥
離部をエッチングする工程を付加したことを特徴とする
請求項1記載の半導体素子のテスト方法。
2. After the step of peeling off the semiconductor element from the test substrate after the test is completed, the electrode for electrical connection of the semiconductor element is separated from the test substrate by bringing the projecting electrode into contact with the electrode for electrical connection. 2. The method for testing a semiconductor device according to claim 1, further comprising a step of etching a portion of the protruding electrode peeled off from the test substrate by being carried away from the test substrate.
【請求項3】 前記テスト終了後に半導体素子をテスト
基板より剥離することによってその半導体素子の電気接
続用電極が突起電極を供連れさせてテスト基板から剥離
する工程の後に、上記電気接続用電極に供連れされてテ
スト基板から剥離された突起電極のテスト基板からの剥
離部を研磨する工程を付加したことを特徴とする請求項
第1記載の半導体素子のテスト方法。
3. After the step of peeling off the semiconductor element from the test substrate after the test is completed, the electrical connection electrode of the semiconductor element is separated from the test substrate by a step of causing the projecting electrode to accompany the semiconductor element. 2. The method for testing a semiconductor device according to claim 1, further comprising a step of polishing a portion of the protruding electrode peeled off from the test substrate by being carried away from the test substrate.
【請求項4】 テスト配線と突起電極とを有して半導体
素子のテストを行うテスト基板において、上記突起電極
とテスト配線とはテスト基板の表面に形成され、その突
起電極は上記テスト配線の端面に接続されたことを特徴
とする半導体素子のテスト基板。
4. A test board for testing a semiconductor device having a test wiring and a protruding electrode, wherein the protruding electrode and the test wiring are formed on a surface of the test substrate, and the protruding electrode is an end face of the test wiring. A test board for a semiconductor device, wherein the test board is connected to a test board.
【請求項5】 テスト配線と突起電極とを有して半導体
素子のテストを行うテスト基板において、上記突起電極
を除き、テスト基板の表面に配置されたテスト配線が高
分子樹脂で覆われ、この高分子樹脂のテスト配線より外
側がテスト基板の表面に接合されたことを特徴とする半
導体素子のテスト基板。
5. A test board having a test wiring and a protruding electrode for testing a semiconductor device, except for the protruding electrode, wherein a test wiring disposed on a surface of the test substrate is covered with a polymer resin. A test board for a semiconductor device, wherein an outer side of a test wiring of a polymer resin is joined to a surface of the test board.
【請求項6】 テスト配線と突起電極とを有して半導体
素子のテストを行うテスト基板において、上記突起電極
はめっきで形成されたことを特徴とする半導体素子のテ
スト基板。
6. A test board for a semiconductor device, comprising a test wiring and a projecting electrode for testing a semiconductor device, wherein the projecting electrode is formed by plating.
【請求項7】 テスト配線と突起電極とを有して半導体
素子のテストを行うテスト基板において、上記突起電極
は積層された複数の金属層で形成されたことを特徴とす
る半導体素子のテスト基板。
7. A test board for testing a semiconductor device having test wirings and projecting electrodes, wherein the projecting electrodes are formed of a plurality of stacked metal layers. .
【請求項8】 テスト配線と突起電極とを有して半導体
素子のテストを行うテスト基板において、上記突起電極
とテスト配線とはテスト基板の表面に形成され、その突
起電極は上記テスト配線にテスト配線の厚さ以下の薄膜
で接続されたことを特徴とする半導体素子のテスト基
板。
8. A test board for testing a semiconductor device having a test wiring and a protruding electrode, wherein the protruding electrode and the test wiring are formed on the surface of the test substrate, and the protruding electrode is tested on the test wiring. A test substrate for a semiconductor device, wherein the test substrate is connected by a thin film having a thickness equal to or less than a thickness of a wiring.
【請求項9】 テスト配線と突起電極とを有して半導体
素子のテストを行うテスト基板が可撓性を有する高分子
樹脂と金属を用いた導体とで構成されたことを特徴とす
る半導体素子のテスト基板。
9. A semiconductor device, wherein a test substrate having a test wiring and a protruding electrode for testing a semiconductor device is made of a flexible polymer resin and a conductor using a metal. Test board.
【請求項10】 前記突起電極とテスト基板との間には
金薄膜が介在されたことを特徴とする請求項9記載の半
導体素子のテスト基板。
10. The test board for a semiconductor device according to claim 9, wherein a gold thin film is interposed between the bump electrode and the test board.
【請求項11】 テスト配線と突起電極とを有して半導
体素子のテストを行うテスト基板の製造方法において、
上記突起電極をテスト基板に形成し、この突起電極の上
部を研磨することを特徴とするテスト基板の製造方法。
11. A method of manufacturing a test substrate for testing a semiconductor device having test wirings and bump electrodes,
A method for manufacturing a test substrate, comprising: forming the bump electrode on a test substrate; and polishing an upper portion of the bump electrode.
JP2001208391A 2001-07-09 2001-07-09 Semiconductor device test method and test board Expired - Fee Related JP3449997B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001208391A JP3449997B2 (en) 2001-07-09 2001-07-09 Semiconductor device test method and test board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001208391A JP3449997B2 (en) 2001-07-09 2001-07-09 Semiconductor device test method and test board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP03034194A Division JP3288840B2 (en) 1994-02-28 1994-02-28 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002071752A true JP2002071752A (en) 2002-03-12
JP3449997B2 JP3449997B2 (en) 2003-09-22

Family

ID=19044224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001208391A Expired - Fee Related JP3449997B2 (en) 2001-07-09 2001-07-09 Semiconductor device test method and test board

Country Status (1)

Country Link
JP (1) JP3449997B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534947A (en) * 2004-04-26 2007-11-29 フォームファクター, インコーポレイテッド How to create a robust mechanical structure on a substrate surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534947A (en) * 2004-04-26 2007-11-29 フォームファクター, インコーポレイテッド How to create a robust mechanical structure on a substrate surface
KR101188975B1 (en) * 2004-04-26 2012-10-08 폼팩터, 인코포레이티드 A method to build robust mechanical structures on substrate surfaces

Also Published As

Publication number Publication date
JP3449997B2 (en) 2003-09-22

Similar Documents

Publication Publication Date Title
JPH07240496A (en) Semiconductor device, its manufacture method and board for testing semiconductor and manufacture of test board
KR100349896B1 (en) Mounting structure of ic and mounting method thereof
JPH11133062A (en) Probe card and method for forming it
KR20010032805A (en) Method for making circuit elements for a z-axis interconnect
US4200975A (en) Additive method of forming circuit crossovers
JP2002076576A (en) Forming method for wiring pattern and original plate used therefor
JPH1131877A (en) Method for testing printed wiring board and electric parts
JP2002071752A (en) Method and substrate for testing semiconductor element and method for manufacturing test substrate
JP3394696B2 (en) Semiconductor device and manufacturing method thereof
JP2002350465A (en) Method of manufacturing probe pin and method of manufacturing probe card
JPH07282878A (en) Anisotropy electrical conductivity connection component and manufacture thereof
JP2002277485A (en) Probe card, probe pin, and method for manufacturing the probe card and the probe pin
JPH01192125A (en) Mounting structure of semiconductor device
US7312142B2 (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
JP2002134541A (en) Semiconductor device and its fabrication method and packaging structure of the device
KR20000011643A (en) Device and method for connecting two electronic components
JP2002050715A (en) Manufacturing method of semiconductor package
JP2004087575A (en) Semiconductor, manufacturing method, and mount structure for semiconductor device
JP3028413B1 (en) Electronic circuit device
JP6548963B2 (en) Method of manufacturing probe, probe, probe laminate, probe assembly, and method of manufacturing probe assembly
JPH05166961A (en) Semiconductor device and mounting method thereof
GB2301938A (en) Testing semiconductor elements
JP2819747B2 (en) Semiconductor device, its mounting structure, and its mounting method
JPH1022342A (en) Manufacture of semiconductor device
JP2002335070A (en) Printed circuit board and its manufacturing method as well as method for connecting electronic component using the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees