JP2002277485A - Probe card, probe pin, and method for manufacturing the probe card and the probe pin - Google Patents

Probe card, probe pin, and method for manufacturing the probe card and the probe pin

Info

Publication number
JP2002277485A
JP2002277485A JP2001078754A JP2001078754A JP2002277485A JP 2002277485 A JP2002277485 A JP 2002277485A JP 2001078754 A JP2001078754 A JP 2001078754A JP 2001078754 A JP2001078754 A JP 2001078754A JP 2002277485 A JP2002277485 A JP 2002277485A
Authority
JP
Japan
Prior art keywords
amorphous alloy
forming
substrate
probe
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001078754A
Other languages
Japanese (ja)
Other versions
JP2002277485A6 (en
Inventor
Koichi Wada
晃一 和田
Hidenori Kitatsume
秀憲 北爪
Masaru Miyazaki
勝 宮崎
Shinichi Motoyama
慎一 本山
Akira Shimokawabe
明 下河辺
Seiichi Hata
誠一 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2001078754A priority Critical patent/JP2002277485A/en
Publication of JP2002277485A publication Critical patent/JP2002277485A/en
Publication of JP2002277485A6 publication Critical patent/JP2002277485A6/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a probe card where fine probe pins are arranged with a fine pitch. SOLUTION: The probe card 10 has an amorphous alloy layer 18, a metal layer 20, and a projection 24, and comprises a probe pin 12 that is at least partially curved, a retention board 16 for retaining one end of the probe pin 12, and a transmission line 14 that is provided on the retention board 16 and is electrically connected to the probe pin 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プローブカード、
プローブピン、プローブカード製造方法及びプローブピ
ン製造方法に関する。特に本発明は、アモルファス合金
により形成されたプローブピン、アモルファス合金によ
り形成されたプローブピンを含むプローブカード、プロ
ーブカード製造方法及びプローブピン製造方法に関す
る。
TECHNICAL FIELD The present invention relates to a probe card,
The present invention relates to a probe pin, a probe card manufacturing method, and a probe pin manufacturing method. In particular, the present invention relates to a probe pin formed of an amorphous alloy, a probe card including a probe pin formed of an amorphous alloy, a probe card manufacturing method, and a probe pin manufacturing method.

【0002】[0002]

【従来の技術】従来、プローブカードに用いられるプロ
ーブピンは、タングステン等の金属針の先端を折り曲げ
た構造を有しており、これらのプローブピンを手作業で
プリント基板に実装させている。
2. Description of the Related Art Conventionally, a probe pin used for a probe card has a structure in which the tip of a metal needle such as tungsten is bent, and these probe pins are manually mounted on a printed circuit board.

【0003】[0003]

【発明が解決しようとする課題】しかし、このような手
作業では、近年の微細化された半導体集積回路に対応す
べく、プローブピンが狭ピッチに設けられたプローブピ
ンを製造するのが困難である。また、従来のプローブピ
ンは、その長さが約数十mm程度もあるため、高速信号
を伝送する際に、プローブピン自身が不整合部分とな
り、高周波で動作する集積回路の特性を試験するのが困
難となっている。
However, in such a manual operation, it is difficult to manufacture probe pins having a narrow pitch of probe pins in order to cope with recent miniaturized semiconductor integrated circuits. is there. In addition, conventional probe pins have a length of about several tens of millimeters, so when transmitting a high-speed signal, the probe pins themselves become mismatched parts, so that the characteristics of an integrated circuit operating at a high frequency can be tested. Has become difficult.

【0004】そこで本発明は、上記の課題を解決するこ
とのできるプローブカード、プローブピン、及びプロー
ブカード製造方法を提供することを目的とする。この目
的は特許請求の範囲における独立項に記載の特徴の組み
合わせにより達成される。また従属項は本発明の更なる
有利な具体例を規定する。
Accordingly, an object of the present invention is to provide a probe card, a probe pin, and a method of manufacturing a probe card which can solve the above-mentioned problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous embodiments of the present invention.

【0005】[0005]

【課題を解決するための手段】即ち、本発明の第1の形
態によると、電子部品の端子に接触し、電子部品の特性
を試験するために用いるプローブカードであって、アモ
ルファス合金層を有し、少なくとも一部が湾曲したプロ
ーブピンと、プローブピンの一端を保持する保持基板
と、保持基板に設けられ、プローブピンと電気的に接続
された伝送線路とを備えることを特徴とするプローブカ
ードを提供する。
According to a first aspect of the present invention, there is provided a probe card used to test the characteristics of an electronic component by contacting the terminals of the electronic component, the probe card having an amorphous alloy layer. A probe card having at least a partly curved probe pin, a holding substrate for holding one end of the probe pin, and a transmission line provided on the holding substrate and electrically connected to the probe pin. I do.

【0006】プローブピンは、アモルファス合金層上に
形成された金属層を含んでもよく、金属層が伝送線路に
接続されてよい。アモルファス合金層は、パラジウムを
含んでよい。プローブピンは、多端に設けられた突起部
を有してよい。プローブカードは、保持基板に並べて設
けられた複数のプローブピンを含んでよい。
[0006] The probe pin may include a metal layer formed on the amorphous alloy layer, and the metal layer may be connected to the transmission line. The amorphous alloy layer may include palladium. The probe pins may have protrusions provided at multiple ends. The probe card may include a plurality of probe pins provided on the holding substrate.

【0007】本発明の第2の形態によると、電子部品の
端子に接触し、電子部品の特性を試験するために用いる
プローブピンであって、アモルファス合金層を有し、少
なくとも一部が湾曲されたことを特徴とするプローブピ
ンを提供する。
According to a second aspect of the present invention, there is provided a probe pin which comes into contact with a terminal of an electronic component and is used for testing characteristics of the electronic component, the probe pin having an amorphous alloy layer, at least a part of which is curved. A probe pin is provided.

【0008】本発明の第3の形態によると、電子部品の
端子に接触し、電子部品の特性を試験するために用いる
プローブカードを製造するプローブカード製造方法であ
って、アモルファス合金層を有し、一端が基板に接続さ
れたプローブピンを形成するステップと、アモルファス
合金層を加熱するステップと、プローブピンの少なくと
も一部が湾曲するように、プローブピンの他端を押圧す
るステップと、導電性材料を含む伝送線路を形成した保
持基板を準備するステップと、プローブピンの一端を保
持基板に接合するステップとを備えることを特徴とする
プローブカード製造方法を提供する。
According to a third aspect of the present invention, there is provided a probe card manufacturing method for manufacturing a probe card used to test the characteristics of an electronic component by contacting a terminal of the electronic component, the method comprising: Forming a probe pin having one end connected to the substrate; heating the amorphous alloy layer; pressing the other end of the probe pin so that at least a portion of the probe pin is curved; A method of manufacturing a probe card, comprising: preparing a holding substrate on which a transmission line including a material is formed; and joining one end of a probe pin to the holding substrate.

【0009】アモルファス合金層は、スパッタ法により
アモルファス合金を堆積させることにより形成されてよ
い。アモルファス合金層は、パラジウムを含むアモルフ
ァス合金を堆積させることにより形成されてもよい。
[0009] The amorphous alloy layer may be formed by depositing an amorphous alloy by a sputtering method. The amorphous alloy layer may be formed by depositing an amorphous alloy containing palladium.

【0010】プローブピンを形成するステップは、基板
を準備するステップと、基板の所定の領域にアモルファ
ス合金層を形成するステップと、所定の領域の一部を含
む基板の一部を除去するステップとを有してよい。
The steps of forming the probe pins include preparing a substrate, forming an amorphous alloy layer in a predetermined region of the substrate, and removing a part of the substrate including a part of the predetermined region. May be provided.

【0011】基板の一部を除去するステップは、基板に
開口部を形成するように基板の一部を除去してよく、ア
モルファス合金層を押圧するステップは、開口部に挿入
可能な突部を有する治具によりアモルファス合金層を押
圧してよい。
The step of removing a part of the substrate may include removing a part of the substrate so as to form an opening in the substrate, and the step of pressing the amorphous alloy layer includes forming a protrusion that can be inserted into the opening. The jig may be used to press the amorphous alloy layer.

【0012】アモルファス合金層を形成するステップ
は、基板上に犠牲層を形成するステップと、所定の領域
の犠牲層を除去するステップと、アモルファス合金層を
スパッタ法により形成するステップと、犠牲層及び犠牲
層上に形成されたアモルファス合金層を除去するステッ
プとを有してよい。アモルファス合金層を形成するステ
ップは、基板を粗面処理するステップを有し、粗面処理
した基板上にアモルファス合金層を形成してよい。
The step of forming an amorphous alloy layer includes the steps of forming a sacrificial layer on a substrate, removing a sacrificial layer in a predetermined region, forming an amorphous alloy layer by a sputtering method, Removing the amorphous alloy layer formed on the sacrificial layer. Forming the amorphous alloy layer may include roughening the substrate, and the amorphous alloy layer may be formed on the roughened substrate.

【0013】プローブピンを形成するステップは、基板
とアモルファス合金層とを密着させる密着層を基板上に
形成するステップをさらに有してよく、アモルファス合
金層を形成するステップは、アモルファス合金層を密着
層上に形成してよい。
[0013] The step of forming the probe pins may further include the step of forming an adhesion layer for bringing the substrate and the amorphous alloy layer into close contact with each other, and the step of forming the amorphous alloy layer comprises bringing the amorphous alloy layer into contact with the amorphous alloy layer. It may be formed on a layer.

【0014】密着層を形成するステップは、組成比が約
1:1であるチタンニッケル合金を含む層を形成してよ
い。密着層を形成するステップは、クロム又はチタンを
含む第1密着層を基板上に形成するステップと、銅を含
む第2密着層を第1密着層上に形成するステップとを有
してよく、アモルファス合金層を形成するステップは、
アモルファス合金層を第2密着層上に形成してよい。
In the step of forming the adhesion layer, a layer containing a titanium-nickel alloy having a composition ratio of about 1: 1 may be formed. The step of forming the adhesion layer may include a step of forming a first adhesion layer containing chromium or titanium on the substrate, and a step of forming a second adhesion layer containing copper on the first adhesion layer, The step of forming an amorphous alloy layer includes:
An amorphous alloy layer may be formed on the second adhesion layer.

【0015】プローブカード製造方法は、基板の上端か
ら下端へ縮小する溝部を形成するステップをさらに備え
てよく、アモルファス合金層を形成するステップは、基
板の溝部にアモルファス合金層の他端が形成されるよう
にアモルファス合金層を形成してよい。
The method of manufacturing a probe card may further include the step of forming a groove that reduces from the upper end to the lower end of the substrate. The step of forming the amorphous alloy layer includes forming the other end of the amorphous alloy layer in the groove of the substrate. The amorphous alloy layer may be formed as described above.

【0016】溝部を形成するステップは、基板の表面に
保護膜を形成するステップと、溝部を形成すべき領域の
保護膜を除去するステップと、保護膜をマスクとして異
方性エッチングにより溝部を形成するステップとを有し
てよい。
The step of forming the groove includes the steps of forming a protective film on the surface of the substrate, removing the protective film in a region where the groove is to be formed, and forming the groove by anisotropic etching using the protective film as a mask. And the step of performing.

【0017】プローブカード製造方法は、保持基板に導
電性材料を含む伝送線路を形成するステップをさらに備
えてよい。プローブピンを形成するステップは、基板に
複数のプローブピンを形成してよく、接合するステップ
は、複数のプローブピンを保持基板に並べて接合してよ
い。 接合するステップは、プローブピンの一端を保持
基板に貼り合わせるステップと、プローブピンの一端を
保持基板に熱圧着するステップとを有してよい。接合す
るステップは、プローブピンの一端及び保持基板の少な
くとも一方にバンプを形成するステップと、バンプを介
してプローブピンの一端を保持基板に貼り合わせるステ
ップと、プローブピンの一端を保持基板に熱圧着するス
テップとを有してよい。
The probe card manufacturing method may further include a step of forming a transmission line including a conductive material on the holding substrate. The step of forming the probe pins may include forming a plurality of probe pins on the substrate, and the step of bonding may include arranging and bonding the plurality of probe pins to the holding substrate. The joining may include a step of bonding one end of the probe pin to the holding substrate and a step of thermocompression bonding one end of the probe pin to the holding substrate. The bonding includes forming a bump on one end of the probe pin and at least one of the holding substrate, bonding one end of the probe pin to the holding substrate via the bump, and thermocompression bonding one end of the probe pin to the holding substrate. And the step of performing.

【0018】プローブカード製造方法は、基板の残りを
除去するステップをさらに備えてよい。プローブピンを
形成するステップは、基板とアモルファス合金層との間
に剥離犠牲層を形成するステップをさらに備えてよく、
基板の残りを除去するステップは、剥離犠牲層及び基板
の残りを除去してよい。
[0018] The probe card manufacturing method may further include the step of removing the remainder of the substrate. Forming the probe pins may further comprise forming a release sacrificial layer between the substrate and the amorphous alloy layer;
Removing the rest of the substrate may remove the release sacrificial layer and the rest of the substrate.

【0019】プローブピンを形成するステップは、アモ
ルファス合金層上に、金属層を形成するステップをさら
に有してよい。プローブピンを形成するステップは、金
属層に含まれる金属がアモルファス合金層に拡散するの
を防ぐバリヤ層をアモルファス合金層と金属層との間に
形成するステップをさらに備えてよい。プローブピンを
形成するステップは、アモルファス合金層と金属層とを
密着させる密着層をアモルファス合金層上に形成するス
テップをさらに有してよく、金属層を形成するステップ
は、金属層を密着層上に形成してよい。
The step of forming a probe pin may further include the step of forming a metal layer on the amorphous alloy layer. The step of forming the probe pin may further include the step of forming a barrier layer between the amorphous alloy layer and the metal layer that prevents a metal contained in the metal layer from diffusing into the amorphous alloy layer. The step of forming the probe pin may further include a step of forming an adhesion layer for bringing the amorphous alloy layer and the metal layer into close contact with each other on the amorphous alloy layer, and the step of forming the metal layer includes forming the metal layer on the adhesion layer. May be formed.

【0020】本発明の第4の形態によると、電子部品の
端子に接触し、電子部品の特性を試験するために用いる
プローブピンを製造するプローブピン製造方法であっ
て、一端が基板に接続されたアモルファス合金層を形成
するステップと、アモルファス合金層を加熱するステッ
プと、アモルファス合金層の少なくとも一部が湾曲する
ように、アモルファス合金層の他端を押圧するステップ
とを備えることを特徴とするプローブピン製造方法を提
供する。なお上記の発明の概要は、本発明の必要な特徴
の全てを列挙したものではなく、これらの特徴群のサブ
コンビネーションも又発明となりうる。
According to a fourth aspect of the present invention, there is provided a probe pin manufacturing method for manufacturing a probe pin used to test the characteristics of an electronic component by contacting a terminal of the electronic component, wherein one end is connected to a substrate. Forming an amorphous alloy layer, heating the amorphous alloy layer, and pressing the other end of the amorphous alloy layer so that at least a portion of the amorphous alloy layer is curved. A method for manufacturing a probe pin is provided. The above summary of the present invention does not list all of the necessary features of the present invention, and sub-combinations of these features may also constitute the present invention.

【0021】[0021]

【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described through embodiments of the present invention. However, the following embodiments do not limit the claimed invention and have the features described in the embodiments. Not all combinations are essential to the solution of the invention.

【0022】図1は、本発明の一実施形態に係るプロー
ブカード10の第1実施例を示す断面図である。プロー
ブカード10は、半導体集積回路等の電子部品50の複
数の端子52にそれぞれ接触する複数のプローブピン1
2と、プローブピン12の一端に電気的に接続された伝
送線路14と、伝送線路14が設けられた保持基板16
とを有する。
FIG. 1 is a sectional view showing a first example of a probe card 10 according to one embodiment of the present invention. The probe card 10 includes a plurality of probe pins 1 contacting a plurality of terminals 52 of an electronic component 50 such as a semiconductor integrated circuit.
2, a transmission line 14 electrically connected to one end of the probe pin 12, and a holding substrate 16 provided with the transmission line 14.
And

【0023】プローブピン12は、アモルファス合金を
材料として含むアモルファス合金層18を含む。アモル
ファス合金は、例えば金属ガラス等の、所定の温度領域
で非晶質相から過冷却液体域である流動相へ可逆的に相
転移する非晶質合金であればどのような金属を含んでも
よい。アモルファス合金は、パラジウム又はジルコニウ
ムを主成分として含むのが好ましい。アモルファス合金
がパラジウムを主成分として含む場合、アモルファス合
金はさらに、銅及び/又はシリコンを含んでもよい。ま
た、アモルファス合金がジルコニウムを主成分として含
む場合、アモルファス合金は、銅及び/又はアルミニウ
ムを含んでもよい。アモルファス合金層18は5μm以
上の厚さを有するのが好ましい。
The probe pin 12 includes an amorphous alloy layer 18 containing an amorphous alloy as a material. The amorphous alloy may include any metal, such as a metallic glass, as long as it is an amorphous alloy that undergoes a reversible phase transition from an amorphous phase to a fluid phase that is a supercooled liquid region in a predetermined temperature range. . The amorphous alloy preferably contains palladium or zirconium as a main component. When the amorphous alloy contains palladium as a main component, the amorphous alloy may further contain copper and / or silicon. When the amorphous alloy contains zirconium as a main component, the amorphous alloy may contain copper and / or aluminum. It is preferable that the amorphous alloy layer 18 has a thickness of 5 μm or more.

【0024】プローブピン12はアモルファス合金層1
8上に形成された金属層20をさらに有するのが好まし
い。この場合、プローブピン12は、金属層20が保持
基板16に対向するように伝送線路14に接続されるの
が好ましい。本実施形態において、金属層20は、アモ
ルファス合金層18上の全面に形成される。金属層20
の少なくとも電送線路14に接続される一端は、金メッ
キにより形成されるのが好ましい。他の例において、金
属層20は、アモルファス合金層18の一端のみに形成
されてもよい。
The probe pins 12 are made of the amorphous alloy layer 1
It is preferable to further include a metal layer 20 formed on the metal layer 8. In this case, the probe pins 12 are preferably connected to the transmission line 14 such that the metal layer 20 faces the holding substrate 16. In the present embodiment, the metal layer 20 is formed on the entire surface of the amorphous alloy layer 18. Metal layer 20
At least one end connected to the transmission line 14 is preferably formed by gold plating. In another example, the metal layer 20 may be formed only at one end of the amorphous alloy layer 18.

【0025】伝送線路14は、電子部品50の特性を試
験するために十分な高周波伝達特性を有する材料により
形成されるのが好ましい。伝送線路14は、金により形
成されるのが好ましい。伝送線路14は、少なくともプ
ローブピン12の一端と接続される部位においては、金
メッキにより形成されるのが好ましい。伝送線路14
は、保持基板16の片面に形成されても、保持基板16
の両面に形成されてもよい。また、保持基板16は、多
層配線基板であってもよい。
The transmission line 14 is preferably formed of a material having high-frequency transmission characteristics sufficient to test the characteristics of the electronic component 50. The transmission line 14 is preferably formed of gold. The transmission line 14 is preferably formed by gold plating at least at a portion connected to one end of the probe pin 12. Transmission line 14
Is formed on one side of the holding substrate 16,
May be formed on both sides. Further, the holding substrate 16 may be a multilayer wiring substrate.

【0026】金属層20と伝送線路14とは、金バンプ
22を介して接続されるのが好ましい。金属層20の一
端及び伝送線路14のプローブピン12の一端と接続さ
れる部位が金メッキにより形成されているため、プロー
ブピン12と伝送線路14とを密着して接続することが
できる。そのため、プローブカード10の強度を上げる
ことができる。
It is preferable that the metal layer 20 and the transmission line 14 are connected via the gold bump 22. Since the portion connected to one end of the metal layer 20 and one end of the probe pin 12 of the transmission line 14 is formed by gold plating, the probe pin 12 and the transmission line 14 can be closely connected. Therefore, the strength of the probe card 10 can be increased.

【0027】プローブピン12は、他端に、端子52と
接触する突起部24を有するのが好ましい。突起部24
は、四角錐状又は四角錐台状であるのが好ましい。プロ
ーブピン12がその他端に突起部24を有すると、プロ
ーブピン12の他端が電子部品50の端子52と電気的
に接触する際に、突起部24が端子52とスクラブする
のでプローブピン12と端子52との接触抵抗を小さく
できる。
The probe pin 12 preferably has, at the other end, a projection 24 that contacts the terminal 52. Protrusion 24
Is preferably a quadrangular pyramid or a truncated quadrangular pyramid. If the other end of the probe pin 12 is in electrical contact with the terminal 52 of the electronic component 50, the protrusion 24 scrubs with the terminal 52. The contact resistance with the terminal 52 can be reduced.

【0028】図1(a)は、プローブピン12が電子部
品50の端子52に接触していない状態を示す。図1
(b)は、プローブピン12が電子部品50の端子52
に接触した状態を示す。図1(b)に示すように、プロ
ーブピン12の突起部24を端子52に接触させた後、
オーバードライブにより突起部24を端子52にスクラ
ブさせる。オーバードライブは100μm程度であるの
が好ましい。本実施形態においては、破線で示すよう
に、伝送線路14、金バンプ22、金属層20、突起部
24を介した低抵抗の電流経路を通じて電子部品50の
端子52に電気信号が供給される。従って、電子部品5
0に高速の電気信号を良好な特性で供給することができ
る。
FIG. 1A shows a state where the probe pins 12 are not in contact with the terminals 52 of the electronic component 50. Figure 1
(B) shows that the probe pin 12 is connected to the terminal 52 of the electronic component 50.
Shows the state in contact with. As shown in FIG. 1B, after the protruding portion 24 of the probe pin 12 is brought into contact with the terminal 52,
The protrusion 24 is scrubbed to the terminal 52 by overdrive. The overdrive is preferably about 100 μm. In the present embodiment, as indicated by a broken line, an electric signal is supplied to the terminal 52 of the electronic component 50 through a low-resistance current path via the transmission line 14, the gold bump 22, the metal layer 20, and the protrusion 24. Therefore, the electronic component 5
It is possible to supply a high-speed electric signal to 0 with good characteristics.

【0029】図2は、図1に示したプローブカード10
を示す斜視図である。プローブピン12は、保持基板1
6と反対の方向に湾曲されている。また、複数のプロー
ブピン12は、保持基板16に並べて設けられる。本実
施形態において、プローブピン12の長さは、約数百μ
m程度であるのが好ましい。また、複数のプローブピン
12は、約百μm以下のピッチで形成されるのが好まし
い。
FIG. 2 shows the probe card 10 shown in FIG.
FIG. The probe pins 12 are attached to the holding substrate 1
6 is curved in the opposite direction. The plurality of probe pins 12 are provided side by side on the holding substrate 16. In the present embodiment, the length of the probe pin 12 is about several hundred μm.
m is preferable. Preferably, the plurality of probe pins 12 are formed at a pitch of about 100 μm or less.

【0030】本実施形態においては、プローブピン12
がアモルファス合金層18を有しているので、プローブ
ピン12を過冷却液帯域に加熱するだけでプローブピン
12を容易に湾曲させることができる。そのため、プロ
ーブピン12を約百μm以下の狭ピッチで簡単に形成で
きる。従って、プローブピン12の高周波の伝達特性を
大幅に改善することができる。
In this embodiment, the probe pins 12
Has an amorphous alloy layer 18, so that the probe pin 12 can be easily curved only by heating the probe pin 12 to the supercooled liquid zone. Therefore, the probe pins 12 can be easily formed with a narrow pitch of about 100 μm or less. Therefore, the high-frequency transmission characteristics of the probe pin 12 can be significantly improved.

【0031】図3は、本発明の一実施形態に係るプロー
ブピン12を製造する工程を示す模式図である。まず、
基板100を準備する。次に、図3(a)に示すよう
に、基板100の表面に保護膜102を形成する。本実
施形態において、基板100はシリコン基板であって、
保護膜102は基板100を熱酸化して形成されたシリ
コン酸化膜である。また、基板100は、表面結晶方位
が(100)であるのが好ましい。
FIG. 3 is a schematic view showing a process of manufacturing the probe pin 12 according to one embodiment of the present invention. First,
A substrate 100 is prepared. Next, as shown in FIG. 3A, a protective film 102 is formed on the surface of the substrate 100. In the present embodiment, the substrate 100 is a silicon substrate,
The protective film 102 is a silicon oxide film formed by thermally oxidizing the substrate 100. Further, the substrate 100 preferably has a surface crystal orientation of (100).

【0032】続いて、図3(b)に示すように、基板1
00に溝部を形成すべき領域の保護膜102をエッチン
グにより除去する。エッチングはフッ酸又はフッ酸緩衝
溶液等を用いたウェットエッチングにより行うのが好ま
しい。次に、図3(c)に示すように、保護膜102を
マスクとして、異方性エッチングにより基板100に基
板100の上面から下面へ縮小する溝部104を形成す
る。溝部104は、プローブピン102の突起部24と
実質的に等しい大きさに形成するのが好ましい。本実施
形態において、溝部104は、約70℃に加熱した水酸
化カリウム溶液等を用いたウェット異方性エッチングに
より形成される。この場合に、溝部104は、基板10
0の表面結晶方位が(111)である面に囲まれた正四
角錐状又は正四角錐台状に形成されるのが好ましい。次
に、図3(d)に示すように、フッ酸又はフッ酸緩衝溶
液等を用いたウェットエッチングにより保護膜102を
除去する。
Subsequently, as shown in FIG.
At 00, the protective film 102 in the region where the groove is to be formed is removed by etching. The etching is preferably performed by wet etching using hydrofluoric acid or a hydrofluoric acid buffer solution or the like. Next, as shown in FIG. 3C, using the protective film 102 as a mask, a groove 104 is formed on the substrate 100 by anisotropic etching to reduce the size of the substrate 100 from the upper surface to the lower surface. The groove 104 is preferably formed to have substantially the same size as the protrusion 24 of the probe pin 102. In this embodiment, the groove 104 is formed by wet anisotropic etching using a potassium hydroxide solution or the like heated to about 70 ° C. In this case, the groove 104 is
It is preferably formed in a square pyramid shape or a truncated square pyramid shape surrounded by a plane having a surface crystal orientation of 0 (111). Next, as shown in FIG. 3D, the protective film 102 is removed by wet etching using hydrofluoric acid or a hydrofluoric acid buffer solution or the like.

【0033】続いて、図3(e)に示すように、アモル
ファス合金層18をリフトオフにより形成するための犠
牲層106を基板100上に形成し、アモルファス合金
層18を形成すべき領域の犠牲層106を除去する。犠
牲層106は、基板100の溝部104に、アモルファ
ス合金層18の他端が形成されるように除去されるのが
好ましい。犠牲層106は、10μm以上の厚さを有す
るのが好ましい。犠牲層106の厚さは、アモルファス
合金層18の厚さより厚ければよい。犠牲層106は、
300℃以上の耐熱性を有するのが好ましい。犠牲層1
06は、例えば酸又はアルカリに溶解しやすいアルミニ
ウム等の金属により形成されてよい。又は、犠牲層10
6は、例えば有機溶剤に溶解しやすいレジストとその上
に厚く堆積された粘度及び耐熱性の高いネガレジストと
により形成されてよい。犠牲層106は、単一層であっ
ても複数層であってもよい。
Subsequently, as shown in FIG. 3E, a sacrificial layer 106 for forming the amorphous alloy layer 18 by lift-off is formed on the substrate 100, and a sacrificial layer in a region where the amorphous alloy layer 18 is to be formed is formed. 106 is removed. The sacrificial layer 106 is preferably removed so that the other end of the amorphous alloy layer 18 is formed in the groove 104 of the substrate 100. Preferably, the sacrificial layer 106 has a thickness of 10 μm or more. The thickness of the sacrificial layer 106 may be greater than the thickness of the amorphous alloy layer 18. The sacrificial layer 106
It preferably has a heat resistance of 300 ° C. or higher. Sacrificial layer 1
06 may be formed of a metal such as aluminum which is easily dissolved in an acid or an alkali. Or, the sacrifice layer 10
6 may be formed of, for example, a resist which is easily dissolved in an organic solvent, and a negative resist having high viscosity and high heat resistance which is thickly deposited thereon. The sacrificial layer 106 may be a single layer or a plurality of layers.

【0034】また、アモルファス合金層18を形成すべ
き領域の犠牲層106をエッチングにより除去した後
に、フッ酸、フッ酸緩衝溶液、酸素プラズマ又はイオン
ガン等により基板100の表面を処理するのが好まし
い。基板100の表面処理を行うことにより、基板10
0の表面に残存する犠牲層106や、例えば犠牲層10
6がレジストである場合には、当該レジストの現像に用
いた有機溶剤等の付着物や吸着物を除去することができ
る。そのため、基板100とアモルファス合金層18と
の密着強度の低下を防ぐことができ、ひいてはプローブ
カード10の製造工程における歩留まりを向上すること
ができる。
After the sacrifice layer 106 in the region where the amorphous alloy layer 18 is to be formed is removed by etching, the surface of the substrate 100 is preferably treated with hydrofluoric acid, a hydrofluoric acid buffer solution, oxygen plasma or an ion gun. By performing the surface treatment of the substrate 100, the substrate 10
The sacrificial layer 106 remaining on the surface of the
When the resist 6 is a resist, it is possible to remove deposits and adsorbed substances such as an organic solvent used for developing the resist. Therefore, a decrease in the adhesion strength between the substrate 100 and the amorphous alloy layer 18 can be prevented, and the yield in the manufacturing process of the probe card 10 can be improved.

【0035】続いて、図3(f)に示すように、基板1
00及び犠牲層106上にアモルファス合金層18を形
成する。本実施形態において、アモルファス合金層18
は、アモルファス合金をスパッタ法により堆積すること
による形成する。スパッタ法により形成することによ
り、非晶質合金の状態のアモルファス合金層18を形成
することができる。この場合、アモルファス合金層18
は、300℃程度の高温でスパッタ出力を高くして基板
100上に形成するのが好ましい。スパッタ出力を高く
することにより、アモルファス合金層18を短時間で比
較的厚く形成することができる。本実施形態において
は、犠牲層106を、基板100の溝部104にプロー
ブピン12の他端が形成されるように除去しているの
で、アモルファス合金層18は、基板100の溝部10
4にプローブピン12の他端が設けられるように形成さ
れる。
Subsequently, as shown in FIG.
The amorphous alloy layer 18 is formed on the sacrifice layer 106 and the sacrificial layer 106. In the present embodiment, the amorphous alloy layer 18
Is formed by depositing an amorphous alloy by a sputtering method. The amorphous alloy layer 18 in an amorphous alloy state can be formed by the sputtering method. In this case, the amorphous alloy layer 18
Is preferably formed on the substrate 100 by increasing the sputter output at a high temperature of about 300 ° C. By increasing the sputter output, the amorphous alloy layer 18 can be formed relatively thick in a short time. In the present embodiment, the sacrificial layer 106 is removed so that the other end of the probe pin 12 is formed in the groove 104 of the substrate 100.
4 is formed so that the other end of the probe pin 12 is provided.

【0036】続いて、図3(g)に示すように、犠牲層
106及び犠牲層106上に形成されたアモルファス合
金層18を除去する。犠牲層106が、例えばアルミニ
ウム等の金属により形成された場合、例えば酢酸水溶液
等の酸又はアルカリ水溶液により犠牲層106を溶解し
て除去する。犠牲層106が、例えばレジストにより形
成された場合、有機溶剤により犠牲層106を溶解して
除去する。犠牲層106を除去する溶液又は溶剤は、犠
牲層106をエッチングする速度と基板100又はアモ
ルファス合金層18をエッチングする速度とのエッチン
グ速度比が5〜100以上であるのが好ましい。犠牲層
106を除去することにより、犠牲層106上に形成さ
れたアモルファス合金層18も除去され、基板100上
にプローブピン12を構成するアモルファス合金層18
を得る。
Subsequently, as shown in FIG. 3G, the sacrifice layer 106 and the amorphous alloy layer 18 formed on the sacrifice layer 106 are removed. When the sacrifice layer 106 is formed of, for example, a metal such as aluminum, the sacrifice layer 106 is dissolved and removed with an acid or alkali aqueous solution such as an acetic acid aqueous solution. When the sacrifice layer 106 is formed of, for example, a resist, the sacrifice layer 106 is dissolved and removed with an organic solvent. The solution or solvent for removing the sacrificial layer 106 preferably has an etching rate ratio of the rate at which the sacrificial layer 106 is etched to the rate at which the substrate 100 or the amorphous alloy layer 18 is etched is 5 to 100 or more. By removing the sacrificial layer 106, the amorphous alloy layer 18 formed on the sacrificial layer 106 is also removed, and the amorphous alloy layer 18 forming the probe pins 12 is formed on the substrate 100.
Get.

【0037】次に、図3(f)に示すように、アモルフ
ァス合金層18上に金属層20を形成する。金属層20
は、低抵抗率の導電性材料により形成されるのが好まし
い。本実施形態において、金属層20は、金(Au)を
メッキ法により成長させることにより形成される。金属
層20は、蒸着又はスパッタ法により形成されてもよい
が、この場合も、プローブピン12の一端においてはメ
ッキ法により形成されるのが好ましい。金属層20をメ
ッキ法により形成する場合、まず、スパッタ法により基
板100の全体に金属の薄膜を形成する。その後、メッ
キを施す部分以外を厚膜のレジストにより被覆しメッキ
処理を施す。そして、メッキ処理後に厚膜のレジストを
除去し、不要部分の金属の薄膜をミリング等によりエッ
チングして除去する。
Next, as shown in FIG. 3F, a metal layer 20 is formed on the amorphous alloy layer 18. Metal layer 20
Is preferably formed of a low resistivity conductive material. In the present embodiment, the metal layer 20 is formed by growing gold (Au) by a plating method. The metal layer 20 may be formed by vapor deposition or sputtering, but also in this case, it is preferable that one end of the probe pin 12 be formed by plating. When the metal layer 20 is formed by plating, first, a metal thin film is formed on the entire substrate 100 by sputtering. Thereafter, a portion other than the portion to be plated is covered with a thick-film resist and plated. Then, after the plating process, the thick film resist is removed, and the unnecessary portion of the metal thin film is etched and removed by milling or the like.

【0038】他の例において、金属層20は、図3
(f)に示す工程において、基板100及び犠牲層10
6上にアモルファス合金層18を形成した後に、アモル
ファス合金層18上にスパッタ法により金属の薄膜を形
成してもよい。この場合も、金属層20は、プローブピ
ン12の一端においてはメッキ法により形成されるのが
好ましい。
In another example, the metal layer 20 is
In the step shown in (f), the substrate 100 and the sacrificial layer 10
After forming the amorphous alloy layer 18 on the metal layer 6, a thin metal film may be formed on the amorphous alloy layer 18 by a sputtering method. Also in this case, the metal layer 20 is preferably formed at one end of the probe pin 12 by a plating method.

【0039】続いて、図3(i)に示すように、基板1
00の溝部104を含む部分であって、アモルファス合
金層18の他端に接する部分をエッチングにより除去し
て基板100に貫通孔110を形成する。貫通孔110
は、基板100のアモルファス合金層18が形成された
面の裏面から誘導結合型プラズマエッチング(ICP)
又は水酸化カリウム水溶液等を用いたウェット異方性エ
ッチング等により形成されるのが好ましい。貫通孔11
0は、プローブピン12の他端が自由になり、一端のみ
が基板100に保持された片持ち梁構造となるように形
成される。
Subsequently, as shown in FIG.
The portion including the groove 104 of the layer 00 and the portion in contact with the other end of the amorphous alloy layer 18 is removed by etching to form a through hole 110 in the substrate 100. Through hole 110
Is inductively coupled plasma etching (ICP) from the back side of the surface of the substrate 100 on which the amorphous alloy layer 18 is formed.
Alternatively, it is preferably formed by wet anisotropic etching using a potassium hydroxide aqueous solution or the like. Through hole 11
0 is formed so that the other end of the probe pin 12 is free and only one end has a cantilever structure held by the substrate 100.

【0040】次に、図3(j)に示すように、押圧治具
120を用いて、プローブピン12を湾曲させる。押圧
冶具120は、基板及び当該基板に設けられプローブピ
ン12を押圧するための突出部を有する。突出部は、貫
通孔110に挿入可能に形成されるのが好ましい。押圧
冶具120は、例えばシリコン基板をウェット異方性エ
ッチングすることにより、突出部を有するように形成さ
れる。
Next, as shown in FIG. 3J, the probe pin 12 is bent using the pressing jig 120. The pressing jig 120 has a substrate and a protrusion provided on the substrate for pressing the probe pins 12. It is preferable that the protrusion is formed so as to be inserted into the through hole 110. The pressing jig 120 is formed to have a protruding portion by, for example, wet anisotropic etching of a silicon substrate.

【0041】このように形成された押圧冶具120を用
いて、プローブピン12を押圧するために、例えばコン
タクトアライナを用いて、貫通孔110と押圧治具12
0との位置合わせをする。次に、アモルファス合金層1
8を形成するアモルファス合金が過冷却液体域となるよ
うアモルファス合金層18を加熱する。アモルファス合
金層18を形成するアモルファス合金がパラジウムを主
成分として含む場合、アモルファス合金層18を約35
0℃から400℃で加熱するのが好ましく、さらに好ま
しくは380℃で加熱する。アモルファス合金層18
は、減圧下又は真空下で加熱するのが好ましい。
In order to press the probe pin 12 using the pressing jig 120 formed as described above, the through-hole 110 and the pressing jig 12 are pressed using, for example, a contact aligner.
Align with 0. Next, the amorphous alloy layer 1
The amorphous alloy layer 18 is heated so that the amorphous alloy forming 8 becomes a supercooled liquid region. When the amorphous alloy forming the amorphous alloy layer 18 contains palladium as a main component, the amorphous alloy
The heating is preferably performed at 0 ° C to 400 ° C, more preferably at 380 ° C. Amorphous alloy layer 18
Is preferably heated under reduced pressure or under vacuum.

【0042】続いて、押圧治具120の突出部によりプ
ローブピン12を押圧することにより、プローブピン1
2を湾曲させる。この場合、プローブピン12の他端が
基板100の方向に湾曲するように、押圧冶具120に
よりプローブピン12を押圧するのが好ましい。このと
き、プローブピン12が基板100の方向に50μmか
ら150μm程度湾曲するようにプローブピン12を押
圧するのが好ましい。アモルファス合金層18を加熱す
ると共にプローブピン12を基板100の方向に押圧す
るのが好ましい。プローブピン12の押圧冶具120に
よる押圧と加熱とは同時に行ってよい。また、プローブ
ピン12を基板100の方向に押圧した後に、加熱を始
めてもよい。以上の工程により、図3(k)に示すよう
に、アモルファス合金層18の他端が基板100の方向
に湾曲したプローブピン12を形成する。
Subsequently, the probe pin 12 is pressed by the protruding portion of the pressing jig 120 so that the probe pin 1
Curve 2 In this case, it is preferable that the probe pin 12 be pressed by the pressing jig 120 so that the other end of the probe pin 12 bends toward the substrate 100. At this time, it is preferable to press the probe pins 12 so that the probe pins 12 are curved in the direction of the substrate 100 by about 50 μm to 150 μm. Preferably, the probe pins 12 are pressed in the direction of the substrate 100 while heating the amorphous alloy layer 18. Pressing of the probe pin 12 by the pressing jig 120 and heating may be performed simultaneously. Further, heating may be started after the probe pins 12 are pressed in the direction of the substrate 100. Through the above steps, as shown in FIG. 3K, the probe pins 12 having the other end of the amorphous alloy layer 18 curved in the direction of the substrate 100 are formed.

【0043】図4は、本発明の一実施形態に係る保持基
板16を製造する工程を示す模式図である。図4(a)
に示すように、まず保持基板16を準備する。保持基板
16は、ポリイミド又はエポキシ等の有機系材料、又は
アルミナ等のセラミック材料により形成されるのが好ま
しい。次に、図4(b)に示すように、保持基板16に
伝送線路14を形成する。
FIG. 4 is a schematic view showing a step of manufacturing the holding substrate 16 according to one embodiment of the present invention. FIG. 4 (a)
First, the holding substrate 16 is prepared as shown in FIG. The holding substrate 16 is preferably formed of an organic material such as polyimide or epoxy, or a ceramic material such as alumina. Next, as shown in FIG. 4B, the transmission line 14 is formed on the holding substrate 16.

【0044】続いて、図4(c)に示すように、伝送線
路14上に金バンプ22を形成する。他の例において、
金バンプ22はアモルファス合金層18の一端に設けて
もよい。金バンプ22は、バンプボンダを用いて形成し
てよく、また、メッキにより形成してよい。金バンプ2
4は、図3に示す基板100及び保持基板16の表面粗
さを吸収するのに十分な厚さを有するのが好ましい。本
実施形態において、金バンプ24は、10μm程度の厚
さを有する。
Subsequently, as shown in FIG. 4C, a gold bump 22 is formed on the transmission line 14. In another example,
The gold bump 22 may be provided at one end of the amorphous alloy layer 18. The gold bump 22 may be formed using a bump bonder, or may be formed by plating. Gold bump 2
4 preferably has a thickness sufficient to absorb the surface roughness of the substrate 100 and the holding substrate 16 shown in FIG. In the present embodiment, the gold bump 24 has a thickness of about 10 μm.

【0045】図5は、図3に示したプローブピン12を
図4に示した配線基板14に接合する工程を示す模式図
である。図5(a)に示すように、まず、プローブピン
12の一端を保持基板16に形成された金バンプ24に
位置合わせする。次に、図5(b)に示すように、アモ
ルファス合金層18の一端を保持基板16に貼り合わせ
る。そして、アモルファス合金層18の一端を保持基板
16に熱圧着する。プローブピン12の保持基板16へ
の位置合わせ及びプローブピン12の保持基板16への
接合は、フリップチップボンダ等を用いて一連の動作で
行うのが好ましい。また、熱圧着は、アモルファス合金
層18が過冷却液体域まで加熱されない程度の温度で行
うのが好ましい。本実施形態において、熱圧着は約30
0℃で行う。他の例において、基板100及び保持基板
16の表面粗さを抑制できれば、金バンプ24を用い
ず、プローブピン12と伝送線路14とを直接熱圧着し
てもよい。
FIG. 5 is a schematic view showing a step of joining the probe pins 12 shown in FIG. 3 to the wiring board 14 shown in FIG. As shown in FIG. 5A, first, one end of the probe pin 12 is aligned with the gold bump 24 formed on the holding substrate 16. Next, as shown in FIG. 5B, one end of the amorphous alloy layer 18 is bonded to the holding substrate 16. Then, one end of the amorphous alloy layer 18 is thermocompression-bonded to the holding substrate 16. The positioning of the probe pins 12 on the holding substrate 16 and the joining of the probe pins 12 to the holding substrate 16 are preferably performed by a series of operations using a flip chip bonder or the like. The thermocompression bonding is preferably performed at a temperature at which the amorphous alloy layer 18 is not heated to the supercooled liquid region. In this embodiment, the thermocompression bonding is about 30
Perform at 0 ° C. In another example, if the surface roughness of the substrate 100 and the holding substrate 16 can be suppressed, the probe pin 12 and the transmission line 14 may be directly thermocompression-bonded without using the gold bump 24.

【0046】次に、図5(c)に示すように、基板10
0を除去する。基板100は、プローブピン12との接
続部分をエッチングすることにより除去してもよい。エ
ッチングは、例えば水酸化カリウム水溶液を用いたウェ
ットエッチング又はXeF2を用いたドライエッチング
等により行うのが好ましい。
Next, as shown in FIG.
Remove 0. The substrate 100 may be removed by etching a portion connected to the probe pin 12. The etching is preferably performed by, for example, wet etching using an aqueous solution of potassium hydroxide or dry etching using XeF2.

【0047】本実施形態においては、まずシリコン基板
100に複数のプローブピン12を微細なピッチで形成
した後に、良好な伝達特性を有する保持基板16に複数
のプローブピン12を一括で転写実装することができ
る。そのため、プローブピン12のピッチが微細なプロ
ーブカード10を容易に製造することができる。従っ
て、ギガヘルツ帯の高周波数の集積回路の特性を試験す
ることができるプローブカード10を安価に、迅速に提
供することができる。
In this embodiment, first, a plurality of probe pins 12 are formed at a fine pitch on the silicon substrate 100, and then the plurality of probe pins 12 are collectively transferred and mounted on the holding substrate 16 having good transmission characteristics. Can be. Therefore, the probe card 10 in which the pitch of the probe pins 12 is fine can be easily manufactured. Therefore, the probe card 10 capable of testing the characteristics of a gigahertz-band high-frequency integrated circuit can be quickly and inexpensively provided.

【0048】図6は、本発明の一実施形態に係るプロー
ブピン12を製造する工程の他の例を示す模式図であ
る。本実施例においては、図6(a)に示すように、図
3(e)に示したように、犠牲層106の一部を除去し
た後に、アモルファス合金層18と基板100とを密着
させる密着層114を基板100上に形成してもよい。
この場合、図6(b)に示すように、アモルファス合金
の薄層108を密着層114上に形成する。密着層10
8の厚さは、10nm程度であるのが好ましい。
FIG. 6 is a schematic view showing another example of the process of manufacturing the probe pin 12 according to one embodiment of the present invention. In this embodiment, as shown in FIG. 6A, as shown in FIG. 3E, after removing a part of the sacrificial layer 106, the amorphous alloy layer 18 and the substrate 100 are brought into close contact with each other. Layer 114 may be formed over substrate 100.
In this case, a thin layer 108 of an amorphous alloy is formed on the adhesion layer 114, as shown in FIG. Adhesion layer 10
The thickness of 8 is preferably about 10 nm.

【0049】アモルファス合金がパラジウムを主成分と
する場合、密着層114は、組成比が約1:1であるチ
タンニッケル合金を含むのが好ましい。アモルファス合
金がパラジウムを主成分として銅を含有する場合、密着
層114は、クロム又はチタンを含む第1密着層と銅を
含む第2密着層とを有してよい。第1密着層は基板10
0上に形成し、アモルファス合金層18を第2密着層上
に形成するのが好ましい。
When the amorphous alloy contains palladium as a main component, the adhesion layer 114 preferably contains a titanium nickel alloy having a composition ratio of about 1: 1. When the amorphous alloy contains palladium as the main component and copper, the adhesion layer 114 may include a first adhesion layer containing chromium or titanium and a second adhesion layer containing copper. The first adhesion layer is the substrate 10
0, and the amorphous alloy layer 18 is preferably formed on the second adhesion layer.

【0050】さらに、図6(c)に示すように、金属層
20に含まれる金属がアモルファス合金層18に拡散す
るのを防ぐバリヤ層116をアモルファス合金層18と
金属層20との間に形成してもよい。バリヤ層116は
白金であるのが好ましい。バリヤ層116は100nm
程度であるのが好ましい。アモルファス合金層18と金
属層20との間にバリヤ層116を形成することによ
り、アモルファス合金層18を湾曲させるために加熱す
る場合においても、金属層20に含まれる金属がアモル
ファス合金層18に拡散することがない。
Further, as shown in FIG. 6C, a barrier layer 116 for preventing the metal contained in the metal layer 20 from diffusing into the amorphous alloy layer 18 is formed between the amorphous alloy layer 18 and the metal layer 20. May be. Barrier layer 116 is preferably platinum. The barrier layer 116 has a thickness of 100 nm.
It is preferred to be on the order of magnitude. By forming the barrier layer 116 between the amorphous alloy layer 18 and the metal layer 20, even when the amorphous alloy layer 18 is heated to bend, the metal contained in the metal layer 20 diffuses into the amorphous alloy layer 18. Never do.

【0051】また、アモルファス合金層18と金属層2
0とを密着させる密着層118をアモルファス合金層1
8上に形成してもよい。密着層118は、アモルファス
合金層18とバリヤ層116との間に設けてもよい。密
着層118は密着層114と同様に、アモルファス合金
がパラジウムを主成分とする場合、組成比が1:1であ
るチタンニッケル合金を含むのが好ましい。アモルファ
ス合金がパラジウムを主成分として銅を含有する場合、
密着層114は、クロム又はチタンを含む第1密着層と
銅を含む第2密着層とを有してよい。第1密着層は基板
100上に形成し、アモルファス合金層18を第2密着
層上に形成するのが好ましい。また、アモルファス合金
層18上に白金であるバリヤ層116を形成する場合、
密着層118は、銅を含む第2密着層のみを用いてもよ
い。
The amorphous alloy layer 18 and the metal layer 2
0 to the amorphous alloy layer 1
8 may be formed. The adhesion layer 118 may be provided between the amorphous alloy layer 18 and the barrier layer 116. Like the adhesion layer 114, the adhesion layer 118 preferably includes a titanium-nickel alloy having a composition ratio of 1: 1 when the amorphous alloy is mainly composed of palladium. If the amorphous alloy contains copper with palladium as the main component,
The adhesion layer 114 may include a first adhesion layer containing chromium or titanium and a second adhesion layer containing copper. Preferably, the first adhesion layer is formed on the substrate 100, and the amorphous alloy layer 18 is formed on the second adhesion layer. When the barrier layer 116 made of platinum is formed on the amorphous alloy layer 18,
As the adhesion layer 118, only the second adhesion layer containing copper may be used.

【0052】次に、図6(d)に示すように、バリヤ層
116及び/又は密着層118上に金属層20を形成す
る。アモルファス合金層18を形成するステップと、密
着層114を形成するステップと、バリヤ層116及び
/又は密着層118を形成するステップと、金属層20
を形成するステップとは、スパッタ法により同一装置内
で行うのが好ましい。
Next, as shown in FIG. 6D, a metal layer 20 is formed on the barrier layer 116 and / or the adhesion layer 118. Forming the amorphous alloy layer 18, forming the adhesion layer 114, forming the barrier layer 116 and / or the adhesion layer 118, and forming the metal layer 20.
Is preferably performed in the same apparatus by a sputtering method.

【0053】図7は、本発明の一実施形態に係るプロー
ブピン12を製造する工程の他の例を示す模式図であ
る。まず、図7(a)に示すように基板100を準備す
る。次に、図7(b)に示すように、アモルファス合金
層18をリフトオフにより形成するための犠牲層106
を基板100上に形成し、アモルファス合金層18を形
成すべき領域の犠牲層106を除去する。続いて、図7
(c)に示すように、基板100及び犠牲層106上に
アモルファス合金を含む薄層108を形成する。その
後、図7(d)から図7(h)に示すように、図3に示
した第1実施例と同様に、プローブピン12を形成す
る。このようにして形成したプローブピン12は、図5
に示した第1実施例と同様に、配線基板16と接合して
プローブカードを形成する。
FIG. 7 is a schematic view showing another example of the process of manufacturing the probe pin 12 according to one embodiment of the present invention. First, a substrate 100 is prepared as shown in FIG. Next, as shown in FIG. 7B, a sacrifice layer 106 for forming the amorphous alloy layer 18 by lift-off.
Is formed on the substrate 100, and the sacrifice layer 106 in the region where the amorphous alloy layer 18 is to be formed is removed. Subsequently, FIG.
As shown in (c), a thin layer 108 containing an amorphous alloy is formed on the substrate 100 and the sacrificial layer 106. Thereafter, as shown in FIGS. 7D to 7H, the probe pins 12 are formed in the same manner as in the first embodiment shown in FIG. The probe pin 12 formed in this way is shown in FIG.
In the same manner as in the first embodiment, the probe card is formed by bonding to the wiring board 16.

【0054】図8は、本発明の一実施形態に係るプロー
ブカード10を製造する工程の他の例を示す模式図であ
る。まず、図8(a)に示すように基板100を準備す
る。次に、図8(b)に示すように、アモルファス合金
層18をリフトオフにより形成するための犠牲層106
を基板100上に形成し、アモルファス合金層18を形
成すべき領域の犠牲層106を除去する。
FIG. 8 is a schematic view showing another example of the process of manufacturing the probe card 10 according to one embodiment of the present invention. First, a substrate 100 is prepared as shown in FIG. Next, as shown in FIG. 8B, a sacrifice layer 106 for forming the amorphous alloy layer 18 by lift-off.
Is formed on the substrate 100, and the sacrifice layer 106 in the region where the amorphous alloy layer 18 is to be formed is removed.

【0055】続いて、図8(c)に示すように、基板1
00及び犠牲層106上に、後の工程において基板10
0をプローブカード10から除去しやすいようにするた
めの剥離犠牲層112を形成する。剥離犠牲層112
は、後の工程におけるアモルファス合金層の加熱変形、
エッチング等の薬品処理等に耐え得る材料により形成さ
れるのが好ましい。剥離犠牲層112は、例えば金属薄
膜であるのが好ましい。本実施例において、剥離犠牲層
112は、クロムを含み、約100nmの厚さに形成さ
れる。
Subsequently, as shown in FIG.
00 and the sacrificial layer 106 in a later step.
A separation sacrifice layer 112 for facilitating removal of 0 from the probe card 10 is formed. Release sacrificial layer 112
Is the heating deformation of the amorphous alloy layer in a later step,
It is preferably formed of a material that can withstand chemical treatment such as etching. The separation sacrifice layer 112 is preferably, for example, a metal thin film. In this embodiment, the peeling sacrificial layer 112 contains chromium and is formed to a thickness of about 100 nm.

【0056】その後、図8(d)から図8(k)に示す
ように、図3、図4及び図5に示した例と同様に、プロ
ーブカード10を形成する。次に、図8(l)に示すよ
うに、剥離犠牲層112を過塩素酸と硝酸第二セリウム
アンモニウムの混合溶液でエッチングすることにより、
基板100及び剥離犠牲層112を除去し、プローブカ
ード10を得る。
Thereafter, as shown in FIGS. 8 (d) to 8 (k), the probe card 10 is formed in the same manner as in the examples shown in FIGS. 3, 4 and 5. Next, as shown in FIG. 8 (l), the peeling sacrificial layer 112 is etched with a mixed solution of perchloric acid and ceric ammonium nitrate,
The substrate 100 and the peeling sacrifice layer 112 are removed to obtain the probe card 10.

【0057】本実施例において、剥離犠牲層112は、
クロムを含むので、途中工程において基板100に十分
に密着する密着強度及びエッチング等の薬品等への耐性
を有し、基板100を除去する工程において、基板10
0をプローブカード10から容易に除去することができ
る。
In this embodiment, the peeling sacrificial layer 112 is
Since it contains chromium, it has an adhesion strength enough to adhere to the substrate 100 in the middle of the process and a resistance to chemicals such as etching.
0 can be easily removed from the probe card 10.

【0058】図9は、本発明の一実施形態に係るプロー
ブピン12を製造する工程の他の例の一部を示す模式図
である。まず、図9(a)に示すように基板100を準
備する。次に、図9(b)に示すように、アモルファス
合金層18をリフトオフにより形成するための犠牲層1
06を基板100上に形成し、アモルファス合金層18
を形成すべき領域の犠牲層106を除去する。続いて、
図9(c)に示すように、イオンガンを用いて、基板1
00の表面へイオンビームを照射する。イオンガンは、
アルゴンガス又は酸素ガスをイオン源とするのが好まし
い。基板100の表面へイオンビームを照射することに
より、基板100の表面が粗面処理される。基板100
の表面を粗面処理することにより、最終工程において、
プローブカード10から基板100を容易に除去するこ
とができる。
FIG. 9 is a schematic view showing a part of another example of the process of manufacturing the probe pin 12 according to one embodiment of the present invention. First, a substrate 100 is prepared as shown in FIG. Next, as shown in FIG. 9B, the sacrificial layer 1 for forming the amorphous alloy layer 18 by lift-off is used.
06 is formed on the substrate 100 and the amorphous alloy layer 18 is formed.
The sacrifice layer 106 in the region where the is to be formed is removed. continue,
As shown in FIG. 9C, the substrate 1 is
The surface of No. 00 is irradiated with an ion beam. Ion gun
It is preferable to use argon gas or oxygen gas as the ion source. By irradiating the surface of the substrate 100 with an ion beam, the surface of the substrate 100 is roughened. Substrate 100
By roughening the surface of
The substrate 100 can be easily removed from the probe card 10.

【0059】また、基板100の表面へイオンビームを
照射する前に、スパッタ法により基板100の表面にア
ルミニウムを堆積させてもよい。基板100の表面にア
ルミニウムを堆積させることにより、イオンビームの照
射時にアルミニウムが基板100の表面に拡散する。こ
の場合、最終工程において、プローブカード10から基
板100をより容易に除去することができる。
Before the surface of the substrate 100 is irradiated with the ion beam, aluminum may be deposited on the surface of the substrate 100 by a sputtering method. By depositing aluminum on the surface of the substrate 100, the aluminum diffuses to the surface of the substrate 100 during irradiation with the ion beam. In this case, the substrate 100 can be more easily removed from the probe card 10 in the final step.

【0060】図10は、本発明の一実施形態に係るプロ
ーブカード10を製造する工程の他の例の一部を示す模
式図である。本実施例においては、図10(a)に示す
ように、金バンプ22をプローブピン12の金属層20
上の一端に形成する。金バンプ22は、バンプボンダに
より形成されるのが好ましい。金バンプ22は、金メッ
キにより形成されてもよい。図10(b)〜図10
(d)に示すように、図5に示した第1実施例と同様
に、プローブカード10を形成する。
FIG. 10 is a schematic view showing a part of another example of the process of manufacturing the probe card 10 according to one embodiment of the present invention. In this embodiment, as shown in FIG. 10A, the gold bumps 22 are connected to the metal layers 20 of the probe pins 12.
Formed at the upper end. The gold bump 22 is preferably formed by a bump bonder. The gold bump 22 may be formed by gold plating. 10 (b) to 10
As shown in (d), a probe card 10 is formed in the same manner as in the first embodiment shown in FIG.

【0061】本実施例においては、プローブカード10
の保持基板16が数百mm程度の大規模な場合であっ
て、金バンプ22を保持基板16の伝送線路14上に形
成するのが困難であっても、金バンプ22をプローブピ
ン12側に形成するので、保持基板16とプローブピン
12とを確実に接合させることができる。
In this embodiment, the probe card 10
Is large on the order of several hundred mm, and it is difficult to form the gold bumps 22 on the transmission lines 14 of the holding substrate 16, the gold bumps 22 are placed on the probe pins 12 side. Since it is formed, the holding substrate 16 and the probe pins 12 can be securely joined.

【0062】図11は、本発明の一実施形態に係るプロ
ーブカード10を製造する工程の他の例の一部を示す模
式図である。本実施例においては、図11(a)に示す
ように、アモルファス合金層18上に金属層20を形成
した直後に金バンプ22を形成する。金バンプ22は、
メッキにより形成されるのが好ましい。その後、図11
(b)〜図11(g)に示すように、図3〜図5に示し
た第1実施例と同様に、プローブカード10を形成す
る。本実施例においては、金属層20を形成した直後に
メッキにより金バンプ22を形成するので、金属層20
が基板100に完全に密着した状態で金バンプ22を形
成することができる。そのため、その後の工程を歩留ま
り良く行うことができる。
FIG. 11 is a schematic view showing a part of another example of the process of manufacturing the probe card 10 according to one embodiment of the present invention. In this embodiment, as shown in FIG. 11A, the gold bump 22 is formed immediately after the metal layer 20 is formed on the amorphous alloy layer 18. The gold bump 22
It is preferably formed by plating. Then, FIG.
As shown in FIGS. 11B to 11G, the probe card 10 is formed in the same manner as in the first embodiment shown in FIGS. In the present embodiment, the gold bumps 22 are formed by plating immediately after the metal layer 20 is formed.
The gold bumps 22 can be formed in a state where the metal bumps are completely adhered to the substrate 100. Therefore, the subsequent steps can be performed with high yield.

【0063】本実施形態におけるプローブカード10の
製造方法によると、アモルファス合金によりプローブピ
ン12を形成しているため、プローブピン12を過冷却
液体域に押圧して加熱するだけで、湾曲した形状の複数
のプローブピン12を得ることができる。そのため、微
細な構造のプローブピン12を微細なピッチで並べたプ
ローブカード10を製造することができる。
According to the method of manufacturing the probe card 10 in the present embodiment, since the probe pins 12 are formed of an amorphous alloy, the probe pins 12 are pressed against the supercooled liquid region and heated, so that a curved shape is obtained. A plurality of probe pins 12 can be obtained. Therefore, the probe card 10 in which the probe pins 12 having a fine structure are arranged at a fine pitch can be manufactured.

【0064】また、本実施形態におけるプローブカード
10の製造方法によると、シリコン基板100上に微細
なピッチで複数のプローブピン12を並べて形成した後
に、高周波特性の高い伝送線路14を有する保持基板1
6に複数のプローブピン12を一括で実装転写させるの
で、高周波特性の高いプローブカード10を容易に製造
することができる。また、プローブピン12をアモルフ
ァス合金層18と金属層20により形成することによ
り、プローブピン12自身の抵抗値を低減させることが
できる。そのため、高周波で動作する集積回路の特性を
正確に試験することができる。
Further, according to the method of manufacturing the probe card 10 in the present embodiment, after the plurality of probe pins 12 are arranged at a fine pitch on the silicon substrate 100, the holding substrate 1 having the transmission line 14 having high high-frequency characteristics is formed.
Since a plurality of probe pins 12 are collectively mounted and transferred to 6, a probe card 10 having high high-frequency characteristics can be easily manufactured. In addition, the resistance value of the probe pin 12 itself can be reduced by forming the probe pin 12 with the amorphous alloy layer 18 and the metal layer 20. Therefore, the characteristics of the integrated circuit operating at a high frequency can be accurately tested.

【0065】以上、本発明を実施形態を用いて説明した
が、本発明の技術的範囲は上記実施形態に記載の範囲に
は限定されない。上記実施形態に、多様な変更または改
良を加えることができる。そのような変更または改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
As described above, the present invention has been described using the embodiments. However, the technical scope of the present invention is not limited to the scope described in the above embodiments. Various changes or improvements can be added to the above embodiment. It should be noted that embodiments with such changes or improvements may be included in the technical scope of the present invention.
It is clear from the description of the claims.

【0066】[0066]

【発明の効果】上記説明から明らかなように、本発明に
よれば微細な複数のプローブピンを微細なピッチで並べ
たプローブカードを提供することができる。
As is apparent from the above description, according to the present invention, it is possible to provide a probe card in which a plurality of fine probe pins are arranged at a fine pitch.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るプローブカードの第
1実施例を示す断面図である。
FIG. 1 is a sectional view showing a first example of a probe card according to an embodiment of the present invention.

【図2】図1に示したプローブカードを示す斜視図であ
る。
FIG. 2 is a perspective view showing the probe card shown in FIG.

【図3】本発明の一実施形態に係るプローブピンを製造
する工程を示す模式図である。
FIG. 3 is a schematic view showing a step of manufacturing a probe pin according to one embodiment of the present invention.

【図4】本発明の一実施形態に係る保持基板を製造する
工程を示す模式図である。
FIG. 4 is a schematic view showing a step of manufacturing a holding substrate according to one embodiment of the present invention.

【図5】図3に示したプローブピンを図4に示した配線
基板に接合する工程を示す模式図である。
FIG. 5 is a schematic view showing a step of joining the probe pins shown in FIG. 3 to the wiring board shown in FIG. 4;

【図6】本発明の一実施形態に係るプローブピンを製造
する工程の他の例を示す模式図である。
FIG. 6 is a schematic view showing another example of a process for manufacturing a probe pin according to an embodiment of the present invention.

【図7】本発明の一実施形態に係るプローブピンを製造
する工程の他の例を示す模式図である。
FIG. 7 is a schematic view showing another example of a process for manufacturing a probe pin according to an embodiment of the present invention.

【図8】本発明の一実施形態に係るプローブカードを製
造する工程の他の例を示す模式図である。
FIG. 8 is a schematic view showing another example of the process of manufacturing the probe card according to one embodiment of the present invention.

【図9】本発明の一実施形態に係るプローブピンを製造
する工程の他の例の一部を示す模式図である。
FIG. 9 is a schematic view showing a part of another example of the process of manufacturing the probe pin according to one embodiment of the present invention.

【図10】本発明の一実施形態に係るプローブカードを
製造する工程の他の例の一部を示す模式図である。
FIG. 10 is a schematic view showing a part of another example of the process of manufacturing the probe card according to one embodiment of the present invention.

【図11】本発明の一実施形態に係るプローブカードを
製造する工程の他の例の一部を示す模式図である。
FIG. 11 is a schematic view showing a part of another example of the process of manufacturing the probe card according to one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10…プローブカード、12…プローブピン、14…伝
送線路、16…保持基板、18…アモルファス合金層、
20…金属層、22…金バンプ、24…突起部、50…
電子部品、52…端子、100…基板、102…保護
膜、104…溝部、106…犠牲層、110…貫通孔、
120…押圧冶具
10: probe card, 12: probe pin, 14: transmission line, 16: holding substrate, 18: amorphous alloy layer,
20 ... metal layer, 22 ... gold bump, 24 ... projection, 50 ...
Electronic components, 52 terminals, 100 substrates, 102 protective films, 104 grooves, 106 sacrificial layers, 110 through holes,
120 ... Pressing jig

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮崎 勝 東京都練馬区旭町1丁目32番1号株式会社 アドバンテスト内 (72)発明者 本山 慎一 東京都練馬区旭町1丁目32番1号株式会社 アドバンテスト内 (72)発明者 下河辺 明 東京都町田市つくし野2−24−7 (72)発明者 秦 誠一 東京都町田市成瀬台2−32−3 ポプラが 丘コープ20−303 Fターム(参考) 2G003 AA07 AB01 AE03 AG03 AH05 2G011 AA09 AA17 AA21 AC32 AF07 4M106 AA20 BA01 CA70 DD03 DD10 DD15 DD30  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Masaru Miyazaki 1-32-1 Asahicho, Nerima-ku, Tokyo Advantest Co., Ltd. (72) Inventor Shinichi Motoyama 1-32-1 Asahicho, Nerima-ku, Tokyo Company Advantest (72) Inventor Akira Shimokawabe 2-24-7 Tsukushino, Machida-shi, Tokyo (72) Inventor Seiichi Hata 2-32-3 Narusedai, Machida-shi, Tokyo 20-303 Poplargaoka Corp. F-term (reference) 2G003 AA07 AB01 AE03 AG03 AH05 2G011 AA09 AA17 AA21 AC32 AF07 4M106 AA20 BA01 CA70 DD03 DD10 DD15 DD30

Claims (28)

【特許請求の範囲】[Claims] 【請求項1】 電子部品の端子に接触し、前記電子部
品の特性を試験するために用いるプローブカードであっ
て、 アモルファス合金層を有し、少なくとも一部が湾曲した
プローブピンと、 前記プローブピンの一端を保持する保持基板と、 前記保持基板に設けられ、前記プローブピンと電気的に
接続された伝送線路とを備えることを特徴とするプロー
ブカード。
1. A probe card for contacting a terminal of an electronic component and used for testing characteristics of the electronic component, comprising: a probe pin having an amorphous alloy layer, at least a part of which is curved; A probe card, comprising: a holding substrate for holding one end; and a transmission line provided on the holding substrate and electrically connected to the probe pins.
【請求項2】 前記プローブピンは、前記アモルファス
合金層上に形成された金属層を含み、前記金属層が前記
伝送線路に接続されることを特徴とする請求項1に記載
のプローブカード。
2. The probe card according to claim 1, wherein the probe pins include a metal layer formed on the amorphous alloy layer, and the metal layer is connected to the transmission line.
【請求項3】 前記アモルファス合金層は、パラジウム
を含むことを特徴とする請求項1又は2に記載のプロー
ブカード。
3. The probe card according to claim 1, wherein the amorphous alloy layer contains palladium.
【請求項4】 前記プローブピンは、多端に設けられた
突起部を有することを特徴とする請求項1に記載のプロ
ーブカード。
4. The probe card according to claim 1, wherein the probe pins have protrusions provided at multiple ends.
【請求項5】 前記保持基板に並べて設けられた複数の
前記プローブピンを含むことを特徴とする請求項1に記
載のプローブカード。
5. The probe card according to claim 1, comprising a plurality of probe pins provided side by side on the holding substrate.
【請求項6】 電子部品の端子に接触し、前記電子部品
の特性を試験するために用いるプローブピンであって、
アモルファス合金層を有し、少なくとも一部が湾曲され
たことを特徴とするプローブピン。
6. A probe pin that contacts a terminal of an electronic component and is used for testing characteristics of the electronic component,
A probe pin having an amorphous alloy layer and being at least partially curved.
【請求項7】 電子部品の端子に接触し、前記電子部品
の特性を試験するために用いるプローブカードを製造す
るプローブカード製造方法であって、アモルファス合金
層を有し、一端が基板に接続されたプローブピンを形成
するステップと、前記アモルファス合金層を加熱するス
テップと、前記プローブピンの少なくとも一部が湾曲す
るように、前記プローブピンの他端を押圧するステップ
と、 導電性材料を含む伝送線路を形成した保持基板を準備す
るステップと、前記プローブピンの前記一端を前記保持
基板に接合するステップとを備えることを特徴とするプ
ローブカード製造方法。
7. A probe card manufacturing method for manufacturing a probe card used to test a characteristic of an electronic component by contacting a terminal of the electronic component, the method including an amorphous alloy layer having one end connected to a substrate. Forming the probe pin, heating the amorphous alloy layer, pressing the other end of the probe pin so that at least a part of the probe pin is curved, and transmitting the conductive material. A method for manufacturing a probe card, comprising: preparing a holding substrate on which a line is formed; and joining the one end of the probe pin to the holding substrate.
【請求項8】 前記アモルファス合金層は、スパッタ法
によりアモルファス合金を堆積させることにより形成さ
れることを特徴とする請求項7に記載のプローブカード
製造方法。
8. The probe card manufacturing method according to claim 7, wherein the amorphous alloy layer is formed by depositing an amorphous alloy by a sputtering method.
【請求項9】 前記アモルファス合金層は、パラジウム
を含むアモルファス合金を堆積させることにより形成さ
れることを特徴とする請求項7に記載のプローブカード
製造方法。
9. The method according to claim 7, wherein the amorphous alloy layer is formed by depositing an amorphous alloy containing palladium.
【請求項10】 前記プローブピンを形成するステップ
は、基板を準備するステップと、前記基板の所定の領域
にアモルファス合金層を形成するステップと、前記所定
の領域の一部を含む前記基板の一部を除去するステップ
と、を有することを特徴とする請求項7に記載のプロー
ブカード製造方法。
10. The step of forming the probe pins includes the steps of: preparing a substrate; forming an amorphous alloy layer in a predetermined region of the substrate; and forming one of the substrate including a part of the predetermined region. The method according to claim 7, further comprising the step of: removing a portion.
【請求項11】 前記基板の一部を除去するステップ
は、前記基板に開口部を形成するように前記基板の一部
を除去し、前記プローブピンを押圧するステップは、前
記開口部に挿入可能な突部を有する治具により前記アモ
ルファス合金層を押圧することを特徴とする請求項10
に記載のプローブカード製造方法。
11. The step of removing a portion of the substrate includes removing a portion of the substrate so as to form an opening in the substrate, and pressing the probe pins includes inserting the probe into the opening. 11. The amorphous alloy layer is pressed by a jig having a protruding portion.
4. The method for manufacturing a probe card according to item 1.
【請求項12】 前記アモルファス合金層を形成するス
テップは、前記基板上に犠牲層を形成するステップと、
前記所定の領域の前記犠牲層を除去するステップと、前
記アモルファス合金層をスパッタ法により形成するステ
ップと、前記犠牲層及び前記犠牲層上に形成された前記
アモルファス合金層を除去するステップとを有すること
を特徴とする請求項10に記載のプローブカード製造方
法。
12. The step of forming the amorphous alloy layer includes forming a sacrificial layer on the substrate.
Removing the sacrificial layer in the predetermined region, forming the amorphous alloy layer by sputtering, and removing the amorphous alloy layer formed on the sacrificial layer and the sacrificial layer. The method for manufacturing a probe card according to claim 10, wherein:
【請求項13】 前記アモルファス合金層を形成するス
テップは、前記基板を粗面処理するステップを有し、 前記粗面処理した前記基板上に前記アモルファス合金層
を形成することを特徴とする請求項10から12のいず
れかに記載のプローブカード製造方法。
13. The method according to claim 13, wherein the step of forming the amorphous alloy layer includes the step of roughening the substrate, and forming the amorphous alloy layer on the roughened substrate. 13. The method for manufacturing a probe card according to any one of 10 to 12.
【請求項14】 前記プローブピンを形成するステップ
は、前記基板と前記アモルファス合金層とを密着させる
密着層を前記基板上に形成するステップをさらに有し、
前記アモルファス合金層を形成するステップは、前記ア
モルファス合金層を前記密着層上に形成することを特徴
とする請求項10に記載のプローブカード製造方法。
14. The step of forming the probe pins further includes the step of forming an adhesion layer for bringing the substrate and the amorphous alloy layer into close contact with each other on the substrate,
The method according to claim 10, wherein the step of forming the amorphous alloy layer comprises forming the amorphous alloy layer on the adhesion layer.
【請求項15】 前記密着層を形成するステップは、組
成比が約1:1であるチタンニッケル合金を含む層を形
成することを特徴とする請求項14に記載のプローブカ
ード製造方法。
15. The method according to claim 14, wherein the step of forming the adhesion layer includes forming a layer containing a titanium-nickel alloy having a composition ratio of about 1: 1.
【請求項16】 前記密着層を形成するステップは、ク
ロム又はチタンを含む第1密着層を前記基板上に形成す
るステップと、銅を含む第2密着層を前記第1密着層上
に形成するステップとを有し、前記アモルファス合金層
を形成するステップは、前記アモルファス合金層を前記
第2密着層上に形成することを特徴とする請求項14に
記載のプローブカード製造方法。
16. The step of forming the adhesion layer includes forming a first adhesion layer containing chromium or titanium on the substrate, and forming a second adhesion layer containing copper on the first adhesion layer. The method according to claim 14, wherein the step of forming the amorphous alloy layer includes forming the amorphous alloy layer on the second adhesion layer.
【請求項17】 前記基板の上端から下端へ縮小する溝
部を形成するステップをさらに備え、 前記アモルファス合金層を形成するステップは、前記基
板の溝部に前記アモルファス合金層の他端が形成される
ように前記アモルファス合金層を形成することを特徴と
する請求項10に記載のプローブカード製造方法。
17. The method according to claim 17, further comprising: forming a groove that reduces from an upper end to a lower end of the substrate, wherein the forming the amorphous alloy layer includes forming the other end of the amorphous alloy layer in the groove of the substrate. The method according to claim 10, wherein the amorphous alloy layer is formed on the substrate.
【請求項18】 前記溝部を形成するステップは、前記
基板の表面に保護膜を形成するステップと、前記溝部を
形成すべき領域の前記保護膜を除去するステップと、前
記保護膜をマスクとして異方性エッチングにより前記溝
部を形成するステップとを有することを特徴とする請求
項17に記載のプローブカード製造方法。
18. The method according to claim 18, wherein forming the groove includes forming a protective film on a surface of the substrate, removing the protective film in a region where the groove is to be formed, and using the protective film as a mask. Forming the groove by anisotropic etching. The method of manufacturing a probe card according to claim 17, further comprising:
【請求項19】 前記保持基板に導電性材料を含む伝送
線路を形成するステップをさらに備えることを特徴とす
る請求項7に記載のプローブカード製造方法。
19. The method according to claim 7, further comprising forming a transmission line including a conductive material on the holding substrate.
【請求項20】 前記プローブピンを形成するステップ
は、前記基板に複数の前記プローブピンを形成し、前記
接合するステップは、前記複数のプローブピンを前記保
持基板に並べて接合することを特徴とする請求項7に記
載のプローブカード製造方法。
20. The method according to claim 20, wherein the step of forming the probe pins includes forming the plurality of probe pins on the substrate, and the step of bonding includes arranging and bonding the plurality of probe pins to the holding substrate. A method for manufacturing a probe card according to claim 7.
【請求項21】 前記接合するステップは、前記プロー
ブピンの前記一端を前記保持基板に貼り合わせるステッ
プと、前記プローブピンの前記一端を前記保持基板に熱
圧着するステップとを有することを特徴とする請求項7
に記載のプローブカード製造方法。
21. The bonding step, comprising: bonding the one end of the probe pin to the holding substrate; and thermocompression bonding the one end of the probe pin to the holding substrate. Claim 7
4. The method for manufacturing a probe card according to item 1.
【請求項22】 前記接合するステップは、前記プロー
ブピンの前記一端及び前記保持基板の少なくとも一方に
バンプを形成するステップと、前記バンプを介して前記
プローブピンの前記一端を前記保持基板に貼り合わせる
ステップと、前記プローブピンの前記一端を前記保持基
板に熱圧着するステップとを有することを特徴とする請
求項7に記載のプローブカード製造方法。
22. The bonding step, wherein a bump is formed on at least one of the one end of the probe pin and the holding substrate, and the one end of the probe pin is bonded to the holding substrate via the bump. The method according to claim 7, further comprising a step of: thermocompression-bonding the one end of the probe pin to the holding substrate.
【請求項23】 前記基板の残りを除去するステップを
さらに備えることを特徴とする請求項7から22のいず
れかに記載のプローブカード製造方法。
23. The probe card manufacturing method according to claim 7, further comprising a step of removing a residue of said substrate.
【請求項24】 前記プローブピンを形成するステップ
は、前記基板と前記アモルファス合金層との間に剥離犠
牲層を形成するステップをさらに備え、前記基板の残り
を除去するステップは、前記剥離犠牲層及び前記基板の
残りを除去することを特徴とする請求項23に記載のプ
ローブカード製造方法。
24. The step of forming the probe pins further comprises the step of forming a separation sacrificial layer between the substrate and the amorphous alloy layer, and the step of removing the remainder of the substrate comprises the step of forming the separation sacrificial layer. 24. The method according to claim 23, wherein the remaining substrate is removed.
【請求項25】 前記プローブピンを形成するステップ
は、前記アモルファス合金層上に、金属層を形成するス
テップをさらに有することを特徴とする請求項7に記載
のプローブカード製造方法。
25. The probe card manufacturing method according to claim 7, wherein forming the probe pins further comprises forming a metal layer on the amorphous alloy layer.
【請求項26】 前記プローブピンを形成するステップ
は、前記金属層に含まれる金属が前記アモルファス合金
層に拡散するのを防ぐバリヤ層を前記アモルファス合金
層と前記金属層との間に形成するステップをさらに備え
ることを特徴とする請求項25に記載のプローブカード
製造方法。
26. The step of forming the probe pin, comprising: forming a barrier layer between the amorphous alloy layer and the metal layer for preventing metal contained in the metal layer from diffusing into the amorphous alloy layer. The method for manufacturing a probe card according to claim 25, further comprising:
【請求項27】 前記プローブピンを形成するステップ
は、前記アモルファス合金層と前記金属層とを密着させ
る密着層を前記アモルファス合金層上に形成するステッ
プをさらに有し、前記金属層を形成するステップは、前
記金属層を前記密着層上に形成することを特徴とする請
求項25に記載のプローブカード製造方法。
27. The step of forming the probe pin further includes the step of forming an adhesion layer for adhering the amorphous alloy layer and the metal layer on the amorphous alloy layer, and forming the metal layer. The method according to claim 25, wherein the metal layer is formed on the adhesion layer.
【請求項28】 電子部品の端子に接触し、前記電子部
品の特性を試験するために用いるプローブピンを製造す
るプローブピン製造方法であって、一端が基板に接続さ
れたアモルファス合金層を形成するステップと、前記ア
モルファス合金層を加熱するステップと、前記アモルフ
ァス合金層の少なくとも一部が湾曲するように、前記ア
モルファス合金層の他端を押圧するステップとを備える
ことを特徴とするプローブピン製造方法。
28. A method of manufacturing a probe pin for contacting a terminal of an electronic component and using the same for testing characteristics of the electronic component, the method comprising forming an amorphous alloy layer having one end connected to a substrate. A step of heating the amorphous alloy layer, and a step of pressing the other end of the amorphous alloy layer so that at least a part of the amorphous alloy layer is curved. .
JP2001078754A 2001-03-19 2001-03-19 Probe card, probe pin, and method for manufacturing the probe card and the probe pin Pending JP2002277485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001078754A JP2002277485A (en) 2001-03-19 2001-03-19 Probe card, probe pin, and method for manufacturing the probe card and the probe pin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001078754A JP2002277485A (en) 2001-03-19 2001-03-19 Probe card, probe pin, and method for manufacturing the probe card and the probe pin

Publications (2)

Publication Number Publication Date
JP2002277485A true JP2002277485A (en) 2002-09-25
JP2002277485A6 JP2002277485A6 (en) 2004-09-02

Family

ID=18935324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001078754A Pending JP2002277485A (en) 2001-03-19 2001-03-19 Probe card, probe pin, and method for manufacturing the probe card and the probe pin

Country Status (1)

Country Link
JP (1) JP2002277485A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004092749A1 (en) * 2003-04-15 2006-08-17 日本電気株式会社 Inspection probe
JP2008502912A (en) * 2004-06-14 2008-01-31 パイコム コーポレイション Silicon wafer for probe bonding and probe bonding method using the same
US7325304B2 (en) 2002-12-03 2008-02-05 Advantest Corporation Method of connecting probe pin to circuit board and method of manufacturing probe card
KR100911409B1 (en) 2007-11-21 2009-08-11 (주)티에스이 Method for repairing cantilever probe of cantilever probe card
JP2010054496A (en) * 2008-08-28 2010-03-11 Samsung Electro-Mechanics Co Ltd Probe card and its manufacturing method
WO2012008128A1 (en) * 2010-07-15 2012-01-19 株式会社神戸製鋼所 Probe pin for semiconductor inspection devices, method for producing same, and semiconductor inspection method
KR101801632B1 (en) 2011-10-10 2017-11-28 솔브레인멤시스(주) Manufacturing method for probe card, lift-off method for base substrate for probe card manufacturing and probe card manufactured by the method, base substrate used in the method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000317900A (en) * 1999-05-07 2000-11-21 Tokyo Inst Of Technol Manufacture of thin film structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000317900A (en) * 1999-05-07 2000-11-21 Tokyo Inst Of Technol Manufacture of thin film structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7325304B2 (en) 2002-12-03 2008-02-05 Advantest Corporation Method of connecting probe pin to circuit board and method of manufacturing probe card
JPWO2004092749A1 (en) * 2003-04-15 2006-08-17 日本電気株式会社 Inspection probe
JP4741949B2 (en) * 2003-04-15 2011-08-10 日本電気株式会社 Inspection probe
JP2008502912A (en) * 2004-06-14 2008-01-31 パイコム コーポレイション Silicon wafer for probe bonding and probe bonding method using the same
US7804312B2 (en) 2004-06-14 2010-09-28 Phicom Corporation Silicon wafer for probe bonding and probe bonding method using thereof
KR100911409B1 (en) 2007-11-21 2009-08-11 (주)티에스이 Method for repairing cantilever probe of cantilever probe card
JP2010054496A (en) * 2008-08-28 2010-03-11 Samsung Electro-Mechanics Co Ltd Probe card and its manufacturing method
WO2012008128A1 (en) * 2010-07-15 2012-01-19 株式会社神戸製鋼所 Probe pin for semiconductor inspection devices, method for producing same, and semiconductor inspection method
JP2012037506A (en) * 2010-07-15 2012-02-23 Kobe Steel Ltd Probe pin for semiconductor inspection apparatus, manufacturing method thereof and semiconductor inspection method
KR101801632B1 (en) 2011-10-10 2017-11-28 솔브레인멤시스(주) Manufacturing method for probe card, lift-off method for base substrate for probe card manufacturing and probe card manufactured by the method, base substrate used in the method

Similar Documents

Publication Publication Date Title
JP3123483B2 (en) Probe card and probe card forming method
US6528350B2 (en) Method for fabricating a metal plated spring structure
US20030096519A1 (en) Microspring with conductive coating deposited on tip after release
JP3080047B2 (en) Bump structure and bump structure forming method
US20060243483A1 (en) Semiconductor device assemblies with compliant spring contact structures
JP2001091539A (en) Contact structure formed by microfabrication
JP2001284420A (en) Contact structure and its manufacturing method
JP5297200B2 (en) Probe bonding method and probe card manufacturing method using the same
JP2002277485A (en) Probe card, probe pin, and method for manufacturing the probe card and the probe pin
JP3280327B2 (en) Test probe structure and method of manufacturing the same
JP2002277485A6 (en) Probe card, probe pin, probe card manufacturing method, and probe pin manufacturing method
JPH06265575A (en) Fabrication of probe head
JP2001223460A (en) Packaging circuit board and its manufacturing method
JP2004184237A (en) Method for connecting probe pin to wiring board, and manufacturing method of probe card
JPH09203749A (en) Probe head for semiconductor lsi inspection device, and manufacture thereof
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
JP2006505935A (en) Device comprising circuit elements connected by bonding bump structures
US20040154165A1 (en) Method for manufacturing a probe pin and a probe card
JP4074297B2 (en) Manufacturing method of probe unit
JP2003207521A (en) Probe unit, manufacturing method thereof, and energization inspection device
JP2003185674A (en) Probe unit and manufacturing method thereof
JP2004069485A (en) Probe unit, its manufacturing method, probe card, and its manufacturing method
JP3449997B2 (en) Semiconductor device test method and test board
JPS6234142B2 (en)
JPH11312758A (en) Manufacture of solder bump sheet and ic package component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817