JP2002064211A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002064211A JP2002064211A JP2000248380A JP2000248380A JP2002064211A JP 2002064211 A JP2002064211 A JP 2002064211A JP 2000248380 A JP2000248380 A JP 2000248380A JP 2000248380 A JP2000248380 A JP 2000248380A JP 2002064211 A JP2002064211 A JP 2002064211A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- lens
- phase shifter
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 複数のゲート電極を有する半導体装置の、複
数のゲート閾値を等しくすることにより、電力分圧が均
等に行われる半導体装置を提供することを目的とする。 【解決手段】 GaAs基板1と、GaAs基板1上に
形成されたソース電極およびドレイン電極と、ソース電
極とドレイン電極との間に形成された第1のゲート電極
9および第2のゲート電極10とを備え、第1のゲート
電極9のゲート長と、第2のゲート電極10のゲート長
との長さを異なる値に設定する。
数のゲート閾値を等しくすることにより、電力分圧が均
等に行われる半導体装置を提供することを目的とする。 【解決手段】 GaAs基板1と、GaAs基板1上に
形成されたソース電極およびドレイン電極と、ソース電
極とドレイン電極との間に形成された第1のゲート電極
9および第2のゲート電極10とを備え、第1のゲート
電極9のゲート長と、第2のゲート電極10のゲート長
との長さを異なる値に設定する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、例えばデジタルセルラー電話の高
周波回路電子素子に用いられるデュアルゲート電界効果
トランジスタに適用しうるものである。
その製造方法に関し、例えばデジタルセルラー電話の高
周波回路電子素子に用いられるデュアルゲート電界効果
トランジスタに適用しうるものである。
【0002】
【従来の技術】現在、自動車電話や携帯電話等の携帯端
末においては半導体電界効果トランジスタ(FET:fi
eld effect transistor)を使用して準マイクロ波信号
を処理する場合が多い。特に準マイクロ波帯を使用する
場合、携帯端末に要求される各種の条件(即ち小型、低
電圧駆動及び低消費電力)を実現できるガリウム砒素電
界効果トランジスタを用いたMMICの開発が重要とな
ってきている。
末においては半導体電界効果トランジスタ(FET:fi
eld effect transistor)を使用して準マイクロ波信号
を処理する場合が多い。特に準マイクロ波帯を使用する
場合、携帯端末に要求される各種の条件(即ち小型、低
電圧駆動及び低消費電力)を実現できるガリウム砒素電
界効果トランジスタを用いたMMICの開発が重要とな
ってきている。
【0003】これら、ガリウム砒素電界効果トランジス
タを用いたマイクロ波信号処理デバイスの一つにデュア
ルゲート電界効果トランジスタがある。これは、ソース
電極とドレイン電極の間に2本のゲート電極を備えた電
界効果トランジスタである。制御用電極としてゲート電
極が2本あるために2系統の信号を隔離して独立に印加
できる。このため、信号数が複数の機能回路では、信号
合成回路を用いないで回路を構成できる。このような特
徴を利用して、利得制御増幅器、ミキサ、周波数逓倍
器、移相器、変調器などに用いられる。
タを用いたマイクロ波信号処理デバイスの一つにデュア
ルゲート電界効果トランジスタがある。これは、ソース
電極とドレイン電極の間に2本のゲート電極を備えた電
界効果トランジスタである。制御用電極としてゲート電
極が2本あるために2系統の信号を隔離して独立に印加
できる。このため、信号数が複数の機能回路では、信号
合成回路を用いないで回路を構成できる。このような特
徴を利用して、利得制御増幅器、ミキサ、周波数逓倍
器、移相器、変調器などに用いられる。
【0004】図4は、従来の半導体装置であるデュアル
ゲート電界効果トランジスタの製造方法を示す工程断面
図である。
ゲート電界効果トランジスタの製造方法を示す工程断面
図である。
【0005】まず、図4(a)に示すように、光源1か
ら射出した光を透明なマスク2に設けられた180度位
相シフター3および縮小露光するためレンズ4に入射さ
せ、位相シフター3およびレンズ4を透過した光をポジ
型の感光層であるレジスト層5に照射することによりレ
ジスト層5をパターンニングする。これは、ブラウンフ
ォーファ回折によるいわゆるシフターエッジ露光法であ
る。なお、レジスト層5は、電界効果トランジスタの動
作に必要な活性層等の構造を含むGaAs基板7上に形
成されている。
ら射出した光を透明なマスク2に設けられた180度位
相シフター3および縮小露光するためレンズ4に入射さ
せ、位相シフター3およびレンズ4を透過した光をポジ
型の感光層であるレジスト層5に照射することによりレ
ジスト層5をパターンニングする。これは、ブラウンフ
ォーファ回折によるいわゆるシフターエッジ露光法であ
る。なお、レジスト層5は、電界効果トランジスタの動
作に必要な活性層等の構造を含むGaAs基板7上に形
成されている。
【0006】次に、図4(b)に示すように、レジスト
層5を現像することにより、レジストパターン6を得
る。
層5を現像することにより、レジストパターン6を得
る。
【0007】次に、GaAs基板7を酒石酸溶液で洗浄
し、水洗、乾燥後、電子ビーム加熱による真空蒸着法に
よって図4(c)に示すように、SiO2膜8を蒸着す
る。
し、水洗、乾燥後、電子ビーム加熱による真空蒸着法に
よって図4(c)に示すように、SiO2膜8を蒸着す
る。
【0008】次に、図4(d)に示すように、レジスト
剥離材を用いてレジストパターン6を溶解して、レジス
トパターン6上のSiO2膜8をリフトオフして、Si
O2膜8に、幅がそれぞれL1およびL2である開口部
8aおよび8bを形成する。ここでは、L1およびL2
がそれぞれ0.2μmである。
剥離材を用いてレジストパターン6を溶解して、レジス
トパターン6上のSiO2膜8をリフトオフして、Si
O2膜8に、幅がそれぞれL1およびL2である開口部
8aおよび8bを形成する。ここでは、L1およびL2
がそれぞれ0.2μmである。
【0009】次に、図4(e)に示すように、GaAs
基板7のエッチングを行い電界効果トランジスタのドレ
イン電流、閾値を調整するためのリセス部7a、リセス
部7bを形成する。
基板7のエッチングを行い電界効果トランジスタのドレ
イン電流、閾値を調整するためのリセス部7a、リセス
部7bを形成する。
【0010】次に、Ti層/Al層を電子ビーム加熱の
真空蒸着法によって蒸着することにより図4(f)に示
すような第1のゲート電極9および第2のゲート電極1
0をそれぞれ形成する。
真空蒸着法によって蒸着することにより図4(f)に示
すような第1のゲート電極9および第2のゲート電極1
0をそれぞれ形成する。
【0011】以下、図示はしないが、GaAs基板7上
に、第1のゲート電極9および第2のゲート電極10と
を挟むようにドレイン電極およびソース電極を形成する
ことにより、従来の半導体装置であるデュアルゲート電
界効果トランジスタを完成する。
に、第1のゲート電極9および第2のゲート電極10と
を挟むようにドレイン電極およびソース電極を形成する
ことにより、従来の半導体装置であるデュアルゲート電
界効果トランジスタを完成する。
【0012】
【発明が解決しようとする課題】デュアルゲート電界効
果トランジスタにおいては、電界の強くかかるドレイン
電極側に近いゲート電極の方が閾値の大きさが大きいた
め、2つのゲート電極のゲート長が同じであっても、2
つのゲート電極の閾値が同じ値にはならないという問題
がある。その結果、例えば、ハイパワーをコントロール
するスイッチ回路のシャントとして用いられるデュアル
ゲート電界効果トランジスタにおいては、二つのゲート
の閾値が異なるために入力信号に対する電力分圧が均等
でなくなり、十分なパワーハンドリング能力が得られな
いという問題がある。
果トランジスタにおいては、電界の強くかかるドレイン
電極側に近いゲート電極の方が閾値の大きさが大きいた
め、2つのゲート電極のゲート長が同じであっても、2
つのゲート電極の閾値が同じ値にはならないという問題
がある。その結果、例えば、ハイパワーをコントロール
するスイッチ回路のシャントとして用いられるデュアル
ゲート電界効果トランジスタにおいては、二つのゲート
の閾値が異なるために入力信号に対する電力分圧が均等
でなくなり、十分なパワーハンドリング能力が得られな
いという問題がある。
【0013】本発明は、複数のゲート電極を有する半導
体装置の複数のゲート閾値を等しくすることにより、電
力分圧が均等に行われる半導体装置を提供することを目
的とする。
体装置の複数のゲート閾値を等しくすることにより、電
力分圧が均等に行われる半導体装置を提供することを目
的とする。
【0014】
【課題を解決するための手段】本発明の半導体装置は、
基板と、前記基板上に形成されたソース電極およびドレ
イン電極と、前記ソース電極と前記ドレイン電極との間
に形成された第1のゲート電極および第2のゲート電極
とを有し、前記第1のゲート電極のゲート長と、前記第
2のゲート電極のゲート長とが互いに異なるものであ
る。
基板と、前記基板上に形成されたソース電極およびドレ
イン電極と、前記ソース電極と前記ドレイン電極との間
に形成された第1のゲート電極および第2のゲート電極
とを有し、前記第1のゲート電極のゲート長と、前記第
2のゲート電極のゲート長とが互いに異なるものであ
る。
【0015】なお、一般的にゲート長とは、電界効果ト
ランジスタの動作電流に平行な方向のゲート電極の底面
の長さを指す。
ランジスタの動作電流に平行な方向のゲート電極の底面
の長さを指す。
【0016】本発明では、第1のゲート電極のゲート長
と、第2のゲート電極のゲート長とが互いに異なるよう
に作成するため、二つのゲートの閾値を調整でき、入力
信号に対する電力分圧を均等に行うことができる。
と、第2のゲート電極のゲート長とが互いに異なるよう
に作成するため、二つのゲートの閾値を調整でき、入力
信号に対する電力分圧を均等に行うことができる。
【0017】
【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。
て説明する。
【0018】(実施の形態1)まず、本発明の実施の形
態1における半導体装置であるデュアルゲート電界効果
トランジスタおよびその製造方法について説明する。
態1における半導体装置であるデュアルゲート電界効果
トランジスタおよびその製造方法について説明する。
【0019】図1は、本発明の実施の形態1におけるデ
ュアルゲート電界効果トランジスタ、およびその製造方
法を示す工程断面図である。
ュアルゲート電界効果トランジスタ、およびその製造方
法を示す工程断面図である。
【0020】まず、図1(a)に示すように、光源1か
ら射出した光を透明なマスク2に設けられた180度位
相シフター3および縮小露光するためレンズ4に入射さ
せ、位相シフター3およびレンズ4を透過した光をポジ
型の感光層であるレジスト層5に照射することによりレ
ジスト層5をパターンニングする。これは、ブラウンフ
ォーファ回折によるいわゆるシフターエッジ露光法であ
る。なお、レジスト層5は、電界効果トランジスタの動
作に必要な活性層等の構造を含むGaAs基板7上に形
成されている。
ら射出した光を透明なマスク2に設けられた180度位
相シフター3および縮小露光するためレンズ4に入射さ
せ、位相シフター3およびレンズ4を透過した光をポジ
型の感光層であるレジスト層5に照射することによりレ
ジスト層5をパターンニングする。これは、ブラウンフ
ォーファ回折によるいわゆるシフターエッジ露光法であ
る。なお、レジスト層5は、電界効果トランジスタの動
作に必要な活性層等の構造を含むGaAs基板7上に形
成されている。
【0021】本実施の形態においては、光源1は、レン
ズ4の光軸(破線で示す)上から外れた場所に設置され
ている。したがって、光源1から射出した光はレンズ4
に対しては斜めに入射する。
ズ4の光軸(破線で示す)上から外れた場所に設置され
ている。したがって、光源1から射出した光はレンズ4
に対しては斜めに入射する。
【0022】次に、図1(b)に示すように、レジスト
層5を現像することにより、レジストパターン6aおよ
び6bを得る。ここで、レジストパターン6aおよび6
bは、それぞれ位相シフター3の両端部に対応している
が、光源1から射出した光はレンズ4に対しては斜めに
入射しているために、レジスト層5上ではコマ収差が発
生しており、その結果レジストパターン6aの幅L1と
レジストパターン6bの幅L2とは異なる。
層5を現像することにより、レジストパターン6aおよ
び6bを得る。ここで、レジストパターン6aおよび6
bは、それぞれ位相シフター3の両端部に対応している
が、光源1から射出した光はレンズ4に対しては斜めに
入射しているために、レジスト層5上ではコマ収差が発
生しており、その結果レジストパターン6aの幅L1と
レジストパターン6bの幅L2とは異なる。
【0023】次に、GaAs基板7を酒石酸溶液で洗浄
し、水洗、乾燥後、電子ビーム加熱による真空蒸着法に
よって図1(c)に示すように、SiO2膜8を蒸着す
る。
し、水洗、乾燥後、電子ビーム加熱による真空蒸着法に
よって図1(c)に示すように、SiO2膜8を蒸着す
る。
【0024】次に、図1(d)に示すように、レジスト
剥離材を用いてレジストパターン6を溶解して、レジス
トパターン6aおよび6b上のSiO2膜8をリフトオ
フして、SiO2膜8に、幅がそれぞれL1およびL2
である開口部8aおよび8bを形成する。
剥離材を用いてレジストパターン6を溶解して、レジス
トパターン6aおよび6b上のSiO2膜8をリフトオ
フして、SiO2膜8に、幅がそれぞれL1およびL2
である開口部8aおよび8bを形成する。
【0025】次に、図1(e)に示すように、GaAs
基板7のエッチングを行い電界効果トランジスタのドレ
イン電流、閾値を調整するためのリセス部7a、リセス
部7bを形成する。
基板7のエッチングを行い電界効果トランジスタのドレ
イン電流、閾値を調整するためのリセス部7a、リセス
部7bを形成する。
【0026】次に、Ti層/Al層を電子ビーム加熱の
真空蒸着法によって蒸着することにより図1(f)に示
すような第1のゲート電極9および第2のゲート電極1
0をそれぞれ形成する。
真空蒸着法によって蒸着することにより図1(f)に示
すような第1のゲート電極9および第2のゲート電極1
0をそれぞれ形成する。
【0027】以下、図示はしないが、GaAs基板7上
に、第1のゲート電極9および第2のゲート電極10と
を挟むようにドレイン電極およびソース電極を形成する
ことにより、本発明の実施の形態1におけるデュアルゲ
ート電界効果トランジスタを完成する。
に、第1のゲート電極9および第2のゲート電極10と
を挟むようにドレイン電極およびソース電極を形成する
ことにより、本発明の実施の形態1におけるデュアルゲ
ート電界効果トランジスタを完成する。
【0028】以上のように形成された電界効果トランジ
スタは、レジストパターン6aの幅L1とレジストパタ
ーン6bの幅L2でそれぞれ規定される第1のゲート電
極9のゲート長L1および第2のゲート電極10のゲー
ト長L2が互いに異なる。光源1の位置をずらせば、L
1およびL2の大きさを調整することができる。このよ
うな調整により、第1のゲート電極9および第2のゲー
ト電極10の閾値を一致させることができる。
スタは、レジストパターン6aの幅L1とレジストパタ
ーン6bの幅L2でそれぞれ規定される第1のゲート電
極9のゲート長L1および第2のゲート電極10のゲー
ト長L2が互いに異なる。光源1の位置をずらせば、L
1およびL2の大きさを調整することができる。このよ
うな調整により、第1のゲート電極9および第2のゲー
ト電極10の閾値を一致させることができる。
【0029】(実施の形態2)次に、本発明の実施の形
態2における半導体装置であるデュアルゲート電界効果
トランジスタの製造方法について説明する。
態2における半導体装置であるデュアルゲート電界効果
トランジスタの製造方法について説明する。
【0030】図2は、本発明の実施の形態2におけるデ
ュアルゲート電界効果トランジスタの製造方法を示す工
程断面図である。
ュアルゲート電界効果トランジスタの製造方法を示す工
程断面図である。
【0031】まず、図2(a)に示すように、光源1か
ら射出した光を透明なマスク2に設けられた180度位
相シフター3および縮小露光するためレンズ4に入射さ
せ、位相シフター3およびレンズ4を透過した光をポジ
型の感光層であるレジスト層5に照射することによりレ
ジスト層5をパターンニングする。これは、ブラウンフ
ォーファ回折によるいわゆるシフターエッジ露光法であ
る。なお、レジスト層5は、電界効果トランジスタの動
作に必要な活性層等の構造を含むGaAs基板7上に形
成されている。
ら射出した光を透明なマスク2に設けられた180度位
相シフター3および縮小露光するためレンズ4に入射さ
せ、位相シフター3およびレンズ4を透過した光をポジ
型の感光層であるレジスト層5に照射することによりレ
ジスト層5をパターンニングする。これは、ブラウンフ
ォーファ回折によるいわゆるシフターエッジ露光法であ
る。なお、レジスト層5は、電界効果トランジスタの動
作に必要な活性層等の構造を含むGaAs基板7上に形
成されている。
【0032】本実施の形態においては、180度位相シ
フター3およびレンズ4とは互いに非平行になるように
設置されている。
フター3およびレンズ4とは互いに非平行になるように
設置されている。
【0033】次に、図2(b)に示すように、レジスト
層5を現像することにより、レジストパターン6aおよ
び6bを得る。ここで、レジストパターン6aおよび6
bは、それぞれ位相シフター3の両端部に対応している
が、180度位相シフター3およびレンズ4とは互いに
非平行になるように設置されているために、レジスト層
5上ではコマ収差が発生しており、その結果レジストパ
ターン6aの幅L1とレジストパターン6bの幅L2と
は異なる。
層5を現像することにより、レジストパターン6aおよ
び6bを得る。ここで、レジストパターン6aおよび6
bは、それぞれ位相シフター3の両端部に対応している
が、180度位相シフター3およびレンズ4とは互いに
非平行になるように設置されているために、レジスト層
5上ではコマ収差が発生しており、その結果レジストパ
ターン6aの幅L1とレジストパターン6bの幅L2と
は異なる。
【0034】次に、GaAs基板7を酒石酸溶液で洗浄
し、水洗、乾燥後、電子ビーム加熱による真空蒸着法に
よって図2(c)に示すように、SiO2膜8を蒸着す
る。
し、水洗、乾燥後、電子ビーム加熱による真空蒸着法に
よって図2(c)に示すように、SiO2膜8を蒸着す
る。
【0035】次に、図2(d)に示すように、レジスト
剥離材を用いてレジストパターン6を溶解して、レジス
トパターン6aおよび6b上のSiO2膜8をリフトオ
フして、SiO2膜8に、幅がそれぞれL1およびL2
である開口部8aおよび8bを形成する。
剥離材を用いてレジストパターン6を溶解して、レジス
トパターン6aおよび6b上のSiO2膜8をリフトオ
フして、SiO2膜8に、幅がそれぞれL1およびL2
である開口部8aおよび8bを形成する。
【0036】次に、図2(e)に示すように、GaAs
基板7のエッチングを行い電界効果トランジスタのドレ
イン電流、閾値を調整するためのリセス部7a、リセス
部7bを形成する。
基板7のエッチングを行い電界効果トランジスタのドレ
イン電流、閾値を調整するためのリセス部7a、リセス
部7bを形成する。
【0037】次に、Ti層/Al層を電子ビーム加熱の
真空蒸着法によって蒸着することにより図2(f)に示
すような第1のゲート電極9および第2のゲート電極1
0をそれぞれ形成する。
真空蒸着法によって蒸着することにより図2(f)に示
すような第1のゲート電極9および第2のゲート電極1
0をそれぞれ形成する。
【0038】以下、図示はしないが、GaAs基板7上
に、第1のゲート電極9および第2のゲート電極10と
を挟むようにドレイン電極およびソース電極を形成する
ことにより、本発明の実施の形態2におけるデュアルゲ
ート電界効果トランジスタを完成する。
に、第1のゲート電極9および第2のゲート電極10と
を挟むようにドレイン電極およびソース電極を形成する
ことにより、本発明の実施の形態2におけるデュアルゲ
ート電界効果トランジスタを完成する。
【0039】以上のように形成された電界効果トランジ
スタは、レジストパターン6aの幅L1とレジストパタ
ーン6bの幅L2でそれぞれ規定される第1のゲート電
極9のゲート長L1および第2のゲート電極10のゲー
ト長L2が互いに異なる。180度位相シフター3およ
びレンズ4の主面とのなす角を適当に調整すれば、L1
およびL2の大きさを調整することができる。このよう
な調整により、第1のゲート電極9および第2のゲート
電極10の閾値を一致させることができる。
スタは、レジストパターン6aの幅L1とレジストパタ
ーン6bの幅L2でそれぞれ規定される第1のゲート電
極9のゲート長L1および第2のゲート電極10のゲー
ト長L2が互いに異なる。180度位相シフター3およ
びレンズ4の主面とのなす角を適当に調整すれば、L1
およびL2の大きさを調整することができる。このよう
な調整により、第1のゲート電極9および第2のゲート
電極10の閾値を一致させることができる。
【0040】(実施の形態3)次に、本発明の実施の形
態3におけるデュアルゲート電界効果トランジスタの製
造方法について説明する。
態3におけるデュアルゲート電界効果トランジスタの製
造方法について説明する。
【0041】図3は、本発明の実施の形態3におけるデ
ュアルゲート電界効果トランジスタの製造方法を示す工
程断面図である。
ュアルゲート電界効果トランジスタの製造方法を示す工
程断面図である。
【0042】まず、図3(a)に示すように、光源1か
ら射出した光を透明なマスク2に設けられた180度位
相シフター3および縮小露光するためレンズ4に入射さ
せ、位相シフター3およびレンズ4を透過した光をポジ
型の感光層であるレジスト層5に照射することによりレ
ジスト層5をパターンニングする。これは、ブラウンフ
ォーファ回折によるいわゆるシフターエッジ露光法であ
る。なお、レジスト層5は、電界効果トランジスタの動
作に必要な活性層等の構造を含むGaAs基板7上に形
成されている。
ら射出した光を透明なマスク2に設けられた180度位
相シフター3および縮小露光するためレンズ4に入射さ
せ、位相シフター3およびレンズ4を透過した光をポジ
型の感光層であるレジスト層5に照射することによりレ
ジスト層5をパターンニングする。これは、ブラウンフ
ォーファ回折によるいわゆるシフターエッジ露光法であ
る。なお、レジスト層5は、電界効果トランジスタの動
作に必要な活性層等の構造を含むGaAs基板7上に形
成されている。
【0043】本実施の形態においては、位相シフター3
の一つの端部において、位相シフター3の厚さが端に近
い部分ほど薄くなるようなテーパー部3aが形成されて
いる。
の一つの端部において、位相シフター3の厚さが端に近
い部分ほど薄くなるようなテーパー部3aが形成されて
いる。
【0044】次に、図3(b)に示すように、レジスト
層5を現像することにより、レジストパターン6aおよ
び6bを得る。ここで、レジストパターン6aおよび6
bは、それぞれ位相シフター3の両端部のいずれかに対
応しているが、位相シフター3には、テーパー部3aが
形成されているために、レジスト層5上の、テーパー部
3aの影に対応する部分において、光が当たらない部分
の幅が広がる。その結果レジストパターン6aの幅L1
とレジストパターン6bの幅L2とは異なる。
層5を現像することにより、レジストパターン6aおよ
び6bを得る。ここで、レジストパターン6aおよび6
bは、それぞれ位相シフター3の両端部のいずれかに対
応しているが、位相シフター3には、テーパー部3aが
形成されているために、レジスト層5上の、テーパー部
3aの影に対応する部分において、光が当たらない部分
の幅が広がる。その結果レジストパターン6aの幅L1
とレジストパターン6bの幅L2とは異なる。
【0045】次に、GaAs基板7を酒石酸溶液で洗浄
し、水洗、乾燥後、電子ビーム加熱による真空蒸着法に
よって図3(c)に示すように、SiO2膜8を蒸着す
る。
し、水洗、乾燥後、電子ビーム加熱による真空蒸着法に
よって図3(c)に示すように、SiO2膜8を蒸着す
る。
【0046】次に、図3(d)に示すように、レジスト
剥離材を用いてレジストパターン6を溶解して、レジス
トパターン6aおよび6b上のSiO2膜8をリフトオ
フして、SiO2膜8に、幅がそれぞれL1およびL2
である開口部8aおよび8bを形成する。
剥離材を用いてレジストパターン6を溶解して、レジス
トパターン6aおよび6b上のSiO2膜8をリフトオ
フして、SiO2膜8に、幅がそれぞれL1およびL2
である開口部8aおよび8bを形成する。
【0047】次に、図3(e)に示すように、GaAs
基板7のエッチングを行い電界効果トランジスタのドレ
イン電流、閾値を調整するためのリセス部7a、リセス
部7bを形成する。
基板7のエッチングを行い電界効果トランジスタのドレ
イン電流、閾値を調整するためのリセス部7a、リセス
部7bを形成する。
【0048】次に、Ti層/Al層を電子ビーム加熱の
真空蒸着法によって蒸着することにより図3(f)に示
すような第1のゲート電極9および第2のゲート電極1
0をそれぞれ形成する。
真空蒸着法によって蒸着することにより図3(f)に示
すような第1のゲート電極9および第2のゲート電極1
0をそれぞれ形成する。
【0049】以下、図示はしないが、GaAs基板7上
に、第1のゲート電極9および第2のゲート電極10と
を挟むようにドレイン電極およびソース電極を形成する
ことにより、本発明の実施の形態3におけるデュアルゲ
ート電界効果トランジスタを完成する。
に、第1のゲート電極9および第2のゲート電極10と
を挟むようにドレイン電極およびソース電極を形成する
ことにより、本発明の実施の形態3におけるデュアルゲ
ート電界効果トランジスタを完成する。
【0050】以上のように形成された電界効果トランジ
スタは、レジストパターン6aの幅L1とレジストパタ
ーン6bの幅L2でそれぞれ規定される第1のゲート電
極9のゲート長L1および第2のゲート電極10のゲー
ト長L2が互いに異なる。180度位相シフター3のテ
ーパー部3aのテーパー角を適当に調整すれば、L1ま
たはL2の大きさを調整することができる。このような
調整により、第1のゲート電極9および第2のゲート電
極10の閾値を一致させることができる。
スタは、レジストパターン6aの幅L1とレジストパタ
ーン6bの幅L2でそれぞれ規定される第1のゲート電
極9のゲート長L1および第2のゲート電極10のゲー
ト長L2が互いに異なる。180度位相シフター3のテ
ーパー部3aのテーパー角を適当に調整すれば、L1ま
たはL2の大きさを調整することができる。このような
調整により、第1のゲート電極9および第2のゲート電
極10の閾値を一致させることができる。
【0051】以上、本発明の各実施の形態では、デュア
ルゲート電界効果トランジスタについて説明したが、3
本以上のゲート電極を有するマルチゲート電界効果トラ
ンジスタについても同様に実施できる。
ルゲート電界効果トランジスタについて説明したが、3
本以上のゲート電極を有するマルチゲート電界効果トラ
ンジスタについても同様に実施できる。
【0052】
【発明の効果】以上のように、光源から射出した光を位
相シフターおよびレンズに入射させ、位相シフターおよ
びレンズを透過した光を感光層に照射することにより感
光層をパターンニングする際に、光源の位置を、レンズ
の光軸上から外して形成することにより二つのゲート電
極のゲート長を調節することにより、両ゲート電極の閾
値をそろえることができ、ハイパワー動作に対応できる
半導体装置を提供することができる。
相シフターおよびレンズに入射させ、位相シフターおよ
びレンズを透過した光を感光層に照射することにより感
光層をパターンニングする際に、光源の位置を、レンズ
の光軸上から外して形成することにより二つのゲート電
極のゲート長を調節することにより、両ゲート電極の閾
値をそろえることができ、ハイパワー動作に対応できる
半導体装置を提供することができる。
【図1】本発明の実施の形態1におけるデュアルゲート
電界効果トランジスタの製造方法を示す工程断面図
電界効果トランジスタの製造方法を示す工程断面図
【図2】本発明の実施の形態2におけるデュアルゲート
電界効果トランジスタの製造方法を示す工程断面図
電界効果トランジスタの製造方法を示す工程断面図
【図3】本発明の実施の形態3におけるデュアルゲート
電界効果トランジスタの製造方法を示す工程断面図
電界効果トランジスタの製造方法を示す工程断面図
【図4】従来のデュアルゲート電界効果トランジスタの
製造方法を示す工程断面図
製造方法を示す工程断面図
1 光源 2 マスク 3 180度位相シフター 3a テーパー部 4 レンズ 5 フォトレジスト 6、6a、6b レジストパターン 7 GaAs基板 7a、7b リセス部 8 SiO2膜 8a、8b 開口部 9 第1のゲート電極 10 第2のゲート電極
Claims (4)
- 【請求項1】 基板と、前記基板上に形成されたソース
電極およびドレイン電極と、前記ソース電極と前記ドレ
イン電極との間に形成された第1のゲート電極および第
2のゲート電極とを有し、前記第1のゲート電極のゲー
ト長と、前記第2のゲート電極のゲート長とが互いに異
なることを特徴とする半導体装置。 - 【請求項2】 光源から射出した光を位相シフターおよ
びレンズに入射させ、前記位相シフターおよび前記レン
ズを透過した前記光を感光層に照射することにより前記
感光層をパターンニングする工程を含み、前記光源の位
置が、前記レンズの光軸上から外れていることを特徴と
する半導体装置の製造方法。 - 【請求項3】 光源から射出した光を位相シフターおよ
びレンズに入射させ、前記位相シフターおよび前記レン
ズを透過した前記光を感光層に照射することにより前記
感光層をパターンニングする工程を含み、前記位相シフ
ターと前記レンズとが非平行に配置されていることを特
徴とする半導体装置の製造方法。 - 【請求項4】 光源から射出した光を位相シフターおよ
びレンズに入射させ、前記位相シフターおよび前記レン
ズを透過した前記光を感光層に照射することにより前記
感光層をパターンニングする工程を含み、前記位相シフ
ターの少なくとも一部の端部において、前記位相シフタ
ーの厚さが端に近い部分ほど薄いことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000248380A JP2002064211A (ja) | 2000-08-18 | 2000-08-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000248380A JP2002064211A (ja) | 2000-08-18 | 2000-08-18 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002064211A true JP2002064211A (ja) | 2002-02-28 |
Family
ID=18738300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000248380A Pending JP2002064211A (ja) | 2000-08-18 | 2000-08-18 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002064211A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016643A (ja) * | 2007-07-06 | 2009-01-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
2000
- 2000-08-18 JP JP2000248380A patent/JP2002064211A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016643A (ja) * | 2007-07-06 | 2009-01-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5567553A (en) | Method to suppress subthreshold leakage due to sharp isolation corners in submicron FET structures | |
KR0130963B1 (ko) | T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 | |
US7468295B2 (en) | Method of fabricating T-gate | |
KR0170498B1 (ko) | T형 게이트 전극의 형성방법 | |
JP2002064211A (ja) | 半導体装置およびその製造方法 | |
JPH08172102A (ja) | 半導体装置の製造方法 | |
JPH03116839A (ja) | サブミクロン長のゲートを備えるマイクロ波fetの製法 | |
JP3591762B2 (ja) | パターンの形成方法 | |
KR19980050968A (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
JPH0815161B2 (ja) | 半導体装置の製造方法 | |
WO2019232705A1 (zh) | 晶体管电路及其制造方法 | |
KR100849926B1 (ko) | 부정형 고 전자 이동도 트랜지스터 제조방법 | |
JPS62162364A (ja) | 半導体装置の製造方法 | |
US20020063293A1 (en) | Transistor with pi-gate structure and method for producing the same | |
KR100955925B1 (ko) | 반도체 트랜지스터 제조방법 | |
KR100406584B1 (ko) | 위상 반전 마스크의 제조 방법 | |
KR19980014634A (ko) | 티(t)-형 게이트 제조 방법 | |
KR20010063506A (ko) | 반도체 소자의 티 게이트 제조 방법 | |
JPS59114826A (ja) | 半導体装置の製造方法 | |
JPH02102544A (ja) | 半導体装置 | |
JPH0543293B2 (ja) | ||
JPH02266535A (ja) | 電界効果型半導体装置の製造方法 | |
JPH07273130A (ja) | 電界効果型トランジスタ,及びその製造方法 | |
KR20000074002A (ko) | 티형 게이트 제조방법 | |
JPH0645351A (ja) | 電界効果トランジスタの電極形成方法 |