JP2002055653A - 四画面マルチシステム - Google Patents
四画面マルチシステムInfo
- Publication number
- JP2002055653A JP2002055653A JP2000243827A JP2000243827A JP2002055653A JP 2002055653 A JP2002055653 A JP 2002055653A JP 2000243827 A JP2000243827 A JP 2000243827A JP 2000243827 A JP2000243827 A JP 2000243827A JP 2002055653 A JP2002055653 A JP 2002055653A
- Authority
- JP
- Japan
- Prior art keywords
- address
- screen
- pdp
- electrode
- sustain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 四枚のＰＤＰでマルチ画面を構成する場合に
ＰＤＰの接合部の無発色部分を狭め、表示映像の品位を
向上する。 【解決手段】 左上の第１ＰＤＰ１の上辺(a-b) からア
ドレス電極A1〜Anを、左辺(a-d) からＸサステイン電極
及びＹサステイン電極Y1〜Ynを導出し、左下の第２ＰＤ
Ｐ２の下辺(h-g) からアドレス電極A1〜Anを、左辺(e-
h) からＸサステイン電極及びＹサステイン電極Y1〜Yn
を導出し、両ＰＤＰの他の二辺(b-c、c-d、e-f 、f-g)
は最外端のセルからＰＤＰの縁部までの目地の幅を狭く
形成する。第１ＰＤＰを180 度回転させ、第４ＰＤＰ４
として右下に配し、第２ＰＤＰを180 度回転させ、第３
ＰＤＰ３として右上に配し、これにより、マルチ画面の
中央で四枚のＰＤＰの目地からなる十文字状の無発色部
分の幅を狭め、表示映像の品位を向上させる。
ＰＤＰの接合部の無発色部分を狭め、表示映像の品位を
向上する。 【解決手段】 左上の第１ＰＤＰ１の上辺(a-b) からア
ドレス電極A1〜Anを、左辺(a-d) からＸサステイン電極
及びＹサステイン電極Y1〜Ynを導出し、左下の第２ＰＤ
Ｐ２の下辺(h-g) からアドレス電極A1〜Anを、左辺(e-
h) からＸサステイン電極及びＹサステイン電極Y1〜Yn
を導出し、両ＰＤＰの他の二辺(b-c、c-d、e-f 、f-g)
は最外端のセルからＰＤＰの縁部までの目地の幅を狭く
形成する。第１ＰＤＰを180 度回転させ、第４ＰＤＰ４
として右下に配し、第２ＰＤＰを180 度回転させ、第３
ＰＤＰ３として右上に配し、これにより、マルチ画面の
中央で四枚のＰＤＰの目地からなる十文字状の無発色部
分の幅を狭め、表示映像の品位を向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は四画面マルチシステ
ムに係り、四枚のＰＤＰ（プラズマディスプレイパネ
ル）でマルチ画面を構成する場合に隣接ＰＤＰ間の目地
を狭め、表示映像の品位を向上するものに関する。
ムに係り、四枚のＰＤＰ（プラズマディスプレイパネ
ル）でマルチ画面を構成する場合に隣接ＰＤＰ間の目地
を狭め、表示映像の品位を向上するものに関する。
【０００２】
【従来の技術】ＰＤＰでは、図５に示すように、前面ガ
ラス基板の内側に、セル（素子）41を縦に通るアドレス
電極A1、A2・・Anと、セル41間を仕切るための縦方向の
隔壁（リブ）42が設けられ、背面ガラス基板の内側に、
横方向に各段のセル41を挟んで上側にＸサステイン電極
を、下側にＹサステイン電極Y1、Y2・・Ynを設け、Ｙサ
ステイン電極（Y1、Y2・・）とＸサステイン電極との間
にブラックストライブ43を形成し、前面ガラス基板の下
側からアドレス電極A1〜Anの導線を引き出し、背面ガラ
ス基板の一側からＸサステイン電極の導線を、他側から
Ｙサステイン電極Y1〜Ynの導線をそれぞれ引き出してい
る。そして、表示すべき映像信号に基づきアドレス期間
にアドレス電極A1〜AnとＹサステイン電極Y1〜Ynとを用
いて発色すべきセルにアドレス用電圧を印加し、壁電荷
を蓄積し、続くサステイン期間に、全画面で一斉に、最
初のサステインパルスによりＸサステイン電極からＹサ
ステイン電極Y1〜Ynに維持放電電流を流し、次のサステ
インパルスによりＹサステイン電極Y1〜YnからＸサステ
イン電極に維持放電電流を流し、この維持放電サイクル
によって各セルを発色させ、映像を表示する。ところ
で、アドレス電極の導線およびサステイン電極の導線は
ＰＤＰの周辺部から引き出すため、最外端のセルとＰＤ
Ｐの縁部との間の目地にはある程度の幅が必要である。
このため、ＰＤＰを上下に二枚、左右に二枚の計四枚を
並べてマルチ画面を構成する場合、画面中央に十文字状
の無発色部分が残り、表示映像の品位が低下する。
ラス基板の内側に、セル（素子）41を縦に通るアドレス
電極A1、A2・・Anと、セル41間を仕切るための縦方向の
隔壁（リブ）42が設けられ、背面ガラス基板の内側に、
横方向に各段のセル41を挟んで上側にＸサステイン電極
を、下側にＹサステイン電極Y1、Y2・・Ynを設け、Ｙサ
ステイン電極（Y1、Y2・・）とＸサステイン電極との間
にブラックストライブ43を形成し、前面ガラス基板の下
側からアドレス電極A1〜Anの導線を引き出し、背面ガラ
ス基板の一側からＸサステイン電極の導線を、他側から
Ｙサステイン電極Y1〜Ynの導線をそれぞれ引き出してい
る。そして、表示すべき映像信号に基づきアドレス期間
にアドレス電極A1〜AnとＹサステイン電極Y1〜Ynとを用
いて発色すべきセルにアドレス用電圧を印加し、壁電荷
を蓄積し、続くサステイン期間に、全画面で一斉に、最
初のサステインパルスによりＸサステイン電極からＹサ
ステイン電極Y1〜Ynに維持放電電流を流し、次のサステ
インパルスによりＹサステイン電極Y1〜YnからＸサステ
イン電極に維持放電電流を流し、この維持放電サイクル
によって各セルを発色させ、映像を表示する。ところ
で、アドレス電極の導線およびサステイン電極の導線は
ＰＤＰの周辺部から引き出すため、最外端のセルとＰＤ
Ｐの縁部との間の目地にはある程度の幅が必要である。
このため、ＰＤＰを上下に二枚、左右に二枚の計四枚を
並べてマルチ画面を構成する場合、画面中央に十文字状
の無発色部分が残り、表示映像の品位が低下する。
【０００３】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、ＰＤＰを四枚用いてマルチ画面を構成する場合
に、隣接するＰＤＰとの間の目地の幅を狭め、マルチ画
面の中央の無発色部分の幅を狭くし、表示映像の品位を
向上することを目的とする。
に鑑み、ＰＤＰを四枚用いてマルチ画面を構成する場合
に、隣接するＰＤＰとの間の目地の幅を狭め、マルチ画
面の中央の無発色部分の幅を狭くし、表示映像の品位を
向上することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の四画面マルチシステムでは、上辺からアド
レス電極の導線を導出し、左辺からＸサステイン電極の
導線およびＹサステイン電極の導線を導出した第１ＰＤ
Ｐと、下辺からアドレス電極の導線を導出し、左辺から
Ｘサステイン電極の導線およびＹサステイン電極の導線
を導出した第２ＰＤＰと、上辺からアドレス電極の導線
を導出し、右辺からＸサステイン電極の導線およびＹサ
ステイン電極の導線を導出した第３ＰＤＰと、下辺から
アドレス電極の導線を導出し、右辺からＸサステイン電
極の導線およびＹサステイン電極の導線を導出した第４
ＰＤＰとを用い、前記第１ＰＤＰを左上に、前記第２Ｐ
ＤＰを左下に、前記第３ＰＤＰを右上に、前記第４ＰＤ
Ｐを右下にそれぞれ配置して構成する。なお、各ＰＤＰ
は、導線の導出されない二辺で、最外端のセルからＰＤ
Ｐの縁までの目地の幅を狭めて形成し、四枚のＰＤＰの
接合部の無発色部分の幅を狭めるようにする。
め、本発明の四画面マルチシステムでは、上辺からアド
レス電極の導線を導出し、左辺からＸサステイン電極の
導線およびＹサステイン電極の導線を導出した第１ＰＤ
Ｐと、下辺からアドレス電極の導線を導出し、左辺から
Ｘサステイン電極の導線およびＹサステイン電極の導線
を導出した第２ＰＤＰと、上辺からアドレス電極の導線
を導出し、右辺からＸサステイン電極の導線およびＹサ
ステイン電極の導線を導出した第３ＰＤＰと、下辺から
アドレス電極の導線を導出し、右辺からＸサステイン電
極の導線およびＹサステイン電極の導線を導出した第４
ＰＤＰとを用い、前記第１ＰＤＰを左上に、前記第２Ｐ
ＤＰを左下に、前記第３ＰＤＰを右上に、前記第４ＰＤ
Ｐを右下にそれぞれ配置して構成する。なお、各ＰＤＰ
は、導線の導出されない二辺で、最外端のセルからＰＤ
Ｐの縁までの目地の幅を狭めて形成し、四枚のＰＤＰの
接合部の無発色部分の幅を狭めるようにする。
【０００５】なお、前記第３ＰＤＰは第２ＰＤＰを180
度回転させて用い、前記第４ＰＤＰは第１ＰＤＰを180
度回転させて用いるようにしてもよい。
度回転させて用い、前記第４ＰＤＰは第１ＰＤＰを180
度回転させて用いるようにしてもよい。
【０００６】そして、入力映像信号の水平画素数および
垂直ライン数をそれぞれ二倍に拡大する拡大処理部と、
拡大処理部よりの映像信号を左上画面用、左下画面用、
右上画面用および右下画面用の四枚に切り分ける切分け
部と、切分け部で切分けられた前記各画面用の映像信号
を一フレームずつ書込み・読出しを行う左上画面用、左
下画面用、右上画面用および右下画面用のフレームメモ
リと、前記切分け部、左上画面用、左下画面用、右上画
面用および右下画面用の各フレームメモリを制御する制
御部とを設け、左上画面用、左下画面用、右上画面用、
および右下画面用の各フレームメモリより読出された映
像信号をそれぞれ第１ＰＤＰ、第２ＰＤＰ、第３ＰＤＰ
および第４ＰＤＰに入力するようにする。
垂直ライン数をそれぞれ二倍に拡大する拡大処理部と、
拡大処理部よりの映像信号を左上画面用、左下画面用、
右上画面用および右下画面用の四枚に切り分ける切分け
部と、切分け部で切分けられた前記各画面用の映像信号
を一フレームずつ書込み・読出しを行う左上画面用、左
下画面用、右上画面用および右下画面用のフレームメモ
リと、前記切分け部、左上画面用、左下画面用、右上画
面用および右下画面用の各フレームメモリを制御する制
御部とを設け、左上画面用、左下画面用、右上画面用、
および右下画面用の各フレームメモリより読出された映
像信号をそれぞれ第１ＰＤＰ、第２ＰＤＰ、第３ＰＤＰ
および第４ＰＤＰに入力するようにする。
【０００７】そして、第１ＰＤＰに、左上画面用のフレ
ームメモリより読出した映像信号に基づき、上端のＹサ
ステイン電極Y1から下端のＹサステイン電極Ynの順にア
ドレスすべき電極にアドレス用電圧を印加するための第
１スキャンドライバと、左端のアドレス電極A1から右端
のアドレス電極Anの順にアドレスすべき電極にアドレス
用電圧を印加するための第１アドレスドライバとを設
け、第２ＰＤＰに、左下画面用のフレームメモリより読
出した映像信号に基づき、上端のＹサステイン電極Y1か
ら下端のＹサステイン電極Ynの順にアドレスすべき電極
にアドレス用電圧を印加するための第２スキャンドライ
バと、左端のアドレス電極A1から右端のアドレス電極An
の順にアドレスすべき電極にアドレス用電圧を印加する
ための第２アドレスドライバとを設け、第３ＰＤＰに、
右上画面用のフレームメモリより読出した映像信号に基
づき、上端のＹサステイン電極Ynから下端のＹサステイ
ン電極Y1の順にアドレスすべき電極にアドレス用電圧を
印加するための第３スキャンドライバと、左端のアドレ
ス電極Anから右端のアドレス電極A1の順にアドレスすべ
き電極にアドレス用電圧を印加するための第３アドレス
ドライバとを設け、第４ＰＤＰに、右下画面用のフレー
ムメモリより読出した映像信号に基づき、上端のＹサス
テイン電極Ynから下端のＹサステイン電極Y1の順にアド
レスすべき電極にアドレス用電圧を印加するための第４
スキャンドライバと、左端のアドレス電極Anから右端の
アドレス電極A1の順にアドレスすべき電極にアドレス用
電圧を印加するための第４アドレスドライバとを設け、
各ＰＤＰの発色すべきセルでＹサステイン電極とアドレ
ス電極との間で放電させ、壁電荷を蓄積させるようにす
る。
ームメモリより読出した映像信号に基づき、上端のＹサ
ステイン電極Y1から下端のＹサステイン電極Ynの順にア
ドレスすべき電極にアドレス用電圧を印加するための第
１スキャンドライバと、左端のアドレス電極A1から右端
のアドレス電極Anの順にアドレスすべき電極にアドレス
用電圧を印加するための第１アドレスドライバとを設
け、第２ＰＤＰに、左下画面用のフレームメモリより読
出した映像信号に基づき、上端のＹサステイン電極Y1か
ら下端のＹサステイン電極Ynの順にアドレスすべき電極
にアドレス用電圧を印加するための第２スキャンドライ
バと、左端のアドレス電極A1から右端のアドレス電極An
の順にアドレスすべき電極にアドレス用電圧を印加する
ための第２アドレスドライバとを設け、第３ＰＤＰに、
右上画面用のフレームメモリより読出した映像信号に基
づき、上端のＹサステイン電極Ynから下端のＹサステイ
ン電極Y1の順にアドレスすべき電極にアドレス用電圧を
印加するための第３スキャンドライバと、左端のアドレ
ス電極Anから右端のアドレス電極A1の順にアドレスすべ
き電極にアドレス用電圧を印加するための第３アドレス
ドライバとを設け、第４ＰＤＰに、右下画面用のフレー
ムメモリより読出した映像信号に基づき、上端のＹサス
テイン電極Ynから下端のＹサステイン電極Y1の順にアド
レスすべき電極にアドレス用電圧を印加するための第４
スキャンドライバと、左端のアドレス電極Anから右端の
アドレス電極A1の順にアドレスすべき電極にアドレス用
電圧を印加するための第４アドレスドライバとを設け、
各ＰＤＰの発色すべきセルでＹサステイン電極とアドレ
ス電極との間で放電させ、壁電荷を蓄積させるようにす
る。
【０００８】なお、第１スキャンドライバと第２スキャ
ンドライバとは同じものを使用すると共に、第１アドレ
スドライバと第２アドレスドライバとは同じものを使用
し、第３スキャンドライバおよび第４スキャンドライバ
は、第１スキャンドライバをＹサステイン電極へのアド
レス用電圧の印加順序が逆順になるように設定して使用
し、第３アドレスドライバおよび第４アドレスドライバ
は、第１アドレスドライバをアドレス電極へのアドレス
用電圧の印加順序が逆順になるように設定して使用す
る。
ンドライバとは同じものを使用すると共に、第１アドレ
スドライバと第２アドレスドライバとは同じものを使用
し、第３スキャンドライバおよび第４スキャンドライバ
は、第１スキャンドライバをＹサステイン電極へのアド
レス用電圧の印加順序が逆順になるように設定して使用
し、第３アドレスドライバおよび第４アドレスドライバ
は、第１アドレスドライバをアドレス電極へのアドレス
用電圧の印加順序が逆順になるように設定して使用す
る。
【０００９】
【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図１は本発明による四画面
マルチシステムの一実施例の全体図で、図の１は第１Ｐ
ＤＰ、２は第２ＰＤＰ、３は第３ＰＤＰ、４は第４ＰＤ
Ｐである。各ＰＤＰは、図２に示すように、前面ガラス
基板の内側にセル（素子）11を縦に通るアドレス電極A1
〜Anと、セル11間を仕切るための縦方向の隔壁（リブ）
12を設け、背面ガラス基板の内側に、横方向に各段のセ
ル11を挟んで上側にＸサステイン電極を、下側にＹサス
テイン電極Y1〜Ynを設け、Ｙサステイン電極とＸサステ
イン電極との間にブラックストライブ13を形成する。そ
して、左上の第１ＰＤＰ１は、図２（イ）に示すように
上辺a-b からアドレス電極A1〜Anの導線を導出し、左辺
a-d からＸサステイン電極およびＹサステイン電極Y1〜
Ynの導線を導出し、左下の第２ＰＤＰ２は、図２（ロ）
に示すように下辺h-g からアドレス電極A1〜Anの導線を
導出し、左辺e-h からＸサステイン電極およびＹサステ
イン電極Y1〜Ynの導線を導出する。右上の第３ＰＤＰ３
は上辺からアドレス電極の導線を、右辺からＸサステイ
ン電極およびＹサステイン電極の導線を導出するが、こ
れには第２ＰＤＰ２を180 度回転させて用い、右下の第
４ＰＤＰ４は下辺からアドレス電極の導線を、右辺から
Ｘサステイン電極およびＹサステイン電極の導線を導出
するが、これには第１ＰＤＰ１を180 度回転させて用い
る。そして、各ＰＤＰの導線の導出されない二辺（第
１、第４ＰＤＰのb-c 辺およびc-d 辺、第２、第３ＰＤ
Ｐのe-f 辺およびf-g 辺）で、最外端のセルからＰＤＰ
の縁までの目地を、前面ガラス基板と背面ガラス基板の
接合に要する幅を残して狭め、四枚のＰＤＰの接合部の
無発色部分の幅を狭め、表示映像の品位を向上させる。
き図面を参照して説明する。図１は本発明による四画面
マルチシステムの一実施例の全体図で、図の１は第１Ｐ
ＤＰ、２は第２ＰＤＰ、３は第３ＰＤＰ、４は第４ＰＤ
Ｐである。各ＰＤＰは、図２に示すように、前面ガラス
基板の内側にセル（素子）11を縦に通るアドレス電極A1
〜Anと、セル11間を仕切るための縦方向の隔壁（リブ）
12を設け、背面ガラス基板の内側に、横方向に各段のセ
ル11を挟んで上側にＸサステイン電極を、下側にＹサス
テイン電極Y1〜Ynを設け、Ｙサステイン電極とＸサステ
イン電極との間にブラックストライブ13を形成する。そ
して、左上の第１ＰＤＰ１は、図２（イ）に示すように
上辺a-b からアドレス電極A1〜Anの導線を導出し、左辺
a-d からＸサステイン電極およびＹサステイン電極Y1〜
Ynの導線を導出し、左下の第２ＰＤＰ２は、図２（ロ）
に示すように下辺h-g からアドレス電極A1〜Anの導線を
導出し、左辺e-h からＸサステイン電極およびＹサステ
イン電極Y1〜Ynの導線を導出する。右上の第３ＰＤＰ３
は上辺からアドレス電極の導線を、右辺からＸサステイ
ン電極およびＹサステイン電極の導線を導出するが、こ
れには第２ＰＤＰ２を180 度回転させて用い、右下の第
４ＰＤＰ４は下辺からアドレス電極の導線を、右辺から
Ｘサステイン電極およびＹサステイン電極の導線を導出
するが、これには第１ＰＤＰ１を180 度回転させて用い
る。そして、各ＰＤＰの導線の導出されない二辺（第
１、第４ＰＤＰのb-c 辺およびc-d 辺、第２、第３ＰＤ
Ｐのe-f 辺およびf-g 辺）で、最外端のセルからＰＤＰ
の縁までの目地を、前面ガラス基板と背面ガラス基板の
接合に要する幅を残して狭め、四枚のＰＤＰの接合部の
無発色部分の幅を狭め、表示映像の品位を向上させる。
【００１０】図３は各ＰＤＰを駆動するための映像信号
処理回路の要部ブロック図で、図の21は、入力映像信号
の水平画素数と垂直ライン数をそれぞれ二倍に拡大する
ための、二次元ディジタルフィルタを用いた拡大処理
部、22は拡大処理部21よりの映像信号を左上、左下、右
上および右下の各画面用の四枚に切り分ける切分け部、
23〜26は切分け部22で切分けられた左上、左下、右上、
右下の各画面用の映像信号を一フレームずつ書込み・読
出しを行う左上画面用、左下画面用、右上画面用および
右下画面用のフレームメモリ、27はこれら切分け部22お
よびフレームメモリ23〜26を制御する制御部で、フレー
ムメモリ23〜26より読出された映像信号はそれぞれ左上
画面用の第１ＰＤＰ１、左下画面用の第２ＰＤＰ２、右
上画面用の第３ＰＤＰ３および右下画面用の第４ＰＤＰ
４に入力する。
処理回路の要部ブロック図で、図の21は、入力映像信号
の水平画素数と垂直ライン数をそれぞれ二倍に拡大する
ための、二次元ディジタルフィルタを用いた拡大処理
部、22は拡大処理部21よりの映像信号を左上、左下、右
上および右下の各画面用の四枚に切り分ける切分け部、
23〜26は切分け部22で切分けられた左上、左下、右上、
右下の各画面用の映像信号を一フレームずつ書込み・読
出しを行う左上画面用、左下画面用、右上画面用および
右下画面用のフレームメモリ、27はこれら切分け部22お
よびフレームメモリ23〜26を制御する制御部で、フレー
ムメモリ23〜26より読出された映像信号はそれぞれ左上
画面用の第１ＰＤＰ１、左下画面用の第２ＰＤＰ２、右
上画面用の第３ＰＤＰ３および右下画面用の第４ＰＤＰ
４に入力する。
【００１１】そして、図４に示すように、第１ＰＤＰ１
のＹサステイン電極に第１スキャンドライバ31を、アド
レス電極に第１アドレスドライバ32を設け、フレームメ
モリ23（左上画面用）より読出した映像信号に基づき、
第１スキャンドライバ31で上端のＹサステイン電極Y1か
ら下端のＹサステイン電極Ynの順にアドレスすべき電極
にアドレス用電圧を印加し、第１アドレスドライバ32で
左端のアドレス電極A1から右端のアドレス電極Anの順に
アドレスすべき電極にアドレス用電圧を印加し、第２Ｐ
ＤＰ２のＹサステイン電極に第２スキャンドライバ33
を、アドレス電極に第２アドレスドライバ34を設け、フ
レームメモリ24（左下画面用）より読出した映像信号に
基づき、第２スキャンドライバ33で上端のＹサステイン
電極Y1から下端のＹサステイン電極Ynの順にアドレスす
べき電極にアドレス用電圧を印加し、第２アドレスドラ
イバ34で左端のアドレス電極A1から右端のアドレス電極
Anの順にアドレスすべき電極にアドレス用電圧を印加
し、第３ＰＤＰ３（第２ＰＤＰ２を180 度回転したも
の）のＹサステイン電極に第３スキャンドライバ35を、
アドレス電極に第３アドレスドライバ36を設け、フレー
ムメモリ25（右上画面用）より読出した映像信号に基づ
き、第３スキャンドライバ35で上端のＹサステイン電極
Ynから下端のＹサステイン電極Y1の順にアドレスすべき
電極にアドレス用電圧を印加し、第３アドレスドライバ
36で左端のアドレス電極Anから右端のアドレス電極A1の
順にアドレスすべき電極にアドレス用電圧を印加し、第
４ＰＤＰ４（第１ＰＤＰ１を180 度回転したもの）のＹ
サステイン電極に第４スキャンドライバ37を、アドレス
電極に第４アドレスドライバ38を設け、フレームメモリ
26（右下画面用）より読出した映像信号に基づき、第４
スキャンドライバ37で上端のＹサステイン電極Ynから下
端のＹサステイン電極Y1の順にアドレスすべき電極にア
ドレス用電圧を印加し、第４アドレスドライバ38で左端
のアドレス電極Anから右端のアドレス電極A1の順にアド
レスすべき電極にアドレス用電圧を印加する。
のＹサステイン電極に第１スキャンドライバ31を、アド
レス電極に第１アドレスドライバ32を設け、フレームメ
モリ23（左上画面用）より読出した映像信号に基づき、
第１スキャンドライバ31で上端のＹサステイン電極Y1か
ら下端のＹサステイン電極Ynの順にアドレスすべき電極
にアドレス用電圧を印加し、第１アドレスドライバ32で
左端のアドレス電極A1から右端のアドレス電極Anの順に
アドレスすべき電極にアドレス用電圧を印加し、第２Ｐ
ＤＰ２のＹサステイン電極に第２スキャンドライバ33
を、アドレス電極に第２アドレスドライバ34を設け、フ
レームメモリ24（左下画面用）より読出した映像信号に
基づき、第２スキャンドライバ33で上端のＹサステイン
電極Y1から下端のＹサステイン電極Ynの順にアドレスす
べき電極にアドレス用電圧を印加し、第２アドレスドラ
イバ34で左端のアドレス電極A1から右端のアドレス電極
Anの順にアドレスすべき電極にアドレス用電圧を印加
し、第３ＰＤＰ３（第２ＰＤＰ２を180 度回転したも
の）のＹサステイン電極に第３スキャンドライバ35を、
アドレス電極に第３アドレスドライバ36を設け、フレー
ムメモリ25（右上画面用）より読出した映像信号に基づ
き、第３スキャンドライバ35で上端のＹサステイン電極
Ynから下端のＹサステイン電極Y1の順にアドレスすべき
電極にアドレス用電圧を印加し、第３アドレスドライバ
36で左端のアドレス電極Anから右端のアドレス電極A1の
順にアドレスすべき電極にアドレス用電圧を印加し、第
４ＰＤＰ４（第１ＰＤＰ１を180 度回転したもの）のＹ
サステイン電極に第４スキャンドライバ37を、アドレス
電極に第４アドレスドライバ38を設け、フレームメモリ
26（右下画面用）より読出した映像信号に基づき、第４
スキャンドライバ37で上端のＹサステイン電極Ynから下
端のＹサステイン電極Y1の順にアドレスすべき電極にア
ドレス用電圧を印加し、第４アドレスドライバ38で左端
のアドレス電極Anから右端のアドレス電極A1の順にアド
レスすべき電極にアドレス用電圧を印加する。
【００１２】なお、第１スキャンドライバ31と第２スキ
ャンドライバ33は同じもの、第１アドレスドライバ32と
第２アドレスドライバ34は同じもので、また、第３スキ
ャンドライバ35および第４スキャンドライバ37は、第１
スキャンドライバ31をＹサステイン電極へのアドレス用
電圧の印加順序が逆順になるように設定し、第３アドレ
スドライバ36および第４アドレスドライバ38は、第１ア
ドレスドライバ32をアドレス電極へのアドレス用電圧の
印加順序が逆順になるように設定する。これら各スキャ
ンドライバおよびアドレスドライバは双方向シフトレジ
スタ（１ビット）を内蔵し、第１、第２スキャンドライ
バ31、33では双方向シフトレジスタのシフト方向をY1
（上）からYn（下）に設定し、Ｙサステイン電極Y1から
Ynに一電極ずつ順にアドレスし、第３、第４スキャンド
ライバ35、37ではシフト方向をYn（上）からY1（下）に
設定し、Ｙサステイン電極YnからY1に一電極ずつ順にア
ドレスし、第１、第２アドレスドライバ32、34では双方
向シフトレジスタのシフト方向をA1（左）からAn（右）
に設定し、アドレス電極A1からAnに一電極ずつ順にアド
レスし、第３、第４アドレスドライバ36、38ではシフト
方向をAn（左）からA1（左）に設定し、アドレス極Anか
らA1に一電極ずつ順にアドレスする。
ャンドライバ33は同じもの、第１アドレスドライバ32と
第２アドレスドライバ34は同じもので、また、第３スキ
ャンドライバ35および第４スキャンドライバ37は、第１
スキャンドライバ31をＹサステイン電極へのアドレス用
電圧の印加順序が逆順になるように設定し、第３アドレ
スドライバ36および第４アドレスドライバ38は、第１ア
ドレスドライバ32をアドレス電極へのアドレス用電圧の
印加順序が逆順になるように設定する。これら各スキャ
ンドライバおよびアドレスドライバは双方向シフトレジ
スタ（１ビット）を内蔵し、第１、第２スキャンドライ
バ31、33では双方向シフトレジスタのシフト方向をY1
（上）からYn（下）に設定し、Ｙサステイン電極Y1から
Ynに一電極ずつ順にアドレスし、第３、第４スキャンド
ライバ35、37ではシフト方向をYn（上）からY1（下）に
設定し、Ｙサステイン電極YnからY1に一電極ずつ順にア
ドレスし、第１、第２アドレスドライバ32、34では双方
向シフトレジスタのシフト方向をA1（左）からAn（右）
に設定し、アドレス電極A1からAnに一電極ずつ順にアド
レスし、第３、第４アドレスドライバ36、38ではシフト
方向をAn（左）からA1（左）に設定し、アドレス極Anか
らA1に一電極ずつ順にアドレスする。
【００１３】これにより、各サブフィールド（一フィー
ルドを複数（例えば、六個）のサブフィールドで構成）
のアドレス期間に、各ＰＤＰの発色すべきセルで、Ｙサ
ステイン電極とアドレス電極との間に印加されたアドレ
ス用電圧が放電し、セルに壁電荷が蓄積され、続くサス
テイン期間に、最初のサステインパルスによりＸサステ
イン電極からＹサステイン電極Y1〜Ynに維持放電電流が
流れ、次のサステインパルスによりＹサステイン電極Y1
〜YnからＸサステイン電極に維持放電電流が流れ、この
維持放電サイクルによって各セルが発色し、映像が表示
される。
ルドを複数（例えば、六個）のサブフィールドで構成）
のアドレス期間に、各ＰＤＰの発色すべきセルで、Ｙサ
ステイン電極とアドレス電極との間に印加されたアドレ
ス用電圧が放電し、セルに壁電荷が蓄積され、続くサス
テイン期間に、最初のサステインパルスによりＸサステ
イン電極からＹサステイン電極Y1〜Ynに維持放電電流が
流れ、次のサステインパルスによりＹサステイン電極Y1
〜YnからＸサステイン電極に維持放電電流が流れ、この
維持放電サイクルによって各セルが発色し、映像が表示
される。
【００１４】
【発明の効果】以上に説明したように、本発明による四
画面マルチシステムによれば、四枚のＰＤＰの接合部分
の、ＰＤＰの最外端のセルからＰＤＰの縁部までの目地
の幅が狭まるので、マルチ画面の中央の十文字状の無発
色部分が目立ちにくいものとなり、表示映像の品位が向
上する。
画面マルチシステムによれば、四枚のＰＤＰの接合部分
の、ＰＤＰの最外端のセルからＰＤＰの縁部までの目地
の幅が狭まるので、マルチ画面の中央の十文字状の無発
色部分が目立ちにくいものとなり、表示映像の品位が向
上する。
【図１】本発明による四画面マルチシステムの全体図で
ある。
ある。
【図２】本発明による四画面マルチシステムのＰＤＰの
要部の一例である。
要部の一例である。
【図３】映像信号処理回路の一例の要部ブロック図であ
る。
る。
【図４】スキャンドライバおよびアドレスドライバの接
続図である。
続図である。
【図５】従来のＰＤＰの要部の一例である。
１〜４ 第１〜第４ＰＤＰ 11、41 セル 12、42 隔壁（リブ） 13、43 ブラックストライブ A1〜An アドレス電極A1〜An Y1〜Yn Ｙサステイン電極Y1〜Yn Ｘ Ｘサステイン電極 21 拡大処理部 22 切分け部 23〜26 フレームメモリ 27 制御部 31、33、35、37 第１、第２、第３、第４スキャンドラ
イバ 32、34、36、38 第１、第２、第３、第４アドレスドラ
イバ
イバ 32、34、36、38 第１、第２、第３、第４アドレスドラ
イバ
Claims (6)
- 【請求項１】 上辺からアドレス電極の導線を導出し、
左辺からＸサステイン電極の導線およびＹサステイン電
極の導線を導出した第１ＰＤＰ（プラズマディスプレイ
パネル）と、下辺からアドレス電極の導線を導出し、左
辺からＸサステイン電極の導線およびＹサステイン電極
の導線を導出した第２ＰＤＰと、上辺からアドレス電極
の導線を導出し、右辺からＸサステイン電極の導線およ
びＹサステイン電極の導線を導出した第３ＰＤＰと、下
辺からアドレス電極の導線を導出し、右辺からＸサステ
イン電極の導線およびＹサステイン電極の導線を導出し
た第４ＰＤＰとを用い、前記第１ＰＤＰを左上に、前記
第２ＰＤＰを左下に、前記第３ＰＤＰを右上に、前記第
４ＰＤＰを右下にそれぞれ配置して構成した四画面マル
チシステム。 - 【請求項２】 前記各ＰＤＰは、前記導線の導出されな
い二辺で、最外端のセルからＰＤＰの縁までの目地の幅
を狭めて形成し、四枚のＰＤＰの接合部の無発色部分の
幅を狭めるようにした請求項１記載の四画面マルチシス
テム。 - 【請求項３】 前記第３ＰＤＰは前記第２ＰＤＰを180
度回転させて用い、前記第４ＰＤＰは前記第１ＰＤＰを
180 度回転させて用いるようにした請求項１または２記
載の四画面マルチシステム。 - 【請求項４】 入力映像信号の水平画素数および垂直ラ
イン数をそれぞれ二倍に拡大する拡大処理部と、拡大処
理部よりの映像信号を左上画面用、左下画面用、右上画
面用および右下画面用の四枚に切り分ける切分け部と、
切分け部で切分けられた前記各画面用の映像信号を一フ
レームずつ書込み・読出しを行う左上画面用、左下画面
用、右上画面用および右下画面用のフレームメモリと、
前記切分け部、左上画面用、左下画面用、右上画面用お
よび右下画面用の各フレームメモリを制御する制御部と
を設け、前記左上画面用、左下画面用、右上画面用、お
よび右下画面用の各フレームメモリより読出された映像
信号をそれぞれ前記第１ＰＤＰ、第２ＰＤＰ、第３ＰＤ
Ｐおよび第４ＰＤＰに入力するようにした請求項１、２
または３記載の四画面マルチシステム。 - 【請求項５】 前記第１ＰＤＰに、前記左上画面用のフ
レームメモリより読出した映像信号に基づき、上端のＹ
サステイン電極Y1から下端のＹサステイン電極Ynの順に
アドレスすべき電極にアドレス用電圧を印加するための
第１スキャンドライバと、左端のアドレス電極A1から右
端のアドレス電極Anの順にアドレスすべき電極にアドレ
ス用電圧を印加するための第１アドレスドライバとを設
け、前記第２ＰＤＰに、前記左下画面用のフレームメモ
リより読出した映像信号に基づき、上端のＹサステイン
電極Y1から下端のＹサステイン電極Ynの順にアドレスす
べき電極にアドレス用電圧を印加するための第２スキャ
ンドライバと、左端のアドレス電極A1から右端のアドレ
ス電極Anの順にアドレスすべき電極にアドレス用電圧を
印加するための第２アドレスドライバとを設け、前記第
３ＰＤＰに、前記右上画面用のフレームメモリより読出
した映像信号に基づき、上端のＹサステイン電極Ynから
下端のＹサステイン電極Y1の順にアドレスすべき電極に
アドレス用電圧を印加するための第３スキャンドライバ
と、左端のアドレス電極Anから右端のアドレス電極A1の
順にアドレスすべき電極にアドレス用電圧を印加するた
めの第３アドレスドライバとを設け、前記第４ＰＤＰ
に、前記右下画面用のフレームメモリより読出した映像
信号に基づき、上端のＹサステイン電極Ynから下端のＹ
サステイン電極Y1の順にアドレスすべき電極にアドレス
用電圧を印加するための第４スキャンドライバと、左端
のアドレス電極Anから右端のアドレス電極A1の順にアド
レスすべき電極にアドレス用電圧を印加するための第４
アドレスドライバとを設け、各ＰＤＰの発色すべきセル
でＹサステイン電極とアドレス電極との間で放電させ、
壁電荷を蓄積させるようにした請求項４記載の四画面マ
ルチシステム。 - 【請求項６】 前記第１スキャンドライバと第２スキャ
ンドライバとは同じものを使用すると共に、前記第１ア
ドレスドライバと第２アドレスドライバとは同じものを
使用し、前記第３スキャンドライバおよび第４スキャン
ドライバは、前記第１スキャンドライバをＹサステイン
電極へのアドレス用電圧の印加順序が逆順になるように
設定して使用し、前記第３アドレスドライバおよび第４
アドレスドライバは、前記第１アドレスドライバをアド
レス電極へのアドレス用電圧の印加順序が逆順になるよ
うに設定して使用するようにした請求項５記載の四画面
マルチシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243827A JP2002055653A (ja) | 2000-08-11 | 2000-08-11 | 四画面マルチシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243827A JP2002055653A (ja) | 2000-08-11 | 2000-08-11 | 四画面マルチシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002055653A true JP2002055653A (ja) | 2002-02-20 |
Family
ID=18734620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000243827A Pending JP2002055653A (ja) | 2000-08-11 | 2000-08-11 | 四画面マルチシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002055653A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040058782A (ko) * | 2002-12-27 | 2004-07-05 | 오리온전기 주식회사 | 멀티스크린용 플라즈마 디스플레이 패널 장치 |
| JP2004354542A (ja) * | 2003-05-28 | 2004-12-16 | Fuji Xerox Co Ltd | 画像表示装置 |
| JPWO2007141847A1 (ja) * | 2006-06-07 | 2009-10-15 | 篠田プラズマ株式会社 | 表示装置 |
-
2000
- 2000-08-11 JP JP2000243827A patent/JP2002055653A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040058782A (ko) * | 2002-12-27 | 2004-07-05 | 오리온전기 주식회사 | 멀티스크린용 플라즈마 디스플레이 패널 장치 |
| JP2004354542A (ja) * | 2003-05-28 | 2004-12-16 | Fuji Xerox Co Ltd | 画像表示装置 |
| JPWO2007141847A1 (ja) * | 2006-06-07 | 2009-10-15 | 篠田プラズマ株式会社 | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3233023B2 (ja) | プラズマディスプレイ及びその駆動方法 | |
| KR100489445B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| US6169527B1 (en) | Interlace plasma display apparatus partly shading display lines | |
| JP2002055653A (ja) | 四画面マルチシステム | |
| JPH1091117A (ja) | プラズマディスプレイパネルの駆動方法 | |
| EP1221685A2 (en) | Plasma display apparatus having reduced voltage drops along wiring lines | |
| TWI596526B (zh) | 內嵌式觸控顯示面板及其控制方法 | |
| KR100573119B1 (ko) | 패널구동장치 | |
| JP2003043990A (ja) | カラー画像表示方法 | |
| US6278243B1 (en) | Electrode division surface discharge plasma display apparatus | |
| JP2008015401A5 (ja) | ||
| JP3101331B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH11296139A (ja) | ダミー電極駆動装置及びダミー電極駆動方法並びに交流面放電型プラズマディスプレイ装置 | |
| JPH02216120A (ja) | 液晶電気光学素子の駆動方法 | |
| JPH09265913A (ja) | プラズマディスプレイパネル | |
| JPH05216434A (ja) | 表示装置及びその駆動方法 | |
| US20100124382A1 (en) | Display apparatus and method thereof | |
| JP2007242353A (ja) | プラズマディスプレイ装置 | |
| KR20070059943A (ko) | 플라즈마 디스플레이 장치 | |
| US20090079722A1 (en) | Plasma display device | |
| JP2000298451A (ja) | 交流型プラズマディスプレイパネルの駆動方法，プラズマディスプレイ装置及び交流型プラズマディスプレイパネル | |
| JP4186273B2 (ja) | プラズマ表示装置及びその駆動方法 | |
| JP4301059B2 (ja) | プラズマディスプレイパネル | |
| KR100573111B1 (ko) | 디스플레이 패널 | |
| EP1763231A2 (en) | Plasma display apparatus |