JP2002044957A

JP2002044957A - インバータ装置

Info

Publication number: JP2002044957A
Application number: JP2000224683A
Authority: JP
Inventors: Takahiro Abe; 孝弘阿部
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2000-07-26
Filing date: 2000-07-26
Publication date: 2002-02-08

Abstract

(57)【要約】【課題】スイッチング素子と信号源との間をトランスに
より絶縁し、信号源から出力される制御信号のオンデュ
ーティの広い範囲にわたってスイッチング素子を駆動で
き且つスイッチング損失を低減できるインバータ装置を
提供する。【解決手段】駆動回路２ａ，２ｂは、信号源である制御
回路１からの制御信号をスイッチング素子Ｑ１，Ｑ２側
へ伝達する駆動トランスたるパルストランスＰＴ１，Ｐ
Ｔ２と、パルストランスＰＴ１，ＰＴ２の１次巻線に直
列接続され制御信号に応じて充放電されるコンデンサＣ
４１，Ｃ４２とを有し、パルストランスＰＴ１，ＰＴ２
の２次巻線側にスイッチング素子Ｑ１，Ｑ２のターンオ
フ時のスイッチング速度を速くするための引き抜き回路
２１，２２が設けられている。引き抜き回路２１，２２
は、パルストランスＰＴの２次巻線の誘起電圧の極性に
よってスイッチング素子Ｑ１，Ｑ２のオンオフを決める
手段を備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流電力を交流電
力に電力変換して負荷へ供給するインバータ装置に関す
るものである。

【０００２】

【従来の技術】従来より、直流電源を矩形波交流に変換
して負荷である高圧放電灯へ供給するインバータ装置と
して、図１５に示す回路構成を有するものが知られてい
る。図１５に示したインバータ装置は、ハーフブリッジ
型であり、２つのコンデンサＣ１，Ｃ２の直列回路と、
２つのスイッチング素子Ｑ１，Ｑ２の直列回路とを直流
電源Ｅに接続するとともに、コンデンサＣ１，Ｃ２の接
続点とスイッチング素子Ｑ１，Ｑ２の接続点との間にコ
ンデンサＣ３とインダクタＬ１との直列回路からなるフ
ィルタ回路を接続し、コンデンサＣ３に負荷となる高圧
放電灯Ｌａが並列接続されている。図示例ではスイッチ
ング素子Ｑ１，Ｑ２としてはＭＯＳＦＥＴを用いてい
る。

【０００３】ところで、スイッチング素子Ｑ１，Ｑ２に
は、後述の制御信号を出力する信号源である制御回路１
が駆動部２を介して接続される。なお、駆動部２は、ス
イッチング素子Ｑ１，Ｑ２を個別に駆動する２つの駆動
回路を備えている。２つのスイッチング素子Ｑ１，Ｑ２
は同時にオンにならず、かつ、交互にオンオフされるの
ではなく、スイッチング素子Ｑ１がオンオフされる期間
と、スイッチング素子Ｑ２がオンオフされる期間とが交
互に繰り返される。つまり、駆動部２の各駆動回路から
スイッチング素子Ｑ１，Ｑ２へはそれぞれ図１６（ａ）
（ｂ）に示すような駆動信号が出力される。ここに、ス
イッチング素子Ｑ１，Ｑ２がオンオフされる期間の制御
信号は矩形波となっている。

【０００４】図１５に示したインバータ装置では、スイ
ッチング素子Ｑ１がオンしていると、図１５に矢印付き
の破線Ｘ１で示すように、コンデンサＣ１−スイッチン
グ素子Ｑ１−インダクタＬ１−高圧放電灯Ｌａ−コンデ
ンサＣ１の経路で電流が流れ、また、スイッチング素子
Ｑ２がオンしていると、図１５に矢印付きの破線Ｘ２で
示すように、コンデンサＣ２−高圧放電灯Ｌａ−インダ
クタＬ１−スイッチング素子Ｑ２−コンデンサＣ２の経
路で電流が流れる。ここに、インダクタＬ１とコンデン
サＣ３との直列回路よりなるフィルタ回路のフィルタ効
果によって高周波成分がコンデンサＣ３に流れるので、
高圧放電灯Ｌａに流れる電流Ｉ_Laは、図１６（ｃ）に示
すような矩形波交流電流となる。

【０００５】制御回路１は、ランプ電圧やランプ電流を
監視して制御信号のパルス幅（オンオフする期間におけ
る１周期のオンデューティ）をフィードバック制御して
いる。また、上記構成のインバータ装置では、ランプ電
圧やランプ電流を制度良くかつ容易に検出するために、
制御回路１の基準電位をコンデンサＣ１，Ｃ２の接続点
の電位と同電位にしてある。

【０００６】さらに、上記構成のインバータ装置は、直
流電源Ｅの正極側と負極側とにそれぞれスイッチング素
子Ｑ１，Ｑ２が接続されているものであるから、正極側
に接続されたハイサイドのスイッチング素子Ｑ１と負極
側に接続されたローサイドのスイッチング素子Ｑ２とで
基準電位が異なるので、スイッチング素子Ｑ１，Ｑ２に
対する各駆動回路では制御回路１とスイッチング素子Ｑ
１，Ｑ２との間を絶縁する構成が必要になる。

【０００７】そこで、駆動回路としては例えば図１７に
示すようにパルストランスＰＴを用いた構成のものが用
いられている。図１７に示す駆動回路は、コンプリメン
タリ接続された一対のトランジスタＱ５，Ｑ６を備え
（一対のトランジスタＱ５，Ｑ６からなるトーテムポー
ル回路を備え）、一対のトランジスタＱ５，Ｑ６のベー
スを共通に接続して制御信号を入力している。また、一
対のトランジスタＱ５，Ｑ６のエミッタ−コレクタの直
列回路は直流電源Ｖccの両端間に接続されている。ま
た、コンプリメンタリ接続したトランジスタＱ５，Ｑ６
のエミッタ同士の接続点と直流電源Ｖccの負極との間に
パルストランスＰＴの１次巻線とコンデンサＣ４との直
列回路を接続し、パルストランスＰＴの２次巻線の一端
を抵抗Ｒ１を介してスイッチング素子Ｑのゲートに接続
し、２次巻線の他端をスイッチング素子Ｑのソースに接
続してある。また、抵抗Ｒ１とスイッチング素子Ｑのゲ
ートとの接続点とスイッチング素子Ｑのソースとの間に
抵抗Ｒ２が接続されている。すなわち、スイッチング素
子ＱはパルストランスＰＴを介してパルストランスＰＴ
の１次側と電気的に絶縁されることになる。

【０００８】以下、図１７に示す構成の駆動回路の動作
について、入力電圧をＶin、パルストランスＰＴの１次
巻線の両端電圧をＶ_PT1、２次巻線の両端電圧（誘起電
圧）をＶ_PT2、コンデンサＣ４の両端電圧をＶ_C4として
図１８を参照しながら説明する。なお、図１８（ａ）は
入力電圧Ｖinを、同図（ｂ）はコンデンサＣ４の両端電
圧Ｖ_C4を、同図（ｃ）はパルストランスＰＴの１次巻線
の両端電圧Ｖ_PT1を、同図（ｄ）はパルストランスＰＴ
の２次巻線の両端電圧Ｖ_PT2を、それぞれ示す。

【０００９】上記構成の駆動回路は、図１８（ａ）に示
すように入力電圧ＶinがＨレベルの時には、トランジス
タＱ５がオン、トランジスタＱ６がオフし、図１８
（ｃ）に示すパルストランスＰＴの１次巻線の両端電圧
Ｖ_PT1は（Ｖcc−Ｖ_C4）に略等しくなる。また、入力電
圧ＶinがＬレベルの時には、スイッチング素子Ｑ５がオ
フ、スイッチング素子Ｑ６がオンし、図１８（ｃ）に示
すパルストランスＰＴの１次巻線の両端電圧Ｖ_PT1は図
１８（ｂ）に示すコンデンサＣ４の両端電圧Ｖ_C4に略等
しくなる。ここにおいて、コンデンサＣ４は入力電圧Ｖ
inがＨレベルの時に充電されＬレベルの時に放電される
ものであり、コンデンサＣ４の両端電圧Ｖ_C4は入力電圧
Ｖinのオンデューティの増加に伴い増加するので、入力
電圧Ｖinのオンデューティが増加すると、結果的にはパ
ルストランスＰＴの１次巻線の両端電圧Ｖ_PT1のピーク
値が小さくなって、２次巻線の両端電圧Ｖ_PT2のピーク
値も小さくなり、スイッチング素子Ｑを駆動できなくな
る場合がある。

【００１０】この種の不具合を解決することができる駆
動回路としては、図１９に示す構成のものが提案されて
いる。なお、図１７に示した駆動回路と同様の構成要素
には同一の符号を付して説明を省略する。

【００１１】図１９に示した駆動回路は、図１７に示し
た駆動回路におけるパルストランスＰＴの２次巻線と抵
抗Ｒ１との間にコンデンサＣ５を挿入したものである。
なお、スイッチング素子Ｑのゲート電圧（ゲート・ソー
ス間電圧）をＶ_Gとする。

【００１２】図１９に示した駆動回路では、コンデンサ
Ｃ５の両端電圧Ｖ_C5が入力電圧Ｖin（図２０（ａ）参
照）のオンデューティの増加に伴って増加し、結局、図
２０（ｂ）に示すパルストランスＰＴの２次巻線の両端
電圧Ｖ_PT2と図２０（ｃ）に示すコンデンサＣ５の両端
電圧Ｖ_C5とを加算した電圧がスイッチング素子Ｑへ図２
０（ｄ）に示すゲート電圧Ｖ_Gとして供給される。した
がって、入力電圧Ｖinのオンデューティが増加してもス
イッチング素子Ｑを駆動することが可能となる。しかし
ながら、図１９に示した駆動回路では、図１７に示した
駆動回路に比べて、スイッチング素子Ｑのゲート・ソー
ス間容量の放電に要する時間が長くなり、スイッチング
素子のターンオフ時のスイッチング速度が遅くなる（ス
イッチング素子Ｑの立下りが鈍くなる）ので、スイッチ
ング素子Ｑのスイッチング時の損失（スイッチングロ
ス）が大きくなってしまうという不具合があった。

【００１３】この種の不具合を解決することができる駆
動回路としては、図２１に示す構成のものが提案されて
いる。なお、図１９に示した駆動回路と同様の構成要素
には同一の符号を付して説明を省略する。

【００１４】図２１に示す駆動回路は、図１９に示した
駆動回路におけるコンデンサＣ５と抵抗Ｒ１との間にダ
イオードＤ１を挿入してある。ここに、ダイオードＤ１
はアノードがコンデンサＣ５に接続され、カソードが抵
抗Ｒ１に接続されている。また、図２１に示す駆動回路
は、コレクタがスイッチング素子Ｑのソースに接続され
るとともにベース・エミッタ間に上記ダイオードＤ１が
接続されたトランジスタＱ７を備えている。

【００１５】図２１に示した駆動回路では、パルストラ
ンスＰＴの２次巻線の両端電圧Ｖ_PT ₂の極性が正の場
合、２次巻線の両端電圧Ｖ_PT2にコンデンサＣ５の両端
電圧Ｖ_C5を加算した電圧がスイッチング素子Ｑのゲート
へ印加されるからスイッチング素子Ｑはオンする。この
時、コンデンサＣ５は、コンデンサＣ５−ダイオードＤ
１−スイッチング素子Ｑのゲート−スイッチング素子Ｑ
のソース−パルストランスＰＴの２次巻線の経路で放電
する。

【００１６】一方、パルストランスＰＴ２の２次巻線の
両端電圧Ｖ_TP2の極性が負であり、かつ、Ｖ_C5＋Ｖ_TP2が
トランジスタＱ７のエミッタ電位よりも低い場合にはト
ランジスタＱ７がオンし、スイッチング素子Ｑのゲート
の電荷が引き抜かれる。この時、コンデンサＣ５は、パ
ルストランスＰＴの２次巻線−トランジスタＱ７のコレ
クタ−トランジスタＱ７のベース−コンデンサＣ５の経
路、パルストランスＰＴの２次巻線−スイッチング素子
Ｑのソース−スイッチング素子Ｑのゲート−トランジス
タＱ７のエミッタ−トランジスタＱ７のベース−コンデ
ンサＣ５の経路で充電される。

【００１７】したがって、図２１に示した駆動回路にお
いて図２２（ａ）に示すように入力電圧Ｖinのオンデュ
ーティが比較的大きい場合、パルストランスＰＴの２次
巻線の両端電圧Ｖ_PT2、コンデンサＣ５の両端電圧
Ｖ_C5、スイッチング素子Ｑのゲート電圧Ｖ_Gはそれぞれ
図２２（ｂ）〜（ｄ）に示すようになる。

【００１８】

【発明が解決しようとする課題】しかしながら、図２１
に示した駆動回路では、制御信号（つまり、入力電圧Ｖ
in）のオンデューティが急変した場合、特に図２２
（ａ）に示すように入力電圧Ｖinのオンデューティが比
較的大きな状態から図２３（ａ）、図２４（ａ）に示す
ように入力電圧Ｖinのオンデューティが比較的小さな状
態へ変動した場合に、スイッチング素子Ｑのゲート静電
容量に蓄積された電荷を引き抜くことがきないことがあ
った。これは、入力電圧Ｖinの波形が図２２（ａ）から
図２３（ａ）、図２４（ａ）に示すように変動した場
合、図２４（ｃ）に示すようにコンデンサＣ５の両端電
圧Ｖ_C5が入力電圧Ｖinのオンデューティの低下に伴って
低下すれば、図２４（ｄ）に示すようにスイッチング素
子Ｑのゲートに蓄積された電荷が引き抜かれるが、図２
３（ｃ）に示すようにコンデンサＣ５の両端電圧Ｖ_C5が
入力電圧Ｖinのオンデューティの急激な変化に追従しき
れずに、図２３（ｄ）に示すようにスイッチング素子Ｑ
のゲート電圧Ｖ_Gが全体的に浮いてしまうためである。

【００１９】本発明は上記事由に鑑みて為されたもので
あり、その目的は、スイッチング素子と信号源との間を
トランスにより絶縁し、信号源から出力される制御信号
のオンデューティの広い範囲にわたってスイッチング素
子を駆動でき且つスイッチング損失を低減できるインバ
ータ装置を提供することにある。

【００２０】

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、直流電源をスイッチング素子で
スイッチングすることにより交流電力を負荷へ供給する
インバータ装置であって、制御信号を出力する信号源
と、信号源からの制御信号に応じてスイッチング素子を
駆動する駆動回路とを備え、駆動回路は、信号源からの
制御信号を電気的に絶縁してスイッチング素子側へ伝達
する駆動トランスと、上記駆動トランスの１次巻線に直
列接続され上記制御信号に応じて充放電されるコンデン
サとを有し、上記駆動トランスの２次巻線がスイッチン
グ素子の制御端子と基準端子との間に挿入され、スイッ
チング素子のターンオフ時のスイッチング速度を速くす
るための引き抜き手段と、上記駆動トランスの２次巻線
の誘起電圧の極性によってスイッチング素子のオンオフ
を決める手段とが設けられてなることを特徴とするもの
であり、上記駆動トランスの２次巻線の誘起電圧の極性
によってスイッチング素子のオンオフを決める手段が設
けられていることにより、制御信号のオンデューティが
大きくなって上記コンデンサの充電電圧が大きくなって
上記駆動トランスの２次巻線の誘起電圧が小さくなって
もスイッチング素子を確実に駆動することができ、オン
デューティが急激に変化してもスイッチング素子を確実
に駆動することができるので、スイッチング素子のオン
デューティの広い範囲にわたってスイッチング素子を駆
動でき、また、スイッチング素子のターンオフ時のスイ
ッチング速度を速くするための引き抜き手段が設けられ
ていることにより、スイッチング素子のターンオフ時の
スイッチング速度を速くすることができてスイッチング
損失を低減できる。

【００２１】請求項２の発明は、請求項１の発明におい
て、上記駆動回路は、上記２次巻線とスイッチング素子
の制御端子との間に挿入されるコンデンサと、該コンデ
ンサに制御端子への上記２次巻線の誘起電圧の印加を阻
止しない向きで並列接続されたダイオードとを備え、上
記引き抜き手段は、スイッチング素子の制御端子と基準
端子との間に接続された半導体スイッチ素子と、半導体
スイッチ素子の制御端子と基準端子との間に挿入され上
記駆動トランスの２次巻線の誘起電圧がスイッチング素
子をオフさせる極性のときに半導体スイッチ素子をオン
させる極性の電圧が誘起される上記駆動トランスの３次
巻線とからなるので、上記２次巻線とスイッチング素子
の制御端子との間にコンデンサが挿入されていることに
より、制御信号のオンデューティが大きくなってもスイ
ッチング素子を確実に駆動することができ、また、引き
抜き手段が、スイッチング素子の制御端子と基準端子と
の間に接続された半導体スイッチ素子と、半導体スイッ
チ素子の制御端子と基準端子との間に挿入され上記駆動
トランスの２次巻線の誘起電圧がスイッチング素子をオ
フさせる極性のときに半導体スイッチ素子をオンさせる
極性の電圧が誘起される上記駆動トランスの３次巻線と
からなることにより、半導体スイッチ素子が２次巻線の
誘起電圧の極性反転によってスイッチングされるから、
制御信号のオンデューティが急激に変化した場合にでも
スイッチング素子を確実に駆動することができる。

【００２２】請求項３の発明は、請求項１の発明におい
て、上記駆動回路は、上記駆動トランスの２次巻線とス
イッチング素子の制御端子との間に挿入されるコンデン
サを備え、上記引き抜き手段は、該コンデンサのスイッ
チング素子側の電位により駆動され、上記駆動トランス
の２次巻線の誘起電圧がスイッチング素子をオフさせる
極性に反転したときにスイッチング素子のスイッチング
速度を速めるバッファ回路で構成されるので、上記駆動
トランスの２次巻線とスイッチング素子の制御端子との
間に挿入されるコンデンサを備えることにより、制御信
号のオンデューティが大きくなってもスイッチング素子
を確実に駆動することができ、上記引き抜き手段が、該
コンデンサのスイッチング素子側の電位により駆動さ
れ、上記駆動トランスの２次巻線の誘起電圧がスイッチ
ング素子をオフさせる極性に反転したときにスイッチン
グ素子のスイッチング速度を速めるバッファ回路で構成
されることにより、スイッチング素子のターンオフ時の
スイッチング速度を速くすることができ、スイッチング
損失を少なくすることができる。

【００２３】請求項４の発明は、請求項１の発明におい
て、上記引き抜き手段は、上記駆動トランスの２次巻線
の両端が非反転入力端子、反転入力端子それぞれに接続
され、出力端子がスイッチング素子の制御端子に接続さ
れた比較器からなるので、スイッチング素子の駆動エネ
ルギを比較器の電源から供給することができ、駆動トラ
ンスを小型化することができる。

【００２４】請求項５の発明は、請求項１の発明におい
て、上記引き抜き手段は、上記駆動トランスの２次巻線
の一端にカソードが接続されたダイオードと、上記ダイ
オードのアノードと上記駆動トランスの２次巻線の他端
との間に挿入された抵抗と、上記ダイオードのアノード
が反転入力端子に接続されるとともにカソードが非反転
入力端子に接続され出力端子がスイッチング素子の制御
端子に接続された比較器とにより構成されているので、
スイッチング素子の駆動エネルギを比較器の電源から供
給することができ、駆動トランスを小型化することがで
きる。

【００２５】請求項６の発明は、請求項１ないし請求項
５の発明において、上記信号源は、上記制御信号のオン
デューティを０％以上１００％未満の範囲で調節する機
能を有するので、上記制御信号のオンデューティを０％
以上１００％未満の範囲で変化させることができる。

【００２６】請求項７の発明は、請求項１ないし請求項
５の発明において、上記駆動トランスが、パルストラン
スよりなるので、駆動トランスを小型化することが可能
となる。

【００２７】請求項８の発明は、請求項１ないし請求項
５の発明において、上記駆動回路は、スイッチング素子
を駆動する信号の電圧値を制御信号の電圧値と略同じに
するので、駆動トランスは制御信号のみを伝達すればよ
く、駆動トランスを小型化することができる。

【００２８】請求項９の発明は、直流電源と、直流電源
の両端間に接続される第１のコンデンサと第２のコンデ
ンサとの直列回路と、直流電源の両端間に接続される第
１のスイッチング素子と第２のスイッチング素子との直
列回路と、第１のコンデンサと第２のコンデンサとの接
続点と第１のスイッチング素子と第２のスイッチング素
子との接続点との間に接続されるインダクタと第３のコ
ンデンサとからなるフィルタ回路と、第３のコンデンサ
に並列接続される負荷と、第１のコンデンサと第２のコ
ンデンサとの接続点の電位を基準電位として制御信号を
出力する制御回路と、制御回路からの制御信号に応じて
第１のスイッチング素子、第２のスイッチング素子をそ
れぞれ駆動する２つの駆動回路とを備え、駆動回路は、
制御回路からの制御信号を電気的に絶縁してスイッチン
グ素子側へ伝達する駆動トランスと、上記駆動トランス
の１次巻線に直列接続され上記制御信号に応じて充放電
されるコンデンサとを有し、上記駆動トランスの２次巻
線がスイッチング素子の制御端子と基準端子との間に挿
入され、スイッチング素子のターンオフ時のスイッチン
グ速度を速くするための引き抜き手段と、上記駆動トラ
ンスの２次巻線の誘起電圧の極性によってスイッチング
素子のオンオフを決める手段とが設けられてなることを
特徴とするものであり、上記駆動トランスの２次巻線の
誘起電圧の極性によってスイッチング素子のオンオフを
決める手段が設けられていることにより、制御信号のオ
ンデューティが大きくなって上記コンデンサの充電電圧
が大きくなって上記駆動トランスの２次巻線の誘起電圧
が小さくなってもスイッチング素子を確実に駆動するこ
とができ、オンデューティが急激に変化してもスイッチ
ング素子を確実に駆動することができるので、スイッチ
ング素子のオンデューティの広い範囲にわたってスイッ
チング素子を駆動でき、また、スイッチング素子のター
ンオフ時のスイッチング速度を速くするための引き抜き
手段が設けられていることにより、スイッチング素子の
ターンオフ時のスイッチング速度を速くすることができ
てスイッチング損失を低減できる。

【００２９】請求項１０の発明は、直流電源と、直流電
源の両端間に接続される第１のスイッチング素子と第２
のスイッチング素子との直列回路と、直流電源の両端間
に接続される第３のスイッチング素子と第４のスイッチ
ング素子との直列回路と、第１のスイッチング素子と第
２のスイッチング素子との接続点と第３のスイッチング
素子と第４のスイッチング素子との接続点との間に接続
されるインダクタとコンデンサとからなるフィルタ回路
と、コンデンサに並列接続される負荷と、第１のスイッ
チング素子と第２のスイッチング素子との接続点の電位
を基準電位として制御信号を出力する制御回路と、制御
回路からの制御信号に応じて上記各スイッチング素子を
それぞれ駆動する４つの駆動回路とを備え、駆動回路
は、制御回路からの制御信号を電気的に絶縁してスイッ
チング素子側へ伝達する駆動トランスと、上記駆動トラ
ンスの１次巻線に直列接続され上記制御信号に応じて充
放電されるコンデンサとを有し、上記駆動トランスの２
次巻線がスイッチング素子の制御端子と基準端子との間
に挿入され、スイッチング素子のターンオフ時のスイッ
チング速度を速くするための引き抜き手段と、上記駆動
トランスの２次巻線の誘起電圧の極性によってスイッチ
ング素子のオンオフを決める手段とが設けられてなるこ
とを特徴とするものであり、上記駆動トランスの２次巻
線の誘起電圧の極性によってスイッチング素子のオンオ
フを決める手段が設けられていることにより、制御信号
のオンデューティが大きくなって上記コンデンサの充電
電圧が大きくなって上記駆動トランスの２次巻線の誘起
電圧が小さくなってもスイッチング素子を確実に駆動す
ることができ、オンデューティが急激に変化してもスイ
ッチング素子を確実に駆動することができるので、スイ
ッチング素子のオンデューティの広い範囲にわたってス
イッチング素子を駆動でき、また、スイッチング素子の
ターンオフ時のスイッチング速度を速くするための引き
抜き手段が設けられていることにより、スイッチング素
子のターンオフ時のスイッチング速度を速くすることが
できてスイッチング損失を低減できる。

【００３０】請求項１１の発明は、請求項１ないし請求
項１０の発明において、上記負荷が、高圧放電灯よりな
ることを特徴とする。

【００３１】

【発明の実施の形態】（実施形態１）本実施形態のイン
バータ装置の基本構成は図１５に示した従来構成と略同
じであって、図１に示すように、ハーフブリッジ型であ
り、２つのコンデンサＣ１，Ｃ２の直列回路と、２つの
スイッチング素子Ｑ１，Ｑ２の直列回路とを直流電源Ｅ
に接続するとともに、コンデンサＣ１，Ｃ２の接続点と
スイッチング素子Ｑ１，Ｑ２の接続点との間にコンデン
サＣ３とインダクタＬ１との直列回路を接続し、コンデ
ンサＣ３に負荷となる高圧放電灯Ｌａが並列接続されて
いる。図示例ではスイッチング素子Ｑ１，Ｑ２としては
ＭＯＳＦＥＴを用いている。

【００３２】スイッチング素子Ｑ１，Ｑ２は、信号源た
る制御回路１により駆動回路２ａ，２ｂを介してオンオ
フされる。ただし、２つのスイッチング素子Ｑ１，Ｑ２
は同時にオンにならず、かつ、交互にオンオフされるの
ではなく、スイッチング素子Ｑ１がオンオフされる期間
と、スイッチング素子Ｑ２がオンオフされる期間とが交
互に繰り返される。つまり、駆動回路２ａ，２ｂからは
従来例で説明した図１６（ａ）（ｂ）に示すような矩形
波信号が出力され、スイッチング素子Ｑ１，Ｑ２はＰＷ
Ｍ制御される。

【００３３】制御回路１は、ランプ電圧やランプ電流を
監視して所定の電力が高圧放電灯Ｌａへ供給されるよう
に制御信号のパルス幅（オンオフする期間における１周
期のオンデューティ）をフィードバック制御している。
また、上記構成のインバータ装置では、ランプ電圧やラ
ンプ電流を制度良くかつ容易に検出するために、制御回
路１の基準電位をコンデンサＣ１，Ｃ２の接続点の電位
と同電位にしてある。

【００３４】ところで、本実施形態では、ハイサイドの
スイッチング素子Ｑ１を駆動する駆動回路２ａとして、
図２に示すような回路を用いている点に特徴がある。な
お、ローサイドのスイッチング素子Ｑ２を駆動する駆動
回路２ｂの回路構成は駆動回路２ａと同様である。

【００３５】図２に示す駆動回路２ａは、コンプリメン
タリ接続された一対のトランジスタＱ５１，Ｑ６１を備
え、一対のトランジスタＱ５１，Ｑ６１のベースを共通
に接続して制御信号を入力している。また、一対のトラ
ンジスタＱ５１，Ｑ６１のエミッタ−コレクタの直列回
路は直流電源Ｖcc₁の両端間に接続されている。また、
コンプリメンタリ接続したトランジスタＱ５１，Ｑ６１
のエミッタ同士の接続点と直流電源Ｖcc₁の負極との間
に駆動トランスたるパルストランスＰＴ１の１次巻線と
コンデンサＣ４１との直列回路を接続し、パルストラン
スＰＴ１の２次巻線の一端をコンデンサＣ５１と抵抗Ｒ
１１との直列回路を介してスイッチング素子Ｑ１の制御
端子たるゲートに接続し、２次巻線の他端をスイッチン
グ素子Ｑ１の基準端子たるソースに接続してある。ま
た、抵抗Ｒ１１とスイッチング素子Ｑ１のゲートとの接
続点とスイッチング素子Ｑ１のソースとの間に抵抗Ｒ２
１が接続されている。すなわち、スイッチング素子Ｑ１
はパルストランスＰＴ１を介してパルストランスＰＴ１
の１次側と電気的に絶縁されることになる。

【００３６】さらに、駆動回路２ａは、コンデンサＣ５
１の両端にダイオードＤ１が並列に接続されている。こ
こにダイオードＤ１は、カソードが抵抗Ｒ１１に接続さ
れアノードがパルストランスＰＴ１の２次巻線に接続さ
れている。言い換えれば、ダイオードＤ１は、コンデン
サＣ５１に、２次巻線の誘起電圧の印加を阻止しない向
きに並列接続されている。また、駆動回路２ａは、パル
ストランスＰＴ１の３次巻線と、スイッチング素子Ｑ１
のゲート静電容量に蓄積された電荷を引き抜くためのト
ランジスタＱ９１を備え、トランジスタＱ９１のコレク
タが抵抗Ｒ１１とコンデンサＣ５１との接続点に接続さ
れ、エミッタがスイッチング素子Ｑ１のソースに接続さ
れ、トランジスタＱ９１のベースがパルストランスＰＴ
１の３次巻線を介してスイッチング素子Ｑ１のソースに
接続されている。ここにおいて、パルストランスＰＴ１
は３次巻線の極性を、２次巻線の両端電圧Ｖ_PT21が負の
極性になるとき、トランジスタＱ９１をオンさせるよう
な極性にしてある。つまり、トランジスタＱ９１が図２
に示すようにｎｐｎ形のトランジスタであれば、２次巻
線と逆極性となるように、また、トランジスタＱ９１と
してｐｎｐ形のトランジスタを用いる場合にはパルスト
ランスＰＴ１の２次巻線と順極性になるように構成すれ
ばよい。ここに、図２におけるトランジスタＱ９１は、
スイッチング素子Ｑ１のターンオフ時のスイッチング速
度を速くするための引き抜き手段を構成しており、図１
中には引き抜き回路２１として記載してある。また、図
２におけるパルストランスＰＴ１の３次巻線は、パルス
トランスＰＴ１の２次巻線の誘起電圧の極性によってス
イッチング素子Ｑ１のオンオフを決める手段を構成して
いる。

【００３７】駆動回路２ｂの構成は駆動回路２ａと同様
であって、コンプリメンタリ接続された一対のトランジ
スタＱ５２，Ｑ６２を備え、一対のトランジスタＱ５
２，Ｑ６２のベースを共通に接続して制御信号を入力し
ている。また、一対のトランジスタＱ５２，Ｑ６２のエ
ミッタ−コレクタの直列回路は直流電源Ｖcc₂の両端間
に接続されている。また、コンプリメンタリ接続したト
ランジスタＱ５２，Ｑ６２のエミッタ同士の接続点と直
流電源Ｖcc₂の負極との間にパルストランスＰＴ２の１
次巻線とコンデンサＣ４２との直列回路を接続し、パル
ストランスＰＴ２の２次巻線の一端をコンデンサＣ５２
と抵抗Ｒ１２との直列回路を介してスイッチング素子Ｑ
２のゲートに接続し、２次巻線の他端をスイッチング素
子Ｑ２のソースに接続してある。また、抵抗Ｒ１２とス
イッチング素子Ｑ２のゲートとの接続点とスイッチング
素子Ｑ２のソースとの間に抵抗Ｒ２２が接続されてい
る。すなわち、スイッチング素子Ｑ２はパルストランス
ＰＴ２を介してパルストランスＰＴ２の１次側と電気的
に絶縁されることになる。以上説明した駆動回路２ｂの
構成は基本構成であって、具体的には図２に示したスイ
ッチング素子Ｑ１の駆動回路２ａと同様の回路構成を有
している。

【００３８】以下、駆動回路２ａの動作について、入力
電圧をＶin₁、パルストランスＰＴ１の１次巻線の両端
電圧をＶ_PT11、２次巻線の両端電圧をＶ_PT21、コンデン
サＣ４１の両端電圧をＶ_C41、コンデンサＣ５１の両端
電圧をＶ_C51、トランジスタＱ９１のベース電圧を
Ｖ_b1、スイッチング素子Ｑ１のゲート電圧をＶ_G1として
図３〜図５を参照しながら説明する。なお、図３〜図５
の（ａ）は入力電圧Ｖin₁を、（ｂ）はパルストランス
ＰＴの２次巻線の両端電圧（誘起電圧）Ｖ_PT21を、
（ｃ）はコンデンサＣ５１の両端電圧Ｖ_C51を、（ｄ）
はトランジスタＱ９１のベース電圧Ｖ_b1、（ｅ）はスイ
ッチング素子Ｑ１のゲート電圧Ｖ_G1を、それぞれ示す。

【００３９】上記構成の駆動回路２ａは、図１３（ａ）
に示すように入力電圧Ｖin₁がＨレベルの時には、トラ
ンジスタＱ５１がオン、トランジスタＱ６１がオフし、
パルストランスＰＴ１の１次巻線の両端電圧Ｖ_PT11は
（Ｖcc₁−Ｖ_C41）に略等しくなる。また、入力電圧Ｖin
₁がＬレベルの時には、スイッチング素子Ｑ５１がオ
フ、スイッチング素子Ｑ６１がオンし、パルストランス
ＰＴ１の１次巻線の両端電圧Ｖ_PT11はコンデンサＣ４１
の両端電圧Ｖ_C41に略等しくなる。ここにおいて、コン
デンサＣ４１の両端電圧Ｖ_C41は入力電圧Ｖin₁のオンデ
ューティの増加に伴い増加するので、入力電圧Ｖin₁の
オンデューティが増加すると、結果的にはパルストラン
スＰＴの１次巻線の両端電圧Ｖ_PT11のピーク値が小さく
なって、２次巻線の両端電圧Ｖ_PT21のピーク値も小さく
なるが、コンデンサＣ５１の両端電圧Ｖ_C51が入力電圧
Ｖin₁のオンデューティの増加に伴って増加し、図３
（ｂ）に示すパルストランスＰＴ１の２次巻線の両端電
圧Ｖ_PT21と図３（ｃ）に示すコンデンサＣ５１の両端電
圧Ｖ_C51とを加算した電圧がスイッチング素子Ｑ１へ図
３（ｅ）に示すゲート電圧Ｖ_G1として供給される。した
がって、入力電圧Ｖin₁のオンデューティが増加しても
スイッチング素子Ｑ１を駆動することが可能となる。ま
た、パルストランスＰＴ１の２次巻線の両端電圧Ｖ_PT21
の極性が正の場合、２次巻線の両端電圧Ｖ_PT21にコンデ
ンサＣ５１の両端電圧Ｖ_C51を加算した電圧がスイッチ
ング素子Ｑ１のゲートへ印加されるからスイッチング素
子Ｑ１はオンする。この時、コンデンサＣ５１は、コン
デンサＣ５１−抵抗Ｒ１１−スイッチング素子Ｑ１のゲ
ート−スイッチング素子Ｑ１のソース−パルストランス
ＰＴ１の２次巻線の経路で放電する。

【００４０】一方、パルストランスＰＴ１の２次巻線の
両端電圧Ｖ_TP21の極性が負の場合、トランジスタＱ９１
がオンし、スイッチング素子Ｑ１のゲート電荷が引き抜
かれる。

【００４１】また、図２に示した駆動回路２ａにおいて
図３（ａ）に示すように入力電圧Ｖin₁のオンデューテ
ィが比較的大きい状態から図４（ａ）、図５（ａ）に示
すように入力電圧Ｖin₁のオンデューティが比較的小さ
な状態へ変動した場合、図５（ｃ）に示すようにコンデ
ンサＣ５１の両端電圧Ｖ_C51が入力電圧Ｖin₁のオンデュ
ーティの低下に伴って低下したときには図５（ｄ）に示
すようにスイッチング素子Ｑ１のゲートの電荷がトラン
ジスタＱ９１を通して引き抜かれてスイッチング素子Ｑ
１のゲート電圧Ｖ_G1が略零になってスイッチング素子Ｑ
１がオフし、また、図４（ｃ）に示すようにコンデンサ
Ｃ５１の両端電圧Ｖ_C51が十分に低下していないときに
も図４（ｄ）に示すようにスイッチング素子Ｑ１のゲー
トの電荷がトランジスタＱ９１を通して引き抜くことが
できる。以上説明した動作はスイッチング素子Ｑ２を駆
動する駆動回路２ｂも同様である。要するに、本実施形
態では、制御回路１からの制御信号のオンデューティが
急激に変化した場合でもスイッチング素子Ｑ１，Ｑ２が
駆動できなくなるという不具合の発生を防止することが
できるのである。

【００４２】なお、本実施形態では、上述のように、図
１に示した引き抜き回路２１が、スイッチング素子Ｑ１
のターンオフ時のスイッチング速度を速くするための引
き抜き手段と、パルストランスＰＴの２次巻線の誘起電
圧の極性によってスイッチング素子Ｑ１のオンオフを決
める手段を構成している。また、トランジスタＱ９１
が、スイッチング素子Ｑ１の制御端子（ゲート）と基準
端子（ソース）との間に挿入される半導体スイッチ素子
を構成し、パルストランスＰＴ１の３次巻線は、トラン
ジスタＱ９１の制御端子たるベースと基準端子たるエミ
ッタとの間に挿入され、パルストランスＰＴ１の２次巻
線の誘起電圧がスイッチング素子Ｑ１をオフさせる極性
のときにトランジスタＱ９１をオンさせる極性の電圧が
誘起されるように構成されている。

【００４３】しかして、本実施形態では、パルストラン
スＰＴ１，ＰＴ２の２次巻線の誘起電圧の極性によって
スイッチング素子Ｑ１，Ｑ２のオンオフを決める手段が
設けられていることにより、制御信号のオンデューティ
が大きくなってコンデンサＣ４１，Ｃ４２の充電電圧が
大きくなってパルストランスＰＴ１，ＰＴ２の２次巻線
の誘起電圧が小さくなってもスイッチング素子Ｑ１，Ｑ
２を確実に駆動することができ、オンデューティが急激
に変化してもスイッチング素子Ｑ１，Ｑ２を確実に駆動
することができるので、スイッチング素子Ｑ１，Ｑ２の
オンデューティの広い範囲にわたってスイッチング素子
Ｑ１，Ｑ２を駆動でき、また、スイッチング素子Ｑ１，
Ｑ２のターンオフ時のスイッチング速度を速くするため
の引き抜き手段が設けられていることにより、スイッチ
ング素子Ｑ１，Ｑ２のターンオフ時のスイッチング速度
を速くすることができてスイッチング損失を低減でき
る。

【００４４】（実施形態２）本実施形態のインバータ装
置の基本構成は図１に示した実施形態１の基本構成と同
じであって、図６に示す駆動回路２ａの構成が図２に示
した実施形態１の駆動回路２ａと相違する。なお、実施
形態１と同様の構成要素には同一の符号を付して説明を
省略する。また、本実施形態においても、スイッチング
素子Ｑ２を駆動する駆動回路２ｂの構成はスイッチング
素子Ｑ１を駆動する駆動回路２ａと同様なので図示およ
び説明を省略する。

【００４５】本実施形態における駆動回路２ａの基本構
成は、実施形態１と略同じであって、パルストランスＰ
Ｔ１の２次側に、コンプリメンタリ接続された一対のト
ランジスタＱ７１，Ｑ８１を備え、一対のトランジスタ
Ｑ７１，Ｑ８１のベースを共通に接続してコンデンサＣ
５１に接続し、エミッタ同士の接続点を抵抗Ｒ１１に接
続している点が相違する。ここに、トランジスタＱ７１
はｎｐｎ形のトランジスタ、トランジスタＱ８１はｐｎ
ｐ形のトランジスタであり、一対のトランジスタＱ７
１，Ｑ８１のエミッタ−コレクタの直列回路は直流電源
Ｖcc₃の両端間に接続されている。要するに、コンプリ
メンタリ接続したトランジスタＱ７１，Ｑ８１のベース
同士の接続点と直流電源Ｖcc₃の負極との間にコンデン
サＣ５１とパルストランスＰＴ１の２次巻線との直列回
路が接続され、エミッタ同士の接続点が抵抗Ｒ１１を介
してスイッチング素子Ｑ１のゲートに接続され、直流電
源Ｖcc₃の負極がスイッチング素子Ｑ１のソースに接続
されている。

【００４６】本実施形態では、直流電源Ｖcc₃と一対の
トランジスタＱ７１，８１とにより、スイッチング素子
Ｑ１のゲート（ゲート静電容量）の電荷を引き抜くため
の引き抜き回路２１を構成している。本実施形態におけ
る引き抜き回路２１は、入力電圧（トランジスタＱ７
１，Ｑ８１の共通接続されたベースとトランジスタＱ８
１のコレクタとの間の電圧）がＨレベルの時には、トラ
ンジスタＱ７１がオン、トランジスタＱ８１がオフし、
スイッチング素子Ｑ１のゲート電圧Ｖ_G1が直流電源Ｖcc
₃の電圧に略等しくなるので、スイッチング素子Ｑ１が
オンする。また、引き抜き回路２１は、上記入力電圧が
Ｌレベルの時には、トランジスタＱ７１がオフ、トラン
ジスタＱ８１がオンし、スイッチング素子Ｑ１のゲート
の電荷がトランジスタＱ８１を通して引き抜かれる。な
お、本実施形態では、引き抜き回路２１が、パルストラ
ンスＰＴ１の２次巻線の誘起電圧の極性によってスイッ
チング素子Ｑ１のオンオフを決める手段と、スイッチン
グ素子Ｑ１のターンオフ時のスイッチング速度を速くす
るための引き抜き手段とを構成している。

【００４７】図７に各部の動作波形の一例を示す。図７
において、（ａ）は駆動回路２ａの入力電圧Ｖin₁を、
（ｂ）はパルストランスＰＴ１の２次巻線の両端電圧
（誘起電圧）Ｖ_PT21を、（ｃ）はコンデンサＣ５１の両
端電圧Ｖ_C51を、（ｄ）はスイッチング素子Ｑ１のゲー
ト電圧Ｖ_G1を、それぞれ示す。

【００４８】しかして、本実施形態では、従来に比べて
スイッチング素子Ｑ１のスイッチング速度が改善され、
スイッチング損失を低減することができる。また、上記
各従来例における各駆動回路ではパルストランスＰＴに
よりスイッチング素子Ｑ１の駆動エネルギを伝達してい
るので、パルストランスＰＴが比較的大きくなってしま
うが、本実施形態においては、スイッチング素子Ｑ１を
駆動する駆動エネルギがパルストランスＰＴ１の２次側
に設けられた直流電源Ｖcc₃から供給されるので、パル
ストランスＰＴが駆動エネルギを伝達する機能を有する
必要がなくて信号を伝達する機能を有していればよいか
ら、パルストランスＰＴ１を小型化することができる。
なお、スイッチング素子Ｑ２を駆動する駆動回路２ｂの
構成はスイッチング素子Ｑ１を駆動する駆動回路２ａと
同様の構成を有するから、駆動回路２ｂについても駆動
回路２ａと同様の効果が得られる。

【００４９】（実施形態３）本実施形態のインバータ装
置の基本構成は図１に示した実施形態１の基本構成と同
じであって、図８に示す駆動回路２ａの構成が図２に示
した実施形態１の駆動回路２ａと相違する。なお、実施
形態１と同様の構成要素には同一の符号を付して説明を
省略する。また、本実施形態においても、スイッチング
素子Ｑ２を駆動する駆動回路２ｂの構成はスイッチング
素子Ｑ１を駆動する駆動回路２ａと同様なので図示およ
び説明を省略する。

【００５０】本実施形態における駆動回路２ａの基本構
成は、実施形態１と略同じであって、図１における引き
抜き回路２１を、図８に示すように、両電源タイプの比
較器ＣＰと、比較器ＣＰの電源である直流電源Ｖcc₃，
Ｖcc₄と、抵抗Ｒ３１とにより構成し、実施形態１にお
ける駆動回路２ａからコンデンサＣ５１、ダイオードＤ
１、トランジスタＱ９１、パルストランスＰＴ１の３次
巻線を省略したものである。すなわち、本実施形態にお
ける駆動回路２ａは、パルストランスＰＴ１の２次巻線
の一端を比較器ＣＰの非反転入力端子に接続し、２次巻
線の他端を比較器ＣＰの反転入力端子に接続し、比較器
ＣＰに正の直流電源Ｖcc₃、負の直流電源Ｖcc₄を接続
し、比較器ＣＰの出力端子を抵抗Ｒ１１を介してスイッ
チング素子Ｑ１のゲートに接続するとともに、比較器Ｃ
Ｐの出力端子を抵抗Ｒ３１を介して直流電源Ｖcc₃の正
極に接続してある。要するに、比較器ＣＰの非反転入力
端子と反転入力端子との間にパルストランスＰＴ１の２
次巻線が接続され、比較器ＣＰの出力端子が抵抗Ｒ１１
を介してスイッチング素子Ｑ１のゲートに接続され、直
流電源Ｖcc₃の負極がスイッチング素子Ｑ１のソースに
接続されている。ここに、比較器ＣＰが、スイッチング
素子Ｑ１のターンオフ時のスイッチング速度を速くする
ための引き抜き手段と、パルストランスＰＴ１の２次巻
線の誘起電圧によってスイッチング素子Ｑ１のオンオフ
を決める手段とを構成している。

【００５１】本実施形態における引き抜き回路２１は、
比較器ＣＰの入力端間に入力されるパルストランスＰＴ
１の２次巻線の両端電圧Ｖ_PT21の極性が正の時には、比
較器ＣＰの出力端子の電位が直流電源Ｖcc₃の電位に略
等しくなるので、スイッチング素子Ｑ１がオンする。ま
た、引き抜き回路２１は、比較器ＣＰの入力端間に入力
されるパルストランスＰＴ１の２次巻線の両端電圧Ｖ
_PT21の極性が負の時には、比較器ＣＰの出力端子の電位
が直流電源Ｖcc₄の電位に略等しくなるので、スイッチ
ング素子Ｑ１がオフする。つまり、比較器ＣＰは、入力
電圧の極性の正負に応じて出力電圧の極性の正負が反転
する。また、比較器ＣＰは、パルストランスＰＴ１の２
次巻線の両端電圧Ｖ_PT21の極性を検出するので、２次巻
線の両端電圧Ｖ_PT21の極性が同じ場合にはピーク値の大
小に関わらず一定の出力が得られるから、２次巻線の両
端電圧Ｖ_PT21のピーク値が小さくなっても問題がない。
すなわち、広い範囲のオンデューティに対応することが
できる。また、上記各従来例における各駆動回路ではパ
ルストランスＰＴによりスイッチング素子Ｑの駆動エネ
ルギを伝達しているので、パルストランスＰＴが比較的
大きくなってしまうが、本実施形態においては、スイッ
チング素子Ｑ１を駆動する駆動エネルギがパルストラン
スＰＴ１の２次側に設けられた直流電源Ｖcc₃，Ｖcc₄か
ら供給されるので、パルストランスＰＴ１が駆動エネル
ギを伝達する機能を有する必要がなくて信号を伝達する
機能を有していればよいから、パルストランスＰＴ１を
小型化することができる。

【００５２】図９に各部の動作波形の一例を示す。図９
において、（ａ）は駆動回路２ａの入力電圧Ｖin₁を、
（ｂ）はパルストランスＰＴ１の２次巻線の両端電圧Ｖ
_PT21を、（ｃ）はスイッチング素子Ｑ１のゲート電圧Ｖ
_G1を、それぞれ示す。

【００５３】（実施形態４）本実施形態のインバータ装
置の基本構成は図１に示した実施形態１の基本構成と同
じであって、図１０に示す駆動回路２ａの構成が図２に
示した実施形態１の駆動回路２ａと相違する。なお、実
施形態１と同様の構成要素には同一の符号を付して説明
を省略する。また、本実施形態においても、スイッチン
グ素子Ｑ２を駆動する駆動回路２ｂの構成はスイッチン
グ素子Ｑ１を駆動する駆動回路２ａと同様なので図示お
よび説明を省略する。

【００５４】本実施形態における駆動回路２ａの基本構
成は、実施形態１と略同じであって、引き抜き回路２１
を、図１０に示すように、単電源タイプの比較器ＣＰ
と、比較器ＣＰの電源である直流電源Ｖcc₃と、抵抗Ｒ
３１とにより構成し、実施形態１における駆動回路２ａ
からコンデンサＣ５１、ダイオードＤ１、トランジスタ
Ｑ９１、パルストランスＰＴ１の３次巻線を省略したも
のである。すなわち、本実施形態における駆動回路２ａ
は、パルストランスＰＴの２次巻線の一端にダイオード
Ｄ３１のカソードを接続し、ダイオードＤ３１のアノー
ドとパルストランスＰＴ１の２次巻線の他端との間に抵
抗Ｒ４１を挿入してある。言い換えると、パルストラン
スＰＴ１の２次巻線の両端間にダイオードＤ３１と抵抗
Ｒ４１との直列回路を接続してある。また、ダイオード
Ｄ３１のアノードを比較器ＣＰの反転入力端子へ、カソ
ードを比較器ＣＰの非反転入力端子へ、それぞれ接続し
てある。

【００５５】また、比較器ＣＰに正の直流電源Ｖcc₃を
接続し、比較器ＣＰの出力端子を抵抗Ｒ１１を介してス
イッチング素子Ｑ１のゲートに接続するとともに、比較
器ＣＰの出力端子を抵抗Ｒ３１を介して直流電源Ｖcc₃
の正極に接続してある。要するに、比較器ＣＰの非反転
入力端子と反転入力端子との間にダイオードＤ３１が接
続され、比較器ＣＰの出力端子が抵抗Ｒ１１を介してス
イッチング素子Ｑ１のゲートに接続されている。ここ
に、比較器ＣＰが、スイッチング素子Ｑ１のターンオフ
時のスイッチング速度を速くするための引き抜き手段
と、パルストランスＰＴ１の２次巻線の誘起電圧によっ
てスイッチング素子Ｑ１のオンオフを決める手段とを構
成している。

【００５６】本実施形態における引き抜き回路２１は、
パルストランスＰＴ１の２次巻線の両端電圧Ｖ_PT21の極
性が正の時には、比較器ＣＰの入力端間には２次巻線の
両端電圧Ｖ_PT21と略等しい電圧が入力され、比較器ＣＰ
の出力端子の電位が直流電源Ｖcc₃の電位に略等しくな
るので、スイッチング素子Ｑ１がオンする。また、引き
抜き回路２１は、パルストランスＰＴ１の２次巻線の両
端電圧Ｖ_PT21の極性が負の時には、比較器ＣＰの入力端
間に接続されたダイオードＤ４１に順方向の電圧がかか
るので、パルストランスＰＴ１の２次巻線−抵抗Ｒ４１
−ダイオードＤ３１−パルストランスＰＴ１の２次巻線
の経路で電流が流れる。このため、比較器ＣＰの入力端
子間の電圧Ｖ_COMPとしては、ダイオードＤ３１の電圧降
下分の微小な負の電圧が生じるので、比較器ＣＰが保護
される。ここに、比較器ＣＰでは、微小な電圧の極性も
検出するので、比較器ＣＰの出力端子の電位がスイッチ
ング素子Ｑ１のソースの電位に略等しくなり、スイッチ
ング素子Ｑ１がオフする。つまり、比較器ＣＰは、入力
端子間に印加される電圧の極性の正負に応じて出力電圧
の極性の正負が反転する。また、比較器ＣＰは、パルス
トランスＰＴ１の２次巻線の両端電圧Ｖ_PT21の極性を検
出するので、２次巻線の両端電圧Ｖ_PT21の極性が同じ場
合にはピーク値の大小に関わらず一定の出力が得られる
から、２次巻線の両端電圧Ｖ_PT21のピーク値が小さくな
っても問題がない。すなわち、広い範囲のオンデューテ
ィに対応することができる。また、上記各従来例におけ
る各駆動回路ではパルストランスＰＴによりスイッチン
グ素子Ｑ１の駆動エネルギを伝達しているので、パルス
トランスＰＴが比較的大きくなってしまうが、本実施形
態においては、スイッチング素子Ｑ１を駆動する駆動エ
ネルギがパルストランスＰＴ１の２次側に設けられた直
流電源Ｖcc₃から供給されるので、パルストランスＰＴ
１が駆動エネルギを伝達する機能を有する必要がなくて
信号を伝達する機能を有していればよいから、パルスト
ランスＰＴ１を小型化することができる。

【００５７】図１１に各部の動作波形の一例を示す。図
１１において、（ａ）は駆動回路２ａの入力電圧Ｖin₁
を、（ｂ）はパルストランスＰＴ１の２次巻線の両端電
圧Ｖ_P _T21を、（ｃ）は比較器ＣＰの入力端子間の電圧Ｖ
_COMPを、（ｄ）はスイッチング素子Ｑ１のゲート電圧Ｖ
_G1を、それぞれ示す。

【００５８】ところで、上記各実施形態では、制御回路
１の基準電位をコンデンサＣ１，Ｃ２の接続点からとっ
ていたが、上述のように基準電位の異なるスイッチング
素子Ｑ１，Ｑ２へ信号を伝達することができるので、制
御回路１の基準電位は、コンデンサＣ１，Ｃ２の接続点
に限らず、図１２に示すように、直流電源Ｅの正極側、
直流電源Ｅの負極側、スイッチング素子Ｑ１の高電位側
のいずれからとっても、スイッチング素子Ｑ１，Ｑ２を
オンデューティの広い範囲にわたって少ないスイッチン
グ損失で確実に駆動することができる。

【００５９】（実施形態５）本実施形態のインバータ装
置は、図１３に示すようなフルブリッジ型であり、各２
個ずつのスイッチング素子Ｑ１，Ｑ２、Ｑ３，Ｑ４をそ
れぞれ直列接続した一対の直列回路をそれぞれ直流電源
Ｅの両端間に接続した構成を有する。スイッチング素子
Ｑ１，Ｑ２の接続点とスイッチング素子Ｑ３，Ｑ４の接
続点との間には、インダクタＬ１とコンデンサＣ３との
直列回路からなるフィルタ回路が接続され、コンデンサ
Ｃ３に負荷となる高圧放電灯Ｌａが並列接続されてい
る。図示例ではスイッチング素子Ｑ１〜Ｑ４としてはＭ
ＯＳＦＥＴを用いている。

【００６０】スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４
は、制御回路１により駆動回路２ａ，２ｂ，２ｃ，２ｄ
を介してオンオフされる。ここに、４個のスイッチング
素子Ｑ１〜Ｑ４は直列接続された２個のスイッチング素
子Ｑ１，Ｑ２およびＱ３，Ｑ４は同時にオンにならない
ようにオンオフされ、かつ、対角位置のスイッチング素
子Ｑ１，Ｑ４、Ｑ２，Ｑ３は同時にオンになる期間が設
けられる。ただし、対角位置の一方の組のスイッチング
素子Ｑ１，Ｑ４をオンオフさせる期間と他方の組のスイ
ッチング素子Ｑ２，Ｑ３をオンオフさせる期間とを、交
互に設けてある。つまり、駆動回路２ａ，２ｂ，２ｃ，
２ｄからは図１４（ａ）（ｂ）（ｃ）（ｄ）に示すよう
な矩形波信号が出力され、スイッチング素子Ｑ１〜Ｑ４
はＰＷＭ制御される。したがって、スイッチング素子Ｑ
１，Ｑ４がオンしていると、図１３に矢印付きの一点鎖
線Ｘ１で示すように、直流電源Ｅ−スイッチング素子Ｑ
１−インダクタＬ１−高圧放電灯Ｌａ−スイッチング素
子Ｑ４−直流電源Ｅの経路で電流が流れ、また、スイッ
チング素子Ｑ２，Ｑ３がオンしていると、図１３に矢印
付きの破線Ｘ２で示すように、直流電源Ｅ−スイッチン
グ素子Ｑ３−高圧放電灯Ｌａ−インダクタＬ１−スイッ
チング素子Ｑ２−直流電源Ｅの経路で電流が流れる。こ
こに、インダクタＬ１とコンデンサＣ３との直列回路に
よるフィルタ効果によって高周波成分がコンデンサＣ３
に流れるので、高圧放電灯Ｌａに流れる電流Ｉ_Laは、図
１３（ｅ）に示すような矩形波交流電流となる。

【００６１】制御回路１は、ランプ電圧やランプ電流を
監視して制御信号のパルス幅（オンオフする期間におけ
る１周期のオンデューティ）をフィードバック制御して
いる。また、上記構成のインバータ装置では、ランプ電
圧やランプ電流を制度良くかつ容易に検出するために、
制御回路１の基準電位をスイッチング素子Ｑ３，Ｑ４の
接続点の電位と同電位にしてある。なお、スイッチング
素子Ｑ１〜Ｑ４は一定周期でオンオフされる。

【００６２】ところで、本実施形態では、スイッチング
素子Ｑ１を駆動する駆動回路２ａとして、実施形態１で
説明した図２の駆動回路２ａを採用し、残りの駆動回路
２ｂ，２ｃ，２ｄを当該駆動回路２ａと同様の構成にし
てある。

【００６３】しかして、本実施形態のインバータ装置に
おいても、実施形態１と同様に、制御回路１からの制御
信号のオンデューティが急激に変化した場合でもスイッ
チング素子Ｑ１，Ｑ２が駆動できなくなるという不具合
の発生を防止することができるとともに、スイッチング
素子Ｑ１〜Ｑ４のスイッチング損失を低減することがで
きる。

【００６４】本実施形態においても上述の駆動回路２ａ
を採用していることによって、基準電位の異なるスイッ
チング素子Ｑ１，Ｑ２、Ｑ３，Ｑ４へ信号を伝達するこ
とができるので、制御回路１の基準電位を、スイッチン
グ素子Ｑ３，Ｑ４の接続点に限らず、直流電源Ｅの正極
側、直流電源Ｅの負極側、スイッチング素子Ｑ１の高電
位側のいずれからとっても、スイッチング素子Ｑ１〜Ｑ
４をオンデューティの広い範囲にわたって少ないスイッ
チング損失で確実に駆動することができる。

【００６５】なお、駆動回路２ａとして、実施形態２な
いし実施形態４のいずれかで説明した駆動回路２ａを採
用して、残りの駆動回路２ｂ，２ｃ，２ｄを当該駆動回
路２ａと同様の構成にしてもよい。

【００６６】

【発明の効果】請求項１の発明は、上記目的を達成する
ために、直流電源をスイッチング素子でスイッチングす
ることにより交流電力を負荷へ供給するインバータ装置
であって、制御信号を出力する信号源と、信号源からの
制御信号に応じてスイッチング素子を駆動する駆動回路
とを備え、駆動回路は、信号源からの制御信号を電気的
に絶縁してスイッチング素子側へ伝達する駆動トランス
と、上記駆動トランスの１次巻線に直列接続され上記制
御信号に応じて充放電されるコンデンサとを有し、上記
駆動トランスの２次巻線がスイッチング素子の制御端子
と基準端子との間に挿入され、スイッチング素子のター
ンオフ時のスイッチング速度を速くするための引き抜き
手段と、上記駆動トランスの２次巻線の誘起電圧の極性
によってスイッチング素子のオンオフを決める手段とが
設けられてなるものであり、上記駆動トランスの２次巻
線の誘起電圧の極性によってスイッチング素子のオンオ
フを決める手段が設けられていることにより、制御信号
のオンデューティが大きくなって上記コンデンサの充電
電圧が大きくなって上記駆動トランスの２次巻線の誘起
電圧が小さくなってもスイッチング素子を確実に駆動す
ることができ、オンデューティが急激に変化してもスイ
ッチング素子を確実に駆動することができるので、スイ
ッチング素子のオンデューティの広い範囲にわたってス
イッチング素子を駆動でき、また、スイッチング素子の
ターンオフ時のスイッチング速度を速くするための引き
抜き手段が設けられていることにより、スイッチング素
子のターンオフ時のスイッチング速度を速くすることが
できてスイッチング損失を低減できるという効果があ
る。

【００６７】請求項２の発明は、請求項１の発明におい
て、上記駆動回路は、上記２次巻線とスイッチング素子
の制御端子との間に挿入されるコンデンサと、該コンデ
ンサに制御端子への上記２次巻線の誘起電圧の印加を阻
止しない向きで並列接続されたダイオードとを備え、上
記引き抜き手段は、スイッチング素子の制御端子と基準
端子との間に接続された半導体スイッチ素子と、半導体
スイッチ素子の制御端子と基準端子との間に挿入され上
記駆動トランスの２次巻線の誘起電圧がスイッチング素
子をオフさせる極性のときに半導体スイッチ素子をオン
させる極性の電圧が誘起される上記駆動トランスの３次
巻線とからなるので、上記２次巻線とスイッチング素子
の制御端子との間にコンデンサが挿入されていることに
より、制御信号のオンデューティが大きくなってもスイ
ッチング素子を確実に駆動することができ、また、引き
抜き手段が、スイッチング素子の制御端子と基準端子と
の間に接続された半導体スイッチ素子と、半導体スイッ
チ素子の制御端子と基準端子との間に挿入され上記駆動
トランスの２次巻線の誘起電圧がスイッチング素子をオ
フさせる極性のときに半導体スイッチ素子をオンさせる
極性の電圧が誘起される上記駆動トランスの３次巻線と
からなることにより、半導体スイッチ素子が２次巻線の
誘起電圧の極性反転によってスイッチングされるから、
制御信号のオンデューティが急激に変化した場合にでも
スイッチング素子を確実に駆動することができるという
効果がある。

【００６８】請求項３の発明は、請求項１の発明におい
て、上記駆動回路は、上記駆動トランスの２次巻線とス
イッチング素子の制御端子との間に挿入されるコンデン
サを備え、上記引き抜き手段は、該コンデンサのスイッ
チング素子側の電位により駆動され、上記駆動トランス
の２次巻線の誘起電圧がスイッチング素子をオフさせる
極性に反転したときにスイッチング素子のスイッチング
速度を速めるバッファ回路で構成されるので、上記駆動
トランスの２次巻線とスイッチング素子の制御端子との
間に挿入されるコンデンサを備えることにより、制御信
号のオンデューティが大きくなってもスイッチング素子
を確実に駆動することができ、上記引き抜き手段が、該
コンデンサのスイッチング素子側の電位により駆動さ
れ、上記駆動トランスの２次巻線の誘起電圧がスイッチ
ング素子をオフさせる極性に反転したときにスイッチン
グ素子のスイッチング速度を速めるバッファ回路で構成
されることにより、スイッチング素子のターンオフ時の
スイッチング速度を速くすることができ、スイッチング
損失を少なくすることができるという効果がある。

【００６９】請求項４の発明は、請求項１の発明におい
て、上記引き抜き手段は、上記駆動トランスの２次巻線
の両端が非反転入力端子、反転入力端子それぞれに接続
され、出力端子がスイッチング素子の制御端子に接続さ
れた比較器からなるので、スイッチング素子の駆動エネ
ルギを比較器の電源から供給することができ、駆動トラ
ンスを小型化することができるという効果がある。

【００７０】請求項５の発明は、請求項１の発明におい
て、上記引き抜き手段は、上記駆動トランスの２次巻線
の一端にカソードが接続されたダイオードと、上記ダイ
オードのアノードと上記駆動トランスの２次巻線の他端
との間に挿入された抵抗と、上記ダイオードのアノード
が反転入力端子に接続されるとともにカソードが非反転
入力端子に接続され出力端子がスイッチング素子の制御
端子に接続された比較器とにより構成されているので、
スイッチング素子の駆動エネルギを比較器の電源から供
給することができ、駆動トランスを小型化することがで
きるという効果がある。

【００７１】請求項６の発明は、請求項１ないし請求項
５の発明において、上記信号源は、上記制御信号のオン
デューティを０％以上１００％未満の範囲で調節する機
能を有するので、上記制御信号のオンデューティを０％
以上１００％未満の範囲で変化させることができるとい
う効果がある。

【００７２】請求項７の発明は、請求項１ないし請求項
５の発明において、上記駆動トランスが、パルストラン
スよりなるので、駆動トランスを小型化することが可能
となるという効果がある。

【００７３】請求項８の発明は、請求項１ないし請求項
５の発明において、上記駆動回路は、スイッチング素子
を駆動する信号の電圧値を制御信号の電圧値と略同じに
するので、駆動トランスは制御信号のみを伝達すればよ
く、駆動トランスを小型化することができるという効果
がある。

【００７４】請求項９の発明は、直流電源と、直流電源
の両端間に接続される第１のコンデンサと第２のコンデ
ンサとの直列回路と、直流電源の両端間に接続される第
１のスイッチング素子と第２のスイッチング素子との直
列回路と、第１のコンデンサと第２のコンデンサとの接
続点と第１のスイッチング素子と第２のスイッチング素
子との接続点との間に接続されるインダクタと第３のコ
ンデンサとからなるフィルタ回路と、第３のコンデンサ
に並列接続される負荷と、第１のコンデンサと第２のコ
ンデンサとの接続点の電位を基準電位として制御信号を
出力する制御回路と、制御回路からの制御信号に応じて
第１のスイッチング素子、第２のスイッチング素子をそ
れぞれ駆動する２つの駆動回路とを備え、駆動回路は、
制御回路からの制御信号を電気的に絶縁してスイッチン
グ素子側へ伝達する駆動トランスと、上記駆動トランス
の１次巻線に直列接続され上記制御信号に応じて充放電
されるコンデンサとを有し、上記駆動トランスの２次巻
線がスイッチング素子の制御端子と基準端子との間に挿
入され、スイッチング素子のターンオフ時のスイッチン
グ速度を速くするための引き抜き手段と、上記駆動トラ
ンスの２次巻線の誘起電圧の極性によってスイッチング
素子のオンオフを決める手段とが設けられてなるもので
あり、上記駆動トランスの２次巻線の誘起電圧の極性に
よってスイッチング素子のオンオフを決める手段が設け
られていることにより、制御信号のオンデューティが大
きくなって上記コンデンサの充電電圧が大きくなって上
記駆動トランスの２次巻線の誘起電圧が小さくなっても
スイッチング素子を確実に駆動することができ、オンデ
ューティが急激に変化してもスイッチング素子を確実に
駆動することができるので、スイッチング素子のオンデ
ューティの広い範囲にわたってスイッチング素子を駆動
でき、また、スイッチング素子のターンオフ時のスイッ
チング速度を速くするための引き抜き手段が設けられて
いることにより、スイッチング素子のターンオフ時のス
イッチング速度を速くすることができてスイッチング損
失を低減できるという効果がある。

【００７５】請求項１０の発明は、直流電源と、直流電
源の両端間に接続される第１のスイッチング素子と第２
のスイッチング素子との直列回路と、直流電源の両端間
に接続される第３のスイッチング素子と第４のスイッチ
ング素子との直列回路と、第１のスイッチング素子と第
２のスイッチング素子との接続点と第３のスイッチング
素子と第４のスイッチング素子との接続点との間に接続
されるインダクタとコンデンサとからなるフィルタ回路
と、コンデンサに並列接続される負荷と、第１のスイッ
チング素子と第２のスイッチング素子との接続点の電位
を基準電位として制御信号を出力する制御回路と、制御
回路からの制御信号に応じて上記各スイッチング素子を
それぞれ駆動する４つの駆動回路とを備え、駆動回路
は、制御回路からの制御信号を電気的に絶縁してスイッ
チング素子側へ伝達する駆動トランスと、上記駆動トラ
ンスの１次巻線に直列接続され上記制御信号に応じて充
放電されるコンデンサとを有し、上記駆動トランスの２
次巻線がスイッチング素子の制御端子と基準端子との間
に挿入され、スイッチング素子のターンオフ時のスイッ
チング速度を速くするための引き抜き手段と、上記駆動
トランスの２次巻線の誘起電圧の極性によってスイッチ
ング素子のオンオフを決める手段とが設けられてなるも
のであり、上記駆動トランスの２次巻線の誘起電圧の極
性によってスイッチング素子のオンオフを決める手段が
設けられていることにより、制御信号のオンデューティ
が大きくなって上記コンデンサの充電電圧が大きくなっ
て上記駆動トランスの２次巻線の誘起電圧が小さくなっ
てもスイッチング素子を確実に駆動することができ、オ
ンデューティが急激に変化してもスイッチング素子を確
実に駆動することができるので、スイッチング素子のオ
ンデューティの広い範囲にわたってスイッチング素子を
駆動でき、また、スイッチング素子のターンオフ時のス
イッチング速度を速くするための引き抜き手段が設けら
れていることにより、スイッチング素子のターンオフ時
のスイッチング速度を速くすることができてスイッチン
グ損失を低減できるという効果がある。

【図面の簡単な説明】

【図１】実施形態１の基本構成を示す回路図である。

【図２】同上における駆動回路の具体回路図である。

【図３】同上の動作説明図である。

【図４】同上の動作説明図である。

【図５】同上の動作説明図である。

【図６】実施形態２における駆動回路の具体回路図であ
る。

【図７】同上の動作説明図である。

【図８】実施形態３における駆動回路の具体回路図であ
る。

【図９】同上の動作説明図である。

【図１０】実施形態４における駆動回路の具体回路図で
ある。

【図１１】同上の動作説明図である。

【図１２】実施形態５を示す回路図である。

【図１３】実施形態６を示す回路図である。

【図１４】同上の動作説明図である。

【図１５】従来例１を示す回路図である。

【図１６】同上の動作説明図である。

【図１７】同上における駆動回路の回路図である。

【図１８】同上の動作説明図である。

【図１９】従来例２における駆動回路の回路図である。

【図２０】同上の動作説明図である。

【図２１】従来例３における駆動回路の回路図である。

【図２２】同上の動作説明図である。

【図２３】同上の動作説明図である。

【図２４】同上の動作説明図である。

【符号の説明】

１制御回路２ａ，２ｂ駆動回路２１，２２引き抜き回路Ｅ直流電源Ｌａ高圧放電灯Ｃ１，Ｃ２コンデンサＣ４１，Ｃ４２コンデンサＰＴ１、ＰＴ２パルストランスＱ１，Ｑ２スイッチング素子

Claims

【特許請求の範囲】

【請求項１】直流電源をスイッチング素子でスイッチ
ングすることにより交流電力を負荷へ供給するインバー
タ装置であって、制御信号を出力する信号源と、信号源
からの制御信号に応じてスイッチング素子を駆動する駆
動回路とを備え、駆動回路は、信号源からの制御信号を
電気的に絶縁してスイッチング素子側へ伝達する駆動ト
ランスと、上記駆動トランスの１次巻線に直列接続され
上記制御信号に応じて充放電されるコンデンサとを有
し、上記駆動トランスの２次巻線がスイッチング素子の
制御端子と基準端子との間に挿入され、スイッチング素
子のターンオフ時のスイッチング速度を速くするための
引き抜き手段と、上記駆動トランスの２次巻線の誘起電
圧の極性によってスイッチング素子のオンオフを決める
手段とが設けられてなることを特徴とするインバータ装
置。
【請求項２】上記駆動回路は、上記２次巻線とスイッ
チング素子の制御端子との間に挿入されるコンデンサ
と、該コンデンサに制御端子への上記２次巻線の誘起電
圧の印加を阻止しない向きで並列接続されたダイオード
とを備え、上記引き抜き手段は、スイッチング素子の制
御端子と基準端子との間に接続された半導体スイッチ素
子と、半導体スイッチ素子の制御端子と基準端子との間
に挿入され上記駆動トランスの２次巻線の誘起電圧がス
イッチング素子をオフさせる極性のときに半導体スイッ
チ素子をオンさせる極性の電圧が誘起される上記駆動ト
ランスの３次巻線とからなることを特徴とする請求項１
記載のインバータ装置。
【請求項３】上記駆動回路は、上記駆動トランスの２
次巻線とスイッチング素子の制御端子との間に挿入され
るコンデンサを備え、上記引き抜き手段は、該コンデン
サのスイッチング素子側の電位により駆動され、上記駆
動トランスの２次巻線の誘起電圧がスイッチング素子を
オフさせる極性に反転したときにスイッチング素子のス
イッチング速度を速めるバッファ回路で構成されること
を特徴とする請求項１記載のインバータ装置。
【請求項４】上記引き抜き手段は、上記駆動トランス
の２次巻線の両端が非反転入力端子、反転入力端子それ
ぞれに接続され、出力端子がスイッチング素子の制御端
子に接続された比較器からなることを特徴とする請求項
１記載のインバータ装置。
【請求項５】上記引き抜き手段は、上記駆動トランス
の２次巻線の一端にカソードが接続されたダイオード
と、上記ダイオードのアノードと上記駆動トランスの２
次巻線の他端との間に挿入された抵抗と、上記ダイオー
ドのアノードが反転入力端子に接続されるとともにカソ
ードが非反転入力端子に接続され出力端子がスイッチン
グ素子の制御端子に接続された比較器とにより構成され
てなることを特徴とする請求項１記載のインバータ装
置。
【請求項６】上記信号源は、上記制御信号のオンデュ
ーティを０％以上１００％未満の範囲で調節する機能を
有することを特徴とする請求項１ないし請求項５のいず
れかに記載のインバータ装置。
【請求項７】上記駆動トランスは、パルストランスよ
りなることを特徴とする請求項１ないし請求項５のいず
れかに記載のインバータ装置。
【請求項８】上記駆動回路は、スイッチング素子を駆
動する信号の電圧値を制御信号の電圧値と略同じにする
ことを特徴とする請求項１ないし請求項５のいずれかに
記載のインバータ装置。
【請求項９】直流電源と、直流電源の両端間に接続さ
れる第１のコンデンサと第２のコンデンサとの直列回路
と、直流電源の両端間に接続される第１のスイッチング
素子と第２のスイッチング素子との直列回路と、第１の
コンデンサと第２のコンデンサとの接続点と第１のスイ
ッチング素子と第２のスイッチング素子との接続点との
間に接続されるインダクタと第３のコンデンサとからな
るフィルタ回路と、第３のコンデンサに並列接続される
負荷と、第１のコンデンサと第２のコンデンサとの接続
点の電位を基準電位として制御信号を出力する制御回路
と、制御回路からの制御信号に応じて第１のスイッチン
グ素子、第２のスイッチング素子をそれぞれ駆動する２
つの駆動回路とを備え、駆動回路は、制御回路からの制
御信号を電気的に絶縁してスイッチング素子側へ伝達す
る駆動トランスと、上記駆動トランスの１次巻線に直列
接続され上記制御信号に応じて充放電されるコンデンサ
とを有し、上記駆動トランスの２次巻線がスイッチング
素子の制御端子と基準端子との間に挿入され、スイッチ
ング素子のターンオフ時のスイッチング速度を速くする
ための引き抜き手段と、上記駆動トランスの２次巻線の
誘起電圧の極性によってスイッチング素子のオンオフを
決める手段とが設けられてなることを特徴とするインバ
ータ装置。
【請求項１０】直流電源と、直流電源の両端間に接続
される第１のスイッチング素子と第２のスイッチング素
子との直列回路と、直流電源の両端間に接続される第３
のスイッチング素子と第４のスイッチング素子との直列
回路と、第１のスイッチング素子と第２のスイッチング
素子との接続点と第３のスイッチング素子と第４のスイ
ッチング素子との接続点との間に接続されるインダクタ
とコンデンサとからなるフィルタ回路と、コンデンサに
並列接続される負荷と、第１のスイッチング素子と第２
のスイッチング素子との接続点の電位を基準電位として
制御信号を出力する制御回路と、制御回路からの制御信
号に応じて上記各スイッチング素子をそれぞれ駆動する
４つの駆動回路とを備え、駆動回路は、制御回路からの
制御信号を電気的に絶縁してスイッチング素子側へ伝達
する駆動トランスと、上記駆動トランスの１次巻線に直
列接続され上記制御信号に応じて充放電されるコンデン
サとを有し、上記駆動トランスの２次巻線がスイッチン
グ素子の制御端子と基準端子との間に挿入され、スイッ
チング素子のターンオフ時のスイッチング速度を速くす
るための引き抜き手段と、上記駆動トランスの２次巻線
の誘起電圧の極性によってスイッチング素子のオンオフ
を決める手段とが設けられてなることを特徴とするイン
バータ装置。
【請求項１１】上記負荷は、高圧放電灯よりなること
を特徴とする請求項１ないし請求項１０のいずれかに記
載のインバータ装置。