JP2002044084A - 非同期転送モードレイヤ側インターフェース装置，物理レイヤ側インターフェース装置及びセル処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＴＭ技術において、物理レイヤ側で使用さ
れるセルのレベル又はモードや、同一モードにおけるビ
ット幅や、レベルによるパリティー付加方法や、動作モ
ードによらない共通処理が可能となり、予めそのレベ
ル、モード、ＵＤＦの有無、ビット幅、パリティ付加方
法などすべてのセル情報を認識したうえで、ＡＴＭレイ
ヤ側において個別に対応できるようにする。 【解決手段】 ＡＴＭ通信装置Ｃ１９０において、物理
レイヤ側Ｃ２００が、ＦＩＦＯ処理部Ｃ１００と、ユー
トピアインターフェース部Ｃ１０６とをそなえるととも
に、ＡＴＭレイヤ側Ｃ３００が、検出回路Ｃ１０８と、
ユートピア回路Ｃ１０７と、セレクタＣ１０９とをそな
えて構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、ＡＴＭ
（Asynchronous Transfer Mode非同期転送モード）通信
装置におけるＡＴＭレイヤ機能と１及び複数の物理レイ
ヤ機能との間の信号フォーマットに関し、特にＡＴＭフ
ォーラムで規定されたユートピア（Universal Test & O
perations PHY Interface for ATM）に基づくユートピ
アレベル１，レベル２及びレベル３のポーリング制御用
いて好適な、非同期転送モードレイヤ側インターフェー
ス装置，物理レイヤ側インターフェース装置及びセル処
理方法に関する。

【０００２】

【従来の技術】ＡＴＭ技術においては、複数の論理に対
応するパケットが、一つのハードウェアに多重化されて
伝送されるようになっている。そして、送信側の上位レ
イヤは、上位レイヤからのメッセージを分割し大きさが
一定の複数のＡＴＭセルを生成して送信し、受信側は、
そのＡＴＭセルを組み立てて、メッセージが再生される
のである。

【０００３】よく知られているように、レイヤ構造は、
上位側から、高位レイヤと、ＡＡＬレイヤ（Adaptation
AAL layer）と、ＡＴＭレイヤと、物理レイヤとを有す
る。ここで、高位レイヤとは、例えばアプリケーション
プログラムをいい、ＡＡＬレイヤとは、上位レイヤから
のパケットを４８バイトの整数倍に分割等するものであ
り、また、ＡＴＭレイヤとは、ＡＡＬレイヤからの４８
バイトのペイロードに、５バイトのヘッダ情報を付加し
て、５３バイトのＡＴＭセルを生成し、ＡＴＭセルの伝
送経路等を決めるものである。そして、物理レイヤは、
ＡＴＭレイヤからくるＡＴＭセルをフレームに組み立て
るものである。

【０００４】このＡＴＭモードにおける物理レイヤ（Ph
ysicalレイヤ又は物理レイヤとも称される）とＡＴＭレ
イヤとの間の信号インターフェースは、ユートピア（UT
OPIA: Universal Test & Operations PHY Interface fo
r ATM）と呼ばれている。図３３はユートピアインター
フェースの概念を説明するための図である。上記ユート
ピアを用いたインターフェース仕様は、この図３３に示
すＡＴＭレイヤと物理レイヤとの間において、送信信号
ＴｘＤａｔａ，送信制御信号ＴｘＣｏｎｔｒｏｌ，受信
信号ＲｘＤａｔａ，受信制御信号ＲｘＣｏｎｔｒｏｌに
ついてのフォーマットとして標準化されている。また、
この電気的なインターフェース仕様は、ＡＴＭフォーラ
ムのメンバー企業の間で決定されており、その具体的な
内容は、「Utopia Level 2， v1.0 （af-phy-0039.00
0）」の「Utopia， An ATM-PHYInterface Specificatio
n」等に記載されている。

【０００５】現在のところ、ＡＴＭ方式におけるユート
ピアは，一種類のみならず、用途に応じて複数のユート
ピアレベル（ユートピアレベル１〜３のこと。以下、ユ
ートピアレベルを単にレベルと称することがある）と、
複数のポーリング（Polling）方法とが使い分けられて
いる。ここで、レベル１〜３は、物理レイヤとＡＴＭレ
イヤとの間におけるセルの送受信についての方式を表
し、ポーリング方法とは、制御に関する方法である。

【０００６】レベル１とは、シングルポイント接続用イ
ンターフェース装置に関するものであって、送受信用の
主信号と制御信号とが、ともに、１対１で接続できるイ
ンターフェースが使用されている。また、レベル２と
は、複数のインターフェース装置により構成されたマル
チポイント接続用インターフェース装置に関するもので
あって、各インターフェース装置の主信号が、共通バス
を介して接続するとともに、複数のインターフェース装
置の制御信号が個別に接されるインターフェースが使用
される。

【０００７】一方、ポーリング方法は、オクテットレベ
ル／セルレベル、シングルクラブモード／ダイレクトス
テータスモード／マルチステータスモード、８ビット／
１６ビット／３２ビットと数多くの設定モードがあり、
この設定モードは、ユートピアモード（以下、単に、モ
ードと称することがある）と呼ばれている。そして、こ
れらのどれが使用されるかについては、現在のところ、
物理レイヤ側又はＡＴＭ側が扱っているレベル及びモー
ドに依存している。

【０００８】以下、図３４〜図４４を用いてユートピア
について説明する。図３４はＡＴＭ通信装置（非同期転
送モード通信装置）のブロック図である。この図３４に
示すＡＴＭ通信装置９９は、物理レイヤインターフェー
ス装置１１０と、ＡＴＭレイヤインターフェース装置１
００とを有する。ここで、物理レイヤインターフェース
装置１１０は、ＡＴＭ網８０に接続され、非同期転送モ
ードレイヤインターフェース装置１００に対して、受信
信号群（ＲｘＤａｔａ，ＲｘＰｒｔｙ，ＲｘＳＯＣ，Ｒ
ｘＣｌａｖ）を、出力するものである。この物理レイヤ
インターフェース装置１１０は、ファーストイン・ファ
ーストアウト処理部（以下、ＦＩＦＯ処理部と称するこ
とがある）Ａ３０１と、ユートピアインターフェース処
理ブロックＡ３０５とを有する。

【０００９】なお、ＲｘＤａｔａ（Reception Data）
は、情報データであり、ＲｘＰｒｔｙ（Reception Pari
ty）は、情報データに付加されたパリティビットであ
る。そして、ＲｘＳＯＣ（Reception Start Of Cell）
は、ＡＴＭセルの先頭オクテット（ヘッダＨ１）を示す
信号である。さらに、ＲｘＣｌａｖ（Reception Cell A
vailable）は、セル受信許可（Cell Reception allowan
ce）信号であり、アクティブハイの３状態信号である。
また、図示省略しているが、ＲｘＣｌｋは、物理レイヤ
インターフェース装置１１０からＡＴＭレイヤインター
フェース装置１００に対してクロックサイクルの受信ク
ロックを示している。

【００１０】一方、ＡＴＭレイヤインターフェース装置
１００は、物理レイヤインターフェース装置１１０に対
して、受信信号群（ＲｘＥｎｂ，ＲｘＡｄｄｒ）を出力
するものである。このＲｘＥｎｂ（Reception Enable）
は、受信可能を示す信号である。ＲｘＡｄｄｒ（Recept
ion Address）は、受信アドレス信号（物理レイヤ側ポ
ート番号）を示しており、ＡＴＭレイヤインターフェー
ス装置１００のうち所定のものをポーリングし選択（Se
lection）を行うためのものであって、５ビットデータ
である。

【００１１】これにより、ポーリングは、次のように行
なわれる。まず、物理レイヤインターフェース装置１１
０が、データセルであるＡＴＭセルを受信すると、ＦＩ
ＦＯ処理部Ａ３０１内のメモリＡ３０２にＡＴＭセルが
書き込み制御部（W_CNTと表示されたもの）Ａ３０３の
制御により書き込まれ、書き込み完了後に読み出し制御
部（R_CNTと表示されたもの）Ａ３０４、ユートピアイ
ンターフェース部Ａ３０５からＡＴＭレイヤインターフ
ェース装置１００のユートピア回路（ＵＴＯＰＩＡ回路
と表示されたもの）Ａ３０６にＲｘＣｌａｖを'Ｈ'（書
き込みデータ有り）で送信する。

【００１２】次に、ＡＴＭレイヤインターフェース装置
１００のユートピア回路Ａ３０６はＲｘＣｌａｖ＝'Ｈ'
を受信すると、物理レイヤインターフェース装置１１０
のユートピアインターフェース部Ａ３０５にＲｘＥｎｂ
＝'Ｌ'（Active）と、物理レイヤインターフェース装置
１１０のポートを複数個有する場合には、ＲｘＥｎｂと
ともに、ＲｘＡｄｄｒ（物理レイヤ側ポート番号）を送
信する。

【００１３】そして、物理レイヤインターフェース装置
１１０のユートピアインターフェース部Ａ３０５は、Ａ
ＴＭレイヤインターフェース装置１００から受信したＲ
ｘＥｎｂ（複数の物理レイヤ側ポートが存在する場合は
ＲｘＥｎｂ及びＲｘＡｄｄｒ）に基づき、読み出し制御
部Ａ３０４で制御される所定のタイミングで同メモリＡ
３０２からＡＴＭセルを読み出す。また、ユートピアイ
ンターフェース部Ａ３０５は、ＲｘＰｒｔｙの付加等の
フォーマット変換を行ない、ＲｘＳＯＣ（セル先頭を示
すフレームタイミング）とともに、ＡＴＭレイヤインタ
ーフェース装置１００にＡＴＭセルを送信する。

【００１４】従って、物理レイヤインターフェース装置
１１０は、特定のＡＴＭレイヤインターフェース装置１
００を選択するために、そのＡＴＭレイヤインターフェ
ース装置１００のアドレスを出力し、そして、ＡＴＭレ
イヤインターフェース装置１００の中で、自己のアドレ
スと等しいものは、その出力されたアドレスを受信し、
自分宛のデータが送信されていることを知ることができ
る。

【００１５】続いて、ポーリングされた物理レイヤイン
ターフェース装置１１０は、一つの完全なＡＴＭセルの
転送を処理できれば、そのアドレスが出力されたクロッ
クの次クロックサイクルの間、ＲｘＣｌａｖを'Ｈ'に上
げる（アサートする）のである。このようにして、物理
終端インターフェース装置とＡＴＭ終端インターフェー
ス装置との間において、１対１又は１対多の接続が可能
となる。

【００１６】なお、ユートピアのセルフォーマットにつ
いては、図３５〜図４０に示すようになる。図３５
（ａ）はレベル１〜３で共通に使用されるセルフォーマ
ットを示す図であり、レベル１〜３共通の８ビットモー
ドにおけるセルフォーマットが表示されている。図３５
（ｂ）はレベル１〜３で共通に使用されるセルフォーマ
ットを示す図であり、レベル１〜３共通の１６ビットモ
ードにおけるセルフォーマットが表示されている。そし
て、図３６（ａ）はレベル３の８ビットモードにおける
セルフォーマットを示す図であり、図３６（ｂ）はレベ
ル３の１６ビットモードにおけるセルフォーマットを示
す図である。

【００１７】図３５（ａ）と図３６（ａ）との相違点及
び図３５（ｂ）と図３６（ｂ）との相違点は、それぞ
れ、Header部とPayload部との間に、ＵＤＦ（User Defi
ned）が含まれているかいないかである。また、図３７
（ａ），（ｂ）は、それぞれ、レベル３独自の３２ビッ
トモードのセルフォーマットを示す図であり、図３７
（ａ）はレベル３における１４×３２ビットモードのセ
ルフォーマットを示すものであり、また、図３７（ｂ）
はレベル３における１３×３２ビットモードのセルフォ
ーマットを示すものである。これらの図３７（ａ），
（ｂ）のセルフォーマットの相違点もＵＤＦに関する点
である。

【００１８】従って、ＡＴＭレイヤインターフェース装
置１００のユートピア回路Ａ３０６は、物理レイヤイン
ターフェース装置１１０から実際にデータ（ＡＴＭセ
ル）が送信されてくるまで、どのレベル及びモードのセ
ル転送方式が使用されているかを判定できない。このた
め、予め物理レイヤインターフェース装置１１０で使用
されるデータ（ＡＴＭセル）転送のレベル及びモードを
確認し、そのセルフォーマットに対応するレベル及びモ
ードを設定しなければならず、また、物理レイヤ側のＡ
ＴＭセル転送方法によってＡＴＭ側のレベル及びモード
を選択するという個別の対応が必要となる。

【００１９】すなわち、上記の方法による場合、使用さ
れているインタフェースが８ビットモードであることが
識別されたとしても、図３５（ａ）及び図３６（ａ）に
示すように、Header部とPayload部との間におけるＵＤ
Ｆの有無によって、レベル１，２（図３５（ａ）のフォ
ーマット）、又はレベル３（図３６（ａ），（ｂ）のフ
ォーマット）であるかが異なってくる。このため、以下
の（１−１）〜（１−５）に示すように、レベル又はモ
ードによる相違点が生じる。

【００２０】（１−１）レベルの識別における相違点に
ついて 使用されるインタフェースが、１６ビットモードである
ことが識別されていたとしても、図３５（ａ）及び図３
６（ａ）に示すように、ＵＤＦの有無によって、レベル
１，２（図３５（ａ）のフォーマット）、又はレベル３
（図３６（ａ）のフォーマット）であるかが異なる。

【００２１】（１−２）ＵＤＦ有無の識別における相違
点について また、３２ビットモードを使用するときは、レベルは識
別できるが、レベル３独自のフォーマットであるため、
図３７（ａ），（ｂ）に示すフォーマットのように、He
ader部とPayload部との間におけるＵＤＦの有無という
違いがあるように、同一レベルにおいてもフォーマット
が異なる。

【００２２】（１−３）ビット幅の識別における相違点
について 次に、レベル１，２の場合、図３５（ａ），（ｂ）にそ
れぞれ示すように、８ビットモードと１６ビットモード
とが存在する。さらに、レベル３では、図３６（ａ），
（ｂ）及び図３７（ａ），（ｂ）に示すように、８ビッ
トモード，１６ビットモード，１４×３２ビットモー
ド，１３×３２ビットモードの４種類のモードが存在す
る。このため、レベル１〜３の各レベルによってもビッ
ト幅が異なる。

【００２３】（１−４）ＲｘＰｒｔｙの付加方法の識別
における相違点について 加えて、１６ビットモードにおけるＲｘＰｒｔｙの付加
については、レベル２，３に関しては、ＡＴＭセルデー
タを表すＲｘＤａｔａ［１５：０］の１６ビット全てに
対して奇数パリティーが付加される。その一方、レベル
１に関しては、ＲｘＤａｔａ［１５：０］に対して、そ
の上位８ビットに奇数パリティーＲｘＰｒｔｙ［１］が
付加され、また、下位８ビットに奇数パリティーＲｘＰ
ｒｔｙ［０］が付加される。従って、パリティーの付加
に関しても、レベル２，３とレベル１とでは処理方法が
異なる。

【００２４】（１−５）処理動作モードの識別における
相違点 次に、図３８〜図４４を用いて、処理動作モードの識別
における相違点について説明する。図３８はオクテット
−レベル処理を示すタイムチャートであり、図３９はセ
ル−レベル処理を示すタイムチャートである。この図３
８に示すオクテット−レベル（Octet-Level）処理と
は、セルが１バイトごとに処理される方法であり、図３
９に示すセルレベル（Cell-Level）処理とは、セルが１
セルごとに処理される方法である。

【００２５】つまり、オクテット−レベル処理の場合、
物理レイヤ側の制御によりバイト単位で処理されるた
め、データに、図３８に示す空き（ＲｘＤａｔａのＢ１
０１）が生成され、ＲｘＤａｔａが出力される。一方、
セルレベルの処理の場合、いったん、図３９に示すセル
の先頭（Ｂ２０１）が出力されると、セルの最後（Ｂ２
０２）が出力し終えるまでは、物理レイヤ側で出力の操
作をすることが不可能である。なお、両処理とも、図３
８に示すＢ１０２や、図３９に示すＢ２０３のように、
物理レイヤ側が、ＡＴＭ側からのＲｘＥｎｂ＝'Ｈ'を受
信すると、無効セルデータ（図３８に示すＢ１０３及び
図３９に示すＢ２０４）が出力される。

【００２６】また、後者のセルレベル処理は、３つの動
作モードを有する。すなわち、シングルクラブモード
（Single Clav-mode）と、ダイレクトステイタスモード
（Direct status-mode）と、マルチプレキクストステイ
タスモード（Multiplexed status-mode）とである。ま
ず、第１のシングルクラブモードについて説明する。図
４０はシングルクラブモードにおけるタイムチャートで
ある。ここで、その構成については、図３４に示すもの
と同一である。この図４０に示すＲｘＡｄｄｒはＡＴＭ
側からのアドレスであり、このアドレスに対し、ＲｘＣ
ｌａｖ＝'Ｈ'のところを参照すると、物理レイヤインタ
ーフェース装置１１０は、Ｂ３０１の時点（以下、時点
Ｂ３０１のように表記することがある）において物理レ
イヤN-3のデータを出力し、時点Ｂ３０２において物理
レイヤN+3のデータを出力する。なお、物理レイヤN-3
は、ＰＨＹ N-3と表示しており、その他のデータにつ
いても同様に表示する。

【００２７】ここで、これらの時点Ｂ３０１，Ｂ３０２
を含む時点Ｂ３０３までの期間においては、その直前の
物理レイヤNが出力されている途中なので、物理レイヤN
-3のデータは出力されない。そして、物理レイヤNのセ
ル出力が完了した後、次の読み出し可能時点Ｂ３０４に
おいて物理レイヤN+3のデータが出力される（時点Ｂ３
０５）。

【００２８】次に、第２のダイレクトステイタスモード
について説明する。図４１はダイレクトステイタスモー
ドにおけるブロック図であり、図４２はダイレクトステ
イタスモードにおけるタイムチャートである。この図４
１に示す一つのＡＴＭレイヤインターフェース装置１０
０ａ（ATM layer deviceと表示されたもの）は、１個の
ＡＴＭレイヤに対して４個の物理レイヤインターフェー
ス装置１１０ａ〜１１０ｄ（PHY deviceと表示されたも
の）が接続されている。

【００２９】また、図４２に示すＲｘＡｄｄｒを参照す
ると、時点Ｂ５０１におけるＲｘＡｄｄｒ＝'１'に対し
て、ＲｘＣｌａｖ１のPort#１が'Ｈ'（出力可能を意味
する）となっているので、時点Ｂ５０２において、Ｒｘ
ＤａｔａがPort#１から出力される。さらに、時点Ｂ５
０３において、ＲｘＡｄｄｒ＝３に対し、ＲｘＣｌａｖ
３＝'Ｈ'であり、Port#３が出力可能なので、ＲｘＤａ
ｔａは、時点Ｂ５０４から、Port#３より出力が開始さ
れ、時点Ｂ５０５まで出力される。そして、時点Ｂ５０
５においては、ＲｘＤａｔａ＝'Ｘ'（don't care）（Ｂ
５０６）であり、また、ＲｘＣｌａｖ＝'Ｈ'となってい
るのがPort#３のみなので、ＲｘＤａｔａがPort#３から
出力される（Ｂ５０７）。

【００３０】さらに、第３のマルチプレキクストステイ
タスモードについて説明する。図４３はマルチプレキク
ストステイタスモードにおけるブロック図であり、図４
４はマルチプレキクストステイタスモードにおけるタイ
ムチャートである。この図４３に示す一つのＡＴＭレイ
ヤインターフェース装置１００ｂは、８個の物理レイヤ
インターフェース装置（PHY device #1〜 PHY device #
8と表示されたもの）が接続されている。

【００３１】また、図４４に示す時点Ｂ７０１において
は、#０、#１、#２、#３のデータ（ＡＴＭセル）が読み
出し可能であるが、時点Ｂ７０２でＡＴＭ側からのＲｘ
Ａｄｄｒが'１'となっているために、ＲｘＤａｔａは#
１のＡＴＭセルが出力される（Ｂ７０３）。また、時点
Ｂ７０４においては、#２４、#２５、#２６、#２７のＡ
ＴＭセルが読み出し可能であるが、時点Ｂ７０５でＲｘ
Ａｄｄｒが"２５"のために、時点Ｂ７０６にてＲｘＤａ
ｔａは#２５のデータが出力されている。

【００３２】このように、処理動作モードの識別におい
ても、相違点が生じるのである。従って、上記の（１−
１）〜（１−５）にて説明したように、従来方式を使用
した場合、物理レイヤ側で使用されるセルのレベル又
はモードによって、使用されるセルフォーマットが異な
っており、また、同一モードにおいてもビット幅が異
なり、さらに、レベルによってもパリティー付加方法
が異なり、動作モードによっても処理方法が異なる。

【００３３】

【発明が解決しようとする課題】しかしながら、これら
のモード全てに対応していることが要求され、ユートピ
ア仕様が共通化されることが必要である。従って、予め
そのレベル、モード、ＵＤＦの有無、ビット幅、パリテ
ィ付加方法など全てのセル情報を認識したうえでＡＴＭ
側のユートピア回路で個別対応する必要がある。

【００３４】本発明は、このような課題に鑑み創案され
たもので、物理レイヤ側で使用されるセルのレベル又
はモードによらず、同一モードにおけるビット幅によ
らず、レベルによるパリティー付加方法によらず、ま
た、動作モードによらずに共通処理が可能で、予めそ
のレベル、モード、ＵＤＦの有無、ビット幅、パリティ
付加方法など全てのセル情報を認識したうえで、ＡＴＭ
レイヤ側において個別に対応できる、非同期転送モード
レイヤ側インターフェース装置，物理レイヤ側インター
フェース装置及びセル処理方法を提供することを目的と
する。

【００３５】

【課題を解決するための手段】このため、本発明の非同
期転送モードレイヤ側インターフェース装置は、非同期
転送モードにおける物理レイヤと非同期転送モードレイ
ヤとの間の信号インターフェースを表すユートピアイン
ターフェースを用いた、非同期転送モードレイヤ側イン
ターフェース装置であって、物理レイヤ側インターフェ
ース装置に接続され、物理レイヤインターフェース装置
から出力されるインターフェース信号から、ユートピア
インターフェースに関する物理レイヤデータを抽出しこ
の物理レイヤデータに起因するデータと第１のアドレス
情報とを出力しうる検出回路と、検出回路に接続され、
物理レイヤデータに基づき、物理レイヤ側インターフェ
ース装置にて受信された情報データを上位レイヤに対し
て出力するとともに、第２のアドレス情報を出力しうる
ユートピア回路と、検出回路とユートピア回路とに接続
され、第１のアドレス情報と第２のアドレス情報とを選
択的に出力しうる選択部とをそなえて構成されたことを
特徴としている（請求項１）。

【００３６】また、前記検出回路は、物理レイヤ側イン
ターフェース装置に接続され、物理レイヤデータから少
なくともユートピアレベルとユートピアモードとポーリ
ング方法とを検出しうるレベル・モード検出部と、物理
レイヤ側インターフェース装置に接続され、物理レイヤ
側インターフェース装置が有する接続ポート数を検出し
うる物理レイヤ数検出部と、インターフェース信号の少
なくともビット幅とセル長とを検出しうるビット幅・セ
ル長検出部と、レベル・モード検出部と物理レイヤ数検
出部とに接続され、レベル・モード検出部にて検出され
たユートピアレベル，ユートピアモード及びポーリング
方法に基づくデータと、非同期転送モードのセルを受信
したことを示す開始信号と、検出回路及びユートピア回
路を切り替えうる選択信号とを出力しうる制御部とをそ
なえて構成されてもよい（請求項２）。

【００３７】そして、本発明の物理レイヤ側インターフ
ェース装置は、ユートピアインターフェースに関する物
理レイヤデータを検出するための初期化セルを保持しう
る保持手段と、保持手段の入力側に接続され、初期化セ
ルを書き込みうる書き込み側検出用セル生成手段と、保
持手段の出力側に接続され、初期化セルを書き込みうる
読み出し側検出用セル生成手段と、書き込み側検出用セ
ル生成手段と読み出し側検出用セル生成手段とに接続さ
れ、書き込み側検出用セル生成手段と読み出し側検出用
セル生成手段とのいずれか一方を書き込み可能とさせる
とともに他方の書き込みを禁止させるよう選択的に切り
替えうる切り替え手段とをそなえて構成されたことを特
徴としている（請求項３）。

【００３８】さらに、本発明の非同期転送モードレイヤ
側インターフェース装置における、セル処理方法は、物
理レイヤ側インターフェース装置が、ユートピアインタ
ーフェースに関する物理レイヤデータを検出するための
初期化セルを書き込む書き込みステップと、非同期転送
モードレイヤ側インターフェース装置が、ユートピアレ
ベルとユートピアモードとを有する信号から、ユートピ
アインターフェースに関する物理レイヤデータを検出す
る検出ステップと、非同期転送モードレイヤ側インター
フェース装置が、検出ステップにて得られた物理レイヤ
データに基づき、物理レイヤ側インターフェース装置に
て受信された情報データと第２のアドレス情報とを上位
レイヤに対して出力する受信セル処理ステップとをそな
えて構成されたことを特徴としている（請求項４）。

【００３９】また、本発明の物理レイヤ側インターフェ
ース装置と非同期転送モードレイヤ側インターフェース
装置との間における、セル処理方法は、物理レイヤ側イ
ンターフェース装置に設けられた初期化セルを保持しう
る保持手段に書き込むべく、入力側書き込み手段又は出
力側書き込み手段のいずれか一方を選択的に切り替える
切り替えステップと、切り替えステップにて選択された
書き込み手段が、初期化セルを保持手段に書き込むセル
書き込みステップと、入力側書き込み手段が選択された
ときは非同期転送モード側インターフェース装置から出
力されたクロックの入力を許可し初期化セルを保持手段
に書き込むとともに、出力側書き込み手段が選択された
ときは保持手段に保持された読み出し可能フラグの一部
をマスクし初期化セルを読み出し、読み出し可能フラグ
のマスクを解除し初期化セルを保持手段に書き込む処理
ステップとをそなえて構成されたことを特徴としている
（請求項５）。

【００４０】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。 （Ａ）本発明の一実施形態の説明 図１は本発明の非同期転送モード通信装置の原理ブロッ
ク図である。この図１に示すＡＴＭ通信装置（非同期転
送モード通信装置）Ｃ１９０は、ＡＴＭにおける物理レ
イヤとＡＴＭレイヤとの間の信号インターフェースを表
すユートピアインターフェースを用いた非同期転送モー
ド通信装置であって、ユートピアインターフェース信号
を送受信する物理レイヤ側インターフェース装置Ｃ２０
０（ＰＨＹレイヤと表示されたもの）と、ユートピアイ
ンターフェース信号を送受信する非同期転送モードレイ
ヤ側インターフェース装置Ｃ３００（ＡＴＭレイヤと表
示されたもの）とをそなえて構成されている。

【００４１】なお、以下の説明において、物理レイヤ側
インターフェース装置Ｃ２００を、物理レイヤ側Ｃ２０
０又はＰＨＹレイヤＣ２００と略称することがある。ま
た、非同期転送モードレイヤ側インターフェース装置Ｃ
３００を、ＡＴＭレイヤ側インターフェース装置Ｃ３０
０又はＡＴＭレイヤ側Ｃ３００と略称することがある。

【００４２】ここで、物理レイヤ側Ｃ２００は、ＦＩＦ
Ｏ処理部Ｃ１００と、ユートピアインターフェース部
（ＵＴＯＰＩＡ ＩＮＦと表示されたもの）Ｃ１０６と
をそなえて構成されている。このＦＩＦＯ処理部Ｃ１０
０は、ユートピアインターフェースに関する物理レイヤ
データを検出するための初期化セルを保持しうるもので
あって、メモリＣ１０１（保持手段）をそなえるほか、
このメモリＣ１０１の入力側に書き込み側検出用セル生
成手段Ｃ１０２（初期化と表示されたもの）が接続さ
れ、さらに、この書き込み側検出用セル生成手段Ｃ１０
２に、書き込み制御部Ｃ１０３（W_CNTと表示されたも
の）が接続されている。また、メモリＣ１０１の出力側
には、読み出し側検出用セル生成手段Ｃ１０４（初期化
と表示されたもの）が接続され、さらに、この読み出し
側検出用セル生成手段Ｃ１０４には、読み出し制御部Ｃ
１０５（R_CNTと表示されたもの）が接続されている。
そして、これら書き込み制御部Ｃ１０３と読み出し制御
部Ｃ１０５とが協働することにより、切り替え手段とし
て機能している。

【００４３】ここで、書き込み側検出用セル生成手段Ｃ
１０２は、メモリＣ１０１の入力側に接続され、初期化
セルを書き込みうるものであり、読み出し側検出用セル
生成手段Ｃ１０４は、メモリＣ１０１の出力側に接続さ
れ、初期化セルを書き込みうるものである。さらに、切
り替え手段（書き込み制御部Ｃ１０３及び読み出し制御
部Ｃ１０５）は、書き込み側検出用セル生成手段Ｃ１０
２と読み出し側検出用セル生成手段Ｃ１０４とに接続さ
れ、書き込み側検出用セル生成手段Ｃ１０２と読み出し
側検出用セル生成手段Ｃ１０４とのいずれか一方を動作
させるとともに他方を停止させるよう選択的に切り替え
うるものである。

【００４４】すなわち、初期化セルの生成機能は、書き
込み側及び読み出し側の両方に設けられている。また、
これらの生成機能については、両方同時に使用されず、
必要に応じて選択して使用されるようになっており、生
成機能として同等のものが得られるのである。なお、Ａ
ＴＭレイヤに接続される物理レイヤ数が複数の場合（複
数の物理レイヤ信号又は複数の物理レイヤ側インターフ
ェース装置のポート数を意味する）は、物理レイヤ側Ｃ
２００は、その複数の物理レイヤの全てが同一機能を有
するＦＩＦＯ処理部Ｃ１００を設けるようにする。これ
により、物理レイヤ数が複数あっても、各物理レイヤの
それぞれに対して所望のアドレスを割り当てることがで
き、各物理レイヤのそれぞれに検出又は検出処理に必要
なアドレスを割り当てることができる。

【００４５】また、ユートピアインターフェース部Ｃ１
０６は、ＡＴＭレイヤ側Ｃ３００から受信したＲｘＥｎ
ｂに基づき、所定のタイミングでメモリＣ１０１からＡ
ＴＭセルを読み出すとともに、ＲｘＰｒｔｙを付加する
等のフォーマット変換を行なってＲｘＳＯＣとともに、
ＡＴＭレイヤ側Ｃ３００にデータＡＴＭセルを送信する
ものである。

【００４６】これにより、ＦＩＦＯ処理部Ｃ１００にお
いて、初期状態を有する初期化セルが生成され、レベル
及びモード等がそれぞれ、検出されるのである。さら
に、この図１に示す非同期転送モードレイヤインターフ
ェース装置Ｃ３００は、検出回路Ｃ１０８と、ユートピ
ア回路（ＵＴＯＰＩＡ回路）Ｃ１０７と、セレクタ（選
択部）Ｃ１０９とをそなえて構成されている。

【００４７】この検出回路Ｃ１０８は、物理レイヤ側イ
ンターフェース装置Ｃ２００に接続され、ユートピアレ
ベルとユートピアモードとを有する信号から、ユートピ
アインターフェースに関する物理レイヤデータ（ＰＨＹ
レイヤデータ）を検出しこの物理レイヤデータに起因す
るデータと第１のアドレス情報とを出力しうるものであ
る。また、この検出回路Ｃ１０８は、ＡＴＭレイヤ内で
物理レイヤデータ（ユートピア機能）を検出すべく、検
出回路Ｃ１０８全体の動作制御を行なうようになってい
る。

【００４８】また、ユートピア回路Ｃ１０７は、検出回
路Ｃ１０８に接続され、物理レイヤデータに基づき、情
報データを上位レイヤに対して出力するとともに、第２
のアドレス情報を出力しうるものである。そして、セレ
クタＣ１０９は、検出回路Ｃ１０８とユートピア回路Ｃ
１０７とに接続され、第１のアドレス情報と第２のアド
レス情報とを選択的に出力しうるものである。すなわ
ち、物理レイヤ側Ｃ２００へ送信するためのＲｘＥｎｂ
とＲｘＡｄｄｒとは、それぞれ、ユートピア回路Ｃ１０
７、あるいは、検出回路Ｃ１０８の一方から選択されて
出力されるようになっている。

【００４９】図２は本発明の一実施形態に係る検出回路
Ｃ１０８のブロック図である。この図２に示す検出回路
Ｃ１０８は、レベル・モード検出部Ｃ２０２と、物理レ
イヤ数検出部Ｃ２０４と、ビット幅・セル長検出部Ｃ２
０３と、制御部Ｃ２０１との５種類のブロックをそなえ
るほか、５３進カウンタＣ２０５と、クロック出力部Ｃ
２１０とをそなえて構成されている。

【００５０】ここで、レベル・モード検出部Ｃ２０２
は、物理レイヤ側インターフェース装置Ｃ２００に接続
され、物理レイヤデータから少なくともユートピアレベ
ルとユートピアモードとポーリング方法とを検出しうる
ものである。また、物理レイヤ数検出部Ｃ２０４は、物
理レイヤ側インターフェース装置Ｃ２００に接続され、
物理レイヤ側インターフェース装置Ｃ２００が有する接
続ポート数を検出しうるものである。さらに、ビット幅
・セル長検出部Ｃ２０３は、インターフェース信号の少
なくともビット幅とセル長とを検出しうるものである。

【００５１】そして、コントロール部（制御部）Ｃ２０
１は、レベル・モード検出部Ｃ２０２と物理レイヤ数検
出部Ｃ２０４とに接続され、レベル・モード検出部Ｃ２
０２にて検出されたユートピアレベル，ユートピアモー
ド及びポーリング方法に基づくデータ（物理レイヤデー
タ）と、ＡＴＭのセルを受信したことを示す開始信号
と、検出回路Ｃ１０８及びユートピア回路Ｃ１０７を切
り替えうる選択信号（セレクト信号）とを出力しうるも
のである。また、このセレクト信号は、第１のアドレス
情報として機能している。

【００５２】すなわち、物理レイヤデータは、レベル及
びモード、ビット幅及びセル長、物理レイヤの数をユー
トピア回路Ｃ１０７に通知するための信号である。ま
た、開始信号は、ユートピア回路Ｃ１０７の起動又は停
止を指示する信号である。さらに、セレクト信号は、セ
レクタＣ１０９に出力するものであって、セレクタＣ１
０９が物理レイヤ側Ｃ２００へ送信するＲｘＥｎｂ及び
ＲｘＡｄｄｒの信号を、ユートピア回路Ｃ１０７Ｃ１０
８から出力されたものにするか、あるいは、検出回路Ｃ
１０８から出力されたものにするかを選択するために使
用される信号である。

【００５３】加えて、５３進カウンタ（ＣＴＲ５３と表
示されているもの）Ｃ２０５は、５３クロックをカウン
トするものであり、クロック出力部Ｃ２１０は、ＲｘＣ
ｌｋを生成するものであって、例えば発振器である。こ
れにより、コントロール部Ｃ２０１は、レベル・モード
検出部Ｃ２０２，ビット幅・セル長検出部Ｃ２０３及び
物理レイヤ数検出部Ｃ２０４に対して、それぞれ、検査
要求を出力し、各ブロックは、それぞれ、これらの信号
が出力されている間、検査要求されている項目について
検査するのである。

【００５４】具体的には、コントロール部Ｃ２０１は、
レベル・モード検出部Ｃ２０２に対してＣｌａｖ確認要
求を出力する。このＣｌａｖ確認要求は、レベル・モー
ド検出部Ｃ２０２がＲｘＣｌａｖのビット中、何ビット
が'Ｈ'であるかを確認すべきタイミングを知らせるため
の信号である。また、コントロール部Ｃ２０１は、ビッ
ト幅・セル長検出部Ｃ２０３に対して物理レイヤとＡＴ
Ｍレイヤとの間で送受信されるデータのビット幅及びセ
ル長の検査要求を出力する。

【００５５】さらに、コントロール部Ｃ２０１は、物理
レイヤ数検出部Ｃ２０４に対してカウント方法通知信号
を出力する。この通知信号は、物理レイヤ数をカウント
する方法を通知するために出力され、これにより、レベ
ル又はモードの違いにより異なるカウント方法に対応で
きる。また、コントロール部Ｃ２０１は、検出回路Ｃ１
０８外部に出力するための信号（物理レイヤデータ、開
始信号、セレクト信号）を生成する。

【００５６】一方、レベル・モード検出部Ｃ２０２にて
物理レイヤのレベル及びモードが検出され、物理レイヤ
数検出部Ｃ２０４にて物理レイヤの数がカウントされ、
また、５３進カウンタＣ２０５にて、５３クロックがカ
ウントされるのである。ここで、レベル・モード検出部
Ｃ２０２，ビット幅・セル長検出部Ｃ２０３及び物理レ
イヤ数検出部Ｃ２０４のそれぞれは、コントロール部Ｃ
２０１に対して検査結果を出力する。これらの検査結果
は、いずれも、検査要求されている項目についての内容
であって、担当ブロックの検査が終了したときに、コン
トロール部Ｃ２０１に対して通知するために用いられ
る。

【００５７】ここで、この検査結果とともに、この検査
結果と同一タイミングを有する確定信号が、コントロー
ル部Ｃ２０１に通知されるようになっている。また、こ
れら２種類の信号は、いずれもいったん出力されると、
検査要求が解除されるまで出力され続ける。これによ
り、検査結果の有効性が確保されるのである。さらに、
５３進カウンタＣ２０５は、そのカウンタ値を必要とす
るブロックヘに対して通知（転送）する。

【００５８】従って、検出回路Ｃ１０８が、非同期転送
モードセルの受信可／不可を表す状態情報を有するクラ
ブ信号から状態情報と、少なくともユートピアレベル及
びユートピアモードに関する検査結果とを抽出し、ユー
トピアに関する物理レイヤデータを設定するように構成
されたことになる。このように、検出回路Ｃ１０８は、
これら５種類のブロック構成にすることにより，レベル
及びモード、ビット幅及びセル長、物理レイヤ数の検出
を行なうのである。

【００５９】次に、図３は本発明の一実施形態に係るユ
ートピア回路Ｃ１０７のブロック図である。この図３に
示すユートピア回路Ｃ１０７は、パリティチェック部Ｃ
１１０と、パリティ生成付加Ｃ１１１部と、ＲｘＥｎｂ
生成部Ｃ１１２と、ＲｘＣｌａｖチェック部Ｃ１１３
と、ＲｘＡｄｄｒ生成部Ｃ１１４と、ポーリング用生成
部Ｃ１１４ａと、ポート指定用生成部Ｃ１１４ｂと、セ
レクタＣ１１５と、先頭オクテットセル異常監視部Ｃ１
１６と、ポーリング制御情報通知部Ｃ１１７とをそなえ
て構成されている。また、ユートピア回路Ｃ１０７には
ＡＴＭセルを保持するためのセルバッファＣ３０１が接
続されている。

【００６０】ここで、パリティチェック部Ｃ１１０は、
ＲｘＤａｔａ、ＲｘＰｒｔｙとを入力され、データのパ
リティ検査をするものであり、入力データ用として機能
している。そして、先頭オクテットセル異常監視部Ｃ１
１６は、ＲｘＳＯＣを入力され、ＲｘＳＯＣが異常であ
る場合には、ＳＯＣ＿ＥＲＲのフラグを'Ｈ'にし、Ｒｘ
ＳＯＣが異常でない場合には、ＳＯＣ＿ＥＲＲのフラグ
を'Ｌ'にして出力するものである。

【００６１】さらに、パリティ生成付加Ｃ１１１部は、
パリティを生成して、パリティチェック部Ｃ１１０から
出力されたデータに、その生成したパリティを付加し、
そして、ＦＰ、データ（Ｄａｔａ）、イネーブル信号
（ＥＮＢ）とを出力するものである。また、ＲｘＣｌａ
ｖチェック部Ｃ１１３は、物理レイヤ側Ｃ２００から出
力されるＲｘＣｌａｖを受信して、そのＲｘＣｌａｖを
検査して、その結果をＲｘＥｎｂ生成部Ｃ１１２とＲｘ
Ａｄｄｒ生成部Ｃ１１４とに出力するものである。

【００６２】加えて、ＲｘＥｎｂ生成部Ｃ１１２は、パ
リティ生成付加Ｃ１１１部からのデータと、ＲｘＣｌａ
ｖチェック部Ｃ１１３から出力される検査結果と、セル
バッファに保持された信号（ＦＵＬＬ）と、ポーリング
制御情報通知部Ｃ１１７からの制御信号とを入力され、
ＲｘＥｎｂを生成してＲｘＥｎｂをセレクタＣ１０９
（図１参照）に対して出力するものである。

【００６３】また、ポーリング制御情報通知部Ｃ１１７
は、検出回路Ｃ１０８から物理レイヤデータと開始信号
（ＳＴＡＲＴ信号）とを入力され、ポーリング制御情報
をＲｘＥｎｂ生成部Ｃ１１２と、ＲｘＡｄｄｒ生成部Ｃ
１１４とに対して出力するものである。そして、ＲｘＡ
ｄｄｒ生成部Ｃ１１４は、ＲｘＣｌａｖチェック部Ｃ１
１３から出力される検査結果と、ポーリング制御情報通
知部Ｃ１１７から出力される制御信号とを入力され、Ｒ
ｘＡｄｄｒを出力するものであって、ポーリング用のＲ
ｘＡｄｄｒを生成するポーリング用生成部Ｃ１１４ａ
と、ポートを指定するためのＲｘＡｄｄｒを生成するポ
ート指定用生成部Ｃ１１４ｂとを有する。

【００６４】セレクタ（ＳＥＬ）Ｃ１１５は、ポーリン
グ用生成部Ｃ１１４ａからのＲｘＡｄｄｒとポート指定
用生成部Ｃ１１４ｂからのＲｘＡｄｄｒとをＲｘＥｎｂ
生成部Ｃ１１２から出力されるＲｘＥｎｂによって選択
して、第２のアドレス情報として出力するものである。
また、ＡＴＭレイヤのユートピア回路Ｃ１０７は、全て
のユートピア機能に対応する必要があるため、ＡＴＭレ
イヤ側Ｃ２００は、想定される全ての種類の信号を有す
るので、接続される物理レイヤの種類及び物理レイヤの
数によっては不要な信号も受信することがある。この場
合、ユートピア回路Ｃ１０７は、それらの不要な信号を
プルダウンするのである。すなわち、それらの信号の値
を'Ｌ'に固定しておくようにする。

【００６５】また、物理レイヤから出力されるトライ・
ステート信号（データラインの信号）についても、ユー
トピア回路Ｃ１０７は、これをプルダウンする。次に、
検出手順の説明を行なう。本発明のセル処理方法は、非
同期転送モードにおける物理レイヤと非同期転送モード
レイヤとの間の信号インターフェースを表すユートピア
インターフェースを用いた、物理レイヤ側インターフェ
ース装置と非同期転送モードレイヤ側インターフェース
装置との間における、セル処理方法である。

【００６６】まず、物理レイヤ側インターフェース装置
に設けられた初期化セルを保持しうるＦＩＦＯ処理部Ｃ
１００に書き込むべく、書き込み側検出用セル生成手段
Ｃ１０２（入力側書き込み手段）又は読み出し側検出用
セル生成手段Ｃ１０４（出力側書き込み手段）のいずれ
か一方が選択的に切り替えられる（切り替えステッ
プ）。

【００６７】次に、切り替えステップにて選択された書
き込み側検出用セル生成手段Ｃ１０２又は読み出し側検
出用セル生成手段Ｃ１０４のうちの一方が、初期化セル
をメモリＣ１０１に書き込む（セル書き込みステッ
プ）。さらに、書き込み側検出用セル生成手段Ｃ１０２
が選択されたときは非同期転送モード側インターフェー
ス装置Ｃ３００から出力されたクロックの入力を許可し
初期化セルをメモリＣ１０１に書き込むとともに、読み
出し側検出用セル生成手段Ｃ１０４が選択されたときは
メモリＣ１０１に保持された読み出し可能フラグの一部
をマスクし初期化セルを読み出し、読み出し可能フラグ
のマスクを解除し初期化セルをメモリＣ１０１に書き込
むのである（処理ステップ）。

【００６８】以下、具体的に、ＡＴＭレイヤ側Ｃ３００
と物理レイヤ側Ｃ２００とにおけるユートピア機能の自
動検出の流れについて、書き込み手順と検出手順とを説
明する。まず、物理レイヤ側Ｃ２００及びＡＴＭレイヤ
側Ｃ３００においては、いずれも、パワーオン・リセッ
ト（ＸＲＳＴ）が解除された時点に、物理レイヤ側Ｃ２
００内部のＦＩＦＯ処理部Ｃ１００の書き込み側検出用
セル生成手段Ｃ１０２が、メモリＣ１０１の特定アドレ
スに、有効なセルデータを２セル分書き込む。

【００６９】そして、書き込み側検出用セル生成手段Ｃ
１０２は、書き込み制御部Ｃ１０３と読み出し制御部Ｃ
１０５とのそれぞれに対してその情報を入力する。ここ
で、書き込み制御部Ｃ１０３及び読み出し制御部Ｃ１０
５は、いずれも、同一アドレスに、その２セル分のセル
データを書き込む。また、パワーオン・リセットが解除
された後、検出回路Ｃ１０８が有するクロックで１０６
クロック経過してから、ＡＴＭレイヤ側Ｃ３００におい
て、検出回路Ｃ１０８が検出を行なう。なお、このと
き、ユートピア回路Ｃ１０７は停止しており、この停止
は、検出回路Ｃ１０８から出力される開始信号が出力さ
れるまで続けられる。さらに、検出が行なわれている
間、物理レイヤ側Ｃ２００ヘ出力されるＲｘＥｎｂやＲ
ｘＡｄｄｒは、それぞれ、検出回路Ｃ１０８から出力さ
れるセレクト信号によって選択される。

【００７０】ここで、検出回路Ｃ１０８における検出が
終了すると、検出回路Ｃ１０８は、ユートピア回路Ｃ１
０７に対して物理レイヤデータと開始信号とを送信し、
そして、ユートピア回路Ｃ１０７が、これら物理レイヤ
データと開始信号とを受信することによって、ユートピ
ア回路Ｃ１０７は動作を開始する。また、検出回路Ｃ１
０８から出力されるセレクト信号も、ユートピア回路Ｃ
１０７から出力されるＲｘＥｎｂやＲｘＡｄｄｒを選択
するための信号に変換され、変換後は、通常のユートピ
ア動作が行なわれる。すなわち、物理レイヤ側Ｃ２００
のデータが組み立てられて、その組み立てられたデータ
が、上位レイヤ側へ出力されるのである。

【００７１】従って、本発明のセル処理方法は、非同期
転送モードにおける物理レイヤと非同期転送モードレイ
ヤとの間の信号インターフェースを表すユートピアイン
ターフェースを用いた、非同期転送モードレイヤ側イン
ターフェース装置Ｃ３００におけるものであって、ま
ず、物理レイヤ側インターフェース装置Ｃ２００が、ユ
ートピアインターフェースに関する物理レイヤデータを
検出するための初期化セルを書き込む（書き込みステッ
プ）。

【００７２】次に、非同期転送モードレイヤ側インター
フェース装置Ｃ３００が、ユートピアレベルとユートピ
アモードとを有する信号から、ユートピアインターフェ
ースに関する物理レイヤデータを検出する（検出ステッ
プ）。そして、非同期転送モードレイヤ側インターフェ
ース装置Ｃ３００が、検出ステップにて得られた物理レ
イヤデータに基づき、物理レイヤ側インターフェース装
置Ｃ２００にて受信された情報データと第２のアドレス
情報とを上位レイヤに対して出力するのである（受信セ
ル処理ステップ）。

【００７３】次に、検出手順の説明を行なう。パワーオ
ン・リセットが解除された後、５３進カウンタＣ２０５
は、初期値'０'から自走を開始し、そのカウンタ値が'
５２'になるか、あるいは、ＲｘＳＯＣの'Ｈ'が入力さ
れることにより、再ロードする。そして、コントロール
部Ｃ２０１は、５３進カウンタＣ２０５から入力される
カウンタ値により、１０４クロックの間待機する。つま
り、カウンタ値の'５２'が２度入力されるまで待機する
のである。

【００７４】その後、コントロール部Ｃ２０１は、レベ
ル・モード検出部Ｃ２０２に対してレベル・モード検査
要求を送信し、また、物理レイヤ数検出部Ｃ２０４に対
して、Ｃｌａｖ検査要求を送信する。これらのブロック
に送信する理由は、物理レイヤ側Ｃ２００のＦＩＦＯ処
理部Ｃ１００にて書き込み側の初期化を行なう場合、メ
モリＣ１０１に２セル分のデータが蓄積されるためであ
る。

【００７５】さて、Ｃｌａｖ検査要求を受信した物理レ
イヤ数検出部Ｃ２０４は、その受信時に、ＲｘＣｌａｖ
を構成する４ビットのうち、何ビットが'Ｈ'であるかで
あるかを、確定信号とともに、コントロール部Ｃ２０１
に対して検査結果として通知する。そして、コントロー
ル部Ｃ２０１は、物理レイヤ数検出部Ｃ２０４から、そ
の通知を受信すると、物理レイヤ数検出部Ｃ２０４への
Ｃｌａｖ検査要求を解除し、それと同時に、物理レイヤ
数検出部Ｃ２０４からの通知内容から、そのときに、Ｒ
ｘＣｌａｖのうち何ビットが'Ｈ'であるかを知ることが
でき、これにより、コントロール部Ｃ２０１は、ユート
ピア制御モードが何であるかを判断できる。

【００７６】以下、コントロール部Ｃ２０１が、そのユ
ートピア制御モードが何であるかを判断するための動作
について、ＲｘＣｌａｖ［０］の値と、ＲｘＣｌａｖ
［１］〜ＲｘＣｌａｖ［３］の値とに基づいて説明す
る。まず、ＲｘＣｌａｖ［０］のみが'Ｈ'であるもの
は、接続されている物理レイヤ側Ｃ２００のポート数が
１個であることを示している。従って、コントロール部
Ｃ２０１は、ユートピア制御モードがレベル１動作モー
ドと判断できる。なお、コントロール部Ｃ２０１は、レ
ベル、ビット幅及びセル長については判断できない。

【００７７】そのため、次の動作からそれら不明な点が
検出される。まず、コントロール部Ｃ２０１は、ＲｘＥ
ｎｂを'Ｌ'にし、物理レイヤ側Ｃ２００に対してセルの
送信開始を指示し、ＲｘＥｎｂを２つ目のセルを受信す
るまでこの値に固定する。また、物理レイヤ側Ｃ２００
がＲｘＡｄｄｒを必要としないため、コントロール部Ｃ
２０１は、ＲｘＡｄｄｒを全て'１'に固定する。

【００７８】次に、コントロール部Ｃ２０１は、１セル
目のＲｘＳＯＣを受信すると、ビット幅・セル長検出部
Ｃ２０３ヘビット幅・セル長検査要求を送信する。これ
により、ビット幅・セル長検出部Ｃ２０３は、２セル目
のＲｘＳＯＣが入力されるまでの間、ビット幅とセル長
とを検査する。また、２セル目のＲｘＳＯＣが入力され
た後に、コントロール部Ｃ２０１は、ビット幅・セル長
検出部Ｃ２０３からビット幅及びセル長を示す検査結果
が確定信号とともに、送信される。そして、コントロー
ル部Ｃ２０１は、その確定信号を受信した後、ビット幅
・セル長検出部Ｃ２０３に対するビット幅・セル長検査
要求を解除する。

【００７９】また、レベル・モード検出部Ｃ２０２は、
コントロール部Ｃ２０１に対してレベル及びモードを示
す検査結果を確定信号とともに送信する。そして、コン
トロール部Ｃ２０１がそれを受信すると、レベル・モー
ド検出部Ｃ２０２に対するレベル・モード検査要求を解
除する。この時点においては、不明な点は無くなってい
るので、検出は終了し、コントロール部Ｃ２０１は、２
セル目の受信が完了すると、ＲｘＥｎｂを'Ｈ'にし、デ
ータ受信を停止する。

【００８０】また、ＲｘＣｌａｖの第２〜第４ビット
（ＲｘＣｌａｖ［１］〜ＲｘＣｌａｖ［３］）が'Ｈ'で
ある場合には、ＲｘＣｌａｖの'Ｈ'が立っているビット
数が、接続されている物理レイヤ数に相当していること
を示す。これにより、コントロール部Ｃ２０１は、物理
レイヤ側Ｃ２００が複数個（２〜４個）のダイレクトモ
ードと判断できる一方、レベル・ビット幅及びセル長に
ついては判断できない。このため、次の動作によって、
それらの不明な点を検出する。

【００８１】まず、コントロール部Ｃ２０１は、ＲｘＡ
ｄｄｒ［５：０］で'０'を通知し、次のクロックサイク
ルで、ＲｘＡｄｄｒ［５：０］を全て'１'にし、また、
ＲｘＥｎｂを'Ｌ'にし、これにより、接続されている複
数の物理レイヤのうちでアドレス'０'に相当するものか
らのデータ送信を要求する。さらに、コントロール部Ｃ
２０１は、ＲｘＡｄｄｒ［５：０］を全て'１'に固定
し、ＲｘＥｎｂを２セル目が受信されるまで'Ｌ'に固定
する。また、コントロール部Ｃ２０１は、１セル目のＲ
ｘＳＯＣを受信すると、ビット幅・セル長検出部Ｃ２０
３へビット幅・セル長検査要求を送信する。

【００８２】そして、ビット幅・セル長検出部Ｃ２０３
は、２セル目のＲｘＳＯＣが入力されるまで間、ビット
幅とセル長の検査を行なう。また、２セル目のＲｘＳＯ
Ｃが入力された後、コントロール部Ｃ２０１は、ビット
幅・セル長検出部Ｃ２０３からビット幅及びセル長を示
す検査結果が確定信号とともに送信されるので、それを
受信した後、ビット幅・セル長検出部Ｃ２０３へのビッ
ト幅・セル長検査要求を解除する。

【００８３】また、コントロール部Ｃ２０１は、レベル
・モード検出部Ｃ２０２からレベル及びモードを示す検
査結果が確定信号とともに送信され、コントロール部Ｃ
２０１がそれを受信すると、レベル・モード検出部Ｃ２
０２に対するレベル・モード検査要求を解除する。この
時点で検出は終了するので、２セル目の受信が完了する
と、コントロール部Ｃ２０１は、ＲｘＥｎｂを'Ｈ'に
し、データ（ＡＴＭセル）の受信を停止させる。

【００８４】ここで、ＲｘＣｌａｖのうちいずれのビッ
トも'Ｈ'でない場合、この表示は、接続されている物理
レイヤの数が複数であり、また、シングルクラブモード
（１ビットのＲｘＣｌａｖによりポーリングを行なうモ
ード）又はマルチクラブモード（４ビットのＲｘＣｌａ
ｖによりポーリングを行なうモード）のいずれか一方で
あることを示している。

【００８５】なお、この時点では、検査項目の内容のう
ち確定しているものがないので、コントロール部Ｃ２０
１は、全ての内容について次の動作を用いて検出する。
まず、コントロール部Ｃ２０１は、ＲｘＡｄｄｒによ
り、物理レイヤ側Ｃ２００に対して'０'を通知し、その
通知と同時に、レベル・モード検出部Ｃ２０２にＣｌａ
ｖ確認要求を出力する。

【００８６】次のクロックサイクルでＲｘＡｄｄｒによ
り全て'１'を通知し、さらに、次のクロックサイクルに
おいてＲｘＡｄｄｒにより'０'を通知する。この２度目
のクロックサイクル時に、コントロール部Ｃ２０１は、
レベル・モード検出部Ｃ２０２からレベル及びモードを
示す検査結果を確定信号とともに送信される。コントロ
ール部Ｃ２０１は、それを受信すると、レベル・モード
検出部Ｃ２０２へ送信するＣｌａｖ確認要求及びレベル
・モード検査要求を解除する。それと同時に、コントロ
ール部Ｃ２０１は、ＲｘＥｎｂを'Ｌ'に、ＲｘＡｄｄｒ
を全て'１'にする。また、コントロール部Ｃ２０１は、
このＲｘＥｎｂを、２つ目のセルを受信するまでこの値
を維持する。

【００８７】続いて、次のクロックサイクルから、コン
トロール部Ｃ２０１は、各レベル・各モードに合ったポ
ーリング方法を用いてポーリングを開始する。ここで、
最初に物理レイヤ側Ｃ２００に通知したアドレス'０'か
らではなく、その次のアドレスからポーリングを開始す
る。なお、次のアドレスとは、使用されているＲｘＣｌ
ａｖが１ビットなら'１'を意味し、ＲｘＣｌａｖが４ビ
ットなら'４'を意味する。また、このポーリングは、物
理レイヤ数検出部Ｃ２０４がコントロール部Ｃ２０１に
対して続けられる。この時点で物理レイヤ数検出部Ｃ２
０４から送信される物理レイヤ数には、誤差が含まれる
ため、その誤差は物理レイヤデータが作成される段階に
おいて修正される。

【００８８】さて、ＡＴＭレイヤ側Ｃ３００は、コント
ロール部Ｃ２０１がＲｘＥｎｂを'Ｌ'にしたことによっ
て、アドレス'０'に相当する物理レイヤインターフェー
ス装置（図示省略）からセルを受信する。ここで、コン
トロール部Ｃ２０１は、セルの先頭を表すＲｘＳＯＣ
が'Ｈ'となったことを受信すると、ビット幅・セル長検
出部Ｃ２０３に対してビット幅・セル長検査要求を送信
する。

【００８９】これにより、ビット幅・セル長検出部Ｃ２
０３は、２セル目のＲｘＳＯＣが入力されるまでの間、
ビット幅とセル長とを検査する。また、コントロール部
Ｃ２０１は、ビット幅・セル長検査要求と同一タイミン
グにより、物理レイヤ数検出部Ｃ２０４に対して物理レ
イヤ数検査要求及びカウント方法を通知する。そして、
物理レイヤ数検出部Ｃ２０４は、通知された物理レイヤ
数カウント方法に従って、物理レイヤ数のカウントを開
始する。さらに、コントロール部Ｃ２０１は、２セル目
のＲｘＳＯＣが入力された後、ビット幅・セル長検出部
Ｃ２０３からビット幅及びセル長を示す検査結果が確定
信号とともに、送信されるので、それを受信した後、ビ
ット幅・セル長検出部Ｃ２０３に対するビット幅・セル
長検査要求を解除する。

【００９０】この時点で物理レイヤ数以外の検出は終了
するので、コントロール部Ｃ２０１は、２セル目の受信
が完了するとＲｘＥｎｂを'Ｈ'にし、データ（ＡＴＭセ
ル）の受信を停止する。なお、物理レイヤ数のカウント
については、特定の物理レイヤ数以上のときには、１セ
ルを受信する間に、全ての物理レイヤ数をカウントでき
ないことがある。このため、物理レイヤ数検出部Ｃ２０
４は、１度、物理レイヤ数検査要求を受信すると、セル
受信の有無に関わらず、物理レイヤ数をカウントし続
け、物理レイヤ数が確定すると、コントロール部Ｃ２０
１へ物理レイヤ数を通知する。コントロール部Ｃ２０１
は、その通知を受信すると、物理レイヤ数を修正すると
ともに、物理レイヤ数検出部Ｃ２０４に対して物理レイ
ヤ数検査要求を解除する。

【００９１】そして、コントロール部Ｃ２０１は、モー
ド及びレベルを確定するために必要な情報が全て収集す
ると、物理レイヤデータとしてそれらの情報をユートピ
ア回路Ｃ１０７に対して設定情報として出力すると同時
に、開始信号をも出力して、ユートピア回路Ｃ１０７を
起動させる。また、コントロール部Ｃ２０１は、セレク
ト信号を変更し、セレクタＣ２０５に対して、検出回路
Ｃ１０８からユートピア回路Ｃ１０７に選択するように
切り替え命令を出力するのである。

【００９２】以下、上記の物理レイヤ側インターフェー
ス装置Ｃ２００及び非同期転送モードレイヤ側インター
フェース装置Ｃ３００について説明する。図４は本発明
の一実施形態に係る非同期転送モード通信装置のブロッ
ク図である。この図４に示す非同期転送モード通信装置
Ｄ１９０は、非同期転送モードにおける物理レイヤと非
同期転送モードレイヤとの間の信号インターフェースを
表すユートピアインターフェースを用いた、非同期転送
モード通信装置であって、ユートピアインターフェース
信号を送受信する物理レイヤ側インターフェース装置Ｄ
２００と、ユートピアインターフェース信号を送受信す
る非同期転送モードレイヤ側インターフェース装置Ｄ３
００とをそなえて構成されている。

【００９３】そして、物理レイヤ側インターフェース装
置Ｄ２００（ＰＨＹレイヤと表示されたもの）は、ＦＩ
ＦＯ処理部Ｄ１００と、ユートピアインターフェース部
Ｄ１０２（ＵＴＯＰＩＡ ＩＮＦと表示されたもの）と
をそなえて構成されている。さらに、非同期転送モード
レイヤ側インターフェース装置Ｄ３００（ＡＴＭレイヤ
と表示されたもの）は、検出回路Ｄ３０８と、ユートピ
ア回路Ｃ１０７と、セレクタＣ１０９とをそなえて構成
されている。これらのもので上述したものと同一の符号
を有するものは同一のもの又は同様の機能を有するもの
なので、重複した説明を省略する。

【００９４】図５は本発明の一実施形態に係る物理レイ
ヤ側インターフェース装置Ｄ２００のブロック図であ
る。この図５に示す物理レイヤ側インターフェース装置
Ｄ２００は、非同期転送モードにおける物理レイヤと非
同期転送モードレイヤとの間の信号インターフェースを
表すユートピアインターフェースを用いた、物理レイヤ
側インターフェース装置であって、ＦＩＦＯ処理部Ｄ１
０１と、ユートピアインターフェース処理部Ｄ１０２と
をそなえて構成されている。また、この図５に示すＦＩ
ＦＯ処理部Ｄ１０１は、上記のＦＩＦＯ処理部Ｃ１００
に相当する。

【００９５】まず、ＦＩＦＯ処理部Ｄ１０１は、ＲＡＭ
部Ｄ１０３をそなえ、このＲＡＭ部Ｄ１０３の書き込み
側（図５の左側）に、検出用セル生成部Ｄ１０８と、書
き込みカウンタＤ１０４（W_CTRと表示されたもの）
と、書き込みフラグ出力部（W_FLAGと表示されたもの）
Ｄ１０５と、エッジ検出部Ｄ１０６と、書き込み制御部
（Write Controllerと表示されたもの）Ｄ１０７と、選
択部（SELと表示されたもの）Ｄ１１０と、フリップフ
ロップ（ＦＦと表示されたもの）Ｄ１２０ａ，Ｄ１２０
ｂとをそなえて構成されている。

【００９６】また、ＦＩＦＯ処理部Ｄ１０１は、ＲＡＭ
部Ｄ１０３の読み出し側（図５の右側）に、セレクタＤ
１１７と、読み出しカウンタ（R_CTRと表示されたも
の）Ｄ１１１と、検出用セル生成部Ｄ１１５と、読み出
し制御部（Read Controllerと表示されたもの）Ｄ１１
４と、マスク処理部Ｄ１０９と、読み出しフラグ（R_FL
AGと表示されたもの）Ｄ１１２と、エッジ検出部Ｄ１１
３と、セレクタＤ１１８とをそなえて構成されている。

【００９７】これにより、書き込み側で初期状態を設定
するか、あるいは、読み出し側で初期状態を設定するか
が選択され、その選択により、初期状態の設定方法が変
更されるようになっている。そして、ユートピアインタ
ーフェース処理部Ｄ１０２は、ユートピアインターフェ
ース部Ｃ１０６（図１参照）に相当するものである。

【００９８】ＲＡＭ部Ｄ１０３は、ユートピアインター
フェースに関する物理レイヤデータを検出するための初
期化セルを保持しうるものであって、保持手段として機
能しており、また、５セル分の特定のＡＴＭセルを格納
しうるものである。この特定のＡＴＭセルは実用上、ア
イドルセル／アンアサインドセルが使用されている。な
お、この書き込み用の特定セルは、ＡＴＭセルに限定さ
れず、他のセルを用いることもできる。このセルのセル
フォーマットを図７に示す。

【００９９】次に、ＲＡＭ部Ｄ１０３の書き込み側のブ
ロックについて説明する。まず、検出用セル生成部Ｄ１
０８は、ＲＡＭ部Ｄ１０３（保持手段）の入力側に接続
され、初期化セルを書き込みうるものであって、書き込
み側検出用セル生成手段として機能している。また、こ
の検出用セル生成部Ｄ１０８は、書き込み制御部Ｄ１０
７の指示によりパワーオンリセット解除後、ＲＡＭ部Ｄ
１０３に特定のＡＴＭセルを送信するようになってい
る。

【０１００】そして、書き込みカウンタＤ１０４は、書
き込み側に設けられ、書き込みした回数を保持するカウ
ンタであって、バイト数をカウントするバイトカウンタ
（Byte_CTRと表示されたもの）と、セル数をカウントす
るセルカウンタ（Cell_CTRと表示されたもの）とを有す
る。さらに、書き込みフラグ出力部Ｄ１０５は、エッジ
検出部Ｄ１０６からの信号を入力され、書き込み完了フ
ラグ信号を書き込むものである。このエッジ検出部Ｄ１
０６は、読み出し側が２セル読み出したことを認識する
ものである。また、書き込み制御部Ｄ１０７は、検出用
セル生成部Ｄ１０８の書き込みを制御するものであり、
検出状態の動作指示を行なう。

【０１０１】加えて、セレクタＤ１１０は、ＲＡＭ部Ｄ
１０３への検出用ＡＴＭセル書き込み時と通常ＡＴＭセ
ル書き込み時に書き込みクロック（Write CLK）と読み
出しクロック（Read CLK）との選択を行なうものであ
る。フリップフロップ（ＦＦと表示されたもの）Ｄ１２
０ａ，Ｄ１２０ｂは、それぞれ、データを所定のタイミ
ングで保持・出力するものである。このフリップフロッ
プＤ１２０ａには、マスク処理部Ｄ１０９が設けられ、
書き込みフラグ出力部Ｄ１０５からエッジ検出部Ｄ１１
３へ出力される書き込み完了フラグ信号について、マス
ク処理が行なわれるようになっている。

【０１０２】次に、読み出し側で初期状態の設定を行な
うためのブロックについて説明する。まず、セレクタＤ
１１７（SEL1と表示されたもの）は、ＲＡＭ部Ｄ１０３
からのデータと検出用セル生成部Ｄ１１５からのデータ
を読み出し制御部Ｄ１１４からの指示によって選択して
ユートピアインターフェース部Ｄ１０２へ送信するもの
である。

【０１０３】また、読み出しカウンタＤ１１１は、読み
出し側に設けられ、読み出した回数を保持するカウンタ
であって、バイト数をカウントするバイトカウンタ（By
te_CTRと表示されたもの）と、セル数をカウントするセ
ルカウンタ（Cell_CTRと表示されたもの）とを有する。
検出用セル生成部Ｄ１１５は、ＲＡＭ部Ｄ１０３の出力
側に接続され、初期化セルを書き込みうるものであり、
読み出し側検出用セル生成手段として機能している。ま
た、この検出用セル生成部Ｄ１１５は、読み出し制御部
Ｄ１１４の指示によりユートピアインターフェース部Ｄ
１０２へ特定のＡＴＭセルを送信するようになってい
る。ここで、読み出し制御部Ｄ１１４は、初期状態の動
作指示を行なうものである。

【０１０４】さらに、マスク処理部Ｄ１１６は、読み出
しカウンタＤ１１１と読み出しフラグＤ１１２との間に
設けられ、読み出し制御部Ｄ１１４の指示がある間、こ
れらの間で送受信されるデータについてマスク処理を行
ない、読み出しフラグＤ１１２から出力される読み出し
フラグが通知されないようになっている。ここで、読み
出しフラグＤ１１２は、ＲＡＭ部Ｄ１０３のセルの有無
を表す信号を出力するものである。

【０１０５】また、エッジ検出部Ｄ１１３は、エッジを
検出するものであり、セレクタＤ１１８（SEL2と表示さ
れたもの）は、ユートピアインターフェース部Ｄ１０２
へ送信するセルの有無を示す信号を、読み出し制御部Ｄ
１１４からの指示により選択して出力するものである。
すなわち、このセレクタＤ１１８は、読み出しフラグＤ
１１２から出力されるものと、読み出し制御部Ｄ１１４
から出力されるものとのうちのいずれかを選択して出力
するのである。

【０１０６】なお、上記の各ブロックの機能は、いずれ
も、ハードウェア及びソフトウェアにより実現されるよ
うになっている。これらのブロックにより、検出用セル
生成部Ｄ１１５にて、読み出しカウンタＤ１１１からの
読み出し要求に従いアイドルセル／アンアサインドセル
が出力され、マスク処理部Ｄ１１６にて、検出動作信号
が解除されるまでの間、読み出しフラグＤ１１２と読み
出しカウンタＤ１１１との間において送受信される信号
がマスク処理される。

【０１０７】換言すれば、このマスク処理部Ｄ１１６
は、ＲＡＭ部Ｄ１０３に２セルが書き込まれているかの
ように、読み出しカウンタＤ１１１と読み出しフラグＤ
１１２とに対して信号を送受信するのである。また、セ
レクタＤ１１７においては、検出動作信号が出力されて
いる間、ＲＡＭ部Ｄ１０３から出力されるデータの代わ
りに、検出用セル生成部Ｄ１１５から出力されるデータ
が選択され、このデータが、ユートピアインターフェー
ス部Ｄ１０２に対して出力される。さらに、セレクタＤ
１１８においては、検出動作信号が出力されている間、
読み出しフラグＤ１１２から出力されるデータの代わり
に、読み出し制御部Ｄ１１４から出力されるデータが選
択され、ＲＡＭ部Ｄ１０３のセルの有無を表す信号が、
ユートピアインターフェース部Ｄ１０２に対して出力さ
れるのである。

【０１０８】また、書き込み制御部Ｄ１０７と読み出し
制御部Ｄ１１４とは協働して、切り替え手段として機能
している。すなわち、この切り替え手段は、検出用セル
生成部Ｄ１０８（書き込み側検出用セル生成手段）と検
出用セル生成部Ｄ１１５（読み出し側検出用セル生成手
段）とに接続され、検出用セル生成部Ｄ１０８と検出用
セル生成部Ｄ１１５とのいずれか一方を書き込み可能と
させるとともに他方の書き込みを禁止させるよう選択的
に切り替えうるものである。

【０１０９】この切り替え手段による初期化方法は、書
き込み制御部Ｄ１０７と読み出し制御部Ｄ１１４とがそ
れぞれ有する設定用ピンをＯＮ／ＯＦＦすることにより
選択されるようになっている。以下、この切り替えによ
り、各部の初期化の態様について説明する。まず、書き
込み側で初期化する場合、書き込み制御部Ｄ１０７が、
パワーオンリセット解除後、セレクタＤ１１０ヘセレク
ト信号を出力し、読み出しのためのクロックが選択され
る。この選択の理由は、最初にＲＡＭ部Ｄ１０３に書き
込む２セル分のデータをできるだけ速く、１０６クロッ
クがカウントされるまでに書き込まれるようにし、か
つ、ＡＴＭレイヤ側Ｄ３００のタイムスケジュールに合
わせるためである。なお、このタイムスケジュールと
は、そのクロックで動作することを意味する。

【０１１０】また、書き込み制御部Ｄ１０７は、セレク
タＤ１１０ヘセレクト信号を出力すると同時に、書き込
みカウンタＤ１０４，書き込みフラグ出力部Ｄ１０５及
び検出用セル生成部Ｄ１０８へ信号を出力する。これに
より、ＲＡＭ部Ｄ１０３に２セル分のデータが書き込ま
れる。なお、この書き込みの間、外部からの書き込みは
拒否される。

【０１１１】一方、パワーオンリセット解除の直後は、
フレーム同期やセル同期（HEC同期）が必要なため、２
セル分を書き込んでいる程度の時間内においては、有効
なＡＴＭセルの書き込みは生じない。また、書き込み制
御部Ｄ１０７は、書き込みフラグ出力部Ｄ１０５を介し
て、マスク処理部Ｄ１０９への書き込み完了フラグ信号
のうち、上位３セルをマスク処理するよう通知する。こ
こで、ＡＴＭレイヤ側Ｄ３００にて検出が行なわれてい
る間は、ＦＩＦＯ処理部Ｄ１０１のＲＡＭ部Ｄ１０３
に、最初に書き込むべき２セル以外のセルは書き込まれ
ていないことが必要だが、実用上は、何らかのセルが書
き込まれている可能性がある。このため、書き込み制御
部Ｄ１０７は、ＡＴＭレイヤ側Ｄ３００による２セル分
の読み込みが終了するまで、このＲＡＭ部Ｄ１０３にお
ける最初に書き込むべき部分について、その書き込み完
了フラグの残り３セル分をマスク処理する。これによ
り、最初の２セル以外にＲＡＭ部Ｄ１０３への書き込み
があっても、その書き込みは、読み出し側に通知されな
い。

【０１１２】さて、書き込み側の検出用セル生成部Ｄ１
０８が、ＲＡＭ部Ｄ１０３に書き込みを開始してから、
最長１０６クロック（８ビットモード時）で２セルの書
き込みが終了する。そして、その通知は書き込みカウン
タＤ１０４から書き込み制御部Ｄ１０７へ送信され、そ
の時点で、書き込み制御部Ｄ１０７は、セレクタＤ１１
０へのセレクト信号を、書き込みクロックに変更し、同
時に書き込みカウンタＤ１０４，書き込みフラグ出力部
Ｄ１０５及び検出用セル生成部Ｄ１０８のそれぞれに対
する信号出力を解除し、書き込み側を通常の動作へ戻
す。

【０１１３】このとき、データクロックが変更（クロッ
クの乗り替え）されるので、書き込み制御部Ｄ１０７
は、マスク処理部Ｄ１０９へ出力する信号について、２
個のフリップフロップＤ１２０ａ，Ｄ１２０ｂを介し
て、データを保護するようにしている。これにより、非
同期の信号が、所望のクロックで出力されるようにな
り、また、メタステープル状態を回避できる。

【０１１４】次に、ＲＡＭ部Ｄ１０３にて２セルが書き
込まれた後、書き込み制御部Ｄ１０７はエッジ検出部Ｄ
１０６から出力される信号のうち、下位２ビットが示す
読み出し完了フラグ信号を監視する。そして、エッジ検
出部Ｄ１０６が、読み出し側の読み出しフラグＤ１１２
にて２セルが読み出されたことが認識されると、書き込
み制御部Ｄ１０７は、マスク処理部Ｄ１０９へ送信して
いたマスク処理の指示を解除し、ＦＩＦＯ処理部Ｄ１０
１の動作の全てを通常動作に戻す。

【０１１５】一方、読み出し側が初期化する場合、読み
出し制御部Ｄ１１４は、パワーオンリセット解除後、検
出用セル生成部Ｄ１１５，マスク処理部Ｄ１１６，セレ
クタＤ１１７及びセレクタＤ１１８のそれぞれに対して
検出動作信号を出力し、検出用セルを生成する。また、
セレクタＤ１１７及びセレクタＤ１１８は、それぞれ、
ユートピアインターフェース部Ｄ１０２に対して、ＲＡ
Ｍ部Ｄ１０３のセルについての有無を表す信号を擬似的
に生成して送信する。

【０１１６】そして、２セルの読み出しが終了すると、
検出用セル生成部Ｄ１１５は、読み出し制御部Ｄ１１４
へ完了通知を出力し、読み出し制御部Ｄ１１４がそれを
受信すると、検出動作信号を解除し、ＦＩＦＯ処理部Ｄ
１０１の動作を通常動作に戻す。図６は本発明の一実施
形態に係るＡＴＭ側検出回路Ｄ３０８のブロック図であ
る。この図６に示すＡＴＭ側検出回路Ｄ３０８（以下、
検出回路Ｄ３０８と称することがある）は、物理レイヤ
側インターフェース装置Ｄ２００に接続され、物理レイ
ヤデータからレベルとモードとポーリング方法とを検出
しうるレベル・モード検出部Ｄ３０２と、物理レイヤ側
インターフェース装置Ｄ２００に接続され、物理レイヤ
側インターフェース装置Ｄ２００が有する接続ポート数
を検出しうる物理レイヤ数検出部Ｄ３０４と、インター
フェース信号のビット幅とセル長とを検出しうるビット
幅・セル長検出部Ｄ３０３と、レベル・モード検出部Ｄ
３０２と物理レイヤ数検出部Ｄ３０４とに接続され、レ
ベル・モード検出部Ｄ３０２にて検出されたレベル，モ
ード及びポーリング方法に基づくデータ（物理レイヤデ
ータ）と、非同期転送モードのセルを受信したことを示
す開始信号と、検出回路Ｄ３０８及びユートピア回路Ｃ
１０７を切り替えうるセレクト信号とを出力しうるコン
トロール部（制御部）Ｄ３０１と、カウント機能を有す
る５３進カウンタＤ３０５とをそなえて構成されてい
る。

【０１１７】コントロール部Ｄ３０１は、検出開始判断
部Ｄ３０１ａと、物理レイヤ検査要求出力部（ＰＨＹ検
査要求出力部）Ｄ３０１ｂと、Ｃｌａｖ検査要求出力部
Ｄ３０１ｃと、Ｃｌａｖ確認要求出力部Ｄ３０１ｄと、
レベル検査要求出力部Ｄ３０１ｅと、セル長検査要求出
力部Ｄ３０１ｆと、Ｅｎｂ＿Ｇｅｎ部Ｄ３０１ｇと、Ａ
ｄｒ＿Ｇｅｎ部Ｄ３０１ｈと、条件抽出部Ｄ３０１ｉ
と、物理レイヤデータ作成部Ｄ３０１ｊとをそなえて構
成されている。

【０１１８】ここで、検出開始判断部Ｄ３０１ａは、５
３進カウンタＤ３０５を監視し、検出開始のタイミング
を判断するものであり、物理レイヤ検査要求出力部Ｄ３
０１ｂは、物理レイヤ数検査要求（ＰＨＹ数検査要求）
の生成を要求する信号を出力するものであり、また、Ｃ
ｌａｖ検査要求出力部Ｄ３０１ｃは、Ｃｌａｖ検査要求
の生成を要求する信号を出力するものである。

【０１１９】そして、Ｃｌａｖ確認要求出力部Ｄ３０１
ｄは、Ｃｌａｖ確認要求の生成を要求する信号を出力す
るものであり、レベル検査要求出力部Ｄ３０１ｅは、レ
ベル検査要求の生成を要求する信号を出力するものであ
り、さらに、セル長検査要求出力部Ｄ３０１ｆは、セル
長検査要求の生成を要求する信号を出力するものであ
る。

【０１２０】また、Ｅｎｂ＿Ｇｅｎ部Ｄ３０１ｇは、Ｒ
ｘＥｎｂを生成するものであり、Ａｄｒ＿Ｇｅｎ部Ｄ３
０１ｈは、ＲｘＡｄｄｒを生成するものであり、条件抽
出部Ｄ３０１ｉは、コントロール部Ｄ３０１内の動作を
決定する条件を監視し、その動作手法をコントロール部
Ｄ３０１内の各ブロックに通知するものである。そし
て、条件抽出部Ｄ３０１ｉは、Ｃｌａｖ検査結果と確定
信号とを受信し、ＲｘＣｌａｖが'Ｈ'である数を抽出す
るものである。加えて、物理レイヤデータ作成部Ｄ３０
１ｊは、他のブロックからのデータに基づいて物理レイ
ヤデータを生成し、かつ、ユートピア回路Ｃ１０７に対
して動作開始を通知する開始信号や、物理レイヤ側Ｄ２
００に対するＲｘＥｎｂやＲｘＡｄｄｒや、セレクタＣ
１０９に対するセレクト信号を生成するものである。

【０１２１】なお、このセレクト信号により、検出回路
Ｄ３０８から出力されるものとユートピア回路Ｃ１０７
から出力されるものとのいずれかが選択されるについ
て、決定される。次に、図６に示すレベル・モード検出
部Ｄ３０２は、条件抽出部Ｄ３０２ａと、Ｐｔｙ＿Ｃｈ
ｋ部Ｄ３０２ｂと、Ｃｌａｖ＿Ｃｈｋ部Ｄ３０２ｃと、
ＣＴＲ＿Ｃｈｋ部Ｄ３０２ｄと、検出結果作成部Ｄ３０
２ｅとをそなえて構成されている。

【０１２２】ここで、条件抽出部Ｄ３０２ａは、レベル
・モード検査要求に従い条件の抽出・判断を行なうもの
であり、Ｐｔｙ＿Ｃｈｋ部Ｄ３０２ｂは、入力されるＲ
ｘＰｒｔｙ［１］の２クロック間のデータを常に監視
し、２クロック間にてそのデータが'０'か否かを検出結
果作成部Ｄ３０２ｅに対して通知するものであり、Ｃｌ
ａｖ＿Ｃｈｋ部Ｄ３０２ｃは、入力されるＲｘＣｌａｖ
［３：０］の'Ｈ'の数をカウントし、その数を条件抽出
部Ｄ３０２ａと検出結果作成部Ｄ３０２ｅとに常に送信
するものである。

【０１２３】さらに、ＣＴＲ＿Ｃｈｋ部Ｄ３０２ｄは、
５３進カウンタＤ３０５のカウンタ値を常に監視し続
け、そのカウンタ値が既定値（'２５'〜'５０'）の間に
あるときのみ、マーカーを検出結果作成部Ｄ３０２ｅへ
出力するものである。この検出結果作成部Ｄ３０２ｅ
は、レベル・モード検出部Ｄ３０２内の他のブロックか
ら出力されるデータに基づいて、検査結果と確定信号と
を生成するものである。

【０１２４】次に、図６に示すビット幅・セル長検出部
Ｄ３０３は、５３進カウンタＤ３０５より入力されるカ
ウンタ値を監視し、既定値（'１２'，'１３'，'２
５'，'２６'，'５１'，'５２'）ごとにカウントアップ
する検出カウンタ部Ｄ３０３ａと、検出カウンタ部Ｄ３
０３ａから出力される値に基づいて、検査結果と確定信
号とを生成する検出結果作成部Ｄ３０３ｂとをそなえて
構成されている。

【０１２５】さらに、図６に示す物理レイヤ数検出部Ｄ
３０４は、Ｃｌａｖ確認部Ｄ３０４ａと、物理レイヤ数
カウンタ部Ｄ３０４ｂ（ＰＨＹ数カウンタ部と表示され
たもの）と、物理レイヤ数出力部Ｄ３０４ｃと、Ｃｌａ
ｖ＿Ｃｈｋ部Ｄ３０４ｄと、セレクタＤ３０４ｅ（SEL
と表示されたもの）とをそなえて構成されている。ここ
で、Ｃｌａｖ確認部Ｄ３０４ａは、コントロール部Ｄ３
０１からのＣｌａｖ検査要求に従い、Ｃｌａｖ＿Ｃｈｋ
部Ｄ３０４ｄからのデータに基づいて検査結果を生成す
るものであり、物理レイヤ数カウンタ部Ｄ３０４ｂは、
Ｃｌａｖ＿Ｃｈｋ部Ｄ３０４ｄからのデータに基づいて
カウントアップするものであり、また、物理レイヤ数出
力部Ｄ３０４ｃは、物理レイヤ数カウンタ部Ｄ３０４ｂ
のカウンタ値を物理レイヤ数（ポート数）の検査結果と
して出力し、確定信号を生成するものである。

【０１２６】そして、Ｃｌａｖ＿Ｃｈｋ部Ｄ３０４ｄ
は、入力されるＲｘＣｌａｖ［３：０］に基づいてＣｌ
ａｖの状態を出力するものであり、その出力先は、Ｃｌ
ａｖ確認部Ｄ３０４ａ、物理レイヤ数カウンタ部Ｄ３０
４ｂ及び物理レイヤ数出力部Ｄ３０４ｃである。さら
に、セレクタＤ３０４ｅは、物理レイヤ数検査要求をセ
レクト信号とし、Ｃｌａｖ確認部Ｄ３０４ａと物理レイ
ヤ数出力部Ｄ３０４ｃとから出力されるデータのうちの
いずれか一方を検査結果として出力するか否かを選択す
るものである。

【０１２７】次に、図８〜図２７に示すタイムチャート
を用いて、物理レイヤＤ２００側の動作について説明す
る。これらのタイムチャートは、いずれも、同一レベル
かつ同一モードを用いた場合のものである。また、これ
らのタイムチャートには、書き込み側において初期設定
したときのものと、読み出し側において初期設定したと
きのものとの各場合についてのパターンが示されてい
る。

【０１２８】なお、これらのタイムチャート間の相違点
は、次の（２−１）及び（２−２）が挙げられる。 （２−１）パワーオンリセット解除後の１０６クロック
間において、実際にＲＡＭ部Ｄ１０３にアイドルセル／
アンアサインドセルが、書き込み側において書き込まれ
るか、あるいは、読み出し側において書き込まれないか
といった点。

【０１２９】（２−２）書き込み側における初期設定を
選択したときに書き込み側でクロックの変更（クロック
の乗り替え）が生じる点。そして、検出回路Ｄ３０８ヘ
のセル送出に関しては、全く同一タイミングで行なわれ
る。このため、以下のタイムチャートの説明において
は、両方をまとめて行なうこととする。

【０１３０】また、これらのタイムチャートに示す信号
は、次のようになる。すなわち、ＸＲＳＴは、パワーオ
ンリセット信号であり、ＣＬＫはクロックであり、Ｗ＿
ＤＡＴＡは書き込みデータであり、Ｗ＿ＡＤＤＲは書き
込みアドレスであり、Ｗ＿ＥＮは書き込み可能信号であ
る。さらに、ＲｅａｄＣＬＫは読み出しクロックであ
り、Ｒ＿ＡＤＤＲは読み出しアドレスであり、ＲｘＤａ
ｔａは読み出したデータである。また、これらのタイム
チャートにおける信号は、上側が'Ｈ'であり、下側が'
Ｌ'である。

【０１３１】加えて、上述したように、ＲｘＣｌａｖは
セル受信許可信号であって３種類の状態を有するもので
あり、ＲｘＡｄｄｒは受信アドレス信号であり、ＡＴＭ
レイヤインターフェース装置１００のうち所定のものを
ポーリングし選択するためのものである。さらに、Ｒｘ
Ｅｎｂは受信可能を示す信号であり、ＲｘＳＯＣはＡＴ
Ｍセルの先頭オクテットを示す信号である。また、図２
０〜図２７に示す”ＳＥＬＥＣＴ信号”は、セレクト信
号を表す。

【０１３２】そして、これらのタイムチャートには、
〜と付した時点が表示されており、以下の説明におい
てはこれらの時点においての比較も行なう。また、時点
のことを単にのように称することがある。図８は書
き込み側で初期設定を選択したときの物理レイヤ側のタ
イムチャートであり、レベル１及びレベル２のレベル１
動作モード時におけるものである。また、図９は読み出
し側で初期設定を選択したときの物理レイヤ側のタイム
チャートであり、レベル１及びレベル２のレベル１動作
モード時におけるものである。さらに、図１０は書き込
み側で初期設定を選択したときの物理レイヤ側のタイム
チャートであり、レベル３のレベル１動作モード時にお
けるものである。図１１は読み出し側で初期設定を選択
したときの物理レイヤ側のタイムチャートであり、レベ
ル３のレベル１動作モード時におけるものである。

【０１３３】ここで、図８のは、パワーオンリセット
解除後、１０６クロック経過し、検出回路Ｄ３０８が動
作し始める。従って、ＲｘＥｎｂ＝'Ｌ'となるので、物
理レイヤ側は、図８のから、各レベルに応じたセルの
出力を開始する。また、レベルがレベル１又はレベル２
の場合は、図８のから、２セル目の送信が終了すると
同時にＲｘＣｌａｖを'Ｌ'にし、出力する。

【０１３４】なお、図９に示すタイムチャートも図８に
示すものとほぼ同様である。さらに、図１０及び図１１
に示すタイムチャートについても、図８に示すものとほ
ぼ同様であるが、相違点は、図１０の及び図１１の
において、レベル３では１セル目の送信が終了すると同
時にＲｘＣｌａｖが'Ｌ'にされて出力されるところであ
る。

【０１３５】図１２は書き込み側で初期設定を選択した
ときの物理レイヤ側のタイムチャートであり、レベル２
のダイレクトモード時におけるものである。また、図１
３は読み出し側で初期設定を選択したときの物理レイヤ
側のタイムチャートであり、レベル２のダイレクトモー
ド時におけるものである。さらに、図１４は書き込み側
で初期設定を選択したときの物理レイヤ側のタイムチャ
ートであり、レベル３のダイレクトモード時におけるも
のである。図１５は読み出し側で初期設定を選択したと
きの物理レイヤ側のタイムチャートであり、レベル３の
ダイレクトモード時におけるものである。ここで、物理
レイヤ側のアドレスはＲｘＡｄｄｒ＝'０'に相当してい
る。

【０１３６】まず、図１２に示すは、パワーオンリセ
ット解除後、１０６クロックが経過した時点であり、こ
こで、検出回路Ｄ３０８が動作し始めると、ＲｘＡｄｄ
ｒが'１Ｆ'から'０'に変更され、これにより、物理レイ
ヤ側は自分自身のアドレスが通知されたことを認識す
る。続いて、次クロックサイクル（図１２に示す）に
てＲｘＥｎｂ＝'Ｌ'となるので、図１２のから、物理
レイヤ側は各レベルに応じたセルの出力を開始する。ま
た、レベル２のときは、図１２ののように、２セル目
の送信が終了すると同時に、ＲｘＣｌａｖ＝'Ｌ'にされ
て出力される。

【０１３７】なお、図１３に示すタイムチャートも図１
２に示すものとほぼ同様である。さらに、図１４及び図
１５に示すタイムチャートについても、図１３に示すも
のとほぼ同様である。相違点は、図１４の及び図１５
のにおいて、レベル３のダイレクトモードはレベル２
のダイレクトモードと異なり、１セル目の送信が終了す
ると同時にＲｘＣｌａｖが'Ｌ'にされて出力される点で
ある。

【０１３８】図１６は書き込み側で初期設定を選択した
ときの物理レイヤ側のタイムチャートであり、レベル２
のシングルクラブモード及びマルチクラブモード時にお
けるものである。また、図１７は読み出し側で初期設定
を選択したときの物理レイヤ側のタイムチャートであ
り、レベル２のシングルクラブモード及びマルチクラブ
モード時におけるものである。さらに、図１８は書き込
み側で初期設定を選択したときの物理レイヤ側のタイム
チャートであり、レベル３のシングルクラブモード時に
おけるものである。図１９は読み出し側で初期設定を選
択したときの物理レイヤ側のタイムチャートであり、レ
ベル３のシングルクラブモード時におけるものである。
この物理レイヤ側はＲｘＡｄｄｒ＝'０'に相当する。

【０１３９】まず、図１６の，及び図１７の，
と、図１８の，及び図１９の，とのそれぞれに
示す時点において、パワーオンリセット解除後、１０６
クロックが経過し、検出回路Ｄ３０８が動作し始める
と、ＲｘＡｄｄｒにより'０'→'１Ｆ'→'０'→'１Ｆ'の
順にアドレスが通知される。従って、アドレス'０'を有
するこの物理レイヤ側Ｄ２００は、ＲｘＣｌａｖにより
自身の状態を検出回路Ｄ３０８ヘ通知する。

【０１４０】そして、図１６〜図１９に示すＲｘＡｄｄ
ｒが、２度目に'０'になる次のクロック（図１６〜図１
９の各時点）においてＲｘＥｎｂ＝'Ｌ'となる。従っ
て、図１６の、図１７のと、図１８の、図１９の
とから、物理レイヤ側Ｄ２００は、各レベルに応じた
セルの出力（ＲｘＤａｔａ）を開始する。次に、図２０
〜図２７を用いて、検出回路Ｄ３０８について説明す
る。図２０は検出回路Ｄ３０８におけるタイムチャート
であり、レベル１及びレベル２（８ビット）のレベル１
動作モードにおけるものである。これらの図２０〜図２
４に示すタイムチャートは、それぞれ、物理レイヤ側Ｄ
２００が読み出し側における初期設定を選択している場
合のものである。また、これらの図におけるＲｘＣｌａ
ｖは、最初は破線のように、不定である。

【０１４１】図２０のは、パワーオンリセット解除後
１０６クロックが経過した時点であって、検出動作が開
始する。このにて、ＣＴＲ５３＝'３'となっている時
点においてＲｘＣｌａｖが検出され、これにより、レベ
ル１動作モードであることが判明する。さらに、図２０
のにて、ＣＴＲ５３＝'５'となっている時点において
ＲｘＥｎｂ＝'Ｌ'が出力される。また、ＲｘＡｄｄｒ
＝'１Ｆ'に固定されている。

【０１４２】次の１クロック後、検出回路Ｄ３０８は、
物理レイヤからセルが２セル連続で送信される。図２０
のにて、２セル目のＲｘＳＯＣ入力時に、ＲｘＣｌａ
ｖ［０］＝'Ｈ'であり、ＣＴＲ５３＝'５２'であるの
で、ビット幅が８（セル長５３）のレベル１又はレベル
２であることがわかる。そして、図２０のにて、２セ
ルの受信が終了すると、ＲｘＥｎｂ＝'Ｈ'にされ、図２
０のにて、ＳＥＬＥＣＴ信号が'Ｌ'にされ、ユートピ
ア回路Ｃ１０７の信号が選択されるようにセレクタが切
り替えられる。

【０１４３】図２１は検出回路Ｄ３０８におけるタイム
チャートであり、レベル１及びレベル２（１６ビット）
のレベル１動作モードにおけるものである。この図２１
に示すタイムチャートにおいて図２０に示すタイムチャ
ートとの相違点は、図２１のにて、ＲｘＣｌａｖ
［０］＝'Ｈ'で、かつ、ＣＴＲ５３＝'２７'であること
である。従って、レベルがレベル１又はレベル２であ
り、ビット幅が１６ビットであることがわかる。

【０１４４】また、図２１の及びの２時点における
矢印を付したところにおいて、ＲｘＰｒｔｙ［１］が２
クロック連続で監視され、レベル１かレベル２かの判別
が行なわれる。ここで、ＲｘＰｒｔｙ［１］が両方と
も'０'（実線で表したところ）であればレベル２と判断
され、また、ＲｘＰｒｔｙ［１］のいずれか一方でも'
０'でなければレベル１と判別される。なお、他の検出
手順は同一である。

【０１４５】さらに、図２２は検出回路Ｄ３０８におけ
るタイムチャートであり、レベル３のシレベル１動作モ
ード時におけるものである。この図２２に示すタイムチ
ャートが、図２０に示すものと検出内容における相違点
は、図２２のにて、ＲｘＣｌａｖ［０］＝'Ｌ'となっ
ており、レベル３が判断できるという点である。なお、
他の検出手順は同一である。

【０１４６】図２３は検出回路Ｄ３０８におけるタイム
チャートであり、レベル２のダイレクトモード時におけ
るものである。まず、パワーオンリセット解除後１０６
クロック経過すると、検出動作が開始する。ここで、図
２３のにて、ＣＴＲ５３＝'３'におけるＲｘＣｌａｖ
の検出により、物理レイヤ数４個のダイレクトモードで
あることが判定される。また、図２３のにて、ＣＴＲ
５３＝'５'であり、ＲｘＡｄｄｒ＝'０'が出力され、次
のクロック（図２３の）にて、ＲｘＥｎｂ＝'Ｌ'で、
ＲｘＡｄｄｒ＝'１Ｆ'が出力されることにより、１クロ
ック後、アドレス'０'に相当する物理レイヤからセルが
２セル連続で送信される。

【０１４７】そして、図２３のにて、２セル目のＲｘ
ＳＯＣ入力時に、ＲｘＣｌａｖ＝'Ｈ'で、ＣＴＲ５３
＝'５２'であるので、ビット幅８ビット（セル長５３）
のレベル２であることが判断される。また、図２３の
にて、２セルの受信が終了すると、ＲｘＥｎｂ＝'Ｈ'に
され、図２３のにて、セレクト信号が'Ｌ'にされ、ユ
ートピア回路Ｃ１０７の信号が選択されるようにセレク
タ切り替えが行なわれる。

【０１４８】図２４は検出回路Ｄ３０８におけるタイム
チャートであり、レベル３のダイレクトモード時におけ
るものである。この図２４に示すタイムチャートが図２
３に示すそれとの検出内容についての相違点は、図２３
のにて、ＲｘＣｌａｖ［０］＝'Ｌ'なので、レベルが
レベル３であることが検出される点である。なお、他の
検出手順は同一である。

【０１４９】図２５は検出回路Ｄ３０８におけるタイム
チャートであり、レベル２のシングルクラブモード時に
おけるものである。まず、パワーオンリセット解除後１
０６クロック経過し、検出動作が開始する。そして、図
２５のにて、ＣＴＲ５３＝'３'におけるＲｘＣｌａｖ
が検出され、物理レイヤ数が複数のシングルクラブモー
ド又はマルチクラブモードであることが判断される。な
お、物理レイヤが複数とは、複数の物理レイヤ信号又は
複数の物理レイヤ側インターフェース装置のポート数を
意味する。

【０１５０】そのため、図２５のにて、ＣＴＲ５３
＝'５'でかつ、ＲｘＡｄｄｒ＝'０'が出力され、次のク
ロック（図２５の）にて、ＲｘＣｌａｖ［０］のみ
が'Ｈ'であることが検出されることにより、レベル２の
シングルクラブモードであることが判断される。また、
図２５のにて、ＲｘＡｄｄｒは、'０'を出力した
後、'１Ｆ'，'０'，'１Ｆ'の順に出力し、その後ポーリ
ングを開始する。このポーリングは、レベル２のシング
ルクラブモードなので、有効なアドレス間に'１Ｆ'を出
力する形式をとる。さらに、図２５のにて、ＲｘＥｎ
ｂは２度目にＲｘＡｄｄｒ＝'０'を出力し、アドレス'
０'に相当する物理レイヤからのセル受信を開始する。
図２５のにて、２セル目のＲｘＳＯＣ入力時、ＣＴＲ
５３＝'５２'であるので、ビット幅８ビット（セル長５
３）であることが判断され、図２５のにて、２セルの
受信が終了すると、ＲｘＥｎｂ＝'Ｈ'にされる。

【０１５１】また、図２５のにて、物理レイヤ数がｎ
＋１個と知っているので、図２５のにて、セレクタ信
号が'Ｌ'にされ、ユートピア回路Ｃ１０７の信号が選択
されるようにセレクタ切り替えが行なわれる。図２６は
検出回路Ｄ３０８におけるタイムチャートであり、レベ
ル３のシングルクラブモード時におけるものである。こ
の図２６に示すタイムチャートが、図２５に示すそれと
検出内容についての相違点は、図２６のにて、ＲｘＣ
ｌａｖ［０］＝'Ｌ'となっており、これにより、レベル
３であることが検出されるという点である。また、ポー
リングについては、レベル２のシングルクラブモードと
異なり、連続して有効なアドレスを出力する形式をとる
ため、ポーリングを開始した後、図２６のにて、Ｒｘ
Ｃｌａｖ［０］＝'Ｌ'が検出された時点で物理レイヤ数
のカウントが停止される。なお、この場合の物理レイヤ
数はｎ＋１個である。また、他の検出手順は同一であ
る。

【０１５２】図２７は検出回路Ｄ３０８におけるタイム
チャートであり、レベル２のマルチクラブモード時のタ
イムチャートである。まず、パワーオンリセット解除後
１０６クロック経過すると、検出動作が開始する。図２
７のにて、ＣＴＲ５３＝'３'におけるＲｘＣｌａｖが
検出され、物理レイヤ数が複数のシングルクラブモード
又はマルチクラブモードであることが判断される。

【０１５３】そのため、図２７のにて、ＣＴＲ５３
＝'５'でＲｘＡｄｄｒ＝'０'が出力され、次のクロック
サイクル（図２７の）にてＲｘＣｌａｖ［３：０］の
全てが'Ｈ'であることが検出され、これにより、レベル
２のマルチクラブモードであることが判断される。ま
た、ＲｘＡｄｄｒは、'０'を出力した後、'１Ｆ'，'
０'，'１Ｆ'の順に出力し図２７のの後ポーリングを
開始する。そして、ＲｘＥｎｂは２度目にＲｘＡｄｄｒ
＝'０'を出力した次のクロックサイクル（図２７の）
にてＲｘＥｎｂ＝'Ｌ'を出力し、アドレス'０'に相当す
る物理レイヤからのセル受信を開始する。

【０１５４】さらに、図２７のにて、２セル目のＲｘ
ＳＯＣ入力時、ＣＴＲ５３＝'５２'であるので、ビット
幅８ビット（セル長５３）であることが判断される。そ
して、２セルの受信が終了すると、図２７のにて、Ｒ
ｘＥｎｂ＝'Ｈ'にされ、また、図２７のにて、物理レ
イヤ数はｎ＋２個と判断されているので、図２７のに
て、セレクト信号が'Ｌ'にされ、ユートピア回路Ｃ１０
７の信号が選択されるようにセレクタ切り替えが行なわ
れる。

【０１５５】このように、物理レイヤ側Ｄ２００で使用
されるセルのレベル又はモード、又は、同一モードにお
けるビット幅、又は、レベルによるパリティー付加方
法、動作モードによらない共通処理が可能となる。上述
の構成により、検出回路Ｄ３０８における各ブロックの
動作について、図２８〜図３２を参照しながら、詳述す
る。

【０１５６】図２８はコントロール部Ｄ３０１の動作を
説明するためのフローチャートであり、図２９はコント
ロール部Ｄ３０１の判断時のデータを示す図である。ま
ず、図２８に示すステップＳ１において、パワーオンリ
セット解除後、Ｅｎｂ＿Ｇｅｎ部Ｄ３０１ｇはＲｘＥｎ
ｂ＝'Ｈ'を出力し、Ａｄｒ＿Ｇｅｎ部Ｄ３０１ｈはＲｘ
Ａｄｄｒ＝”１Ｆ”を出力し、また、物理レイヤデータ
作成部Ｄ３０１ｊは検出回路選択用のセレクト信号を出
力する。

【０１５７】この状態のまま、ステップＳ２において、
１０６クロックが経過するまで各ブロックは、それぞれ
待機する。この待機時間は検出開始判断部Ｄ３０１ａが
監視し、パワーオンリセット解除後、自走している５３
進カウンタＤ３０５のカウンタ値として、'５２'が２度
入力された時点で１０６クロック経過したと判断する。

【０１５８】また、この監視中は、Ｃｌａｖ検査要求出
力部Ｄ３０１ｃとレベル検査要求出力部Ｄ３０１ｅとに
対しての出力は、'０'で固定され、待機時間終了後はカ
ウンタ値がそのまま出力される。ステップＳ３におい
て、待機時間終了後、カウンタ値が'２'のときに、Ｃｌ
ａｖ検出要求出力部Ｄ３０１ｃはＣｌａｖ検査要求を物
理レイヤ数検出部Ｄ３０４へ通知し、レベル検査要求出
力部Ｄ３０１ｅはレベル・モード検査要求をレベル・モ
ード検出部Ｄ３０２へと通知する。

【０１５９】ステップＳ４において、コントロール部Ｄ
３０１は、物理レイヤ数検出部Ｄ３０４からＣｌａｖ検
査結果が確定信号とともに送信される。そして、ステッ
プＳ５において、確定信号を受信したＣｌａｖ検査要求
出力部Ｄ３０１ｃは、物理レイヤ数検出部Ｄ３０４に対
してＣｌａｖ検査要求を解除し、Ｃｌａｖ検査結果と確
定信号とを受信した条件抽出部Ｄ３０１ｉは、ＲｘＣｌ
ａｖが'Ｈ'である数を認識する。また、Ｃｌａｖ検査要
求出力部Ｄ３０１ｃは、その後の動作を、Ｅｎｂ＿Ｇｅ
ｎ部Ｄ３０１ｇと、Ａｄｒ＿Ｇｅｎ部Ｄ３０１ｈと、物
理レイヤ検査要求出力部Ｄ３０１ｂと、Ｃｌａｖ確認要
求出力部Ｄ３０１ｄと、物理レイヤデータ作成部Ｄ３０
１ｊに対してそれぞれ通知する。

【０１６０】次にステップＳ６において、ＲｘＣｌａｖ
の'Ｈ'の数が０、１及び２以上のそれぞれの場合におけ
る動作を説明する。まず、ＲｘＣｌａｖ＝'Ｈ'の数が１
本の場合、Ｅｎｂ＿Ｇｅｎ部Ｄ３０１ｇはＲｘＥｎｂ
＝'Ｌ'にし、また、ＲｘＡｄｄｒ＝'１Ｆ'にしこの値で
固定する（ステップＳ７）。ここで、物理レイヤ側から
セルが送信され、セルの先頭でＲｘＳＯＣ＝'Ｈ'が入力
される（ステップＳ８）。さらに、ＲｘＳＯＣ＝'Ｈ'を
認識したセル長検査要求出力部Ｄ３０１ｆは、ビット幅
・セル長検出部Ｄ３０３ヘビット幅・セル長検査要求を
出力する（ステップＳ９）。

【０１６１】そして、２セル目のＲｘＳＯＣ＝'Ｈ'が入
力された後（ステップＳ１０）、ビット幅・セル長検出
部Ｄ３０３からビット幅及びセル長検査結果が確定信号
とともに通知される（ステップＳ１１）。この確定信号
を受信したセル長検査要求出力部Ｄ３０１ｆは、ビット
幅・セル長検査要求を解除し（ステップＳ１２）、検査
結果と確定信号とを受信した物理レイヤデータ作成部Ｄ
３０１ｊは、その検査結果を保持しておく。

【０１６２】また、コントロール部Ｄ３０１は、レベル
・モード検出部Ｄ３０２から、レベル・モード検査結果
を確定信号とともに通知されるので（ステップＳ１
３）、その確定信号を受信したレベル検査要求出力部Ｄ
３０１ｅは、レベル・モード検出部Ｄ３０２に対してレ
ベル・モード検査要求を解除し（ステップＳ１４）、ま
た、検査結果と確定信号とを受信した物理レイヤデータ
作成部Ｄ３０１ｊは、その検査結果を保持しておく。

【０１６３】さらに、Ｅｎｂ＿Ｇｅｎ部Ｄ３０１ｇは、
２セル目の受信が終了すると（ステップＳ１５）、Ｒｘ
Ｅｎｂ＝'Ｈ'にし（ステップＳ１６）、物理レイヤデー
タ作成部Ｄ３０１ｊは物理レイヤデータを保持している
検査結果に基づいて物理レイヤデータ（ＰＨＹレイヤデ
ータ）を作成する（ステップＳ１７）。次に、ステップ
Ｓ６において、ＲｘＣｌａｖ＝'Ｈ'の数が２本以上の場
合、Ａｄｒ＿Ｇｅｎ部Ｄ３０１ｈはＲｘＡｄｄｒ＝'０'
を出力し（ステップＳ１８）、次のクロックサイクルで
ＲｘＡｄｄｒ＝'１Ｆ'を出力しこの値で固定するととも
に、Ｅｎｂ＿Ｇｅｎ部Ｄ３０１ｇは、ＲｘＡｄｄｒ＝'
０'が出力された次のクロックサイクルでＲｘＥｎｂ＝'
Ｌ'を出力しこの値で固定する（ステップＳ１９）。

【０１６４】また、ＲｘＳＯＣ＝'Ｈ'が入力された後の
動作は、ＲｘＣｌａｖ＝'Ｈ'の数が１本の場合と同一な
ので、重複した説明を省略する。さらに、ステップＳ６
において、ＲｘＣｌａｖ＝'Ｈ'の数が０本の場合、条件
抽出部Ｄ３０１ｉからの通知を受けたＣｌａｖ確認要求
出力部Ｄ３０１ｄは、レベル・モード検出部Ｄ３０２へ
Ｃｌａｖ確認要求を出力し、また、同時にＡｄｒ＿Ｇｅ
ｎ部Ｄ３０１ｈはＲｘＡｄｄｒ＝'０'を出力し（ステッ
プＳ２０）、次のクロックサイクルで、Ａｄｒ＿Ｇｅｎ
部Ｄ３０１ｈは、ＲｘＡｄｄｒ＝'１Ｆ'を出力する（ス
テップＳ２１）。さらに、ステップＳ２２において、そ
の次のクロックで、Ａｄｒ＿Ｇｅｎ部Ｄ３０１ｈは、Ｒ
ｘＡｄｄｒ＝'０'を出力し、このとき、レベル・モード
検出部Ｄ３０２からはレベル・モード検査結果が確定信
号とともに通知される。

【０１６５】この確認要求を受信したレベル検査要求出
力部Ｄ３０１ｅは、レベル・モード検査要求を解除し
（ステップＳ２３）、物理レイヤデータ作成部Ｄ３０１
ｊは、検査結果と確定信号とを受信し、その検査結果を
保持しておき、Ａｄｒ＿Ｇｅｎ部Ｄ３０１ｈにＲｘＡｄ
ｄｒの生成順序を通知し、物理レイヤ検査要求出力部Ｄ
３０１ｂにカウント方法を通知する。このとき、Ａｄｒ
＿Ｇｅｎ部Ｄ３０１ｈはＲｘＡｄｄｒ＝'１Ｆ'を出力
し、Ｅｎｂ＿Ｇｅｎ部Ｄ３０１ｇはＲｘＥｎｂ＝'Ｌ'を
出力し、ＲｘＥｎｂはこの値を保持する。

【０１６６】ステップＳ２４において、次のクロックサ
イクルから、Ａｄｒ＿Ｇｅｎ部Ｄ３０１ｈは、物理レイ
ヤデータ作成部Ｄ３０１ｊから送信されてきた生成順序
に基づいてポーリングを開始する。この後、物理レイヤ
側からセルが送信され、セルの先頭でＲｘＳＯＣ＝'Ｈ'
が入力される（ステップＳ２５）。ここで、ビット幅・
セル長を検出する流れは、ビット幅・セル長検出フロー
と付されたルートを通りステップＳ２６の処理が行なわ
れ、また、物理レイヤ数を検出する流れは、ＰＨＹ数検
出フローと付されたルートを通りステップＳ３３の処理
が行なわれる。

【０１６７】そして、ＲｘＳＯＣ＝'Ｈ'を認識したセル
長検査要求出力部Ｄ３０１ｆは、ビット幅・セル長検出
部Ｄ３０３ヘビット幅・セル長検査要求を出力する（ス
テップＳ２６）。また、物理レイヤ検査要求出力部Ｄ３
０１ｂは、物理レイヤ数検出部Ｄ３０４へ物理レイヤ数
検査要求及びカウント方法通知信号を出力する（ステッ
プＳ３３）。さらに、２セル目のＲｘＳＯＣ＝'Ｈ'が入
力された後（ステップＳ２７）、ビット幅・セル長検出
部Ｄ３０３からビット幅及びセル長検査結果が確定信号
とともに、送信される（ステップＳ２８）。そして、確
定信号を受信したセル長検査要求出力部Ｄ３０１ｆは、
ビット幅・セル長検出部Ｄ３０３に対して、ビット幅・
セル長検査要求を解除する（ステップＳ２９）。

【０１６８】ここで、物理レイヤデータ作成部Ｄ３０１
ｊは、検査結果と確定信号とを物理レイヤ数検出部Ｄ３
０４から通知され（ステップＳ３４）、その検査結果を
保持しておく。なお、物理レイヤ数検出部Ｄ３０４から
の物理レイヤ数検査結果及び確定信号は物理レイヤの数
が不明なため、いつ送信されるかは判断できない。その
ため、物理レイヤ検査要求出力部Ｄ３０１ｂは、検査結
果及び確定信号が送信されてきたときに、物理レイヤ数
検査要求を解除し（ステップＳ３５）、物理レイヤデー
タ作成部Ｄ３０１ｊは検査結果を保持する。

【０１６９】さて、２セル目の受信が終了すると（ステ
ップＳ３０）、Ｅｎｂ＿Ｇｅｎ部Ｄ３０１ｇはＲｘＥｎ
ｂ＝'Ｈ'にし（ステップＳ３１）、この時点で物理レイ
ヤ数も確定していれば、物理レイヤデータが作成され、
まだであれば、確定するのを待ってから物理レイヤデー
タ（ＰＨＹレイヤデータ）が作成される（ステップＳ３
２）。

【０１７０】ここで、物理レイヤ数については、物理レ
イヤ数検出部Ｄ３０４から送信されてきたデータは、そ
のまま利用されずに、レベル２のシングルクラブモード
又はレベル３のシングルクラブモードであれば物理レイ
ヤ数検査結果に１を加えて物理レイヤ数とし、また、レ
ベル２のマルチクラブモードであれば物理レイヤ数検査
結果に４を加えて物理レイヤ数とする。

【０１７１】以上、３種類の経路を経て作成された物理
レイヤ情報は、ステップＳ３６において、ユートピア回
路Ｃ１０７（ＵＴＯＰＩＡ回路）へ出力され、同時に、
開始信号もユートピア回路Ｃ１０７へ出力される。ま
た、セレクト信号は、ユートピア回路Ｃ１０７の選択に
使用される。このように、ＲｘＣｌａｖ＝'Ｈ'の数が０
本の場合、ＲｘＳＯＣ＝'Ｈ'が入力された後の流れが２
分岐し、左方向の流れにより、ビット幅及びセル長が検
出され、右方向の流れにより、物理レイヤ数が検出され
る。

【０１７２】また、このように、２分岐により、接続さ
れている物理レイヤ数によらず、１セル目を受信してい
るどの段階においても、物理レイヤ数検出部Ｄ３０４ｃ
が送信する結果を判断できる。次に、レベル・モード検
出部Ｄ３０２の動作について、図３０を参照して説明す
る。図３０はレベル・モード検出部Ｄ３０２の動作を説
明するためのフローチャートである。

【０１７３】この図３０に示すステップＳ５０におい
て、パワーオンリセットが解除された後、レベル・モー
ド検出部Ｄ３０２の条件抽出部Ｄ３０２ｉは、コントロ
ール部Ｄ３０１より、レベル・モード検査要求を入力さ
れ（ステップＳ５１）、条件抽出部Ｄ３０２ｉはＲｘＣ
ｌａｖが'Ｈ'の数をＣｌａｖ＿Ｃｈｋ部Ｄ３０２ｃから
のデータに基づいて認識し、検出結果作成部Ｄ３０２ｅ
に通知する。そして、検出結果作成部Ｄ３０２ｅはそれ
に基づいてこの後の検出のフローを分岐させる。

【０１７４】以下、ステップＳ５２において、ＲｘＣｌ
ａｖの'Ｈ'の数による各動作フローを説明する。まず、
ＲｘＣｌａｖ＝'Ｈ'の数が１本の場合は、レベル１動作
モード（シングルＰＨＹモード）と判断され（ステップ
Ｓ５３）、検出結果作成部Ｄ３０２ｅは、ＲｘＳＯＣ
＝'Ｈ'（２セル目のＲｘＳＯＣ）が入力されるまで動作
せず、２セル目のＲｘＳＯＣ＝'Ｈ'が入力されるまで、
ＣＴＲ＿Ｃｈｋ部Ｄ３０２ｄは、５３進カウンタＣＴＲ
５３の値を監視し、ＣＴＲ５３＝'１２'が入力される
と、マーカーを'０'にする（ステップＳ５４）。その
後、ＲｘＳＯＣ＝'Ｈ'が入力されないままで（ステップ
Ｓ５５のＮＯルート）、ＣＴＲ５３＝'２５'が入力され
れば、ＣＴＲ＿Ｃｈｋ部Ｄ３０２ｄは、マーカーを'１'
にする（ステップＳ５６）。

【０１７５】さらに、その後、ＲｘＳＯＣ＝'Ｈ'が入力
されずに（ステップＳ５７のＮＯルート）、ＣＴＲ５３
＝'５１'が入力されれば、ＣＴＲ＿Ｃｈｋ部Ｄ３０２ｄ
は、マーカーを再度'０'にする（ステップＳ５８）。そ
して、その後、数クロックで、ＲｘＳＯＣ＝'Ｈ'が入力
され（ステップＳ５９）、検出結果作成部Ｄ３０２ｅが
動作を開始する。

【０１７６】また、ステップＳ５５及びステップＳ５７
のそれぞれにおいて、'Ｈ'であれば、ＹＥＳルートを通
り、ステップＳ６０以降の処理が行なわれる。次に、ス
テップＳ６０において、ＲｘＣｌａｖ［０］＝'Ｈ'であ
るか否かが検査され、'Ｈ'でなければ、ＮＯルートを通
り、レベル３であることが確定する（ステップＳ６
５）。また、'Ｈ'であれば、ＹＥＳルートを通り、ステ
ップＳ６１において、マーカーが'１'であるか否かが検
査され、'１'でなければ、ＮＯルートを通り、ステップ
Ｓ６６において、レベル１又はレベル２であることが確
定する。

【０１７７】また、ステップＳ６１において、マーカー
が'１'であれば、ＹＥＳルートを通り、ステップＳ６２
において、ＲｘＰｒｔｙ［１］が２クロック間、検査さ
れ、ＲｘＰｒｔｙ［１］の両方ともが、'０'であるか否
かが検査される（ステップＳ６３）。そして、'０'でな
ければ、ＮＯルートを通り、ステップＳ６７において、
レベル１と判断され、'０'ならば、ＹＥＳルートを通
り、ステップＳ６４において、レベル２と判断されるの
である。

【０１７８】次に、ステップＳ５２において、ＲｘＣｌ
ａｖ＝'Ｈ'の数が２本以上の場合は、ダイレクトモード
を示すので（ステップＳ７１）、ＲｘＳＯＣ＝'Ｈ'（２
セル目のＲｘＳＯＣ）が入力されると（ステップＳ７
２）、ステップＳ７３において、ＲｘＣｌａｖ［０］
＝'Ｌ'であれば、ＮＯルートを通り、レベル３であるこ
とが確定し（ステップＳ７５）、また、ＲｘＣｌａｖ
［０］＝'Ｈ'であればレベル２であることが確定する
（ステップＳ７４）。

【０１７９】さらに、ステップＳ５２において、ＲｘＣ
ｌａｖ＝'Ｈ'の数が０本の場合、次にコントロール部Ｄ
３０１からＣｌａｖ確認要求が入力され（ステップＳ７
６）、それを検出結果作成部Ｄ３０２ｅが認識する。そ
して、ステップＳ７７において、Ｃｌａｖ＿Ｃｈｋ部Ｄ
３０２ｃからのデータに基づいて、ＲｘＣｌａｖが'Ｈ'
の数がカウントされ、０本なら０本と付されたルートを
通り、レベル３・シングルクラブモードと確定する（ス
テップＳ７９）。同様に、１本なら１本と付されたルー
トを通り、レベル２のシングルクラブモードと確定し
（ステップＳ７８）、２本以上なら２本と付されたルー
トを通り、レベル３のマルチクラブモードであることが
確定する（ステップＳ８０）。

【０１８０】ステップＳ６８において、上記３種類の経
路を経て検出されたレベル及びモードのデータが検出結
果作成部Ｄ３０２ｅにてレベル・モード検査結果として
コントロール部Ｄ３０１へと通知され、同時に確定信号
も通知される。その後、コントロール部Ｄ３０１からの
物理レイヤ数検査要求（ＰＨＹレイヤ数検査要求）が解
除され、また、Ｃｌａｖ確認要求が出力されている場合
はＣｌａｖ確認要求も解除されるので（ステップＳ６
９）、条件抽出部Ｄ３０１ｉは検出結果作成部Ｄ３０２
ｅへの通知を解除し、これにより、検出結果作成部Ｄ３
０２ｅはレベル・モード検査結果及び確定信号を解除す
る（ステップＳ７０）。

【０１８１】次に、ビット幅・セル長検出部Ｄ３０３の
動作について、図３１を参照して説明する。図３１はビ
ット幅・セル長検出部Ｄ３０３の動作を説明するための
フローチャートである。まず、パワーオンリセット解除
後（ステップＴ１）、ビット幅・セル長検出部Ｄ３０３
は、コントロール部Ｄ３０１からビット幅・セル長検査
要求が入力されると（ステップＴ２）、検出カウンタは
リセット（再ロード）され（ステップＴ３）、カウント
アップが再開される。

【０１８２】そして、５種類のパターンについて、それ
ぞれ、検査される。まず、ビット幅が３２であり、セル
長が１３の場合は、５３進カウンタＤ３０５が１２のと
きに、検出カウンタが'００１'にされ（ステップＴ
４）、ステップＴ５において、５３進カウンタＤ３０５
が'０'であるか否かが検査され、'０'であれば、ＹＥＳ
ルートを通り、ステップＴ１５以降の処理が行なわれ
る。また、'０'でなければ、ＮＯルートを通り、ステッ
プＴ６に進む。

【０１８３】次に、ビット幅が３２であり、セル長が１
４の場合は、ステップＴ６において、５３進カウンタＤ
３０５が１３のときに、検出カウンタが'０１０'にさ
れ、ステップＴ７において、５３進カウンタＤ３０５
が'０'であるか否かが検査され、'０'であれば、ＹＥＳ
ルートを通り、ステップＴ１５以降の処理が行なわれ
る。また、'０'でなければ、ＮＯルートを通り、ステッ
プＴ８に進む。

【０１８４】さらに、ビット幅が１６であり、セル長が
２６の場合は、ステップＴ８において、５３進カウンタ
Ｄ３０５が２５のときに、検出カウンタが'０１１'にさ
れ、ステップＴ９において、５３進カウンタＤ３０５
が'０'であるか否かが検査され、'０'であれば、ＹＥＳ
ルートを通り、ステップＴ１５以降の処理が行なわれ
る。また、'０'でなければ、ＮＯルートを通り、ステッ
プＴ１０に進む。

【０１８５】そして、ビット幅が１６であり、セル長が
２７の場合は、ステップＴ１０において、５３進カウン
タＤ３０５が２６のときに、検出カウンタが'１００'に
され、ステップＴ１１において、５３進カウンタＤ３０
５が'０'であるか否かが検査され、'０'であれば、ＹＥ
Ｓルートを通り、ステップＴ１５以降の処理が行なわれ
る。また、'０'でなければ、ＮＯルートを通り、ステッ
プＴ１２に進む。

【０１８６】同様に、ビット幅が１６であり、セル長が
２７の場合は、ステップＴ１２において、５３進カウン
タＤ３０５が５１のときに、検出カウンタが'１０１'に
され、ステップＴ１３において、５３進カウンタＤ３０
５が'０'であるか否かが検査され、'０'であれば、ＹＥ
Ｓルートを通り、ステップＴ１５以降の処理が行なわれ
る。また、'０'でなければ、ＮＯルートを通り、ステッ
プＴ１４に進む。

【０１８７】そして、ビット幅が８であり、セル長が５
２の場合は、ステップＴ１４において、５３進カウンタ
Ｄ３０５が５２のときに、検出カウンタが'１１０'にさ
れる。ここで、ステップＴ１５において、検査結果作成
部Ｄ３０３ｂは、ビット幅・セル長検査要求を認識した
後、そのカウンタ値が'０'になると、そのときの検出カ
ウンタの値をビット幅及びセル長検査結果として確定信
号とともに、コントロール部Ｄ３０１へと出力する。そ
の後、コントロール部Ｄ３０１からビット幅・セル長検
査要求を解除する通知が出力され（ステップＴ１６）、
ステップＴ１７において、ビット幅・セル長検出部Ｄ３
０３は、コントロール部Ｄ３０１に対して、ビット幅・
セル長検査要求を解除し、ビット幅及びセル長検査結果
及び確定信号を解除する。

【０１８８】続いて、物理レイヤ数検出部Ｄ３０４の動
作を図３２の動作フローに基づいて説明する。図３２は
物理レイヤ数検出部Ｄ３０４の動作を説明するためのフ
ローチャートである。まず、パワーオンリセット解除後
（ステップＲ１）、物理レイヤ数検出部Ｄ３０４は、コ
ントロール部Ｄ３０１からのＣｌａｖ検査要求が入力さ
れ（ステップＲ２）、それを受信したＣｌａｖ確認部Ｄ
３０４ａはＣｌａｖ＿Ｃｈｋ部Ｄ３０４ｄからのＲｘＣ
ｌａｖが'Ｈ'の数を示すデータからＣｌａｖ検査結果を
生成するとともに、物理レイヤ数出力部Ｄ３０４ｃに対
して、コントロール部Ｄ３０１へ確定信号を出力するよ
う要求する（ステップＲ３）。このＣｌａｖ検査結果
は、物理レイヤ数検査要求が出されていないので、セレ
クタＤ３０４ｅにて検査結果として選択され、コントロ
ール部Ｄ３０１へと出力される。

【０１８９】また、確定信号出力を要求された物理レイ
ヤ数出力部Ｄ３０４ｃは、確定信号をコントロール部Ｄ
３０１へと出力する。そして、ステップＲ４において、
コントロール部Ｄ３０１がＣｌａｖ確認要求を解除する
と、Ｃｌａｖ確認部Ｄ３０４ａはＣｌａｖ検査結果の出
力を停止するとともに、物理レイヤ数検出部Ｄ３０４へ
出力していたその要求を解除し、これにより、物理レイ
ヤ数検出部Ｄ３０４は確定信号を解除する。

【０１９０】その後、ステップＲ５において、レベル及
びモードにより物理レイヤ数の検出が必要となった場
合、物理レイヤ数検出部Ｄ３０４は、コントロール部Ｄ
３０１から物理レイヤ数検査要求(ＰＨＹレイヤ数検査
要求)及びカウント方法通知信号を入力される。これら
を受信したＣｌａｖ＿Ｃｈｋ部Ｄ３０４ｄは、物理レイ
ヤ数カウンタ部Ｄ３０４ｂに対して１クロックごとに、
ＲｘＣｌａｖ＝'Ｈ'の数を通知し、物理レイヤ数カウン
タ部Ｄ３０４ｂはその数だけカウントアップする。

【０１９１】また、Ｃｌａｖ＿Ｃｈｋ部Ｄ３０４ｄは、
ステップＲ６において、通知されたカウンタ方法が、レ
ベル２のシングルクラブモードであれば、レベル２・シ
ングルクラブモードと付されたルートを通り、ステップ
Ｒ７において、ＲｘＣｌａｖ＝'Ｈ'であるか否かが検査
される。そして、'Ｈ'でない場合はＮＯルートを通り続
け、'Ｈ'である場合に、ＹＥＳルートを通り、ステップ
Ｒ８にて、カウントアップされる。また、ステップＲ９
において、ＲｘＣｌａｖ＝'Ｌ'にされ、ステップＲ１０
にて、ＲｘＣｌａｖ＝'Ｌ'であるか否かが検査される。

【０１９２】ここで、ＲｘＣｌａｖ＝'Ｌ'でなければ、
ＮＯルートを通り、ステップＲ８以降の処理が行なわ
れ、また、ＲｘＣｌａｖ＝'Ｌ'ならば、ＹＥＳルートを
通り、ステップＲ１１において、カウントが停止され
る。また、ステップＲ６において、２クロック連続でＲ
ｘＣｌａｖ［０］＝'Ｌ'が入力された場合、レベル２の
マルチクラブモードであれば、レベル２・マルチクラブ
モードと付されたルートを通り、ステップＲ１２におい
て、ＲｘＣｌａｖの'Ｈ'の数がカウントされる。ここ
で、その本数が０である間は、０本と付されたルートを
通り続け、また、本数が１〜３のときは、１〜３本と付
されたルートを通り、ステップＲ１６以降の処理が行な
われる。

【０１９３】さらに、本数が４ならば、ステップＲ１３
において、４だけカウントアップされ、そして、ＲｘＣ
ｌａｖ＝'Ｌ'にされ（ステップＲ１４）、ステップＲ１
５において、ＲｘＣｌａｖの全てが'Ｈ'であるか否かが
検査される。ここで、全てが'Ｈ'である場合は、ＹＥＳ
ルートを通り、ステップＲ１３からの処理が行なわれ、
また、そうでなければ、ＮＯルートを通り、ステップＲ
１６において、'Ｈ'の数だけカウントアップされ、ステ
ップＲ１７において、カウントが停止される。

【０１９４】また、ステップＲ６において、ＲｘＣｌａ
ｖ［３：０］のうちのいずれか１本に、２クロック連続
で'Ｌ'が入力された場合、レベル３と付されたルートを
通り、ステップＲ１８において、ＲｘＣｌａｖ＝'Ｈ'で
あるか否かが検査される。そして、'Ｈ'でない場合はＮ
Ｏルートを通り続け、'Ｈ'である場合に、ＹＥＳルート
を通り、ステップＲ１９にて、カウントアップされる。
また、ステップＲ２０において、ＲｘＣｌａｖ＝'Ｌ'で
あるか否かが検査される。ここで、ＲｘＣｌａｖ＝'Ｌ'
でなければ、ＮＯルートを通り、ステップＲ１９以降の
処理が行なわれ、また、ＲｘＣｌａｖ＝'Ｌ'ならば、Ｙ
ＥＳルートを通り、ステップＲ２１において、カウント
が停止される。

【０１９５】そして、レベル３であれば、ＲｘＣｌａｖ
［０］＝'Ｌ'が１クロックでも入力された場合に、物理
レイヤ数検出部Ｄ３０４は、物理レイヤ数のカウントが
終了したことを通知される。そして、ステップＲ２２に
おいて、この通知を受けた物理レイヤ数検出部Ｄ３０４
は、物理レイヤ数カウンタ部Ｄ３０４ｂのカウンタ値を
物理レイヤ数検査結果として出力し、物理レイヤ数の検
査要求がセレクタ部Ｄ３０４ｅに入力されており、この
セレクタ部Ｄ３０４ｅにおいて、出力が選択され、検査
結果としてコントロール部Ｄ３０１へと出力される。ま
た、物理レイヤ数検出部は、検査結果を出力すると同時
に、確定信号をコントロール部Ｄ３０１へと出力する。

【０１９６】この後、ステップＲ２３において、物理レ
イヤ数検査要求が解除される。また、ステップＲ２４に
おいて、セレクタ部Ｄ３０４ｅにおける選択が、Ｃｌａ
ｖ確認部Ｄ３０４ａからのものに変更され、検査結果の
出力は解除され、また、物理レイヤ数検査要求が解除を
認識したＣｌａｖ＿Ｃｈｋ部Ｄ３０４ｄが、物理レイヤ
数検出部Ｄ３０４へ出力していたアラームを解除し、こ
れにより、物理レイヤ数検出部Ｄ３０４は確定信号を解
除するとともに、検査結果の出力をも解除する。

【０１９７】このように、外部からの設定をせずに、Ａ
ＴＭフォーラムで規定されているユートピア仕様の全て
のモード（レベル１，２，３及びシングルクラブモー
ド，ダイレクトモード，マルチモード並びに８ビット，
１６ビット等）に対応でき、ＡＴＭセルデータの通信を
効果的に行なえるようになる。さらに、このように、モ
ード設定がハードウェアで自動検出され、使用者が運用
状態に合わせてモード変更等の設定が不要となり、ま
た、ＡＴＭセルを転送するのに効率的かつ高品質で拡張
性及び汎用性をもたせることができる。

【０１９８】そして、このように、予めレベル、モー
ド、ＵＤＦの有無、ビット幅、パリティ付加方法など全
てのセル情報を認識したうえで、ＡＴＭレイヤ側のユー
トピア回路で個別対応できる。また、このようにして、
外部からの設定をせずに、ＡＴＭフォーラムで規定され
ているユートピア仕様の全てのモードに対応でき、ＡＴ
Ｍセルデータの通信を効果的に行なえ、さらに、ハード
ウェアの規模を縮小できる。

【０１９９】（Ｂ）その他 本発明は上述した実施態様に限定されるものではなく、
本発明の趣旨を逸脱しない範囲で、種々変形して実施す
ることができる。本発明は、ＡＴＭフォーラムで規定さ
れているユートピア仕様において、受信のみならず、送
信に適用することもできる。

【０２００】また、図５において、物理レイヤ側のクロ
ックはPHY(Write)CLKと表され、ＡＴＭレイヤ側のクロ
ックはATM(Read)CLKと表されている。図７，図３５〜図
３７において、Ｂｉｔと表示されているものは、ビット
位置を表す。図８〜図２７において、'Ｘ'は、don't ca
reを表す。図３０〜図３２において、（Ｄ３０１）は、
コントロール部Ｄ３０１を表す。

【０２０１】さらに、本発明は、物理レイヤ側が有する
ＦＩＦＯ処理部Ｃ１００，Ｄ１００のＲＡＭ部Ｄ１０３
における初期動作は、書き込み側が検出用のセル生成を
選択した場合と読み出し側が検出用のセル生成を選択し
た場合とのいずれの場合においても、パワーオン・リセ
ットが解除された後に、上記ＲＡＭ部Ｄ１０３に、検出
用の特定セルが２セル分書き込まれるものではない。す
なわち、本発明において、パワーオン・リセットが解除
された後にＲＡＭ部Ｄ１０３に検出用の特定セルが書き
込まれるのは、書き込み側が選択された場合のみであ
る。

【０２０２】図５において、書き込み側が選択された場
合、ＲＡＭ部Ｄ１０３には、セルは書き込まれず、ＡＴ
Ｍレイヤ側からセル送出の要求があった場合は、検出作
業が終了するまでの間（２セル分読み出されるまでの
間）、検出用セル生成部Ｄ１１５から特定のセルが送出
され、セレクタＤ１１７において、その特定のセルが選
択され、ＡＴＭレイヤ側に送出されるのである。

【０２０３】（Ｃ）付記 （付記１） 非同期転送モードにおける物理レイヤと非
同期転送モードレイヤとの間の信号インターフェースを
表すユートピアインターフェースを用いた、非同期転送
モードレイヤ側インターフェース装置であって、物理レ
イヤ側インターフェース装置に接続され、該物理レイヤ
インターフェース装置から出力されるインターフェース
信号から、該ユートピアインターフェースに関する物理
レイヤデータを抽出しこの物理レイヤデータに起因する
データと第１のアドレス情報とを出力しうる検出回路
と、該検出回路に接続され、該物理レイヤデータに基づ
き、該物理レイヤ側インターフェース装置にて受信され
た情報データを上位レイヤに対して出力するとともに、
第２のアドレス情報を出力しうるユートピア回路と、該
検出回路と該ユートピア回路とに接続され、該第１のア
ドレス情報と該第２のアドレス情報とを選択的に出力し
うる選択部とをそなえて構成されたことを特徴とする、
非同期転送モードレイヤ側インターフェース装置。

【０２０４】（付記２） 該検出回路が、該物理レイヤ
側インターフェース装置に接続され、該物理レイヤデー
タから少なくともユートピアレベルとユートピアモード
とポーリング方法とを検出しうるレベル・モード検出部
と、該物理レイヤ側インターフェース装置に接続され、
該物理レイヤ側インターフェース装置が有する接続ポー
ト数を検出しうる物理レイヤ数検出部と、該インターフ
ェース信号の少なくともビット幅とセル長とを検出しう
るビット幅・セル長検出部と、該レベル・モード検出部
と該物理レイヤ数検出部とに接続され、該レベル・モー
ド検出部にて検出された該ユートピアレベル，該ユート
ピアモード及び該ポーリング方法に基づくデータと、該
非同期転送モードのセルを受信したことを示す開始信号
と、該検出回路及び該ユートピア回路を切り替えうる選
択信号とを出力しうる制御部とをそなえて構成されたこ
とを特徴とする、付記１記載の非同期転送モードレイヤ
側インターフェース装置。

【０２０５】（付記３） 非同期転送モードにおける物
理レイヤと非同期転送モードレイヤとの間の信号インタ
ーフェースを表すユートピアインターフェースを用い
た、物理レイヤ側インターフェース装置であって、該ユ
ートピアインターフェースに関する物理レイヤデータを
検出するための初期化セルを保持しうる保持手段と、該
保持手段の入力側に接続され、該初期化セルを書き込み
うる書き込み側検出用セル生成手段と、該保持手段の出
力側に接続され、該初期化セルを書き込みうる読み出し
側検出用セル生成手段と、該書き込み側検出用セル生成
手段と該読み出し側検出用セル生成手段とに接続され、
該書き込み側検出用セル生成手段と該読み出し側検出用
セル生成手段とのいずれか一方を書き込み可能とさせる
とともに他方の書き込みを禁止させるよう選択的に切り
替えうる切り替え手段とをそなえて構成されたことを特
徴とする、物理レイヤ側インターフェース装置。

【０２０６】（付記４） 非同期転送モードにおける物
理レイヤと非同期転送モードレイヤとの間の信号インタ
ーフェースを表すユートピアインターフェースを用い
た、非同期転送モードレイヤ側インターフェース装置に
おける、セル処理方法であって、物理レイヤ側インター
フェース装置が、該ユートピアインターフェースに関す
る物理レイヤデータを検出するための初期化セルを書き
込む書き込みステップと、該非同期転送モードレイヤ側
インターフェース装置が、ユートピアレベルとユートピ
アモードとを有する信号から、該ユートピアインターフ
ェースに関する物理レイヤデータを検出する検出ステッ
プと、該非同期転送モードレイヤ側インターフェース装
置が、該検出ステップにて得られた該物理レイヤデータ
に基づき、該物理レイヤ側インターフェース装置にて受
信された情報データと第２のアドレス情報とを上位レイ
ヤに対して出力する受信セル処理ステップとをそなえて
構成されたことを特徴とする、セル処理方法。

【０２０７】（付記５） 非同期転送モードにおける物
理レイヤと非同期転送モードレイヤとの間の信号インタ
ーフェースを表すユートピアインターフェースを用い
た、物理レイヤ側インターフェース装置と非同期転送モ
ードレイヤ側インターフェース装置との間における、セ
ル処理方法であって、該物理レイヤ側インターフェース
装置に設けられた初期化セルを保持しうる保持手段に書
き込むべく、入力側書き込み手段又は出力側書き込み手
段のいずれか一方を選択的に切り替える切り替えステッ
プと、該切り替えステップにて選択された書き込み手段
が、該初期化セルを該保持手段に書き込むセル書き込み
ステップと、該入力側書き込み手段が選択されたときは
該非同期転送モード側インターフェース装置から出力さ
れたクロックの入力を許可し該初期化セルを該保持手段
に書き込むとともに、該出力側書き込み手段が選択され
たときは該保持手段に保持された読み出し可能フラグの
一部をマスクし該初期化セルを読み出し、該読み出し可
能フラグのマスクを解除し該初期化セルを該保持手段に
書き込む処理ステップとをそなえて構成されたことを特
徴とする、セル処理方法。

【０２０８】（付記６） 該検出回路が、非同期転送モ
ードセルの受信可／不可を表す状態情報を有するクラブ
信号から該状態情報と、少なくともユートピアレベル及
びユートピアモードに関する検査結果とを抽出し、該ユ
ートピアに関する物理層データを設定するように構成さ
れたことを特徴とする、付記１記載の非同期転送モード
層側インターフェース装置。

【０２０９】（付記７） 非同期転送モードにおける物
理層と非同期転送モード層との間の信号インターフェー
スを表すユートピアインターフェースを用いた、非同期
転送モード通信装置であって、該ユートピアインターフ
ェース信号を送受信する物理層側インターフェース装置
と、該ユートピアインターフェース信号を送受信する非
同期転送モード層側インターフェース装置とをそなえ、
該非同期転送モード層インターフェース装置が、物理レ
イヤ側インターフェース装置に接続され、該物理レイヤ
インターフェース装置から出力されるインターフェース
信号から、該ユートピアインターフェースに関する物理
レイヤデータを抽出しこの物理レイヤデータに起因する
データと第１のアドレス情報とを出力しうる検出回路
と、該検出回路に接続され、該物理レイヤデータに基づ
き、該物理レイヤ側インターフェース装置にて受信され
た情報データを上位レイヤに対して出力するとともに、
第２のアドレス情報を出力しうるユートピア回路と、該
検出回路と該ユートピア回路とに接続され、該第１のア
ドレス情報と該第２のアドレス情報とを選択的に出力し
うる選択部とをそなえ、該物理層側インターフェース装
置が、該ユートピアインターフェースに関する物理レイ
ヤデータを検出するための初期化セルを保持しうる保持
手段と、該保持手段の入力側に接続され、該初期化セル
を書き込みうる書き込み側検出用セル生成手段と、該保
持手段の出力側に接続され、該初期化セルを書き込みう
る読み出し側検出用セル生成手段と、該書き込み側検出
用セル生成手段と該読み出し側検出用セル生成手段とに
接続され、該書き込み側検出用セル生成手段と該読み出
し側検出用セル生成手段とのいずれか一方を書き込み可
能とさせるとともに他方の書き込みを禁止させるよう選
択的に切り替えうる切り替え手段とをそなえて構成され
たことを特徴とする、非同期転送モード通信装置。

【０２１０】

【発明の効果】以上、詳述したように、本発明の非同期
転送モードレイヤ側インターフェース装置によれば、非
同期転送モードにおける物理レイヤと非同期転送モード
レイヤとの間の信号インターフェースを表すユートピア
インターフェースを用いた、非同期転送モードレイヤ側
インターフェース装置であって、物理レイヤ側インター
フェース装置に接続され、物理レイヤインターフェース
装置から出力されるインターフェース信号から、ユート
ピアインターフェースに関する物理レイヤデータを抽出
しこの物理レイヤデータに起因するデータと第１のアド
レス情報とを出力しうる検出回路と、検出回路に接続さ
れ、物理レイヤデータに基づき、物理レイヤ側インター
フェース装置にて受信された情報データを上位レイヤに
対して出力するとともに、第２のアドレス情報を出力し
うるユートピア回路と、検出回路とユートピア回路とに
接続され、第１のアドレス情報と第２のアドレス情報と
を選択的に出力しうる選択部とをそなえて構成されてい
るので、外部からの設定をせずに、ユートピアインター
フェース仕様の全てのモードに対応でき、ＡＴＭセルデ
ータの通信を効果的に行なえる利点がある（請求項
１）。

【０２１１】また、上記検出回路が、物理レイヤ側イン
ターフェース装置に接続され、物理レイヤデータから少
なくともユートピアレベルとユートピアモードとポーリ
ング方法とを検出しうるレベル・モード検出部と、物理
レイヤ側インターフェース装置に接続され、物理レイヤ
側インターフェース装置が有する接続ポート数を検出し
うる物理レイヤ数検出部と、インターフェース信号の少
なくともビット幅とセル長とを検出しうるビット幅・セ
ル長検出部と、レベル・モード検出部と物理レイヤ数検
出部とに接続され、レベル・モード検出部にて検出され
たユートピアレベル，ユートピアモード及びポーリング
方法に基づくデータと、非同期転送モードのセルを受信
したことを示す開始信号と、検出回路及びユートピア回
路を切り替えうる選択信号とを出力しうる制御部とをそ
なえて構成されてもよく、このようにすれば、物理レイ
ヤ側で使用されるセルのレベル又はモード、又は、同一
モードにおけるビット幅、又は、レベルによるパリティ
ー付加方法、動作モードによらない共通処理が可能とな
る利点がある（請求項２）。

【０２１２】さらに、本発明の物理レイヤ側インターフ
ェース装置によれば、非同期転送モードにおける物理レ
イヤと非同期転送モードレイヤとの間の信号インターフ
ェースを表すユートピアインターフェースを用いた、物
理レイヤ側インターフェース装置であって、ユートピア
インターフェースに関する物理レイヤデータを検出する
ための初期化セルを保持しうる保持手段と、保持手段の
入力側に接続され、初期化セルを書き込みうる書き込み
側検出用セル生成手段と、保持手段の出力側に接続さ
れ、初期化セルを書き込みうる読み出し側検出用セル生
成手段と、書き込み側検出用セル生成手段と読み出し側
検出用セル生成手段とに接続され、書き込み側検出用セ
ル生成手段と読み出し側検出用セル生成手段とのいずれ
か一方を書き込み可能とさせるとともに他方の書き込み
を禁止させるよう選択的に切り替えうる切り替え手段と
をそなえて構成されているので、モード設定がハードウ
ェアで自動検出され、使用者が運用状態に合わせて設定
を行なう必要がなくなり、また、ＡＴＭセルを転送する
のに効率的かつ高品質で拡張性及び汎用性をもたせるこ
とができる利点がある（請求項３）。

【０２１３】加えて、本発明のセル処理方法によれば、
非同期転送モードにおける物理レイヤと非同期転送モー
ドレイヤとの間の信号インターフェースを表すユートピ
アインターフェースを用いた、非同期転送モードレイヤ
側インターフェース装置における、セル処理方法であっ
て、物理レイヤ側インターフェース装置が、ユートピア
インターフェースに関する物理レイヤデータを検出する
ための初期化セルを書き込む書き込みステップと、非同
期転送モードレイヤ側インターフェース装置が、ユート
ピアレベルとユートピアモードとを有する信号から、ユ
ートピアインターフェースに関する物理レイヤデータを
検出する検出ステップと、非同期転送モードレイヤ側イ
ンターフェース装置が、検出ステップにて得られた物理
レイヤデータに基づき、物理レイヤ側インターフェース
装置にて受信された情報データと第２のアドレス情報と
を上位レイヤに対して出力する受信セル処理ステップと
をそなえて構成されているので、予め、そのレベル、モ
ード、ＵＤＦの有無、ビット幅、パリティ付加方法など
全てのセル情報を認識した上で、ＡＴＭ側のユートピア
回路で個別対応できる利点がある（請求項４）。

【０２１４】そして、本発明のセル処理方法によれば、
非同期転送モードにおける物理レイヤと非同期転送モー
ドレイヤとの間の信号インターフェースを表すユートピ
アインターフェースを用いた、物理レイヤ側インターフ
ェース装置と非同期転送モードレイヤ側インターフェー
ス装置との間における、セル処理方法であって、物理レ
イヤ側インターフェース装置に設けられた初期化セルを
保持しうる保持手段に書き込むべく、入力側書き込み手
段又は出力側書き込み手段のいずれか一方を選択的に切
り替える切り替えステップと、切り替えステップにて選
択された書き込み手段が、初期化セルを保持手段に書き
込むセル書き込みステップと、入力側書き込み手段が選
択されたときは非同期転送モード側インターフェース装
置から出力されたクロックの入力を許可し初期化セルを
保持手段に書き込むとともに、出力側書き込み手段が選
択されたときは保持手段に保持された読み出し可能フラ
グの一部をマスクし初期化セルを読み出し、読み出し可
能フラグのマスクを解除し初期化セルを保持手段に書き
込む処理ステップとをそなえて構成されているので、や
はり、外部からの設定をせずに、ユートピアインターフ
ェース仕様の全てのモードに対応でき、ＡＴＭセルデー
タの通信を効果的に行なえ、さらに、ハードウェアの規
模を縮小できる利点がある（請求項５）。

【図面の簡単な説明】

【図１】本発明の非同期転送モード通信装置の原理ブロ
ック図である。

【図２】本発明の一実施形態に係る検出回路のブロック
図である。

【図３】本発明の一実施形態に係るユートピア回路のブ
ロック図である。

【図４】本発明の一実施形態に係る非同期転送モード通
信装置のブロック図である。

【図５】本発明の一実施形態に係る物理レイヤ側インタ
ーフェース装置のブロック図である。

【図６】本発明の一実施形態に係るＡＴＭ側検出回路の
ブロック図である。

【図７】セルフォーマットの一例を示す図である。

【図８】書き込み側で初期設定を選択したときの物理レ
イヤ側のタイムチャートである。

【図９】読み出し側で初期設定を選択したときの物理レ
イヤ側のタイムチャートである。

【図１０】書き込み側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。

【図１１】読み出し側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。

【図１２】書き込み側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。

【図１３】読み出し側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。

【図１４】書き込み側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。

【図１５】読み出し側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。

【図１６】書き込み側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。

【図１７】読み出し側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。

【図１８】書き込み側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。

【図１９】読み出し側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。

【図２０】検出回路におけるタイムチャートである。

【図２１】検出回路におけるタイムチャートである。

【図２２】検出回路におけるタイムチャートである。

【図２３】検出回路におけるタイムチャートである。

【図２４】検出回路におけるタイムチャートである。

【図２５】検出回路におけるタイムチャートである。

【図２６】検出回路におけるタイムチャートである。

【図２７】検出回路におけるタイムチャートである。

【図２８】コントロール部の動作を説明するためのフロ
ーチャートである。

【図２９】コントロール部の判断時のデータを示す図で
ある。

【図３０】レベル・モード検出部の動作を説明するため
のフローチャートである。

【図３１】ビット幅・セル長検出部の動作を説明するた
めのフローチャートである。

【図３２】物理レイヤ数検出部の動作を説明するための
フローチャートである。

【図３３】ユートピアインターフェースの概念を説明す
るための図である。

【図３４】レベル１〜３で共通に使用されるセルフォー
マットを示す図である。

【図３５】（ａ）はレベル１〜３で共通に使用されるセ
ルフォーマットを示す図であり、（ｂ）はレベル１〜３
で共通に使用されるセルフォーマットを示す図である。

【図３６】（ａ）はレベル３の８ビットモードにおける
セルフォーマットを示す図であり、（ｂ）はレベル３の
１６ビットモードにおけるセルフォーマットを示す図で
ある。

【図３７】（ａ），（ｂ）は、それぞれ、レベル３独自
の３２ビットモードのセルフォーマットを示す図であ
る。

【図３８】オクテット−レベル処理を示すタイムチャー
トである。

【図３９】セル−レベル処理を示すタイムチャートであ
る。

【図４０】シングルクラブモードにおけるタイムチャー
トである。

【図４１】ダイレクトステイタスモードにおけるブロッ
ク図である。

【図４２】ダイレクトステイタスモードにおけるタイム
チャートである。

【図４３】マルチプレキクストステイタスモードにおけ
るブロック図である。

【図４４】マルチプレキクストステイタスモードにおけ
るタイムチャートである。

【符号の説明】

Ｃ２００，Ｄ２００ 物理層側インターフェース装置 Ｃ３００，Ｄ３００ 非同期転送モード層側インターフ
ェース装置 Ｃ１００，Ｄ１００ ＦＩＦＯ処理部 Ｃ１０１ メモリ Ｃ１０２，Ｃ１０４ 初期化手段 Ｃ１０３ 書き込み制御部 Ｃ１０５ 読み出し制御部 Ｃ１０６ ユートピアインターフェース部 Ｃ１０７ ユートピア回路 Ｃ１０８，Ｄ３０８ 検出回路 Ｃ１０９ セレクタ Ｃ１１０ パリティチェック部 Ｃ１１１ パリティ生成付加部 Ｃ１１２ ＲｘＥｎＢ生成部 Ｃ１１３ ＲｘＣｌａｖチェック部 Ｃ１１４ ＲｘＡｄｄｒ生成部 Ｃ１１４ａ ポーリング用生成部 Ｃ１１４ｂ ポート指定用生成部 Ｃ１１５ セレクタ Ｃ１１６ 先頭オクテットセル異常監視部 Ｃ１１７ ポーリング制御情報通知部 Ｃ１９０，Ｄ１９０ 非同期転送モード通信装置 Ｃ２０５，Ｄ３０５ ５３進カウンタ Ｃ２１０ 発振器 Ｃ３０１ セルバッファ Ｄ１０３ ＲＡＭ部 Ｄ１０４ 書き込みカウンタ Ｄ１０５ 書き込みフラグ出力部 Ｄ３０１ コントロール部 Ｄ３０１ａ 検出開始判断部 Ｄ３０１ｂ 物理レイヤ数検査要求出力部 Ｄ３０１ｃ Ｃｌａｖ検査要求出力部 Ｄ３０１ｄ Ｃｌａｖ確認要求出力部 Ｄ３０１ｅ レベル検査要求出力部 Ｄ３０１ｆ セル長検査要求出力部 Ｄ３０１ｇ ＥｎＢ＿Ｇｅｎ部 Ｄ３０１ｈ Ａｄｒ＿Ｇｅｎ部 Ｄ３０１ｉ 条件抽出部 Ｄ３０１ｊ ＰＨＹデータ作成部 Ｄ３０２ レベル・モード検出部 Ｄ３０２ａ 条件抽出部 Ｄ３０２ｂ Ｐｔｙ＿Ｃｈｋ部 Ｄ３０２ｃ Ｃｌａｖ＿Ｃｈｋ部 Ｄ３０２ｄ ＣＴＲ＿Ｃｈｋ部 Ｄ３０２ｅ 検出結果作成部 Ｄ３０３ ビット幅・セル長検出部 Ｄ３０３ａ 検出カウンタ部 Ｄ３０３ｂ 検出結果作成部 Ｄ３０４ 物理レイヤ数検出部 Ｄ３０４ａ Ｃｌａｖ確認部 Ｄ３０４ｂ 物理レイヤ数カウンタ部 Ｄ３０４ｃ ＰＨＹ数出力部 Ｄ３０４ｄ Ｃｌａｖ＿Ｃｈｋ部 Ｄ３０４ｅ セレクタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 裕樹 大阪市中央区城見二丁目２番53号 富士通 関西中部ネットテック株式会社内 Ｆターム(参考） 5K030 HA10 HB29 JA01 JA06 JL10 KA03 KA11 KA13 KX11 LA08 5K034 FF09 HH23 HH46 MM25 NN02 NN03 SS01

Claims (5)

【特許請求の範囲】
1. 【請求項１】 非同期転送モードにおける物理レイヤと
   非同期転送モードレイヤとの間の信号インターフェース
   を表すユートピアインターフェースを用いた、非同期転
   送モードレイヤ側インターフェース装置であって、 物理レイヤ側インターフェース装置に接続され、該物理
   レイヤインターフェース装置から出力されるインターフ
   ェース信号から、該ユートピアインターフェースに関す
   る物理レイヤデータを抽出しこの物理レイヤデータに起
   因するデータと第１のアドレス情報とを出力しうる検出
   回路と、 該検出回路に接続され、該物理レイヤデータに基づき、
   該物理レイヤ側インターフェース装置にて受信された情
   報データを上位レイヤに対して出力するとともに、第２
   のアドレス情報を出力しうるユートピア回路と、 該検出回路と該ユートピア回路とに接続され、該第１の
   アドレス情報と該第２のアドレス情報とを選択的に出力
   しうる選択部とをそなえて構成されたことを特徴とす
   る、非同期転送モードレイヤ側インターフェース装置。
2. 【請求項２】 該検出回路が、 該物理レイヤ側インターフェース装置に接続され、該物
   理レイヤデータから少なくともユートピアレベルとユー
   トピアモードとポーリング方法とを検出しうるレベル・
   モード検出部と、 該物理レイヤ側インターフェース装置に接続され、該物
   理レイヤ側インターフェース装置が有する接続ポート数
   を検出しうる物理レイヤ数検出部と、 該インターフェース信号の少なくともビット幅とセル長
   とを検出しうるビット幅・セル長検出部と、 該レベル・モード検出部と該物理レイヤ数検出部とに接
   続され、該レベル・モード検出部にて検出された該ユー
   トピアレベル，該ユートピアモード及び該ポーリング方
   法に基づくデータと、該非同期転送モードのセルを受信
   したことを示す開始信号と、該検出回路及び該ユートピ
   ア回路を切り替えうる選択信号とを出力しうる制御部と
   をそなえて構成されたことを特徴とする、請求項１記載
   の非同期転送モードレイヤ側インターフェース装置。
3. 【請求項３】 非同期転送モードにおける物理レイヤと
   非同期転送モードレイヤとの間の信号インターフェース
   を表すユートピアインターフェースを用いた、物理レイ
   ヤ側インターフェース装置であって、 該ユートピアインターフェースに関する物理レイヤデー
   タを検出するための初期化セルを保持しうる保持手段
   と、 該保持手段の入力側に接続され、該初期化セルを書き込
   みうる書き込み側検出用セル生成手段と、 該保持手段の出力側に接続され、該初期化セルを書き込
   みうる読み出し側検出用セル生成手段と、 該書き込み側検出用セル生成手段と該読み出し側検出用
   セル生成手段とに接続され、該書き込み側検出用セル生
   成手段と該読み出し側検出用セル生成手段とのいずれか
   一方を書き込み可能とさせるとともに他方の書き込みを
   禁止させるよう選択的に切り替えうる切り替え手段とを
   そなえて構成されたことを特徴とする、物理レイヤ側イ
   ンターフェース装置。
4. 【請求項４】 非同期転送モードにおける物理レイヤと
   非同期転送モードレイヤとの間の信号インターフェース
   を表すユートピアインターフェースを用いた、非同期転
   送モードレイヤ側インターフェース装置における、セル
   処理方法であって、 物理レイヤ側インターフェース装置が、該ユートピアイ
   ンターフェースに関する物理レイヤデータを検出するた
   めの初期化セルを書き込む書き込みステップと、 該非同期転送モードレイヤ側インターフェース装置が、
   ユートピアレベルとユートピアモードとを有する信号か
   ら、該ユートピアインターフェースに関する物理レイヤ
   データを検出する検出ステップと、 該非同期転送モードレイヤ側インターフェース装置が、
   該検出ステップにて得られた該物理レイヤデータに基づ
   き、該物理レイヤ側インターフェース装置にて受信され
   た情報データと第２のアドレス情報とを上位レイヤに対
   して出力する受信セル処理ステップとをそなえて構成さ
   れたことを特徴とする、セル処理方法。
5. 【請求項５】 非同期転送モードにおける物理レイヤと
   非同期転送モードレイヤとの間の信号インターフェース
   を表すユートピアインターフェースを用いた、物理レイ
   ヤ側インターフェース装置と非同期転送モードレイヤ側
   インターフェース装置との間における、セル処理方法で
   あって、 該物理レイヤ側インターフェース装置に設けられた初期
   化セルを保持しうる保持手段に書き込むべく、入力側書
   き込み手段又は出力側書き込み手段のいずれか一方を選
   択的に切り替える切り替えステップと、 該切り替えステップにて選択された書き込み手段が、該
   初期化セルを該保持手段に書き込むセル書き込みステッ
   プと、 該入力側書き込み手段が選択されたときは該非同期転送
   モード側インターフェース装置から出力されたクロック
   の入力を許可し該初期化セルを該保持手段に書き込むと
   ともに、該出力側書き込み手段が選択されたときは該保
   持手段に保持された読み出し可能フラグの一部をマスク
   し該初期化セルを読み出し、該読み出し可能フラグのマ
   スクを解除し該初期化セルを該保持手段に書き込む処理
   ステップとをそなえて構成されたことを特徴とする、セ
   ル処理方法。