JP2002044084A - 非同期転送モードレイヤ側インターフェース装置,物理レイヤ側インターフェース装置及びセル処理方法 - Google Patents
非同期転送モードレイヤ側インターフェース装置,物理レイヤ側インターフェース装置及びセル処理方法Info
- Publication number
- JP2002044084A JP2002044084A JP2000219115A JP2000219115A JP2002044084A JP 2002044084 A JP2002044084 A JP 2002044084A JP 2000219115 A JP2000219115 A JP 2000219115A JP 2000219115 A JP2000219115 A JP 2000219115A JP 2002044084 A JP2002044084 A JP 2002044084A
- Authority
- JP
- Japan
- Prior art keywords
- physical layer
- cell
- unit
- utopia
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Security & Cryptography (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 ATM技術において、物理レイヤ側で使用さ
れるセルのレベル又はモードや、同一モードにおけるビ
ット幅や、レベルによるパリティー付加方法や、動作モ
ードによらない共通処理が可能となり、予めそのレベ
ル、モード、UDFの有無、ビット幅、パリティ付加方
法などすべてのセル情報を認識したうえで、ATMレイ
ヤ側において個別に対応できるようにする。 【解決手段】 ATM通信装置C190において、物理
レイヤ側C200が、FIFO処理部C100と、ユー
トピアインターフェース部C106とをそなえるととも
に、ATMレイヤ側C300が、検出回路C108と、
ユートピア回路C107と、セレクタC109とをそな
えて構成する。
れるセルのレベル又はモードや、同一モードにおけるビ
ット幅や、レベルによるパリティー付加方法や、動作モ
ードによらない共通処理が可能となり、予めそのレベ
ル、モード、UDFの有無、ビット幅、パリティ付加方
法などすべてのセル情報を認識したうえで、ATMレイ
ヤ側において個別に対応できるようにする。 【解決手段】 ATM通信装置C190において、物理
レイヤ側C200が、FIFO処理部C100と、ユー
トピアインターフェース部C106とをそなえるととも
に、ATMレイヤ側C300が、検出回路C108と、
ユートピア回路C107と、セレクタC109とをそな
えて構成する。
Description
【0001】
【発明の属する技術分野】本発明は、例えば、ATM
(Asynchronous Transfer Mode非同期転送モード)通信
装置におけるATMレイヤ機能と1及び複数の物理レイ
ヤ機能との間の信号フォーマットに関し、特にATMフ
ォーラムで規定されたユートピア(Universal Test & O
perations PHY Interface for ATM)に基づくユートピ
アレベル1,レベル2及びレベル3のポーリング制御用
いて好適な、非同期転送モードレイヤ側インターフェー
ス装置,物理レイヤ側インターフェース装置及びセル処
理方法に関する。
(Asynchronous Transfer Mode非同期転送モード)通信
装置におけるATMレイヤ機能と1及び複数の物理レイ
ヤ機能との間の信号フォーマットに関し、特にATMフ
ォーラムで規定されたユートピア(Universal Test & O
perations PHY Interface for ATM)に基づくユートピ
アレベル1,レベル2及びレベル3のポーリング制御用
いて好適な、非同期転送モードレイヤ側インターフェー
ス装置,物理レイヤ側インターフェース装置及びセル処
理方法に関する。
【0002】
【従来の技術】ATM技術においては、複数の論理に対
応するパケットが、一つのハードウェアに多重化されて
伝送されるようになっている。そして、送信側の上位レ
イヤは、上位レイヤからのメッセージを分割し大きさが
一定の複数のATMセルを生成して送信し、受信側は、
そのATMセルを組み立てて、メッセージが再生される
のである。
応するパケットが、一つのハードウェアに多重化されて
伝送されるようになっている。そして、送信側の上位レ
イヤは、上位レイヤからのメッセージを分割し大きさが
一定の複数のATMセルを生成して送信し、受信側は、
そのATMセルを組み立てて、メッセージが再生される
のである。
【0003】よく知られているように、レイヤ構造は、
上位側から、高位レイヤと、AALレイヤ(Adaptation
AAL layer)と、ATMレイヤと、物理レイヤとを有す
る。ここで、高位レイヤとは、例えばアプリケーション
プログラムをいい、AALレイヤとは、上位レイヤから
のパケットを48バイトの整数倍に分割等するものであ
り、また、ATMレイヤとは、AALレイヤからの48
バイトのペイロードに、5バイトのヘッダ情報を付加し
て、53バイトのATMセルを生成し、ATMセルの伝
送経路等を決めるものである。そして、物理レイヤは、
ATMレイヤからくるATMセルをフレームに組み立て
るものである。
上位側から、高位レイヤと、AALレイヤ(Adaptation
AAL layer)と、ATMレイヤと、物理レイヤとを有す
る。ここで、高位レイヤとは、例えばアプリケーション
プログラムをいい、AALレイヤとは、上位レイヤから
のパケットを48バイトの整数倍に分割等するものであ
り、また、ATMレイヤとは、AALレイヤからの48
バイトのペイロードに、5バイトのヘッダ情報を付加し
て、53バイトのATMセルを生成し、ATMセルの伝
送経路等を決めるものである。そして、物理レイヤは、
ATMレイヤからくるATMセルをフレームに組み立て
るものである。
【0004】このATMモードにおける物理レイヤ(Ph
ysicalレイヤ又は物理レイヤとも称される)とATMレ
イヤとの間の信号インターフェースは、ユートピア(UT
OPIA: Universal Test & Operations PHY Interface fo
r ATM)と呼ばれている。図33はユートピアインター
フェースの概念を説明するための図である。上記ユート
ピアを用いたインターフェース仕様は、この図33に示
すATMレイヤと物理レイヤとの間において、送信信号
TxData,送信制御信号TxControl,受信
信号RxData,受信制御信号RxControlに
ついてのフォーマットとして標準化されている。また、
この電気的なインターフェース仕様は、ATMフォーラ
ムのメンバー企業の間で決定されており、その具体的な
内容は、「Utopia Level 2, v1.0 (af-phy-0039.00
0)」の「Utopia, An ATM-PHYInterface Specificatio
n」等に記載されている。
ysicalレイヤ又は物理レイヤとも称される)とATMレ
イヤとの間の信号インターフェースは、ユートピア(UT
OPIA: Universal Test & Operations PHY Interface fo
r ATM)と呼ばれている。図33はユートピアインター
フェースの概念を説明するための図である。上記ユート
ピアを用いたインターフェース仕様は、この図33に示
すATMレイヤと物理レイヤとの間において、送信信号
TxData,送信制御信号TxControl,受信
信号RxData,受信制御信号RxControlに
ついてのフォーマットとして標準化されている。また、
この電気的なインターフェース仕様は、ATMフォーラ
ムのメンバー企業の間で決定されており、その具体的な
内容は、「Utopia Level 2, v1.0 (af-phy-0039.00
0)」の「Utopia, An ATM-PHYInterface Specificatio
n」等に記載されている。
【0005】現在のところ、ATM方式におけるユート
ピアは,一種類のみならず、用途に応じて複数のユート
ピアレベル(ユートピアレベル1〜3のこと。以下、ユ
ートピアレベルを単にレベルと称することがある)と、
複数のポーリング(Polling)方法とが使い分けられて
いる。ここで、レベル1〜3は、物理レイヤとATMレ
イヤとの間におけるセルの送受信についての方式を表
し、ポーリング方法とは、制御に関する方法である。
ピアは,一種類のみならず、用途に応じて複数のユート
ピアレベル(ユートピアレベル1〜3のこと。以下、ユ
ートピアレベルを単にレベルと称することがある)と、
複数のポーリング(Polling)方法とが使い分けられて
いる。ここで、レベル1〜3は、物理レイヤとATMレ
イヤとの間におけるセルの送受信についての方式を表
し、ポーリング方法とは、制御に関する方法である。
【0006】レベル1とは、シングルポイント接続用イ
ンターフェース装置に関するものであって、送受信用の
主信号と制御信号とが、ともに、1対1で接続できるイ
ンターフェースが使用されている。また、レベル2と
は、複数のインターフェース装置により構成されたマル
チポイント接続用インターフェース装置に関するもので
あって、各インターフェース装置の主信号が、共通バス
を介して接続するとともに、複数のインターフェース装
置の制御信号が個別に接されるインターフェースが使用
される。
ンターフェース装置に関するものであって、送受信用の
主信号と制御信号とが、ともに、1対1で接続できるイ
ンターフェースが使用されている。また、レベル2と
は、複数のインターフェース装置により構成されたマル
チポイント接続用インターフェース装置に関するもので
あって、各インターフェース装置の主信号が、共通バス
を介して接続するとともに、複数のインターフェース装
置の制御信号が個別に接されるインターフェースが使用
される。
【0007】一方、ポーリング方法は、オクテットレベ
ル/セルレベル、シングルクラブモード/ダイレクトス
テータスモード/マルチステータスモード、8ビット/
16ビット/32ビットと数多くの設定モードがあり、
この設定モードは、ユートピアモード(以下、単に、モ
ードと称することがある)と呼ばれている。そして、こ
れらのどれが使用されるかについては、現在のところ、
物理レイヤ側又はATM側が扱っているレベル及びモー
ドに依存している。
ル/セルレベル、シングルクラブモード/ダイレクトス
テータスモード/マルチステータスモード、8ビット/
16ビット/32ビットと数多くの設定モードがあり、
この設定モードは、ユートピアモード(以下、単に、モ
ードと称することがある)と呼ばれている。そして、こ
れらのどれが使用されるかについては、現在のところ、
物理レイヤ側又はATM側が扱っているレベル及びモー
ドに依存している。
【0008】以下、図34〜図44を用いてユートピア
について説明する。図34はATM通信装置(非同期転
送モード通信装置)のブロック図である。この図34に
示すATM通信装置99は、物理レイヤインターフェー
ス装置110と、ATMレイヤインターフェース装置1
00とを有する。ここで、物理レイヤインターフェース
装置110は、ATM網80に接続され、非同期転送モ
ードレイヤインターフェース装置100に対して、受信
信号群(RxData,RxPrty,RxSOC,R
xClav)を、出力するものである。この物理レイヤ
インターフェース装置110は、ファーストイン・ファ
ーストアウト処理部(以下、FIFO処理部と称するこ
とがある)A301と、ユートピアインターフェース処
理ブロックA305とを有する。
について説明する。図34はATM通信装置(非同期転
送モード通信装置)のブロック図である。この図34に
示すATM通信装置99は、物理レイヤインターフェー
ス装置110と、ATMレイヤインターフェース装置1
00とを有する。ここで、物理レイヤインターフェース
装置110は、ATM網80に接続され、非同期転送モ
ードレイヤインターフェース装置100に対して、受信
信号群(RxData,RxPrty,RxSOC,R
xClav)を、出力するものである。この物理レイヤ
インターフェース装置110は、ファーストイン・ファ
ーストアウト処理部(以下、FIFO処理部と称するこ
とがある)A301と、ユートピアインターフェース処
理ブロックA305とを有する。
【0009】なお、RxData(Reception Data)
は、情報データであり、RxPrty(Reception Pari
ty)は、情報データに付加されたパリティビットであ
る。そして、RxSOC(Reception Start Of Cell)
は、ATMセルの先頭オクテット(ヘッダH1)を示す
信号である。さらに、RxClav(Reception Cell A
vailable)は、セル受信許可(Cell Reception allowan
ce)信号であり、アクティブハイの3状態信号である。
また、図示省略しているが、RxClkは、物理レイヤ
インターフェース装置110からATMレイヤインター
フェース装置100に対してクロックサイクルの受信ク
ロックを示している。
は、情報データであり、RxPrty(Reception Pari
ty)は、情報データに付加されたパリティビットであ
る。そして、RxSOC(Reception Start Of Cell)
は、ATMセルの先頭オクテット(ヘッダH1)を示す
信号である。さらに、RxClav(Reception Cell A
vailable)は、セル受信許可(Cell Reception allowan
ce)信号であり、アクティブハイの3状態信号である。
また、図示省略しているが、RxClkは、物理レイヤ
インターフェース装置110からATMレイヤインター
フェース装置100に対してクロックサイクルの受信ク
ロックを示している。
【0010】一方、ATMレイヤインターフェース装置
100は、物理レイヤインターフェース装置110に対
して、受信信号群(RxEnb,RxAddr)を出力
するものである。このRxEnb(Reception Enable)
は、受信可能を示す信号である。RxAddr(Recept
ion Address)は、受信アドレス信号(物理レイヤ側ポ
ート番号)を示しており、ATMレイヤインターフェー
ス装置100のうち所定のものをポーリングし選択(Se
lection)を行うためのものであって、5ビットデータ
である。
100は、物理レイヤインターフェース装置110に対
して、受信信号群(RxEnb,RxAddr)を出力
するものである。このRxEnb(Reception Enable)
は、受信可能を示す信号である。RxAddr(Recept
ion Address)は、受信アドレス信号(物理レイヤ側ポ
ート番号)を示しており、ATMレイヤインターフェー
ス装置100のうち所定のものをポーリングし選択(Se
lection)を行うためのものであって、5ビットデータ
である。
【0011】これにより、ポーリングは、次のように行
なわれる。まず、物理レイヤインターフェース装置11
0が、データセルであるATMセルを受信すると、FI
FO処理部A301内のメモリA302にATMセルが
書き込み制御部(W_CNTと表示されたもの)A303の
制御により書き込まれ、書き込み完了後に読み出し制御
部(R_CNTと表示されたもの)A304、ユートピアイ
ンターフェース部A305からATMレイヤインターフ
ェース装置100のユートピア回路(UTOPIA回路
と表示されたもの)A306にRxClavを'H'(書
き込みデータ有り)で送信する。
なわれる。まず、物理レイヤインターフェース装置11
0が、データセルであるATMセルを受信すると、FI
FO処理部A301内のメモリA302にATMセルが
書き込み制御部(W_CNTと表示されたもの)A303の
制御により書き込まれ、書き込み完了後に読み出し制御
部(R_CNTと表示されたもの)A304、ユートピアイ
ンターフェース部A305からATMレイヤインターフ
ェース装置100のユートピア回路(UTOPIA回路
と表示されたもの)A306にRxClavを'H'(書
き込みデータ有り)で送信する。
【0012】次に、ATMレイヤインターフェース装置
100のユートピア回路A306はRxClav='H'
を受信すると、物理レイヤインターフェース装置110
のユートピアインターフェース部A305にRxEnb
='L'(Active)と、物理レイヤインターフェース装置
110のポートを複数個有する場合には、RxEnbと
ともに、RxAddr(物理レイヤ側ポート番号)を送
信する。
100のユートピア回路A306はRxClav='H'
を受信すると、物理レイヤインターフェース装置110
のユートピアインターフェース部A305にRxEnb
='L'(Active)と、物理レイヤインターフェース装置
110のポートを複数個有する場合には、RxEnbと
ともに、RxAddr(物理レイヤ側ポート番号)を送
信する。
【0013】そして、物理レイヤインターフェース装置
110のユートピアインターフェース部A305は、A
TMレイヤインターフェース装置100から受信したR
xEnb(複数の物理レイヤ側ポートが存在する場合は
RxEnb及びRxAddr)に基づき、読み出し制御
部A304で制御される所定のタイミングで同メモリA
302からATMセルを読み出す。また、ユートピアイ
ンターフェース部A305は、RxPrtyの付加等の
フォーマット変換を行ない、RxSOC(セル先頭を示
すフレームタイミング)とともに、ATMレイヤインタ
ーフェース装置100にATMセルを送信する。
110のユートピアインターフェース部A305は、A
TMレイヤインターフェース装置100から受信したR
xEnb(複数の物理レイヤ側ポートが存在する場合は
RxEnb及びRxAddr)に基づき、読み出し制御
部A304で制御される所定のタイミングで同メモリA
302からATMセルを読み出す。また、ユートピアイ
ンターフェース部A305は、RxPrtyの付加等の
フォーマット変換を行ない、RxSOC(セル先頭を示
すフレームタイミング)とともに、ATMレイヤインタ
ーフェース装置100にATMセルを送信する。
【0014】従って、物理レイヤインターフェース装置
110は、特定のATMレイヤインターフェース装置1
00を選択するために、そのATMレイヤインターフェ
ース装置100のアドレスを出力し、そして、ATMレ
イヤインターフェース装置100の中で、自己のアドレ
スと等しいものは、その出力されたアドレスを受信し、
自分宛のデータが送信されていることを知ることができ
る。
110は、特定のATMレイヤインターフェース装置1
00を選択するために、そのATMレイヤインターフェ
ース装置100のアドレスを出力し、そして、ATMレ
イヤインターフェース装置100の中で、自己のアドレ
スと等しいものは、その出力されたアドレスを受信し、
自分宛のデータが送信されていることを知ることができ
る。
【0015】続いて、ポーリングされた物理レイヤイン
ターフェース装置110は、一つの完全なATMセルの
転送を処理できれば、そのアドレスが出力されたクロッ
クの次クロックサイクルの間、RxClavを'H'に上
げる(アサートする)のである。このようにして、物理
終端インターフェース装置とATM終端インターフェー
ス装置との間において、1対1又は1対多の接続が可能
となる。
ターフェース装置110は、一つの完全なATMセルの
転送を処理できれば、そのアドレスが出力されたクロッ
クの次クロックサイクルの間、RxClavを'H'に上
げる(アサートする)のである。このようにして、物理
終端インターフェース装置とATM終端インターフェー
ス装置との間において、1対1又は1対多の接続が可能
となる。
【0016】なお、ユートピアのセルフォーマットにつ
いては、図35〜図40に示すようになる。図35
(a)はレベル1〜3で共通に使用されるセルフォーマ
ットを示す図であり、レベル1〜3共通の8ビットモー
ドにおけるセルフォーマットが表示されている。図35
(b)はレベル1〜3で共通に使用されるセルフォーマ
ットを示す図であり、レベル1〜3共通の16ビットモ
ードにおけるセルフォーマットが表示されている。そし
て、図36(a)はレベル3の8ビットモードにおける
セルフォーマットを示す図であり、図36(b)はレベ
ル3の16ビットモードにおけるセルフォーマットを示
す図である。
いては、図35〜図40に示すようになる。図35
(a)はレベル1〜3で共通に使用されるセルフォーマ
ットを示す図であり、レベル1〜3共通の8ビットモー
ドにおけるセルフォーマットが表示されている。図35
(b)はレベル1〜3で共通に使用されるセルフォーマ
ットを示す図であり、レベル1〜3共通の16ビットモ
ードにおけるセルフォーマットが表示されている。そし
て、図36(a)はレベル3の8ビットモードにおける
セルフォーマットを示す図であり、図36(b)はレベ
ル3の16ビットモードにおけるセルフォーマットを示
す図である。
【0017】図35(a)と図36(a)との相違点及
び図35(b)と図36(b)との相違点は、それぞ
れ、Header部とPayload部との間に、UDF(User Defi
ned)が含まれているかいないかである。また、図37
(a),(b)は、それぞれ、レベル3独自の32ビッ
トモードのセルフォーマットを示す図であり、図37
(a)はレベル3における14×32ビットモードのセ
ルフォーマットを示すものであり、また、図37(b)
はレベル3における13×32ビットモードのセルフォ
ーマットを示すものである。これらの図37(a),
(b)のセルフォーマットの相違点もUDFに関する点
である。
び図35(b)と図36(b)との相違点は、それぞ
れ、Header部とPayload部との間に、UDF(User Defi
ned)が含まれているかいないかである。また、図37
(a),(b)は、それぞれ、レベル3独自の32ビッ
トモードのセルフォーマットを示す図であり、図37
(a)はレベル3における14×32ビットモードのセ
ルフォーマットを示すものであり、また、図37(b)
はレベル3における13×32ビットモードのセルフォ
ーマットを示すものである。これらの図37(a),
(b)のセルフォーマットの相違点もUDFに関する点
である。
【0018】従って、ATMレイヤインターフェース装
置100のユートピア回路A306は、物理レイヤイン
ターフェース装置110から実際にデータ(ATMセ
ル)が送信されてくるまで、どのレベル及びモードのセ
ル転送方式が使用されているかを判定できない。このた
め、予め物理レイヤインターフェース装置110で使用
されるデータ(ATMセル)転送のレベル及びモードを
確認し、そのセルフォーマットに対応するレベル及びモ
ードを設定しなければならず、また、物理レイヤ側のA
TMセル転送方法によってATM側のレベル及びモード
を選択するという個別の対応が必要となる。
置100のユートピア回路A306は、物理レイヤイン
ターフェース装置110から実際にデータ(ATMセ
ル)が送信されてくるまで、どのレベル及びモードのセ
ル転送方式が使用されているかを判定できない。このた
め、予め物理レイヤインターフェース装置110で使用
されるデータ(ATMセル)転送のレベル及びモードを
確認し、そのセルフォーマットに対応するレベル及びモ
ードを設定しなければならず、また、物理レイヤ側のA
TMセル転送方法によってATM側のレベル及びモード
を選択するという個別の対応が必要となる。
【0019】すなわち、上記の方法による場合、使用さ
れているインタフェースが8ビットモードであることが
識別されたとしても、図35(a)及び図36(a)に
示すように、Header部とPayload部との間におけるUD
Fの有無によって、レベル1,2(図35(a)のフォ
ーマット)、又はレベル3(図36(a),(b)のフ
ォーマット)であるかが異なってくる。このため、以下
の(1−1)〜(1−5)に示すように、レベル又はモ
ードによる相違点が生じる。
れているインタフェースが8ビットモードであることが
識別されたとしても、図35(a)及び図36(a)に
示すように、Header部とPayload部との間におけるUD
Fの有無によって、レベル1,2(図35(a)のフォ
ーマット)、又はレベル3(図36(a),(b)のフ
ォーマット)であるかが異なってくる。このため、以下
の(1−1)〜(1−5)に示すように、レベル又はモ
ードによる相違点が生じる。
【0020】(1−1)レベルの識別における相違点に
ついて 使用されるインタフェースが、16ビットモードである
ことが識別されていたとしても、図35(a)及び図3
6(a)に示すように、UDFの有無によって、レベル
1,2(図35(a)のフォーマット)、又はレベル3
(図36(a)のフォーマット)であるかが異なる。
ついて 使用されるインタフェースが、16ビットモードである
ことが識別されていたとしても、図35(a)及び図3
6(a)に示すように、UDFの有無によって、レベル
1,2(図35(a)のフォーマット)、又はレベル3
(図36(a)のフォーマット)であるかが異なる。
【0021】(1−2)UDF有無の識別における相違
点について また、32ビットモードを使用するときは、レベルは識
別できるが、レベル3独自のフォーマットであるため、
図37(a),(b)に示すフォーマットのように、He
ader部とPayload部との間におけるUDFの有無という
違いがあるように、同一レベルにおいてもフォーマット
が異なる。
点について また、32ビットモードを使用するときは、レベルは識
別できるが、レベル3独自のフォーマットであるため、
図37(a),(b)に示すフォーマットのように、He
ader部とPayload部との間におけるUDFの有無という
違いがあるように、同一レベルにおいてもフォーマット
が異なる。
【0022】(1−3)ビット幅の識別における相違点
について 次に、レベル1,2の場合、図35(a),(b)にそ
れぞれ示すように、8ビットモードと16ビットモード
とが存在する。さらに、レベル3では、図36(a),
(b)及び図37(a),(b)に示すように、8ビッ
トモード,16ビットモード,14×32ビットモー
ド,13×32ビットモードの4種類のモードが存在す
る。このため、レベル1〜3の各レベルによってもビッ
ト幅が異なる。
について 次に、レベル1,2の場合、図35(a),(b)にそ
れぞれ示すように、8ビットモードと16ビットモード
とが存在する。さらに、レベル3では、図36(a),
(b)及び図37(a),(b)に示すように、8ビッ
トモード,16ビットモード,14×32ビットモー
ド,13×32ビットモードの4種類のモードが存在す
る。このため、レベル1〜3の各レベルによってもビッ
ト幅が異なる。
【0023】(1−4)RxPrtyの付加方法の識別
における相違点について 加えて、16ビットモードにおけるRxPrtyの付加
については、レベル2,3に関しては、ATMセルデー
タを表すRxData[15:0]の16ビット全てに
対して奇数パリティーが付加される。その一方、レベル
1に関しては、RxData[15:0]に対して、そ
の上位8ビットに奇数パリティーRxPrty[1]が
付加され、また、下位8ビットに奇数パリティーRxP
rty[0]が付加される。従って、パリティーの付加
に関しても、レベル2,3とレベル1とでは処理方法が
異なる。
における相違点について 加えて、16ビットモードにおけるRxPrtyの付加
については、レベル2,3に関しては、ATMセルデー
タを表すRxData[15:0]の16ビット全てに
対して奇数パリティーが付加される。その一方、レベル
1に関しては、RxData[15:0]に対して、そ
の上位8ビットに奇数パリティーRxPrty[1]が
付加され、また、下位8ビットに奇数パリティーRxP
rty[0]が付加される。従って、パリティーの付加
に関しても、レベル2,3とレベル1とでは処理方法が
異なる。
【0024】(1−5)処理動作モードの識別における
相違点 次に、図38〜図44を用いて、処理動作モードの識別
における相違点について説明する。図38はオクテット
−レベル処理を示すタイムチャートであり、図39はセ
ル−レベル処理を示すタイムチャートである。この図3
8に示すオクテット−レベル(Octet-Level)処理と
は、セルが1バイトごとに処理される方法であり、図3
9に示すセルレベル(Cell-Level)処理とは、セルが1
セルごとに処理される方法である。
相違点 次に、図38〜図44を用いて、処理動作モードの識別
における相違点について説明する。図38はオクテット
−レベル処理を示すタイムチャートであり、図39はセ
ル−レベル処理を示すタイムチャートである。この図3
8に示すオクテット−レベル(Octet-Level)処理と
は、セルが1バイトごとに処理される方法であり、図3
9に示すセルレベル(Cell-Level)処理とは、セルが1
セルごとに処理される方法である。
【0025】つまり、オクテット−レベル処理の場合、
物理レイヤ側の制御によりバイト単位で処理されるた
め、データに、図38に示す空き(RxDataのB1
01)が生成され、RxDataが出力される。一方、
セルレベルの処理の場合、いったん、図39に示すセル
の先頭(B201)が出力されると、セルの最後(B2
02)が出力し終えるまでは、物理レイヤ側で出力の操
作をすることが不可能である。なお、両処理とも、図3
8に示すB102や、図39に示すB203のように、
物理レイヤ側が、ATM側からのRxEnb='H'を受
信すると、無効セルデータ(図38に示すB103及び
図39に示すB204)が出力される。
物理レイヤ側の制御によりバイト単位で処理されるた
め、データに、図38に示す空き(RxDataのB1
01)が生成され、RxDataが出力される。一方、
セルレベルの処理の場合、いったん、図39に示すセル
の先頭(B201)が出力されると、セルの最後(B2
02)が出力し終えるまでは、物理レイヤ側で出力の操
作をすることが不可能である。なお、両処理とも、図3
8に示すB102や、図39に示すB203のように、
物理レイヤ側が、ATM側からのRxEnb='H'を受
信すると、無効セルデータ(図38に示すB103及び
図39に示すB204)が出力される。
【0026】また、後者のセルレベル処理は、3つの動
作モードを有する。すなわち、シングルクラブモード
(Single Clav-mode)と、ダイレクトステイタスモード
(Direct status-mode)と、マルチプレキクストステイ
タスモード(Multiplexed status-mode)とである。ま
ず、第1のシングルクラブモードについて説明する。図
40はシングルクラブモードにおけるタイムチャートで
ある。ここで、その構成については、図34に示すもの
と同一である。この図40に示すRxAddrはATM
側からのアドレスであり、このアドレスに対し、RxC
lav='H'のところを参照すると、物理レイヤインタ
ーフェース装置110は、B301の時点(以下、時点
B301のように表記することがある)において物理レ
イヤN-3のデータを出力し、時点B302において物理
レイヤN+3のデータを出力する。なお、物理レイヤN-3
は、PHY N-3と表示しており、その他のデータにつ
いても同様に表示する。
作モードを有する。すなわち、シングルクラブモード
(Single Clav-mode)と、ダイレクトステイタスモード
(Direct status-mode)と、マルチプレキクストステイ
タスモード(Multiplexed status-mode)とである。ま
ず、第1のシングルクラブモードについて説明する。図
40はシングルクラブモードにおけるタイムチャートで
ある。ここで、その構成については、図34に示すもの
と同一である。この図40に示すRxAddrはATM
側からのアドレスであり、このアドレスに対し、RxC
lav='H'のところを参照すると、物理レイヤインタ
ーフェース装置110は、B301の時点(以下、時点
B301のように表記することがある)において物理レ
イヤN-3のデータを出力し、時点B302において物理
レイヤN+3のデータを出力する。なお、物理レイヤN-3
は、PHY N-3と表示しており、その他のデータにつ
いても同様に表示する。
【0027】ここで、これらの時点B301,B302
を含む時点B303までの期間においては、その直前の
物理レイヤNが出力されている途中なので、物理レイヤN
-3のデータは出力されない。そして、物理レイヤNのセ
ル出力が完了した後、次の読み出し可能時点B304に
おいて物理レイヤN+3のデータが出力される(時点B3
05)。
を含む時点B303までの期間においては、その直前の
物理レイヤNが出力されている途中なので、物理レイヤN
-3のデータは出力されない。そして、物理レイヤNのセ
ル出力が完了した後、次の読み出し可能時点B304に
おいて物理レイヤN+3のデータが出力される(時点B3
05)。
【0028】次に、第2のダイレクトステイタスモード
について説明する。図41はダイレクトステイタスモー
ドにおけるブロック図であり、図42はダイレクトステ
イタスモードにおけるタイムチャートである。この図4
1に示す一つのATMレイヤインターフェース装置10
0a(ATM layer deviceと表示されたもの)は、1個の
ATMレイヤに対して4個の物理レイヤインターフェー
ス装置110a〜110d(PHY deviceと表示されたも
の)が接続されている。
について説明する。図41はダイレクトステイタスモー
ドにおけるブロック図であり、図42はダイレクトステ
イタスモードにおけるタイムチャートである。この図4
1に示す一つのATMレイヤインターフェース装置10
0a(ATM layer deviceと表示されたもの)は、1個の
ATMレイヤに対して4個の物理レイヤインターフェー
ス装置110a〜110d(PHY deviceと表示されたも
の)が接続されている。
【0029】また、図42に示すRxAddrを参照す
ると、時点B501におけるRxAddr='1'に対し
て、RxClav1のPort#1が'H'(出力可能を意味
する)となっているので、時点B502において、Rx
DataがPort#1から出力される。さらに、時点B5
03において、RxAddr=3に対し、RxClav
3='H'であり、Port#3が出力可能なので、RxDa
taは、時点B504から、Port#3より出力が開始さ
れ、時点B505まで出力される。そして、時点B50
5においては、RxData='X'(don't care)(B
506)であり、また、RxClav='H'となってい
るのがPort#3のみなので、RxDataがPort#3から
出力される(B507)。
ると、時点B501におけるRxAddr='1'に対し
て、RxClav1のPort#1が'H'(出力可能を意味
する)となっているので、時点B502において、Rx
DataがPort#1から出力される。さらに、時点B5
03において、RxAddr=3に対し、RxClav
3='H'であり、Port#3が出力可能なので、RxDa
taは、時点B504から、Port#3より出力が開始さ
れ、時点B505まで出力される。そして、時点B50
5においては、RxData='X'(don't care)(B
506)であり、また、RxClav='H'となってい
るのがPort#3のみなので、RxDataがPort#3から
出力される(B507)。
【0030】さらに、第3のマルチプレキクストステイ
タスモードについて説明する。図43はマルチプレキク
ストステイタスモードにおけるブロック図であり、図4
4はマルチプレキクストステイタスモードにおけるタイ
ムチャートである。この図43に示す一つのATMレイ
ヤインターフェース装置100bは、8個の物理レイヤ
インターフェース装置(PHY device #1〜 PHY device #
8と表示されたもの)が接続されている。
タスモードについて説明する。図43はマルチプレキク
ストステイタスモードにおけるブロック図であり、図4
4はマルチプレキクストステイタスモードにおけるタイ
ムチャートである。この図43に示す一つのATMレイ
ヤインターフェース装置100bは、8個の物理レイヤ
インターフェース装置(PHY device #1〜 PHY device #
8と表示されたもの)が接続されている。
【0031】また、図44に示す時点B701において
は、#0、#1、#2、#3のデータ(ATMセル)が読み
出し可能であるが、時点B702でATM側からのRx
Addrが'1'となっているために、RxDataは#
1のATMセルが出力される(B703)。また、時点
B704においては、#24、#25、#26、#27のA
TMセルが読み出し可能であるが、時点B705でRx
Addrが"25"のために、時点B706にてRxDa
taは#25のデータが出力されている。
は、#0、#1、#2、#3のデータ(ATMセル)が読み
出し可能であるが、時点B702でATM側からのRx
Addrが'1'となっているために、RxDataは#
1のATMセルが出力される(B703)。また、時点
B704においては、#24、#25、#26、#27のA
TMセルが読み出し可能であるが、時点B705でRx
Addrが"25"のために、時点B706にてRxDa
taは#25のデータが出力されている。
【0032】このように、処理動作モードの識別におい
ても、相違点が生じるのである。従って、上記の(1−
1)〜(1−5)にて説明したように、従来方式を使用
した場合、物理レイヤ側で使用されるセルのレベル又
はモードによって、使用されるセルフォーマットが異な
っており、また、同一モードにおいてもビット幅が異
なり、さらに、レベルによってもパリティー付加方法
が異なり、動作モードによっても処理方法が異なる。
ても、相違点が生じるのである。従って、上記の(1−
1)〜(1−5)にて説明したように、従来方式を使用
した場合、物理レイヤ側で使用されるセルのレベル又
はモードによって、使用されるセルフォーマットが異な
っており、また、同一モードにおいてもビット幅が異
なり、さらに、レベルによってもパリティー付加方法
が異なり、動作モードによっても処理方法が異なる。
【0033】
【発明が解決しようとする課題】しかしながら、これら
のモード全てに対応していることが要求され、ユートピ
ア仕様が共通化されることが必要である。従って、予め
そのレベル、モード、UDFの有無、ビット幅、パリテ
ィ付加方法など全てのセル情報を認識したうえでATM
側のユートピア回路で個別対応する必要がある。
のモード全てに対応していることが要求され、ユートピ
ア仕様が共通化されることが必要である。従って、予め
そのレベル、モード、UDFの有無、ビット幅、パリテ
ィ付加方法など全てのセル情報を認識したうえでATM
側のユートピア回路で個別対応する必要がある。
【0034】本発明は、このような課題に鑑み創案され
たもので、物理レイヤ側で使用されるセルのレベル又
はモードによらず、同一モードにおけるビット幅によ
らず、レベルによるパリティー付加方法によらず、ま
た、動作モードによらずに共通処理が可能で、予めそ
のレベル、モード、UDFの有無、ビット幅、パリティ
付加方法など全てのセル情報を認識したうえで、ATM
レイヤ側において個別に対応できる、非同期転送モード
レイヤ側インターフェース装置,物理レイヤ側インター
フェース装置及びセル処理方法を提供することを目的と
する。
たもので、物理レイヤ側で使用されるセルのレベル又
はモードによらず、同一モードにおけるビット幅によ
らず、レベルによるパリティー付加方法によらず、ま
た、動作モードによらずに共通処理が可能で、予めそ
のレベル、モード、UDFの有無、ビット幅、パリティ
付加方法など全てのセル情報を認識したうえで、ATM
レイヤ側において個別に対応できる、非同期転送モード
レイヤ側インターフェース装置,物理レイヤ側インター
フェース装置及びセル処理方法を提供することを目的と
する。
【0035】
【課題を解決するための手段】このため、本発明の非同
期転送モードレイヤ側インターフェース装置は、非同期
転送モードにおける物理レイヤと非同期転送モードレイ
ヤとの間の信号インターフェースを表すユートピアイン
ターフェースを用いた、非同期転送モードレイヤ側イン
ターフェース装置であって、物理レイヤ側インターフェ
ース装置に接続され、物理レイヤインターフェース装置
から出力されるインターフェース信号から、ユートピア
インターフェースに関する物理レイヤデータを抽出しこ
の物理レイヤデータに起因するデータと第1のアドレス
情報とを出力しうる検出回路と、検出回路に接続され、
物理レイヤデータに基づき、物理レイヤ側インターフェ
ース装置にて受信された情報データを上位レイヤに対し
て出力するとともに、第2のアドレス情報を出力しうる
ユートピア回路と、検出回路とユートピア回路とに接続
され、第1のアドレス情報と第2のアドレス情報とを選
択的に出力しうる選択部とをそなえて構成されたことを
特徴としている(請求項1)。
期転送モードレイヤ側インターフェース装置は、非同期
転送モードにおける物理レイヤと非同期転送モードレイ
ヤとの間の信号インターフェースを表すユートピアイン
ターフェースを用いた、非同期転送モードレイヤ側イン
ターフェース装置であって、物理レイヤ側インターフェ
ース装置に接続され、物理レイヤインターフェース装置
から出力されるインターフェース信号から、ユートピア
インターフェースに関する物理レイヤデータを抽出しこ
の物理レイヤデータに起因するデータと第1のアドレス
情報とを出力しうる検出回路と、検出回路に接続され、
物理レイヤデータに基づき、物理レイヤ側インターフェ
ース装置にて受信された情報データを上位レイヤに対し
て出力するとともに、第2のアドレス情報を出力しうる
ユートピア回路と、検出回路とユートピア回路とに接続
され、第1のアドレス情報と第2のアドレス情報とを選
択的に出力しうる選択部とをそなえて構成されたことを
特徴としている(請求項1)。
【0036】また、前記検出回路は、物理レイヤ側イン
ターフェース装置に接続され、物理レイヤデータから少
なくともユートピアレベルとユートピアモードとポーリ
ング方法とを検出しうるレベル・モード検出部と、物理
レイヤ側インターフェース装置に接続され、物理レイヤ
側インターフェース装置が有する接続ポート数を検出し
うる物理レイヤ数検出部と、インターフェース信号の少
なくともビット幅とセル長とを検出しうるビット幅・セ
ル長検出部と、レベル・モード検出部と物理レイヤ数検
出部とに接続され、レベル・モード検出部にて検出され
たユートピアレベル,ユートピアモード及びポーリング
方法に基づくデータと、非同期転送モードのセルを受信
したことを示す開始信号と、検出回路及びユートピア回
路を切り替えうる選択信号とを出力しうる制御部とをそ
なえて構成されてもよい(請求項2)。
ターフェース装置に接続され、物理レイヤデータから少
なくともユートピアレベルとユートピアモードとポーリ
ング方法とを検出しうるレベル・モード検出部と、物理
レイヤ側インターフェース装置に接続され、物理レイヤ
側インターフェース装置が有する接続ポート数を検出し
うる物理レイヤ数検出部と、インターフェース信号の少
なくともビット幅とセル長とを検出しうるビット幅・セ
ル長検出部と、レベル・モード検出部と物理レイヤ数検
出部とに接続され、レベル・モード検出部にて検出され
たユートピアレベル,ユートピアモード及びポーリング
方法に基づくデータと、非同期転送モードのセルを受信
したことを示す開始信号と、検出回路及びユートピア回
路を切り替えうる選択信号とを出力しうる制御部とをそ
なえて構成されてもよい(請求項2)。
【0037】そして、本発明の物理レイヤ側インターフ
ェース装置は、ユートピアインターフェースに関する物
理レイヤデータを検出するための初期化セルを保持しう
る保持手段と、保持手段の入力側に接続され、初期化セ
ルを書き込みうる書き込み側検出用セル生成手段と、保
持手段の出力側に接続され、初期化セルを書き込みうる
読み出し側検出用セル生成手段と、書き込み側検出用セ
ル生成手段と読み出し側検出用セル生成手段とに接続さ
れ、書き込み側検出用セル生成手段と読み出し側検出用
セル生成手段とのいずれか一方を書き込み可能とさせる
とともに他方の書き込みを禁止させるよう選択的に切り
替えうる切り替え手段とをそなえて構成されたことを特
徴としている(請求項3)。
ェース装置は、ユートピアインターフェースに関する物
理レイヤデータを検出するための初期化セルを保持しう
る保持手段と、保持手段の入力側に接続され、初期化セ
ルを書き込みうる書き込み側検出用セル生成手段と、保
持手段の出力側に接続され、初期化セルを書き込みうる
読み出し側検出用セル生成手段と、書き込み側検出用セ
ル生成手段と読み出し側検出用セル生成手段とに接続さ
れ、書き込み側検出用セル生成手段と読み出し側検出用
セル生成手段とのいずれか一方を書き込み可能とさせる
とともに他方の書き込みを禁止させるよう選択的に切り
替えうる切り替え手段とをそなえて構成されたことを特
徴としている(請求項3)。
【0038】さらに、本発明の非同期転送モードレイヤ
側インターフェース装置における、セル処理方法は、物
理レイヤ側インターフェース装置が、ユートピアインタ
ーフェースに関する物理レイヤデータを検出するための
初期化セルを書き込む書き込みステップと、非同期転送
モードレイヤ側インターフェース装置が、ユートピアレ
ベルとユートピアモードとを有する信号から、ユートピ
アインターフェースに関する物理レイヤデータを検出す
る検出ステップと、非同期転送モードレイヤ側インター
フェース装置が、検出ステップにて得られた物理レイヤ
データに基づき、物理レイヤ側インターフェース装置に
て受信された情報データと第2のアドレス情報とを上位
レイヤに対して出力する受信セル処理ステップとをそな
えて構成されたことを特徴としている(請求項4)。
側インターフェース装置における、セル処理方法は、物
理レイヤ側インターフェース装置が、ユートピアインタ
ーフェースに関する物理レイヤデータを検出するための
初期化セルを書き込む書き込みステップと、非同期転送
モードレイヤ側インターフェース装置が、ユートピアレ
ベルとユートピアモードとを有する信号から、ユートピ
アインターフェースに関する物理レイヤデータを検出す
る検出ステップと、非同期転送モードレイヤ側インター
フェース装置が、検出ステップにて得られた物理レイヤ
データに基づき、物理レイヤ側インターフェース装置に
て受信された情報データと第2のアドレス情報とを上位
レイヤに対して出力する受信セル処理ステップとをそな
えて構成されたことを特徴としている(請求項4)。
【0039】また、本発明の物理レイヤ側インターフェ
ース装置と非同期転送モードレイヤ側インターフェース
装置との間における、セル処理方法は、物理レイヤ側イ
ンターフェース装置に設けられた初期化セルを保持しう
る保持手段に書き込むべく、入力側書き込み手段又は出
力側書き込み手段のいずれか一方を選択的に切り替える
切り替えステップと、切り替えステップにて選択された
書き込み手段が、初期化セルを保持手段に書き込むセル
書き込みステップと、入力側書き込み手段が選択された
ときは非同期転送モード側インターフェース装置から出
力されたクロックの入力を許可し初期化セルを保持手段
に書き込むとともに、出力側書き込み手段が選択された
ときは保持手段に保持された読み出し可能フラグの一部
をマスクし初期化セルを読み出し、読み出し可能フラグ
のマスクを解除し初期化セルを保持手段に書き込む処理
ステップとをそなえて構成されたことを特徴としている
(請求項5)。
ース装置と非同期転送モードレイヤ側インターフェース
装置との間における、セル処理方法は、物理レイヤ側イ
ンターフェース装置に設けられた初期化セルを保持しう
る保持手段に書き込むべく、入力側書き込み手段又は出
力側書き込み手段のいずれか一方を選択的に切り替える
切り替えステップと、切り替えステップにて選択された
書き込み手段が、初期化セルを保持手段に書き込むセル
書き込みステップと、入力側書き込み手段が選択された
ときは非同期転送モード側インターフェース装置から出
力されたクロックの入力を許可し初期化セルを保持手段
に書き込むとともに、出力側書き込み手段が選択された
ときは保持手段に保持された読み出し可能フラグの一部
をマスクし初期化セルを読み出し、読み出し可能フラグ
のマスクを解除し初期化セルを保持手段に書き込む処理
ステップとをそなえて構成されたことを特徴としている
(請求項5)。
【0040】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。 (A)本発明の一実施形態の説明 図1は本発明の非同期転送モード通信装置の原理ブロッ
ク図である。この図1に示すATM通信装置(非同期転
送モード通信装置)C190は、ATMにおける物理レ
イヤとATMレイヤとの間の信号インターフェースを表
すユートピアインターフェースを用いた非同期転送モー
ド通信装置であって、ユートピアインターフェース信号
を送受信する物理レイヤ側インターフェース装置C20
0(PHYレイヤと表示されたもの)と、ユートピアイ
ンターフェース信号を送受信する非同期転送モードレイ
ヤ側インターフェース装置C300(ATMレイヤと表
示されたもの)とをそなえて構成されている。
の実施の形態を説明する。 (A)本発明の一実施形態の説明 図1は本発明の非同期転送モード通信装置の原理ブロッ
ク図である。この図1に示すATM通信装置(非同期転
送モード通信装置)C190は、ATMにおける物理レ
イヤとATMレイヤとの間の信号インターフェースを表
すユートピアインターフェースを用いた非同期転送モー
ド通信装置であって、ユートピアインターフェース信号
を送受信する物理レイヤ側インターフェース装置C20
0(PHYレイヤと表示されたもの)と、ユートピアイ
ンターフェース信号を送受信する非同期転送モードレイ
ヤ側インターフェース装置C300(ATMレイヤと表
示されたもの)とをそなえて構成されている。
【0041】なお、以下の説明において、物理レイヤ側
インターフェース装置C200を、物理レイヤ側C20
0又はPHYレイヤC200と略称することがある。ま
た、非同期転送モードレイヤ側インターフェース装置C
300を、ATMレイヤ側インターフェース装置C30
0又はATMレイヤ側C300と略称することがある。
インターフェース装置C200を、物理レイヤ側C20
0又はPHYレイヤC200と略称することがある。ま
た、非同期転送モードレイヤ側インターフェース装置C
300を、ATMレイヤ側インターフェース装置C30
0又はATMレイヤ側C300と略称することがある。
【0042】ここで、物理レイヤ側C200は、FIF
O処理部C100と、ユートピアインターフェース部
(UTOPIA INFと表示されたもの)C106と
をそなえて構成されている。このFIFO処理部C10
0は、ユートピアインターフェースに関する物理レイヤ
データを検出するための初期化セルを保持しうるもので
あって、メモリC101(保持手段)をそなえるほか、
このメモリC101の入力側に書き込み側検出用セル生
成手段C102(初期化と表示されたもの)が接続さ
れ、さらに、この書き込み側検出用セル生成手段C10
2に、書き込み制御部C103(W_CNTと表示されたも
の)が接続されている。また、メモリC101の出力側
には、読み出し側検出用セル生成手段C104(初期化
と表示されたもの)が接続され、さらに、この読み出し
側検出用セル生成手段C104には、読み出し制御部C
105(R_CNTと表示されたもの)が接続されている。
そして、これら書き込み制御部C103と読み出し制御
部C105とが協働することにより、切り替え手段とし
て機能している。
O処理部C100と、ユートピアインターフェース部
(UTOPIA INFと表示されたもの)C106と
をそなえて構成されている。このFIFO処理部C10
0は、ユートピアインターフェースに関する物理レイヤ
データを検出するための初期化セルを保持しうるもので
あって、メモリC101(保持手段)をそなえるほか、
このメモリC101の入力側に書き込み側検出用セル生
成手段C102(初期化と表示されたもの)が接続さ
れ、さらに、この書き込み側検出用セル生成手段C10
2に、書き込み制御部C103(W_CNTと表示されたも
の)が接続されている。また、メモリC101の出力側
には、読み出し側検出用セル生成手段C104(初期化
と表示されたもの)が接続され、さらに、この読み出し
側検出用セル生成手段C104には、読み出し制御部C
105(R_CNTと表示されたもの)が接続されている。
そして、これら書き込み制御部C103と読み出し制御
部C105とが協働することにより、切り替え手段とし
て機能している。
【0043】ここで、書き込み側検出用セル生成手段C
102は、メモリC101の入力側に接続され、初期化
セルを書き込みうるものであり、読み出し側検出用セル
生成手段C104は、メモリC101の出力側に接続さ
れ、初期化セルを書き込みうるものである。さらに、切
り替え手段(書き込み制御部C103及び読み出し制御
部C105)は、書き込み側検出用セル生成手段C10
2と読み出し側検出用セル生成手段C104とに接続さ
れ、書き込み側検出用セル生成手段C102と読み出し
側検出用セル生成手段C104とのいずれか一方を動作
させるとともに他方を停止させるよう選択的に切り替え
うるものである。
102は、メモリC101の入力側に接続され、初期化
セルを書き込みうるものであり、読み出し側検出用セル
生成手段C104は、メモリC101の出力側に接続さ
れ、初期化セルを書き込みうるものである。さらに、切
り替え手段(書き込み制御部C103及び読み出し制御
部C105)は、書き込み側検出用セル生成手段C10
2と読み出し側検出用セル生成手段C104とに接続さ
れ、書き込み側検出用セル生成手段C102と読み出し
側検出用セル生成手段C104とのいずれか一方を動作
させるとともに他方を停止させるよう選択的に切り替え
うるものである。
【0044】すなわち、初期化セルの生成機能は、書き
込み側及び読み出し側の両方に設けられている。また、
これらの生成機能については、両方同時に使用されず、
必要に応じて選択して使用されるようになっており、生
成機能として同等のものが得られるのである。なお、A
TMレイヤに接続される物理レイヤ数が複数の場合(複
数の物理レイヤ信号又は複数の物理レイヤ側インターフ
ェース装置のポート数を意味する)は、物理レイヤ側C
200は、その複数の物理レイヤの全てが同一機能を有
するFIFO処理部C100を設けるようにする。これ
により、物理レイヤ数が複数あっても、各物理レイヤの
それぞれに対して所望のアドレスを割り当てることがで
き、各物理レイヤのそれぞれに検出又は検出処理に必要
なアドレスを割り当てることができる。
込み側及び読み出し側の両方に設けられている。また、
これらの生成機能については、両方同時に使用されず、
必要に応じて選択して使用されるようになっており、生
成機能として同等のものが得られるのである。なお、A
TMレイヤに接続される物理レイヤ数が複数の場合(複
数の物理レイヤ信号又は複数の物理レイヤ側インターフ
ェース装置のポート数を意味する)は、物理レイヤ側C
200は、その複数の物理レイヤの全てが同一機能を有
するFIFO処理部C100を設けるようにする。これ
により、物理レイヤ数が複数あっても、各物理レイヤの
それぞれに対して所望のアドレスを割り当てることがで
き、各物理レイヤのそれぞれに検出又は検出処理に必要
なアドレスを割り当てることができる。
【0045】また、ユートピアインターフェース部C1
06は、ATMレイヤ側C300から受信したRxEn
bに基づき、所定のタイミングでメモリC101からA
TMセルを読み出すとともに、RxPrtyを付加する
等のフォーマット変換を行なってRxSOCとともに、
ATMレイヤ側C300にデータATMセルを送信する
ものである。
06は、ATMレイヤ側C300から受信したRxEn
bに基づき、所定のタイミングでメモリC101からA
TMセルを読み出すとともに、RxPrtyを付加する
等のフォーマット変換を行なってRxSOCとともに、
ATMレイヤ側C300にデータATMセルを送信する
ものである。
【0046】これにより、FIFO処理部C100にお
いて、初期状態を有する初期化セルが生成され、レベル
及びモード等がそれぞれ、検出されるのである。さら
に、この図1に示す非同期転送モードレイヤインターフ
ェース装置C300は、検出回路C108と、ユートピ
ア回路(UTOPIA回路)C107と、セレクタ(選
択部)C109とをそなえて構成されている。
いて、初期状態を有する初期化セルが生成され、レベル
及びモード等がそれぞれ、検出されるのである。さら
に、この図1に示す非同期転送モードレイヤインターフ
ェース装置C300は、検出回路C108と、ユートピ
ア回路(UTOPIA回路)C107と、セレクタ(選
択部)C109とをそなえて構成されている。
【0047】この検出回路C108は、物理レイヤ側イ
ンターフェース装置C200に接続され、ユートピアレ
ベルとユートピアモードとを有する信号から、ユートピ
アインターフェースに関する物理レイヤデータ(PHY
レイヤデータ)を検出しこの物理レイヤデータに起因す
るデータと第1のアドレス情報とを出力しうるものであ
る。また、この検出回路C108は、ATMレイヤ内で
物理レイヤデータ(ユートピア機能)を検出すべく、検
出回路C108全体の動作制御を行なうようになってい
る。
ンターフェース装置C200に接続され、ユートピアレ
ベルとユートピアモードとを有する信号から、ユートピ
アインターフェースに関する物理レイヤデータ(PHY
レイヤデータ)を検出しこの物理レイヤデータに起因す
るデータと第1のアドレス情報とを出力しうるものであ
る。また、この検出回路C108は、ATMレイヤ内で
物理レイヤデータ(ユートピア機能)を検出すべく、検
出回路C108全体の動作制御を行なうようになってい
る。
【0048】また、ユートピア回路C107は、検出回
路C108に接続され、物理レイヤデータに基づき、情
報データを上位レイヤに対して出力するとともに、第2
のアドレス情報を出力しうるものである。そして、セレ
クタC109は、検出回路C108とユートピア回路C
107とに接続され、第1のアドレス情報と第2のアド
レス情報とを選択的に出力しうるものである。すなわ
ち、物理レイヤ側C200へ送信するためのRxEnb
とRxAddrとは、それぞれ、ユートピア回路C10
7、あるいは、検出回路C108の一方から選択されて
出力されるようになっている。
路C108に接続され、物理レイヤデータに基づき、情
報データを上位レイヤに対して出力するとともに、第2
のアドレス情報を出力しうるものである。そして、セレ
クタC109は、検出回路C108とユートピア回路C
107とに接続され、第1のアドレス情報と第2のアド
レス情報とを選択的に出力しうるものである。すなわ
ち、物理レイヤ側C200へ送信するためのRxEnb
とRxAddrとは、それぞれ、ユートピア回路C10
7、あるいは、検出回路C108の一方から選択されて
出力されるようになっている。
【0049】図2は本発明の一実施形態に係る検出回路
C108のブロック図である。この図2に示す検出回路
C108は、レベル・モード検出部C202と、物理レ
イヤ数検出部C204と、ビット幅・セル長検出部C2
03と、制御部C201との5種類のブロックをそなえ
るほか、53進カウンタC205と、クロック出力部C
210とをそなえて構成されている。
C108のブロック図である。この図2に示す検出回路
C108は、レベル・モード検出部C202と、物理レ
イヤ数検出部C204と、ビット幅・セル長検出部C2
03と、制御部C201との5種類のブロックをそなえ
るほか、53進カウンタC205と、クロック出力部C
210とをそなえて構成されている。
【0050】ここで、レベル・モード検出部C202
は、物理レイヤ側インターフェース装置C200に接続
され、物理レイヤデータから少なくともユートピアレベ
ルとユートピアモードとポーリング方法とを検出しうる
ものである。また、物理レイヤ数検出部C204は、物
理レイヤ側インターフェース装置C200に接続され、
物理レイヤ側インターフェース装置C200が有する接
続ポート数を検出しうるものである。さらに、ビット幅
・セル長検出部C203は、インターフェース信号の少
なくともビット幅とセル長とを検出しうるものである。
は、物理レイヤ側インターフェース装置C200に接続
され、物理レイヤデータから少なくともユートピアレベ
ルとユートピアモードとポーリング方法とを検出しうる
ものである。また、物理レイヤ数検出部C204は、物
理レイヤ側インターフェース装置C200に接続され、
物理レイヤ側インターフェース装置C200が有する接
続ポート数を検出しうるものである。さらに、ビット幅
・セル長検出部C203は、インターフェース信号の少
なくともビット幅とセル長とを検出しうるものである。
【0051】そして、コントロール部(制御部)C20
1は、レベル・モード検出部C202と物理レイヤ数検
出部C204とに接続され、レベル・モード検出部C2
02にて検出されたユートピアレベル,ユートピアモー
ド及びポーリング方法に基づくデータ(物理レイヤデー
タ)と、ATMのセルを受信したことを示す開始信号
と、検出回路C108及びユートピア回路C107を切
り替えうる選択信号(セレクト信号)とを出力しうるも
のである。また、このセレクト信号は、第1のアドレス
情報として機能している。
1は、レベル・モード検出部C202と物理レイヤ数検
出部C204とに接続され、レベル・モード検出部C2
02にて検出されたユートピアレベル,ユートピアモー
ド及びポーリング方法に基づくデータ(物理レイヤデー
タ)と、ATMのセルを受信したことを示す開始信号
と、検出回路C108及びユートピア回路C107を切
り替えうる選択信号(セレクト信号)とを出力しうるも
のである。また、このセレクト信号は、第1のアドレス
情報として機能している。
【0052】すなわち、物理レイヤデータは、レベル及
びモード、ビット幅及びセル長、物理レイヤの数をユー
トピア回路C107に通知するための信号である。ま
た、開始信号は、ユートピア回路C107の起動又は停
止を指示する信号である。さらに、セレクト信号は、セ
レクタC109に出力するものであって、セレクタC1
09が物理レイヤ側C200へ送信するRxEnb及び
RxAddrの信号を、ユートピア回路C107C10
8から出力されたものにするか、あるいは、検出回路C
108から出力されたものにするかを選択するために使
用される信号である。
びモード、ビット幅及びセル長、物理レイヤの数をユー
トピア回路C107に通知するための信号である。ま
た、開始信号は、ユートピア回路C107の起動又は停
止を指示する信号である。さらに、セレクト信号は、セ
レクタC109に出力するものであって、セレクタC1
09が物理レイヤ側C200へ送信するRxEnb及び
RxAddrの信号を、ユートピア回路C107C10
8から出力されたものにするか、あるいは、検出回路C
108から出力されたものにするかを選択するために使
用される信号である。
【0053】加えて、53進カウンタ(CTR53と表
示されているもの)C205は、53クロックをカウン
トするものであり、クロック出力部C210は、RxC
lkを生成するものであって、例えば発振器である。こ
れにより、コントロール部C201は、レベル・モード
検出部C202,ビット幅・セル長検出部C203及び
物理レイヤ数検出部C204に対して、それぞれ、検査
要求を出力し、各ブロックは、それぞれ、これらの信号
が出力されている間、検査要求されている項目について
検査するのである。
示されているもの)C205は、53クロックをカウン
トするものであり、クロック出力部C210は、RxC
lkを生成するものであって、例えば発振器である。こ
れにより、コントロール部C201は、レベル・モード
検出部C202,ビット幅・セル長検出部C203及び
物理レイヤ数検出部C204に対して、それぞれ、検査
要求を出力し、各ブロックは、それぞれ、これらの信号
が出力されている間、検査要求されている項目について
検査するのである。
【0054】具体的には、コントロール部C201は、
レベル・モード検出部C202に対してClav確認要
求を出力する。このClav確認要求は、レベル・モー
ド検出部C202がRxClavのビット中、何ビット
が'H'であるかを確認すべきタイミングを知らせるため
の信号である。また、コントロール部C201は、ビッ
ト幅・セル長検出部C203に対して物理レイヤとAT
Mレイヤとの間で送受信されるデータのビット幅及びセ
ル長の検査要求を出力する。
レベル・モード検出部C202に対してClav確認要
求を出力する。このClav確認要求は、レベル・モー
ド検出部C202がRxClavのビット中、何ビット
が'H'であるかを確認すべきタイミングを知らせるため
の信号である。また、コントロール部C201は、ビッ
ト幅・セル長検出部C203に対して物理レイヤとAT
Mレイヤとの間で送受信されるデータのビット幅及びセ
ル長の検査要求を出力する。
【0055】さらに、コントロール部C201は、物理
レイヤ数検出部C204に対してカウント方法通知信号
を出力する。この通知信号は、物理レイヤ数をカウント
する方法を通知するために出力され、これにより、レベ
ル又はモードの違いにより異なるカウント方法に対応で
きる。また、コントロール部C201は、検出回路C1
08外部に出力するための信号(物理レイヤデータ、開
始信号、セレクト信号)を生成する。
レイヤ数検出部C204に対してカウント方法通知信号
を出力する。この通知信号は、物理レイヤ数をカウント
する方法を通知するために出力され、これにより、レベ
ル又はモードの違いにより異なるカウント方法に対応で
きる。また、コントロール部C201は、検出回路C1
08外部に出力するための信号(物理レイヤデータ、開
始信号、セレクト信号)を生成する。
【0056】一方、レベル・モード検出部C202にて
物理レイヤのレベル及びモードが検出され、物理レイヤ
数検出部C204にて物理レイヤの数がカウントされ、
また、53進カウンタC205にて、53クロックがカ
ウントされるのである。ここで、レベル・モード検出部
C202,ビット幅・セル長検出部C203及び物理レ
イヤ数検出部C204のそれぞれは、コントロール部C
201に対して検査結果を出力する。これらの検査結果
は、いずれも、検査要求されている項目についての内容
であって、担当ブロックの検査が終了したときに、コン
トロール部C201に対して通知するために用いられ
る。
物理レイヤのレベル及びモードが検出され、物理レイヤ
数検出部C204にて物理レイヤの数がカウントされ、
また、53進カウンタC205にて、53クロックがカ
ウントされるのである。ここで、レベル・モード検出部
C202,ビット幅・セル長検出部C203及び物理レ
イヤ数検出部C204のそれぞれは、コントロール部C
201に対して検査結果を出力する。これらの検査結果
は、いずれも、検査要求されている項目についての内容
であって、担当ブロックの検査が終了したときに、コン
トロール部C201に対して通知するために用いられ
る。
【0057】ここで、この検査結果とともに、この検査
結果と同一タイミングを有する確定信号が、コントロー
ル部C201に通知されるようになっている。また、こ
れら2種類の信号は、いずれもいったん出力されると、
検査要求が解除されるまで出力され続ける。これによ
り、検査結果の有効性が確保されるのである。さらに、
53進カウンタC205は、そのカウンタ値を必要とす
るブロックヘに対して通知(転送)する。
結果と同一タイミングを有する確定信号が、コントロー
ル部C201に通知されるようになっている。また、こ
れら2種類の信号は、いずれもいったん出力されると、
検査要求が解除されるまで出力され続ける。これによ
り、検査結果の有効性が確保されるのである。さらに、
53進カウンタC205は、そのカウンタ値を必要とす
るブロックヘに対して通知(転送)する。
【0058】従って、検出回路C108が、非同期転送
モードセルの受信可/不可を表す状態情報を有するクラ
ブ信号から状態情報と、少なくともユートピアレベル及
びユートピアモードに関する検査結果とを抽出し、ユー
トピアに関する物理レイヤデータを設定するように構成
されたことになる。このように、検出回路C108は、
これら5種類のブロック構成にすることにより,レベル
及びモード、ビット幅及びセル長、物理レイヤ数の検出
を行なうのである。
モードセルの受信可/不可を表す状態情報を有するクラ
ブ信号から状態情報と、少なくともユートピアレベル及
びユートピアモードに関する検査結果とを抽出し、ユー
トピアに関する物理レイヤデータを設定するように構成
されたことになる。このように、検出回路C108は、
これら5種類のブロック構成にすることにより,レベル
及びモード、ビット幅及びセル長、物理レイヤ数の検出
を行なうのである。
【0059】次に、図3は本発明の一実施形態に係るユ
ートピア回路C107のブロック図である。この図3に
示すユートピア回路C107は、パリティチェック部C
110と、パリティ生成付加C111部と、RxEnb
生成部C112と、RxClavチェック部C113
と、RxAddr生成部C114と、ポーリング用生成
部C114aと、ポート指定用生成部C114bと、セ
レクタC115と、先頭オクテットセル異常監視部C1
16と、ポーリング制御情報通知部C117とをそなえ
て構成されている。また、ユートピア回路C107には
ATMセルを保持するためのセルバッファC301が接
続されている。
ートピア回路C107のブロック図である。この図3に
示すユートピア回路C107は、パリティチェック部C
110と、パリティ生成付加C111部と、RxEnb
生成部C112と、RxClavチェック部C113
と、RxAddr生成部C114と、ポーリング用生成
部C114aと、ポート指定用生成部C114bと、セ
レクタC115と、先頭オクテットセル異常監視部C1
16と、ポーリング制御情報通知部C117とをそなえ
て構成されている。また、ユートピア回路C107には
ATMセルを保持するためのセルバッファC301が接
続されている。
【0060】ここで、パリティチェック部C110は、
RxData、RxPrtyとを入力され、データのパ
リティ検査をするものであり、入力データ用として機能
している。そして、先頭オクテットセル異常監視部C1
16は、RxSOCを入力され、RxSOCが異常であ
る場合には、SOC_ERRのフラグを'H'にし、Rx
SOCが異常でない場合には、SOC_ERRのフラグ
を'L'にして出力するものである。
RxData、RxPrtyとを入力され、データのパ
リティ検査をするものであり、入力データ用として機能
している。そして、先頭オクテットセル異常監視部C1
16は、RxSOCを入力され、RxSOCが異常であ
る場合には、SOC_ERRのフラグを'H'にし、Rx
SOCが異常でない場合には、SOC_ERRのフラグ
を'L'にして出力するものである。
【0061】さらに、パリティ生成付加C111部は、
パリティを生成して、パリティチェック部C110から
出力されたデータに、その生成したパリティを付加し、
そして、FP、データ(Data)、イネーブル信号
(ENB)とを出力するものである。また、RxCla
vチェック部C113は、物理レイヤ側C200から出
力されるRxClavを受信して、そのRxClavを
検査して、その結果をRxEnb生成部C112とRx
Addr生成部C114とに出力するものである。
パリティを生成して、パリティチェック部C110から
出力されたデータに、その生成したパリティを付加し、
そして、FP、データ(Data)、イネーブル信号
(ENB)とを出力するものである。また、RxCla
vチェック部C113は、物理レイヤ側C200から出
力されるRxClavを受信して、そのRxClavを
検査して、その結果をRxEnb生成部C112とRx
Addr生成部C114とに出力するものである。
【0062】加えて、RxEnb生成部C112は、パ
リティ生成付加C111部からのデータと、RxCla
vチェック部C113から出力される検査結果と、セル
バッファに保持された信号(FULL)と、ポーリング
制御情報通知部C117からの制御信号とを入力され、
RxEnbを生成してRxEnbをセレクタC109
(図1参照)に対して出力するものである。
リティ生成付加C111部からのデータと、RxCla
vチェック部C113から出力される検査結果と、セル
バッファに保持された信号(FULL)と、ポーリング
制御情報通知部C117からの制御信号とを入力され、
RxEnbを生成してRxEnbをセレクタC109
(図1参照)に対して出力するものである。
【0063】また、ポーリング制御情報通知部C117
は、検出回路C108から物理レイヤデータと開始信号
(START信号)とを入力され、ポーリング制御情報
をRxEnb生成部C112と、RxAddr生成部C
114とに対して出力するものである。そして、RxA
ddr生成部C114は、RxClavチェック部C1
13から出力される検査結果と、ポーリング制御情報通
知部C117から出力される制御信号とを入力され、R
xAddrを出力するものであって、ポーリング用のR
xAddrを生成するポーリング用生成部C114a
と、ポートを指定するためのRxAddrを生成するポ
ート指定用生成部C114bとを有する。
は、検出回路C108から物理レイヤデータと開始信号
(START信号)とを入力され、ポーリング制御情報
をRxEnb生成部C112と、RxAddr生成部C
114とに対して出力するものである。そして、RxA
ddr生成部C114は、RxClavチェック部C1
13から出力される検査結果と、ポーリング制御情報通
知部C117から出力される制御信号とを入力され、R
xAddrを出力するものであって、ポーリング用のR
xAddrを生成するポーリング用生成部C114a
と、ポートを指定するためのRxAddrを生成するポ
ート指定用生成部C114bとを有する。
【0064】セレクタ(SEL)C115は、ポーリン
グ用生成部C114aからのRxAddrとポート指定
用生成部C114bからのRxAddrとをRxEnb
生成部C112から出力されるRxEnbによって選択
して、第2のアドレス情報として出力するものである。
また、ATMレイヤのユートピア回路C107は、全て
のユートピア機能に対応する必要があるため、ATMレ
イヤ側C200は、想定される全ての種類の信号を有す
るので、接続される物理レイヤの種類及び物理レイヤの
数によっては不要な信号も受信することがある。この場
合、ユートピア回路C107は、それらの不要な信号を
プルダウンするのである。すなわち、それらの信号の値
を'L'に固定しておくようにする。
グ用生成部C114aからのRxAddrとポート指定
用生成部C114bからのRxAddrとをRxEnb
生成部C112から出力されるRxEnbによって選択
して、第2のアドレス情報として出力するものである。
また、ATMレイヤのユートピア回路C107は、全て
のユートピア機能に対応する必要があるため、ATMレ
イヤ側C200は、想定される全ての種類の信号を有す
るので、接続される物理レイヤの種類及び物理レイヤの
数によっては不要な信号も受信することがある。この場
合、ユートピア回路C107は、それらの不要な信号を
プルダウンするのである。すなわち、それらの信号の値
を'L'に固定しておくようにする。
【0065】また、物理レイヤから出力されるトライ・
ステート信号(データラインの信号)についても、ユー
トピア回路C107は、これをプルダウンする。次に、
検出手順の説明を行なう。本発明のセル処理方法は、非
同期転送モードにおける物理レイヤと非同期転送モード
レイヤとの間の信号インターフェースを表すユートピア
インターフェースを用いた、物理レイヤ側インターフェ
ース装置と非同期転送モードレイヤ側インターフェース
装置との間における、セル処理方法である。
ステート信号(データラインの信号)についても、ユー
トピア回路C107は、これをプルダウンする。次に、
検出手順の説明を行なう。本発明のセル処理方法は、非
同期転送モードにおける物理レイヤと非同期転送モード
レイヤとの間の信号インターフェースを表すユートピア
インターフェースを用いた、物理レイヤ側インターフェ
ース装置と非同期転送モードレイヤ側インターフェース
装置との間における、セル処理方法である。
【0066】まず、物理レイヤ側インターフェース装置
に設けられた初期化セルを保持しうるFIFO処理部C
100に書き込むべく、書き込み側検出用セル生成手段
C102(入力側書き込み手段)又は読み出し側検出用
セル生成手段C104(出力側書き込み手段)のいずれ
か一方が選択的に切り替えられる(切り替えステッ
プ)。
に設けられた初期化セルを保持しうるFIFO処理部C
100に書き込むべく、書き込み側検出用セル生成手段
C102(入力側書き込み手段)又は読み出し側検出用
セル生成手段C104(出力側書き込み手段)のいずれ
か一方が選択的に切り替えられる(切り替えステッ
プ)。
【0067】次に、切り替えステップにて選択された書
き込み側検出用セル生成手段C102又は読み出し側検
出用セル生成手段C104のうちの一方が、初期化セル
をメモリC101に書き込む(セル書き込みステッ
プ)。さらに、書き込み側検出用セル生成手段C102
が選択されたときは非同期転送モード側インターフェー
ス装置C300から出力されたクロックの入力を許可し
初期化セルをメモリC101に書き込むとともに、読み
出し側検出用セル生成手段C104が選択されたときは
メモリC101に保持された読み出し可能フラグの一部
をマスクし初期化セルを読み出し、読み出し可能フラグ
のマスクを解除し初期化セルをメモリC101に書き込
むのである(処理ステップ)。
き込み側検出用セル生成手段C102又は読み出し側検
出用セル生成手段C104のうちの一方が、初期化セル
をメモリC101に書き込む(セル書き込みステッ
プ)。さらに、書き込み側検出用セル生成手段C102
が選択されたときは非同期転送モード側インターフェー
ス装置C300から出力されたクロックの入力を許可し
初期化セルをメモリC101に書き込むとともに、読み
出し側検出用セル生成手段C104が選択されたときは
メモリC101に保持された読み出し可能フラグの一部
をマスクし初期化セルを読み出し、読み出し可能フラグ
のマスクを解除し初期化セルをメモリC101に書き込
むのである(処理ステップ)。
【0068】以下、具体的に、ATMレイヤ側C300
と物理レイヤ側C200とにおけるユートピア機能の自
動検出の流れについて、書き込み手順と検出手順とを説
明する。まず、物理レイヤ側C200及びATMレイヤ
側C300においては、いずれも、パワーオン・リセッ
ト(XRST)が解除された時点に、物理レイヤ側C2
00内部のFIFO処理部C100の書き込み側検出用
セル生成手段C102が、メモリC101の特定アドレ
スに、有効なセルデータを2セル分書き込む。
と物理レイヤ側C200とにおけるユートピア機能の自
動検出の流れについて、書き込み手順と検出手順とを説
明する。まず、物理レイヤ側C200及びATMレイヤ
側C300においては、いずれも、パワーオン・リセッ
ト(XRST)が解除された時点に、物理レイヤ側C2
00内部のFIFO処理部C100の書き込み側検出用
セル生成手段C102が、メモリC101の特定アドレ
スに、有効なセルデータを2セル分書き込む。
【0069】そして、書き込み側検出用セル生成手段C
102は、書き込み制御部C103と読み出し制御部C
105とのそれぞれに対してその情報を入力する。ここ
で、書き込み制御部C103及び読み出し制御部C10
5は、いずれも、同一アドレスに、その2セル分のセル
データを書き込む。また、パワーオン・リセットが解除
された後、検出回路C108が有するクロックで106
クロック経過してから、ATMレイヤ側C300におい
て、検出回路C108が検出を行なう。なお、このと
き、ユートピア回路C107は停止しており、この停止
は、検出回路C108から出力される開始信号が出力さ
れるまで続けられる。さらに、検出が行なわれている
間、物理レイヤ側C200ヘ出力されるRxEnbやR
xAddrは、それぞれ、検出回路C108から出力さ
れるセレクト信号によって選択される。
102は、書き込み制御部C103と読み出し制御部C
105とのそれぞれに対してその情報を入力する。ここ
で、書き込み制御部C103及び読み出し制御部C10
5は、いずれも、同一アドレスに、その2セル分のセル
データを書き込む。また、パワーオン・リセットが解除
された後、検出回路C108が有するクロックで106
クロック経過してから、ATMレイヤ側C300におい
て、検出回路C108が検出を行なう。なお、このと
き、ユートピア回路C107は停止しており、この停止
は、検出回路C108から出力される開始信号が出力さ
れるまで続けられる。さらに、検出が行なわれている
間、物理レイヤ側C200ヘ出力されるRxEnbやR
xAddrは、それぞれ、検出回路C108から出力さ
れるセレクト信号によって選択される。
【0070】ここで、検出回路C108における検出が
終了すると、検出回路C108は、ユートピア回路C1
07に対して物理レイヤデータと開始信号とを送信し、
そして、ユートピア回路C107が、これら物理レイヤ
データと開始信号とを受信することによって、ユートピ
ア回路C107は動作を開始する。また、検出回路C1
08から出力されるセレクト信号も、ユートピア回路C
107から出力されるRxEnbやRxAddrを選択
するための信号に変換され、変換後は、通常のユートピ
ア動作が行なわれる。すなわち、物理レイヤ側C200
のデータが組み立てられて、その組み立てられたデータ
が、上位レイヤ側へ出力されるのである。
終了すると、検出回路C108は、ユートピア回路C1
07に対して物理レイヤデータと開始信号とを送信し、
そして、ユートピア回路C107が、これら物理レイヤ
データと開始信号とを受信することによって、ユートピ
ア回路C107は動作を開始する。また、検出回路C1
08から出力されるセレクト信号も、ユートピア回路C
107から出力されるRxEnbやRxAddrを選択
するための信号に変換され、変換後は、通常のユートピ
ア動作が行なわれる。すなわち、物理レイヤ側C200
のデータが組み立てられて、その組み立てられたデータ
が、上位レイヤ側へ出力されるのである。
【0071】従って、本発明のセル処理方法は、非同期
転送モードにおける物理レイヤと非同期転送モードレイ
ヤとの間の信号インターフェースを表すユートピアイン
ターフェースを用いた、非同期転送モードレイヤ側イン
ターフェース装置C300におけるものであって、ま
ず、物理レイヤ側インターフェース装置C200が、ユ
ートピアインターフェースに関する物理レイヤデータを
検出するための初期化セルを書き込む(書き込みステッ
プ)。
転送モードにおける物理レイヤと非同期転送モードレイ
ヤとの間の信号インターフェースを表すユートピアイン
ターフェースを用いた、非同期転送モードレイヤ側イン
ターフェース装置C300におけるものであって、ま
ず、物理レイヤ側インターフェース装置C200が、ユ
ートピアインターフェースに関する物理レイヤデータを
検出するための初期化セルを書き込む(書き込みステッ
プ)。
【0072】次に、非同期転送モードレイヤ側インター
フェース装置C300が、ユートピアレベルとユートピ
アモードとを有する信号から、ユートピアインターフェ
ースに関する物理レイヤデータを検出する(検出ステッ
プ)。そして、非同期転送モードレイヤ側インターフェ
ース装置C300が、検出ステップにて得られた物理レ
イヤデータに基づき、物理レイヤ側インターフェース装
置C200にて受信された情報データと第2のアドレス
情報とを上位レイヤに対して出力するのである(受信セ
ル処理ステップ)。
フェース装置C300が、ユートピアレベルとユートピ
アモードとを有する信号から、ユートピアインターフェ
ースに関する物理レイヤデータを検出する(検出ステッ
プ)。そして、非同期転送モードレイヤ側インターフェ
ース装置C300が、検出ステップにて得られた物理レ
イヤデータに基づき、物理レイヤ側インターフェース装
置C200にて受信された情報データと第2のアドレス
情報とを上位レイヤに対して出力するのである(受信セ
ル処理ステップ)。
【0073】次に、検出手順の説明を行なう。パワーオ
ン・リセットが解除された後、53進カウンタC205
は、初期値'0'から自走を開始し、そのカウンタ値が'
52'になるか、あるいは、RxSOCの'H'が入力さ
れることにより、再ロードする。そして、コントロール
部C201は、53進カウンタC205から入力される
カウンタ値により、104クロックの間待機する。つま
り、カウンタ値の'52'が2度入力されるまで待機する
のである。
ン・リセットが解除された後、53進カウンタC205
は、初期値'0'から自走を開始し、そのカウンタ値が'
52'になるか、あるいは、RxSOCの'H'が入力さ
れることにより、再ロードする。そして、コントロール
部C201は、53進カウンタC205から入力される
カウンタ値により、104クロックの間待機する。つま
り、カウンタ値の'52'が2度入力されるまで待機する
のである。
【0074】その後、コントロール部C201は、レベ
ル・モード検出部C202に対してレベル・モード検査
要求を送信し、また、物理レイヤ数検出部C204に対
して、Clav検査要求を送信する。これらのブロック
に送信する理由は、物理レイヤ側C200のFIFO処
理部C100にて書き込み側の初期化を行なう場合、メ
モリC101に2セル分のデータが蓄積されるためであ
る。
ル・モード検出部C202に対してレベル・モード検査
要求を送信し、また、物理レイヤ数検出部C204に対
して、Clav検査要求を送信する。これらのブロック
に送信する理由は、物理レイヤ側C200のFIFO処
理部C100にて書き込み側の初期化を行なう場合、メ
モリC101に2セル分のデータが蓄積されるためであ
る。
【0075】さて、Clav検査要求を受信した物理レ
イヤ数検出部C204は、その受信時に、RxClav
を構成する4ビットのうち、何ビットが'H'であるかで
あるかを、確定信号とともに、コントロール部C201
に対して検査結果として通知する。そして、コントロー
ル部C201は、物理レイヤ数検出部C204から、そ
の通知を受信すると、物理レイヤ数検出部C204への
Clav検査要求を解除し、それと同時に、物理レイヤ
数検出部C204からの通知内容から、そのときに、R
xClavのうち何ビットが'H'であるかを知ることが
でき、これにより、コントロール部C201は、ユート
ピア制御モードが何であるかを判断できる。
イヤ数検出部C204は、その受信時に、RxClav
を構成する4ビットのうち、何ビットが'H'であるかで
あるかを、確定信号とともに、コントロール部C201
に対して検査結果として通知する。そして、コントロー
ル部C201は、物理レイヤ数検出部C204から、そ
の通知を受信すると、物理レイヤ数検出部C204への
Clav検査要求を解除し、それと同時に、物理レイヤ
数検出部C204からの通知内容から、そのときに、R
xClavのうち何ビットが'H'であるかを知ることが
でき、これにより、コントロール部C201は、ユート
ピア制御モードが何であるかを判断できる。
【0076】以下、コントロール部C201が、そのユ
ートピア制御モードが何であるかを判断するための動作
について、RxClav[0]の値と、RxClav
[1]〜RxClav[3]の値とに基づいて説明す
る。まず、RxClav[0]のみが'H'であるもの
は、接続されている物理レイヤ側C200のポート数が
1個であることを示している。従って、コントロール部
C201は、ユートピア制御モードがレベル1動作モー
ドと判断できる。なお、コントロール部C201は、レ
ベル、ビット幅及びセル長については判断できない。
ートピア制御モードが何であるかを判断するための動作
について、RxClav[0]の値と、RxClav
[1]〜RxClav[3]の値とに基づいて説明す
る。まず、RxClav[0]のみが'H'であるもの
は、接続されている物理レイヤ側C200のポート数が
1個であることを示している。従って、コントロール部
C201は、ユートピア制御モードがレベル1動作モー
ドと判断できる。なお、コントロール部C201は、レ
ベル、ビット幅及びセル長については判断できない。
【0077】そのため、次の動作からそれら不明な点が
検出される。まず、コントロール部C201は、RxE
nbを'L'にし、物理レイヤ側C200に対してセルの
送信開始を指示し、RxEnbを2つ目のセルを受信す
るまでこの値に固定する。また、物理レイヤ側C200
がRxAddrを必要としないため、コントロール部C
201は、RxAddrを全て'1'に固定する。
検出される。まず、コントロール部C201は、RxE
nbを'L'にし、物理レイヤ側C200に対してセルの
送信開始を指示し、RxEnbを2つ目のセルを受信す
るまでこの値に固定する。また、物理レイヤ側C200
がRxAddrを必要としないため、コントロール部C
201は、RxAddrを全て'1'に固定する。
【0078】次に、コントロール部C201は、1セル
目のRxSOCを受信すると、ビット幅・セル長検出部
C203ヘビット幅・セル長検査要求を送信する。これ
により、ビット幅・セル長検出部C203は、2セル目
のRxSOCが入力されるまでの間、ビット幅とセル長
とを検査する。また、2セル目のRxSOCが入力され
た後に、コントロール部C201は、ビット幅・セル長
検出部C203からビット幅及びセル長を示す検査結果
が確定信号とともに、送信される。そして、コントロー
ル部C201は、その確定信号を受信した後、ビット幅
・セル長検出部C203に対するビット幅・セル長検査
要求を解除する。
目のRxSOCを受信すると、ビット幅・セル長検出部
C203ヘビット幅・セル長検査要求を送信する。これ
により、ビット幅・セル長検出部C203は、2セル目
のRxSOCが入力されるまでの間、ビット幅とセル長
とを検査する。また、2セル目のRxSOCが入力され
た後に、コントロール部C201は、ビット幅・セル長
検出部C203からビット幅及びセル長を示す検査結果
が確定信号とともに、送信される。そして、コントロー
ル部C201は、その確定信号を受信した後、ビット幅
・セル長検出部C203に対するビット幅・セル長検査
要求を解除する。
【0079】また、レベル・モード検出部C202は、
コントロール部C201に対してレベル及びモードを示
す検査結果を確定信号とともに送信する。そして、コン
トロール部C201がそれを受信すると、レベル・モー
ド検出部C202に対するレベル・モード検査要求を解
除する。この時点においては、不明な点は無くなってい
るので、検出は終了し、コントロール部C201は、2
セル目の受信が完了すると、RxEnbを'H'にし、デ
ータ受信を停止する。
コントロール部C201に対してレベル及びモードを示
す検査結果を確定信号とともに送信する。そして、コン
トロール部C201がそれを受信すると、レベル・モー
ド検出部C202に対するレベル・モード検査要求を解
除する。この時点においては、不明な点は無くなってい
るので、検出は終了し、コントロール部C201は、2
セル目の受信が完了すると、RxEnbを'H'にし、デ
ータ受信を停止する。
【0080】また、RxClavの第2〜第4ビット
(RxClav[1]〜RxClav[3])が'H'で
ある場合には、RxClavの'H'が立っているビット
数が、接続されている物理レイヤ数に相当していること
を示す。これにより、コントロール部C201は、物理
レイヤ側C200が複数個(2〜4個)のダイレクトモ
ードと判断できる一方、レベル・ビット幅及びセル長に
ついては判断できない。このため、次の動作によって、
それらの不明な点を検出する。
(RxClav[1]〜RxClav[3])が'H'で
ある場合には、RxClavの'H'が立っているビット
数が、接続されている物理レイヤ数に相当していること
を示す。これにより、コントロール部C201は、物理
レイヤ側C200が複数個(2〜4個)のダイレクトモ
ードと判断できる一方、レベル・ビット幅及びセル長に
ついては判断できない。このため、次の動作によって、
それらの不明な点を検出する。
【0081】まず、コントロール部C201は、RxA
ddr[5:0]で'0'を通知し、次のクロックサイク
ルで、RxAddr[5:0]を全て'1'にし、また、
RxEnbを'L'にし、これにより、接続されている複
数の物理レイヤのうちでアドレス'0'に相当するものか
らのデータ送信を要求する。さらに、コントロール部C
201は、RxAddr[5:0]を全て'1'に固定
し、RxEnbを2セル目が受信されるまで'L'に固定
する。また、コントロール部C201は、1セル目のR
xSOCを受信すると、ビット幅・セル長検出部C20
3へビット幅・セル長検査要求を送信する。
ddr[5:0]で'0'を通知し、次のクロックサイク
ルで、RxAddr[5:0]を全て'1'にし、また、
RxEnbを'L'にし、これにより、接続されている複
数の物理レイヤのうちでアドレス'0'に相当するものか
らのデータ送信を要求する。さらに、コントロール部C
201は、RxAddr[5:0]を全て'1'に固定
し、RxEnbを2セル目が受信されるまで'L'に固定
する。また、コントロール部C201は、1セル目のR
xSOCを受信すると、ビット幅・セル長検出部C20
3へビット幅・セル長検査要求を送信する。
【0082】そして、ビット幅・セル長検出部C203
は、2セル目のRxSOCが入力されるまで間、ビット
幅とセル長の検査を行なう。また、2セル目のRxSO
Cが入力された後、コントロール部C201は、ビット
幅・セル長検出部C203からビット幅及びセル長を示
す検査結果が確定信号とともに送信されるので、それを
受信した後、ビット幅・セル長検出部C203へのビッ
ト幅・セル長検査要求を解除する。
は、2セル目のRxSOCが入力されるまで間、ビット
幅とセル長の検査を行なう。また、2セル目のRxSO
Cが入力された後、コントロール部C201は、ビット
幅・セル長検出部C203からビット幅及びセル長を示
す検査結果が確定信号とともに送信されるので、それを
受信した後、ビット幅・セル長検出部C203へのビッ
ト幅・セル長検査要求を解除する。
【0083】また、コントロール部C201は、レベル
・モード検出部C202からレベル及びモードを示す検
査結果が確定信号とともに送信され、コントロール部C
201がそれを受信すると、レベル・モード検出部C2
02に対するレベル・モード検査要求を解除する。この
時点で検出は終了するので、2セル目の受信が完了する
と、コントロール部C201は、RxEnbを'H'に
し、データ(ATMセル)の受信を停止させる。
・モード検出部C202からレベル及びモードを示す検
査結果が確定信号とともに送信され、コントロール部C
201がそれを受信すると、レベル・モード検出部C2
02に対するレベル・モード検査要求を解除する。この
時点で検出は終了するので、2セル目の受信が完了する
と、コントロール部C201は、RxEnbを'H'に
し、データ(ATMセル)の受信を停止させる。
【0084】ここで、RxClavのうちいずれのビッ
トも'H'でない場合、この表示は、接続されている物理
レイヤの数が複数であり、また、シングルクラブモード
(1ビットのRxClavによりポーリングを行なうモ
ード)又はマルチクラブモード(4ビットのRxCla
vによりポーリングを行なうモード)のいずれか一方で
あることを示している。
トも'H'でない場合、この表示は、接続されている物理
レイヤの数が複数であり、また、シングルクラブモード
(1ビットのRxClavによりポーリングを行なうモ
ード)又はマルチクラブモード(4ビットのRxCla
vによりポーリングを行なうモード)のいずれか一方で
あることを示している。
【0085】なお、この時点では、検査項目の内容のう
ち確定しているものがないので、コントロール部C20
1は、全ての内容について次の動作を用いて検出する。
まず、コントロール部C201は、RxAddrによ
り、物理レイヤ側C200に対して'0'を通知し、その
通知と同時に、レベル・モード検出部C202にCla
v確認要求を出力する。
ち確定しているものがないので、コントロール部C20
1は、全ての内容について次の動作を用いて検出する。
まず、コントロール部C201は、RxAddrによ
り、物理レイヤ側C200に対して'0'を通知し、その
通知と同時に、レベル・モード検出部C202にCla
v確認要求を出力する。
【0086】次のクロックサイクルでRxAddrによ
り全て'1'を通知し、さらに、次のクロックサイクルに
おいてRxAddrにより'0'を通知する。この2度目
のクロックサイクル時に、コントロール部C201は、
レベル・モード検出部C202からレベル及びモードを
示す検査結果を確定信号とともに送信される。コントロ
ール部C201は、それを受信すると、レベル・モード
検出部C202へ送信するClav確認要求及びレベル
・モード検査要求を解除する。それと同時に、コントロ
ール部C201は、RxEnbを'L'に、RxAddr
を全て'1'にする。また、コントロール部C201は、
このRxEnbを、2つ目のセルを受信するまでこの値
を維持する。
り全て'1'を通知し、さらに、次のクロックサイクルに
おいてRxAddrにより'0'を通知する。この2度目
のクロックサイクル時に、コントロール部C201は、
レベル・モード検出部C202からレベル及びモードを
示す検査結果を確定信号とともに送信される。コントロ
ール部C201は、それを受信すると、レベル・モード
検出部C202へ送信するClav確認要求及びレベル
・モード検査要求を解除する。それと同時に、コントロ
ール部C201は、RxEnbを'L'に、RxAddr
を全て'1'にする。また、コントロール部C201は、
このRxEnbを、2つ目のセルを受信するまでこの値
を維持する。
【0087】続いて、次のクロックサイクルから、コン
トロール部C201は、各レベル・各モードに合ったポ
ーリング方法を用いてポーリングを開始する。ここで、
最初に物理レイヤ側C200に通知したアドレス'0'か
らではなく、その次のアドレスからポーリングを開始す
る。なお、次のアドレスとは、使用されているRxCl
avが1ビットなら'1'を意味し、RxClavが4ビ
ットなら'4'を意味する。また、このポーリングは、物
理レイヤ数検出部C204がコントロール部C201に
対して続けられる。この時点で物理レイヤ数検出部C2
04から送信される物理レイヤ数には、誤差が含まれる
ため、その誤差は物理レイヤデータが作成される段階に
おいて修正される。
トロール部C201は、各レベル・各モードに合ったポ
ーリング方法を用いてポーリングを開始する。ここで、
最初に物理レイヤ側C200に通知したアドレス'0'か
らではなく、その次のアドレスからポーリングを開始す
る。なお、次のアドレスとは、使用されているRxCl
avが1ビットなら'1'を意味し、RxClavが4ビ
ットなら'4'を意味する。また、このポーリングは、物
理レイヤ数検出部C204がコントロール部C201に
対して続けられる。この時点で物理レイヤ数検出部C2
04から送信される物理レイヤ数には、誤差が含まれる
ため、その誤差は物理レイヤデータが作成される段階に
おいて修正される。
【0088】さて、ATMレイヤ側C300は、コント
ロール部C201がRxEnbを'L'にしたことによっ
て、アドレス'0'に相当する物理レイヤインターフェー
ス装置(図示省略)からセルを受信する。ここで、コン
トロール部C201は、セルの先頭を表すRxSOC
が'H'となったことを受信すると、ビット幅・セル長検
出部C203に対してビット幅・セル長検査要求を送信
する。
ロール部C201がRxEnbを'L'にしたことによっ
て、アドレス'0'に相当する物理レイヤインターフェー
ス装置(図示省略)からセルを受信する。ここで、コン
トロール部C201は、セルの先頭を表すRxSOC
が'H'となったことを受信すると、ビット幅・セル長検
出部C203に対してビット幅・セル長検査要求を送信
する。
【0089】これにより、ビット幅・セル長検出部C2
03は、2セル目のRxSOCが入力されるまでの間、
ビット幅とセル長とを検査する。また、コントロール部
C201は、ビット幅・セル長検査要求と同一タイミン
グにより、物理レイヤ数検出部C204に対して物理レ
イヤ数検査要求及びカウント方法を通知する。そして、
物理レイヤ数検出部C204は、通知された物理レイヤ
数カウント方法に従って、物理レイヤ数のカウントを開
始する。さらに、コントロール部C201は、2セル目
のRxSOCが入力された後、ビット幅・セル長検出部
C203からビット幅及びセル長を示す検査結果が確定
信号とともに、送信されるので、それを受信した後、ビ
ット幅・セル長検出部C203に対するビット幅・セル
長検査要求を解除する。
03は、2セル目のRxSOCが入力されるまでの間、
ビット幅とセル長とを検査する。また、コントロール部
C201は、ビット幅・セル長検査要求と同一タイミン
グにより、物理レイヤ数検出部C204に対して物理レ
イヤ数検査要求及びカウント方法を通知する。そして、
物理レイヤ数検出部C204は、通知された物理レイヤ
数カウント方法に従って、物理レイヤ数のカウントを開
始する。さらに、コントロール部C201は、2セル目
のRxSOCが入力された後、ビット幅・セル長検出部
C203からビット幅及びセル長を示す検査結果が確定
信号とともに、送信されるので、それを受信した後、ビ
ット幅・セル長検出部C203に対するビット幅・セル
長検査要求を解除する。
【0090】この時点で物理レイヤ数以外の検出は終了
するので、コントロール部C201は、2セル目の受信
が完了するとRxEnbを'H'にし、データ(ATMセ
ル)の受信を停止する。なお、物理レイヤ数のカウント
については、特定の物理レイヤ数以上のときには、1セ
ルを受信する間に、全ての物理レイヤ数をカウントでき
ないことがある。このため、物理レイヤ数検出部C20
4は、1度、物理レイヤ数検査要求を受信すると、セル
受信の有無に関わらず、物理レイヤ数をカウントし続
け、物理レイヤ数が確定すると、コントロール部C20
1へ物理レイヤ数を通知する。コントロール部C201
は、その通知を受信すると、物理レイヤ数を修正すると
ともに、物理レイヤ数検出部C204に対して物理レイ
ヤ数検査要求を解除する。
するので、コントロール部C201は、2セル目の受信
が完了するとRxEnbを'H'にし、データ(ATMセ
ル)の受信を停止する。なお、物理レイヤ数のカウント
については、特定の物理レイヤ数以上のときには、1セ
ルを受信する間に、全ての物理レイヤ数をカウントでき
ないことがある。このため、物理レイヤ数検出部C20
4は、1度、物理レイヤ数検査要求を受信すると、セル
受信の有無に関わらず、物理レイヤ数をカウントし続
け、物理レイヤ数が確定すると、コントロール部C20
1へ物理レイヤ数を通知する。コントロール部C201
は、その通知を受信すると、物理レイヤ数を修正すると
ともに、物理レイヤ数検出部C204に対して物理レイ
ヤ数検査要求を解除する。
【0091】そして、コントロール部C201は、モー
ド及びレベルを確定するために必要な情報が全て収集す
ると、物理レイヤデータとしてそれらの情報をユートピ
ア回路C107に対して設定情報として出力すると同時
に、開始信号をも出力して、ユートピア回路C107を
起動させる。また、コントロール部C201は、セレク
ト信号を変更し、セレクタC205に対して、検出回路
C108からユートピア回路C107に選択するように
切り替え命令を出力するのである。
ド及びレベルを確定するために必要な情報が全て収集す
ると、物理レイヤデータとしてそれらの情報をユートピ
ア回路C107に対して設定情報として出力すると同時
に、開始信号をも出力して、ユートピア回路C107を
起動させる。また、コントロール部C201は、セレク
ト信号を変更し、セレクタC205に対して、検出回路
C108からユートピア回路C107に選択するように
切り替え命令を出力するのである。
【0092】以下、上記の物理レイヤ側インターフェー
ス装置C200及び非同期転送モードレイヤ側インター
フェース装置C300について説明する。図4は本発明
の一実施形態に係る非同期転送モード通信装置のブロッ
ク図である。この図4に示す非同期転送モード通信装置
D190は、非同期転送モードにおける物理レイヤと非
同期転送モードレイヤとの間の信号インターフェースを
表すユートピアインターフェースを用いた、非同期転送
モード通信装置であって、ユートピアインターフェース
信号を送受信する物理レイヤ側インターフェース装置D
200と、ユートピアインターフェース信号を送受信す
る非同期転送モードレイヤ側インターフェース装置D3
00とをそなえて構成されている。
ス装置C200及び非同期転送モードレイヤ側インター
フェース装置C300について説明する。図4は本発明
の一実施形態に係る非同期転送モード通信装置のブロッ
ク図である。この図4に示す非同期転送モード通信装置
D190は、非同期転送モードにおける物理レイヤと非
同期転送モードレイヤとの間の信号インターフェースを
表すユートピアインターフェースを用いた、非同期転送
モード通信装置であって、ユートピアインターフェース
信号を送受信する物理レイヤ側インターフェース装置D
200と、ユートピアインターフェース信号を送受信す
る非同期転送モードレイヤ側インターフェース装置D3
00とをそなえて構成されている。
【0093】そして、物理レイヤ側インターフェース装
置D200(PHYレイヤと表示されたもの)は、FI
FO処理部D100と、ユートピアインターフェース部
D102(UTOPIA INFと表示されたもの)と
をそなえて構成されている。さらに、非同期転送モード
レイヤ側インターフェース装置D300(ATMレイヤ
と表示されたもの)は、検出回路D308と、ユートピ
ア回路C107と、セレクタC109とをそなえて構成
されている。これらのもので上述したものと同一の符号
を有するものは同一のもの又は同様の機能を有するもの
なので、重複した説明を省略する。
置D200(PHYレイヤと表示されたもの)は、FI
FO処理部D100と、ユートピアインターフェース部
D102(UTOPIA INFと表示されたもの)と
をそなえて構成されている。さらに、非同期転送モード
レイヤ側インターフェース装置D300(ATMレイヤ
と表示されたもの)は、検出回路D308と、ユートピ
ア回路C107と、セレクタC109とをそなえて構成
されている。これらのもので上述したものと同一の符号
を有するものは同一のもの又は同様の機能を有するもの
なので、重複した説明を省略する。
【0094】図5は本発明の一実施形態に係る物理レイ
ヤ側インターフェース装置D200のブロック図であ
る。この図5に示す物理レイヤ側インターフェース装置
D200は、非同期転送モードにおける物理レイヤと非
同期転送モードレイヤとの間の信号インターフェースを
表すユートピアインターフェースを用いた、物理レイヤ
側インターフェース装置であって、FIFO処理部D1
01と、ユートピアインターフェース処理部D102と
をそなえて構成されている。また、この図5に示すFI
FO処理部D101は、上記のFIFO処理部C100
に相当する。
ヤ側インターフェース装置D200のブロック図であ
る。この図5に示す物理レイヤ側インターフェース装置
D200は、非同期転送モードにおける物理レイヤと非
同期転送モードレイヤとの間の信号インターフェースを
表すユートピアインターフェースを用いた、物理レイヤ
側インターフェース装置であって、FIFO処理部D1
01と、ユートピアインターフェース処理部D102と
をそなえて構成されている。また、この図5に示すFI
FO処理部D101は、上記のFIFO処理部C100
に相当する。
【0095】まず、FIFO処理部D101は、RAM
部D103をそなえ、このRAM部D103の書き込み
側(図5の左側)に、検出用セル生成部D108と、書
き込みカウンタD104(W_CTRと表示されたもの)
と、書き込みフラグ出力部(W_FLAGと表示されたもの)
D105と、エッジ検出部D106と、書き込み制御部
(Write Controllerと表示されたもの)D107と、選
択部(SELと表示されたもの)D110と、フリップフ
ロップ(FFと表示されたもの)D120a,D120
bとをそなえて構成されている。
部D103をそなえ、このRAM部D103の書き込み
側(図5の左側)に、検出用セル生成部D108と、書
き込みカウンタD104(W_CTRと表示されたもの)
と、書き込みフラグ出力部(W_FLAGと表示されたもの)
D105と、エッジ検出部D106と、書き込み制御部
(Write Controllerと表示されたもの)D107と、選
択部(SELと表示されたもの)D110と、フリップフ
ロップ(FFと表示されたもの)D120a,D120
bとをそなえて構成されている。
【0096】また、FIFO処理部D101は、RAM
部D103の読み出し側(図5の右側)に、セレクタD
117と、読み出しカウンタ(R_CTRと表示されたも
の)D111と、検出用セル生成部D115と、読み出
し制御部(Read Controllerと表示されたもの)D11
4と、マスク処理部D109と、読み出しフラグ(R_FL
AGと表示されたもの)D112と、エッジ検出部D11
3と、セレクタD118とをそなえて構成されている。
部D103の読み出し側(図5の右側)に、セレクタD
117と、読み出しカウンタ(R_CTRと表示されたも
の)D111と、検出用セル生成部D115と、読み出
し制御部(Read Controllerと表示されたもの)D11
4と、マスク処理部D109と、読み出しフラグ(R_FL
AGと表示されたもの)D112と、エッジ検出部D11
3と、セレクタD118とをそなえて構成されている。
【0097】これにより、書き込み側で初期状態を設定
するか、あるいは、読み出し側で初期状態を設定するか
が選択され、その選択により、初期状態の設定方法が変
更されるようになっている。そして、ユートピアインタ
ーフェース処理部D102は、ユートピアインターフェ
ース部C106(図1参照)に相当するものである。
するか、あるいは、読み出し側で初期状態を設定するか
が選択され、その選択により、初期状態の設定方法が変
更されるようになっている。そして、ユートピアインタ
ーフェース処理部D102は、ユートピアインターフェ
ース部C106(図1参照)に相当するものである。
【0098】RAM部D103は、ユートピアインター
フェースに関する物理レイヤデータを検出するための初
期化セルを保持しうるものであって、保持手段として機
能しており、また、5セル分の特定のATMセルを格納
しうるものである。この特定のATMセルは実用上、ア
イドルセル/アンアサインドセルが使用されている。な
お、この書き込み用の特定セルは、ATMセルに限定さ
れず、他のセルを用いることもできる。このセルのセル
フォーマットを図7に示す。
フェースに関する物理レイヤデータを検出するための初
期化セルを保持しうるものであって、保持手段として機
能しており、また、5セル分の特定のATMセルを格納
しうるものである。この特定のATMセルは実用上、ア
イドルセル/アンアサインドセルが使用されている。な
お、この書き込み用の特定セルは、ATMセルに限定さ
れず、他のセルを用いることもできる。このセルのセル
フォーマットを図7に示す。
【0099】次に、RAM部D103の書き込み側のブ
ロックについて説明する。まず、検出用セル生成部D1
08は、RAM部D103(保持手段)の入力側に接続
され、初期化セルを書き込みうるものであって、書き込
み側検出用セル生成手段として機能している。また、こ
の検出用セル生成部D108は、書き込み制御部D10
7の指示によりパワーオンリセット解除後、RAM部D
103に特定のATMセルを送信するようになってい
る。
ロックについて説明する。まず、検出用セル生成部D1
08は、RAM部D103(保持手段)の入力側に接続
され、初期化セルを書き込みうるものであって、書き込
み側検出用セル生成手段として機能している。また、こ
の検出用セル生成部D108は、書き込み制御部D10
7の指示によりパワーオンリセット解除後、RAM部D
103に特定のATMセルを送信するようになってい
る。
【0100】そして、書き込みカウンタD104は、書
き込み側に設けられ、書き込みした回数を保持するカウ
ンタであって、バイト数をカウントするバイトカウンタ
(Byte_CTRと表示されたもの)と、セル数をカウントす
るセルカウンタ(Cell_CTRと表示されたもの)とを有す
る。さらに、書き込みフラグ出力部D105は、エッジ
検出部D106からの信号を入力され、書き込み完了フ
ラグ信号を書き込むものである。このエッジ検出部D1
06は、読み出し側が2セル読み出したことを認識する
ものである。また、書き込み制御部D107は、検出用
セル生成部D108の書き込みを制御するものであり、
検出状態の動作指示を行なう。
き込み側に設けられ、書き込みした回数を保持するカウ
ンタであって、バイト数をカウントするバイトカウンタ
(Byte_CTRと表示されたもの)と、セル数をカウントす
るセルカウンタ(Cell_CTRと表示されたもの)とを有す
る。さらに、書き込みフラグ出力部D105は、エッジ
検出部D106からの信号を入力され、書き込み完了フ
ラグ信号を書き込むものである。このエッジ検出部D1
06は、読み出し側が2セル読み出したことを認識する
ものである。また、書き込み制御部D107は、検出用
セル生成部D108の書き込みを制御するものであり、
検出状態の動作指示を行なう。
【0101】加えて、セレクタD110は、RAM部D
103への検出用ATMセル書き込み時と通常ATMセ
ル書き込み時に書き込みクロック(Write CLK)と読み
出しクロック(Read CLK)との選択を行なうものであ
る。フリップフロップ(FFと表示されたもの)D12
0a,D120bは、それぞれ、データを所定のタイミ
ングで保持・出力するものである。このフリップフロッ
プD120aには、マスク処理部D109が設けられ、
書き込みフラグ出力部D105からエッジ検出部D11
3へ出力される書き込み完了フラグ信号について、マス
ク処理が行なわれるようになっている。
103への検出用ATMセル書き込み時と通常ATMセ
ル書き込み時に書き込みクロック(Write CLK)と読み
出しクロック(Read CLK)との選択を行なうものであ
る。フリップフロップ(FFと表示されたもの)D12
0a,D120bは、それぞれ、データを所定のタイミ
ングで保持・出力するものである。このフリップフロッ
プD120aには、マスク処理部D109が設けられ、
書き込みフラグ出力部D105からエッジ検出部D11
3へ出力される書き込み完了フラグ信号について、マス
ク処理が行なわれるようになっている。
【0102】次に、読み出し側で初期状態の設定を行な
うためのブロックについて説明する。まず、セレクタD
117(SEL1と表示されたもの)は、RAM部D103
からのデータと検出用セル生成部D115からのデータ
を読み出し制御部D114からの指示によって選択して
ユートピアインターフェース部D102へ送信するもの
である。
うためのブロックについて説明する。まず、セレクタD
117(SEL1と表示されたもの)は、RAM部D103
からのデータと検出用セル生成部D115からのデータ
を読み出し制御部D114からの指示によって選択して
ユートピアインターフェース部D102へ送信するもの
である。
【0103】また、読み出しカウンタD111は、読み
出し側に設けられ、読み出した回数を保持するカウンタ
であって、バイト数をカウントするバイトカウンタ(By
te_CTRと表示されたもの)と、セル数をカウントするセ
ルカウンタ(Cell_CTRと表示されたもの)とを有する。
検出用セル生成部D115は、RAM部D103の出力
側に接続され、初期化セルを書き込みうるものであり、
読み出し側検出用セル生成手段として機能している。ま
た、この検出用セル生成部D115は、読み出し制御部
D114の指示によりユートピアインターフェース部D
102へ特定のATMセルを送信するようになってい
る。ここで、読み出し制御部D114は、初期状態の動
作指示を行なうものである。
出し側に設けられ、読み出した回数を保持するカウンタ
であって、バイト数をカウントするバイトカウンタ(By
te_CTRと表示されたもの)と、セル数をカウントするセ
ルカウンタ(Cell_CTRと表示されたもの)とを有する。
検出用セル生成部D115は、RAM部D103の出力
側に接続され、初期化セルを書き込みうるものであり、
読み出し側検出用セル生成手段として機能している。ま
た、この検出用セル生成部D115は、読み出し制御部
D114の指示によりユートピアインターフェース部D
102へ特定のATMセルを送信するようになってい
る。ここで、読み出し制御部D114は、初期状態の動
作指示を行なうものである。
【0104】さらに、マスク処理部D116は、読み出
しカウンタD111と読み出しフラグD112との間に
設けられ、読み出し制御部D114の指示がある間、こ
れらの間で送受信されるデータについてマスク処理を行
ない、読み出しフラグD112から出力される読み出し
フラグが通知されないようになっている。ここで、読み
出しフラグD112は、RAM部D103のセルの有無
を表す信号を出力するものである。
しカウンタD111と読み出しフラグD112との間に
設けられ、読み出し制御部D114の指示がある間、こ
れらの間で送受信されるデータについてマスク処理を行
ない、読み出しフラグD112から出力される読み出し
フラグが通知されないようになっている。ここで、読み
出しフラグD112は、RAM部D103のセルの有無
を表す信号を出力するものである。
【0105】また、エッジ検出部D113は、エッジを
検出するものであり、セレクタD118(SEL2と表示さ
れたもの)は、ユートピアインターフェース部D102
へ送信するセルの有無を示す信号を、読み出し制御部D
114からの指示により選択して出力するものである。
すなわち、このセレクタD118は、読み出しフラグD
112から出力されるものと、読み出し制御部D114
から出力されるものとのうちのいずれかを選択して出力
するのである。
検出するものであり、セレクタD118(SEL2と表示さ
れたもの)は、ユートピアインターフェース部D102
へ送信するセルの有無を示す信号を、読み出し制御部D
114からの指示により選択して出力するものである。
すなわち、このセレクタD118は、読み出しフラグD
112から出力されるものと、読み出し制御部D114
から出力されるものとのうちのいずれかを選択して出力
するのである。
【0106】なお、上記の各ブロックの機能は、いずれ
も、ハードウェア及びソフトウェアにより実現されるよ
うになっている。これらのブロックにより、検出用セル
生成部D115にて、読み出しカウンタD111からの
読み出し要求に従いアイドルセル/アンアサインドセル
が出力され、マスク処理部D116にて、検出動作信号
が解除されるまでの間、読み出しフラグD112と読み
出しカウンタD111との間において送受信される信号
がマスク処理される。
も、ハードウェア及びソフトウェアにより実現されるよ
うになっている。これらのブロックにより、検出用セル
生成部D115にて、読み出しカウンタD111からの
読み出し要求に従いアイドルセル/アンアサインドセル
が出力され、マスク処理部D116にて、検出動作信号
が解除されるまでの間、読み出しフラグD112と読み
出しカウンタD111との間において送受信される信号
がマスク処理される。
【0107】換言すれば、このマスク処理部D116
は、RAM部D103に2セルが書き込まれているかの
ように、読み出しカウンタD111と読み出しフラグD
112とに対して信号を送受信するのである。また、セ
レクタD117においては、検出動作信号が出力されて
いる間、RAM部D103から出力されるデータの代わ
りに、検出用セル生成部D115から出力されるデータ
が選択され、このデータが、ユートピアインターフェー
ス部D102に対して出力される。さらに、セレクタD
118においては、検出動作信号が出力されている間、
読み出しフラグD112から出力されるデータの代わり
に、読み出し制御部D114から出力されるデータが選
択され、RAM部D103のセルの有無を表す信号が、
ユートピアインターフェース部D102に対して出力さ
れるのである。
は、RAM部D103に2セルが書き込まれているかの
ように、読み出しカウンタD111と読み出しフラグD
112とに対して信号を送受信するのである。また、セ
レクタD117においては、検出動作信号が出力されて
いる間、RAM部D103から出力されるデータの代わ
りに、検出用セル生成部D115から出力されるデータ
が選択され、このデータが、ユートピアインターフェー
ス部D102に対して出力される。さらに、セレクタD
118においては、検出動作信号が出力されている間、
読み出しフラグD112から出力されるデータの代わり
に、読み出し制御部D114から出力されるデータが選
択され、RAM部D103のセルの有無を表す信号が、
ユートピアインターフェース部D102に対して出力さ
れるのである。
【0108】また、書き込み制御部D107と読み出し
制御部D114とは協働して、切り替え手段として機能
している。すなわち、この切り替え手段は、検出用セル
生成部D108(書き込み側検出用セル生成手段)と検
出用セル生成部D115(読み出し側検出用セル生成手
段)とに接続され、検出用セル生成部D108と検出用
セル生成部D115とのいずれか一方を書き込み可能と
させるとともに他方の書き込みを禁止させるよう選択的
に切り替えうるものである。
制御部D114とは協働して、切り替え手段として機能
している。すなわち、この切り替え手段は、検出用セル
生成部D108(書き込み側検出用セル生成手段)と検
出用セル生成部D115(読み出し側検出用セル生成手
段)とに接続され、検出用セル生成部D108と検出用
セル生成部D115とのいずれか一方を書き込み可能と
させるとともに他方の書き込みを禁止させるよう選択的
に切り替えうるものである。
【0109】この切り替え手段による初期化方法は、書
き込み制御部D107と読み出し制御部D114とがそ
れぞれ有する設定用ピンをON/OFFすることにより
選択されるようになっている。以下、この切り替えによ
り、各部の初期化の態様について説明する。まず、書き
込み側で初期化する場合、書き込み制御部D107が、
パワーオンリセット解除後、セレクタD110ヘセレク
ト信号を出力し、読み出しのためのクロックが選択され
る。この選択の理由は、最初にRAM部D103に書き
込む2セル分のデータをできるだけ速く、106クロッ
クがカウントされるまでに書き込まれるようにし、か
つ、ATMレイヤ側D300のタイムスケジュールに合
わせるためである。なお、このタイムスケジュールと
は、そのクロックで動作することを意味する。
き込み制御部D107と読み出し制御部D114とがそ
れぞれ有する設定用ピンをON/OFFすることにより
選択されるようになっている。以下、この切り替えによ
り、各部の初期化の態様について説明する。まず、書き
込み側で初期化する場合、書き込み制御部D107が、
パワーオンリセット解除後、セレクタD110ヘセレク
ト信号を出力し、読み出しのためのクロックが選択され
る。この選択の理由は、最初にRAM部D103に書き
込む2セル分のデータをできるだけ速く、106クロッ
クがカウントされるまでに書き込まれるようにし、か
つ、ATMレイヤ側D300のタイムスケジュールに合
わせるためである。なお、このタイムスケジュールと
は、そのクロックで動作することを意味する。
【0110】また、書き込み制御部D107は、セレク
タD110ヘセレクト信号を出力すると同時に、書き込
みカウンタD104,書き込みフラグ出力部D105及
び検出用セル生成部D108へ信号を出力する。これに
より、RAM部D103に2セル分のデータが書き込ま
れる。なお、この書き込みの間、外部からの書き込みは
拒否される。
タD110ヘセレクト信号を出力すると同時に、書き込
みカウンタD104,書き込みフラグ出力部D105及
び検出用セル生成部D108へ信号を出力する。これに
より、RAM部D103に2セル分のデータが書き込ま
れる。なお、この書き込みの間、外部からの書き込みは
拒否される。
【0111】一方、パワーオンリセット解除の直後は、
フレーム同期やセル同期(HEC同期)が必要なため、2
セル分を書き込んでいる程度の時間内においては、有効
なATMセルの書き込みは生じない。また、書き込み制
御部D107は、書き込みフラグ出力部D105を介し
て、マスク処理部D109への書き込み完了フラグ信号
のうち、上位3セルをマスク処理するよう通知する。こ
こで、ATMレイヤ側D300にて検出が行なわれてい
る間は、FIFO処理部D101のRAM部D103
に、最初に書き込むべき2セル以外のセルは書き込まれ
ていないことが必要だが、実用上は、何らかのセルが書
き込まれている可能性がある。このため、書き込み制御
部D107は、ATMレイヤ側D300による2セル分
の読み込みが終了するまで、このRAM部D103にお
ける最初に書き込むべき部分について、その書き込み完
了フラグの残り3セル分をマスク処理する。これによ
り、最初の2セル以外にRAM部D103への書き込み
があっても、その書き込みは、読み出し側に通知されな
い。
フレーム同期やセル同期(HEC同期)が必要なため、2
セル分を書き込んでいる程度の時間内においては、有効
なATMセルの書き込みは生じない。また、書き込み制
御部D107は、書き込みフラグ出力部D105を介し
て、マスク処理部D109への書き込み完了フラグ信号
のうち、上位3セルをマスク処理するよう通知する。こ
こで、ATMレイヤ側D300にて検出が行なわれてい
る間は、FIFO処理部D101のRAM部D103
に、最初に書き込むべき2セル以外のセルは書き込まれ
ていないことが必要だが、実用上は、何らかのセルが書
き込まれている可能性がある。このため、書き込み制御
部D107は、ATMレイヤ側D300による2セル分
の読み込みが終了するまで、このRAM部D103にお
ける最初に書き込むべき部分について、その書き込み完
了フラグの残り3セル分をマスク処理する。これによ
り、最初の2セル以外にRAM部D103への書き込み
があっても、その書き込みは、読み出し側に通知されな
い。
【0112】さて、書き込み側の検出用セル生成部D1
08が、RAM部D103に書き込みを開始してから、
最長106クロック(8ビットモード時)で2セルの書
き込みが終了する。そして、その通知は書き込みカウン
タD104から書き込み制御部D107へ送信され、そ
の時点で、書き込み制御部D107は、セレクタD11
0へのセレクト信号を、書き込みクロックに変更し、同
時に書き込みカウンタD104,書き込みフラグ出力部
D105及び検出用セル生成部D108のそれぞれに対
する信号出力を解除し、書き込み側を通常の動作へ戻
す。
08が、RAM部D103に書き込みを開始してから、
最長106クロック(8ビットモード時)で2セルの書
き込みが終了する。そして、その通知は書き込みカウン
タD104から書き込み制御部D107へ送信され、そ
の時点で、書き込み制御部D107は、セレクタD11
0へのセレクト信号を、書き込みクロックに変更し、同
時に書き込みカウンタD104,書き込みフラグ出力部
D105及び検出用セル生成部D108のそれぞれに対
する信号出力を解除し、書き込み側を通常の動作へ戻
す。
【0113】このとき、データクロックが変更(クロッ
クの乗り替え)されるので、書き込み制御部D107
は、マスク処理部D109へ出力する信号について、2
個のフリップフロップD120a,D120bを介し
て、データを保護するようにしている。これにより、非
同期の信号が、所望のクロックで出力されるようにな
り、また、メタステープル状態を回避できる。
クの乗り替え)されるので、書き込み制御部D107
は、マスク処理部D109へ出力する信号について、2
個のフリップフロップD120a,D120bを介し
て、データを保護するようにしている。これにより、非
同期の信号が、所望のクロックで出力されるようにな
り、また、メタステープル状態を回避できる。
【0114】次に、RAM部D103にて2セルが書き
込まれた後、書き込み制御部D107はエッジ検出部D
106から出力される信号のうち、下位2ビットが示す
読み出し完了フラグ信号を監視する。そして、エッジ検
出部D106が、読み出し側の読み出しフラグD112
にて2セルが読み出されたことが認識されると、書き込
み制御部D107は、マスク処理部D109へ送信して
いたマスク処理の指示を解除し、FIFO処理部D10
1の動作の全てを通常動作に戻す。
込まれた後、書き込み制御部D107はエッジ検出部D
106から出力される信号のうち、下位2ビットが示す
読み出し完了フラグ信号を監視する。そして、エッジ検
出部D106が、読み出し側の読み出しフラグD112
にて2セルが読み出されたことが認識されると、書き込
み制御部D107は、マスク処理部D109へ送信して
いたマスク処理の指示を解除し、FIFO処理部D10
1の動作の全てを通常動作に戻す。
【0115】一方、読み出し側が初期化する場合、読み
出し制御部D114は、パワーオンリセット解除後、検
出用セル生成部D115,マスク処理部D116,セレ
クタD117及びセレクタD118のそれぞれに対して
検出動作信号を出力し、検出用セルを生成する。また、
セレクタD117及びセレクタD118は、それぞれ、
ユートピアインターフェース部D102に対して、RA
M部D103のセルについての有無を表す信号を擬似的
に生成して送信する。
出し制御部D114は、パワーオンリセット解除後、検
出用セル生成部D115,マスク処理部D116,セレ
クタD117及びセレクタD118のそれぞれに対して
検出動作信号を出力し、検出用セルを生成する。また、
セレクタD117及びセレクタD118は、それぞれ、
ユートピアインターフェース部D102に対して、RA
M部D103のセルについての有無を表す信号を擬似的
に生成して送信する。
【0116】そして、2セルの読み出しが終了すると、
検出用セル生成部D115は、読み出し制御部D114
へ完了通知を出力し、読み出し制御部D114がそれを
受信すると、検出動作信号を解除し、FIFO処理部D
101の動作を通常動作に戻す。図6は本発明の一実施
形態に係るATM側検出回路D308のブロック図であ
る。この図6に示すATM側検出回路D308(以下、
検出回路D308と称することがある)は、物理レイヤ
側インターフェース装置D200に接続され、物理レイ
ヤデータからレベルとモードとポーリング方法とを検出
しうるレベル・モード検出部D302と、物理レイヤ側
インターフェース装置D200に接続され、物理レイヤ
側インターフェース装置D200が有する接続ポート数
を検出しうる物理レイヤ数検出部D304と、インター
フェース信号のビット幅とセル長とを検出しうるビット
幅・セル長検出部D303と、レベル・モード検出部D
302と物理レイヤ数検出部D304とに接続され、レ
ベル・モード検出部D302にて検出されたレベル,モ
ード及びポーリング方法に基づくデータ(物理レイヤデ
ータ)と、非同期転送モードのセルを受信したことを示
す開始信号と、検出回路D308及びユートピア回路C
107を切り替えうるセレクト信号とを出力しうるコン
トロール部(制御部)D301と、カウント機能を有す
る53進カウンタD305とをそなえて構成されてい
る。
検出用セル生成部D115は、読み出し制御部D114
へ完了通知を出力し、読み出し制御部D114がそれを
受信すると、検出動作信号を解除し、FIFO処理部D
101の動作を通常動作に戻す。図6は本発明の一実施
形態に係るATM側検出回路D308のブロック図であ
る。この図6に示すATM側検出回路D308(以下、
検出回路D308と称することがある)は、物理レイヤ
側インターフェース装置D200に接続され、物理レイ
ヤデータからレベルとモードとポーリング方法とを検出
しうるレベル・モード検出部D302と、物理レイヤ側
インターフェース装置D200に接続され、物理レイヤ
側インターフェース装置D200が有する接続ポート数
を検出しうる物理レイヤ数検出部D304と、インター
フェース信号のビット幅とセル長とを検出しうるビット
幅・セル長検出部D303と、レベル・モード検出部D
302と物理レイヤ数検出部D304とに接続され、レ
ベル・モード検出部D302にて検出されたレベル,モ
ード及びポーリング方法に基づくデータ(物理レイヤデ
ータ)と、非同期転送モードのセルを受信したことを示
す開始信号と、検出回路D308及びユートピア回路C
107を切り替えうるセレクト信号とを出力しうるコン
トロール部(制御部)D301と、カウント機能を有す
る53進カウンタD305とをそなえて構成されてい
る。
【0117】コントロール部D301は、検出開始判断
部D301aと、物理レイヤ検査要求出力部(PHY検
査要求出力部)D301bと、Clav検査要求出力部
D301cと、Clav確認要求出力部D301dと、
レベル検査要求出力部D301eと、セル長検査要求出
力部D301fと、Enb_Gen部D301gと、A
dr_Gen部D301hと、条件抽出部D301i
と、物理レイヤデータ作成部D301jとをそなえて構
成されている。
部D301aと、物理レイヤ検査要求出力部(PHY検
査要求出力部)D301bと、Clav検査要求出力部
D301cと、Clav確認要求出力部D301dと、
レベル検査要求出力部D301eと、セル長検査要求出
力部D301fと、Enb_Gen部D301gと、A
dr_Gen部D301hと、条件抽出部D301i
と、物理レイヤデータ作成部D301jとをそなえて構
成されている。
【0118】ここで、検出開始判断部D301aは、5
3進カウンタD305を監視し、検出開始のタイミング
を判断するものであり、物理レイヤ検査要求出力部D3
01bは、物理レイヤ数検査要求(PHY数検査要求)
の生成を要求する信号を出力するものであり、また、C
lav検査要求出力部D301cは、Clav検査要求
の生成を要求する信号を出力するものである。
3進カウンタD305を監視し、検出開始のタイミング
を判断するものであり、物理レイヤ検査要求出力部D3
01bは、物理レイヤ数検査要求(PHY数検査要求)
の生成を要求する信号を出力するものであり、また、C
lav検査要求出力部D301cは、Clav検査要求
の生成を要求する信号を出力するものである。
【0119】そして、Clav確認要求出力部D301
dは、Clav確認要求の生成を要求する信号を出力す
るものであり、レベル検査要求出力部D301eは、レ
ベル検査要求の生成を要求する信号を出力するものであ
り、さらに、セル長検査要求出力部D301fは、セル
長検査要求の生成を要求する信号を出力するものであ
る。
dは、Clav確認要求の生成を要求する信号を出力す
るものであり、レベル検査要求出力部D301eは、レ
ベル検査要求の生成を要求する信号を出力するものであ
り、さらに、セル長検査要求出力部D301fは、セル
長検査要求の生成を要求する信号を出力するものであ
る。
【0120】また、Enb_Gen部D301gは、R
xEnbを生成するものであり、Adr_Gen部D3
01hは、RxAddrを生成するものであり、条件抽
出部D301iは、コントロール部D301内の動作を
決定する条件を監視し、その動作手法をコントロール部
D301内の各ブロックに通知するものである。そし
て、条件抽出部D301iは、Clav検査結果と確定
信号とを受信し、RxClavが'H'である数を抽出す
るものである。加えて、物理レイヤデータ作成部D30
1jは、他のブロックからのデータに基づいて物理レイ
ヤデータを生成し、かつ、ユートピア回路C107に対
して動作開始を通知する開始信号や、物理レイヤ側D2
00に対するRxEnbやRxAddrや、セレクタC
109に対するセレクト信号を生成するものである。
xEnbを生成するものであり、Adr_Gen部D3
01hは、RxAddrを生成するものであり、条件抽
出部D301iは、コントロール部D301内の動作を
決定する条件を監視し、その動作手法をコントロール部
D301内の各ブロックに通知するものである。そし
て、条件抽出部D301iは、Clav検査結果と確定
信号とを受信し、RxClavが'H'である数を抽出す
るものである。加えて、物理レイヤデータ作成部D30
1jは、他のブロックからのデータに基づいて物理レイ
ヤデータを生成し、かつ、ユートピア回路C107に対
して動作開始を通知する開始信号や、物理レイヤ側D2
00に対するRxEnbやRxAddrや、セレクタC
109に対するセレクト信号を生成するものである。
【0121】なお、このセレクト信号により、検出回路
D308から出力されるものとユートピア回路C107
から出力されるものとのいずれかが選択されるについ
て、決定される。次に、図6に示すレベル・モード検出
部D302は、条件抽出部D302aと、Pty_Ch
k部D302bと、Clav_Chk部D302cと、
CTR_Chk部D302dと、検出結果作成部D30
2eとをそなえて構成されている。
D308から出力されるものとユートピア回路C107
から出力されるものとのいずれかが選択されるについ
て、決定される。次に、図6に示すレベル・モード検出
部D302は、条件抽出部D302aと、Pty_Ch
k部D302bと、Clav_Chk部D302cと、
CTR_Chk部D302dと、検出結果作成部D30
2eとをそなえて構成されている。
【0122】ここで、条件抽出部D302aは、レベル
・モード検査要求に従い条件の抽出・判断を行なうもの
であり、Pty_Chk部D302bは、入力されるR
xPrty[1]の2クロック間のデータを常に監視
し、2クロック間にてそのデータが'0'か否かを検出結
果作成部D302eに対して通知するものであり、Cl
av_Chk部D302cは、入力されるRxClav
[3:0]の'H'の数をカウントし、その数を条件抽出
部D302aと検出結果作成部D302eとに常に送信
するものである。
・モード検査要求に従い条件の抽出・判断を行なうもの
であり、Pty_Chk部D302bは、入力されるR
xPrty[1]の2クロック間のデータを常に監視
し、2クロック間にてそのデータが'0'か否かを検出結
果作成部D302eに対して通知するものであり、Cl
av_Chk部D302cは、入力されるRxClav
[3:0]の'H'の数をカウントし、その数を条件抽出
部D302aと検出結果作成部D302eとに常に送信
するものである。
【0123】さらに、CTR_Chk部D302dは、
53進カウンタD305のカウンタ値を常に監視し続
け、そのカウンタ値が既定値('25'〜'50')の間に
あるときのみ、マーカーを検出結果作成部D302eへ
出力するものである。この検出結果作成部D302e
は、レベル・モード検出部D302内の他のブロックか
ら出力されるデータに基づいて、検査結果と確定信号と
を生成するものである。
53進カウンタD305のカウンタ値を常に監視し続
け、そのカウンタ値が既定値('25'〜'50')の間に
あるときのみ、マーカーを検出結果作成部D302eへ
出力するものである。この検出結果作成部D302e
は、レベル・モード検出部D302内の他のブロックか
ら出力されるデータに基づいて、検査結果と確定信号と
を生成するものである。
【0124】次に、図6に示すビット幅・セル長検出部
D303は、53進カウンタD305より入力されるカ
ウンタ値を監視し、既定値('12','13','2
5','26','51','52')ごとにカウントアップ
する検出カウンタ部D303aと、検出カウンタ部D3
03aから出力される値に基づいて、検査結果と確定信
号とを生成する検出結果作成部D303bとをそなえて
構成されている。
D303は、53進カウンタD305より入力されるカ
ウンタ値を監視し、既定値('12','13','2
5','26','51','52')ごとにカウントアップ
する検出カウンタ部D303aと、検出カウンタ部D3
03aから出力される値に基づいて、検査結果と確定信
号とを生成する検出結果作成部D303bとをそなえて
構成されている。
【0125】さらに、図6に示す物理レイヤ数検出部D
304は、Clav確認部D304aと、物理レイヤ数
カウンタ部D304b(PHY数カウンタ部と表示され
たもの)と、物理レイヤ数出力部D304cと、Cla
v_Chk部D304dと、セレクタD304e(SEL
と表示されたもの)とをそなえて構成されている。ここ
で、Clav確認部D304aは、コントロール部D3
01からのClav検査要求に従い、Clav_Chk
部D304dからのデータに基づいて検査結果を生成す
るものであり、物理レイヤ数カウンタ部D304bは、
Clav_Chk部D304dからのデータに基づいて
カウントアップするものであり、また、物理レイヤ数出
力部D304cは、物理レイヤ数カウンタ部D304b
のカウンタ値を物理レイヤ数(ポート数)の検査結果と
して出力し、確定信号を生成するものである。
304は、Clav確認部D304aと、物理レイヤ数
カウンタ部D304b(PHY数カウンタ部と表示され
たもの)と、物理レイヤ数出力部D304cと、Cla
v_Chk部D304dと、セレクタD304e(SEL
と表示されたもの)とをそなえて構成されている。ここ
で、Clav確認部D304aは、コントロール部D3
01からのClav検査要求に従い、Clav_Chk
部D304dからのデータに基づいて検査結果を生成す
るものであり、物理レイヤ数カウンタ部D304bは、
Clav_Chk部D304dからのデータに基づいて
カウントアップするものであり、また、物理レイヤ数出
力部D304cは、物理レイヤ数カウンタ部D304b
のカウンタ値を物理レイヤ数(ポート数)の検査結果と
して出力し、確定信号を生成するものである。
【0126】そして、Clav_Chk部D304d
は、入力されるRxClav[3:0]に基づいてCl
avの状態を出力するものであり、その出力先は、Cl
av確認部D304a、物理レイヤ数カウンタ部D30
4b及び物理レイヤ数出力部D304cである。さら
に、セレクタD304eは、物理レイヤ数検査要求をセ
レクト信号とし、Clav確認部D304aと物理レイ
ヤ数出力部D304cとから出力されるデータのうちの
いずれか一方を検査結果として出力するか否かを選択す
るものである。
は、入力されるRxClav[3:0]に基づいてCl
avの状態を出力するものであり、その出力先は、Cl
av確認部D304a、物理レイヤ数カウンタ部D30
4b及び物理レイヤ数出力部D304cである。さら
に、セレクタD304eは、物理レイヤ数検査要求をセ
レクト信号とし、Clav確認部D304aと物理レイ
ヤ数出力部D304cとから出力されるデータのうちの
いずれか一方を検査結果として出力するか否かを選択す
るものである。
【0127】次に、図8〜図27に示すタイムチャート
を用いて、物理レイヤD200側の動作について説明す
る。これらのタイムチャートは、いずれも、同一レベル
かつ同一モードを用いた場合のものである。また、これ
らのタイムチャートには、書き込み側において初期設定
したときのものと、読み出し側において初期設定したと
きのものとの各場合についてのパターンが示されてい
る。
を用いて、物理レイヤD200側の動作について説明す
る。これらのタイムチャートは、いずれも、同一レベル
かつ同一モードを用いた場合のものである。また、これ
らのタイムチャートには、書き込み側において初期設定
したときのものと、読み出し側において初期設定したと
きのものとの各場合についてのパターンが示されてい
る。
【0128】なお、これらのタイムチャート間の相違点
は、次の(2−1)及び(2−2)が挙げられる。 (2−1)パワーオンリセット解除後の106クロック
間において、実際にRAM部D103にアイドルセル/
アンアサインドセルが、書き込み側において書き込まれ
るか、あるいは、読み出し側において書き込まれないか
といった点。
は、次の(2−1)及び(2−2)が挙げられる。 (2−1)パワーオンリセット解除後の106クロック
間において、実際にRAM部D103にアイドルセル/
アンアサインドセルが、書き込み側において書き込まれ
るか、あるいは、読み出し側において書き込まれないか
といった点。
【0129】(2−2)書き込み側における初期設定を
選択したときに書き込み側でクロックの変更(クロック
の乗り替え)が生じる点。そして、検出回路D308ヘ
のセル送出に関しては、全く同一タイミングで行なわれ
る。このため、以下のタイムチャートの説明において
は、両方をまとめて行なうこととする。
選択したときに書き込み側でクロックの変更(クロック
の乗り替え)が生じる点。そして、検出回路D308ヘ
のセル送出に関しては、全く同一タイミングで行なわれ
る。このため、以下のタイムチャートの説明において
は、両方をまとめて行なうこととする。
【0130】また、これらのタイムチャートに示す信号
は、次のようになる。すなわち、XRSTは、パワーオ
ンリセット信号であり、CLKはクロックであり、W_
DATAは書き込みデータであり、W_ADDRは書き
込みアドレスであり、W_ENは書き込み可能信号であ
る。さらに、ReadCLKは読み出しクロックであ
り、R_ADDRは読み出しアドレスであり、RxDa
taは読み出したデータである。また、これらのタイム
チャートにおける信号は、上側が'H'であり、下側が'
L'である。
は、次のようになる。すなわち、XRSTは、パワーオ
ンリセット信号であり、CLKはクロックであり、W_
DATAは書き込みデータであり、W_ADDRは書き
込みアドレスであり、W_ENは書き込み可能信号であ
る。さらに、ReadCLKは読み出しクロックであ
り、R_ADDRは読み出しアドレスであり、RxDa
taは読み出したデータである。また、これらのタイム
チャートにおける信号は、上側が'H'であり、下側が'
L'である。
【0131】加えて、上述したように、RxClavは
セル受信許可信号であって3種類の状態を有するもので
あり、RxAddrは受信アドレス信号であり、ATM
レイヤインターフェース装置100のうち所定のものを
ポーリングし選択するためのものである。さらに、Rx
Enbは受信可能を示す信号であり、RxSOCはAT
Mセルの先頭オクテットを示す信号である。また、図2
0〜図27に示す”SELECT信号”は、セレクト信
号を表す。
セル受信許可信号であって3種類の状態を有するもので
あり、RxAddrは受信アドレス信号であり、ATM
レイヤインターフェース装置100のうち所定のものを
ポーリングし選択するためのものである。さらに、Rx
Enbは受信可能を示す信号であり、RxSOCはAT
Mセルの先頭オクテットを示す信号である。また、図2
0〜図27に示す”SELECT信号”は、セレクト信
号を表す。
【0132】そして、これらのタイムチャートには、
〜と付した時点が表示されており、以下の説明におい
てはこれらの時点においての比較も行なう。また、時点
のことを単にのように称することがある。図8は書
き込み側で初期設定を選択したときの物理レイヤ側のタ
イムチャートであり、レベル1及びレベル2のレベル1
動作モード時におけるものである。また、図9は読み出
し側で初期設定を選択したときの物理レイヤ側のタイム
チャートであり、レベル1及びレベル2のレベル1動作
モード時におけるものである。さらに、図10は書き込
み側で初期設定を選択したときの物理レイヤ側のタイム
チャートであり、レベル3のレベル1動作モード時にお
けるものである。図11は読み出し側で初期設定を選択
したときの物理レイヤ側のタイムチャートであり、レベ
ル3のレベル1動作モード時におけるものである。
〜と付した時点が表示されており、以下の説明におい
てはこれらの時点においての比較も行なう。また、時点
のことを単にのように称することがある。図8は書
き込み側で初期設定を選択したときの物理レイヤ側のタ
イムチャートであり、レベル1及びレベル2のレベル1
動作モード時におけるものである。また、図9は読み出
し側で初期設定を選択したときの物理レイヤ側のタイム
チャートであり、レベル1及びレベル2のレベル1動作
モード時におけるものである。さらに、図10は書き込
み側で初期設定を選択したときの物理レイヤ側のタイム
チャートであり、レベル3のレベル1動作モード時にお
けるものである。図11は読み出し側で初期設定を選択
したときの物理レイヤ側のタイムチャートであり、レベ
ル3のレベル1動作モード時におけるものである。
【0133】ここで、図8のは、パワーオンリセット
解除後、106クロック経過し、検出回路D308が動
作し始める。従って、RxEnb='L'となるので、物
理レイヤ側は、図8のから、各レベルに応じたセルの
出力を開始する。また、レベルがレベル1又はレベル2
の場合は、図8のから、2セル目の送信が終了すると
同時にRxClavを'L'にし、出力する。
解除後、106クロック経過し、検出回路D308が動
作し始める。従って、RxEnb='L'となるので、物
理レイヤ側は、図8のから、各レベルに応じたセルの
出力を開始する。また、レベルがレベル1又はレベル2
の場合は、図8のから、2セル目の送信が終了すると
同時にRxClavを'L'にし、出力する。
【0134】なお、図9に示すタイムチャートも図8に
示すものとほぼ同様である。さらに、図10及び図11
に示すタイムチャートについても、図8に示すものとほ
ぼ同様であるが、相違点は、図10の及び図11の
において、レベル3では1セル目の送信が終了すると同
時にRxClavが'L'にされて出力されるところであ
る。
示すものとほぼ同様である。さらに、図10及び図11
に示すタイムチャートについても、図8に示すものとほ
ぼ同様であるが、相違点は、図10の及び図11の
において、レベル3では1セル目の送信が終了すると同
時にRxClavが'L'にされて出力されるところであ
る。
【0135】図12は書き込み側で初期設定を選択した
ときの物理レイヤ側のタイムチャートであり、レベル2
のダイレクトモード時におけるものである。また、図1
3は読み出し側で初期設定を選択したときの物理レイヤ
側のタイムチャートであり、レベル2のダイレクトモー
ド時におけるものである。さらに、図14は書き込み側
で初期設定を選択したときの物理レイヤ側のタイムチャ
ートであり、レベル3のダイレクトモード時におけるも
のである。図15は読み出し側で初期設定を選択したと
きの物理レイヤ側のタイムチャートであり、レベル3の
ダイレクトモード時におけるものである。ここで、物理
レイヤ側のアドレスはRxAddr='0'に相当してい
る。
ときの物理レイヤ側のタイムチャートであり、レベル2
のダイレクトモード時におけるものである。また、図1
3は読み出し側で初期設定を選択したときの物理レイヤ
側のタイムチャートであり、レベル2のダイレクトモー
ド時におけるものである。さらに、図14は書き込み側
で初期設定を選択したときの物理レイヤ側のタイムチャ
ートであり、レベル3のダイレクトモード時におけるも
のである。図15は読み出し側で初期設定を選択したと
きの物理レイヤ側のタイムチャートであり、レベル3の
ダイレクトモード時におけるものである。ここで、物理
レイヤ側のアドレスはRxAddr='0'に相当してい
る。
【0136】まず、図12に示すは、パワーオンリセ
ット解除後、106クロックが経過した時点であり、こ
こで、検出回路D308が動作し始めると、RxAdd
rが'1F'から'0'に変更され、これにより、物理レイ
ヤ側は自分自身のアドレスが通知されたことを認識す
る。続いて、次クロックサイクル(図12に示す)に
てRxEnb='L'となるので、図12のから、物理
レイヤ側は各レベルに応じたセルの出力を開始する。ま
た、レベル2のときは、図12ののように、2セル目
の送信が終了すると同時に、RxClav='L'にされ
て出力される。
ット解除後、106クロックが経過した時点であり、こ
こで、検出回路D308が動作し始めると、RxAdd
rが'1F'から'0'に変更され、これにより、物理レイ
ヤ側は自分自身のアドレスが通知されたことを認識す
る。続いて、次クロックサイクル(図12に示す)に
てRxEnb='L'となるので、図12のから、物理
レイヤ側は各レベルに応じたセルの出力を開始する。ま
た、レベル2のときは、図12ののように、2セル目
の送信が終了すると同時に、RxClav='L'にされ
て出力される。
【0137】なお、図13に示すタイムチャートも図1
2に示すものとほぼ同様である。さらに、図14及び図
15に示すタイムチャートについても、図13に示すも
のとほぼ同様である。相違点は、図14の及び図15
のにおいて、レベル3のダイレクトモードはレベル2
のダイレクトモードと異なり、1セル目の送信が終了す
ると同時にRxClavが'L'にされて出力される点で
ある。
2に示すものとほぼ同様である。さらに、図14及び図
15に示すタイムチャートについても、図13に示すも
のとほぼ同様である。相違点は、図14の及び図15
のにおいて、レベル3のダイレクトモードはレベル2
のダイレクトモードと異なり、1セル目の送信が終了す
ると同時にRxClavが'L'にされて出力される点で
ある。
【0138】図16は書き込み側で初期設定を選択した
ときの物理レイヤ側のタイムチャートであり、レベル2
のシングルクラブモード及びマルチクラブモード時にお
けるものである。また、図17は読み出し側で初期設定
を選択したときの物理レイヤ側のタイムチャートであ
り、レベル2のシングルクラブモード及びマルチクラブ
モード時におけるものである。さらに、図18は書き込
み側で初期設定を選択したときの物理レイヤ側のタイム
チャートであり、レベル3のシングルクラブモード時に
おけるものである。図19は読み出し側で初期設定を選
択したときの物理レイヤ側のタイムチャートであり、レ
ベル3のシングルクラブモード時におけるものである。
この物理レイヤ側はRxAddr='0'に相当する。
ときの物理レイヤ側のタイムチャートであり、レベル2
のシングルクラブモード及びマルチクラブモード時にお
けるものである。また、図17は読み出し側で初期設定
を選択したときの物理レイヤ側のタイムチャートであ
り、レベル2のシングルクラブモード及びマルチクラブ
モード時におけるものである。さらに、図18は書き込
み側で初期設定を選択したときの物理レイヤ側のタイム
チャートであり、レベル3のシングルクラブモード時に
おけるものである。図19は読み出し側で初期設定を選
択したときの物理レイヤ側のタイムチャートであり、レ
ベル3のシングルクラブモード時におけるものである。
この物理レイヤ側はRxAddr='0'に相当する。
【0139】まず、図16の,及び図17の,
と、図18の,及び図19の,とのそれぞれに
示す時点において、パワーオンリセット解除後、106
クロックが経過し、検出回路D308が動作し始める
と、RxAddrにより'0'→'1F'→'0'→'1F'の
順にアドレスが通知される。従って、アドレス'0'を有
するこの物理レイヤ側D200は、RxClavにより
自身の状態を検出回路D308ヘ通知する。
と、図18の,及び図19の,とのそれぞれに
示す時点において、パワーオンリセット解除後、106
クロックが経過し、検出回路D308が動作し始める
と、RxAddrにより'0'→'1F'→'0'→'1F'の
順にアドレスが通知される。従って、アドレス'0'を有
するこの物理レイヤ側D200は、RxClavにより
自身の状態を検出回路D308ヘ通知する。
【0140】そして、図16〜図19に示すRxAdd
rが、2度目に'0'になる次のクロック(図16〜図1
9の各時点)においてRxEnb='L'となる。従っ
て、図16の、図17のと、図18の、図19の
とから、物理レイヤ側D200は、各レベルに応じた
セルの出力(RxData)を開始する。次に、図20
〜図27を用いて、検出回路D308について説明す
る。図20は検出回路D308におけるタイムチャート
であり、レベル1及びレベル2(8ビット)のレベル1
動作モードにおけるものである。これらの図20〜図2
4に示すタイムチャートは、それぞれ、物理レイヤ側D
200が読み出し側における初期設定を選択している場
合のものである。また、これらの図におけるRxCla
vは、最初は破線のように、不定である。
rが、2度目に'0'になる次のクロック(図16〜図1
9の各時点)においてRxEnb='L'となる。従っ
て、図16の、図17のと、図18の、図19の
とから、物理レイヤ側D200は、各レベルに応じた
セルの出力(RxData)を開始する。次に、図20
〜図27を用いて、検出回路D308について説明す
る。図20は検出回路D308におけるタイムチャート
であり、レベル1及びレベル2(8ビット)のレベル1
動作モードにおけるものである。これらの図20〜図2
4に示すタイムチャートは、それぞれ、物理レイヤ側D
200が読み出し側における初期設定を選択している場
合のものである。また、これらの図におけるRxCla
vは、最初は破線のように、不定である。
【0141】図20のは、パワーオンリセット解除後
106クロックが経過した時点であって、検出動作が開
始する。このにて、CTR53='3'となっている時
点においてRxClavが検出され、これにより、レベ
ル1動作モードであることが判明する。さらに、図20
のにて、CTR53='5'となっている時点において
RxEnb='L'が出力される。また、RxAddr
='1F'に固定されている。
106クロックが経過した時点であって、検出動作が開
始する。このにて、CTR53='3'となっている時
点においてRxClavが検出され、これにより、レベ
ル1動作モードであることが判明する。さらに、図20
のにて、CTR53='5'となっている時点において
RxEnb='L'が出力される。また、RxAddr
='1F'に固定されている。
【0142】次の1クロック後、検出回路D308は、
物理レイヤからセルが2セル連続で送信される。図20
のにて、2セル目のRxSOC入力時に、RxCla
v[0]='H'であり、CTR53='52'であるの
で、ビット幅が8(セル長53)のレベル1又はレベル
2であることがわかる。そして、図20のにて、2セ
ルの受信が終了すると、RxEnb='H'にされ、図2
0のにて、SELECT信号が'L'にされ、ユートピ
ア回路C107の信号が選択されるようにセレクタが切
り替えられる。
物理レイヤからセルが2セル連続で送信される。図20
のにて、2セル目のRxSOC入力時に、RxCla
v[0]='H'であり、CTR53='52'であるの
で、ビット幅が8(セル長53)のレベル1又はレベル
2であることがわかる。そして、図20のにて、2セ
ルの受信が終了すると、RxEnb='H'にされ、図2
0のにて、SELECT信号が'L'にされ、ユートピ
ア回路C107の信号が選択されるようにセレクタが切
り替えられる。
【0143】図21は検出回路D308におけるタイム
チャートであり、レベル1及びレベル2(16ビット)
のレベル1動作モードにおけるものである。この図21
に示すタイムチャートにおいて図20に示すタイムチャ
ートとの相違点は、図21のにて、RxClav
[0]='H'で、かつ、CTR53='27'であること
である。従って、レベルがレベル1又はレベル2であ
り、ビット幅が16ビットであることがわかる。
チャートであり、レベル1及びレベル2(16ビット)
のレベル1動作モードにおけるものである。この図21
に示すタイムチャートにおいて図20に示すタイムチャ
ートとの相違点は、図21のにて、RxClav
[0]='H'で、かつ、CTR53='27'であること
である。従って、レベルがレベル1又はレベル2であ
り、ビット幅が16ビットであることがわかる。
【0144】また、図21の及びの2時点における
矢印を付したところにおいて、RxPrty[1]が2
クロック連続で監視され、レベル1かレベル2かの判別
が行なわれる。ここで、RxPrty[1]が両方と
も'0'(実線で表したところ)であればレベル2と判断
され、また、RxPrty[1]のいずれか一方でも'
0'でなければレベル1と判別される。なお、他の検出
手順は同一である。
矢印を付したところにおいて、RxPrty[1]が2
クロック連続で監視され、レベル1かレベル2かの判別
が行なわれる。ここで、RxPrty[1]が両方と
も'0'(実線で表したところ)であればレベル2と判断
され、また、RxPrty[1]のいずれか一方でも'
0'でなければレベル1と判別される。なお、他の検出
手順は同一である。
【0145】さらに、図22は検出回路D308におけ
るタイムチャートであり、レベル3のシレベル1動作モ
ード時におけるものである。この図22に示すタイムチ
ャートが、図20に示すものと検出内容における相違点
は、図22のにて、RxClav[0]='L'となっ
ており、レベル3が判断できるという点である。なお、
他の検出手順は同一である。
るタイムチャートであり、レベル3のシレベル1動作モ
ード時におけるものである。この図22に示すタイムチ
ャートが、図20に示すものと検出内容における相違点
は、図22のにて、RxClav[0]='L'となっ
ており、レベル3が判断できるという点である。なお、
他の検出手順は同一である。
【0146】図23は検出回路D308におけるタイム
チャートであり、レベル2のダイレクトモード時におけ
るものである。まず、パワーオンリセット解除後106
クロック経過すると、検出動作が開始する。ここで、図
23のにて、CTR53='3'におけるRxClav
の検出により、物理レイヤ数4個のダイレクトモードで
あることが判定される。また、図23のにて、CTR
53='5'であり、RxAddr='0'が出力され、次
のクロック(図23の)にて、RxEnb='L'で、
RxAddr='1F'が出力されることにより、1クロ
ック後、アドレス'0'に相当する物理レイヤからセルが
2セル連続で送信される。
チャートであり、レベル2のダイレクトモード時におけ
るものである。まず、パワーオンリセット解除後106
クロック経過すると、検出動作が開始する。ここで、図
23のにて、CTR53='3'におけるRxClav
の検出により、物理レイヤ数4個のダイレクトモードで
あることが判定される。また、図23のにて、CTR
53='5'であり、RxAddr='0'が出力され、次
のクロック(図23の)にて、RxEnb='L'で、
RxAddr='1F'が出力されることにより、1クロ
ック後、アドレス'0'に相当する物理レイヤからセルが
2セル連続で送信される。
【0147】そして、図23のにて、2セル目のRx
SOC入力時に、RxClav='H'で、CTR53
='52'であるので、ビット幅8ビット(セル長53)
のレベル2であることが判断される。また、図23の
にて、2セルの受信が終了すると、RxEnb='H'に
され、図23のにて、セレクト信号が'L'にされ、ユ
ートピア回路C107の信号が選択されるようにセレク
タ切り替えが行なわれる。
SOC入力時に、RxClav='H'で、CTR53
='52'であるので、ビット幅8ビット(セル長53)
のレベル2であることが判断される。また、図23の
にて、2セルの受信が終了すると、RxEnb='H'に
され、図23のにて、セレクト信号が'L'にされ、ユ
ートピア回路C107の信号が選択されるようにセレク
タ切り替えが行なわれる。
【0148】図24は検出回路D308におけるタイム
チャートであり、レベル3のダイレクトモード時におけ
るものである。この図24に示すタイムチャートが図2
3に示すそれとの検出内容についての相違点は、図23
のにて、RxClav[0]='L'なので、レベルが
レベル3であることが検出される点である。なお、他の
検出手順は同一である。
チャートであり、レベル3のダイレクトモード時におけ
るものである。この図24に示すタイムチャートが図2
3に示すそれとの検出内容についての相違点は、図23
のにて、RxClav[0]='L'なので、レベルが
レベル3であることが検出される点である。なお、他の
検出手順は同一である。
【0149】図25は検出回路D308におけるタイム
チャートであり、レベル2のシングルクラブモード時に
おけるものである。まず、パワーオンリセット解除後1
06クロック経過し、検出動作が開始する。そして、図
25のにて、CTR53='3'におけるRxClav
が検出され、物理レイヤ数が複数のシングルクラブモー
ド又はマルチクラブモードであることが判断される。な
お、物理レイヤが複数とは、複数の物理レイヤ信号又は
複数の物理レイヤ側インターフェース装置のポート数を
意味する。
チャートであり、レベル2のシングルクラブモード時に
おけるものである。まず、パワーオンリセット解除後1
06クロック経過し、検出動作が開始する。そして、図
25のにて、CTR53='3'におけるRxClav
が検出され、物理レイヤ数が複数のシングルクラブモー
ド又はマルチクラブモードであることが判断される。な
お、物理レイヤが複数とは、複数の物理レイヤ信号又は
複数の物理レイヤ側インターフェース装置のポート数を
意味する。
【0150】そのため、図25のにて、CTR53
='5'でかつ、RxAddr='0'が出力され、次のク
ロック(図25の)にて、RxClav[0]のみ
が'H'であることが検出されることにより、レベル2の
シングルクラブモードであることが判断される。また、
図25のにて、RxAddrは、'0'を出力した
後、'1F','0','1F'の順に出力し、その後ポーリ
ングを開始する。このポーリングは、レベル2のシング
ルクラブモードなので、有効なアドレス間に'1F'を出
力する形式をとる。さらに、図25のにて、RxEn
bは2度目にRxAddr='0'を出力し、アドレス'
0'に相当する物理レイヤからのセル受信を開始する。
図25のにて、2セル目のRxSOC入力時、CTR
53='52'であるので、ビット幅8ビット(セル長5
3)であることが判断され、図25のにて、2セルの
受信が終了すると、RxEnb='H'にされる。
='5'でかつ、RxAddr='0'が出力され、次のク
ロック(図25の)にて、RxClav[0]のみ
が'H'であることが検出されることにより、レベル2の
シングルクラブモードであることが判断される。また、
図25のにて、RxAddrは、'0'を出力した
後、'1F','0','1F'の順に出力し、その後ポーリ
ングを開始する。このポーリングは、レベル2のシング
ルクラブモードなので、有効なアドレス間に'1F'を出
力する形式をとる。さらに、図25のにて、RxEn
bは2度目にRxAddr='0'を出力し、アドレス'
0'に相当する物理レイヤからのセル受信を開始する。
図25のにて、2セル目のRxSOC入力時、CTR
53='52'であるので、ビット幅8ビット(セル長5
3)であることが判断され、図25のにて、2セルの
受信が終了すると、RxEnb='H'にされる。
【0151】また、図25のにて、物理レイヤ数がn
+1個と知っているので、図25のにて、セレクタ信
号が'L'にされ、ユートピア回路C107の信号が選択
されるようにセレクタ切り替えが行なわれる。図26は
検出回路D308におけるタイムチャートであり、レベ
ル3のシングルクラブモード時におけるものである。こ
の図26に示すタイムチャートが、図25に示すそれと
検出内容についての相違点は、図26のにて、RxC
lav[0]='L'となっており、これにより、レベル
3であることが検出されるという点である。また、ポー
リングについては、レベル2のシングルクラブモードと
異なり、連続して有効なアドレスを出力する形式をとる
ため、ポーリングを開始した後、図26のにて、Rx
Clav[0]='L'が検出された時点で物理レイヤ数
のカウントが停止される。なお、この場合の物理レイヤ
数はn+1個である。また、他の検出手順は同一であ
る。
+1個と知っているので、図25のにて、セレクタ信
号が'L'にされ、ユートピア回路C107の信号が選択
されるようにセレクタ切り替えが行なわれる。図26は
検出回路D308におけるタイムチャートであり、レベ
ル3のシングルクラブモード時におけるものである。こ
の図26に示すタイムチャートが、図25に示すそれと
検出内容についての相違点は、図26のにて、RxC
lav[0]='L'となっており、これにより、レベル
3であることが検出されるという点である。また、ポー
リングについては、レベル2のシングルクラブモードと
異なり、連続して有効なアドレスを出力する形式をとる
ため、ポーリングを開始した後、図26のにて、Rx
Clav[0]='L'が検出された時点で物理レイヤ数
のカウントが停止される。なお、この場合の物理レイヤ
数はn+1個である。また、他の検出手順は同一であ
る。
【0152】図27は検出回路D308におけるタイム
チャートであり、レベル2のマルチクラブモード時のタ
イムチャートである。まず、パワーオンリセット解除後
106クロック経過すると、検出動作が開始する。図2
7のにて、CTR53='3'におけるRxClavが
検出され、物理レイヤ数が複数のシングルクラブモード
又はマルチクラブモードであることが判断される。
チャートであり、レベル2のマルチクラブモード時のタ
イムチャートである。まず、パワーオンリセット解除後
106クロック経過すると、検出動作が開始する。図2
7のにて、CTR53='3'におけるRxClavが
検出され、物理レイヤ数が複数のシングルクラブモード
又はマルチクラブモードであることが判断される。
【0153】そのため、図27のにて、CTR53
='5'でRxAddr='0'が出力され、次のクロック
サイクル(図27の)にてRxClav[3:0]の
全てが'H'であることが検出され、これにより、レベル
2のマルチクラブモードであることが判断される。ま
た、RxAddrは、'0'を出力した後、'1F','
0','1F'の順に出力し図27のの後ポーリングを
開始する。そして、RxEnbは2度目にRxAddr
='0'を出力した次のクロックサイクル(図27の)
にてRxEnb='L'を出力し、アドレス'0'に相当す
る物理レイヤからのセル受信を開始する。
='5'でRxAddr='0'が出力され、次のクロック
サイクル(図27の)にてRxClav[3:0]の
全てが'H'であることが検出され、これにより、レベル
2のマルチクラブモードであることが判断される。ま
た、RxAddrは、'0'を出力した後、'1F','
0','1F'の順に出力し図27のの後ポーリングを
開始する。そして、RxEnbは2度目にRxAddr
='0'を出力した次のクロックサイクル(図27の)
にてRxEnb='L'を出力し、アドレス'0'に相当す
る物理レイヤからのセル受信を開始する。
【0154】さらに、図27のにて、2セル目のRx
SOC入力時、CTR53='52'であるので、ビット
幅8ビット(セル長53)であることが判断される。そ
して、2セルの受信が終了すると、図27のにて、R
xEnb='H'にされ、また、図27のにて、物理レ
イヤ数はn+2個と判断されているので、図27のに
て、セレクト信号が'L'にされ、ユートピア回路C10
7の信号が選択されるようにセレクタ切り替えが行なわ
れる。
SOC入力時、CTR53='52'であるので、ビット
幅8ビット(セル長53)であることが判断される。そ
して、2セルの受信が終了すると、図27のにて、R
xEnb='H'にされ、また、図27のにて、物理レ
イヤ数はn+2個と判断されているので、図27のに
て、セレクト信号が'L'にされ、ユートピア回路C10
7の信号が選択されるようにセレクタ切り替えが行なわ
れる。
【0155】このように、物理レイヤ側D200で使用
されるセルのレベル又はモード、又は、同一モードにお
けるビット幅、又は、レベルによるパリティー付加方
法、動作モードによらない共通処理が可能となる。上述
の構成により、検出回路D308における各ブロックの
動作について、図28〜図32を参照しながら、詳述す
る。
されるセルのレベル又はモード、又は、同一モードにお
けるビット幅、又は、レベルによるパリティー付加方
法、動作モードによらない共通処理が可能となる。上述
の構成により、検出回路D308における各ブロックの
動作について、図28〜図32を参照しながら、詳述す
る。
【0156】図28はコントロール部D301の動作を
説明するためのフローチャートであり、図29はコント
ロール部D301の判断時のデータを示す図である。ま
ず、図28に示すステップS1において、パワーオンリ
セット解除後、Enb_Gen部D301gはRxEn
b='H'を出力し、Adr_Gen部D301hはRx
Addr=”1F”を出力し、また、物理レイヤデータ
作成部D301jは検出回路選択用のセレクト信号を出
力する。
説明するためのフローチャートであり、図29はコント
ロール部D301の判断時のデータを示す図である。ま
ず、図28に示すステップS1において、パワーオンリ
セット解除後、Enb_Gen部D301gはRxEn
b='H'を出力し、Adr_Gen部D301hはRx
Addr=”1F”を出力し、また、物理レイヤデータ
作成部D301jは検出回路選択用のセレクト信号を出
力する。
【0157】この状態のまま、ステップS2において、
106クロックが経過するまで各ブロックは、それぞれ
待機する。この待機時間は検出開始判断部D301aが
監視し、パワーオンリセット解除後、自走している53
進カウンタD305のカウンタ値として、'52'が2度
入力された時点で106クロック経過したと判断する。
106クロックが経過するまで各ブロックは、それぞれ
待機する。この待機時間は検出開始判断部D301aが
監視し、パワーオンリセット解除後、自走している53
進カウンタD305のカウンタ値として、'52'が2度
入力された時点で106クロック経過したと判断する。
【0158】また、この監視中は、Clav検査要求出
力部D301cとレベル検査要求出力部D301eとに
対しての出力は、'0'で固定され、待機時間終了後はカ
ウンタ値がそのまま出力される。ステップS3におい
て、待機時間終了後、カウンタ値が'2'のときに、Cl
av検出要求出力部D301cはClav検査要求を物
理レイヤ数検出部D304へ通知し、レベル検査要求出
力部D301eはレベル・モード検査要求をレベル・モ
ード検出部D302へと通知する。
力部D301cとレベル検査要求出力部D301eとに
対しての出力は、'0'で固定され、待機時間終了後はカ
ウンタ値がそのまま出力される。ステップS3におい
て、待機時間終了後、カウンタ値が'2'のときに、Cl
av検出要求出力部D301cはClav検査要求を物
理レイヤ数検出部D304へ通知し、レベル検査要求出
力部D301eはレベル・モード検査要求をレベル・モ
ード検出部D302へと通知する。
【0159】ステップS4において、コントロール部D
301は、物理レイヤ数検出部D304からClav検
査結果が確定信号とともに送信される。そして、ステッ
プS5において、確定信号を受信したClav検査要求
出力部D301cは、物理レイヤ数検出部D304に対
してClav検査要求を解除し、Clav検査結果と確
定信号とを受信した条件抽出部D301iは、RxCl
avが'H'である数を認識する。また、Clav検査要
求出力部D301cは、その後の動作を、Enb_Ge
n部D301gと、Adr_Gen部D301hと、物
理レイヤ検査要求出力部D301bと、Clav確認要
求出力部D301dと、物理レイヤデータ作成部D30
1jに対してそれぞれ通知する。
301は、物理レイヤ数検出部D304からClav検
査結果が確定信号とともに送信される。そして、ステッ
プS5において、確定信号を受信したClav検査要求
出力部D301cは、物理レイヤ数検出部D304に対
してClav検査要求を解除し、Clav検査結果と確
定信号とを受信した条件抽出部D301iは、RxCl
avが'H'である数を認識する。また、Clav検査要
求出力部D301cは、その後の動作を、Enb_Ge
n部D301gと、Adr_Gen部D301hと、物
理レイヤ検査要求出力部D301bと、Clav確認要
求出力部D301dと、物理レイヤデータ作成部D30
1jに対してそれぞれ通知する。
【0160】次にステップS6において、RxClav
の'H'の数が0、1及び2以上のそれぞれの場合におけ
る動作を説明する。まず、RxClav='H'の数が1
本の場合、Enb_Gen部D301gはRxEnb
='L'にし、また、RxAddr='1F'にしこの値で
固定する(ステップS7)。ここで、物理レイヤ側から
セルが送信され、セルの先頭でRxSOC='H'が入力
される(ステップS8)。さらに、RxSOC='H'を
認識したセル長検査要求出力部D301fは、ビット幅
・セル長検出部D303ヘビット幅・セル長検査要求を
出力する(ステップS9)。
の'H'の数が0、1及び2以上のそれぞれの場合におけ
る動作を説明する。まず、RxClav='H'の数が1
本の場合、Enb_Gen部D301gはRxEnb
='L'にし、また、RxAddr='1F'にしこの値で
固定する(ステップS7)。ここで、物理レイヤ側から
セルが送信され、セルの先頭でRxSOC='H'が入力
される(ステップS8)。さらに、RxSOC='H'を
認識したセル長検査要求出力部D301fは、ビット幅
・セル長検出部D303ヘビット幅・セル長検査要求を
出力する(ステップS9)。
【0161】そして、2セル目のRxSOC='H'が入
力された後(ステップS10)、ビット幅・セル長検出
部D303からビット幅及びセル長検査結果が確定信号
とともに通知される(ステップS11)。この確定信号
を受信したセル長検査要求出力部D301fは、ビット
幅・セル長検査要求を解除し(ステップS12)、検査
結果と確定信号とを受信した物理レイヤデータ作成部D
301jは、その検査結果を保持しておく。
力された後(ステップS10)、ビット幅・セル長検出
部D303からビット幅及びセル長検査結果が確定信号
とともに通知される(ステップS11)。この確定信号
を受信したセル長検査要求出力部D301fは、ビット
幅・セル長検査要求を解除し(ステップS12)、検査
結果と確定信号とを受信した物理レイヤデータ作成部D
301jは、その検査結果を保持しておく。
【0162】また、コントロール部D301は、レベル
・モード検出部D302から、レベル・モード検査結果
を確定信号とともに通知されるので(ステップS1
3)、その確定信号を受信したレベル検査要求出力部D
301eは、レベル・モード検出部D302に対してレ
ベル・モード検査要求を解除し(ステップS14)、ま
た、検査結果と確定信号とを受信した物理レイヤデータ
作成部D301jは、その検査結果を保持しておく。
・モード検出部D302から、レベル・モード検査結果
を確定信号とともに通知されるので(ステップS1
3)、その確定信号を受信したレベル検査要求出力部D
301eは、レベル・モード検出部D302に対してレ
ベル・モード検査要求を解除し(ステップS14)、ま
た、検査結果と確定信号とを受信した物理レイヤデータ
作成部D301jは、その検査結果を保持しておく。
【0163】さらに、Enb_Gen部D301gは、
2セル目の受信が終了すると(ステップS15)、Rx
Enb='H'にし(ステップS16)、物理レイヤデー
タ作成部D301jは物理レイヤデータを保持している
検査結果に基づいて物理レイヤデータ(PHYレイヤデ
ータ)を作成する(ステップS17)。次に、ステップ
S6において、RxClav='H'の数が2本以上の場
合、Adr_Gen部D301hはRxAddr='0'
を出力し(ステップS18)、次のクロックサイクルで
RxAddr='1F'を出力しこの値で固定するととも
に、Enb_Gen部D301gは、RxAddr='
0'が出力された次のクロックサイクルでRxEnb='
L'を出力しこの値で固定する(ステップS19)。
2セル目の受信が終了すると(ステップS15)、Rx
Enb='H'にし(ステップS16)、物理レイヤデー
タ作成部D301jは物理レイヤデータを保持している
検査結果に基づいて物理レイヤデータ(PHYレイヤデ
ータ)を作成する(ステップS17)。次に、ステップ
S6において、RxClav='H'の数が2本以上の場
合、Adr_Gen部D301hはRxAddr='0'
を出力し(ステップS18)、次のクロックサイクルで
RxAddr='1F'を出力しこの値で固定するととも
に、Enb_Gen部D301gは、RxAddr='
0'が出力された次のクロックサイクルでRxEnb='
L'を出力しこの値で固定する(ステップS19)。
【0164】また、RxSOC='H'が入力された後の
動作は、RxClav='H'の数が1本の場合と同一な
ので、重複した説明を省略する。さらに、ステップS6
において、RxClav='H'の数が0本の場合、条件
抽出部D301iからの通知を受けたClav確認要求
出力部D301dは、レベル・モード検出部D302へ
Clav確認要求を出力し、また、同時にAdr_Ge
n部D301hはRxAddr='0'を出力し(ステッ
プS20)、次のクロックサイクルで、Adr_Gen
部D301hは、RxAddr='1F'を出力する(ス
テップS21)。さらに、ステップS22において、そ
の次のクロックで、Adr_Gen部D301hは、R
xAddr='0'を出力し、このとき、レベル・モード
検出部D302からはレベル・モード検査結果が確定信
号とともに通知される。
動作は、RxClav='H'の数が1本の場合と同一な
ので、重複した説明を省略する。さらに、ステップS6
において、RxClav='H'の数が0本の場合、条件
抽出部D301iからの通知を受けたClav確認要求
出力部D301dは、レベル・モード検出部D302へ
Clav確認要求を出力し、また、同時にAdr_Ge
n部D301hはRxAddr='0'を出力し(ステッ
プS20)、次のクロックサイクルで、Adr_Gen
部D301hは、RxAddr='1F'を出力する(ス
テップS21)。さらに、ステップS22において、そ
の次のクロックで、Adr_Gen部D301hは、R
xAddr='0'を出力し、このとき、レベル・モード
検出部D302からはレベル・モード検査結果が確定信
号とともに通知される。
【0165】この確認要求を受信したレベル検査要求出
力部D301eは、レベル・モード検査要求を解除し
(ステップS23)、物理レイヤデータ作成部D301
jは、検査結果と確定信号とを受信し、その検査結果を
保持しておき、Adr_Gen部D301hにRxAd
drの生成順序を通知し、物理レイヤ検査要求出力部D
301bにカウント方法を通知する。このとき、Adr
_Gen部D301hはRxAddr='1F'を出力
し、Enb_Gen部D301gはRxEnb='L'を
出力し、RxEnbはこの値を保持する。
力部D301eは、レベル・モード検査要求を解除し
(ステップS23)、物理レイヤデータ作成部D301
jは、検査結果と確定信号とを受信し、その検査結果を
保持しておき、Adr_Gen部D301hにRxAd
drの生成順序を通知し、物理レイヤ検査要求出力部D
301bにカウント方法を通知する。このとき、Adr
_Gen部D301hはRxAddr='1F'を出力
し、Enb_Gen部D301gはRxEnb='L'を
出力し、RxEnbはこの値を保持する。
【0166】ステップS24において、次のクロックサ
イクルから、Adr_Gen部D301hは、物理レイ
ヤデータ作成部D301jから送信されてきた生成順序
に基づいてポーリングを開始する。この後、物理レイヤ
側からセルが送信され、セルの先頭でRxSOC='H'
が入力される(ステップS25)。ここで、ビット幅・
セル長を検出する流れは、ビット幅・セル長検出フロー
と付されたルートを通りステップS26の処理が行なわ
れ、また、物理レイヤ数を検出する流れは、PHY数検
出フローと付されたルートを通りステップS33の処理
が行なわれる。
イクルから、Adr_Gen部D301hは、物理レイ
ヤデータ作成部D301jから送信されてきた生成順序
に基づいてポーリングを開始する。この後、物理レイヤ
側からセルが送信され、セルの先頭でRxSOC='H'
が入力される(ステップS25)。ここで、ビット幅・
セル長を検出する流れは、ビット幅・セル長検出フロー
と付されたルートを通りステップS26の処理が行なわ
れ、また、物理レイヤ数を検出する流れは、PHY数検
出フローと付されたルートを通りステップS33の処理
が行なわれる。
【0167】そして、RxSOC='H'を認識したセル
長検査要求出力部D301fは、ビット幅・セル長検出
部D303ヘビット幅・セル長検査要求を出力する(ス
テップS26)。また、物理レイヤ検査要求出力部D3
01bは、物理レイヤ数検出部D304へ物理レイヤ数
検査要求及びカウント方法通知信号を出力する(ステッ
プS33)。さらに、2セル目のRxSOC='H'が入
力された後(ステップS27)、ビット幅・セル長検出
部D303からビット幅及びセル長検査結果が確定信号
とともに、送信される(ステップS28)。そして、確
定信号を受信したセル長検査要求出力部D301fは、
ビット幅・セル長検出部D303に対して、ビット幅・
セル長検査要求を解除する(ステップS29)。
長検査要求出力部D301fは、ビット幅・セル長検出
部D303ヘビット幅・セル長検査要求を出力する(ス
テップS26)。また、物理レイヤ検査要求出力部D3
01bは、物理レイヤ数検出部D304へ物理レイヤ数
検査要求及びカウント方法通知信号を出力する(ステッ
プS33)。さらに、2セル目のRxSOC='H'が入
力された後(ステップS27)、ビット幅・セル長検出
部D303からビット幅及びセル長検査結果が確定信号
とともに、送信される(ステップS28)。そして、確
定信号を受信したセル長検査要求出力部D301fは、
ビット幅・セル長検出部D303に対して、ビット幅・
セル長検査要求を解除する(ステップS29)。
【0168】ここで、物理レイヤデータ作成部D301
jは、検査結果と確定信号とを物理レイヤ数検出部D3
04から通知され(ステップS34)、その検査結果を
保持しておく。なお、物理レイヤ数検出部D304から
の物理レイヤ数検査結果及び確定信号は物理レイヤの数
が不明なため、いつ送信されるかは判断できない。その
ため、物理レイヤ検査要求出力部D301bは、検査結
果及び確定信号が送信されてきたときに、物理レイヤ数
検査要求を解除し(ステップS35)、物理レイヤデー
タ作成部D301jは検査結果を保持する。
jは、検査結果と確定信号とを物理レイヤ数検出部D3
04から通知され(ステップS34)、その検査結果を
保持しておく。なお、物理レイヤ数検出部D304から
の物理レイヤ数検査結果及び確定信号は物理レイヤの数
が不明なため、いつ送信されるかは判断できない。その
ため、物理レイヤ検査要求出力部D301bは、検査結
果及び確定信号が送信されてきたときに、物理レイヤ数
検査要求を解除し(ステップS35)、物理レイヤデー
タ作成部D301jは検査結果を保持する。
【0169】さて、2セル目の受信が終了すると(ステ
ップS30)、Enb_Gen部D301gはRxEn
b='H'にし(ステップS31)、この時点で物理レイ
ヤ数も確定していれば、物理レイヤデータが作成され、
まだであれば、確定するのを待ってから物理レイヤデー
タ(PHYレイヤデータ)が作成される(ステップS3
2)。
ップS30)、Enb_Gen部D301gはRxEn
b='H'にし(ステップS31)、この時点で物理レイ
ヤ数も確定していれば、物理レイヤデータが作成され、
まだであれば、確定するのを待ってから物理レイヤデー
タ(PHYレイヤデータ)が作成される(ステップS3
2)。
【0170】ここで、物理レイヤ数については、物理レ
イヤ数検出部D304から送信されてきたデータは、そ
のまま利用されずに、レベル2のシングルクラブモード
又はレベル3のシングルクラブモードであれば物理レイ
ヤ数検査結果に1を加えて物理レイヤ数とし、また、レ
ベル2のマルチクラブモードであれば物理レイヤ数検査
結果に4を加えて物理レイヤ数とする。
イヤ数検出部D304から送信されてきたデータは、そ
のまま利用されずに、レベル2のシングルクラブモード
又はレベル3のシングルクラブモードであれば物理レイ
ヤ数検査結果に1を加えて物理レイヤ数とし、また、レ
ベル2のマルチクラブモードであれば物理レイヤ数検査
結果に4を加えて物理レイヤ数とする。
【0171】以上、3種類の経路を経て作成された物理
レイヤ情報は、ステップS36において、ユートピア回
路C107(UTOPIA回路)へ出力され、同時に、
開始信号もユートピア回路C107へ出力される。ま
た、セレクト信号は、ユートピア回路C107の選択に
使用される。このように、RxClav='H'の数が0
本の場合、RxSOC='H'が入力された後の流れが2
分岐し、左方向の流れにより、ビット幅及びセル長が検
出され、右方向の流れにより、物理レイヤ数が検出され
る。
レイヤ情報は、ステップS36において、ユートピア回
路C107(UTOPIA回路)へ出力され、同時に、
開始信号もユートピア回路C107へ出力される。ま
た、セレクト信号は、ユートピア回路C107の選択に
使用される。このように、RxClav='H'の数が0
本の場合、RxSOC='H'が入力された後の流れが2
分岐し、左方向の流れにより、ビット幅及びセル長が検
出され、右方向の流れにより、物理レイヤ数が検出され
る。
【0172】また、このように、2分岐により、接続さ
れている物理レイヤ数によらず、1セル目を受信してい
るどの段階においても、物理レイヤ数検出部D304c
が送信する結果を判断できる。次に、レベル・モード検
出部D302の動作について、図30を参照して説明す
る。図30はレベル・モード検出部D302の動作を説
明するためのフローチャートである。
れている物理レイヤ数によらず、1セル目を受信してい
るどの段階においても、物理レイヤ数検出部D304c
が送信する結果を判断できる。次に、レベル・モード検
出部D302の動作について、図30を参照して説明す
る。図30はレベル・モード検出部D302の動作を説
明するためのフローチャートである。
【0173】この図30に示すステップS50におい
て、パワーオンリセットが解除された後、レベル・モー
ド検出部D302の条件抽出部D302iは、コントロ
ール部D301より、レベル・モード検査要求を入力さ
れ(ステップS51)、条件抽出部D302iはRxC
lavが'H'の数をClav_Chk部D302cから
のデータに基づいて認識し、検出結果作成部D302e
に通知する。そして、検出結果作成部D302eはそれ
に基づいてこの後の検出のフローを分岐させる。
て、パワーオンリセットが解除された後、レベル・モー
ド検出部D302の条件抽出部D302iは、コントロ
ール部D301より、レベル・モード検査要求を入力さ
れ(ステップS51)、条件抽出部D302iはRxC
lavが'H'の数をClav_Chk部D302cから
のデータに基づいて認識し、検出結果作成部D302e
に通知する。そして、検出結果作成部D302eはそれ
に基づいてこの後の検出のフローを分岐させる。
【0174】以下、ステップS52において、RxCl
avの'H'の数による各動作フローを説明する。まず、
RxClav='H'の数が1本の場合は、レベル1動作
モード(シングルPHYモード)と判断され(ステップ
S53)、検出結果作成部D302eは、RxSOC
='H'(2セル目のRxSOC)が入力されるまで動作
せず、2セル目のRxSOC='H'が入力されるまで、
CTR_Chk部D302dは、53進カウンタCTR
53の値を監視し、CTR53='12'が入力される
と、マーカーを'0'にする(ステップS54)。その
後、RxSOC='H'が入力されないままで(ステップ
S55のNOルート)、CTR53='25'が入力され
れば、CTR_Chk部D302dは、マーカーを'1'
にする(ステップS56)。
avの'H'の数による各動作フローを説明する。まず、
RxClav='H'の数が1本の場合は、レベル1動作
モード(シングルPHYモード)と判断され(ステップ
S53)、検出結果作成部D302eは、RxSOC
='H'(2セル目のRxSOC)が入力されるまで動作
せず、2セル目のRxSOC='H'が入力されるまで、
CTR_Chk部D302dは、53進カウンタCTR
53の値を監視し、CTR53='12'が入力される
と、マーカーを'0'にする(ステップS54)。その
後、RxSOC='H'が入力されないままで(ステップ
S55のNOルート)、CTR53='25'が入力され
れば、CTR_Chk部D302dは、マーカーを'1'
にする(ステップS56)。
【0175】さらに、その後、RxSOC='H'が入力
されずに(ステップS57のNOルート)、CTR53
='51'が入力されれば、CTR_Chk部D302d
は、マーカーを再度'0'にする(ステップS58)。そ
して、その後、数クロックで、RxSOC='H'が入力
され(ステップS59)、検出結果作成部D302eが
動作を開始する。
されずに(ステップS57のNOルート)、CTR53
='51'が入力されれば、CTR_Chk部D302d
は、マーカーを再度'0'にする(ステップS58)。そ
して、その後、数クロックで、RxSOC='H'が入力
され(ステップS59)、検出結果作成部D302eが
動作を開始する。
【0176】また、ステップS55及びステップS57
のそれぞれにおいて、'H'であれば、YESルートを通
り、ステップS60以降の処理が行なわれる。次に、ス
テップS60において、RxClav[0]='H'であ
るか否かが検査され、'H'でなければ、NOルートを通
り、レベル3であることが確定する(ステップS6
5)。また、'H'であれば、YESルートを通り、ステ
ップS61において、マーカーが'1'であるか否かが検
査され、'1'でなければ、NOルートを通り、ステップ
S66において、レベル1又はレベル2であることが確
定する。
のそれぞれにおいて、'H'であれば、YESルートを通
り、ステップS60以降の処理が行なわれる。次に、ス
テップS60において、RxClav[0]='H'であ
るか否かが検査され、'H'でなければ、NOルートを通
り、レベル3であることが確定する(ステップS6
5)。また、'H'であれば、YESルートを通り、ステ
ップS61において、マーカーが'1'であるか否かが検
査され、'1'でなければ、NOルートを通り、ステップ
S66において、レベル1又はレベル2であることが確
定する。
【0177】また、ステップS61において、マーカー
が'1'であれば、YESルートを通り、ステップS62
において、RxPrty[1]が2クロック間、検査さ
れ、RxPrty[1]の両方ともが、'0'であるか否
かが検査される(ステップS63)。そして、'0'でな
ければ、NOルートを通り、ステップS67において、
レベル1と判断され、'0'ならば、YESルートを通
り、ステップS64において、レベル2と判断されるの
である。
が'1'であれば、YESルートを通り、ステップS62
において、RxPrty[1]が2クロック間、検査さ
れ、RxPrty[1]の両方ともが、'0'であるか否
かが検査される(ステップS63)。そして、'0'でな
ければ、NOルートを通り、ステップS67において、
レベル1と判断され、'0'ならば、YESルートを通
り、ステップS64において、レベル2と判断されるの
である。
【0178】次に、ステップS52において、RxCl
av='H'の数が2本以上の場合は、ダイレクトモード
を示すので(ステップS71)、RxSOC='H'(2
セル目のRxSOC)が入力されると(ステップS7
2)、ステップS73において、RxClav[0]
='L'であれば、NOルートを通り、レベル3であるこ
とが確定し(ステップS75)、また、RxClav
[0]='H'であればレベル2であることが確定する
(ステップS74)。
av='H'の数が2本以上の場合は、ダイレクトモード
を示すので(ステップS71)、RxSOC='H'(2
セル目のRxSOC)が入力されると(ステップS7
2)、ステップS73において、RxClav[0]
='L'であれば、NOルートを通り、レベル3であるこ
とが確定し(ステップS75)、また、RxClav
[0]='H'であればレベル2であることが確定する
(ステップS74)。
【0179】さらに、ステップS52において、RxC
lav='H'の数が0本の場合、次にコントロール部D
301からClav確認要求が入力され(ステップS7
6)、それを検出結果作成部D302eが認識する。そ
して、ステップS77において、Clav_Chk部D
302cからのデータに基づいて、RxClavが'H'
の数がカウントされ、0本なら0本と付されたルートを
通り、レベル3・シングルクラブモードと確定する(ス
テップS79)。同様に、1本なら1本と付されたルー
トを通り、レベル2のシングルクラブモードと確定し
(ステップS78)、2本以上なら2本と付されたルー
トを通り、レベル3のマルチクラブモードであることが
確定する(ステップS80)。
lav='H'の数が0本の場合、次にコントロール部D
301からClav確認要求が入力され(ステップS7
6)、それを検出結果作成部D302eが認識する。そ
して、ステップS77において、Clav_Chk部D
302cからのデータに基づいて、RxClavが'H'
の数がカウントされ、0本なら0本と付されたルートを
通り、レベル3・シングルクラブモードと確定する(ス
テップS79)。同様に、1本なら1本と付されたルー
トを通り、レベル2のシングルクラブモードと確定し
(ステップS78)、2本以上なら2本と付されたルー
トを通り、レベル3のマルチクラブモードであることが
確定する(ステップS80)。
【0180】ステップS68において、上記3種類の経
路を経て検出されたレベル及びモードのデータが検出結
果作成部D302eにてレベル・モード検査結果として
コントロール部D301へと通知され、同時に確定信号
も通知される。その後、コントロール部D301からの
物理レイヤ数検査要求(PHYレイヤ数検査要求)が解
除され、また、Clav確認要求が出力されている場合
はClav確認要求も解除されるので(ステップS6
9)、条件抽出部D301iは検出結果作成部D302
eへの通知を解除し、これにより、検出結果作成部D3
02eはレベル・モード検査結果及び確定信号を解除す
る(ステップS70)。
路を経て検出されたレベル及びモードのデータが検出結
果作成部D302eにてレベル・モード検査結果として
コントロール部D301へと通知され、同時に確定信号
も通知される。その後、コントロール部D301からの
物理レイヤ数検査要求(PHYレイヤ数検査要求)が解
除され、また、Clav確認要求が出力されている場合
はClav確認要求も解除されるので(ステップS6
9)、条件抽出部D301iは検出結果作成部D302
eへの通知を解除し、これにより、検出結果作成部D3
02eはレベル・モード検査結果及び確定信号を解除す
る(ステップS70)。
【0181】次に、ビット幅・セル長検出部D303の
動作について、図31を参照して説明する。図31はビ
ット幅・セル長検出部D303の動作を説明するための
フローチャートである。まず、パワーオンリセット解除
後(ステップT1)、ビット幅・セル長検出部D303
は、コントロール部D301からビット幅・セル長検査
要求が入力されると(ステップT2)、検出カウンタは
リセット(再ロード)され(ステップT3)、カウント
アップが再開される。
動作について、図31を参照して説明する。図31はビ
ット幅・セル長検出部D303の動作を説明するための
フローチャートである。まず、パワーオンリセット解除
後(ステップT1)、ビット幅・セル長検出部D303
は、コントロール部D301からビット幅・セル長検査
要求が入力されると(ステップT2)、検出カウンタは
リセット(再ロード)され(ステップT3)、カウント
アップが再開される。
【0182】そして、5種類のパターンについて、それ
ぞれ、検査される。まず、ビット幅が32であり、セル
長が13の場合は、53進カウンタD305が12のと
きに、検出カウンタが'001'にされ(ステップT
4)、ステップT5において、53進カウンタD305
が'0'であるか否かが検査され、'0'であれば、YES
ルートを通り、ステップT15以降の処理が行なわれ
る。また、'0'でなければ、NOルートを通り、ステッ
プT6に進む。
ぞれ、検査される。まず、ビット幅が32であり、セル
長が13の場合は、53進カウンタD305が12のと
きに、検出カウンタが'001'にされ(ステップT
4)、ステップT5において、53進カウンタD305
が'0'であるか否かが検査され、'0'であれば、YES
ルートを通り、ステップT15以降の処理が行なわれ
る。また、'0'でなければ、NOルートを通り、ステッ
プT6に進む。
【0183】次に、ビット幅が32であり、セル長が1
4の場合は、ステップT6において、53進カウンタD
305が13のときに、検出カウンタが'010'にさ
れ、ステップT7において、53進カウンタD305
が'0'であるか否かが検査され、'0'であれば、YES
ルートを通り、ステップT15以降の処理が行なわれ
る。また、'0'でなければ、NOルートを通り、ステッ
プT8に進む。
4の場合は、ステップT6において、53進カウンタD
305が13のときに、検出カウンタが'010'にさ
れ、ステップT7において、53進カウンタD305
が'0'であるか否かが検査され、'0'であれば、YES
ルートを通り、ステップT15以降の処理が行なわれ
る。また、'0'でなければ、NOルートを通り、ステッ
プT8に進む。
【0184】さらに、ビット幅が16であり、セル長が
26の場合は、ステップT8において、53進カウンタ
D305が25のときに、検出カウンタが'011'にさ
れ、ステップT9において、53進カウンタD305
が'0'であるか否かが検査され、'0'であれば、YES
ルートを通り、ステップT15以降の処理が行なわれ
る。また、'0'でなければ、NOルートを通り、ステッ
プT10に進む。
26の場合は、ステップT8において、53進カウンタ
D305が25のときに、検出カウンタが'011'にさ
れ、ステップT9において、53進カウンタD305
が'0'であるか否かが検査され、'0'であれば、YES
ルートを通り、ステップT15以降の処理が行なわれ
る。また、'0'でなければ、NOルートを通り、ステッ
プT10に進む。
【0185】そして、ビット幅が16であり、セル長が
27の場合は、ステップT10において、53進カウン
タD305が26のときに、検出カウンタが'100'に
され、ステップT11において、53進カウンタD30
5が'0'であるか否かが検査され、'0'であれば、YE
Sルートを通り、ステップT15以降の処理が行なわれ
る。また、'0'でなければ、NOルートを通り、ステッ
プT12に進む。
27の場合は、ステップT10において、53進カウン
タD305が26のときに、検出カウンタが'100'に
され、ステップT11において、53進カウンタD30
5が'0'であるか否かが検査され、'0'であれば、YE
Sルートを通り、ステップT15以降の処理が行なわれ
る。また、'0'でなければ、NOルートを通り、ステッ
プT12に進む。
【0186】同様に、ビット幅が16であり、セル長が
27の場合は、ステップT12において、53進カウン
タD305が51のときに、検出カウンタが'101'に
され、ステップT13において、53進カウンタD30
5が'0'であるか否かが検査され、'0'であれば、YE
Sルートを通り、ステップT15以降の処理が行なわれ
る。また、'0'でなければ、NOルートを通り、ステッ
プT14に進む。
27の場合は、ステップT12において、53進カウン
タD305が51のときに、検出カウンタが'101'に
され、ステップT13において、53進カウンタD30
5が'0'であるか否かが検査され、'0'であれば、YE
Sルートを通り、ステップT15以降の処理が行なわれ
る。また、'0'でなければ、NOルートを通り、ステッ
プT14に進む。
【0187】そして、ビット幅が8であり、セル長が5
2の場合は、ステップT14において、53進カウンタ
D305が52のときに、検出カウンタが'110'にさ
れる。ここで、ステップT15において、検査結果作成
部D303bは、ビット幅・セル長検査要求を認識した
後、そのカウンタ値が'0'になると、そのときの検出カ
ウンタの値をビット幅及びセル長検査結果として確定信
号とともに、コントロール部D301へと出力する。そ
の後、コントロール部D301からビット幅・セル長検
査要求を解除する通知が出力され(ステップT16)、
ステップT17において、ビット幅・セル長検出部D3
03は、コントロール部D301に対して、ビット幅・
セル長検査要求を解除し、ビット幅及びセル長検査結果
及び確定信号を解除する。
2の場合は、ステップT14において、53進カウンタ
D305が52のときに、検出カウンタが'110'にさ
れる。ここで、ステップT15において、検査結果作成
部D303bは、ビット幅・セル長検査要求を認識した
後、そのカウンタ値が'0'になると、そのときの検出カ
ウンタの値をビット幅及びセル長検査結果として確定信
号とともに、コントロール部D301へと出力する。そ
の後、コントロール部D301からビット幅・セル長検
査要求を解除する通知が出力され(ステップT16)、
ステップT17において、ビット幅・セル長検出部D3
03は、コントロール部D301に対して、ビット幅・
セル長検査要求を解除し、ビット幅及びセル長検査結果
及び確定信号を解除する。
【0188】続いて、物理レイヤ数検出部D304の動
作を図32の動作フローに基づいて説明する。図32は
物理レイヤ数検出部D304の動作を説明するためのフ
ローチャートである。まず、パワーオンリセット解除後
(ステップR1)、物理レイヤ数検出部D304は、コ
ントロール部D301からのClav検査要求が入力さ
れ(ステップR2)、それを受信したClav確認部D
304aはClav_Chk部D304dからのRxC
lavが'H'の数を示すデータからClav検査結果を
生成するとともに、物理レイヤ数出力部D304cに対
して、コントロール部D301へ確定信号を出力するよ
う要求する(ステップR3)。このClav検査結果
は、物理レイヤ数検査要求が出されていないので、セレ
クタD304eにて検査結果として選択され、コントロ
ール部D301へと出力される。
作を図32の動作フローに基づいて説明する。図32は
物理レイヤ数検出部D304の動作を説明するためのフ
ローチャートである。まず、パワーオンリセット解除後
(ステップR1)、物理レイヤ数検出部D304は、コ
ントロール部D301からのClav検査要求が入力さ
れ(ステップR2)、それを受信したClav確認部D
304aはClav_Chk部D304dからのRxC
lavが'H'の数を示すデータからClav検査結果を
生成するとともに、物理レイヤ数出力部D304cに対
して、コントロール部D301へ確定信号を出力するよ
う要求する(ステップR3)。このClav検査結果
は、物理レイヤ数検査要求が出されていないので、セレ
クタD304eにて検査結果として選択され、コントロ
ール部D301へと出力される。
【0189】また、確定信号出力を要求された物理レイ
ヤ数出力部D304cは、確定信号をコントロール部D
301へと出力する。そして、ステップR4において、
コントロール部D301がClav確認要求を解除する
と、Clav確認部D304aはClav検査結果の出
力を停止するとともに、物理レイヤ数検出部D304へ
出力していたその要求を解除し、これにより、物理レイ
ヤ数検出部D304は確定信号を解除する。
ヤ数出力部D304cは、確定信号をコントロール部D
301へと出力する。そして、ステップR4において、
コントロール部D301がClav確認要求を解除する
と、Clav確認部D304aはClav検査結果の出
力を停止するとともに、物理レイヤ数検出部D304へ
出力していたその要求を解除し、これにより、物理レイ
ヤ数検出部D304は確定信号を解除する。
【0190】その後、ステップR5において、レベル及
びモードにより物理レイヤ数の検出が必要となった場
合、物理レイヤ数検出部D304は、コントロール部D
301から物理レイヤ数検査要求(PHYレイヤ数検査
要求)及びカウント方法通知信号を入力される。これら
を受信したClav_Chk部D304dは、物理レイ
ヤ数カウンタ部D304bに対して1クロックごとに、
RxClav='H'の数を通知し、物理レイヤ数カウン
タ部D304bはその数だけカウントアップする。
びモードにより物理レイヤ数の検出が必要となった場
合、物理レイヤ数検出部D304は、コントロール部D
301から物理レイヤ数検査要求(PHYレイヤ数検査
要求)及びカウント方法通知信号を入力される。これら
を受信したClav_Chk部D304dは、物理レイ
ヤ数カウンタ部D304bに対して1クロックごとに、
RxClav='H'の数を通知し、物理レイヤ数カウン
タ部D304bはその数だけカウントアップする。
【0191】また、Clav_Chk部D304dは、
ステップR6において、通知されたカウンタ方法が、レ
ベル2のシングルクラブモードであれば、レベル2・シ
ングルクラブモードと付されたルートを通り、ステップ
R7において、RxClav='H'であるか否かが検査
される。そして、'H'でない場合はNOルートを通り続
け、'H'である場合に、YESルートを通り、ステップ
R8にて、カウントアップされる。また、ステップR9
において、RxClav='L'にされ、ステップR10
にて、RxClav='L'であるか否かが検査される。
ステップR6において、通知されたカウンタ方法が、レ
ベル2のシングルクラブモードであれば、レベル2・シ
ングルクラブモードと付されたルートを通り、ステップ
R7において、RxClav='H'であるか否かが検査
される。そして、'H'でない場合はNOルートを通り続
け、'H'である場合に、YESルートを通り、ステップ
R8にて、カウントアップされる。また、ステップR9
において、RxClav='L'にされ、ステップR10
にて、RxClav='L'であるか否かが検査される。
【0192】ここで、RxClav='L'でなければ、
NOルートを通り、ステップR8以降の処理が行なわ
れ、また、RxClav='L'ならば、YESルートを
通り、ステップR11において、カウントが停止され
る。また、ステップR6において、2クロック連続でR
xClav[0]='L'が入力された場合、レベル2の
マルチクラブモードであれば、レベル2・マルチクラブ
モードと付されたルートを通り、ステップR12におい
て、RxClavの'H'の数がカウントされる。ここ
で、その本数が0である間は、0本と付されたルートを
通り続け、また、本数が1〜3のときは、1〜3本と付
されたルートを通り、ステップR16以降の処理が行な
われる。
NOルートを通り、ステップR8以降の処理が行なわ
れ、また、RxClav='L'ならば、YESルートを
通り、ステップR11において、カウントが停止され
る。また、ステップR6において、2クロック連続でR
xClav[0]='L'が入力された場合、レベル2の
マルチクラブモードであれば、レベル2・マルチクラブ
モードと付されたルートを通り、ステップR12におい
て、RxClavの'H'の数がカウントされる。ここ
で、その本数が0である間は、0本と付されたルートを
通り続け、また、本数が1〜3のときは、1〜3本と付
されたルートを通り、ステップR16以降の処理が行な
われる。
【0193】さらに、本数が4ならば、ステップR13
において、4だけカウントアップされ、そして、RxC
lav='L'にされ(ステップR14)、ステップR1
5において、RxClavの全てが'H'であるか否かが
検査される。ここで、全てが'H'である場合は、YES
ルートを通り、ステップR13からの処理が行なわれ、
また、そうでなければ、NOルートを通り、ステップR
16において、'H'の数だけカウントアップされ、ステ
ップR17において、カウントが停止される。
において、4だけカウントアップされ、そして、RxC
lav='L'にされ(ステップR14)、ステップR1
5において、RxClavの全てが'H'であるか否かが
検査される。ここで、全てが'H'である場合は、YES
ルートを通り、ステップR13からの処理が行なわれ、
また、そうでなければ、NOルートを通り、ステップR
16において、'H'の数だけカウントアップされ、ステ
ップR17において、カウントが停止される。
【0194】また、ステップR6において、RxCla
v[3:0]のうちのいずれか1本に、2クロック連続
で'L'が入力された場合、レベル3と付されたルートを
通り、ステップR18において、RxClav='H'で
あるか否かが検査される。そして、'H'でない場合はN
Oルートを通り続け、'H'である場合に、YESルート
を通り、ステップR19にて、カウントアップされる。
また、ステップR20において、RxClav='L'で
あるか否かが検査される。ここで、RxClav='L'
でなければ、NOルートを通り、ステップR19以降の
処理が行なわれ、また、RxClav='L'ならば、Y
ESルートを通り、ステップR21において、カウント
が停止される。
v[3:0]のうちのいずれか1本に、2クロック連続
で'L'が入力された場合、レベル3と付されたルートを
通り、ステップR18において、RxClav='H'で
あるか否かが検査される。そして、'H'でない場合はN
Oルートを通り続け、'H'である場合に、YESルート
を通り、ステップR19にて、カウントアップされる。
また、ステップR20において、RxClav='L'で
あるか否かが検査される。ここで、RxClav='L'
でなければ、NOルートを通り、ステップR19以降の
処理が行なわれ、また、RxClav='L'ならば、Y
ESルートを通り、ステップR21において、カウント
が停止される。
【0195】そして、レベル3であれば、RxClav
[0]='L'が1クロックでも入力された場合に、物理
レイヤ数検出部D304は、物理レイヤ数のカウントが
終了したことを通知される。そして、ステップR22に
おいて、この通知を受けた物理レイヤ数検出部D304
は、物理レイヤ数カウンタ部D304bのカウンタ値を
物理レイヤ数検査結果として出力し、物理レイヤ数の検
査要求がセレクタ部D304eに入力されており、この
セレクタ部D304eにおいて、出力が選択され、検査
結果としてコントロール部D301へと出力される。ま
た、物理レイヤ数検出部は、検査結果を出力すると同時
に、確定信号をコントロール部D301へと出力する。
[0]='L'が1クロックでも入力された場合に、物理
レイヤ数検出部D304は、物理レイヤ数のカウントが
終了したことを通知される。そして、ステップR22に
おいて、この通知を受けた物理レイヤ数検出部D304
は、物理レイヤ数カウンタ部D304bのカウンタ値を
物理レイヤ数検査結果として出力し、物理レイヤ数の検
査要求がセレクタ部D304eに入力されており、この
セレクタ部D304eにおいて、出力が選択され、検査
結果としてコントロール部D301へと出力される。ま
た、物理レイヤ数検出部は、検査結果を出力すると同時
に、確定信号をコントロール部D301へと出力する。
【0196】この後、ステップR23において、物理レ
イヤ数検査要求が解除される。また、ステップR24に
おいて、セレクタ部D304eにおける選択が、Cla
v確認部D304aからのものに変更され、検査結果の
出力は解除され、また、物理レイヤ数検査要求が解除を
認識したClav_Chk部D304dが、物理レイヤ
数検出部D304へ出力していたアラームを解除し、こ
れにより、物理レイヤ数検出部D304は確定信号を解
除するとともに、検査結果の出力をも解除する。
イヤ数検査要求が解除される。また、ステップR24に
おいて、セレクタ部D304eにおける選択が、Cla
v確認部D304aからのものに変更され、検査結果の
出力は解除され、また、物理レイヤ数検査要求が解除を
認識したClav_Chk部D304dが、物理レイヤ
数検出部D304へ出力していたアラームを解除し、こ
れにより、物理レイヤ数検出部D304は確定信号を解
除するとともに、検査結果の出力をも解除する。
【0197】このように、外部からの設定をせずに、A
TMフォーラムで規定されているユートピア仕様の全て
のモード(レベル1,2,3及びシングルクラブモー
ド,ダイレクトモード,マルチモード並びに8ビット,
16ビット等)に対応でき、ATMセルデータの通信を
効果的に行なえるようになる。さらに、このように、モ
ード設定がハードウェアで自動検出され、使用者が運用
状態に合わせてモード変更等の設定が不要となり、ま
た、ATMセルを転送するのに効率的かつ高品質で拡張
性及び汎用性をもたせることができる。
TMフォーラムで規定されているユートピア仕様の全て
のモード(レベル1,2,3及びシングルクラブモー
ド,ダイレクトモード,マルチモード並びに8ビット,
16ビット等)に対応でき、ATMセルデータの通信を
効果的に行なえるようになる。さらに、このように、モ
ード設定がハードウェアで自動検出され、使用者が運用
状態に合わせてモード変更等の設定が不要となり、ま
た、ATMセルを転送するのに効率的かつ高品質で拡張
性及び汎用性をもたせることができる。
【0198】そして、このように、予めレベル、モー
ド、UDFの有無、ビット幅、パリティ付加方法など全
てのセル情報を認識したうえで、ATMレイヤ側のユー
トピア回路で個別対応できる。また、このようにして、
外部からの設定をせずに、ATMフォーラムで規定され
ているユートピア仕様の全てのモードに対応でき、AT
Mセルデータの通信を効果的に行なえ、さらに、ハード
ウェアの規模を縮小できる。
ド、UDFの有無、ビット幅、パリティ付加方法など全
てのセル情報を認識したうえで、ATMレイヤ側のユー
トピア回路で個別対応できる。また、このようにして、
外部からの設定をせずに、ATMフォーラムで規定され
ているユートピア仕様の全てのモードに対応でき、AT
Mセルデータの通信を効果的に行なえ、さらに、ハード
ウェアの規模を縮小できる。
【0199】(B)その他 本発明は上述した実施態様に限定されるものではなく、
本発明の趣旨を逸脱しない範囲で、種々変形して実施す
ることができる。本発明は、ATMフォーラムで規定さ
れているユートピア仕様において、受信のみならず、送
信に適用することもできる。
本発明の趣旨を逸脱しない範囲で、種々変形して実施す
ることができる。本発明は、ATMフォーラムで規定さ
れているユートピア仕様において、受信のみならず、送
信に適用することもできる。
【0200】また、図5において、物理レイヤ側のクロ
ックはPHY(Write)CLKと表され、ATMレイヤ側のクロ
ックはATM(Read)CLKと表されている。図7,図35〜図
37において、Bitと表示されているものは、ビット
位置を表す。図8〜図27において、'X'は、don't ca
reを表す。図30〜図32において、(D301)は、
コントロール部D301を表す。
ックはPHY(Write)CLKと表され、ATMレイヤ側のクロ
ックはATM(Read)CLKと表されている。図7,図35〜図
37において、Bitと表示されているものは、ビット
位置を表す。図8〜図27において、'X'は、don't ca
reを表す。図30〜図32において、(D301)は、
コントロール部D301を表す。
【0201】さらに、本発明は、物理レイヤ側が有する
FIFO処理部C100,D100のRAM部D103
における初期動作は、書き込み側が検出用のセル生成を
選択した場合と読み出し側が検出用のセル生成を選択し
た場合とのいずれの場合においても、パワーオン・リセ
ットが解除された後に、上記RAM部D103に、検出
用の特定セルが2セル分書き込まれるものではない。す
なわち、本発明において、パワーオン・リセットが解除
された後にRAM部D103に検出用の特定セルが書き
込まれるのは、書き込み側が選択された場合のみであ
る。
FIFO処理部C100,D100のRAM部D103
における初期動作は、書き込み側が検出用のセル生成を
選択した場合と読み出し側が検出用のセル生成を選択し
た場合とのいずれの場合においても、パワーオン・リセ
ットが解除された後に、上記RAM部D103に、検出
用の特定セルが2セル分書き込まれるものではない。す
なわち、本発明において、パワーオン・リセットが解除
された後にRAM部D103に検出用の特定セルが書き
込まれるのは、書き込み側が選択された場合のみであ
る。
【0202】図5において、書き込み側が選択された場
合、RAM部D103には、セルは書き込まれず、AT
Mレイヤ側からセル送出の要求があった場合は、検出作
業が終了するまでの間(2セル分読み出されるまでの
間)、検出用セル生成部D115から特定のセルが送出
され、セレクタD117において、その特定のセルが選
択され、ATMレイヤ側に送出されるのである。
合、RAM部D103には、セルは書き込まれず、AT
Mレイヤ側からセル送出の要求があった場合は、検出作
業が終了するまでの間(2セル分読み出されるまでの
間)、検出用セル生成部D115から特定のセルが送出
され、セレクタD117において、その特定のセルが選
択され、ATMレイヤ側に送出されるのである。
【0203】(C)付記 (付記1) 非同期転送モードにおける物理レイヤと非
同期転送モードレイヤとの間の信号インターフェースを
表すユートピアインターフェースを用いた、非同期転送
モードレイヤ側インターフェース装置であって、物理レ
イヤ側インターフェース装置に接続され、該物理レイヤ
インターフェース装置から出力されるインターフェース
信号から、該ユートピアインターフェースに関する物理
レイヤデータを抽出しこの物理レイヤデータに起因する
データと第1のアドレス情報とを出力しうる検出回路
と、該検出回路に接続され、該物理レイヤデータに基づ
き、該物理レイヤ側インターフェース装置にて受信され
た情報データを上位レイヤに対して出力するとともに、
第2のアドレス情報を出力しうるユートピア回路と、該
検出回路と該ユートピア回路とに接続され、該第1のア
ドレス情報と該第2のアドレス情報とを選択的に出力し
うる選択部とをそなえて構成されたことを特徴とする、
非同期転送モードレイヤ側インターフェース装置。
同期転送モードレイヤとの間の信号インターフェースを
表すユートピアインターフェースを用いた、非同期転送
モードレイヤ側インターフェース装置であって、物理レ
イヤ側インターフェース装置に接続され、該物理レイヤ
インターフェース装置から出力されるインターフェース
信号から、該ユートピアインターフェースに関する物理
レイヤデータを抽出しこの物理レイヤデータに起因する
データと第1のアドレス情報とを出力しうる検出回路
と、該検出回路に接続され、該物理レイヤデータに基づ
き、該物理レイヤ側インターフェース装置にて受信され
た情報データを上位レイヤに対して出力するとともに、
第2のアドレス情報を出力しうるユートピア回路と、該
検出回路と該ユートピア回路とに接続され、該第1のア
ドレス情報と該第2のアドレス情報とを選択的に出力し
うる選択部とをそなえて構成されたことを特徴とする、
非同期転送モードレイヤ側インターフェース装置。
【0204】(付記2) 該検出回路が、該物理レイヤ
側インターフェース装置に接続され、該物理レイヤデー
タから少なくともユートピアレベルとユートピアモード
とポーリング方法とを検出しうるレベル・モード検出部
と、該物理レイヤ側インターフェース装置に接続され、
該物理レイヤ側インターフェース装置が有する接続ポー
ト数を検出しうる物理レイヤ数検出部と、該インターフ
ェース信号の少なくともビット幅とセル長とを検出しう
るビット幅・セル長検出部と、該レベル・モード検出部
と該物理レイヤ数検出部とに接続され、該レベル・モー
ド検出部にて検出された該ユートピアレベル,該ユート
ピアモード及び該ポーリング方法に基づくデータと、該
非同期転送モードのセルを受信したことを示す開始信号
と、該検出回路及び該ユートピア回路を切り替えうる選
択信号とを出力しうる制御部とをそなえて構成されたこ
とを特徴とする、付記1記載の非同期転送モードレイヤ
側インターフェース装置。
側インターフェース装置に接続され、該物理レイヤデー
タから少なくともユートピアレベルとユートピアモード
とポーリング方法とを検出しうるレベル・モード検出部
と、該物理レイヤ側インターフェース装置に接続され、
該物理レイヤ側インターフェース装置が有する接続ポー
ト数を検出しうる物理レイヤ数検出部と、該インターフ
ェース信号の少なくともビット幅とセル長とを検出しう
るビット幅・セル長検出部と、該レベル・モード検出部
と該物理レイヤ数検出部とに接続され、該レベル・モー
ド検出部にて検出された該ユートピアレベル,該ユート
ピアモード及び該ポーリング方法に基づくデータと、該
非同期転送モードのセルを受信したことを示す開始信号
と、該検出回路及び該ユートピア回路を切り替えうる選
択信号とを出力しうる制御部とをそなえて構成されたこ
とを特徴とする、付記1記載の非同期転送モードレイヤ
側インターフェース装置。
【0205】(付記3) 非同期転送モードにおける物
理レイヤと非同期転送モードレイヤとの間の信号インタ
ーフェースを表すユートピアインターフェースを用い
た、物理レイヤ側インターフェース装置であって、該ユ
ートピアインターフェースに関する物理レイヤデータを
検出するための初期化セルを保持しうる保持手段と、該
保持手段の入力側に接続され、該初期化セルを書き込み
うる書き込み側検出用セル生成手段と、該保持手段の出
力側に接続され、該初期化セルを書き込みうる読み出し
側検出用セル生成手段と、該書き込み側検出用セル生成
手段と該読み出し側検出用セル生成手段とに接続され、
該書き込み側検出用セル生成手段と該読み出し側検出用
セル生成手段とのいずれか一方を書き込み可能とさせる
とともに他方の書き込みを禁止させるよう選択的に切り
替えうる切り替え手段とをそなえて構成されたことを特
徴とする、物理レイヤ側インターフェース装置。
理レイヤと非同期転送モードレイヤとの間の信号インタ
ーフェースを表すユートピアインターフェースを用い
た、物理レイヤ側インターフェース装置であって、該ユ
ートピアインターフェースに関する物理レイヤデータを
検出するための初期化セルを保持しうる保持手段と、該
保持手段の入力側に接続され、該初期化セルを書き込み
うる書き込み側検出用セル生成手段と、該保持手段の出
力側に接続され、該初期化セルを書き込みうる読み出し
側検出用セル生成手段と、該書き込み側検出用セル生成
手段と該読み出し側検出用セル生成手段とに接続され、
該書き込み側検出用セル生成手段と該読み出し側検出用
セル生成手段とのいずれか一方を書き込み可能とさせる
とともに他方の書き込みを禁止させるよう選択的に切り
替えうる切り替え手段とをそなえて構成されたことを特
徴とする、物理レイヤ側インターフェース装置。
【0206】(付記4) 非同期転送モードにおける物
理レイヤと非同期転送モードレイヤとの間の信号インタ
ーフェースを表すユートピアインターフェースを用い
た、非同期転送モードレイヤ側インターフェース装置に
おける、セル処理方法であって、物理レイヤ側インター
フェース装置が、該ユートピアインターフェースに関す
る物理レイヤデータを検出するための初期化セルを書き
込む書き込みステップと、該非同期転送モードレイヤ側
インターフェース装置が、ユートピアレベルとユートピ
アモードとを有する信号から、該ユートピアインターフ
ェースに関する物理レイヤデータを検出する検出ステッ
プと、該非同期転送モードレイヤ側インターフェース装
置が、該検出ステップにて得られた該物理レイヤデータ
に基づき、該物理レイヤ側インターフェース装置にて受
信された情報データと第2のアドレス情報とを上位レイ
ヤに対して出力する受信セル処理ステップとをそなえて
構成されたことを特徴とする、セル処理方法。
理レイヤと非同期転送モードレイヤとの間の信号インタ
ーフェースを表すユートピアインターフェースを用い
た、非同期転送モードレイヤ側インターフェース装置に
おける、セル処理方法であって、物理レイヤ側インター
フェース装置が、該ユートピアインターフェースに関す
る物理レイヤデータを検出するための初期化セルを書き
込む書き込みステップと、該非同期転送モードレイヤ側
インターフェース装置が、ユートピアレベルとユートピ
アモードとを有する信号から、該ユートピアインターフ
ェースに関する物理レイヤデータを検出する検出ステッ
プと、該非同期転送モードレイヤ側インターフェース装
置が、該検出ステップにて得られた該物理レイヤデータ
に基づき、該物理レイヤ側インターフェース装置にて受
信された情報データと第2のアドレス情報とを上位レイ
ヤに対して出力する受信セル処理ステップとをそなえて
構成されたことを特徴とする、セル処理方法。
【0207】(付記5) 非同期転送モードにおける物
理レイヤと非同期転送モードレイヤとの間の信号インタ
ーフェースを表すユートピアインターフェースを用い
た、物理レイヤ側インターフェース装置と非同期転送モ
ードレイヤ側インターフェース装置との間における、セ
ル処理方法であって、該物理レイヤ側インターフェース
装置に設けられた初期化セルを保持しうる保持手段に書
き込むべく、入力側書き込み手段又は出力側書き込み手
段のいずれか一方を選択的に切り替える切り替えステッ
プと、該切り替えステップにて選択された書き込み手段
が、該初期化セルを該保持手段に書き込むセル書き込み
ステップと、該入力側書き込み手段が選択されたときは
該非同期転送モード側インターフェース装置から出力さ
れたクロックの入力を許可し該初期化セルを該保持手段
に書き込むとともに、該出力側書き込み手段が選択され
たときは該保持手段に保持された読み出し可能フラグの
一部をマスクし該初期化セルを読み出し、該読み出し可
能フラグのマスクを解除し該初期化セルを該保持手段に
書き込む処理ステップとをそなえて構成されたことを特
徴とする、セル処理方法。
理レイヤと非同期転送モードレイヤとの間の信号インタ
ーフェースを表すユートピアインターフェースを用い
た、物理レイヤ側インターフェース装置と非同期転送モ
ードレイヤ側インターフェース装置との間における、セ
ル処理方法であって、該物理レイヤ側インターフェース
装置に設けられた初期化セルを保持しうる保持手段に書
き込むべく、入力側書き込み手段又は出力側書き込み手
段のいずれか一方を選択的に切り替える切り替えステッ
プと、該切り替えステップにて選択された書き込み手段
が、該初期化セルを該保持手段に書き込むセル書き込み
ステップと、該入力側書き込み手段が選択されたときは
該非同期転送モード側インターフェース装置から出力さ
れたクロックの入力を許可し該初期化セルを該保持手段
に書き込むとともに、該出力側書き込み手段が選択され
たときは該保持手段に保持された読み出し可能フラグの
一部をマスクし該初期化セルを読み出し、該読み出し可
能フラグのマスクを解除し該初期化セルを該保持手段に
書き込む処理ステップとをそなえて構成されたことを特
徴とする、セル処理方法。
【0208】(付記6) 該検出回路が、非同期転送モ
ードセルの受信可/不可を表す状態情報を有するクラブ
信号から該状態情報と、少なくともユートピアレベル及
びユートピアモードに関する検査結果とを抽出し、該ユ
ートピアに関する物理層データを設定するように構成さ
れたことを特徴とする、付記1記載の非同期転送モード
層側インターフェース装置。
ードセルの受信可/不可を表す状態情報を有するクラブ
信号から該状態情報と、少なくともユートピアレベル及
びユートピアモードに関する検査結果とを抽出し、該ユ
ートピアに関する物理層データを設定するように構成さ
れたことを特徴とする、付記1記載の非同期転送モード
層側インターフェース装置。
【0209】(付記7) 非同期転送モードにおける物
理層と非同期転送モード層との間の信号インターフェー
スを表すユートピアインターフェースを用いた、非同期
転送モード通信装置であって、該ユートピアインターフ
ェース信号を送受信する物理層側インターフェース装置
と、該ユートピアインターフェース信号を送受信する非
同期転送モード層側インターフェース装置とをそなえ、
該非同期転送モード層インターフェース装置が、物理レ
イヤ側インターフェース装置に接続され、該物理レイヤ
インターフェース装置から出力されるインターフェース
信号から、該ユートピアインターフェースに関する物理
レイヤデータを抽出しこの物理レイヤデータに起因する
データと第1のアドレス情報とを出力しうる検出回路
と、該検出回路に接続され、該物理レイヤデータに基づ
き、該物理レイヤ側インターフェース装置にて受信され
た情報データを上位レイヤに対して出力するとともに、
第2のアドレス情報を出力しうるユートピア回路と、該
検出回路と該ユートピア回路とに接続され、該第1のア
ドレス情報と該第2のアドレス情報とを選択的に出力し
うる選択部とをそなえ、該物理層側インターフェース装
置が、該ユートピアインターフェースに関する物理レイ
ヤデータを検出するための初期化セルを保持しうる保持
手段と、該保持手段の入力側に接続され、該初期化セル
を書き込みうる書き込み側検出用セル生成手段と、該保
持手段の出力側に接続され、該初期化セルを書き込みう
る読み出し側検出用セル生成手段と、該書き込み側検出
用セル生成手段と該読み出し側検出用セル生成手段とに
接続され、該書き込み側検出用セル生成手段と該読み出
し側検出用セル生成手段とのいずれか一方を書き込み可
能とさせるとともに他方の書き込みを禁止させるよう選
択的に切り替えうる切り替え手段とをそなえて構成され
たことを特徴とする、非同期転送モード通信装置。
理層と非同期転送モード層との間の信号インターフェー
スを表すユートピアインターフェースを用いた、非同期
転送モード通信装置であって、該ユートピアインターフ
ェース信号を送受信する物理層側インターフェース装置
と、該ユートピアインターフェース信号を送受信する非
同期転送モード層側インターフェース装置とをそなえ、
該非同期転送モード層インターフェース装置が、物理レ
イヤ側インターフェース装置に接続され、該物理レイヤ
インターフェース装置から出力されるインターフェース
信号から、該ユートピアインターフェースに関する物理
レイヤデータを抽出しこの物理レイヤデータに起因する
データと第1のアドレス情報とを出力しうる検出回路
と、該検出回路に接続され、該物理レイヤデータに基づ
き、該物理レイヤ側インターフェース装置にて受信され
た情報データを上位レイヤに対して出力するとともに、
第2のアドレス情報を出力しうるユートピア回路と、該
検出回路と該ユートピア回路とに接続され、該第1のア
ドレス情報と該第2のアドレス情報とを選択的に出力し
うる選択部とをそなえ、該物理層側インターフェース装
置が、該ユートピアインターフェースに関する物理レイ
ヤデータを検出するための初期化セルを保持しうる保持
手段と、該保持手段の入力側に接続され、該初期化セル
を書き込みうる書き込み側検出用セル生成手段と、該保
持手段の出力側に接続され、該初期化セルを書き込みう
る読み出し側検出用セル生成手段と、該書き込み側検出
用セル生成手段と該読み出し側検出用セル生成手段とに
接続され、該書き込み側検出用セル生成手段と該読み出
し側検出用セル生成手段とのいずれか一方を書き込み可
能とさせるとともに他方の書き込みを禁止させるよう選
択的に切り替えうる切り替え手段とをそなえて構成され
たことを特徴とする、非同期転送モード通信装置。
【0210】
【発明の効果】以上、詳述したように、本発明の非同期
転送モードレイヤ側インターフェース装置によれば、非
同期転送モードにおける物理レイヤと非同期転送モード
レイヤとの間の信号インターフェースを表すユートピア
インターフェースを用いた、非同期転送モードレイヤ側
インターフェース装置であって、物理レイヤ側インター
フェース装置に接続され、物理レイヤインターフェース
装置から出力されるインターフェース信号から、ユート
ピアインターフェースに関する物理レイヤデータを抽出
しこの物理レイヤデータに起因するデータと第1のアド
レス情報とを出力しうる検出回路と、検出回路に接続さ
れ、物理レイヤデータに基づき、物理レイヤ側インター
フェース装置にて受信された情報データを上位レイヤに
対して出力するとともに、第2のアドレス情報を出力し
うるユートピア回路と、検出回路とユートピア回路とに
接続され、第1のアドレス情報と第2のアドレス情報と
を選択的に出力しうる選択部とをそなえて構成されてい
るので、外部からの設定をせずに、ユートピアインター
フェース仕様の全てのモードに対応でき、ATMセルデ
ータの通信を効果的に行なえる利点がある(請求項
1)。
転送モードレイヤ側インターフェース装置によれば、非
同期転送モードにおける物理レイヤと非同期転送モード
レイヤとの間の信号インターフェースを表すユートピア
インターフェースを用いた、非同期転送モードレイヤ側
インターフェース装置であって、物理レイヤ側インター
フェース装置に接続され、物理レイヤインターフェース
装置から出力されるインターフェース信号から、ユート
ピアインターフェースに関する物理レイヤデータを抽出
しこの物理レイヤデータに起因するデータと第1のアド
レス情報とを出力しうる検出回路と、検出回路に接続さ
れ、物理レイヤデータに基づき、物理レイヤ側インター
フェース装置にて受信された情報データを上位レイヤに
対して出力するとともに、第2のアドレス情報を出力し
うるユートピア回路と、検出回路とユートピア回路とに
接続され、第1のアドレス情報と第2のアドレス情報と
を選択的に出力しうる選択部とをそなえて構成されてい
るので、外部からの設定をせずに、ユートピアインター
フェース仕様の全てのモードに対応でき、ATMセルデ
ータの通信を効果的に行なえる利点がある(請求項
1)。
【0211】また、上記検出回路が、物理レイヤ側イン
ターフェース装置に接続され、物理レイヤデータから少
なくともユートピアレベルとユートピアモードとポーリ
ング方法とを検出しうるレベル・モード検出部と、物理
レイヤ側インターフェース装置に接続され、物理レイヤ
側インターフェース装置が有する接続ポート数を検出し
うる物理レイヤ数検出部と、インターフェース信号の少
なくともビット幅とセル長とを検出しうるビット幅・セ
ル長検出部と、レベル・モード検出部と物理レイヤ数検
出部とに接続され、レベル・モード検出部にて検出され
たユートピアレベル,ユートピアモード及びポーリング
方法に基づくデータと、非同期転送モードのセルを受信
したことを示す開始信号と、検出回路及びユートピア回
路を切り替えうる選択信号とを出力しうる制御部とをそ
なえて構成されてもよく、このようにすれば、物理レイ
ヤ側で使用されるセルのレベル又はモード、又は、同一
モードにおけるビット幅、又は、レベルによるパリティ
ー付加方法、動作モードによらない共通処理が可能とな
る利点がある(請求項2)。
ターフェース装置に接続され、物理レイヤデータから少
なくともユートピアレベルとユートピアモードとポーリ
ング方法とを検出しうるレベル・モード検出部と、物理
レイヤ側インターフェース装置に接続され、物理レイヤ
側インターフェース装置が有する接続ポート数を検出し
うる物理レイヤ数検出部と、インターフェース信号の少
なくともビット幅とセル長とを検出しうるビット幅・セ
ル長検出部と、レベル・モード検出部と物理レイヤ数検
出部とに接続され、レベル・モード検出部にて検出され
たユートピアレベル,ユートピアモード及びポーリング
方法に基づくデータと、非同期転送モードのセルを受信
したことを示す開始信号と、検出回路及びユートピア回
路を切り替えうる選択信号とを出力しうる制御部とをそ
なえて構成されてもよく、このようにすれば、物理レイ
ヤ側で使用されるセルのレベル又はモード、又は、同一
モードにおけるビット幅、又は、レベルによるパリティ
ー付加方法、動作モードによらない共通処理が可能とな
る利点がある(請求項2)。
【0212】さらに、本発明の物理レイヤ側インターフ
ェース装置によれば、非同期転送モードにおける物理レ
イヤと非同期転送モードレイヤとの間の信号インターフ
ェースを表すユートピアインターフェースを用いた、物
理レイヤ側インターフェース装置であって、ユートピア
インターフェースに関する物理レイヤデータを検出する
ための初期化セルを保持しうる保持手段と、保持手段の
入力側に接続され、初期化セルを書き込みうる書き込み
側検出用セル生成手段と、保持手段の出力側に接続さ
れ、初期化セルを書き込みうる読み出し側検出用セル生
成手段と、書き込み側検出用セル生成手段と読み出し側
検出用セル生成手段とに接続され、書き込み側検出用セ
ル生成手段と読み出し側検出用セル生成手段とのいずれ
か一方を書き込み可能とさせるとともに他方の書き込み
を禁止させるよう選択的に切り替えうる切り替え手段と
をそなえて構成されているので、モード設定がハードウ
ェアで自動検出され、使用者が運用状態に合わせて設定
を行なう必要がなくなり、また、ATMセルを転送する
のに効率的かつ高品質で拡張性及び汎用性をもたせるこ
とができる利点がある(請求項3)。
ェース装置によれば、非同期転送モードにおける物理レ
イヤと非同期転送モードレイヤとの間の信号インターフ
ェースを表すユートピアインターフェースを用いた、物
理レイヤ側インターフェース装置であって、ユートピア
インターフェースに関する物理レイヤデータを検出する
ための初期化セルを保持しうる保持手段と、保持手段の
入力側に接続され、初期化セルを書き込みうる書き込み
側検出用セル生成手段と、保持手段の出力側に接続さ
れ、初期化セルを書き込みうる読み出し側検出用セル生
成手段と、書き込み側検出用セル生成手段と読み出し側
検出用セル生成手段とに接続され、書き込み側検出用セ
ル生成手段と読み出し側検出用セル生成手段とのいずれ
か一方を書き込み可能とさせるとともに他方の書き込み
を禁止させるよう選択的に切り替えうる切り替え手段と
をそなえて構成されているので、モード設定がハードウ
ェアで自動検出され、使用者が運用状態に合わせて設定
を行なう必要がなくなり、また、ATMセルを転送する
のに効率的かつ高品質で拡張性及び汎用性をもたせるこ
とができる利点がある(請求項3)。
【0213】加えて、本発明のセル処理方法によれば、
非同期転送モードにおける物理レイヤと非同期転送モー
ドレイヤとの間の信号インターフェースを表すユートピ
アインターフェースを用いた、非同期転送モードレイヤ
側インターフェース装置における、セル処理方法であっ
て、物理レイヤ側インターフェース装置が、ユートピア
インターフェースに関する物理レイヤデータを検出する
ための初期化セルを書き込む書き込みステップと、非同
期転送モードレイヤ側インターフェース装置が、ユート
ピアレベルとユートピアモードとを有する信号から、ユ
ートピアインターフェースに関する物理レイヤデータを
検出する検出ステップと、非同期転送モードレイヤ側イ
ンターフェース装置が、検出ステップにて得られた物理
レイヤデータに基づき、物理レイヤ側インターフェース
装置にて受信された情報データと第2のアドレス情報と
を上位レイヤに対して出力する受信セル処理ステップと
をそなえて構成されているので、予め、そのレベル、モ
ード、UDFの有無、ビット幅、パリティ付加方法など
全てのセル情報を認識した上で、ATM側のユートピア
回路で個別対応できる利点がある(請求項4)。
非同期転送モードにおける物理レイヤと非同期転送モー
ドレイヤとの間の信号インターフェースを表すユートピ
アインターフェースを用いた、非同期転送モードレイヤ
側インターフェース装置における、セル処理方法であっ
て、物理レイヤ側インターフェース装置が、ユートピア
インターフェースに関する物理レイヤデータを検出する
ための初期化セルを書き込む書き込みステップと、非同
期転送モードレイヤ側インターフェース装置が、ユート
ピアレベルとユートピアモードとを有する信号から、ユ
ートピアインターフェースに関する物理レイヤデータを
検出する検出ステップと、非同期転送モードレイヤ側イ
ンターフェース装置が、検出ステップにて得られた物理
レイヤデータに基づき、物理レイヤ側インターフェース
装置にて受信された情報データと第2のアドレス情報と
を上位レイヤに対して出力する受信セル処理ステップと
をそなえて構成されているので、予め、そのレベル、モ
ード、UDFの有無、ビット幅、パリティ付加方法など
全てのセル情報を認識した上で、ATM側のユートピア
回路で個別対応できる利点がある(請求項4)。
【0214】そして、本発明のセル処理方法によれば、
非同期転送モードにおける物理レイヤと非同期転送モー
ドレイヤとの間の信号インターフェースを表すユートピ
アインターフェースを用いた、物理レイヤ側インターフ
ェース装置と非同期転送モードレイヤ側インターフェー
ス装置との間における、セル処理方法であって、物理レ
イヤ側インターフェース装置に設けられた初期化セルを
保持しうる保持手段に書き込むべく、入力側書き込み手
段又は出力側書き込み手段のいずれか一方を選択的に切
り替える切り替えステップと、切り替えステップにて選
択された書き込み手段が、初期化セルを保持手段に書き
込むセル書き込みステップと、入力側書き込み手段が選
択されたときは非同期転送モード側インターフェース装
置から出力されたクロックの入力を許可し初期化セルを
保持手段に書き込むとともに、出力側書き込み手段が選
択されたときは保持手段に保持された読み出し可能フラ
グの一部をマスクし初期化セルを読み出し、読み出し可
能フラグのマスクを解除し初期化セルを保持手段に書き
込む処理ステップとをそなえて構成されているので、や
はり、外部からの設定をせずに、ユートピアインターフ
ェース仕様の全てのモードに対応でき、ATMセルデー
タの通信を効果的に行なえ、さらに、ハードウェアの規
模を縮小できる利点がある(請求項5)。
非同期転送モードにおける物理レイヤと非同期転送モー
ドレイヤとの間の信号インターフェースを表すユートピ
アインターフェースを用いた、物理レイヤ側インターフ
ェース装置と非同期転送モードレイヤ側インターフェー
ス装置との間における、セル処理方法であって、物理レ
イヤ側インターフェース装置に設けられた初期化セルを
保持しうる保持手段に書き込むべく、入力側書き込み手
段又は出力側書き込み手段のいずれか一方を選択的に切
り替える切り替えステップと、切り替えステップにて選
択された書き込み手段が、初期化セルを保持手段に書き
込むセル書き込みステップと、入力側書き込み手段が選
択されたときは非同期転送モード側インターフェース装
置から出力されたクロックの入力を許可し初期化セルを
保持手段に書き込むとともに、出力側書き込み手段が選
択されたときは保持手段に保持された読み出し可能フラ
グの一部をマスクし初期化セルを読み出し、読み出し可
能フラグのマスクを解除し初期化セルを保持手段に書き
込む処理ステップとをそなえて構成されているので、や
はり、外部からの設定をせずに、ユートピアインターフ
ェース仕様の全てのモードに対応でき、ATMセルデー
タの通信を効果的に行なえ、さらに、ハードウェアの規
模を縮小できる利点がある(請求項5)。
【図1】本発明の非同期転送モード通信装置の原理ブロ
ック図である。
ック図である。
【図2】本発明の一実施形態に係る検出回路のブロック
図である。
図である。
【図3】本発明の一実施形態に係るユートピア回路のブ
ロック図である。
ロック図である。
【図4】本発明の一実施形態に係る非同期転送モード通
信装置のブロック図である。
信装置のブロック図である。
【図5】本発明の一実施形態に係る物理レイヤ側インタ
ーフェース装置のブロック図である。
ーフェース装置のブロック図である。
【図6】本発明の一実施形態に係るATM側検出回路の
ブロック図である。
ブロック図である。
【図7】セルフォーマットの一例を示す図である。
【図8】書き込み側で初期設定を選択したときの物理レ
イヤ側のタイムチャートである。
イヤ側のタイムチャートである。
【図9】読み出し側で初期設定を選択したときの物理レ
イヤ側のタイムチャートである。
イヤ側のタイムチャートである。
【図10】書き込み側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。
レイヤ側のタイムチャートである。
【図11】読み出し側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。
レイヤ側のタイムチャートである。
【図12】書き込み側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。
レイヤ側のタイムチャートである。
【図13】読み出し側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。
レイヤ側のタイムチャートである。
【図14】書き込み側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。
レイヤ側のタイムチャートである。
【図15】読み出し側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。
レイヤ側のタイムチャートである。
【図16】書き込み側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。
レイヤ側のタイムチャートである。
【図17】読み出し側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。
レイヤ側のタイムチャートである。
【図18】書き込み側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。
レイヤ側のタイムチャートである。
【図19】読み出し側で初期設定を選択したときの物理
レイヤ側のタイムチャートである。
レイヤ側のタイムチャートである。
【図20】検出回路におけるタイムチャートである。
【図21】検出回路におけるタイムチャートである。
【図22】検出回路におけるタイムチャートである。
【図23】検出回路におけるタイムチャートである。
【図24】検出回路におけるタイムチャートである。
【図25】検出回路におけるタイムチャートである。
【図26】検出回路におけるタイムチャートである。
【図27】検出回路におけるタイムチャートである。
【図28】コントロール部の動作を説明するためのフロ
ーチャートである。
ーチャートである。
【図29】コントロール部の判断時のデータを示す図で
ある。
ある。
【図30】レベル・モード検出部の動作を説明するため
のフローチャートである。
のフローチャートである。
【図31】ビット幅・セル長検出部の動作を説明するた
めのフローチャートである。
めのフローチャートである。
【図32】物理レイヤ数検出部の動作を説明するための
フローチャートである。
フローチャートである。
【図33】ユートピアインターフェースの概念を説明す
るための図である。
るための図である。
【図34】レベル1〜3で共通に使用されるセルフォー
マットを示す図である。
マットを示す図である。
【図35】(a)はレベル1〜3で共通に使用されるセ
ルフォーマットを示す図であり、(b)はレベル1〜3
で共通に使用されるセルフォーマットを示す図である。
ルフォーマットを示す図であり、(b)はレベル1〜3
で共通に使用されるセルフォーマットを示す図である。
【図36】(a)はレベル3の8ビットモードにおける
セルフォーマットを示す図であり、(b)はレベル3の
16ビットモードにおけるセルフォーマットを示す図で
ある。
セルフォーマットを示す図であり、(b)はレベル3の
16ビットモードにおけるセルフォーマットを示す図で
ある。
【図37】(a),(b)は、それぞれ、レベル3独自
の32ビットモードのセルフォーマットを示す図であ
る。
の32ビットモードのセルフォーマットを示す図であ
る。
【図38】オクテット−レベル処理を示すタイムチャー
トである。
トである。
【図39】セル−レベル処理を示すタイムチャートであ
る。
る。
【図40】シングルクラブモードにおけるタイムチャー
トである。
トである。
【図41】ダイレクトステイタスモードにおけるブロッ
ク図である。
ク図である。
【図42】ダイレクトステイタスモードにおけるタイム
チャートである。
チャートである。
【図43】マルチプレキクストステイタスモードにおけ
るブロック図である。
るブロック図である。
【図44】マルチプレキクストステイタスモードにおけ
るタイムチャートである。
るタイムチャートである。
C200,D200 物理層側インターフェース装置 C300,D300 非同期転送モード層側インターフ
ェース装置 C100,D100 FIFO処理部 C101 メモリ C102,C104 初期化手段 C103 書き込み制御部 C105 読み出し制御部 C106 ユートピアインターフェース部 C107 ユートピア回路 C108,D308 検出回路 C109 セレクタ C110 パリティチェック部 C111 パリティ生成付加部 C112 RxEnB生成部 C113 RxClavチェック部 C114 RxAddr生成部 C114a ポーリング用生成部 C114b ポート指定用生成部 C115 セレクタ C116 先頭オクテットセル異常監視部 C117 ポーリング制御情報通知部 C190,D190 非同期転送モード通信装置 C205,D305 53進カウンタ C210 発振器 C301 セルバッファ D103 RAM部 D104 書き込みカウンタ D105 書き込みフラグ出力部 D301 コントロール部 D301a 検出開始判断部 D301b 物理レイヤ数検査要求出力部 D301c Clav検査要求出力部 D301d Clav確認要求出力部 D301e レベル検査要求出力部 D301f セル長検査要求出力部 D301g EnB_Gen部 D301h Adr_Gen部 D301i 条件抽出部 D301j PHYデータ作成部 D302 レベル・モード検出部 D302a 条件抽出部 D302b Pty_Chk部 D302c Clav_Chk部 D302d CTR_Chk部 D302e 検出結果作成部 D303 ビット幅・セル長検出部 D303a 検出カウンタ部 D303b 検出結果作成部 D304 物理レイヤ数検出部 D304a Clav確認部 D304b 物理レイヤ数カウンタ部 D304c PHY数出力部 D304d Clav_Chk部 D304e セレクタ
ェース装置 C100,D100 FIFO処理部 C101 メモリ C102,C104 初期化手段 C103 書き込み制御部 C105 読み出し制御部 C106 ユートピアインターフェース部 C107 ユートピア回路 C108,D308 検出回路 C109 セレクタ C110 パリティチェック部 C111 パリティ生成付加部 C112 RxEnB生成部 C113 RxClavチェック部 C114 RxAddr生成部 C114a ポーリング用生成部 C114b ポート指定用生成部 C115 セレクタ C116 先頭オクテットセル異常監視部 C117 ポーリング制御情報通知部 C190,D190 非同期転送モード通信装置 C205,D305 53進カウンタ C210 発振器 C301 セルバッファ D103 RAM部 D104 書き込みカウンタ D105 書き込みフラグ出力部 D301 コントロール部 D301a 検出開始判断部 D301b 物理レイヤ数検査要求出力部 D301c Clav検査要求出力部 D301d Clav確認要求出力部 D301e レベル検査要求出力部 D301f セル長検査要求出力部 D301g EnB_Gen部 D301h Adr_Gen部 D301i 条件抽出部 D301j PHYデータ作成部 D302 レベル・モード検出部 D302a 条件抽出部 D302b Pty_Chk部 D302c Clav_Chk部 D302d CTR_Chk部 D302e 検出結果作成部 D303 ビット幅・セル長検出部 D303a 検出カウンタ部 D303b 検出結果作成部 D304 物理レイヤ数検出部 D304a Clav確認部 D304b 物理レイヤ数カウンタ部 D304c PHY数出力部 D304d Clav_Chk部 D304e セレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 裕樹 大阪市中央区城見二丁目2番53号 富士通 関西中部ネットテック株式会社内 Fターム(参考) 5K030 HA10 HB29 JA01 JA06 JL10 KA03 KA11 KA13 KX11 LA08 5K034 FF09 HH23 HH46 MM25 NN02 NN03 SS01
Claims (5)
- 【請求項1】 非同期転送モードにおける物理レイヤと
非同期転送モードレイヤとの間の信号インターフェース
を表すユートピアインターフェースを用いた、非同期転
送モードレイヤ側インターフェース装置であって、 物理レイヤ側インターフェース装置に接続され、該物理
レイヤインターフェース装置から出力されるインターフ
ェース信号から、該ユートピアインターフェースに関す
る物理レイヤデータを抽出しこの物理レイヤデータに起
因するデータと第1のアドレス情報とを出力しうる検出
回路と、 該検出回路に接続され、該物理レイヤデータに基づき、
該物理レイヤ側インターフェース装置にて受信された情
報データを上位レイヤに対して出力するとともに、第2
のアドレス情報を出力しうるユートピア回路と、 該検出回路と該ユートピア回路とに接続され、該第1の
アドレス情報と該第2のアドレス情報とを選択的に出力
しうる選択部とをそなえて構成されたことを特徴とす
る、非同期転送モードレイヤ側インターフェース装置。 - 【請求項2】 該検出回路が、 該物理レイヤ側インターフェース装置に接続され、該物
理レイヤデータから少なくともユートピアレベルとユー
トピアモードとポーリング方法とを検出しうるレベル・
モード検出部と、 該物理レイヤ側インターフェース装置に接続され、該物
理レイヤ側インターフェース装置が有する接続ポート数
を検出しうる物理レイヤ数検出部と、 該インターフェース信号の少なくともビット幅とセル長
とを検出しうるビット幅・セル長検出部と、 該レベル・モード検出部と該物理レイヤ数検出部とに接
続され、該レベル・モード検出部にて検出された該ユー
トピアレベル,該ユートピアモード及び該ポーリング方
法に基づくデータと、該非同期転送モードのセルを受信
したことを示す開始信号と、該検出回路及び該ユートピ
ア回路を切り替えうる選択信号とを出力しうる制御部と
をそなえて構成されたことを特徴とする、請求項1記載
の非同期転送モードレイヤ側インターフェース装置。 - 【請求項3】 非同期転送モードにおける物理レイヤと
非同期転送モードレイヤとの間の信号インターフェース
を表すユートピアインターフェースを用いた、物理レイ
ヤ側インターフェース装置であって、 該ユートピアインターフェースに関する物理レイヤデー
タを検出するための初期化セルを保持しうる保持手段
と、 該保持手段の入力側に接続され、該初期化セルを書き込
みうる書き込み側検出用セル生成手段と、 該保持手段の出力側に接続され、該初期化セルを書き込
みうる読み出し側検出用セル生成手段と、 該書き込み側検出用セル生成手段と該読み出し側検出用
セル生成手段とに接続され、該書き込み側検出用セル生
成手段と該読み出し側検出用セル生成手段とのいずれか
一方を書き込み可能とさせるとともに他方の書き込みを
禁止させるよう選択的に切り替えうる切り替え手段とを
そなえて構成されたことを特徴とする、物理レイヤ側イ
ンターフェース装置。 - 【請求項4】 非同期転送モードにおける物理レイヤと
非同期転送モードレイヤとの間の信号インターフェース
を表すユートピアインターフェースを用いた、非同期転
送モードレイヤ側インターフェース装置における、セル
処理方法であって、 物理レイヤ側インターフェース装置が、該ユートピアイ
ンターフェースに関する物理レイヤデータを検出するた
めの初期化セルを書き込む書き込みステップと、 該非同期転送モードレイヤ側インターフェース装置が、
ユートピアレベルとユートピアモードとを有する信号か
ら、該ユートピアインターフェースに関する物理レイヤ
データを検出する検出ステップと、 該非同期転送モードレイヤ側インターフェース装置が、
該検出ステップにて得られた該物理レイヤデータに基づ
き、該物理レイヤ側インターフェース装置にて受信され
た情報データと第2のアドレス情報とを上位レイヤに対
して出力する受信セル処理ステップとをそなえて構成さ
れたことを特徴とする、セル処理方法。 - 【請求項5】 非同期転送モードにおける物理レイヤと
非同期転送モードレイヤとの間の信号インターフェース
を表すユートピアインターフェースを用いた、物理レイ
ヤ側インターフェース装置と非同期転送モードレイヤ側
インターフェース装置との間における、セル処理方法で
あって、 該物理レイヤ側インターフェース装置に設けられた初期
化セルを保持しうる保持手段に書き込むべく、入力側書
き込み手段又は出力側書き込み手段のいずれか一方を選
択的に切り替える切り替えステップと、 該切り替えステップにて選択された書き込み手段が、該
初期化セルを該保持手段に書き込むセル書き込みステッ
プと、 該入力側書き込み手段が選択されたときは該非同期転送
モード側インターフェース装置から出力されたクロック
の入力を許可し該初期化セルを該保持手段に書き込むと
ともに、該出力側書き込み手段が選択されたときは該保
持手段に保持された読み出し可能フラグの一部をマスク
し該初期化セルを読み出し、該読み出し可能フラグのマ
スクを解除し該初期化セルを該保持手段に書き込む処理
ステップとをそなえて構成されたことを特徴とする、セ
ル処理方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000219115A JP2002044084A (ja) | 2000-07-19 | 2000-07-19 | 非同期転送モードレイヤ側インターフェース装置,物理レイヤ側インターフェース装置及びセル処理方法 |
US09/794,584 US20040213246A1 (en) | 2000-07-19 | 2001-02-27 | Asynchronous transfer mode layer side interface apparatus, physical layer side interface apparatus and cell processing method as well as asynchronous transfer mode communication apparatus |
GB0106615A GB2366125A (en) | 2000-07-19 | 2001-03-16 | Asynchronous transfer mode communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000219115A JP2002044084A (ja) | 2000-07-19 | 2000-07-19 | 非同期転送モードレイヤ側インターフェース装置,物理レイヤ側インターフェース装置及びセル処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002044084A true JP2002044084A (ja) | 2002-02-08 |
Family
ID=18713956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000219115A Withdrawn JP2002044084A (ja) | 2000-07-19 | 2000-07-19 | 非同期転送モードレイヤ側インターフェース装置,物理レイヤ側インターフェース装置及びセル処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20040213246A1 (ja) |
JP (1) | JP2002044084A (ja) |
GB (1) | GB2366125A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040052258A1 (en) * | 2002-07-08 | 2004-03-18 | Clement Robertson | Method and system for prioritizing UTOPIA CLAV status polling |
DE60212665T2 (de) | 2002-12-18 | 2006-11-09 | Alcatel | Verfahren und System zum Bearbeiten von Daten zwischen einer Schaltungsanordnung zur Rückgewinnung eines Taktsignals und eines Datensignals und einer Datenverarbeitungseinheit in asynchronen Netzwerken |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3169070B2 (ja) * | 1998-01-26 | 2001-05-21 | 日本電気株式会社 | Atmレイヤデバイスの制御方法及びatmレイヤデバイス |
EP1056309B1 (en) * | 1999-05-28 | 2007-11-28 | Nokia Siemens Networks Oy | ATM network element and method for automatic protection switching of a transmission convergence sublayer subnetwork connection |
-
2000
- 2000-07-19 JP JP2000219115A patent/JP2002044084A/ja not_active Withdrawn
-
2001
- 2001-02-27 US US09/794,584 patent/US20040213246A1/en not_active Abandoned
- 2001-03-16 GB GB0106615A patent/GB2366125A/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
GB2366125A (en) | 2002-02-27 |
US20040213246A1 (en) | 2004-10-28 |
GB0106615D0 (en) | 2001-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6848053B1 (en) | Optical network unit and optical line terminal | |
JPS60500195A (ja) | デイジタル通信リンクに円滑に割込む方法と装置 | |
JPS60500117A (ja) | バス競合の解決のための方法と装置 | |
JP2008310832A (ja) | 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法 | |
EP0523386A1 (en) | System for monitoring normality of operation of ATM cross-connecting apparatus | |
JP2011239469A (ja) | 低遅延のデータパケット受信及び処理 | |
JP3543318B2 (ja) | Atmセル転送装置 | |
KR20010080097A (ko) | 프로그램 위치에 프로세싱 요소를 디스패칭하기 위한 방법및 장치 | |
JPS62161236A (ja) | 直列デ−タ通信方式 | |
KR100209458B1 (ko) | 복수개의 동일한 유닛을 관리하는 방법과 회로장치 및 스위치소자 | |
JP2002044084A (ja) | 非同期転送モードレイヤ側インターフェース装置,物理レイヤ側インターフェース装置及びセル処理方法 | |
JP4105387B2 (ja) | 非同期転送モードスイッチ | |
US9160661B2 (en) | Method and apparatus for full duplex serial shifting mode and switch mode data transmission | |
KR100301098B1 (ko) | 메모리제어방법및장치 | |
RU175049U9 (ru) | УСТРОЙСТВО КОММУНИКАЦИОННЫХ ИНТЕРФЕЙСОВ SpaceWire | |
US7233592B1 (en) | Packet transfer control circuit | |
KR100251680B1 (ko) | 비동기 전송모드 망에서 보수운용관리 고장상태 처리방법 및장치 | |
ES2242880T3 (es) | Procedimiento para el procesamiento de conjuntos de datos consistentes. | |
JP3232478B2 (ja) | Atm処理システム | |
KR0129612B1 (ko) | 집중형 광대역망 종단(b-nt) 시스템의 하드웨어를 제어하기위한 장치 | |
KR0150523B1 (ko) | 비동기 전달모드 정합장치의 셀 연속성 검사 시스템 | |
JPH114233A (ja) | 回線選択回路 | |
JP3631950B2 (ja) | 通信装置 | |
JP2008103904A (ja) | Atmセル通信システム、atmレイヤデバイス及びatmセル通信方法 | |
KR20000031826A (ko) | 셀 발생 속도 조절이 가능한 비동기전달모드 트래픽 발생 장치및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |