JP2011239469A - 低遅延のデータパケット受信及び処理 - Google Patents
低遅延のデータパケット受信及び処理 Download PDFInfo
- Publication number
- JP2011239469A JP2011239469A JP2011167338A JP2011167338A JP2011239469A JP 2011239469 A JP2011239469 A JP 2011239469A JP 2011167338 A JP2011167338 A JP 2011167338A JP 2011167338 A JP2011167338 A JP 2011167338A JP 2011239469 A JP2011239469 A JP 2011239469A
- Authority
- JP
- Japan
- Prior art keywords
- message
- received
- data
- queue
- attribute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
【解決手段】プロセス制御システムにおけるデバイス群は、通信媒体セグメント上でデータメッセージによって通信する。各デバイスは、データキューと、受信メッセージオブジェクトのキューとを含んだ通信コントローラを含む。データキューは、通信媒体上で受信された複数のメッセージを格納する。受信メッセージオブジェクトは、データキューにおける、対応するメッセージに関する情報を格納する。
【選択図】図5
Description
本発明は、プロセス制御システムにおける、現場計器及び他のデバイスに使用する通信コントローラに関する。具体的には、本発明は、通信コントローラにおいて、データパケットの受信及び処理の遅延が小さいシステム及び方法である。
を発揮する。したがって、フィールドバス通信の効果を最大限にすることが可能なプロセス制御デバイスの開発を継続する必要がある。
本発明は、ネットワーク上のデバイスに用いられる通信コントローラであって、通信媒体上で受信したメッセージを処理する。通信コントローラは、データキューと、受信メッセージオブジェクトのキューとを含んでいる。データキューは、通信媒体上で受信した複数のメッセージを格納する。受信メッセージは、好ましくは、受信データメモリの書込ポインタ位置に書き込まれ、受信データメモリの読込ポインタ位置から読み込まれる。また、通信コントローラは、複数の受信メッセージオブジェクトを含んでいる。各受信メッセージオブジェクトは、データキューにおける、対応するメッセージに関する情報を格納している。
<プロセス制御システムの概要>
本発明は、プロセス制御システムにおける現場計器と他のデバイスとに用いられる通信コントローラに関する。通信コントローラの用途は、メッセージとタイマ管理とのリンク層処理の大部分を実行することで、アプリケーションプロセッサもしくはCPUを解放し、アプリケーションプロセッサもしくはCPUが他の機能を実行できるようにすることである。本詳細な説明のために、ファウンデーション・フィールドバス通信プロトコルを用いるシステムを背景にして通信コントローラを説明する。ただし、通信コントローラは、パケットに基づいた通信プロトコルに対して一般的適用性を有している。
ることになる。
害割込”を処理する過度の処理時間が生じ得る。基本デバイス24,26,28のために、DLPDUフィルタリングを用いて、基本デバイスが処理しなければならない割込の数を低減できる。他方、LASデバイス20は、セグメント12上の各メッセージを処理しなければならない。
図2に、メッセージをセグメント12上に送信するのに用いられる物理層プロトコルデータユニット(PhPDU)のフォーマットを示す。PhPDUは、プリアンブルと、スタート・デリミタ(SD)と、データリンク・プロトコル・データ・ユニット(DLPDU)と、エンド・デリミタ(ED)とを含んでいる。プリアンブルは、PhPDUメッセージの最初の数ビットである。フィールドバス仕様では、1〜8バイトのプリアンブルが許容されている。メッセージを受信するデバイスは、プリアンブルを用いて、到来するメッセージと同期する。図2に示すように、プリアンブルにおける最初のバイト列は、1 0 1 0 1 0 1 0となっている。
活動開始(SOA)は、キャリア検出信号が有効になり、キャリア検出信号が少なくと
も1ビット時間、もしくは2ビット時間(おおよそ16〜32μ秒)の間、安定したのちに発生する。この時間は、メッセージを受信するデバイスの内部クロックに対して、いつキャリア検出が有効になるかに依存する。キャリア検出信号が安定したのちに活動開始(SOA)が発生することによって、デバイスの通信コントローラは、プリアンブルの前半で起こる可能性が非常に高いノイズ異常を無視できる。追加時間は、ビット境界との同期に用いられ、それによりセグメント12上の短いノイズバーストが活動として誤解釈される可能性が排除される。送信メッセージの場合、送信イネーブルがいったん有効になると(つまり、PhPDUのプリアンブルがセグメント12へ送出されると)、SOAが発生する。
SOM_xmtは、メッセージ送信開始であり、送信メッセージのFCバイトが検出されたときの最初のビットの始まりで発生する。
<デバイス・アーキテクチャ>
図3は、基本デバイス24における通信部のブロック図を示している。尚、基本デバイス24における通信部は、デバイス20−28の各々のアーキテクチャを代表するものである。基本デバイス24は、中央処理装置(CPU)30と、ランダム・アクセス・メモリ(RAM)32と、フラッシュ・メモリ34と、通信コントローラ36と、媒体接続装置(MAU)38とを備えている。
といった4つの信号を介して確立される。尚、RxSは、受信されたマンチェスタ符号化シリアルデータである。RxAは、受信データのキャリア検出信号である。TxSは、送信された符号化シリアルデータである。TxEは、送信イネーブル信号である。
図4は、通信コントローラ36の機能ブロック図である。本実施形態では、通信コントローラ36は、デバウンス回路42と、ディジタル位相同期回路(PLL)44と、フロントエンドステートマシン46と、受信メッセージフィルタリング48と、受信先入れ先出し(FIFO)メモリ50と、送信ステートマシン52と、送信FIFOメモリ54と、送信ドライバ回路56と、受信/送信事象マネージャ58と、レジスタ群60と、クロック生成回路62と、発振器64と、タイマ群68と、CPUインターフェイス回路70とを備えている。
リアルデータストリームをオクテットに変換し、シリアルデータストリームを8ビットのバイト毎に受信FIFOメモリ50に書き込む。フロントエンドステートマシン46は、エンド・デリミタ(ED)が検出されるまで、もしくは受信FIFOメモリ50が満杯になるまで、データの新たなオクテットを受信FIFO50に書き込み続ける。
RxA線が無効になることで、フロントエンドステートマシン46は初期状態に復帰する。フロントエンドステートマシン46は、フィールドバス・セグメント12上の次の活動まで(つまり、再度RxAにてキャリア検出信号が供給されるまで)初期状態のままでいる。
する書込パルスを生成する。書込動作が完了したのち、書込ポインタは、次のDLPDUバイトを格納するようにインクリメントされる。
される必要がある。受信応答タイマは、IRQが確認されるまで0のままとなる。IRQがハイのままであると、発生するさらなるメッセージ事象は、このIRQが確認されるまで受信応答タイマに作用しない。
セグメント12から情報のパケットを受信しているときに、データパケットを受信FIFOメモリ50に待機させることで、ソフトウェア遅延が発生する。データパケット自体に加え、通信コントローラ36は、受信状態(例えば、パケットのバイトがネットワークから依然として受信中であるか否かという状態)に関する情報を保持しなければならない。通信コントローラ36は、多数のデータのパケットを受信FIFO50に待機させる能力があるため、データパケットを受信状態に関連する情報と関連付けることができることが不可欠である。通信コントロールシステムのハードウェアは、一般的に、例えば、CPU30におけるソフトウェアによって外部から提供される、データパケットを受信状態に関連する情報と関連付けるという必要な動作を模擬するように設計され得る。
タ群60におけるレジスタReg15からの入力に基づいて、受信メッセージオブジェクトとMUX108とに出力を供給し、MUX108の出力は、MsgQmngr80に入力される。また、MUX106の出力は、ORゲート110を介して、MsgQmngr80に入力される。事象マネージャ82及び送信マネージャ84は、図4では受信/送信事象マネージャ58内に表されているものの、説明を明確にするために、図5では省略されている。また、図5に表されているのは、有効なメッセージの受信メッセージオブジェクト及び送信メッセージオブジェクトに関連付けられた事象データを格納するレジスタ群60の部分(Reg15〜Reg1F)である。
DLPDUデータが受信FIFOメモリ50に書き込まれているときに、受信FIFOメモリ50に対する書込ポインタの現在の位置が、有効な受信メッセージオブジェクトの終了位置属性に継続的に転送され、書込ポインタは、各バイトが書き込まれた後に引き続いてインクリメントされる。受信メッセージオブジェクトが受信メッセージオブジェクトキュー100に加えられた順序と同じ順序でデータが受信FIFOメモリ50に加えられるため、受信FIFOメモリ50と受信メッセージオブジェクトキュー100との間で一致した順序が維持される。
vmsg2、rcvmsg3に対応している。
可能な信号(つまり、rcvmsg2)が有効になり、次の受信メッセージオブジェクトに関する事象データレジスタ群60が、CPU30にとって認識可能になる。そして、前述の読込順序が、次の受信メッセージオブジェクトのために実行され得る。
Claims (23)
- 通信媒体上で通信を行うデバイスであって、
該デバイスは、
前記通信媒体上でメッセージの受信及び送信を行う媒体接続装置(MAU)と、
受信されたメッセージに格納されたデータの処理と、送信されるメッセージに格納されるデータの生成とを行う中央処理装置(CPU)と、
前記MAUと前記CPUとを接続する通信コントローラであって、データキューと、受信メッセージオブジェクトのキューとを含み、前記データキューが、前記通信媒体上で受信された複数のメッセージを格納し、前記受信メッセージオブジェクトがそれぞれ、前記データキューにおける、対応するメッセージに関する情報を格納している、通信コントローラと
を備えていることを特徴とするデバイス。 - 請求項1に記載のデバイスであって、
前記データキューは、書込ポインタと読込ポインタとを含み、
前記書込ポインタは、前記通信媒体から受信された新たなメッセージを格納するための前記データキューにおける記憶位置に対応し、
前記読込ポインタは、前記CPUが前記データキューからメッセージを読み込むための前記データキューにおける記憶位置に対応している
ことを特徴とするデバイス。 - 請求項2に記載のデバイスであって、
前記書込ポインタ及び前記読込ポインタは、先入れ先出し(FIFO)キューとして前記データキューを実行する
ことを特徴とするデバイス。 - 請求項2に記載のデバイスであって、
各受信メッセージオブジェクトは、
前記CPUにおけるソフトウェアによって読込可能なオーバーフロー属性であって、前記通信媒体からメッセージを受信中に、前記データキューにオーバーフローが発生したか否かを示すオーバーフロー属性と、
前記CPUにおけるソフトウェアによって読込可能なアンダーフロー属性であって、データの不足によって前記データキューからの読込が失敗したか否かを示すアンダーフロー属性と、
前記CPUにおけるソフトウェアによって読込可能なデータ準備完了属性であって、前記データキューがほぼ満杯であることを示すデータ準備完了属性と、
前記データキューからの位置情報を格納する終了位置属性と、
前記受信メッセージオブジェクトの選択及び有効化を行う有効フラグと
を含んでいることを特徴とするデバイス。 - 請求項4に記載のデバイスであって、
メッセージが前記通信媒体上で受信されると、前記書込ポインタの値が、対応する受信メッセージオブジェクトにおける終了位置属性に継続的に転送される
ことを特徴とするデバイス。 - 請求項4に記載のデバイスであって、
前記アンダーフロー属性は、前記読込ポインタが前記終了位置属性と同一の値を有しているときに、受信メッセージオブジェクトに設定される
ことを特徴とするデバイス。 - 請求項4に記載のデバイスであって、
前記データキューは、該データキューが予め決められた閾値となっている深さよりも大きい深さに達すると、前記データ準備完了の信号を設定する
ことを特徴とするデバイス。 - 請求項1に記載のデバイスであって、
前記データキューは、リングバッファに格納されている
ことを特徴とするデバイス。 - 通信媒体上で受信したメッセージを処理する通信コントローラであって、
該通信コントローラは、
前記通信媒体から受信されたメッセージを格納する受信データメモリであって、前記メッセージが、書込ポインタ位置の前記受信データメモリに書き込まれ、読込ポインタ位置の前記受信データメモリから読み込まれる、受信データメモリと、
該受信データメモリに格納されたメッセージに関連する情報を格納する複数の受信メッセージオブジェクトであって、各受信メッセージオブジェクトが前記受信データメモリに格納されたメッセージに対応している、複数の受信メッセージオブジェクトと
を備えていることを特徴とする通信コントローラ。 - 請求項9に記載の通信コントローラであって、さらに、
前記受信データメモリにおける有効なメッセージを該有効なメッセージに対応する受信メッセージオブジェクトに関連付けるメッセージキューマネージャを備えている
ことを特徴とする通信コントローラ。 - 請求項10に記載の通信コントローラであって、
前記有効なメッセージが前記通信媒体から受信されると、前記書込ポインタの値が、対応する受信メッセージオブジェクトにおける終了位置の値に継続的に転送される
ことを特徴とする通信コントローラ。 - 請求項11に記載の通信コントローラであって、
前記受信データメモリは、前記読込ポインタが前記有効な受信メッセージオブジェクトにおける前記終了位置の値と同一の値を有するときに、前記有効なメッセージに対応する前記受信メッセージオブジェクトにアンダーフロー属性を設定する
ことを特徴とする通信コントローラ。 - 請求項9に記載の通信コントローラであって、
前記受信データメモリは、該受信データメモリが容量限度に近づいたときに、全ての受信メッセージオブジェクトにデータ準備完了属性を設定する
ことを特徴とする通信コントローラ。 - 請求項9に記載の通信コントローラであって、
前記書込ポインタ及び前記読込ポインタは、読込処理中及び書込処理中に記憶位置を変更し、先入れ先出し(FIFO)キューとして前記データキューを実行する
ことを特徴とする通信コントローラ。 - プロセス制御ネットワーク上のデバイスによって受信されたメッセージを処理する方法であって、
該方法は、
前記プロセス制御ネットワークからメッセージを受信することと、
前記メッセージに関連する情報を格納する受信メッセージオブジェクトを更新することと、
データキューを格納する受信データメモリに前記メッセージを書き込むことと
を含んでいることを特徴とする方法。 - 請求項15に記載の方法であって、
前記メッセージを書き込むことは、
受信メッセージオブジェクトキューにおける第1の取得可能な受信メッセージオブジェクトに有効フラグを設定することと、
前記受信データメモリにおける書込ポインタ位置を判定することと、
前記書込ポインタ位置で始まる前記受信データメモリに前記メッセージを書き込むことと、
前記メッセージが前記受信データメモリに書き込まれるまで前記書込ポインタ位置をインクリメントすることと
を含んでいることを特徴とする方法。 - 請求項16に記載の方法であって、さらに、
前記受信データメモリがほぼ満杯の場合に、前記受信メッセージオブジェクトにデータ準備完了属性を設定すること
を含んでいることを特徴とする方法。 - 請求項16に記載の方法であって、さらに、
前記プロセス制御ネットワークからメッセージを受信中に、前記受信データメモリが満杯になると、オーバーフロー属性を前記受信メッセージオブジェクトに設定すること
を含んでいることを特徴とする方法。 - 請求項16に記載の方法であって、さらに、
前記メッセージが前記プロセス制御ネットワークから受信されると、前記書込ポインタの値を前記受信メッセージオブジェクトにおける終了位置属性に転送すること
を含んでいることを特徴とする方法。 - 請求項15に記載の方法であって、
受信メッセージオブジェクトを更新することは、
メッセージ割込要求(IRQs)と、メッセージエラーと、メッセージ状態と、受信データメモリ情報とを含む前記受信メッセージオブジェクトに保持された複数の属性を更新すること
を含んでいることを特徴とする方法。 - 請求項15に記載の方法であって、さらに、
前記メッセージを先入れ先出し(FIFO)の順序で中央処理装置(CPU)に供給すること
を含んでいることを特徴とする方法。 - 請求項21に記載の方法であって、
前記メッセージをCPUに供給することは、
受信メッセージオブジェクトキューの前部に受信メッセージオブジェクトの有効フラグを設定することと、
前記受信データメモリおける読込ポインタ位置を判定することと、
前記読込ポインタで始まる前記メッセージを前記CPUに転送することと、
前記メッセージが前記CPUに転送されるまで前記読込ポインタ位置をインクリメント
することと、
前記受信メッセージオブジェクトキューから前記受信メッセージオブジェクトを削除することと
を含んでいることを特徴とする方法。 - 請求項22に記載の方法であって、さらに、
前記読込ポインタが前記受信メッセージオブジェクトにおける終了位置属性と同一の値を有しているときに、前記受信メッセージオブジェクトにアンダーフロー属性を設定すること
を含んでいることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/936,421 | 2004-09-08 | ||
US10/936,421 US8060668B2 (en) | 2004-09-08 | 2004-09-08 | Low latency data packet reception and processing |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007531178A Division JP4860620B2 (ja) | 2004-09-08 | 2005-08-15 | 低遅延のデータパケット受信及び処理 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011239469A true JP2011239469A (ja) | 2011-11-24 |
Family
ID=35997490
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007531178A Expired - Fee Related JP4860620B2 (ja) | 2004-09-08 | 2005-08-15 | 低遅延のデータパケット受信及び処理 |
JP2011167338A Pending JP2011239469A (ja) | 2004-09-08 | 2011-07-29 | 低遅延のデータパケット受信及び処理 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007531178A Expired - Fee Related JP4860620B2 (ja) | 2004-09-08 | 2005-08-15 | 低遅延のデータパケット受信及び処理 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8060668B2 (ja) |
EP (1) | EP1810117B1 (ja) |
JP (2) | JP4860620B2 (ja) |
CN (1) | CN101052938B (ja) |
WO (1) | WO2006028656A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9841992B2 (en) | 2014-06-30 | 2017-12-12 | Fujitsu Limited | Information processing device, information processing system, and interrupt device control method |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8060668B2 (en) * | 2004-09-08 | 2011-11-15 | Fisher-Rosemount Systems, Inc. | Low latency data packet reception and processing |
JP5527512B2 (ja) * | 2009-09-28 | 2014-06-18 | ソニー株式会社 | バスプロトコル変換装置及びバスプロトコル変換方法 |
EP2595351A1 (de) * | 2011-11-15 | 2013-05-22 | Eaton Industries GmbH | Vorrichtung zur Verwendung in einem digitalen Übertragungssystem, digitales Übertragungssystem und Verfahren zur Datenübertragung |
US8812466B2 (en) * | 2012-02-10 | 2014-08-19 | International Business Machines Corporation | Detecting and combating attack in protection system of an industrial control system |
AU2014244061B2 (en) * | 2013-03-14 | 2017-11-23 | Rosemount Inc. | Communications unit for an industrial process network |
JP5943022B2 (ja) | 2014-03-25 | 2016-06-29 | 横河電機株式会社 | プロセス制御システム |
EP4095705A1 (en) * | 2021-05-28 | 2022-11-30 | Cetitec GmbH | Communication node for data networks and busses |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4860620B2 (ja) * | 2004-09-08 | 2012-01-25 | フィッシャー−ローズマウント システムズ, インコーポレイテッド | 低遅延のデータパケット受信及び処理 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4942515A (en) | 1986-03-31 | 1990-07-17 | Wang Laboratories, Inc. | Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame |
US4914652A (en) | 1988-08-01 | 1990-04-03 | Advanced Micro Devices, Inc. | Method for transfer of data between a media access controller and buffer memory in a token ring network |
US6304934B1 (en) * | 1995-10-13 | 2001-10-16 | Smar Research Corporation | Computer to fieldbus control system interface |
US5828851A (en) * | 1996-04-12 | 1998-10-27 | Fisher-Rosemount Systems, Inc. | Process control system using standard protocol control of standard devices and nonstandard devices |
US6564268B1 (en) | 1999-03-17 | 2003-05-13 | Rosemount Inc. | Fieldbus message queuing method and apparatus |
EP1041485A1 (en) * | 1999-03-31 | 2000-10-04 | Sony Service Center (Europe) N.V. | Object with polymorphism |
US6658596B1 (en) * | 2000-03-13 | 2003-12-02 | International Business Machines Corporation | Automated queue recovery using element- based journaling |
CN1210907C (zh) * | 2000-06-29 | 2005-07-13 | 中兴通讯股份有限公司 | 一种通讯系统中基于系统相关性的初始化方法 |
US6799229B1 (en) * | 2000-09-05 | 2004-09-28 | Lsi Logic Corporation | Data-burst-count-base receive FIFO control design and early packet discard for DMA optimization |
US6871265B1 (en) * | 2002-02-20 | 2005-03-22 | Cisco Technology, Inc. | Method and apparatus for maintaining netflow statistics using an associative memory to identify and maintain netflows |
US7234084B2 (en) * | 2004-02-18 | 2007-06-19 | Emerson Process Management | System and method for associating a DLPDU received by an interface chip with a data measurement made by an external circuit |
US7496099B2 (en) * | 2004-07-30 | 2009-02-24 | Fisher-Rosemount Systems, Inc. | Communication controller for coordinating transmission of scheduled and unscheduled messages |
US7251759B2 (en) * | 2004-08-16 | 2007-07-31 | Broadcom Corporation | Method and apparatus to compare pointers associated with asynchronous clock domains |
-
2004
- 2004-09-08 US US10/936,421 patent/US8060668B2/en active Active
-
2005
- 2005-08-15 JP JP2007531178A patent/JP4860620B2/ja not_active Expired - Fee Related
- 2005-08-15 EP EP05785087.7A patent/EP1810117B1/en active Active
- 2005-08-15 WO PCT/US2005/028838 patent/WO2006028656A2/en active Application Filing
- 2005-08-15 CN CN2005800377011A patent/CN101052938B/zh active Active
-
2011
- 2011-07-29 JP JP2011167338A patent/JP2011239469A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4860620B2 (ja) * | 2004-09-08 | 2012-01-25 | フィッシャー−ローズマウント システムズ, インコーポレイテッド | 低遅延のデータパケット受信及び処理 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9841992B2 (en) | 2014-06-30 | 2017-12-12 | Fujitsu Limited | Information processing device, information processing system, and interrupt device control method |
Also Published As
Publication number | Publication date |
---|---|
JP4860620B2 (ja) | 2012-01-25 |
EP1810117A2 (en) | 2007-07-25 |
JP2008512942A (ja) | 2008-04-24 |
EP1810117B1 (en) | 2013-10-16 |
US8060668B2 (en) | 2011-11-15 |
WO2006028656A2 (en) | 2006-03-16 |
US20060053237A1 (en) | 2006-03-09 |
CN101052938A (zh) | 2007-10-10 |
WO2006028656A3 (en) | 2007-02-22 |
EP1810117A4 (en) | 2008-04-16 |
CN101052938B (zh) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5069110B2 (ja) | メッセージ受信中における送信を防止するシステム及び方法 | |
JP4847955B2 (ja) | 自動タイムスタンプを備える通信コントローラ | |
JP5009795B2 (ja) | 定期メッセージ及び不定期メッセージの送信を協調させる通信コントローラ | |
JP2011239469A (ja) | 低遅延のデータパケット受信及び処理 | |
JP4666770B2 (ja) | フィールドバスメッセージキューイング用集積回路 | |
JP5006197B2 (ja) | ネットワーク上における事象発生順序の管理 | |
JP5405827B2 (ja) | ネットワーク上の動作周波数内にあるノイズの検出 | |
JP4938667B2 (ja) | データキューから部分的に受信されたメッセージの破棄 | |
US7444427B2 (en) | System and method for preventing transmission during message reception | |
JP2005502970A (ja) | バスシステムの加入者におけるプログラム中断を発生させる方法,その装置及びバスシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110829 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20121106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130206 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130723 |